JP2004354427A

JP2004354427A - Pixel circuit, display device, and driving method for pixel circuit

Info

Publication number: JP2004354427A
Application number: JP2003148643A
Authority: JP
Inventors: Junichi Yamashita; 淳一山下; Katsuhide Uchino; 勝秀内野; Tetsuo Yamamoto; 哲郎山本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-27
Filing date: 2003-05-27
Publication date: 2004-12-16
Anticipated expiration: 2023-05-27
Also published as: JP4581337B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pixel circuit capable of suppressing the influence of the wiring capacity of a data line and obtaining sharpness of high uniformity without receiving the influence of the variation in the threshold of an active element within a pixel and the variation in the mobility thereof, a display device and a driving method for the pixel circuit. <P>SOLUTION: The pixel circuit of a current driving system is provided with a precharging circuit having TFTs 115 to 117 and nodes ND 113 and ND 114. The pixel circuit is provided with the precharging circuit by which the TFT 115 and the TFT 116 are conducted to capture a presignal current to be supplied to a data line DTL 101 by current mirror driving and to hold the prescribed voltage in a pixel capacitive element C 111 before writing the main signal current supplied to the data line DTL 101 in the pixel capacitive element C 111 by conducting the TFT 114 and the TFT 113 in order to drive an EL light emitting element 118. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路、およびこの画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素回路内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置、並びに画素回路の駆動方法に関するものである。
【０００２】
【従来の技術】
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。
そのため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００４】
図８は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図８に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、水平セレクタ３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１〜ＤＴＬｎ、およびライトスキャナ４により選択駆動される走査線ＷＳＬ１〜ＷＳＬｍを有する。
【０００５】
図９は、図８の画素回路２ａの一構成例を示す回路図である（たとえば特許文献１、２参照）。
図９の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる２トランジスタ駆動方式の回路である。
【０００６】
図９の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびＴＦＴ１２、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１３を有する。また、図９において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）と呼ばれることがあり、図９その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図９ではＴＦＴ１１のソースが電源電位ＶＣＣに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図９の画素回路２ａの動作は以下の通りである。
【０００７】
ステップＳＴ１：
走査線ＷＳＬを選択状態（ここでは低レベル）とし、データ線ＤＴＬに書き込み電位はＶｄａｔａを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶｄａｔａとなる。
【０００８】
ステップＳＴ２：
走査線ＷＳＬを非選択状態（ここでは高レベル）とすると、データ線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。
【０００９】
ステップＳＴ３：
ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記ステップＳＴ１のように、走査線ＷＳＬを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図９の画素回路２ａでは、一度Ｖｄａｔａの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。
【００１０】
上述したように、画素回路２ａでは、駆動（ドライブ）トランジスタであるＦＥＴ１１のゲート印加電圧を変化させることで、ＥＬ発光素子１３に流れる電流値を制御している。
このとき、ｐチャネルのドライブトランジスタのソースは電源電位ＶＣＣに接続されており、このＴＦＴ１１は常に飽和領域で動作している。よって、下記の式１に示した値を持つ定電流源となっている。
【００１１】
【数１】
Ｉｄｓ＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−｜Ｖｔｈ｜）^２ …（１）
【００１２】
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲート容量を、Ｗはゲート幅を、Ｌはゲート長を、ＶｇｓはＴＦＴ１１のゲート・ソース間電圧を、ＶｔｈはＴＦＴ１１のしきい値Ｖｔｈをそれぞれ示している。
【００１３】
単純マトリクス型画像表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクスでは、上述したように、書き込み終了後も発光素子が発光を継続するため、単純マトリクスに比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
【００１４】
しかしながら、ＴＦＴは一般的にＶｔｈや移動度μのばらつきが大きい。そのため、同じ入力電圧が異なるドライブトランジスタのゲートに印加されても、そのオン電流はばらついてしまい、その結果、画質のユニフォーミティが劣化してしまう。
【００１５】
この問題を改善するため多数の画素回路が提案されているが、代表例を図３に示す（たとえば特許文献３、または特許文献４参照）。
【００１６】
図１０の画素回路２ｂは、ｐチャネルＴＦＴ２１〜ＴＦＴ２４、キャパシタＣ２１、発光素子である有機ＥＬ発光素子（ＯＬＥＤ）２５を有する。また、図１０において、ＤＴＬはデータ線を、ＷＳＬは走査線を、ＤＳＬは駆動線をそれぞれ示している。
【００１７】
この画素回路２ｂの動作について説明する。
この場合、データ線ＤＴＬに供給される入力信号ＳＩは電流信号である。
入力信号ＳＩの書込み時は、ＴＦＴ２２をオフした状態でＴＦＴ２４とＴＦＴ２３とをオンする。これにより、信号電流がドライブトランジスタであるＴＦＴ２１を流れる。
このとき、ＴＦＴ２１のゲートとドレインは接続されており、飽和領域にて駆動している。よって上記式１に示される式に基づいて、入力電流に相当するゲート電圧が書き込まれ、画素容量素子であるキャパシタＣ２１に保持される。
その後、ＴＦＴ２４をオフしＴＦＴ２２をオンすることで、入力信号電流に相当する電流がＴＦＴ２１とＥＬ発光素子２５に流れる。
【００１８】
【特許文献１】
ＵＳＰ５，６８４，３６５
【特許文献２】
特開平８−２３４６８３号公報
【特許文献３】
ＵＳＰ６，２２９，５０６
【特許文献４】
特表２００２−５１４３２０号公報のＦＩＧ．３
【００１９】
【発明が解決しようとする課題】
上述した図１０の画素回路では、画素毎のＶｔｈバラツキや移動度μの補正（キャンセル）をすることが可能である。
しかしながら、大画面パネルにおいて、この図１０の画素回路では以下に示すような不利益がある。
【００２０】
大画面パネルではそのパネルサイズが増大するために、データ線（信号線）ＤＴＬの配線容量Ｃｓｉｇが増加してしまう。この課題について、図１１および図１２に関連付けて説明する。
【００２１】
図１１は、データ線の配線容量が大きいときの回路図を示す図であり、図１２（Ａ）〜（Ｅ）は図１２の回路の要部の電位変化を示す図である。
図１２は、同一のデータ線ＤＴＬに、図１０の画素回路と同様の２つの画素回路２ｂ−１，２ｂ−２が接続した例である。
図１２（Ａ）は第１行目の画素回路２ｂ−１のＴＦＴ２４−１のゲートに接続された走査線ＷＳＬ１に印加される走査信号ｗｓ〔１〕を、図１２（Ｂ）は第１行目の画素回路２ｂ−２のＴＦＴ２４−２のゲートに接続された走査線ＷＳＬ２に印加される走査信号ｗｓ〔２〕を、図１２（Ｃ）は第１行目の画素回路２ｂ−１のキャパシタＣ２１−１の電位ＶＣ２１１を、図１２（Ｄ）は第２行目の画素回路２ｂ−２のキャパシタＣ２１−２の電位ＶＣ２１２を、図１２（Ｄ）はデータ線ＤＴＬの配線容量Ｃｓｉｇの電位ＶＣｓｉｇをそれぞれ示している。
【００２２】
たとえば、第２行目の画素回路２ｂ−２に黒信号を書き込むとする。まず、ＴＦ２４−２がオンする前には、配線容量Ｃｓｉｇには前段の画素回路２ｂ−１のＴＦＴ２１−１のゲート電位が保持されている。
次に、ＴＦＴ２４−２がオンする。このとき、画素容量としてのキャパシタＣ２１−２に対して配線容量Ｃｓｉｇは大きいので（たとえば、画素容量は５００ｆＦ、配線容量Ｃｓｉｇはは２００ｐＦ）、ＴＦＴ２４−２がオンすると、図１２（Ｃ），（Ｅ）に示すように、キャパシタＣ２１−２の電位ＶＣ２１２は配線容量Ｃｓｉｇの電位ＶＣｓｉｇと等しくなる。
つまり、キャパシタＣ２１−２には前段画素回路２ｂ−１のゲート電圧が書き込まれる。ここで、黒信号に相当する電位をたとえば１０Ｖであるとすると、キャパシタＣ２１−２は前段のゲート電位から、自段のゲート電位１０Ｖまで書き込まなくてはならない。
このとき、黒信号では電流値が０μＡに近く、この書き込みに時間がかかる。
特に、大画面パネルにてデータ線ＤＴＬの配線容量Ｃｓｉｇが大きい（重い）場合には、この書き込み時間はさらに必要とする。
しかしながら、一般的に各画素回路への入力信号の書き込み時間は、高々１水平走査期間（１Ｈ）である。よって、大画面パネルにて黒信号を書き込む時には１Ｈ期間内に書き込むことができなくなる。これにより、前段や自段のしきい値Ｖｔｆや移動度μのばらつきがゲート電圧に影響してしまい、ユニフォーミティの悪い画質となってしまう。特に上述のように、電流値の低い黒信号を書き込む時に、この減少は顕著に生じる。
【００２３】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、データ線の配線容量の影響を抑止でき、画素内部の能動素子のしきい値のバラツキや移動度のバラツキの影響を受けることなく、ユニフォーミティの高い画質を得ることができる画素回路、表示装置、および画素回路の駆動方法を提供することにある。
【００２４】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、輝度情報に応じた電流レベルの信号電流が供給されるデータ線と、第１および第２のノードと、第１および第２の基準電位と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第１のノードに接続された第１のスイッチと、上記第１のノードと上記第２のノードとの間に接続された第２のスイッチと、上記データ線と上記第２のノードとの間に接続された第３のスイッチと、上記第２のノードに接続された画素容量素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、上記第１のノード、上記第１のスイッチ、および上記電気光学素子が直列に接続され、さらに、上記電気光学素子を駆動するために、上記第２のスイッチおよび第３のスイッチを導通させて上記データ線に供給される主信号電流を上記画素容量素子に書き込む前に、上記データ線に供給されるプリ信号電流を取り込んで上記画素容量素子に所定電圧を保持させるプリチャージ回路を有する。
【００２５】
本発明の第２の観点は、マトリクス状に複数配列された画素回路と、輝度情報に応じた電流レベルの信号電流が供給されるデータ線と、第１および第２の基準電位と、を有し、上記画素回路は、流れる電流によって輝度が変化する電気光学素子と、第１および第２のノードと、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第１のノードに接続された第１のスイッチと、上記第１のノードと上記第２のノードとの間に接続された第２のスイッチと、上記データ線と上記第２のノードとの間に接続された第３のスイッチと、上記第２のノードに接続された画素容量素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、上記第１のノード、上記第１のスイッチ、および上記電気光学素子が直列に接続され、さらに、上記電気光学素子を駆動するために、上記第２のスイッチおよび第３のスイッチを導通させて上記データ線に供給される主信号電流を上記画素容量素子に書き込む前に、上記データ線に供給されるプリ信号電流を取り込んで上記画素容量素子に所定電圧を保持させるプリチャージ回路を有する。
【００２６】
好適には、上記プリチャージ回路は、第３および第４のノードと、上記第２のノードと上記第３のノードとの間に接続された第４のスイッチと、上記データ線と上記第４のノードとの間に接続された第５のスイッチと、上記第４のノードに供給されたプリ信号電流を電圧レベルの信号として上記第３のノードに現出させる変換部と、を含む。
【００２７】
好適には、上記変換部は、ゲートが上記第３のノードに接続され、ドレインが上記第４のノードに接続され、かつドレインとゲート同士が接続され、ソースが所定電位に接続されたトランジスタを含む。
【００２８】
好適には、プリチャージ時に上記データ線に供給するプリ信号電流値を、上記主信号電流値より大きく設定する第１の回路を有する。
【００２９】
好適には、プリチャージ時に上記データ線に供給するプリ信号電流値を、上記主信号電流値より大きく設定する第１の回路と、上記データ線にプリ信号電流値が供給されるプリチャージ時には、同一のデータ線に接続されている複数の画素回路における第５のスイッチを導通させる第２の回路と、を有する。
【００３０】
本発明の第３の観点は、流れる電流によって輝度が変化する電気光学素子と、輝度情報に応じた電流レベルの信号電流が供給されるデータ線と、第１および第２のノードと、第１および第２の基準電位と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第１のノードに接続された第１のスイッチと、上記第１のノードと上記第２のノードとの間に接続された第２のスイッチと、上記データ線と上記第２のノードとの間に接続された第３のスイッチと、上記第２のノードに接続された画素容量素子と、を有し、上記第１の基準電位と第２の基準電位との間に、上記駆動トランジスタの電流供給ライン、上記第１のノード、上記第１のスイッチ、および上記電気光学素子が直列に接続されている画素回路の駆動方法であって、上記データ線に供給されるプリ信号電流を取り込んで上記画素容量素子に所定電圧を保持させる第１のステップと、上記第２のスイッチおよび第３のスイッチを導通させて上記データ線に供給される主信号電流を上記画素容量素子に書き込む第２のステップと、上記第１のスイッチを導通させて上記電気光学素子に所定電流を供給する第３のステップと、を有する。
【００３１】
本発明によれば、たとえばプリチャージ期間において、データ線に主信号電流値より大きな値に設定されたプリ信号電流が供給される。そして、プリチャージ回路によりデータ線に供給されるプリ信号電流が取り込まれて画素容量素子に所定電圧が保持される。
このとき駆動トランジスタのゲートは、必要なゲート電圧に対して、Ｖｔｈばらつきを除いてプリチャージされている。
次に、プリチャージ回路のプリチャージ動作を停止し、プリチャージ期間を終了させて電流書き込み期間に移行する。
電流書き込み期間において、第２のスイッチおよび第３のスイッチを導通させてデータ線に供給される主信号電流が画素容量素子に書き込まれる。
信号書き込み期間においては、画素回路は、通常の電流駆動型回路となる。
この信号書き込み期間において、データ線に対して主信号電流が供給される。
主信号電流値は、輝度情報に応じた電気光学素子に流す電流値に設定される。
第３のスイッチが導通したことに伴い、主信号電流が駆動トランジスタに流れる。
このとき、第２のスイッチが導通状態にあることから、駆動トランジスタのゲートとドレインは接続されており、飽和領域にて駆動している。よって上記式１に示される式に基づいて、入力電流に相当するゲート電圧が書き込まれ、画素容量素子に保持される。
その後、たとえば第２および第３のスイッチを非導通状態とした後、第１のスイッチを導通状態とする。
これにより、入力信号電流の相当する電流が駆動トランジスタと電気光学素子に流れ、電気光学素子は発光する。
本発明では、上述した通り前もって駆動トランジスタのゲート電圧をプリチャージしている。
そのため、信号書き込み期間において主信号電流を書き込むときの電圧の変移量は、プリチャージ時のゲート電位から、画素電流に相当するゲート電位までとなる。すなわち、従来の方式での電圧変化量と比較すると、非常に少ない書き込みですむことになる。
これにより、大画面パネルにおける書き込み不足によるばらつき（特に低電流の黒信号）を抑制することができ、しきい値Ｖｔｈや移動度μのばらつきのない高ユニフォーミティの画質を得ることが可能となる。
【００３２】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００３３】
図１は、本実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２は、図１の有機ＥＬ表示装置において本実施形態に係る画素回路の具体的な構成を示す回路図である。
【００３４】
この表示装置１００は、図１および図２に示すように、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、第１の回路としての水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、第２の回路としてのプリスキャンナ（ＰＳＣＮ）１０６、水平セレクタ１０３により選択され輝度情報に応じた主信号電流およびプリチャージ時にプリ信号電流が供給されるデータ線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳ１０ｍ、ドライブスキャナ１０５により選択駆動される駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍ、およびプリスキャナ１０６により選択駆動されるプリ走査線ＰＳＬ１０１〜ＰＳＬ１０ｍを有する。
【００３５】
なお、画素アレイ部１０２において、画素回路１０１はｍ×ｎのマトリクス状に配列されるが、図１においては図面の簡単化のために２（＝ｍ）×３（＝ｎ）のマトリクス状に配列した例を示している。
また、図２においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。
【００３６】
本実施形態に係る画素回路１０１は、図２に示すように、ｐチャネルＴＦＴ１１１〜ＴＦＴ１１７、キャパシタＣ１１１、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１８、第１のノードＮＤ１１１、第２のノードＮＤ１１２、第３のノードＮＤ１１３、および第４のノードＮＤ１１４を有する。
また、図２において、ＤＴＬ１０１はデータ線を、ＷＳＬ１０１は走査線を、ＤＳＬ１０１は駆動線、ＰＳＬ１０１はプリ走査線をそれぞれ示している。
これらの構成要素のうち、ＴＦＴ１１１が本発明に係るドライブ（駆動）トランジスタを構成し、ＴＦＴ１１２が第１のスイッチを構成し、ＴＦＴ１１３が第２のスイッチを構成し、ＴＦＴ１１４が第３のスイッチを構成し、ＴＦＴ１１５が第４のスイッチを構成し、ＴＦＴ１１６が第５のスイッチを構成し、キャパシタＣ１１１が本発明に係る画素容量素子を構成している。また、ＴＦＴ１１７が本発明に係る変換部を構成している。
そして、ＴＦＴ１１５〜１１７、第３のノードＮＤ１１３、および第４のノードＮＤ１１４により本発明に係るプリチャージ回路が構成されている。
【００３７】
また、プリチャージ時に、水平セレクタ１０３によるデータ線ＤＳＬに供給されるプリ信号電流値は、通常の書き込み用主信号電流値より大きい値に設定される。
また、電源電圧ＶＣＣの供給ライン（電源電位）が第１の基準電位に相当し、接地電位ＧＮＤが第２の基準電位に相当している。
【００３８】
画素回路１０１において、電源電位ＶＣＣと接地電位ＧＮＤとの間にＴＦＴ１１１、第１のノードＮＤ１１１、ＴＦＴ１１２、および発光素子１１８が直列に接続されている。
具体的には、ドライブトランジスタとしてのＴＦＴ１１１のソースが電源電圧ＶＣＣの供給ラインに接続され、ドレインが第１のノードＮＤ１１１に接続されている。第１のスイッチとしてのＴＦＴ１１２のソースが第１のノードＮＤ１１１に接続され、ドレインが発光素子１１８のアノードに接続され、発光素子１１８のカソードが接地電位ＧＮＤに接続されている。そして、ＴＦＴ１１１のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１２のゲートが駆動線ＤＳＬ１０１に接続されている。
第１のノードＮＤ１１１と第２のノードＮＤ１１２とに、第２のスイッチとしてのＴＦＴ１１３ソース・ドレインが接続され、ＴＦＴ１１３のゲートが第１の制御線としての走査線ＷＳＬ１０１に接続されている。
キャパシタＣ１１１の第１電極が第２のノードＮＤ１１２に接続され、第２電極が電源電位ＶＣＣに接続されている。
データ線ＤＴＬ１０１と第２のノードＮＤ１１２とに第３のスイッチとしてのＴＦＴ１１４のソース・ドレインが接続され、ＴＦＴ１１４のゲートが走査線１０１に接続されている。
【００３９】
第２のノードＮＤ１１２と第３のノードＮＤ１１３とに、第４のスイッチとしてのＴＦＴ１１５のソース・ドレインが接続され、ＴＦＴ１１５のゲートがプリ走査線ＰＳＬ１０１に接続されている。
データ線ＤＴＬ１０１と第４のノードＮＤ１１４とに５３のスイッチとしてのＴＦＴ１１６のソース・ドレインが接続され、ＴＦＴ１１６のゲートがプリ走査線１０１に接続されている。
さらに、ＴＦＴ１１７のゲートが第３のノードＮＤ１１３に接続され、ドレインが第４のノードＮＤ１１４に接続され、ゲートとソース同士（第３のノードＮＤ１１３と第４のノードＮＤ１１４）が接続され、ソースが電源電位ＶＣＣに接続されている。
【００４０】
次に、上記構成の動作を、画素回路の動作を中心に、図３（Ａ）〜（Ｇ）、図４、および図５に関連付けて説明する。
図３（Ａ）は画素配列の第１行目の走査線ＷＳＬ１０１に印加される走査信号ｗｓ〔１〕を、図３（Ｂ）は画素配列の第２行目の走査線ＷＳＬ１０２に印加される走査信号ｗｓ〔２〕を、図３（Ｃ）は画素配列の第１行目のプリ走査線ＰＳＬ１０１に印加されるプリ走査信号ｐｓ〔１〕を、図３（Ｄ）は画素配列の第２行目のプリ走査線ＰＳＬ１０１に印加されるプリ走査信号ｐｓ〔２〕を、図３（Ｅ）は画素配列の第１行目の駆動線ＤＳＬ１０１に印加される駆動信号ｄｓ〔１〕を、図３（Ｆ）は画素配列の第２行目の駆動線ＤＳＬ１０２に印加される駆動信号ｄｓ〔２〕を、図３（Ｇ）はＴＦＴ１１１のゲート電位Ｖｇをそれぞれ示している。
また、図中、Ｔｐｒｅはプリチャージ期間を、Ｔｗｒｔは信号書き込み期間を示している。そして、１水平走査期間（１Ｈ）の間に、プリチャージ期間Ｔｐｒｅと信号書き込み期間Ｔｗｒｔが設定される。
なお、以下では、第１行目の画素回路の動作について説明する。
【００４１】
まず、プリチャージ期間Ｔｐｒｅにおいて、図３（Ａ），（Ｃ），（Ｅ）に示すように、走査線ＷＳＬ１０１への駆動信号ｗｓ〔１〕が高レベルの状態（ＴＦＴ１１４，ＴＦＴ１１３が非導通状態）、駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕が高レベルの状態（ＴＦＴ１１２が非導通状態）で、プリ走査線線ＰＳＬ１０１へのプリ走査信号ｐｓ〔１〕を低レベルとし、ＴＦＴ１１６とＴＦＴ１１５を導通状態とする。
【００４２】
このときの等価回路を図４に示す。このように、プリチャージ期間においては、画素回路１０１は、いわゆる単純なカレントミラー型回路となる。
このプリチャージ期間Ｔｐｒｅにおいて、データ線ＤＴＬ１０１に対して水平セレクタ１０３によりプリ信号電流が供給される。プリ信号電流値は、信号書き込み期間Ｔｗｒｔにデータ線ＤＴＬ１０１に供給される主信号電流値より大きな値に設定される。たとえば、信号書き込み期間ＴｗｒｔにＥＬ発光素子１１８に流す電流値に対して、カレントミラー回路の電流逓倍機能と同等倍（以下、カレントミラー倍という場合もある）の値の電流が供給される。
これにより、カレントミラー倍の電流値に対するＴＦＴ１１７のゲート電圧値を、ＴＦＴ１１５を通して画素容量素子としてのキャパシタＣ１１１に書き込むことができる。
これは、ＥＬ発光素子１１８に流すべき電流値に相当したドライブトランジスタとしてのＴＦＴ１１１のゲート電圧に対して、たかだかしきい値Ｖｔｈのばらつき分の電圧差しか生じていない。つまり、ＴＦＴ１１１のゲートは、必要なゲート電圧に対して、Ｖｔｈばらつきを除いてプリチャージされている。
【００４３】
次に、図３（Ｃ）に示すように、プリ走査線線ＰＳＬ１０１へのプリ走査信号ｐｓ〔１〕を高レベルとし、ＴＦＴ１１６とＴＦＴ１１５を非導通状態として、プリチャージ期間から信号書き込み期間Ｔｗｒｔに移行する。
信号書き込み期間Ｔｗｒｔにおいては、図３（Ａ）に示すように、走査線ＷＳＬ１０１への駆動信号ｗｓ〔１〕が低レベルとし、ＴＦＴ１１４，ＴＦＴ１１３を導通状態とする。
【００４４】
このときの等価回路を図５に示す。このように、信号書き込み期間においては、画素回路１０１は、通常の電流駆動型回路となる。
この信号書き込み期間Ｔｗｒｔにおいて、データ線ＤＴＬ１０１に対して水平セレクタ１０３により主信号電流が供給される。主信号電流値は、輝度情報に応じたＥＬ発光素子１１８に流す電流値に設定される。
ＴＦＴ１１４が導通したことに伴い、主信号電流がドライブトランジスタであるＴＦＴ１１１を流れる。
このとき、ＴＦＴ１１３が導通状態にあることから、ＴＦＴ１１１のゲートとドレインは接続されており、飽和領域にて駆動している。よって上記式１に示される式に基づいて、入力電流に相当するゲート電圧が書き込まれ、画素容量素子であるキャパシタＣ１１１に保持される。
【００４５】
その後、図３（Ａ），（Ｅ）に示すように、走査線ＷＳＬ１０１への駆動信号ｗｓ〔１〕が高レベルとし、ＴＦＴ１１４，ＴＦＴ１１３を非導通状態とした後、駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕が低レベルとして、ＴＦＴ１１２を導通状態とする。
これにより、入力信号電流の相当する電流がＴＦＴ１１１とＥＬ発光素子１１８に流れ、ＥＬ発光素子１１８は発光する。
【００４６】
ここで、１水平走査期間（１Ｈ）の間における、プリチャージ期間Ｔｐｒｅと信号書き込み期間Ｔｗｒｔの電流書き込みについて考察する。
本実施形態においては、上述した通り前もってカレントミラー駆動にてドライブトランジスタのゲート電圧をプリチャージしている。
そのため、信号書き込み期間Ｔｗｒｔにおいて主信号電流を書き込むときの電圧の変移量は、プリチャージ時のゲート電位から、画素電流に相当するゲート電位までとなる。
ここで上述したように、この電圧差ΔＶは最大でもしきい値Ｖｔｈのばらつきの範囲内におさまる。つまり、０．３Ｖ程度となる。従来の方式での電圧変化量と比較すると、非常に少ない書き込みですむことが分かる。
これにより、大画面パネルにおける書き込み不足によるばらつき（特に低電流の黒信号）を抑制することができ、しきい値Ｖｔｈや移動度μのばらつきのない高ユニフォーミティの画質を得ることが可能となる。
【００４７】
なお、上述したように、プリチャージ期間Ｔｐｒｅにおいて、データ線ＤＴＬ１０１に対して水平セレクタ１０３によりプリ信号電流値は、信号書き込み期間Ｔｗｒｔにデータ線ＤＴＬ１０１に供給される主信号電流値より大きな値に設定されるが、この場合、大画面パネルにおいて、カレントミラー駆動時の電流値を大きくし主信号電流の書き込み時間を稼ぐためにも、たとえば図６に示すように、同一のデータ線ＤＴＬ１０１に接続される同列の画素回路における第５のスイッチとしてのＴＦＴ１１６を導通させておくことが望ましい。
【００４８】
以上説明したように、本実施形態によれば、電流駆動方式の画素回路に、ＴＦＴ１１５〜１１７、ノードＮＤ１１３，ＮＤ１１４を有し、さらなるプリチャージ回路を設け、ＥＬ発光素子１１８を駆動するために、ＴＦＴ１１４，ＴＦＴ１１３を導通させてデータ線ＤＴＬ１０１に供給される主信号電流を画素容量素子Ｃ１１１に書き込む前に、ＴＦＴ１１５，ＴＦＴ１１６が導通されてカレントミラー駆動によりデータ線ＤＴＬ１０１に供給されるプリ信号電流を取り込んで画素容量素子Ｃ１１１に所定電圧を保持させるプリチャージ回路を設けたことから、低電流信号でもゲート電圧の変移量が少ないため、ドライブトランジスタのゲート電圧の書き込みは十分に行われ、書き込みばらつきを短時間に抑制することができる。これにより、データ線の配線容量の大きい（重い）大画面パネルにおいてもＴＦＴ１１１のしきい値Ｖｔｈや移動度μのばらつきを補正し、ユニフォーミティの画質を得ることができる。
【００４９】
なお、本実施形態では、画素回路としてｐチャネルのＴＦＴ１１１〜１１７を用いて構成した例を説明したが、たとえば図７に示すように、ｎチャネルＴＦＴ１２１〜１２７を用いて構成することも可能である。ただし、電源電位ＶＣＣと接地電位ＧＤＮへの接続形態が逆となる。
また、ｐチャネルＴＦＴとｎチャネルＴＦＴを混在させたＣＭＯＳ型に構成することも可能である。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、低電流信号でもゲート電圧の変移量が少ないため、駆動トランジスタのゲート電圧の書き込みは十分に行われ、書き込みばらつきを短時間に抑制することができる。
これにより、データ線の配線容量の大きい（重い）大画面パネルにおいても駆動トランジスタのしきい値Ｖｔｈや移動度μのばらつきを補正し、ユニフォーミティの画質を得ることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１の有機ＥＬ表示装置において本実施形態に係る画素回路の具体的な構成を示す回路図である。
【図３】本実施形態の動作を説明するためのタイミングチャートである。
【図４】図２の画素回路のプリチャージ期間の等価回路図である。
【図５】図２の画素回路の電流書き込み期間の等価回路図である。
【図６】プリチャージ期間の好適な駆動方法を説明するための図である。
【図７】本実施形態に係る画素回路をｎチャネルＴＦＴで構成した回路図である。
【図８】一般的な有機ＥＬ表示装置の構成を示すブロック図である。
【図９】図８の画素回路の一構成例を示す回路図である。
【図１０】画素回路の他の構成例を示す回路図である。
【図１１】図１０の画素回路がデータ線に複数接続されている場合の動作を説明するための回路図である。
【図１２】図１１の画素回路の動作および課題を説明するための図である。
【符号の説明】
１００…表示装置、１０１，１０１Ａ…画素回路（ＰＸＬＣ）、１０２…画素アレイ部、１０３…水平セレクタ（ＨＳＥＬ）、１０４…ライトスキャナ（ＷＳＣＮ）、１０５…ドライブスキャナ（ＤＳＣＮ）、１０６…プリスキャナ（ＰＳＣＮ）、１１１，１２１…駆動トランジスタとしてのＴＦＴ、１１２，１２２…第１のスイッチとしてのＴＦＴ、１１３，１２３…第２のスイッチとしてのＴＦＴ、１１４，１２４…第３のスイッチとしてＴＦＴ、１１５，１２５…第４のスイッチとしてのＴＦＴ、ＴＦＴ１１５，１２６…第５のスイッチとしてのＴＦＴ、１１７，１２７…変換部を構成するＴＦＴ、１１８，１２８…ＥＬ発光素子、ＤＴＬ１０１〜ＤＴＬ１０ｎ…データ線、ＷＳＬ１０１〜ＷＳ１０ｍ…走査線、ＤＳＬ１０１〜ＤＳＬ１０ｍ…駆動線、ＰＳＬ１０１〜ＰＳＬ１０ｍ…プリ走査線。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a pixel circuit having an electro-optical element whose brightness is controlled by a current value, such as an organic EL (Electroluminescence) display, and an image display device in which the pixel circuits are arranged in a matrix, and in particular, each pixel circuit. The present invention relates to a so-called active matrix type image display device in which the value of a current flowing through an electro-optical element is controlled by an insulated gate type field effect transistor provided therein, and a method of driving a pixel circuit.
[0002]
[Prior art]
2. Description of the Related Art In an image display device, for example, a liquid crystal display, an image is displayed by arranging a large number of pixels in a matrix and controlling light intensity for each pixel according to image information to be displayed.
The same applies to an organic EL display and the like, but an organic EL display is a so-called self-luminous display having a light emitting element in each pixel circuit, and has higher image visibility than a liquid crystal display, and a backlight. It has advantages such as unnecessary and quick response speed.
Further, the luminance of each light emitting element is controlled by a current value flowing through the light emitting element to obtain a color gradation, that is, it is greatly different from a liquid crystal display or the like in that the light emitting element is of a current control type.
[0003]
The organic EL display can be driven by a simple matrix method or an active matrix method as in the liquid crystal display. However, the former has a simple structure, but it is difficult to realize a large and high-definition display. There's a problem.
For this reason, active matrix systems, in which the current flowing through the light emitting element inside each pixel circuit is controlled by an active element provided inside the pixel circuit, generally a TFT (Thin Film Transistor), are being actively developed.
[0004]
FIG. 8 is a block diagram showing a configuration of a general organic EL display device.
As shown in FIG. 8, the display device 1 has a pixel array section 2 in which pixel circuits (PXLC) 2a are arranged in an m × n matrix, a horizontal selector (HSEL) 3, a light scanner (WSCN) 4, and a horizontal It has data lines DTL1 to DTLn selected by the selector 3 and supplied with a data signal corresponding to luminance information, and scanning lines WSL1 to WSLm selectively driven by the write scanner 4.
[0005]
FIG. 9 is a circuit diagram showing a configuration example of the pixel circuit 2a of FIG. 8 (see, for example, Patent Documents 1 and 2).
The pixel circuit in FIG. 9 has the simplest circuit configuration among many proposed circuits, and is a so-called two-transistor driving circuit.
[0006]
The pixel circuit 2a in FIG. 9 includes a p-channel thin film field effect transistor (hereinafter, referred to as TFT) 11 and TFT 12, a capacitor C11, and an organic EL element (OLED) 13 which is a light emitting element. In FIG. 9, DTL indicates a data line, and WSL indicates a scanning line.
Since an organic EL element has rectification in many cases, it is sometimes called an OLED (Organic Light Emitting Diode). In FIG. 9 and the like, a diode symbol is used as a light emitting element. It does not require rectification.
In FIG. 9, the source of the TFT 11 is connected to the power supply potential VCC, and the cathode of the light emitting element 13 is connected to the ground potential GND. The operation of the pixel circuit 2a in FIG. 9 is as follows.
[0007]
Step ST1 :
When the scanning line WSL is set to the selected state (here, low level) and the writing potential Vdata is applied to the data line DTL, the TFT 12 becomes conductive and the capacitor C11 is charged or discharged, and the gate potential of the TFT 11 becomes Vdata.
[0008]
Step ST2 :
When the scanning line WSL is in a non-selected state (here, high level), the data line DTL is electrically disconnected from the TFT 11, but the gate potential of the TFT 11 is stably held by the capacitor C11.
[0009]
Step ST3 :
The current flowing through the TFT 11 and the light emitting element 13 has a value corresponding to the gate-source voltage Vgs of the TFT 11, and the light emitting element 13 continues to emit light at a luminance corresponding to the current value.
The operation of selecting the scanning line WSL and transmitting the luminance information given to the data line to the inside of the pixel as in step ST1 is hereinafter referred to as “writing”.
As described above, in the pixel circuit 2a of FIG. 9, once Vdata is written, the light emitting element 13 continues to emit light at a constant luminance until the next rewriting.
[0010]
As described above, in the pixel circuit 2a, the value of the current flowing through the EL light emitting element 13 is controlled by changing the gate applied voltage of the FET 11, which is a drive transistor.
At this time, the source of the p-channel drive transistor is connected to the power supply potential VCC, and the TFT 11 always operates in the saturation region. Therefore, it is a constant current source having the value shown in Expression 1 below.
[0011]
(Equation 1)
Ids = 1/2 · μ (W / L) Cox (Vgs− | Vth |) ² … (1)
[0012]
Here, μ is the carrier mobility, Cox is the gate capacitance per unit area, W is the gate width, L is the gate length, Vgs is the gate-source voltage of the TFT 11, and Vth is the threshold of the TFT 11. Each value Vth is shown.
[0013]
In the simple matrix type image display device, each light emitting element emits light only at the selected moment, whereas in the active matrix, as described above, the light emitting element continues to emit light even after the writing is completed. In comparison with a large-size and high-definition display, it is advantageous in that the peak luminance and the peak current of the light-emitting element can be reduced.
[0014]
However, TFTs generally have large variations in Vth and mobility μ. Therefore, even if the same input voltage is applied to the gates of different drive transistors, the on-currents vary, and as a result, the uniformity of image quality deteriorates.
[0015]
Many pixel circuits have been proposed to solve this problem. A typical example is shown in FIG. 3 (for example, see Patent Document 3 or Patent Document 4).
[0016]
The pixel circuit 2b in FIG. 10 includes p-channel TFTs 21 to 24, a capacitor C21, and an organic EL light emitting element (OLED) 25 as a light emitting element. In FIG. 10, DTL indicates a data line, WSL indicates a scanning line, and DSL indicates a driving line.
[0017]
The operation of the pixel circuit 2b will be described.
In this case, the input signal SI supplied to the data line DTL is a current signal.
When writing the input signal SI, the TFT 24 and the TFT 23 are turned on with the TFT 22 turned off. As a result, a signal current flows through the TFT 21 as a drive transistor.
At this time, the gate and the drain of the TFT 21 are connected and are driven in the saturation region. Therefore, a gate voltage corresponding to the input current is written based on the equation shown in the above equation 1, and held in the capacitor C21 which is a pixel capacitance element.
Thereafter, by turning off the TFT 24 and turning on the TFT 22, a current corresponding to the input signal current flows through the TFT 21 and the EL light emitting element 25.
[0018]
[Patent Document 1]
USP 5,684,365
[Patent Document 2]
JP-A-8-234683
[Patent Document 3]
USP 6,229,506
[Patent Document 4]
The Japanese Patent Application Publication No. 2002-514320 discloses FIG. 3
[0019]
[Problems to be solved by the invention]
In the pixel circuit of FIG. 10 described above, it is possible to correct (cancel) the Vth variation and the mobility μ for each pixel.
However, in a large-screen panel, the pixel circuit of FIG. 10 has the following disadvantages.
[0020]
In a large-screen panel, the panel size increases, so that the wiring capacitance Csig of the data line (signal line) DTL increases. This problem will be described with reference to FIGS.
[0021]
FIG. 11 is a diagram showing a circuit diagram when the wiring capacitance of the data line is large, and FIGS. 12A to 12E are diagrams showing a potential change of a main part of the circuit of FIG.
FIG. 12 illustrates an example in which two pixel circuits 2b-1 and 2b-2 similar to the pixel circuit of FIG. 10 are connected to the same data line DTL.
FIG. 12A shows the scanning signal ws [1] applied to the scanning line WSL1 connected to the gate of the TFT 24-1 of the pixel circuit 2b-1 in the first row, and FIG. FIG. 12C shows the scanning signal ws [2] applied to the scanning line WSL2 connected to the gate of the TFT 24-2 of the pixel circuit 2b-2 in the first pixel circuit 2b-2. FIG. 12D shows the potential VC212 of the capacitor C21-2 of the pixel circuit 2b-2 in the second row, and FIG. 12D shows the potential VCsig of the wiring capacitance Csig of the data line DTL. Are respectively shown.
[0022]
For example, assume that a black signal is written to the pixel circuit 2b-2 in the second row. First, before the TF 24-2 is turned on, the gate potential of the TFT 21-1 of the preceding pixel circuit 2b-1 is held in the wiring capacitance Csig.
Next, the TFT 24-2 is turned on. At this time, since the wiring capacitance Csig is larger than the capacitor C21-2 as the pixel capacitance (for example, the pixel capacitance is 500 fF and the wiring capacitance Csig is 200 pF), when the TFT 24-2 is turned on, FIG. As shown in E), the potential VC212 of the capacitor C21-2 becomes equal to the potential VCsig of the wiring capacitance Csig.
That is, the gate voltage of the preceding pixel circuit 2b-1 is written to the capacitor C21-2. Here, assuming that the potential corresponding to the black signal is, for example, 10 V, the capacitor C21-2 has to write from the gate potential of the preceding stage to the gate potential of its own stage of 10V.
At this time, the current value of the black signal is close to 0 μA, and this writing takes time.
In particular, when the wiring capacitance Csig of the data line DTL is large (heavy) in a large screen panel, this writing time is further required.
However, generally, the writing time of an input signal to each pixel circuit is at most one horizontal scanning period (1H). Therefore, when writing a black signal on a large screen panel, writing cannot be performed within the 1H period. As a result, variations in the threshold Vtf and the mobility μ in the preceding stage and the own stage affect the gate voltage, resulting in an image with poor uniformity. In particular, as described above, when a black signal having a low current value is written, this decrease is significant.
[0023]
The present invention has been made in view of such circumstances, and an object of the present invention is to suppress the influence of the wiring capacitance of the data line and to be affected by the variation of the threshold value and the mobility of the active element inside the pixel. It is an object of the present invention to provide a pixel circuit, a display device, and a driving method of a pixel circuit which can obtain high uniformity image quality without any problem.
[0024]
[Means for Solving the Problems]
In order to achieve the above object, a first aspect of the present invention is a pixel circuit for driving an electro-optical element whose luminance changes according to a flowing current, wherein the pixel circuit supplies a signal current having a current level corresponding to luminance information. A line, a first and a second node, a first and a second reference potential, and a current supply line between the first terminal and the second terminal, and a control terminal connected to the second node. A drive transistor for controlling a current flowing through the current supply line in accordance with a potential; a first switch connected to the first node; and a switch connected between the first node and the second node A second switch, a third switch connected between the data line and the second node, and a pixel capacitor connected to the second node. Between the reference potential and the second reference potential, The current supply line of the driving transistor, the first node, the first switch, and the electro-optical element are connected in series, and the second switch and the second switch are connected to drive the electro-optical element. Prior to writing the main signal current supplied to the data line to the pixel capacitance element by turning on the switch of No. 3, the pre-signal current supplied to the data line is taken in and the pixel capacitance element is held at a predetermined voltage. It has a precharge circuit.
[0025]
A second aspect of the present invention includes a plurality of pixel circuits arranged in a matrix, a data line to which a signal current having a current level corresponding to luminance information is supplied, and first and second reference potentials. The pixel circuit includes: an electro-optical element whose luminance changes according to a flowing current; first and second nodes; and a current supply line formed between a first terminal and a second terminal. A drive transistor for controlling a current flowing through the current supply line in accordance with a potential of a connected control terminal; a first switch connected to the first node; a first node and a second node , A third switch connected between the data line and the second node, and a pixel capacitor connected to the second node. The first reference potential and the second group A current supply line of the driving transistor, the first node, the first switch, and the electro-optical element are connected in series between the driving transistor and a potential; Before writing the main signal current supplied to the data line to the pixel capacitor by turning on the second switch and the third switch, the pre-signal current supplied to the data line is taken in and the pixel capacitor is read. Has a precharge circuit for holding a predetermined voltage.
[0026]
Preferably, the precharge circuit includes a third node, a fourth node, a fourth switch connected between the second node and the third node, the data line and the fourth node. And a converter for causing the pre-signal current supplied to the fourth node to appear as a voltage level signal at the third node.
[0027]
Preferably, the conversion unit includes a transistor having a gate connected to the third node, a drain connected to the fourth node, a drain and a gate connected to each other, and a source connected to a predetermined potential. Including.
[0028]
Preferably, there is provided a first circuit for setting a pre-signal current value supplied to the data line at the time of pre-charging to be larger than the main signal current value.
[0029]
Preferably, a first circuit for setting a pre-signal current value supplied to the data line at the time of pre-charging to be larger than the main signal current value, and at the time of pre-charging at which a pre-signal current value is supplied to the data line, A second circuit for conducting a fifth switch in a plurality of pixel circuits connected to the same data line.
[0030]
According to a third aspect of the present invention, there is provided an electro-optical element whose luminance changes according to a flowing current, a data line to which a signal current of a current level corresponding to luminance information is supplied, first and second nodes, and a first node. Forming a current supply line between the first terminal and the second terminal, and controlling a current flowing through the current supply line according to a potential of a control terminal connected to the second node; A driving transistor, a first switch connected to the first node, a second switch connected between the first node and the second node, the data line and the second switch. A third switch connected between the first reference potential and the second reference potential, and a pixel capacitor connected to the second node. A current supply line for the driving transistor; A drive circuit for driving a pixel circuit in which a first mode, the first switch, and the electro-optical element are connected in series, wherein a pre-signal current supplied to the data line is taken and a predetermined voltage is applied to the pixel capacitor. A second step of writing the main signal current supplied to the data line to the pixel capacitance element by turning on the second switch and the third switch; and A third step of supplying a predetermined current to the electro-optical element by turning on a switch.
[0031]
According to the present invention, for example, during the precharge period, a pre-signal current set to a value larger than the main signal current value is supplied to the data line. Then, a pre-signal current supplied to the data line is taken in by the pre-charge circuit, and a predetermined voltage is held in the pixel capacitance element.
At this time, the gate of the driving transistor is precharged with respect to a necessary gate voltage except for Vth variation.
Next, the precharge operation of the precharge circuit is stopped, the precharge period is ended, and the process proceeds to the current writing period.
In the current writing period, the main signal current supplied to the data line by turning on the second switch and the third switch is written to the pixel capacitance element.
In the signal writing period, the pixel circuit becomes a normal current drive type circuit.
In this signal writing period, a main signal current is supplied to the data line.
The main signal current value is set to a current value flowing through the electro-optical element according to the luminance information.
With the conduction of the third switch, the main signal current flows to the drive transistor.
At this time, since the second switch is in a conductive state, the gate and the drain of the drive transistor are connected, and the drive transistor is driven in the saturation region. Therefore, the gate voltage corresponding to the input current is written based on the equation shown in the above equation 1, and held in the pixel capacitance element.
Thereafter, for example, after the second and third switches are turned off, the first switch is turned on.
As a result, a current corresponding to the input signal current flows through the driving transistor and the electro-optical element, and the electro-optical element emits light.
In the present invention, the gate voltage of the driving transistor is precharged in advance as described above.
Therefore, the amount of voltage change when the main signal current is written in the signal writing period is from the gate potential at the time of precharge to the gate potential corresponding to the pixel current. That is, compared to the voltage change amount in the conventional method, very little writing is required.
This can suppress variations (especially low-current black signals) due to insufficient writing in the large-screen panel, and can provide high uniformity image quality without variations in threshold Vth and mobility μ. .
[0032]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[0033]
FIG. 1 is a block diagram showing a configuration of an organic EL display device employing a pixel circuit according to the present embodiment.
FIG. 2 is a circuit diagram showing a specific configuration of the pixel circuit according to the present embodiment in the organic EL display device of FIG.
[0034]
As shown in FIGS. 1 and 2, the display device 100 includes a pixel array section 102 in which pixel circuits (PXLC) 101 are arranged in an m × n matrix, and a horizontal selector (HSEL) 103 as a first circuit. , A write scanner (WSCN) 104, a drive scanner (DSCN) 105, a pre-scanner (PSCN) 106 as a second circuit, a main signal current selected by the horizontal selector 103 according to luminance information, and a pre-signal current at the time of pre-charge. Are supplied, data lines DTL101 to DTL10n, scanning lines WSL101 to WS10m selectively driven by the write scanner 104, driving lines DSL101 to DSL10m selectively driven by the drive scanner 105, and a prescanning line selectively driven by the prescanner 106. PSL101 to PSL1 Having a m.
[0035]
Note that, in the pixel array unit 102, the pixel circuits 101 are arranged in an m × n matrix, but in FIG. 1, for simplification of the drawing, the pixel circuits 101 are arranged in a 2 (= m) × 3 (= n) matrix. An example of arrangement is shown.
FIG. 2 also shows a specific configuration of one pixel circuit for simplification of the drawing.
[0036]
As shown in FIG. 2, the pixel circuit 101 according to this embodiment includes p-channel TFTs 111 to 117, a capacitor C111, a light emitting element 118 including an organic EL element (OLED: electro-optical element), a first node ND111, and a second node ND111. , A third node ND113, and a fourth node ND114.
In FIG. 2, DTL 101 indicates a data line, WSL 101 indicates a scanning line, DSL 101 indicates a driving line, and PSL 101 indicates a pre-scanning line.
Among these components, the TFT 111 constitutes a drive transistor according to the present invention, the TFT 112 constitutes a first switch, the TFT 113 constitutes a second switch, and the TFT 114 constitutes a third switch. The TFT 115 constitutes a fourth switch, the TFT 116 constitutes a fifth switch, and the capacitor C111 constitutes a pixel capacitance element according to the present invention. Further, the TFT 117 constitutes the conversion unit according to the present invention.
The TFTs 115 to 117, the third node ND113, and the fourth node ND114 constitute a precharge circuit according to the present invention.
[0037]
At the time of precharging, the pre-signal current value supplied to the data line DSL by the horizontal selector 103 is set to a value larger than the normal main signal current value for writing.
Further, a supply line (power supply potential) of the power supply voltage VCC corresponds to a first reference potential, and the ground potential GND corresponds to a second reference potential.
[0038]
In the pixel circuit 101, a TFT 111, a first node ND111, a TFT 112, and a light emitting element 118 are connected in series between a power supply potential VCC and a ground potential GND.
Specifically, the source of the TFT 111 serving as a drive transistor is connected to the supply line of the power supply voltage VCC, and the drain is connected to the first node ND111. The source of the TFT 112 serving as a first switch is connected to the first node ND111, the drain is connected to the anode of the light emitting element 118, and the cathode of the light emitting element 118 is connected to the ground potential GND. The gate of the TFT 111 is connected to the second node ND112, and the gate of the TFT 112 is connected to the drive line DSL101.
A source and a drain of the TFT 113 as a second switch are connected to the first node ND111 and the second node ND112, and a gate of the TFT 113 is connected to a scanning line WSL101 as a first control line.
The first electrode of the capacitor C111 is connected to the second node ND112, and the second electrode is connected to the power supply potential VCC.
The source / drain of a TFT 114 as a third switch is connected to the data line DTL101 and the second node ND112, and the gate of the TFT 114 is connected to the scanning line 101.
[0039]
The source / drain of the TFT 115 as a fourth switch is connected to the second node ND112 and the third node ND113, and the gate of the TFT 115 is connected to the pre-scanning line PSL101.
The source / drain of the TFT 116 serving as a switch is connected to the data line DTL101 and the fourth node ND114, and the gate of the TFT 116 is connected to the pre-scanning line 101.
Further, the gate of the TFT 117 is connected to the third node ND113, the drain is connected to the fourth node ND114, the gate and the source are connected to each other (the third node ND113 and the fourth node ND114), and the source is It is connected to the potential VCC.
[0040]
Next, the operation of the above configuration will be described with reference to FIGS. 3A to 3G, FIGS. 4 and 5, focusing on the operation of the pixel circuit.
FIG. 3A shows the scanning signal ws [1] applied to the scanning line WSL101 in the first row of the pixel array, and FIG. 3B shows the scanning signal ws [1] applied to the scanning line WSL102 in the second row of the pixel array. FIG. 3C shows the scanning signal ws [2], FIG. 3C shows the pre-scanning signal ps [1] applied to the pre-scanning line PSL101 in the first row of the pixel array, and FIG. FIG. 3E shows a pre-scanning signal ps [2] applied to the pre-scanning line PSL101 in the row, and FIG. 3E shows a driving signal ds [1] applied to the driving line DSL101 in the first row of the pixel array. 3 (F) shows the drive signal ds [2] applied to the drive line DSL102 in the second row of the pixel array, and FIG. 3 (G) shows the gate potential Vg of the TFT 111.
In the drawing, Tpre indicates a precharge period, and Twrt indicates a signal writing period. Then, during one horizontal scanning period (1H), a precharge period Tpre and a signal writing period Twrt are set.
Note that the operation of the pixel circuits in the first row will be described below.
[0041]
First, in the precharge period Tpre, as shown in FIGS. 3A, 3C, and 3E, the driving signal ws [1] to the scanning line WSL101 is at a high level (TFT 114 and TFT 113 are non-conductive). ), When the drive signal ds [1] to the drive line DSL101 is at a high level (the TFT 112 is in a non-conductive state), the pre-scan signal ps [1] to the pre-scan line PSL101 is at a low level, and the TFT 116 and the TFT 115 are turned off. Conducted state.
[0042]
FIG. 4 shows an equivalent circuit at this time. Thus, during the precharge period, the pixel circuit 101 becomes a so-called simple current mirror type circuit.
In this precharge period Tpre, a pre-signal current is supplied to the data line DTL101 by the horizontal selector 103. The pre-signal current value is set to a value larger than the main signal current value supplied to the data line DTL101 during the signal writing period Twrt. For example, a current having a value equivalent to the current multiplying function of the current mirror circuit (hereinafter, sometimes referred to as a current mirror multiple) is supplied to a current value flowing through the EL light emitting element 118 during the signal writing period Twrt.
As a result, the gate voltage value of the TFT 117 corresponding to the current value twice as large as the current mirror can be written to the capacitor C111 as a pixel capacitance element through the TFT 115.
This is because only a variation of the threshold value Vth is generated with respect to the gate voltage of the TFT 111 as a drive transistor corresponding to the current value to be passed through the EL light emitting element 118. That is, the gate of the TFT 111 is precharged with respect to a necessary gate voltage except for Vth variation.
[0043]
Next, as shown in FIG. 3C, the pre-scanning signal ps [1] to the pre-scanning line line PSL101 is set to a high level, the TFT 116 and the TFT 115 are turned off, and the pre-charging period to the signal writing period Twrt. Transition.
In the signal writing period Twrt, as shown in FIG. 3A, the driving signal ws [1] to the scanning line WSL101 is at a low level, and the TFTs 114 and 113 are turned on.
[0044]
FIG. 5 shows an equivalent circuit at this time. As described above, during the signal writing period, the pixel circuit 101 becomes a normal current drive type circuit.
In the signal writing period Twrt, the main signal current is supplied to the data line DTL101 by the horizontal selector 103. The main signal current value is set to a current value flowing through the EL light emitting element 118 according to the luminance information.
With the conduction of the TFT 114, a main signal current flows through the TFT 111 which is a drive transistor.
At this time, since the TFT 113 is in a conductive state, the gate and the drain of the TFT 111 are connected, and are driven in the saturation region. Therefore, a gate voltage corresponding to the input current is written based on the expression shown in Expression 1 above, and is stored in the capacitor C111 which is a pixel capacitance element.
[0045]
Thereafter, as shown in FIGS. 3A and 3E, the driving signal ws [1] to the scanning line WSL101 is set to a high level, the TFTs 114 and 113 are turned off, and then the driving signal to the driving line DSL101 is set. When ds [1] is at a low level, the TFT 112 is turned on.
Accordingly, a current corresponding to the input signal current flows through the TFT 111 and the EL light emitting element 118, and the EL light emitting element 118 emits light.
[0046]
Here, current writing in the precharge period Tpre and the signal writing period Twrt during one horizontal scanning period (1H) will be considered.
In the present embodiment, the gate voltage of the drive transistor is precharged by the current mirror drive in advance as described above.
Therefore, the amount of voltage change when the main signal current is written in the signal writing period Twrt is from the gate potential at the time of precharge to the gate potential corresponding to the pixel current.
As described above, the voltage difference ΔV falls within the range of variation of the threshold value Vth at the maximum. That is, it is about 0.3V. Compared with the voltage change in the conventional method, it can be seen that very little writing is required.
This can suppress variations (especially low-current black signals) due to insufficient writing in the large-screen panel, and can provide high uniformity image quality without variations in threshold Vth and mobility μ. .
[0047]
As described above, in the precharge period Tpre, the pre-signal current value of the data line DTL101 by the horizontal selector 103 is set to a value larger than the main signal current value supplied to the data line DTL101 in the signal writing period Twrt. However, in this case, as shown in FIG. 6, for example, as shown in FIG. 6, the large screen panel is connected to the same data line DTL101 in order to increase the current value at the time of driving the current mirror and increase the writing time of the main signal current. It is desirable that the TFT 116 as a fifth switch in the pixel circuits in the same column be made conductive.
[0048]
As described above, according to the present embodiment, in order to drive the EL light emitting element 118 by providing the current driving type pixel circuit with the TFTs 115 to 117 and the nodes ND113 and ND114, and further providing the precharge circuit, Before writing the main signal current supplied to the data line DTL101 by turning on the TFTs 114 and 113 to the pixel capacitance element C111, the TFTs 115 and 116 are turned on and the pre-signal current supplied to the data line DTL101 by the current mirror driving is taken in. Since the pixel capacitor C111 is provided with a precharge circuit for holding a predetermined voltage, the amount of change in the gate voltage is small even with a low current signal, so that the gate voltage of the drive transistor is sufficiently written and the writing variation is reduced. Can be suppressed in time. As a result, even in a large screen panel having a large (heavy) data line capacitance, variations in the threshold value Vth and mobility μ of the TFT 111 can be corrected, and uniform image quality can be obtained.
[0049]
In the present embodiment, an example in which the pixel circuits are configured using p-channel TFTs 111 to 117 has been described. However, for example, as illustrated in FIG. 7, the pixel circuits may be configured using n-channel TFTs 121 to 127. . However, the connection form between the power supply potential VCC and the ground potential GDN is reversed.
It is also possible to configure a CMOS type in which a p-channel TFT and an n-channel TFT are mixed.
[0050]
【The invention's effect】
As described above, according to the present invention, the amount of change in the gate voltage is small even with a low current signal, so that the writing of the gate voltage of the driving transistor is sufficiently performed, and the variation in writing can be suppressed in a short time.
As a result, even in a large screen panel having a large (heavy) data line wiring capacitance, variations in the threshold value Vth and mobility μ of the driving transistor can be corrected, and uniform image quality can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of an organic EL display device employing a pixel circuit according to a first embodiment.
FIG. 2 is a circuit diagram showing a specific configuration of a pixel circuit according to the embodiment in the organic EL display device of FIG.
FIG. 3 is a timing chart for explaining the operation of the present embodiment.
FIG. 4 is an equivalent circuit diagram of the pixel circuit of FIG. 2 during a precharge period.
FIG. 5 is an equivalent circuit diagram of the pixel circuit of FIG. 2 during a current writing period.
FIG. 6 is a diagram for explaining a preferred driving method during a precharge period.
FIG. 7 is a circuit diagram in which the pixel circuit according to the present embodiment is configured by n-channel TFTs.
FIG. 8 is a block diagram illustrating a configuration of a general organic EL display device.
FIG. 9 is a circuit diagram illustrating a configuration example of a pixel circuit in FIG. 8;
FIG. 10 is a circuit diagram illustrating another configuration example of the pixel circuit.
11 is a circuit diagram for explaining an operation when a plurality of pixel circuits of FIG. 10 are connected to a data line.
FIG. 12 is a diagram for explaining the operation and problems of the pixel circuit of FIG. 11;
[Explanation of symbols]
100 display device, 101, 101A pixel circuit (PXLC), 102 pixel array unit, 103 horizontal selector (HSEL), 104 light scanner (WSCN), 105 drive scanner (DSCN), 106 prescanner ( PSCN), 111, 121: TFTs as drive transistors, 112, 122: TFTs as first switches, 113, 123: TFTs as second switches, 114, 124: TFTs as third switches, 115, 115 125: TFT as a fourth switch; TFTs 115, 126: TFT as a fifth switch; 117, 127 ... TFTs constituting a conversion unit; 118, 128: EL light emitting elements; DTL101 to DTL10n: data lines; WS10m: scanning line, DSL101 to DSL 0m ... drive line, PSL101~PSL10m ... pre-scanning line.

Claims

A pixel circuit for driving an electro-optical element whose luminance changes according to a flowing current,
A data line to which a signal current of a current level according to the luminance information is supplied;
First and second nodes;
First and second reference potentials;
A drive transistor that forms a current supply line between the first terminal and the second terminal, and controls a current flowing through the current supply line according to a potential of a control terminal connected to the second node;
A first switch connected to the first node;
A second switch connected between the first node and the second node;
A third switch connected between the data line and the second node;
And a pixel capacitor connected to the second node.
A current supply line of the driving transistor, the first node, the first switch, and the electro-optical element are connected in series between the first reference potential and the second reference potential, and
In order to drive the electro-optical element, a main signal current supplied to the data line is written to the data line before the main signal current supplied to the data line is written to the pixel capacitor by turning on the second switch and the third switch. A pixel circuit having a precharge circuit for receiving a pre-signal current and causing the pixel capacitance element to hold a predetermined voltage.

The precharge circuit,
Third and fourth nodes;
A fourth switch connected between the second node and the third node;
A fifth switch connected between the data line and the fourth node;
2. The pixel circuit according to claim 1, further comprising: a conversion unit for causing the pre-signal current supplied to the fourth node to appear as a voltage level signal at the third node.

3. The conversion section includes a transistor having a gate connected to the third node, a drain connected to the fourth node, a drain and a gate connected to each other, and a source connected to a predetermined potential. The pixel circuit as described in the above.

4. The pixel circuit according to claim 3, wherein a pre-signal current value supplied to the data line is set to be larger than the main signal current value.

A plurality of pixel circuits arranged in a matrix,
A data line to which a signal current of a current level according to the luminance information is supplied;
A first and a second reference potential,
The pixel circuit,
An electro-optical element whose luminance changes according to a flowing current;
First and second nodes;
A drive transistor that forms a current supply line between the first terminal and the second terminal, and controls a current flowing through the current supply line according to a potential of a control terminal connected to the second node;
A first switch connected to the first node;
A second switch connected between the first node and the second node;
A third switch connected between the data line and the second node;
And a pixel capacitor connected to the second node.
A current supply line of the driving transistor, the first node, the first switch, and the electro-optical element are connected in series between the first reference potential and the second reference potential, and
In order to drive the electro-optical element, a main signal current supplied to the data line is written to the data line before the main signal current supplied to the data line is written to the pixel capacitor by turning on the second switch and the third switch. A display device having a pre-charge circuit for receiving a pre-signal current and holding the pixel capacitor at a predetermined voltage.

The precharge circuit,
Third and fourth nodes;
A fourth switch connected between the second node and the third node;
A fifth switch connected between the data line and the fourth node;
6. The display device according to claim 5, further comprising: a conversion unit for causing the pre-signal current supplied to the fourth node to appear as a voltage level signal at the third node.

7. The conversion unit includes a transistor having a gate connected to the third node, a drain connected to the fourth node, a drain and a gate connected to each other, and a source connected to a predetermined potential. The display device according to the above.

8. The display device according to claim 7, further comprising a first circuit for setting a pre-signal current value supplied to the data line at the time of pre-charge to be larger than the main signal current value.

A first circuit for setting a pre-signal current value supplied to the data line at the time of pre-charge to be larger than the main signal current value;
8. The circuit according to claim 7, further comprising: a second circuit that turns on a fifth switch in a plurality of pixel circuits connected to the same data line during precharge when a pre-signal current value is supplied to the data line. Display device.

An electro-optical element whose luminance changes according to a flowing current;
A data line to which a signal current of a current level according to the luminance information is supplied;
First and second nodes;
First and second reference potentials;
A drive transistor that forms a current supply line between the first terminal and the second terminal, and controls a current flowing through the current supply line according to a potential of a control terminal connected to the second node;
A first switch connected to the first node;
A second switch connected between the first node and the second node;
A third switch connected between the data line and the second node;
And a pixel capacitor connected to the second node.
A pixel in which the current supply line of the driving transistor, the first node, the first switch, and the electro-optical element are connected in series between the first reference potential and the second reference potential A method of driving a circuit,
A first step of receiving a pre-signal current supplied to the data line and causing the pixel capacitance element to hold a predetermined voltage;
A second step of writing the main signal current supplied to the data line to the pixel capacitance element by turning on the second switch and the third switch;
A third step of supplying a predetermined current to the electro-optical element by turning on the first switch, and driving the pixel circuit.