JP2004338329A - 回路形成基板の製造方法および回路形成基板の製造用材料 - Google Patents

回路形成基板の製造方法および回路形成基板の製造用材料 Download PDF

Info

Publication number
JP2004338329A
JP2004338329A JP2003140137A JP2003140137A JP2004338329A JP 2004338329 A JP2004338329 A JP 2004338329A JP 2003140137 A JP2003140137 A JP 2003140137A JP 2003140137 A JP2003140137 A JP 2003140137A JP 2004338329 A JP2004338329 A JP 2004338329A
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
prepreg
film
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003140137A
Other languages
English (en)
Other versions
JP4254343B2 (ja
Inventor
Toshihiro Nishii
利浩 西井
Yoshihiro Kawakita
嘉洋 川北
Kunio Kishimoto
邦雄 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003140137A priority Critical patent/JP4254343B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to KR1020057017305A priority patent/KR100736516B1/ko
Priority to CN2004800007467A priority patent/CN1701647B/zh
Priority to US10/517,445 priority patent/US8069557B2/en
Priority to EP04733120A priority patent/EP1551210A4/en
Priority to PCT/JP2004/006868 priority patent/WO2004103041A1/ja
Priority to TW093113939A priority patent/TW200501864A/zh
Publication of JP2004338329A publication Critical patent/JP2004338329A/ja
Application granted granted Critical
Publication of JP4254343B2 publication Critical patent/JP4254343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/22—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of both discrete and continuous layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/22—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of both discrete and continuous layers
    • B32B37/223—One or more of the layers being plastic
    • B32B37/226—Laminating sheets, panels or inserts between two continuous plastic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53796—Puller or pusher means, contained force multiplying operator
    • Y10T29/53848—Puller or pusher means, contained force multiplying operator having screw operator
    • Y10T29/53857—Central screw, work-engagers around screw
    • Y10T29/53861—Work-engager arms along or parallel to screw
    • Y10T29/53865—Work-engager arms along or parallel to screw with arm connecting engaging means

Abstract

【課題】導電性ペースト等を用いた層間接続手段により、電気的接続の信頼性が大幅に向上し、高密度で品質の優れた回路形成基板を提供するものである。
【解決手段】基板材料にフィルム状材料を張り付ける張り付け工程を含み、基板材料の製造時の材料流れ方向と回路形成基板の製造時の材料流れ方向とを直交させて、張り付け工程後の基板材料の厚みばらつきを低減させた回路形成基板の製造方法および回路形成基板の製造用材料である。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に利用される回路形成基板の製造方法および回路形成基板の製造用材料に関するものである。
【０００２】
【従来の技術】
近年の電子機器の小型化・高密度化に伴って、電子部品を搭載する回路形成基板も従来の片面基板から両面、多層基板の採用が進み、より多くの回路および部品を基板上に集積可能な高密度基板が開発されている（例えば、日刊工業新聞社発行の「表面実装技術」１９９７年１月号、高木清著；“目覚ましいビルドアップ多層ＰＷＢの開発動向”）。
【０００３】
従来の回路形成基板の製造についての一例を以下に説明する。
【０００４】
図５に基板材料としてのプリプレグの製法を簡単に示す。図示するように、補強材として用いるガラスクロス１１は熱硬化性樹脂を溶剤で希釈したワニス１２に導入され、ガラスクロス１１にワニス１２が所望量含浸された状態となる。ワニス１２の量を調整するために含浸後にロール等でワニス１２を絞り取るような操作を施すとともに、加熱によってワニス１２を半硬化状態（Ｂステージ）とする（図示せず）。
【０００５】
このＢステージ化された状態を原反として所定寸法に切断され、回路形成基板製造用の材料としてプリプレグ１３を得る。
【０００６】
図５の場合には、プリプレグ１３を長方形に切断しており、その長手方向が製造時の材料流れ方向（以下、ＭＤ方向と称す。なおＭＤはＭａｃｈｉｎｅ Ｄｉｒｅｃｔｉｏｎの略）である。
【０００７】
以上のように製造したプリプレグ１３を図６および図７に示すような方法でフィルム張り付けを行う。
【０００８】
図６にフィルム張り付け方法の斜視図を示す。プリプレグ１３は上下１対のフィルム１４の間に導入され、熱ロール１５によって加熱加圧される。プリプレグ１３に含浸されている樹脂成分は半硬化状態であるので、加熱により溶融してフィルム１４とプリプレグ１３は仮接着される。
【０００９】
その後に、所望寸法に切断され（点線で図示）、ラミネート済みプリプレグ１６を得る。
【００１０】
図７は以上の工程を断面より示した図である。
【００１１】
図６、図７で示した工程では図示するようにフィルム張り付け時のＭＤ方向は、プリプレグ１３の長辺方向であり、図５で示したプリプレグ製造時のＭＤ方向と同一である。
【００１２】
次に、図８を用いて回路形成基板の製造工程を説明する。
【００１３】
図８（ａ）に示す基板材料はプリプレグ１３およびフィルム１４からなるラミネート済みプリプレグ１６である。
【００１４】
次に図８（ｂ）に示すようにレーザ加工等の方法によりビア穴１７を加工し、図８（ｃ）に示すようにペースト１８をビア穴１７に充填する。ペースト１８は導電性を付与するために銅等の金属粒子をエポキシ樹脂等の熱硬化性樹脂に混練したものである。充填の方法は、公知の印刷法等を使用することが出来る。
【００１５】
次に図８（ｄ）に示すようにフィルム１４を剥離する。フィルム１４はプリプレグ１３の表面の樹脂分がわずかに溶融して接着されているだけであるので、容易にはがすことが出来る。図８（ｄ）に示すようにフィルム１４の厚み分だけペースト１８が突出したような形状になる。
【００１６】
次に図８（ｅ）に示すように銅箔１９をプリプレグ１３の上下に配置して、真空熱プレス装置等を用いて加熱加圧し、プリプレグ１３を溶融し成型硬化させ図８（ｆ）の状態にするとともにペースト１８を圧縮して、プリプレグ１３上下の２枚の銅箔１９をペースト１８で電気的に接続する。
【００１７】
次に図８（ｇ）に示すように銅箔１９を所望の形状にエッチングして回路２０を形成し、両面の回路形成基板を得る。
【００１８】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【００１９】
【特許文献１】
特開平６−２６８３４５号公報
【００２０】
【発明が解決しようとする課題】
しかしながら、上記のような回路形成基板の製造法では、ペースト１８による回路形成基板表裏の電気的接続は不十分なものになる場合がある。
【００２１】
その要因を、発明者は実験試作を繰り返し、解析を実施した結果において以下のように見いだした。
【００２２】
図８のような製法で回路形成基板を製造するにおいて、図８（ｄ）の状態においてプリプレグ１３の厚みが均一でないと、図８（ｅ）から図８（ｆ）にかけての熱プレス時のペースト１８の圧縮率がばらついてしまい、完成した回路形成基板表裏の回路２０を接続するペースト１８の抵抗値がばらつき、回路形成基板の品質および信頼性に悪影響を与えてしまう。
【００２３】
すなわち、図８（ｄ）の段階で厚みが厚い部分のプリプレグ１３にビア穴１７が形成された場合にはペースト１８の圧縮率が低くなり、前記ペースト１８の抵抗値が高くなってしまう。
【００２４】
また、図８（ｄ）の段階で厚みが薄い部分のプリプレグ１３にビア穴１７が形成された場合にはペースト１８の圧縮率が高くなり、前記ペースト１８の抵抗値が低くなるが、標準的な圧縮率を想定して設計したペースト１８の金属粒子配合量からずれてしまうために逆に接続の信頼性が損なわれる場合もある。
【００２５】
また、回路形成基板の導体抵抗を一定にしたいような場合、一例として高周波信号を取り扱うような場合には、上記したようなペースト１８の電気抵抗が回路形成基板内の位置によりばらつくことは望ましいものではない。
【００２６】
このような課題に対しては、図８（ａ）の段階で均一な厚みを持つプリプレグ１３を製造することが重要である。
【００２７】
図８（ａ）の段階でのプリプレグ１３を解析した結果を図９を用いて説明する。
【００２８】
プリプレグ１３の表裏のフィルム１４を剥離して、図９（ａ）に示すＡ−Ａ′の直線上およびＢ−Ｂ′の直線上で切断し断面を観察すると、図９（ｂ）に示すようにＡ−Ａ′部ではプリプレグ１３の厚みばらつきが大きく、図９（ｃ）に示すようにＢ−Ｂ′部では厚みばらつきが小さいことが判明した。
【００２９】
この現象は、図５に示すプリプレグ１３の製造工程で前述したように、ワニス１２の量を調整するために含浸後にロール等でワニス１２を絞り取るような操作を施したりする事も含めて、液状のワニス１２をガラスクロス１１をＭＤ方向に送る際に、ＭＤ方向にはワニス１２の量すなわちプリプレグ１３の厚みはばらつきが少ないが、ＭＤ方向と略直角方向にワニス１２の量すなわち完成したプリプレグ１３の厚みがばらついてしまう。
【００３０】
その後に図６に示すようにフィルム張り付けを実施しても、プリプレグ１３の厚みばらつきはそのまま残り、ラミネート済みプリプレグ１６となった段階でもプリプレグ１３の厚みはばらついたものとなる。
【００３１】
このような現象は、補強材としてガラスクロスすなわち織布をプリプレグの材料として用いた場合以外でも、不織布材料を使用しても発生することを確認しているが、織布のほうがワニスが染み込む量が少なく、表面に多く付着するので影響度が大きい。
【００３２】
特に回路形成基板として薄いものが近年要望されているので、ガラス繊維織布にも薄い材料が多用されるために、上記の内容は問題となり易い。
【００３３】
【課題を解決するための手段】
本発明の回路形成基板の製造方法においては、基板材料にフィルム状材料を張り付ける張り付け工程を含み、基板材料を製造する際のＭＤ方向と張り付け工程でのＭＤ方向が略直角とする構成としたものである。
【００３４】
また、本発明の回路形成基板の製造用材料においては、製造工程中にフィルム材料を張り付ける工程を含む回路形成基板に用いる基板材料であって、原反から所望のサイズに切り出す際に、前記所望サイズの短辺方向と原反製造時のＭＤ方向が略一致することを特徴とする構成としたものである。
【００３５】
この本発明によれば、導電性ペースト等の層間接続手段による電気的接続の発現が安定に高品質で行えるものである。
【００３６】
以上の結果として、導電性ペースト等を用いた層間の電気的接続の信頼性が大幅に向上し、高密度で品質の優れた回路形成基板を提供できるものである。
【００３７】
【発明の実施の形態】
本発明の請求項１に記載の発明は、張り付け工程後の基板材料の厚みばらつきが減少する等の作用を有する。
【００３８】
本発明の請求項２に記載の発明は、張り付け工程が効率的なものになる他、回路形成基板を製造する際の各工程において材料のハンドリング性が良好となり、また基板材料の各工程における寸法変化が安定する効果を有する。
【００３９】
本発明の請求項３に記載の発明は、補強材の厚みを基準として基板材料の厚みが定まるので、基板材料厚みばらつきがより減少する等の効果を有する。
【００４０】
本発明の請求項４に記載の発明は、寸法変化安定性等の補強材性能を高めながら、織布の厚みは比較的一定になるので基板材料厚みばらつきがより均一に出来る等の作用を有する。
【００４１】
本発明の請求項５に記載の発明は、張り付け工程時の基板材料幅が短くできることにより、張り付け工程での加熱加圧等の工程条件ばらつきが基板材料内で少なく出来る等の作用を有する。
【００４２】
本発明の請求項６に記載の発明は、導電性ペースト等の層間接続手段による電気的接続の発現が安定に高品質で行えるもので、この製造方法により高品質の高密度回路形成基板を提供できる。
【００４３】
本発明の請求項７に記載の発明は、基板材料の短辺方向の厚みばらつきが小さくできる等の作用を有する。
【００４４】
本発明の請求項８に記載の発明は、補強材により基板材料の厚みばらつきを低減できる等の作用を有する。
【００４５】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００４６】
（実施の形態１）
図１に、本発明の実施の形態におけるプリプレグ３の製造方法について示す。
【００４７】
プリプレグ３としての製法の概要は、従来と同様であるので説明は省略する。
【００４８】
ただし、本実施の形態においては、基板材料としてのプリプレグ３の切断方向が従来例と異なっており、プリプレグ３の短辺方向がＭＤ方向と一致している（ＭＤ方向は、製造時の材料流れ方向を示す。なお、ＭＤはＭａｃｈｉｎｅ Ｄｉｒｅｃｔｉｏｎの略）。
【００４９】
図１においてはプリプレグ３を１枚しか図示していないが、切断前の原反幅と切断サイズを勘案して数枚のプリプレグ３を横並びの配置にすることも可能である。すなわち、ガラスクロス１の幅が約１ｍであった場合に、プリプレグ３の切断サイズが長手４００ｍｍ、短手３００ｍｍとすると横方向に２枚のプリプレグを並べた形で原反より切り出すことが可能である。
【００５０】
このように、製造したプリプレグ３においては、図９にて示した厚みばらつきの方向が９０度回転しており、図９（ｂ）に示すＡ−Ａ′部ではプリプレグ３の厚みばらつきが大きく、図９（ｃ）に示すＢ−Ｂ′部では厚みばらつきが小さくなる。
【００５１】
次に、図２に示すようにフィルム張り付け工程として、フィルム状材料としてのフィルム４を熱ロール５にて仮接着する。
【００５２】
この場合には、図示しているようにプリプレグ３の長手方向とフィルム張り付け工程でのＭＤ方向を一致させる。
【００５３】
熱ロール５の直径ばらつき、加圧力、加熱温度、上下の熱ロール５の平行度等は熱ロール長手方向にばらつきを持ち易いので、図２に示すように熱ロール５の長手方向とプリプレグ３の短手方向を合わせて、フィルム張り付け時のプリプレグ３の幅を短くしたほうが、上記した熱ロール５のばらつきなどの影響が少なく、高品質な張り付け作業が可能である。
【００５４】
本実施の形態では以上説明したように、プリプレグ３の製造時のＭＤ方向とフィルム張り付け工程でのＭＤ方向が略直交している。
【００５５】
発明者の試作検討において、このような方式でフィルム張り付けを行った場合には、従来例で問題となったプリプレグ３の厚みばらつきが解消した。
【００５６】
すなわち、プリプレグ製造時およびフィルム張り付け時にはＭＤ方向には厚みばらつき、あるいは加熱加圧のばらつきは小さく、ＭＤ方向と直交する方向（通常ＴＤ方向と称する）では前記ばらつきは大きくなるので、プリプレグ製造時とフィルム張り付け時のプリプレグ３を基準としたＭＤ方向が同一であると、プリプレグ３の厚みばらつきは、回路形成基板の製造まで持ち越されて従来例で説明したような問題となる。
【００５７】
しかしながら、本実施の形態のようにプリプレグ製造時とフィルム張り付け時のプリプレグ３を基準としたＭＤ方向を略直交させると、双方の工程でのばらつきが打ち消し合い、ラミネート済みプリプレグ６の状態でプリプレグ厚みが均一なものが得られる。
【００５８】
すなわち、プリプレグ製造時に発生した補強材へのワニス付着量としての厚みばらつきをフィルム張り付け工程にて加熱加圧することで平均化するような作用が得られるものである。
【００５９】
図３は以上の工程を断面より示した図である。
【００６０】
次に本実施の形態における回路形成基板の製造方法を図４を用いて説明する。
【００６１】
図４（ａ）に示す基板材料はプリプレグ３およびフィルム４からなり、上記の本発明の実施の形態で示した方法によりフィルム４が張り付けられたラミネート済みプリプレグ６である。
【００６２】
次に図４（ｂ）に示すようにレーザ加工等の方法によりビア穴７を加工し、図４（ｃ）に示すようにペースト８をビア穴７に充填する。ペースト８は導電性を付与するために銅等の金属粒子をエポキシ樹脂等の熱硬化性樹脂に混練したものである。充填の方法は、公知の印刷法等を使用することが出来る。
【００６３】
次に図４（ｄ）に示すようにフィルム４を剥離する。フィルム４はプリプレグ３の表面の樹脂分がわずかに溶融して接着されているだけであるので、容易にはがすことが出来る。図４（ｄ）に示すようにフィルム４の厚み分だけペースト８が突出したような形状になる。
【００６４】
次に図４（ｅ）に示すように銅箔９をプリプレグ３の上下に配置して、真空熱プレス装置等を用いて加熱加圧し、プリプレグ３を溶融し成型硬化させ図４（ｆ）の状態にするとともにペースト８を圧縮して、プリプレグ３上下の２枚の銅箔９をペースト８で電気的に接続する。
【００６５】
次に図４（ｇ）に示すように銅箔９を所望の形状にエッチングして回路１０を形成し、層間接続を有する両面の回路形成基板を得る。
【００６６】
発明者は、図４（ａ）に示すラミネート済みプリプレグ６のフィルム４をはがしてプリプレグ厚み測定を実施して効果を確認しているが、ラミネート済みプリプレグ６のフィルム表面外観においても非常に均一な表面状態が得られていることが観察できた。表面状態が凹凸の少ない均一な状態に出来るので、前記したペースト８による接続の電気抵抗が安定するという効果の他に、レーザ穴加工等の各工程において材料のハンドリング性が良くなったり、プリプレグの各工程での寸法変化が安定化する等の効果も確認できた。
【００６７】
以上述べた実施の形態で基板材料すなわちプリプレグとして説明した材料の例としては、通常のガラス繊維織布あるいは不織布に熱硬化性樹脂を含浸しＢステージ化したものを広い範囲で用いることが可能でガラス繊維の代わりにアラミド等の有機繊維を採用することもできる。
【００６８】
また、熱硬化性樹脂以外に焼結することによりリジットな基板となる無機系の材料を用いることも可能で、補強材を使用しない形態であるフィルム基材もしくはＢステージフィルムの使用も可能である。
【００６９】
また、織布と不織布を混成した材料、例えば２枚のガラス繊維の間にガラス繊維不織布を挟み込んだような材料を補強材として用いることも可能である。
【００７０】
また、本発明の実施の形態で熱硬化性樹脂と記述した部分の熱硬化性樹脂の例としては、エポキシ系樹脂、エポキシ・メラミン系樹脂、不飽和ポリエステル系樹脂、フェノール系樹脂ポリイミド系樹脂、シアネート系樹脂、シアン酸エステル系樹脂、ナフタレン系樹脂、ユリア系樹脂、アミノ系樹脂、アルキド系樹脂、ケイ素系樹脂、フラン系樹脂、ポリウレタン系樹脂、アミノアルキド系樹脂、アクリル系樹脂、フッ素系樹脂、ポリフェニレンエーテル系樹脂、シアネートエステル系樹脂等の単独、あるいは２種以上混合した熱硬化性樹脂組成物あるいは熱可塑樹脂で変性された熱硬化性樹脂組成物を用いることができ、必要に応じて難燃剤や無機充填剤の添加も可能である。
【００７１】
また、両面板を実施の形態で説明したが、必要に応じて同様の工程を繰り返すことで多層板を製造することも可能であり、ペーストを充填したプリプレグで多層回路形成基板を張り合わせる等の工法も採用できる。
【００７２】
また、層間接続手段として導電性ペーストを用いて説明したが、導電性ペーストとしては銅粉等の導電性粒子を硬化剤を含む熱硬化性樹脂に混練したものの他に、導電性粒子と熱プレス時に基板材料中に排出されてしまうような適当な粘度の高分子材料、あるいは溶剤等を混練したもの等多種の組成が利用可能である。
【００７３】
さらに、導電性ペースト以外にめっき等により形成したポスト状の導電性突起や、ペースト化していない比較的大きな粒径の導電性粒子を単独で層間接続手段として用いることも可能である。
【００７４】
また、通常の多層プリント配線板のように熱プレス後に穴加工を施してめっきによる層間接続を形成する回路形成基板に本発明を適用することも可能である。
【００７５】
【発明の効果】
以上述べたように、本発明の回路形成基板の製造方法においては、基板材料にフィルム状材料を張り付ける張り付け工程を含み、基板材料を製造する際のＭＤ方向と張り付け工程でのＭＤ方向が略直角とする構成としたものである。
【００７６】
また、本発明の回路形成基板の製造用材料においては、製造工程中にフィルム材料を張り付ける工程を含む回路形成基板に用いる基板材料であって、原反から所望のサイズに切り出す際に、前記所望サイズの短辺方向と原反製造時のＭＤ方向が略一致することを特徴とする構成としたものである。
【００７７】
この本発明によれば、導電性ペースト等の層間接続手段による電気的接続の発現が安定に高品質で行えるものである。
【００７８】
以上の結果として、高品質の高密度回路形成基板を提供できるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のプリプレグの製造方法を示す工程斜視図
【図２】本発明の第１の実施の形態の回路形成基板の製造方法を示す工程斜視図
【図３】本発明の第１の実施の形態の回路形成基板の製造方法を示す工程断面図
【図４】本発明の第１の実施の形態の回路形成基板の製造方法を示す工程断面図
【図５】従来例におけるプリプレグの製造方法を示す工程斜視図
【図６】従来例における回路形成基板の製造方法を示す工程斜視図
【図７】従来例における回路形成基板の製造方法を示す工程断面図
【図８】従来例における回路形成基板の製造方法を示す工程断面図
【図９】従来例におけるプリプレグの厚みばらつきを示す斜視図および断面図
【符号の説明】
１ ガラスクロス
２ ワニス
３ プリプレグ
４ フィルム
５ 熱ロール
６ ラミネート済みプリプレグ
７ ビア穴
８ ペースト
９ 銅箔
１０ 回路

Claims (8)

  1. 基板材料にフィルム状材料を張り付ける張り付け工程を含み、基板材料を製造する際のＭＤ方向と張り付け工程でのＭＤ方向が略直角であることを特徴とする回路形成基板の製造方法。
  2. 張り付け方法が、加熱ロールによるラミネート法であることを特徴とする請求項１に記載の回路形成基板の製造方法。
  3. 基板材料が補強材に含浸材料を含浸してなり、含浸工程のＭＤ方向と張り付け工程でのＭＤ方向が略直角であることを特徴とする請求項１に記載の回路形成基板の製造方法。
  4. 補強材が織布からなることを特徴とする請求項３に記載の回路形成基板の製造方法。
  5. 基板材料が略長方形であり、その長辺方向と張り付け工程のＭＤ方向が略一致することを特徴とする請求項１に記載の回路形成基板の製造方法。
  6. 基板材料にフィルム状材料を張り付ける張り付け工程の後、フィルム状材料が張り付けられた基板材料にビア穴を加工する工程と、ビア穴にペーストを充填する工程と、フィルム状材料を基板材料から剥離する工程と、基板材料の上下に銅箔を配置しそれを加熱加圧する工程を備えたことを特徴とする請求項１に記載の回路形成基板の製造方法。
  7. 製造工程中にフィルム材料を張り付ける工程を含む回路形成基板に用いる基板材料であって、原反から所望のサイズに切り出す際に、前記所望サイズの短辺方向と原反製造時のＭＤ方向が略一致することを特徴とする回路形成基板の製造用材料。
  8. 製造工程中にフィルム材料を張り付ける工程を含む回路形成基板に用いる基板材料であって、補強材と含浸材料を主体として形成され、原反から所望のサイズに切り出す際に、前記所望サイズの短辺方向と補強材に含浸材料を含浸する際のＭＤ方向が略一致することを特徴とする回路形成基板の製造用材料。
JP2003140137A 2003-05-19 2003-05-19 回路形成基板の製造方法 Expired - Fee Related JP4254343B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003140137A JP4254343B2 (ja) 2003-05-19 2003-05-19 回路形成基板の製造方法
CN2004800007467A CN1701647B (zh) 2003-05-19 2004-05-14 电路形成衬底的制造方法
US10/517,445 US8069557B2 (en) 2003-05-19 2004-05-14 Method of manufacturing circuit forming board
EP04733120A EP1551210A4 (en) 2003-05-19 2004-05-14 CIRCUIT BUILDING SUBSTRATE MANUFACTURING METHOD AND CIRCUIT BUILDING SUBSTRATE MATERIAL
KR1020057017305A KR100736516B1 (ko) 2003-05-19 2004-05-14 회로 형성 기판의 제조 방법 및 회로 형성 기판의 재료
PCT/JP2004/006868 WO2004103041A1 (ja) 2003-05-19 2004-05-14 回路形成基板の製造方法及び回路形成基板の材料
TW093113939A TW200501864A (en) 2003-05-19 2004-05-18 Manufacturing method of circuit formation substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003140137A JP4254343B2 (ja) 2003-05-19 2003-05-19 回路形成基板の製造方法

Publications (2)

Publication Number Publication Date
JP2004338329A true JP2004338329A (ja) 2004-12-02
JP4254343B2 JP4254343B2 (ja) 2009-04-15

Family

ID=33447377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003140137A Expired - Fee Related JP4254343B2 (ja) 2003-05-19 2003-05-19 回路形成基板の製造方法

Country Status (7)

Country Link
US (1) US8069557B2 (ja)
EP (1) EP1551210A4 (ja)
JP (1) JP4254343B2 (ja)
KR (1) KR100736516B1 (ja)
CN (1) CN1701647B (ja)
TW (1) TW200501864A (ja)
WO (1) WO2004103041A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041679A (ja) * 2006-08-01 2008-02-21 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
JP2008300391A (ja) * 2007-05-29 2008-12-11 Panasonic Corp 回路形成基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418045B (zh) * 2010-12-07 2013-12-01 Aplus Energy Co Ltd Improvement of manufacturing method of solar module

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810816A (en) * 1972-04-06 1974-05-14 Dow Chemical Co Process for making reinforced resin laminates of uniform thickness
US4470858A (en) * 1982-12-06 1984-09-11 Deltaglass S.A. Lamination process and apparatus
JPH04323034A (ja) 1991-04-24 1992-11-12 Matsushita Electric Works Ltd 積層板の製造方法
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JPH0639958A (ja) 1992-07-22 1994-02-15 Nitto Denko Corp フツ素樹脂積層板、回路基板および多層回路基板
JPH06166029A (ja) * 1992-11-30 1994-06-14 Tonen Corp プリプレグの製造方法
NL1006092C2 (nl) * 1997-05-21 1998-11-25 Beiler Beheer Bv Werkwijze voor het vervaardigen van een dwarsvezelbaan, een volgens de werkwijze vervaardigde dwarsvezelbaan, alsmede een inrichting voor het vervaardigen van een kruislegsel met behulp van een dwarsvezelbaan volgens de uitvinding.
JP3420039B2 (ja) 1997-09-04 2003-06-23 坂本造機株式会社 型抜き装置
JPH11277676A (ja) 1998-03-30 1999-10-12 Matsushita Electric Works Ltd 積層板の製造方法
JP2000174438A (ja) 1998-12-07 2000-06-23 Shin Kobe Electric Mach Co Ltd プリプレグの製造法及び多層プリント配線板の製造法
KR20040000297A (ko) * 2001-04-23 2004-01-03 세키스이가가쿠 고교가부시키가이샤 적층 복합체의 제조 방법 및 제조 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041679A (ja) * 2006-08-01 2008-02-21 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
JP2008300391A (ja) * 2007-05-29 2008-12-11 Panasonic Corp 回路形成基板の製造方法

Also Published As

Publication number Publication date
CN1701647B (zh) 2011-08-24
EP1551210A4 (en) 2009-11-11
KR20050109580A (ko) 2005-11-21
WO2004103041A1 (ja) 2004-11-25
KR100736516B1 (ko) 2007-07-06
US8069557B2 (en) 2011-12-06
JP4254343B2 (ja) 2009-04-15
US20050198818A1 (en) 2005-09-15
CN1701647A (zh) 2005-11-23
TWI318094B (ja) 2009-12-01
TW200501864A (en) 2005-01-01
EP1551210A1 (en) 2005-07-06

Similar Documents

Publication Publication Date Title
US6673190B2 (en) Lasable bond-ply materials for high density printed wiring boards
US6459046B1 (en) Printed circuit board and method for producing the same
KR100736518B1 (ko) 회로 형성 기판의 제조 방법 및 회로 형성 기판의 제조용재료
JP5098646B2 (ja) 回路基板の製造方法
US20060283626A1 (en) Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
US20020016018A1 (en) Method of manufacturing multi-layer printed wiring board
TW511441B (en) Multi-layer circuit board and method of manufacturing same
JPWO2003009656A1 (ja) 回路形成基板の製造方法および回路形成基板
TW558931B (en) Manufacturing method of printed wiring boards and material for manufacturing printed wiring boards
US20040170795A1 (en) Lasable bond-ply materials for high density printed wiring boards
JP5077800B2 (ja) 多層プリント配線板の製造方法
JP4254343B2 (ja) 回路形成基板の製造方法
JP2008041679A (ja) 回路形成基板の製造方法
JP5050656B2 (ja) 回路形成基板の製造方法
JP4089671B2 (ja) 回路形成基板の製造方法および回路形成基板
JP2001031782A (ja) プリプレグおよびこれを用いた積層板
JP2003200535A (ja) プリプレグおよび回路基板、ならびにそれらの製造方法
JP4003769B2 (ja) 回路形成基板の製造方法と回路形成基板の製造用材料
JP2003198103A (ja) プリント配線板の製造法
JP2003318547A (ja) 回路形成基板の製造方法
JP2002246751A (ja) 回路形成基板および回路形成基板の製造方法
JP2007214586A (ja) 回路形成基板の製造方法と回路形成基板の製造用材料

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees