JP2004335944A - 半導体素子の接続方法および半導体装置 - Google Patents

半導体素子の接続方法および半導体装置 Download PDF

Info

Publication number
JP2004335944A
JP2004335944A JP2003133101A JP2003133101A JP2004335944A JP 2004335944 A JP2004335944 A JP 2004335944A JP 2003133101 A JP2003133101 A JP 2003133101A JP 2003133101 A JP2003133101 A JP 2003133101A JP 2004335944 A JP2004335944 A JP 2004335944A
Authority
JP
Japan
Prior art keywords
conductive adhesive
filler
emitting element
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003133101A
Other languages
English (en)
Inventor
Junya Koyashiki
純也 古屋敷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003133101A priority Critical patent/JP2004335944A/ja
Publication of JP2004335944A publication Critical patent/JP2004335944A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】粗面加工を施した半導体素子を導電性接着剤を用いて基板またはリードフレームに固着した半導体装置において、充分な導通性を維持しつつ、熱ストレスによる導電性接着剤の剥離を防止する半導体装置の接続方法および半導体装置を提供することを目的とする。
【解決手段】発光素子2の表面を粗面加工し、表面の凹部分の開口部8の寸法を1〜5μmとし、発光素子2を基板またはリードフレーム(被接続板3)に、フィラー7の平均粒径が0.7〜1μmとした導電性接着剤4を用いて固着させることを特徴とする半導体素子の接続方法。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、表面に粗面加工した発光素子を基板またはリードフレームに搭載し、フィラーを含有する導電性接着剤で接合するダイスボンド工程を有する半導体素子の接続方法および半導体装置に関する。
【0002】
【従来の技術】
半導体素子の一例である発光素子は、光出力を増大させるために、発光素子の側面が凹凸になるよう粗面加工を施すことが知られている(例えば、特許文献1参照)。
【0003】
この発光素子は、基板またはリードフレーム(以下、被接続板と称す。)に導電性接着剤を用いて導通接続して、半導体装置を構成し、様々な電子機器の照明装置として使用される。
【0004】
このような発光素子を被接続板に、従来の導電性接着剤を用いて接続した半導体装置を図2に示す。
【0005】
(a)は、発光素子と被接続板の断面図、(b)は、B部の拡大図である。
【0006】
発光素子10は、被接続板11へ導電性接着剤12を塗布した上に搭載する(同図(a))。
【0007】
発光素子10の表面は、粗面加工を施すことで凹凸を形成し、開口部15の寸法が1〜5μmとなるよう形成することで、発光素子10の内部から発光する光を、発光素子10の表面にて内部反射させ、光の外部取り出し効率を大きくし、輝度を向上させている。
【0008】
導電性接着剤12は、樹脂製の接着剤13と導電性粒子であるフィラー14から構成される。フィラー14は、例えば銀から形成され、鱗片状(フレーク状)をしており、大きさは、長手方向に7〜8μm程度であり、発光素子10と被接続板11とを導通接続する。
【0009】
このような構成の半導体装置において、導電性接着剤12は発光素子10の表面に塗布して硬化させると、発光素子10の表面に形成された開口部15の寸法である5μmより小さいフィラー14は凹凸内部へ侵入し、大きいフィラー14は、発光素子10の表面を重畳した状態で固着する。このような状態で、導電性接着剤12により、発光素子10と被接着板11は接続している。
【0010】
また、特許文献2の導電性接着剤では、発泡性樹脂紛を含有させ、導電性粒子の平均粒径を0.5〜20μmとしたことが記載されている。
【0011】
これによると、接着剤が被着体のミクロの凹凸に入ることができ、良好な接着性を達成するとしている。
【0012】
また、目的が異なるが、特許文献3に記載の導電性接着剤では、球状銀紛の平均粒径を5μm以下としたことが記載されている。
【0013】
これによると、半導体装置に流れる電流が2〜3Aと大きい場合に使用可能な高い導電性を有する導電性接着剤とすることができるとしている。
【0014】
【特許文献1】
特開平6−151959号公報(段落番号0014−0019、第1図)
【特許文献2】
特開2000−215729号公報(段落番号0015、0114)
【特許文献3】
特開平10−182948号公報(段落番号0006、0008)
【0015】
【発明が解決しようとする課題】
発光素子の表面に粗面を形成した場合、開口部の寸法を1〜5μmとしているので、従来のフレーク状のフィラーを使用すると、フィラーの大きさが発光素子の粗面に入らないため、凹凸の開口部内部に接着剤の樹脂のみが充填され、フィラーは発光素子の表面に重畳した状態で固着する。従って、発光素子とフィラーは発光素子の表面の凸部分と点接触で接着するのみである。その状態で、導電性接着剤を硬化させて、半導体装置としてリフロー槽に通過させた場合、リフロー槽内では、240〜260℃程度となり、導電性接着剤に含まれる樹脂は120℃から変形し、導電性接着剤が吸湿した水分が急激に気化しはじめる。従って、発光素子と発光素子表面に重畳したフィラーの界面は、点接触で接着力が弱く、フィラーの少ない樹脂層は高温で軟化しやすいため、そこから導電性接着剤が剥離し、製造不良となることがある。
【0016】
また、特許文献2の導電性接着剤を使用した場合、導電性粒子の平均粒径が0.5〜20μmであるため、5μm以上の導電性粒子は、凹部分に入らない。従って、同様の問題が、発生すると想定される。
【0017】
特許文献3の導電性接着剤を使用した場合、球状銀粉の平均粒径が5μm以下としているが、半導体素子の凹凸の開口部の寸法は1〜5μmであるため、やはり、凹部分へ入らない球状銀粉が凹凸の開口部に重畳するように固着する可能性があり、頻度は少なくなるが、やはり同様の問題が発生すると想定される。
【0018】
本発明は、粗面加工を施した半導体素子を導電性接着剤を用いて基板またはリードフレームに固着した半導体装置において、充分な導通性を維持しつつ、熱ストレスによる導電性接着剤の剥離を防止する半導体装置の接続方法および半導体装置を提供することを目的とする。
【0019】
【課題を解決するための手段】
この課題を解決するために本発明は、半導体素子の表面に開口部の寸法を1〜5μmとなる凹凸を粗面加工により形成し、半導体素子を基板またはリードフレームに、含有されるフィラーの平均粒径が0.7〜1μmとなる導電性接着剤を用いて固着させる半導体素子の接続方法としたものである。
【0020】
これにより、導電性接着剤に含有されるフィラーを粗面加工した半導体素子の表面の凹部分に充填させ、充分な導通性を維持しつつ、熱ストレスによる導電性接着剤の剥離を防止する半導体装置の接続方法とすることができる。
【0021】
フィラーの平均粒径が1μmより大きいと、凹凸を形成した半導体素子の開口部内に入らないため、凹部分には、樹脂のみが充填され、フィラーは半導体素子の表面に重畳した状態で固着するので、導電性接着剤を硬化させた後の熱ストレスで、剥離が発生してしまう。また、0.7μmより小さいと半導体素子と基板またはフレーム間に充分な導電性が得られず本来の機能が低下する。従って、フィラーの平均粒径は、0.7〜1μmとすることにより、充分な導電性を確保し、導電性接着剤を硬化させた後の耐熱ストレス性も充分確保できる。
【0022】
【発明の実施の形態】
本発明の請求項1に記載の発明は、半導体素子の表面に、開口部を有する凹凸を粗面加工により形成し、前記半導体素子を導電性接着剤を用いて基板またはリードフレームに固着する半導体装置の接続方法において、含有されるフィラーの平均粒径は、前記開口部の寸法より小さくした前記導電性接着剤を用いることを特徴とする半導体素子の接続方法としたものであり、導電性接着剤に含有されるフィラーを粗面加工した半導体素子の表面の凹部分に充填させることで、特別な工程を追加することなく、充分な導通性を維持しつつ、熱ストレスによる導電性接着剤の剥離を防止する半導体素子の接続方法とすることができる。
【0023】
請求項2に記載の発明は、前記開口部の寸法を1〜5μmとし、前記フィラーの平均粒径を0.7〜1μmとしたことを特徴とする半導体素子の接続方法としたものであり、導電性接着剤のフィラーを粗面加工した半導体素子の表面の凹部分に確実に充填させることができる。
【0024】
請求項3に記載の発明は、表面に開口部を有する凹凸を粗面加工により形成した半導体素子を、基板またはリードフレームに導電性接着剤にて固着させた半導体装置において、前記導電性接着剤に含有されるフィラーの平均粒径は、前記開口部の寸法より小さいことを特徴とする半導体装置としたものであり、導電性接着剤に含有されるフィラーを粗面加工した半導体素子の表面の凹部分に充填させ、充分な導通性を維持しつつ、熱ストレスによる導電性接着剤の剥離を防止する半導体装置とすることができる。
【0025】
請求項4に記載の発明は、前記開口部の寸法を1〜5μmとし、前記フィラーの平均粒径を0.7〜1μmとしたことを特徴とする半導体装置としたものであり、導電性接着剤のフィラーを粗面加工した半導体素子の表面の凹部分に確実に充填させることができる。
【0026】
(実施の形態)
以下、本発明の実施の形態について、図1に基づいて説明する。
【0027】
図1は本発明の実施の形態に係る半導体装置であり、(a)は発光素子と被接続部の断面図、(b)はA部の拡大図である。
【0028】
図1(a)において、半導体装置1は、半導体素子の一例である発光素子2と、電極(図示せず)が形成された被接続板3に載置され、導電性接着剤4により固着されている。
【0029】
発光素子2は、表面である側面5を凹凸となるよう粗面加工を施すことにより、光出力を増大させている。
【0030】
被接続板3は、例えばエポキシ性樹脂の基板で構成される。導電性接着剤4は、熱硬化性のエポキシ性の樹脂6にフィラー7を含有している。
【0031】
図1(b)において、発光素子2の側面5は、凹凸を有するよう粗面加工されており、その開口部8の寸法は1〜5μmである。
【0032】
フィラー7は、例えば銀で形成され、平均粒径は0.7〜1μmである。
【0033】
以上のように構成された実施の形態の半導体素子の接続方法について説明をする。
【0034】
まず、前処理として、発光素子2の側面5にフッ化水素酸等の溶剤で粗面加工を施す。その際に、側面5が凹部の開口部8の寸法が、1〜5μmとなるように形成する。
【0035】
被接続板3の電極に、導電性接着剤4をディスペンサにより塗布する。そして、発光素子2を導電性接着剤4が塗布された被接続板3の電極上面に載置する。
【0036】
最後に、半導体素子2を載置した被接続板3を熱硬化炉へ入れ、導電性接着剤4を硬化させ、固着させる。
【0037】
本発明に係る実施の形態の半導体装置1を使用して信頼性試験を行った。
【0038】
試験条件について、発明品は、発光素子の側面に、開口部が1〜5μmになるよう粗面加工を施し、導電性接着剤に含有されるフィラーを銀で構成し、平均粒径が0.7〜1μmのものを使用した。
【0039】
比較品は、発明品と同様に、発光素子の側面に、開口部の寸法が1〜5μmになるよう粗面加工を施し、導電性接着剤に含有されるフィラーをフレーク状の銀を用い、平均7μmのものを使用した。
【0040】
試験方法について、以下の2つの試験を実施し、導電性接着剤の剥離の状態を外観検査と電気的導通検査にて行った。
【0041】
1.リフロー槽へ通過させるリフロー試験
温度270℃に設定したリフロー槽を通過させる。
【0042】
2.ヒートサイクル試験
恒温槽にて、85℃を5分間、−40℃を各5分間を、1サイクルとして20、50、100サイクルを繰り返す。
【0043】
表1に結果を示す。
【0044】
【表1】
Figure 2004335944
【0045】
表1中の数値において、分母は、試験を行った半導体装置の個数、分子は不良数である。
【0046】
表1からもわかるように、比較品は、導電性接着剤が、発光素子の側面から剥離していることが認められたが、発明品は、不良数は0であった。
【0047】
【発明の効果】
以上説明したように、本発明によると、粗面加工により表面に開口部の寸法を1〜5μmとした凹凸を施した半導体素子にフィラーの平均粒径を0.7〜1μmとした導電性接着剤を用いて固着させることで、半導体素子と基板またはフレームの導電性を維持しつつ、導電性接着剤の硬化した後の熱ストレスにも強い半導体装置とすることができる。
【0048】
また、特別な工程を追加する必要がないため、コストアップせずに、信頼性の高い半導体素子の接続方法とすることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置を示す図
【図2】従来の半導体装置を示す図
【符号の説明】
1 半導体装置
2 発光素子
3 被接続板
4 導電性接着剤
5 側面
6 樹脂
7 フィラー
8 開口部

Claims (4)

  1. 半導体素子の表面に、開口部を有する凹凸を粗面加工により形成し、前記半導体素子を導電性接着剤を用いて基板またはリードフレームに固着する半導体装置の接続方法において、含有されるフィラーの平均粒径を、前記開口部の寸法より小さくした前記導電性接着剤を用いることを特徴とする半導体素子の接続方法。
  2. 前記開口部の寸法を1〜5μmとし、前記フィラーの平均粒径を0.7〜1μmとしたことを特徴とする半導体素子の接続方法。
  3. 表面に開口部を有する凹凸を粗面加工により形成した半導体素子を、基板またはリードフレームに導電性接着剤にて固着させた半導体装置において、前記導電性接着剤に含有されるフィラーの平均粒径は、前記開口部の寸法より小さいことを特徴とする半導体装置。
  4. 前記開口部の寸法を1〜5μmとし、前記フィラーの平均粒径を0.7〜1μmとしたことを特徴とする半導体装置。
JP2003133101A 2003-05-12 2003-05-12 半導体素子の接続方法および半導体装置 Pending JP2004335944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003133101A JP2004335944A (ja) 2003-05-12 2003-05-12 半導体素子の接続方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003133101A JP2004335944A (ja) 2003-05-12 2003-05-12 半導体素子の接続方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2004335944A true JP2004335944A (ja) 2004-11-25

Family

ID=33507746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003133101A Pending JP2004335944A (ja) 2003-05-12 2003-05-12 半導体素子の接続方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2004335944A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522459B1 (ko) * 2013-07-09 2015-05-28 인하대학교 산학협력단 발광소자패키지와 인쇄회로기판의 접합부 방열특성 개선 방법
WO2018131610A1 (ja) * 2017-01-16 2018-07-19 株式会社オートネットワーク技術研究所 接続構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522459B1 (ko) * 2013-07-09 2015-05-28 인하대학교 산학협력단 발광소자패키지와 인쇄회로기판의 접합부 방열특성 개선 방법
WO2018131610A1 (ja) * 2017-01-16 2018-07-19 株式会社オートネットワーク技術研究所 接続構造体
CN110383597A (zh) * 2017-01-16 2019-10-25 株式会社自动网络技术研究所 连接结构体

Similar Documents

Publication Publication Date Title
US6803116B2 (en) Method of bonding a conductive adhesive and an electrode, and a bonded electrode obtained thereby
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
KR101353392B1 (ko) 광 디바이스 및 그 제조방법
CN1575096A (zh) 电子电路装置及其制造方法
US20050280018A1 (en) Light-emitting diode
JP4494785B2 (ja) 異方導電性接着性フィルム、その製造方法、および半導体装置
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
JP2008010564A (ja) 光半導体装置及びその製造方法
US20120153451A1 (en) Semiconductor device
JP2000277649A (ja) 半導体装置及びその製造方法
TWM558999U (zh) 發光封裝元件
JP2004335944A (ja) 半導体素子の接続方法および半導体装置
TWI669721B (zh) Anisotropic conductive adhesive
US20160020367A1 (en) Method for fabricating package structure
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP2009283654A (ja) 発光装置およびその製造方法
JP2003031613A (ja) フリップチップ実装体及びフリップチップ実装方法
KR20050111477A (ko) 발광 다이오드 및 이의 제작 방법
CN205016516U (zh) 半导体装置和电子设备
JPH01164044A (ja) チップ実装方法
JP2009135279A (ja) セラミックチップ部品
JPH1116946A (ja) 半導体装置の実装方法
JP2010182884A (ja) 半導体発光装置、および、発光チップ搭載用配線基板
JPH09129784A (ja) 半導体装置およびその製造方法