JP2004335454A

JP2004335454A - プラズマディスプレイパネルのエージング方法およびエージング装置

Info

Publication number: JP2004335454A
Application number: JP2004118626A
Authority: JP
Inventors: Naruaki Yamauchi; 成晃山内; Takashi Aoki; 崇青木; Koji Akiyama; 浩二秋山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-04-18
Filing date: 2004-04-14
Publication date: 2004-11-25
Anticipated expiration: 2024-04-14
Also published as: JP4375094B2

Abstract

【課題】ＡＣ型プラズマディスプレイパネルに対して、エージング時間の大幅な短縮ならびに電力効率のよいエージング方法を提供する。
【解決手段】データ電極、走査電極および維持電極のそれぞれに接続されたインダクタを介してエージング電圧を印加することによりエージングを行う際に、データ電極に印加されるエージング電圧波形が有するリンギング波形の周波数が、走査電極に印加されるエージング電圧波形が有するリンギング波形の周波数の１／２倍〜２倍の間に設定されていることを特徴とする。
【選択図】図３

Description

本発明は、プラズマディスプレイパネルの製造工程におけるエージング方法およびエージング装置に関する。

プラズマディスプレイパネル（以下、「ＰＤＰ」または「パネル」と略記する）は、大画面、かつ薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。ＰＤＰの放電方式としてはＡＣ型とＤＣ型とがあり、電極構造としては面放電型と対向放電型とがある。しかし現在は、高精細化に適し、しかも製造の容易なことからＡＣ型かつ面放電型であるＡＣ面放電型ＰＤＰが主流となっている。

ＡＣ面放電型ＰＤＰは、一般に、対向配置された前面基板と背面基板との間に多数の放電セルを形成した構成である。前面基板は、前面ガラス板上に表示電極として走査電極と維持電極とが互いに平行に複数対形成され、それらの表示電極を覆うように誘電体層および保護層が形成される。背面基板は、背面ガラス板上にデータ電極が互いに平行に複数形成され、それらを覆うように誘電体層が形成される。そしてこの誘電体層上にデータ電極と平行に隔壁が複数形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成される。そして、表示電極とデータ電極とが立体交差するように前面基板と背面基板とを対向させて密封し、その内部の放電空間に放電ガスを封入する。

このようにして組み立てたＰＤＰは、一般的に放電開始電圧が高く、放電自体も不安定であるため、パネル製造工程ではエージングを行い、放電特性の均一化、安定化を図っている。

このようなエージング方法としては、表示電極間、すなわち走査電極−維持電極間に、交番電圧として逆位相の矩形波を長時間にわたり印加する方法がとられてきたが、エージング時間を短縮するために、例えばインダクタを介して矩形波をパネルの走査電極と維持電極に印加する方法（特許文献１参照）や表示電極間に逆位相の矩形波を印加するとともにデータ電極にも維持電極に印加する電圧波形と同相の波形を印加して、表示電極間放電と同時に走査電極−データ電極間放電を積極的に発生させる方法（特許文献２、特許文献３参照）等が提案されている。
特開平７−２２６１６２号公報特開平９−２５１８４１号公報特開２００２−２３１１４１号公報

しかしながら上述のエージング方法においても、放電を安定させるまでには１０時間程度必要としていた。そのためエージング工程における消費電力は膨大となり、ＰＤＰの製造コストを上げる要因の１つとなっていた。また、エージング工程が長時間にわたるため、工場の敷地面積の問題、あるいは空調設備等の製造時の環境等、種々の問題があった。加えて今後のＰＤＰの大画面化、高輝度化、生産量増大にともなって、この問題が今後一層大きくなることは明白である。

本発明は、上記問題点に鑑みてなされたものであり、エージング時間を大幅に短縮し、かつ電力効率のよいエージング方法およびエージング装置を提供するものである。

本発明のＰＤＰのエージング方法は、データ電極を形成した基板と、この基板に対向配置されかつデータ電極に直交するように走査電極および維持電極を形成した基板とを有するＰＤＰのエージング方法において、走査電極、維持電極、データ電極のそれぞれに接続されたインダクタを介してエージング電圧を印加することによりエージングを行う際に、データ電極に印加されるエージング電圧波形が有するリンギング波形の周波数が、走査電極に印加されるエージング電圧波形が有するリンギング波形の周波数の１／２倍〜２倍の間に設定されていることを特徴とする。この方法により、エージング時間を大幅に短縮し、かつ電力効率のよいエージング方法を提供することができる。

また、本発明のＰＤＰのエージング方法は、データ電極に接続されたインダクタのインダクタンスが、走査電極に接続されたインダクタのインダクタンスよりも大きくなるようにしてもよい。この方法により、データ電極−表示電極間の静電容量に対し表示電極間の静電容量が大きい通常のＡＣ面放電型ＰＤＰに対して、エージング時間を大幅に短縮し、かつ電力効率のよいエージング方法を提供することができる。

また、本発明のＰＤＰのエージング方法は、データ電極または走査電極に接続されたインダクタが、対応する電極にエージング電圧を印加するためのリード線であってもよい。この方法により、配線用リード線の浮遊インダクタンスのみでインダクタを構成して、部品点数を削減することができる。

また、本発明のＰＤＰのエージング方法は、データ電極に接続されたインダクタは、コイルまたはフェライトコアを含んでもよい。このようにインダクタとして汎用部品を用いてもよい。

また、本発明のＰＤＰのエージング装置は、データ電極を形成した基板と、この基板に対向配置されかつデータ電極に直交するように走査電極および維持電極を形成した基板とを有するＰＤＰのエージング装置において、走査電極、維持電極、データ電極のそれぞれに接続されたインダクタを介してエージング電圧を印加することによりエージングを行う際に、データ電極に印加されるエージング電圧波形が有するリンギング波形の周波数が、走査電極に印加されるエージング電圧波形が有するリンギング波形の周波数の１／２倍〜２倍の間になるように、データ電極に接続されたインダクタのインダクタンスが設定されていることを特徴とする。この構成により、エージング時間を大幅に短縮し、かつ電力効率のよいエージング装置を提供することができる。

また、本発明のＰＤＰのエージング装置は、データ電極に接続されたインダクタのインダクタンスが、走査電極に接続されたインダクタのインダクタンスよりも大きくなるようにしてもよい。この構成により、データ電極−表示電極間の静電容量に対し表示電極間の静電容量が大きい通常のＡＣ面放電型ＰＤＰに対して、エージング時間を大幅に短縮し、かつ電力効率のよいエージング装置を提供することができる。

また、本発明のＰＤＰのエージング装置は、データ電極または走査電極に接続されたインダクタが、対応する電極にエージング電圧を印加するためのリード線であってもよい。この構成により、配線用リード線の浮遊インダクタンスのみでインダクタを構成して、部品点数を削減することができる。

また、本発明のＰＤＰのエージング装置は、データ電極に接続されたインダクタが、コイルまたはフェライトコアを含んでもよい。このようにインダクタとして汎用部品を用いてもよい。

本発明によれば、エージング時間を大幅に短縮し、かつ電力効率のよいＰＤＰのエージング方法およびエージング装置を提供することができる。

以下、本発明の一実施の形態によるエージング方法について、図面を参照しながら説明する。

（実施の形態）
図１は本発明の実施の形態において、エージングすべきパネルの構造の一例を示す分解斜視図である。パネル１は、対向して配置された前面基板２と背面基板３とを有している。前面基板２は、前面ガラス板４上に表示電極としての走査電極５と維持電極６とが互いに平行に対をなして複数対形成されている。そして、これらの走査電極５と維持電極６とを覆うように誘電体層７が形成され、この誘電体層７の表面を覆うように保護層８が形成されている。背面基板３は、背面ガラス板９上にデータ電極１０が互いに平行に複数形成され、このデータ電極１０を覆うように下地層１１が形成されている。そして、この下地層１１上にデータ電極１０と平行に隔壁１２が複数形成され、下地層１１の表面と隔壁１２の側面とに蛍光体層１３が形成されている。さらに、前面基板２と背面基板３とに挟まれた放電空間１４には、放電ガスが封入されている。

図２はパネル１の電極配列図である。列方向にｍ列のデータ電極１０_１〜１０_ｍ（図１のデータ電極１０）が配列され、行方向（列方向に直交する方向）にｎ行の走査電極５_１〜５_ｎ（図１の走査電極５）とｎ行の維持電極６_１〜６_ｎ（図１の維持電極６）とが交互に配列されている。そして、１対の走査電極５_ｉ、維持電極６_ｉ（ｉ＝１〜ｎ）と１つのデータ電極１０_ｊ（ｊ＝１〜ｍ）とが立体交差する部分に放電セル１８が形成され、この放電セル１８は放電空間内にｍ×ｎ個形成されている。そして走査電極５_ｉはパネル周辺部に設けられた走査電極端子部１５_ｉに接続されている。同様に維持電極６_ｉは維持電極端子部１６_ｉに、データ電極１０_ｊはデータ電極端子部１７_ｊに接続されている。

図３は本発明の実施の形態のエージング方法を用いたエージング装置の構成図である。エージング装置は、パネル１に印加するエージング電圧を発生するエージング波形発生回路２００と、エージング波形発生回路２００のデータ電極用パルス電圧を出力するデータ電極用スイッチング素子（図３では省略）の出力端子Ｔ１とデータ電極端子部１７とを接続する第１のインダクタ（インダクタ３０１および配線用のリード線４０１）と、エージング波形発生回路２００の走査電極用パルス電圧を出力する走査電極用スイッチング素子（図３では省略）の出力端子Ｔ２と走査電極端子部１５とを接続する第２のインダクタ（インダクタ３０２および配線用のリード線４０２）と、エージング波形発生回路２００の維持電極用パルス電圧を出力する維持電極用スイッチング素子（図３では省略）の出力端子Ｔ３と維持電極端子部１６とを接続する第３のインダクタ（インダクタ３０３および配線用のリード線４０３）とを備えている。すなわち、データ電極１０には第１のインダクタが接続され、走査電極５には第２のインダクタが接続され、維持電極６には第３のインダクタが接続されており、各電極には、その電極に接続された第１〜第３のインダクタを介してエージング電圧が印加される。

上記のエージング波形発生回路２００の各電極用スイッチング素子は、通常ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＦＥＴ（電界効果型トランジスタ）等で構成される。また、インダクタ３０１、３０２、３０３はコイルやフェライトコア等により構成される。

本実施の形態においては、第２のインダクタのインダクタンス（第２のインダクタンスＬｓｃ）、すなわちインダクタ３０２とそれに直列に接続されたリード線４０２との合成インダクタンスが約１μＨとなるように設定した。第３のインダクタのインダクタンス（第３のインダクタンスＬｓｓ）、すなわちインダクタ３０３とそれに直列に接続されたリード線４０３との合成インダクタンスも同様に約１μＨとなるように設定した。一方、第１のインダクタのインダクタンス（第１のインダクタンスＬｄ）、すなわちインダクタ３０１とそれに直列に接続されたリード線４０１との合成インダクタンスは、第２のインダクタンスＬｓｃおよび第３のインダクタンスＬｓｓのそれぞれの値より大きくなるように設定している。

本実施の形態においては第１のインダクタンスＬｄの値を第３のインダクタンスＬｓｓの約１．５倍となるように設定した。このとき、データ電極端子部１７に印加するエージング電圧波形のリンギング周波数が走査電極端子部１５に印加するエージング電圧波形のリンギング周波数とほぼ等しくなった。そして、データ電極端子部１７および走査電極端子部１５におけるリンギングの位相が等しくなるようにエージング波形発生回路２００のエージング電圧波形を設計した。その結果、従来のエージング方法のおよそ１／３の時間でエージングを終了することが実験的に確認できた。

次に、本発明の実施の形態におけるエージング方法によってエージング時間を短縮できる理由について説明する。図４は本発明の実施の形態のエージング方法におけるエージング電圧波形図である。図４（ａ）、（ｂ）、（ｃ）はそれぞれエージング波形発生回路２００の各電極用スイッチング素子の出力端子Ｔ２、Ｔ３、Ｔ１における電圧波形Ｖｓｃ、Ｖｓｕ、Ｖｄの一例を示している。このように、走査電極５および維持電極６にはエージング電圧としてそれぞれ逆位相の矩形電圧ＶｓｃおよびＶｓｕを印加し、データ電極１０には矩形電圧Ｖｄを印加する。図４（ｄ）、（ｅ）、（ｆ）はこのときパネル１の走査電極端子部１５、維持電極端子部１６およびデータ電極端子部１７における電圧波形を示している。このように、エージング波形発生回路２００の各電極用スイッチング素子の出力端子Ｔ１、Ｔ２、Ｔ３における電圧波形が矩形波であっても、パネル１の走査電極端子部１５、維持電極端子部１６およびデータ電極端子部１７における電圧波形にはリンギングが重畳され、その電圧波形はリンギング波形を有するものとなる。これは、パネル１の持っている静電容量とインダクタ３０１、３０２、３０３およびリード線４０１、４０２、４０３の持っているインダクタンスとによってＬＣ共振するためである。そして、パネルの持つ静電容量やリード線４０１、４０２、４０３の持つインダクタンスを０にすることができないので、走査電極端子部１５、維持電極端子部１６、データ電極端子部１７における電圧波形にリンギングが重畳されることを避けることはできない。

図４において、走査電極５と維持電極６との間に大きな電位差が発生するタイミング（１）では大きなエージング放電が発生する。ところがその後、タイミング（２）においてリンギングによる電圧の振り戻しが発生し、その大きさが走査電極５−維持電極６間の放電を発生させない程度であっても、放電開始電圧の低い走査電極５−データ電極１０間の放電が誘発される可能性がある。もし、この放電が発生すると、それにともなうプライミングの効果により走査電極５−維持電極６間の放電開始電圧が実質的に低下し、走査電極５−維持電極６間の放電が誘発されることになる。以下、この放電を消去放電と呼ぶ。

本発明者らはエージング放電にともなって発生する消去放電について検討した結果、以下のことを明らかにした。消去放電は電力を消費するにもかかわらず低い印加電圧で発生する放電のためエージングの効果が小さく、かつ、放電セル内部の壁電荷を弱めるため、つづくエージング放電（タイミング（３）で発生する放電）を発生させるのに大きな電圧を必要とし、結果的にエージング効率を低下させる。さらに、消去放電の強さは放電セルの特性に大きく依存し、消去放電の起こりやすい放電セルのエージングが進み難く、すべての放電セルに対して十分なエージングを行うには、より長いエージング時間が必要になる。ここで、説明しなかったが、タイミング（３）で発生するエージング放電の後、タイミング（２）で発生する消去放電と同様にリンギングによる電圧の振り戻しによってタイミング（４）で消去放電が発生する。

そこで、走査電極５に印加されるエージング電圧波形にリンギングによる電圧の振り戻しが発生するタイミングにおいて、データ電極１０にも周波数が等しく同位相のリンギングによる電圧の振り戻しを重畳することにより走査電極５−データ電極１０間の電位差が小さくなり、その結果、消去放電を抑制することができることがわかった。図５は本発明の実施の形態のエージング方法におけるエージング電圧波形の拡大図である。図５（ａ）のデータ電極端子部電圧１に示すように、データ電極端子部１７におけるエージング電圧波形が有するリンギング波形の周波数（リンギング周波数）ｆｄは、走査電極端子部１５におけるエージング電圧波形が有するリンギング波形の周波数（リンギング周波数）ｆｓｃと等しいことが最も望ましい。通常、ＡＣ面放電型ＰＤＰの場合、データ電極１０−表示電極間の静電容量に対し、走査電極５−維持電極６間の静電容量が大きい。そのため、図５（ａ）のように、走査電極端子部１５におけるエージング電圧波形のリンギングと、データ電極端子部１７におけるエージング電圧波形のリンギングを同期させるためには、上述のようにインダクタンスＬｄの値をインダクタンスＬｓｃより大きく設定しなければならない。

しかし、例えば図５（ｂ）のデータ電極端子部電圧２に示すように、リンギング周波数ｆｄがリンギング周波数ｆｓｃより低い場合であっても、データ電極端子部１７に印加するための矩形電圧Ｖｄの印加タイミングをｔ１だけ早めてピークのタイミングを合わすことにより消去放電を抑制する効果を得ることができる。また、図５（ｃ）のデータ電極端子部電圧３に示すように、リンギング周波数ｆｄがリンギング周波数ｆｓｃより高い場合であっても、データ電極端子部１７に印加するための矩形電圧Ｖｄの印加タイミングをｔ２だけ遅らせることにより消去放電を抑制する効果を得ることができる。

ただし、リンギング周波数ｆｄがリンギング周波数ｆｓｃの１／２以下の場合には、タイミング（１）とタイミング（２）とにおけるデータ電極端子部１７の電位差はリンギングの振幅の１／２以下となり、リンギング波形を利用する意味が小さくなる。また、リンギング周波数ｆｄがリンギング周波数ｆｓｃの２倍以上の場合には、データ電極端子部１７の電圧はタイミング（１）とタイミング（２）との間で１周期以上のリンギングが含まれるので、データ電極端子部１７に印加するための矩形電圧Ｖｄの印加タイミングをどのように設定しても消去放電を抑制することができない。データ電極端子部１７におけるリンギング波形のピークに至るまでの時間が走査電極端子部１５におけるリンギング波形のピークに至るまでの時間に対し、１／２倍〜２倍の範囲に入るようパネル１の特性に応じてインダクタンスＬｓｃ、ＬｓｓおよびＬｄの値を調整する必要がある。

なお、本発明の実施の形態におけるエージング方法は、走査電極５が維持電極６に対して高電圧側になるタイミングにおける消去放電のみを抑制している。その理由は以下のとおりである。一般にＡＣ面放電型ＰＤＰの駆動においては、維持電極６は維持放電のみに関与しているのに対し、走査電極５は維持放電に加えて書きこみ時にも放電を発生するので、走査電極５についてはデータ電極１０に対向する電極面全面でエージングを進める必要がある。したがって、走査電極５、維持電極６を同等にエージングするのではなく、走査電極５側のエージングを維持電極６側よりも加速するとエージングを効率的に行うことができる。

そこで、走査電極５が維持電極６に対して高電圧側になるタイミングにおける消去放電のみを抑制し、次の放電、すなわち走査電極５が維持電極６に対して低電圧側になるときのエージング放電が強調できるようにする。それによって走査電極５が低電圧側になるタイミングの放電においては、放電空間内を走査電極５側に向かう正イオンに起因する走査電極５側のイオンスパッタが効率よく行われ、走査電極５側のエージングが維持電極６側よりも加速される。

図６は、エージング実験に用いたエージング電圧波形を示す図である。走査電極５および維持電極６に印加するエージング電圧波形は図４に示した電圧波形と同じであり、走査電極用スイッチング素子の出力端子Ｔ２と走査電極端子部１５との間の第２のインダクタンスＬｓｃ、および維持電極用スイッチング素子の出力端子Ｔ３と維持電極端子部１６との間の第３のインダクタンスＬｓｓはともに約１μＨとなるように設定した。また、データ電極用スイッチング素子の出力端子Ｔ１とデータ電極端子部１７との間の第１のインダクタンスＬｄは、０．３μＨ、１．５μＨ、５μＨの３種類とした。図６（ａ）、（ｂ）、（ｃ）はそれぞれ第１のインダクタンスＬｄを０．３μＨ、１．５μＨ、５μＨとしたときのデータ電極端子部１７におけるエージング電圧波形を示す。また、このときのデータ電極端子部１７におけるエージング電圧波形のリンギング周波数ｆｄと走査電極端子部１５におけるエージング電圧波形のリンギング周波数ｆｓｃとの関係は、それぞれ、ｆｄ＜１／２ｆｓｃ、ｆｄ＝ｆｓｃ、ｆｄ＞２ｆｓｃである。ＬｓｃおよびＬｓｓに対するＬｄの好ましい範囲は、上述のようにパネルの電極間の静電容量、つまり設計に依存するところがあり断定できないが、一般的なＰＤＰの構造では概ねＬｄの大きさはＬｓｃまたはＬｓｓの３倍までといえる。

ここで、各インダクタンスＬｓｃ、ＬｓｓおよびＬｄの値は、ＬＣＲメータを使って、１０ｋＨｚ〜５００ｋＨｚ周波数範囲の同一周波数（本実施の形態では１００ｋＨｚとした）で測定できる。測定時のＬＣＲメータの測定周波数によってＬｓｃ、ＬｓｓおよびＬｄの値は変化するが、絶対値でなく各インダクタンスの相対値が本発明の要点であるため、例えばリンギング波形に含まれる周波数成分において同一条件で測定するのであれば問題ない。

図７は、本発明の実施の形態におけるエージング方法のエージング実験の結果を示す図であり、横軸はエージング時間、縦軸は走査電極５−維持電極６間の放電開始電圧であり、放電開始電圧が所定の電圧まで低下した時点でエージングが終了する。このように、データ電極端子部１７に図６（ａ）または図６（ｃ）のエージング電圧波形を印加した場合には放電開始電圧が低下するまでに１０時間程度のエージングを必要としたが、図６（ｂ）のエージング電圧波形を印加した場合には従来のおよそ１／３のエージング時間で放電開始電圧が急速に低下して安定した。

上記実施の形態では、第１〜第３のインダクタンスの調整に、コイル等のインダクタ３０１、３０２、３０３を使用したが、インダクタ３０１、３０２、３０３を使用せず各リード線４０１、４０２、４０３の長さを調整して所望のＬｓｃ、ＬｓｓおよびＬｄを得るようにしてもよい。つまり、第１、第２、第３のインダクタをそれぞれリード線４０１、４０２、４０３で構成し、Ｌｄ＞Ｌｓｃ、Ｌｄ＞Ｌｓｓとする場合は、図３においてリード線４０２、４０３に比べてリード線４０１を長く設定すればよい。また、例えば第１のインダクタをインダクタ３０１とリード線４０１とで構成し、第２のインダクタをリード線４０２で構成し、第３のインダクタをリード線４０３で構成する等、第１〜第３のインダクタの構成は適宜選択して組み合わせることができる。なお、図３はあくまでも概念図であり、図３におけるリード線４０１、４０２、４０３の長さは、実際の長さの関係を示したものではない。

本発明のＰＤＰのエージング方法およびエージング装置は、エージング時間を大幅に短縮し、かつ電力効率のよいエージング方法およびエージング装置を提供することができ、ＡＣ型ＰＤＰの製造工程におけるエージング方法およびエージング装置等に有用である。

本発明の実施の形態においてエージングすべきパネルの構造の一例を示す分解斜視図同パネルの電極配列図本発明の実施の形態のエージング方法を用いたエージング装置の構成図本発明の実施の形態のエージング方法におけるエージング電圧波形図本発明の実施の形態のエージング方法におけるエージング電圧波形の拡大図エージング実験に用いたエージング電圧波形を示す図本発明の実施の形態におけるエージング方法のエージング実験の結果を示す図

符号の説明

１パネル
５走査電極
６維持電極
１０データ電極
２００エージング波形発生回路
３０１，３０２，３０３インダクタ
４０１，４０２，４０３リード線

Claims

データ電極を形成した基板と、この基板に対向配置されかつ前記データ電極に直交するように走査電極および維持電極を形成した基板とを有するプラズマディスプレイパネルのエージング方法において、前記走査電極、前記維持電極、前記データ電極のそれぞれに接続されたインダクタを介してエージング電圧を印加することによりエージングを行う際に、前記データ電極に印加されるエージング電圧波形が有するリンギング波形の周波数が、前記走査電極に印加されるエージング電圧波形が有するリンギング波形の周波数の１／２倍〜２倍の間に設定されていることを特徴とするプラズマディスプレイパネルのエージング方法。
前記データ電極に接続されたインダクタのインダクタンスは、前記走査電極に接続されたインダクタのインダクタンスよりも大きいことを特徴とする請求項１に記載のプラズマディスプレイパネルのエージング方法。
前記データ電極または前記走査電極に接続されたインダクタは、対応する電極にエージング電圧を印加するためのリード線であることを特徴とする請求項１または請求項２に記載のプラズマディスプレイパネルのエージング方法。
前記データ電極に接続されたインダクタは、コイルまたはフェライトコアを含むことを特徴とする請求項１または請求項２に記載のプラズマディスプレイパネルのエージング方法。
データ電極を形成した基板と、この基板に対向配置されかつ前記データ電極に直交するように走査電極および維持電極を形成した基板とを有するプラズマディスプレイパネルのエージング装置において、前記走査電極、前記維持電極、前記データ電極のそれぞれに接続されたインダクタを介してエージング電圧を印加することによりエージングを行う際に、前記データ電極に印加されるエージング電圧波形が有するリンギング波形の周波数が、前記走査電極に印加されるエージング電圧波形が有するリンギング波形の周波数の１／２倍〜２倍の間になるように、前記データ電極に接続されたインダクタのインダクタンスが設定されていることを特徴とするプラズマディスプレイパネルのエージング装置。
前記データ電極に接続されたインダクタのインダクタンスは、前記走査電極に接続されたインダクタのインダクタンスよりも大きいことを特徴とする請求項５に記載のプラズマディスプレイパネルのエージング装置。
前記データ電極または前記走査電極に接続されたインダクタは、対応する電極にエージング電圧を印加するためのリード線であることを特徴とする請求項５または請求項６に記載のプラズマディスプレイパネルのエージング装置。
前記データ電極に接続されたインダクタは、コイルまたはフェライトコアを含むことを特徴とする請求項５または請求項６に記載のプラズマディスプレイパネルのエージング装置。