KR101492454B1 - Pdp 구동 회로 및 방법 - Google Patents

Pdp 구동 회로 및 방법 Download PDF

Info

Publication number
KR101492454B1
KR101492454B1 KR20130100117A KR20130100117A KR101492454B1 KR 101492454 B1 KR101492454 B1 KR 101492454B1 KR 20130100117 A KR20130100117 A KR 20130100117A KR 20130100117 A KR20130100117 A KR 20130100117A KR 101492454 B1 KR101492454 B1 KR 101492454B1
Authority
KR
South Korea
Prior art keywords
switch
circuit
resonance
scan
sustain
Prior art date
Application number
KR20130100117A
Other languages
English (en)
Inventor
곽상신
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR20130100117A priority Critical patent/KR101492454B1/ko
Application granted granted Critical
Publication of KR101492454B1 publication Critical patent/KR101492454B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PDP 셀에 전력을 공급하는 PDP 드라이버 회로가 개시된다. 개시된 PDP 드라이버 회로는 스캔 IC의 스위칭 동작을 이용하여 PDP 셀을 구동한다. 따라서, PDP 드라이버 회로에 필요한 스위칭 디바이스의 개수를 감소시킬 수 있다.

Description

PDP 구동 회로 및 방법{PDP DRVING CIRCUIT AND METHOD}
하기의 실시예들은 PDP 드라이빙 회로 및 PDP 드라이빙 방법에 관한 것으로, 구체적으로는 적은 개수의 부품을 사용한 간단한 회로를 이용하여 PDP 회로에 전력을 공급하는 PDP 드라이빙 회로에 관한 것이다.
최근 전자회로 기술, 패널 제조 기술의 발전으로 인하여 PDP를 사용한 평면 디스플레이 장치의 보급이 증가하였다. PDP 의 구동을 위해서는 PDP 드라이버 회로가 고전압 스위칭 파형을 생성하는 것이 필요하며, PDP 는 고전압 스위칭 파형으로 인한 방전을 이용하여 형광체를 발광시킴으로써, 특정한 색상을 표현한다.
여기서, PDP 드라이버 회로는 고전압 스위칭 파형을 생성하기 위하여 많은 개수의 스위치들을 사용한다. PDP 모듈의 원가, 성능, 비용의 개선을 위해서는 PDP 드라이버 회로에 사용되는 스위치의 개수를 감소시키는 것이 필수적이다.
하기의 실시예들은 PDP 드라이버 회로에서 스위칭 소자의 개수를 감소시키는 것을 목적으로 한다.
하기의 실시예들은 적은 개수의 스위칭 소자만으로 PDP 셀에 전력을 공급하는 것을 목적으로 한다.
예시적 실시예에 따르면, PDP 셀에 전력을 공급하는 PDP 드라이버 회로에 있어서, 서로 직렬로 연결되고, 스위칭하여 서스테인 파형을 생성하는 제1 스캔 스위치 및 제2 스캔 스위치를 포함하고, 상기 PDP 셀의 Y 전극에 연결된 스캔 IC, 서로 직렬로 연결된 제1 에너지 저장 캐패시터들과 상기 스캔 IC와 병렬로 연결된 제1 Y 공진 스위치 및 제2 Y 공진 스위치를 포함하고, 상기 스캔 IC와 병렬로 연결된 Y 서스테인 회로 및 상기 PDP 셀의 X 전극에 연결되고, 서로 직렬로 연결된 제2 에너지 저장 캐패시터들을 포함하는 X 서스테인 회로를 포함하는 PDP 드라이버 회로가 제공된다.
여기서, 상기 PDP 셀의 리셋 시간 구간에 상승 램프파를 생성하고, 상기 Y 서스테인 회로와 직렬로 연결된 상승 램프 회로 및 상기 리셋 시간 구간에 하강 램프파를 생성하고, 상기 상승 램프 회로 및 상기 Y 서스테인 회로와 직렬로 연결된 하강 램프 회로를 더 포함할 수 있다.
그리고, 상기 Y 서스테인 회로는 상기 상승 램프 회로 및 상기 스캔 IC와 직렬로 연결된 제1 서스테인 스위치 및 상기 하강 램프 회로와는 병렬로 연결되고, 상기 스캔 IC와는 직렬로 연결된 제2 서스테인 스위치를 포함할 수 있다.
또한, 상기 제1 Y 공진 스위치가 ON 상태로 스위칭되고, 상기 제1 Y 공진 스위치, 상기 제1 Y 공진 스위치와 직렬로 연결된 인덕터, 상기 제2 스캔 스위치가 공진 회로를 형성하고, 상기 에너지 저장 캐패시터에 저장된 에너지는 상기 형성된 공진 회로를 이용하여 상기 PDP 셀의 Y 전극에 공급될 수 있다.
여기서, 상기 제1 Y 공진 스위치가 OFF 상태로 스위칭되고, 상기 제2 Y 공진 스위치와 병렬로 연결된 프리휠링 다이오드, 상기 프리휠링 다이오드와 직렬로 연결된 인덕터, 상기 제1 스캔 스위치가 공진 회로를 형성하고, 상기 에너지 저장 캐패시터에 저장된 에너지는 상기 형성된 공진 회로를 이용하여 상기 PDP 셀의 Y 전극에 공급될 수 있다.
그리고, 상기 제1 서스테인 스위치 및 상기 제1 스캔 스위치를 통해 상기 Y 서스테인 회로에 공급되는 서스테인 전압이 상기 Y 전극에 공급될 수 있다.
또한, 상기 제2 Y 공진 스위치는 ON 상태로 스위칭되고, 상기 제2 Y 공진 스위치, 상기 제2 Y 공진 스위치와 직렬로 연결된 인덕터, 상기 제1 스캔 스위치가 공진 회로를 형성하고, 상기 PDP 셀의 Y 전극의 전압은 상기 형성된 공진 회로를 이용하여 상기 에너지 저장 캐패시터에 저장될 수 있다.
여기서, 상기 제2 Y 공진 스위치는 OFF 상태로 스위칭하고, 상기 제1 Y 공진 스위치와 병렬로 연결된 프리휠링 다이오드, 상기 프리휠링 다이오드와 직렬로 연결된 인덕터, 상기 제2 스캔 스위치가 공진 회로를 형성하고, 상기 PDP 셀의 Y 전극의 전압은 상기 형성된 공진 회로를 이용하여 상기 에너지 저장 캐패시터에 저장될 수 있다.
또 다른 예시적 실시예에 따르면, 서로 직렬로 연결되고, 스위칭하여 서스테인 파형을 생성하는 제1 스캔 스위치 및 제2 스캔 스위치를 포함하고, 상기 PDP 셀의 Y 전극에 연결된 스캔 IC, 서로 직렬로 연결된 제1 에너지 저장 캐패시터들과 상기 스캔 IC와 병렬로 연결된 제1 Y 공진 스위치 및 제2 Y 공진 스위치를 포함하고, 상기 스캔 IC와 병렬로 연결된 Y 서스테인 회로 및 상기 PDP 셀의 X 전극에 연결되고, 서로 직렬로 연결된 제2 에너지 저장 캐패시터들을 포함하는 X 서스테인 회로를 포함하는 PDP 드라이버 회로를 이용하여 PDP 셀에 전력을 공급하는 방법에 있어서, 상기 Y 서스테인 회로와 직렬로 연결된 상승 램프 회로를 이용하여 상기 PDP 셀의 리셋 시간 구간에 상승 램프파를 생성하는 단계 및 상기 상승 램프 회로 및 상기 Y 서스테인 회로와 직렬로 연결된 하강 램프 회로를 이용하여 상기 리셋 시간 구간에 하강 램프파를 생성하는 단계를 더 포함하는 PDP 셀에 전력을 공급하는 방법이 제공된다.
여기서, 상기 제1 Y 공진 스위치가 ON 상태로 스위칭되고, 상기 제1 Y 공진 스위치, 상기 제1 Y 공진 스위치와 직렬로 연결된 인덕터, 상기 제2 스캔 스위치가 공진 회로를 형성하고, 상기 에너지 저장 캐패시터에 저장된 에너지는 상기 형성된 공진 회로를 이용하여 상기 PDP 셀의 Y 전극에 공급되는 단계를 더 포함할 수 있다.
그리고, 상기 제1 Y 공진 스위치가 OFF 상태로 스위칭되고, 상기 제2 Y 공진 스위치와 병렬로 연결된 프리휠링 다이오드, 상기 프리휠링 다이오드와 직렬로 연결된 인덕터, 상기 제1 스캔 스위치가 공진 회로를 형성하고, 상기 에너지 저장 캐패시터에 저장된 에너지는 상기 형성된 공진 회로를 이용하여 상기 PDP 셀의 Y 전극에 공급되는 단계를 더 포함할 수 있다.
또한, 상기 상승 램프 회로 및 상기 스캔 IC와 직렬로 연결된 제1 서스테인 스위치가 ON 상태로 스위칭되고, 상기 제1 서스테인 스위치 및 상기 제1 스캔 스위치를 통해 상기 Y 서스테인 회로에 공급되는 서스테인 전압이 상기 Y 전극에 공급되는 단계를 더 포함할 수 있다.
여기서, 상기 제2 Y 공진 스위치는 ON 상태로 스위칭되고, 상기 제2 Y 공진 스위치, 상기 제2 Y 공진 스위치와 직렬로 연결된 인덕터, 상기 제1 스캔 스위치가 공진 회로를 형성하고, 상기 PDP 셀의 Y 전극의 전압은 상기 형성된 공진 회로를 이용하여 상기 에너지 저장 캐패시터에 저장되는 단계를 더 포함할 수 있다.
그리고, 상기 제2 Y 공진 스위치는 OFF 상태로 스위칭하고, 상기 제1 Y 공진 스위치와 병렬로 연결된 프리휠링 다이오드, 상기 프리휠링 다이오드와 직렬로 연결된 인덕터, 상기 제2 스캔 스위치가 공진 회로를 형성하고, 상기 PDP 셀의 Y 전극의 전압은 상기 형성된 공진 회로를 이용하여 상기 에너지 저장 캐패시터에 저장되는 단계를 더 포함할 수 있다.
예시적 실시예에 따르면, PDP 드라이버 회로에서 스위칭 소자의 개수를 감소시킬 수 있다.
예시적 실시예에 따르면, 적은 개수의 스위칭 소자만으로 PDP 셀에 전력을 공급할 수 있다.
도 1은 예시적 실시예에 따른 PDP 드라이버 회로의 구조를 나타낸 블록도이다.
도 2는 예시적 실시예에 따른 PDP 드라이버 회로의 구체적인 구성을 나타낸 회로도이다.
도 3은 예시적 실시예에 따른 PDP 드라이버 회로의 리셋 시간 구간 동안의 출력 파형을 나타낸 도면이다.
도 4는 예시적 실시예에 따른 PDP 드라이버 회로의 리셋 시간 구간 동안의 동작을 나타낸 도면이다.
도 5는 예시적 실시예에 따른 PDP 드라이버 회로의 어드레스 시간 구간 동안의 출력 파형을 나타낸 도면이다.
도 6은 예시적 실시예에 따른 PDP 드라이버 회로의 서스테인 시간 구간 동안의 PDP 드라이버 회로의 출력 파형 및 각 부분의 전압 또는 전류를 나타낸 도면이다.
도 7은 예시적 실시예에 따른 PDP 드라이버 회로의 서스테인 시간 구간 동안의 동작을 나타낸 도면이다.
도 8은 예시적 실시예에 따른 PDP 드라이버 회로의 서스테인 시간 구간 동안의 동작을 나타낸 도면이다.
도 9는 예시적 실시에에 따른 PDP 드라이버 회로가 PDP 셀에 전력을 공급하는 방법을 단계별로 설명한 순서도이다.
이하, 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 예시적 실시예에 따른 PDP 드라이버 회로의 구조를 나타낸 블록도이다.
예시적 실시예에 따른 PDP 드라이버 회로는 스캔 IC(110), Y 서스테인 회로(120), X 서스테인 회로(130), 상승 램프 회로(140), 하강 램프 회로(150)를 포함한다. PDP는 유리 기판 사이에 네온과 크세논 등의 가스가 채워진 방전 공간에 3원색(R,G,B)의 형광체를 바르고, 유리 기판에 설치한 전극에 전압을 가하여 방전 현상을 유도한다. 방전 과정에서 발생한 자외선이 형광체에 부딪히면서 PDP의 셀은 특정한 색상을 나타나게 된다.
각각의 PDP 셀은 X 전극, Y 전극 및 어드레스 전극을 구비한다. 여기서, X 전극 및 Y 전극을 서스테인 전극이라고 구분할 수 있다. X 전극과 Y 전극 사이에 방전개시전압 이상의 전압이 인가되면 방전이 개시되고, 방전 공간에는 플라즈마가 형성된다. 플라즈마 내 공간 전하들은 서로 반대 극성을 갖는 전극 쪽으로 이동하게되므로 X 전극과 Y 전극 사이는 전류가 흐른다. 이 경우, 각 전극 위에는 유전체가 도포되어 있으므로, 이동된 공간 전하들은 대부분 유전체 위에 쌓인다. 유전체 위에 쌓은 전하들은 벽전하라 하며, 이들 벽전하에 의해 방전 공간상에 형성되는 전압은 점점 감소하여 결국 방전은 자동적으로 정지된다.
따라서, PDP 드라이버 회로는 특정한 색상을 표현할 셀을 소거하여 셀에 쌓은 벽전하를 제거하는 리셋 동작을 수행하고, 어드레스 전극과 서스테인 전극 중에서 어느 한 전극과 방전을 일으켜 벽 전하를 형성하는 어드레싱 동작, 한 쌍의 서스테인 전극에 방전개시전압보다 높은 전압을 인가하여 방전을 유도하는 서스테인 동작을 수행한다.
이를 위하여 PDP 드라이버 회로는 여러 개의 스위칭 소자를 구비할 수 있다. 그러나, 스위칭 소자의 개수가 증가하면, PDP 드라이버 회로의 가격이 상승하며, PDP 드라이버 회로의 크기가 증가하므로, PDP 보급을 저해하는 주요한 원인의 하나로 생각되어왔다.
도 1에 도시된 PDP 드라이버 회로는 스캔 IC(110)에 포함된 스위칭 소자들의 스위칭 동작을 이용하여 서스테인 시간 구간 동안의 서스테인 동작을 수행한다. 따라서, PDP 드라이버 회로 전체적으로는 스위칭 소자들의 개수를 감소시킬 수 있고,
스캔 IC(110)는 서로 직렬로 연결된 복수의 스캔 스위치들을 포함한다. 이 스캔 스위치들은 서로 번갈아가며 스위칭하며, 서스테인 동작에 필요한 주기적인 서스테인 파형을 생성한다. 스캔 IC(110)는 PDP 셀의 Y 전극에 직접 연결된다.
Y 서스테인 회로(120)는 스캔 IC(110)와 병렬로 연결된다. Y 서스테인 회로(120)는 직렬로 연결된 제1 에너지 저장 캐패시터들을 포함한다. 제1 에너지 저장 캐패시터에 저장된 에너지는 전압으로 변환되어 PDP 셀의 Y 전극에 공급된다. Y 서스테인 회로(120)는 스캔 IC와 병렬로 연결된 복수의 공진 스위치를 포함할 수 있다.
X 서스테인 회로(130)는 PDP 셀의 X 전극에 직접 연결된다. X 서스테인 회로(130)는 직렬로 연결된 제2 에너지 저장 캐패시터들을 포함한다. X 서스테인 회로(130)는 복수의 스위칭 소자를 포함하고, X 서스테인 회로(130)에 포함된 복수의 스위칭 소자들은 Y 서스테인 회로(120)에 포함된 스위칭 소자들 및 스캔 IC(110)에 포함된 스위칭 소자들과 함께 서스테인 동작에 필요한 주기적인 서스테인 파형을 생성할 수 있다.
상승 램프 회로(140)는 PDP 셀의 리셋 시간 구간에 상승 램프파를 생성하고, 하강 램프 회로(150)는 PDP 셀의 리셋 시간 구간에 하강 램프파를 생성한다.
도 2는 예시적 실시예에 따른 PDP 드라이버 회로의 구체적인 구성을 나타낸 회로도이다.
스캔 IC(210)는 복수의 스위칭 소자(213, 214)를 포함한다. 일측에 따르면, PDP의 각 셀(221, 222, 223)는 캐패시터로 모델링 될 수 있다. 또한, 각 셀(221, 222, 223)에 대하여 대응되는 스캔 IC(211, 212)가 구비될 수 있다. 스캔 IC(210)에 포함된 제1 스캔 스위치(213) 및 제2 스캔 스위치(214)는 서로 번갈아가며 스위칭하여 서스테인 시간 구간 동안의 서스테인 파형을 생성한다.
Y 서스테인 회로(240)는 복수의 스위칭 소자(241, 242, 249, 255)를 포함한다. 여기서, 제1 서스테인 스위치(255)는 상승 램프 회로(230) 및 스캔 IC(210)와 직렬로 연결된다. 또한, 제2 서스테인 스위치(249)는 하강 램프 회로(250)와는 병렬로 연결되고, 스캔 IC(210)와는 직렬로 연결된다. Y 서스테인 회로(240)는 제1 Y 공진 스위치(241) 및 제2 Y 공진 스위치(242)를 포함한다.
상승 램프 회로(230)는 Y 서스테인 회로(240)와는 직렬로 연결된다. 상승 램프 회로(230)는 상승 램프 스위치(231) 및 램프(232)를 포함한다. 상승 램프 회로(230)는 리셋 시간 구간 동안에 PDP 셀을 초기화하기 위한 상승 램프 파형을 생성한다.
하강 램프 회로(250)는 Y 서스테인 회로(240)와는 직렬로 연결된다. 하강 램프 회로(250)는 하강 램프 스위치(251)및 램프(252)를 포함한다. 하강 램프 회로(250)는 리셋 시간 구간 동안에 PDP 셀을 초기화하기 위한 하강 램프 파형을 생성한다.
X 서스테인 회로(260)는 X 전극과 직접 연결된 회로이다. X 서스테인 회로(260)는 복수의 스위칭 소자(261, 262, 263, 264, 267, 268, 269)를 포함한다. X 서스테인 회로(260)에 포함된 스위칭 소자(261, 262, 263, 264, 267, 268, 269)들은 리셋 시간 구간 또는 서스테인 시간 구간 동안 ON/OFF 상태로 스위칭 되어 PDP 셀에 대한 제어 파형을 생성한다.
이하 도 3 내지 도 8에서는 PDP 드라이버 회로의 각 블록(210, 230, 240, 250, 260)들이 시간 구간에 따라 동작하는 방법을 PDP 셀에 대한 제어 파형을 참고하여 설명하기로 한다.
도 3은 예시적 실시예에 따른 PDP 드라이버 회로의 리셋 시간 구간 동안의 출력 파형을 나타낸 도면이다.
Vy(310)는 PDP 셀의 Y 전극에 인가되는 전압을 도시한 것이다. 또한, Vx(320)는 PDP 셀의 X 전극에 인가되는 전압을 나타내고, Va는 PDP 셀의 어드레스 전극에 인가되는 전압을 나타낸다. Ily1는 도 2에서 제1 Y 공진 스위치(241)와 직렬로 연결된 인덕터Ly1(243)에 흐르는 전류를 의미하고, Ily2는 도 2에서 제2 Y 공진 스위치(242)와 직렬로 연결된 인덕터Ly2(244)에 흐르는 전류를 의미한다.
리셋 시간 구간 동안, 이전 방전 동작에서 남아 있는 벽 전하 및 공간 전하를 초기화하기 위하여, PDP 드라이버는 모든 PDP 셀의 Y 전극에 제어 파형을 공급한다. 여기서, 제어 파형은 도 3에 도시된 바와 같이 램프 형 전압파일 수 있다.
편의상 리셋 시간 구간 동안의 PDP 드라이버의 동작을 도 3에 도시된 바와 같이 8개의 시간 구간(351, 352, 353, 354, 355, 356, 357, 358)로 구분하여 설명한다.
시간 구간(351) 동안 도 2에 도시된 각 스위칭 소자들 중에서, 제2 서스테인스위치(249), 제1 X 직렬 스위치(263), 제2 X 직렬 스위치(264)만이 ON 상태이고, 다른 스위칭 소자들은 모두 OFF 상태이다. PDP 셀의 Y 전극에 인가되는 전압 Vy는 '0'이고, X 전극에 인가되는 전압 Vx는 '0'이다. 또한, 어드레스 전극에 인가되는 전압 Va도 '0'이며, Ily1및의 Ily2 값도 '0'이다.
시간 구간(352) 동안, 제1 서스테인 스위치(255), 제1 스캔 스위치(213)가 ON 상태로 스위칭한다. 또한, 제2 서스테인 스위치(249)가 OFF 상태로 스위칭 한다. Y 전극에 인가되는 전압 Vy(310)는 Vs로 상승한다.
이하 도 4를 참고하여 시간 구간(353)동안 PDP 드라이버 회로의 동작을 설명한다.
도 4는 예시적 실시예에 따른 PDP 드라이버 회로의 리셋 시간 구간 동안의 동작을 나타낸 도면이다.
시간 구간(353) 동안, 상승 램프 스위치(231)가 ON 상태로 스위칭한다. 따라서, PDP 드라이버 회로의 드라이빙 경로는 도 4의 (a)의 상승 램프 스위치(411), 상승 램프 스위치(411)에 연결된 램프, 제1 서스테인 스위치(412), 제1 스캔 스위치(413), 제1 X 직렬 스위치(416), 제2 X 직렬 스위치(415)로 구성된다.
상승 램프 스위치(411)는 상승 램프 스위치(411)에 연결된 램프와 함께 동작하여 상승 램프 파형을 생성한다. 상승 램프 파형으로 인하여, 시간 구간(353) 동안 Y 전극에 인가되는 전압 Vy(310)는 선형적으로 증가하여 Vs+Vset에 도달한다.
시간 구간(354) 동안, 각 스위칭 소자들은 시간 구간(353)에서의 상태를 유지한다. Y 전극에 인가되는 전압 Vy(310)도 Vs+Vset를 유지한다.
시간 구간(355) 동안, 상승 램프 스위치(411)는 OFF 상태로 스위칭한다. 따라서, Y 전극에 인가되는 전압 Vy(310)는 Vset만큼 감소하여 Vs를 유지한다.
시간 구간(356) 동안, 바이어스 스위치(267) 및 제3 X 직렬 스위치(261)가 ON 상태로 스위칭 한다. 따라서, PDP 드라이버 회로의 드라이빙 경로는 도 4의 (b)에 도시된 바와 같이 제1 에너지 저장 캐패시터들(421, 422, 423, 424), 다이오드(425), 제1 서스테인 스위치(426), 제1 스캔 스위치(427), 제3 X 직렬 스위치와 병렬로 연결된 다이오드(431), 바이어스 스위치(432), 제2 에너지 저장 캐패시터들(433, 434)로 구성된다.
시간 구간(353) 동안 Y 전극에 인가되는 전압 Vy(310)는 Vs로 유지되고, X 전극에 인가되는 전압 Vx(320)는 Vs/2로 상승한다.
시간 구간(357) 동안, 제1 서스테인 스위치(255) 및 제1 스캔 스위치(213)는 OFF 상태로 스위칭한다. 또한, 제2 스캔 스위치(214), 하강 램프 스위치(251)가 ON 상태로 스위칭한다. 따라서, PDP 드라이버 회로의 드라이빙 경로는 도 4의 (c)에 도시된 바와 같이 하강 램프 스위치(441), 다이오드(442), 제2 스캔 스위치(443), 제3 X 직렬 스위치(445), 바이어스 스위치(446)와 병렬로 연결된 다이오드(446) 및 제2 에너지 저장 캐패시터들(433, 434)로 구성된다.
하강 램프 스위치(441)는 하강 램프 파형을 생성하므로, 시간 구간(357) 동안 Y 전극에 인가되는 전압 Vy(310)은 선형적으로 하강하여 ?scan+Vzd에 도달한다.
시간 구간(358) 동안, 각 스위칭 소자들은 시간 구간(357)에서의 상태를 유지한다. Y 전극에 인가되는 전압 Vy(310)도 시간 구간(357)에서의 최종값을 유지한다.
도 5는 예시적 실시예에 따른 PDP 드라이버 회로의 어드레스 시간 구간 동안의 출력 파형을 나타낸 도면이다.
편의상 어드레스 시간 구간 동안의 PDP 드라이버의 동작을 도 5에 도시된 바와 같이 3개의 시간 구간(551, 552, 553)으로 구분하여 설명한다. 도 5에서 Vy(510)는 PDP 셀의 Y 전극에 인가되는 전압을 도시한 것이다. 또한, Vx(520)는 PDP 셀의 X 전극에 인가되는 전압을 나타내고, Va(530)는 PDP 셀의 어드레스 전극에 인가되는 전압을 나타낸다. Ily1(540)는 도 2에서 제1 Y 공진 스위치(241)와 직렬로 연결된 인덕터Ly1(243)에 흐르는 전류를 의미하고, Ily2(540)는 도 2에서 제2 Y 공진 스위치(242)와 직렬로 연결된 인덕터Ly2(244)에 흐르는 전류를 의미한다.
시간 구간(551) 동안, 제2 서스테인 스위치(249), 제1 스캔 스위치(213), 스위치(256), 제4 X 직렬 스위치(262)가 OFF 상태에서 ON 상태로 스위칭한다. 또한, 제2 스캔 스위치(214), 하강 램프 스위치(251) 및 바이어스 스위치(267)은 ON 상태에서 OFF 상태로 스위칭한다.
이 경우, Y 전극에 인가되는 전압 Vy(510)는 Vsch로 유지되고, X 전극에 인가되는 전압 Vx(320)는 Vs로 상승한다.
시간 구간(552) 동안, 제1 서스테인 스위치(213)은 ON 상태에서 OFF 상태로 스위칭하고, 제2 서스테인 스위치(214)는 OFF 상태에서 ON 상태로 스위칭한다. 이 경우에, Y 전극에 인가되는 전압 Vy(510)는-Vscan으로 변경되고, X 전극에 인가되는 전압 Vx(520)는 Vs로 유지된다. 어드레스 전극에 인가되는 전압 Va는 'Va'로 변경된다. 어드레스 전극에 전압이 인가되면, 해당 셀이 선택된다.
시간 구간(553)동안, 제1 스캔 스위치(213)는 OFF 상태에서 ON 상태로 스위칭하고, 제2 스캔 스위치(214)는 ON 상태에서 OFF 상태로 스위칭한다. 이 경우에, Y 전극에 인가되는 전압 Vy(510)는 Vsch로 변경되고, X 전극에 인가되는 전압 Vx(320)는 Vs로 유지된다. 또한, 어드레스 전극에 인가되는 전압 Va는 다시 '0'으로 변경된다.
Ily1(540) 및 Ily2(540)는 어드레스 시간 구간 동안 변화가 없다.
도 6은 예시적 실시예에 따른 PDP 드라이버 회로의 서스테인 시간 구간 동안의 PDP 드라이버 회로의 출력 파형 및 각 부분의 전압 또는 전류를 나타낸 도면이다.
편의상 서스테인 시간 구간 동안의 PDP 드라이버의 동작을 도 6에 도시된 바와 같이 여러 개의 시간 구간(661, 662, 663, 664, 665, 666, 671, 672, 673, 674, 675, 676, 677)으로 구분하여 설명한다. 또한, 도 6에서는 PDP 드라이버가 2개의 서스테인 파형을 생성하는 것이 도시되었으므로, 첫 번째의 서스테인 파형을 생성하는 것에 대해서만 설명하기로 한다.
시간 구간(661) 동안, 제1 스캔 스위치(213)는 ON 상태에서 OFF 상태로 스위칭한다. 이 경우에, Y 전극에 인가되는 전압 Vy(610)는 '0'으로 변경되고, X 전극에 인가되는 전압 Vx(620)는 Vs로 유지된다. 또한, 어드레스 전극에 인가되는 전압 Va는 '0'으로 유지된다.
시간 구간(662) 동안, PDP 드라이버 회로는 제1 모드로 동작한다. 도 7의 (a)는 예시적 실시예에 따른 PDP 드라이버 회로의 제1 모드의 동작을 나타낸 도면이다.
제1 모드에서, 제2 서스테인 스위치(249), 제3 X 직렬 스위치(261) 및 제4 X 직렬 스위치(262)는 ON 상태에서 OFF 상태로 스위칭한다. 또한, 제1 Y 공진 스위치(241) 및 제2 X 공진 스위치(269)는 OFF 상태에서 ON 상태로 스위칭한다.
따라서, PDP 드라이버 회로의 Y 측 공진 경로는 제1 에너지 저장 캐패시터(711), 제1 Y 공진 스위치(712), 제1 Y 공진 스위치(712)와 직렬로 연결된 인덕터(713), 제2 스캔 스위치(714)와 병렬로 연결된 프리휠링 다이오드, 제3 X 직렬 스위치(261), 인덕터(722), 제2 X 공진 스위치(723), 제2 에너지 저장 캐패시터(724, 725, 726)로 구성된다.
이 경우에, 제1 에너지 저장 캐패시터(711)에 저장되었던 에너지가 PDP 셀(715)에 공급된다. 따라서, 사인파형의 전류 Ily1이 인덕터(713)를 경유하여 흐른다. 일측에 따르면, 인덕터(713)를 경유하는 전류 Ily1 및 PDP 셀의 Y 전극에 인가되는 전압 표는 하기 수학식 1과 같이 표현할 수 있다.
[수학식 1]
Figure 112013076646276-pat00001
Figure 112013076646276-pat00002

여기서,
Figure 112013076646276-pat00003
이고,
Figure 112013076646276-pat00004
로 결정된다.
Figure 112013076646276-pat00005
은 인덕터(713)의 인덕턴스 값이고,
Figure 112013076646276-pat00006
는 캐패시터로 모델링된 PDP 셀의 캐패시턴스 값이다.
Y측 공진 경로는 에너지 저장 캐패시터(711)에 저장된 Vs/4의 전압을 공급 받는다. 따라서, PDP 셀의 Y 전극에 인가되는 전압은 '0'에서 Vs/2로 증가한다. 에너지 저장 캐패시터(711)의 전압은 방전에 따라 하강한다. 인덕터 전류가 다시 '0'으로 돌아가면, 인덕터(713)는 단방향 공진 경로로 인하여 정지한다. 따라서, PDP 셀의 Y 전극에 인가되는 전압 Vy는 Vs/2에 도달한다.
반면에, X 서스테인 회로 내의 제2 X 공진 스위치(723)이 ON 상태로 스위칭되면, 제3 X 직렬 스위치(261)의 프리휠링 다이오드(721), 인덕터(722), 제2 X 공진 스위치(723), 제2 에너지 저장 캐패시터(724, 725, 726)는 X측 공진 경로를 구성한다. 따라서, PDP 셀(715)의 X 전극에 인가되는 전압은 Vs에서 Vs/2로 감소한다.
시간 구간(663) 동안, PDP 드라이버 회로는 제2 모드로 동작한다. 도 7의 (b)는 예시적 실시예에 따른 PDP 드라이버 회로의 제2 모드의 동작을 나타낸 도면이다.
제2 모드에서, 제1 Y 공진 스위치(241), 제2 X 공진 스위치(269)는 ON 상태에서 OFF 상태로 스위칭한다. 또한, 제1 스캔 스위치(213) 및 제2 X 직렬 스위치(264)는 OFF 상태에서 ON 상태로 스위칭한다.
따라서, PDP 드라이버 회로의 Y 측 공진 경로는 제1 에너지 저장 캐패시터(731, 732, 733), 제2 Y 공진 스위치(242)의 프리휠링 다이오드(734), 인덕터(735), 제1 스캔 스위치(736)로 구성된다. 제2 모드에서, PDP 셀의 Y 전극과 X 전극 사이에 인가되는 패널 전압은 공진 경로의 공진 현상으로 인하여 다시 상승한다.
제1 에너지 저장 캐패시터(731, 732, 733)에 저장되었던 에너지가 인덕터(735)를 경유하여 PDP 셀(737)에 공급되므로, 사인파형의 전류 전류 Ily2이 인덕터(735)를 경유하여 흐른다. 따라서, PDP 셀(737)의 Y 전극에 인가되는 전압은 Vs/2에서 Vs로 증가한다.
Y 전극에 인가되는 전압이 Vs로 유지되고, 제2 Y 공진 스위치(242)의 프리휠링 다이오드(734)가 공진 경로상에 존재하므로, 인덕터 전류가 '0'로 감소한 이후에 인덕터 전류의 값이 유지된다.
X 서스테인 회로에서, X측 공진 경로는 제2 X 직렬 스위치(741) 및 인덕터(742), 제1 X 공진 스위치의 프리휠링 다이오드(742)으로 구성된다. 따라서, PDP 셀의 X 전극에 인가되는 전압은 Vs/2에서 '0'으로 감소한다.
시간 구간(664) 동안에, PDP 드라이버 회로는 제3 모드로 동작한다. 제3 모드에서, 제1 서스테인 스위치(255) 및 제1 X 직렬 스위치(263)가 OFF 상태에서 ON 상태로 스위칭한다. 이 경우에, PDP 셀의 Y 전극에 인가되는 전압 Vy 및 PDP 셀의 X 전극에 인가되는 전압Vx는 제2 모드에서의 최종값을 유지한다.
시간 구간(665) 동안에, PDP 드라이버 회로는 제4 모드로 동작한다. 도 8의 (a)는 예시적 실시예에 따른 PDP 드라이버 회로의 제4 모드의 동작을 나타낸 도면이다.
제4 모드에서, 제1 서스테인 스위치(255), 제1 스캔 스위치(213), 제1 X 직렬 스위치(263), 제2 X 직렬 스위치(264)는 ON 상태에서 OFF 상태로 스위칭한다. 또한, 제2 X 공진 스위치(269)는 OFF 상태에서 ON 상태로 스위칭한다.
따라서, PDP 드라이버 회로의 Y 측 공진 경로는 제1 에너지 저장 캐패시터(811, 812, 813), 제2 Y 공진 스위치(814), 인덕터(825), 제1 스캔 스위치(213)의 프리휠링 다이오드(816)으로 구성된다. PDP 셀의 Y 전극의 전압 Vy의 값이 제1 에너지 저장 캐패시터(811, 812, 813)에 저장된 전압 (3/4)Vs 보다 높으므로, 에너지는 PDP 셀의 Y 전극으로부터 제1 에너지 저장 캐패시터(811, 812, 813)로 전달된다.
결국 PDP 셀의 Y 전극에 인가되는 전압은 Vs에서 Vs/2로 감소한다. 공진 경로는 사인파 전류 Ily2를 발생시킨다.
또한, PDP 드라이버 회로의 X 측 공진 경로는 제2 X 직렬 스위치(821), 인덕터(822) 및 제1 X 공진 스위치(823) 및 제2 에너지 저장 캐패시터(824)로 구성된다. X 측 공진 경로를 따라, PDP 셀의 X 단자에 인가된 전압 Vx는 Vs/2로 증가한다.
시간 구간(666) 동안에, PDP 드라이버 회로는 제5 모드로 동작한다. 도 8의 (b)는 예시적 실시예에 따른 PDP 드라이버 회로의 제5 모드의 동작을 나타낸 도면이다.
제5 모드에서, 제2 Y 공진 스위치(242), 제1 X 공진 스위치(268)는 ON 상태에서 OFF 상태로 스위칭한다. 또한, 제2 스캔 스위치(214) 및 제3 X 직렬 스위치(261)는 OFF 상태에서 ON 상태로 스위칭한다.
따라서, PDP 드라이버 회로의 Y 측 공진 경로는 제1 에너지 저장 캐패시터(831), 제1 Y 공진 스위치(241)의 프리휠링 다이오드(832), 인덕터(833), 제2 스캔 스위치(834)로 구성된다. PDP 셀의 Y 전극의 에너지가 제1 에너지 저장 캐패시터(831)로 전달되고, 인덕터 전류 Ily2가 회복된다. 결국 PDP 셀의 Y 전극에 인가되는 전압은 Vs/2에서 0으로 감소된다.
또한, PDP 드라이버 회로의 X 측 공진 경로는 제3 X 직렬 스위치(261), 인덕터(842) 및 제2 X 공진 스위치(269)의 프리휠링 다이오드(843) 및 제2 에너지 저장 캐패시터(844, 845, 846)으로 구성된다. X 측 공진 경로를 따라, PDP 셀의 X 단자에 인가된 전압 Vx는 Vs/2로 증가한다.
시간 구간(671) 동안에, PDP 드라이버 회로는 제6 모드로 동작한다. 제6 모드에서, PDP 셀의 Y 단자에 인가된 전압 Vy가 0으로 하강한 이후에, 제2 서스테인 스위치(249)는 ON 으로 스위칭한다. 따라서, PDP 셀의 Y 단자에 인가된 전압 Vy는 0을 유지한다. 또한, 제6 모드에서 제4 X 직렬 스위치(262)는 ON 상태로 스위칭한다. 따라서, PDP 셀의 X 단자에 인가된 전압 Vx는Vs로 유지된다.
시간 구간(672) 내지 시간 구간(677)에서 PDP 드라이버 회로는 다시 제1 모드 내지 제6 모드를 반복한다. PDP 드라이버 회로는 제1 모드 내지 제6 모드를 반복하여 서스테인 파형을 재생산할 수 있다.
도 1 내지 도 8에서 설명된 PDP 드라이버 회로는 스캔 IC의 스위칭 동작을 이용하여 PDP 셀에 전력을 공급한다. 따라서 패스 스위치를 필요로 하지 않는다. 도 1 내지 도 8에서 설명된 PDP 드라이버 회로는 상승 램프 스위치와 하강 램프 스위치를 Y 서스테인 회로와 직렬로 배치하여 상승, 하강 램프 파형을 생성한다.
도 1 내지 도 8에서 설명된 PDP 드라이버 회로는 서스테인 회로가 메인 파워 전송을 위한 전압-전류를 공급한다. 메인 파워 전송 경로에서 파워 스위치는 병렬로 연결된 반도체 소자들로 구현되어 고전력의 전류를 견딜 수 있다.
도 1 내지 도 8에서 설명된 PDP 드라이버 회로는 스캔 IC의 스위칭 동작에 따른 잇점을 취하므로, 종래의 PDP 드라이버 회로보다 개수가 감소한 저전력 스위칭 부품으로 디자인될 수 있다.
도 9는 예시적 실시에에 따른 PDP 드라이버 회로가 PDP 셀에 전력을 공급하는 방법을 단계별로 설명한 순서도이다.
단계(910)에서, PDP 드라이버 회로는 리셋 시간 구간 동안에 PDP 셀을 초기화하기 위한 리셋 파형을 생성한다. 리셋 시간 구간 동안에, PDP 드라이버 회로는 상승 램프 회로 및 하강 램프 회로를 이용하여 상승 구간 및 하강 구간을 포함하는 리셋 파형을 생성한다. 여기서, 상승 램프 회로 및 하강 램프 회로는 Y 서스테인 회로와 직렬로 연결된다.
일측에 따르면, Y 서스테인 회로는 상승 램프 회로 및 스캔 IC와 직렬로 연결된 제1 서스테인 스위치를 포함할 수 있다. 또한, Y 서스테인 회로는 하강 램프 회로와는 병렬로 연결되고, 스캔 IC와는 직렬로 연결된 제2 서스테인 스위치를 포함할 수 있다.
리셋 파형은 상승 램프 회로에 의해 생성되고, 선형적으로 상승하는 기울기를 가진 상승 램프파와 하강 램프 회로에 의해 생성되고, 선행적으로 감소하는 기울기를 가진 하강 램프파를 결합하여 생성될 수 있다. 상승 램프파는 하강 램프파에 앞서 발생하며, 고전압을 유도한다. 고전압에 의해 PDP 셀이 초기화되면, 하강 램프파가 발생하여 '0'이하의 전압을 유지한다.
단계(920)에서, PDP 드라이버 회로는 어드레싱 시간 구간 동안에 PDP 셀을 선택하기 위한 어드레싱 파형을 생성한다. PDP 드라이버 회로의 어드레싱 시간 구간 동안의 동작에 대해서는 도 5를 참고하여 설명한 바 있으므로, 구체적인 동작에 대해서는 생략하기로 한다.
단계(930)에서, PDP 드라이버 회로는 서스테인 시간 구간 동안에 PDP 셀에서 방전을 유도하기 위한 서스테인 파형을 생성한다.
제1 모드에서, 제2 서스테인 스위치(249), 제3 X 직렬 스위치(261) 및 제4 X 직렬 스위치(262)는 ON 상태에서 OFF 상태로 스위칭한다. 또한, 제1 Y 공진 스위치(241) 및 제2 X 공진 스위치(269)는 OFF 상태에서 ON 상태로 스위칭한다.
이경우에, 제1 에너지 저장 캐패시터(711)에 저장되었던 에너지가 PDP 셀(715)에 공급된다. 따라서, PDP 셀의 Y 전극에 인가되는 전압은 '0'에서 Vs/2로 증가한다. 또한, PDP 셀(715)의 X 전극에 인가되는 전압은 Vs에서 Vs/2로 감소한다.
제2 모드에서, 제1 Y 공진 스위치(241), 제2 X 공진 스위치(269)는 ON 상태에서 OFF 상태로 스위칭한다. 또한, 제1 스캔 스위치(213) 및 제2 X 직렬 스위치(264)는 OFF 상태에서 ON 상태로 스위칭한다.
따라서, PDP 셀(737)의 Y 전극에 인가되는 전압은 Vs/2에서 Vs로 증가하고, PDP 셀의 X 전극에 인가되는 전압은 Vs/2에서 '0'으로 감소한다.
제3 모드에서, 제1 서스테인 스위치(255) 및 제1 X 직렬 스위치(263)가 OFF 상태에서 ON 상태로 스위칭한다. 이 경우에, PDP 셀의 Y 전극에 인가되는 전압 Vy 및 PDP 셀의 X 전극에 인가되는 전압Vx는 제2 모드에서의 최종값을 유지한다.
제4 모드에서, 제1 서스테인 스위치(255), 제1 스캔 스위치(213), 제1 X 직렬 스위치(263), 제2 X 직렬 스위치(264)는 ON 상태에서 OFF 상태로 스위칭한다. 또한, 제2 X 공진 스위치(269)는 OFF 상태에서 ON 상태로 스위칭한다.
따라서, PDP 셀의 Y 전극에 인가되는 전압은 Vs에서 Vs/2로 감소한다. PDP 셀의 X 단자에 인가된 전압 Vx는 Vs/2로 증가한다.
제5 모드에서, 제2 Y 공진 스위치(242), 제1 X 공진 스위치(268)는 ON 상태에서 OFF 상태로 스위칭한다. 또한, 제2 스캔 스위치(214) 및 제3 X 직렬 스위치(261)는 OFF 상태에서 ON 상태로 스위칭한다.
PDP 셀의 Y 전극에 인가되는 전압은 Vs/2에서 0으로 감소된다. 또한, PDP 셀의 X 단자에 인가된 전압 Vx는 Vs/2로 증가한다.
제6 모드에서, PDP 셀의 Y 단자에 인가된 전압 Vy가 0으로 하강한 이후에, 제2 서스테인 스위치(249)는 ON 으로 스위칭하고, 제4 X 직렬 스위치(262)는 ON 상태로 스위칭한다. 따라서, PDP 셀의 Y 단자에 인가된 전압 Vy는 0을 유지하고, PDP 셀의 X 단자에 인가된 전압 Vx는Vs로 유지된다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110: 스캔 IC
120: Y 서스테인 회로
130: X 서스테인 회로
140: 상승 램프 회로
150; 하강 램프 회로

Claims (15)

  1. PDP 셀에 전력을 공급하는 PDP 드라이버 회로에 있어서,
    서로 직렬로 연결되고, 스위칭하여 서스테인 파형을 생성하는 제1 스캔 스위치 및 제2 스캔 스위치를 포함하고, 상기 PDP 셀의 Y 전극에 연결된 스캔 IC;
    서로 직렬로 연결된 제1 에너지 저장 캐패시터들과 상기 스캔 IC와 병렬로 연결된 제1 Y 공진 스위치 및 제2 Y 공진 스위치를 포함하고, 상기 스캔 IC와 병렬로 연결된 Y 서스테인 회로; 및
    상기 PDP 셀의 X 전극에 연결되고, 서로 직렬로 연결된 제2 에너지 저장 캐패시터들을 포함하는 X 서스테인 회로;
    상기 PDP 셀의 리셋 시간 구간에 상승 램프파를 생성하고, 상기 Y 서스테인 회로와 직렬로 연결된 상승 램프 회로; 및
    상기 리셋 시간 구간에 하강 램프파를 생성하고, 상기 상승 램프 회로 및 상기 Y 서스테인 회로와 직렬로 연결된 하강 램프 회로
    를 포함하고,
    상기 Y 서스테인 회로는
    상기 상승 램프 회로 및 상기 스캔 IC와 직렬로 연결된 제1 서스테인 스위치; 및
    상기 하강 램프 회로와는 병렬로 연결되고, 상기 스캔 IC와는 직렬로 연결된 제2 서스테인 스위치
    를 포함하는 PDP 드라이버 회로.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 Y 공진 스위치가 ON 상태로 스위칭되고,
    상기 제1 Y 공진 스위치, 상기 제1 Y 공진 스위치와 직렬로 연결된 인덕터, 상기 제2 스캔 스위치가 공진 회로를 형성하고,
    상기 에너지 저장 캐패시터에 저장된 에너지는 상기 형성된 공진 회로를 이용하여 상기 PDP 셀의 Y 전극에 공급되는 PDP 드라이버 회로.
  5. 제1항에 있어서,
    상기 제1 Y 공진 스위치가 OFF 상태로 스위칭되고,
    상기 제2 Y 공진 스위치와 병렬로 연결된 프리휠링 다이오드, 상기 프리휠링 다이오드와 직렬로 연결된 인덕터, 상기 제1 스캔 스위치가 공진 회로를 형성하고,
    상기 에너지 저장 캐패시터에 저장된 에너지는 상기 형성된 공진 회로를 이용하여 상기 PDP 셀의 Y 전극에 공급되는 PDP 드라이버 회로.
  6. 제1항에 있어서,
    상기 제1 서스테인 스위치가 ON 상태로 스위칭되고,
    상기 제1 서스테인 스위치 및 상기 제1 스캔 스위치를 통해 상기 Y 서스테인 회로에 공급되는 서스테인 전압이 상기 Y 전극에 공급되는 PDP 드라이버 회로.
  7. 제1항에 있어서,
    상기 제2 Y 공진 스위치는 ON 상태로 스위칭되고,
    상기 제2 Y 공진 스위치, 상기 제2 Y 공진 스위치와 직렬로 연결된 인덕터, 상기 제1 스캔 스위치가 공진 회로를 형성하고,
    상기 PDP 셀의 Y 전극의 전압은 상기 형성된 공진 회로를 이용하여 상기 에너지 저장 캐패시터에 저장되는 PDP 드라이버 회로.
  8. 제1항에 있어서,
    상기 제2 Y 공진 스위치는 OFF 상태로 스위칭하고,
    상기 제1 Y 공진 스위치와 병렬로 연결된 프리휠링 다이오드, 상기 프리휠링 다이오드와 직렬로 연결된 인덕터, 상기 제2 스캔 스위치가 공진 회로를 형성하고,
    상기 PDP 셀의 Y 전극의 전압은 상기 형성된 공진 회로를 이용하여 상기 에너지 저장 캐패시터에 저장되는 PDP 드라이버 회로.
  9. 서로 직렬로 연결되고, 스위칭하여 서스테인 파형을 생성하는 제1 스캔 스위치 및 제2 스캔 스위치를 포함하고, PDP 셀의 Y 전극에 연결된 스캔 IC;
    서로 직렬로 연결된 제1 에너지 저장 캐패시터들과 상기 스캔 IC와 병렬로 연결된 제1 Y 공진 스위치 및 제2 Y 공진 스위치를 포함하고, 상기 스캔 IC와 병렬로 연결된 Y 서스테인 회로; 및
    상기 PDP 셀의 X 전극에 연결되고, 서로 직렬로 연결된 제2 에너지 저장 캐패시터들을 포함하는 X 서스테인 회로
    를 포함하는 PDP 드라이버 회로를 이용하여 PDP 셀에 전력을 공급하는 방법에 있어서,
    상기 Y 서스테인 회로와 직렬로 연결된 상승 램프 회로를 이용하여 상기 PDP 셀의 리셋 시간 구간에 상승 램프파를 생성하는 단계; 및
    상기 상승 램프 회로 및 상기 Y 서스테인 회로와 직렬로 연결된 하강 램프 회로를 이용하여 상기 리셋 시간 구간에 하강 램프파를 생성하는 단계
    를 더 포함하는 PDP 셀에 전력을 공급하는 방법.
  10. 제9항에 있어서,
    상기 제1 Y 공진 스위치가 ON 상태로 스위칭되고,
    상기 제1 Y 공진 스위치, 상기 제1 Y 공진 스위치와 직렬로 연결된 인덕터, 상기 제2 스캔 스위치가 공진 회로를 형성하고,
    상기 에너지 저장 캐패시터에 저장된 에너지는 상기 형성된 공진 회로를 이용하여 상기 PDP 셀의 Y 전극에 공급되는 단계;
    를 더 포함하는 PDP 셀에 전력을 공급하는 방법.
  11. 제9항에 있어서,
    상기 제1 Y 공진 스위치가 OFF 상태로 스위칭되고,
    상기 제2 Y 공진 스위치와 병렬로 연결된 프리휠링 다이오드, 상기 프리휠링 다이오드와 직렬로 연결된 인덕터, 상기 제1 스캔 스위치가 공진 회로를 형성하고,
    상기 에너지 저장 캐패시터에 저장된 에너지는 상기 형성된 공진 회로를 이용하여 상기 PDP 셀의 Y 전극에 공급되는 단계;
    를 더 포함하는 PDP 셀에 전력을 공급하는 방법.
  12. 제9항에 있어서,
    상기 상승 램프 회로 및 상기 스캔 IC와 직렬로 연결된 제1 서스테인 스위치가 ON 상태로 스위칭되고,
    상기 제1 서스테인 스위치 및 상기 제1 스캔 스위치를 통해 상기 Y 서스테인 회로에 공급되는 서스테인 전압이 상기 Y 전극에 공급되는 단계;
    를 더 포함하는 PDP 셀에 전력을 공급하는 방법.
  13. 제9항에 있어서,
    상기 제2 Y 공진 스위치는 ON 상태로 스위칭되고,
    상기 제2 Y 공진 스위치, 상기 제2 Y 공진 스위치와 직렬로 연결된 인덕터, 상기 제1 스캔 스위치가 공진 회로를 형성하고,
    상기 PDP 셀의 Y 전극의 전압은 상기 형성된 공진 회로를 이용하여 상기 에너지 저장 캐패시터에 저장되는 단계;
    를 더 포함하는 PDP 셀에 전력을 공급하는 방법.
  14. 제9항에 있어서,
    상기 제2 Y 공진 스위치는 OFF 상태로 스위칭하고,
    상기 제1 Y 공진 스위치와 병렬로 연결된 프리휠링 다이오드, 상기 프리휠링 다이오드와 직렬로 연결된 인덕터, 상기 제2 스캔 스위치가 공진 회로를 형성하고,
    상기 PDP 셀의 Y 전극의 전압은 상기 형성된 공진 회로를 이용하여 상기 에너지 저장 캐패시터에 저장되는 단계
    를 더 포함하는 PDP 셀에 전력을 공급하는 방법.
  15. 제9항 내지 제14항 중에서 어느 하나의 항의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터 판독 가능한 기록 매체.
KR20130100117A 2013-08-23 2013-08-23 Pdp 구동 회로 및 방법 KR101492454B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130100117A KR101492454B1 (ko) 2013-08-23 2013-08-23 Pdp 구동 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130100117A KR101492454B1 (ko) 2013-08-23 2013-08-23 Pdp 구동 회로 및 방법

Publications (1)

Publication Number Publication Date
KR101492454B1 true KR101492454B1 (ko) 2015-02-12

Family

ID=52593345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130100117A KR101492454B1 (ko) 2013-08-23 2013-08-23 Pdp 구동 회로 및 방법

Country Status (1)

Country Link
KR (1) KR101492454B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040067256A (ko) * 2003-01-22 2004-07-30 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR20050111272A (ko) * 2004-05-21 2005-11-24 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치
KR20070024029A (ko) * 2005-08-25 2007-03-02 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080089104A (ko) * 2007-03-31 2008-10-06 세종대학교산학협력단 플라즈마 디스플레이 패널의 구동 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040067256A (ko) * 2003-01-22 2004-07-30 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR20050111272A (ko) * 2004-05-21 2005-11-24 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치
KR20070024029A (ko) * 2005-08-25 2007-03-02 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080089104A (ko) * 2007-03-31 2008-10-06 세종대학교산학협력단 플라즈마 디스플레이 패널의 구동 장치 및 방법

Similar Documents

Publication Publication Date Title
JP2007086741A (ja) プラズマディスプレイ装置及びプラズマディスプレイ装置の駆動方法
KR101492454B1 (ko) Pdp 구동 회로 및 방법
JP2005338842A (ja) プラズマディスプレイ装置
JP2006163390A (ja) エネルギー回収回路及びこれを用いたエネルギー回収方法
KR100582205B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100499085B1 (ko) 에너지 회수회로 및 그의 구동방법
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
JP2006243713A (ja) プラズマディスプレイパネルの駆動装置
JP2005173596A (ja) ディスプレイパネルのランプ型リセット波形の生成装置及びその設計方法
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100625498B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100753834B1 (ko) 플라즈마 디스플레이 패널의 스캔 구동 장치 및 구동 방법
JP2004318161A (ja) プラズマディスプレイとそのエネルギー回収方法及び駆動回路
KR101058142B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100649724B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
JP4887722B2 (ja) プラズマディスプレイパネルの駆動方法
KR100508244B1 (ko) 에너지 회수장치
KR100511793B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
EP1777677B1 (en) Method of driving plasma display apparatus
KR100641734B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
JP2007011099A (ja) 容量性負荷駆動回路
KR100547978B1 (ko) 에너지 회수방법
JP3930887B2 (ja) プラズマディスプレイパネルの駆動装置
KR101064435B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181122

Year of fee payment: 5