JP2004326074A - プラズマディスプレイパネル及びその駆動方法 - Google Patents

Abstract

【課題】 プラズマディスプレイパネルを駆動する方法に関する。
【解決手段】 アドレス期間で、走査パルスとアドレスパルスによって選択された放電セルで放電が起き、壁電荷が形成され、サステイン期間で走査電極にセットアップパルスが印加される。セットアップパルスが印加される際、維持電極と走査電極の壁電圧とセットアップパルスの電圧により、維持電極と走査電極の間で放電が起こる。セットアップパルスが下降する時に、維持電極と走査電極の間で自己放電が起こり、空間電荷が形成される。維持電極と走査電極にサステインパルスが印加され、空間電荷とサステインパルスによって維持放電が起こり、維持放電の以降にも空間電荷が形成され、この空間電荷が残っている状態で、次のサステインパルスが印加されて維持放電が起こる。
【選択図】 図５

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ）及びその駆動方法に関するものである。

最近、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、プラズマディスプレイパネルなどの平面表示装置が活発に開発されている。これら平面表示装置の中でプラズマディスプレイパネルは、他の平面表示装置に比べて輝度及び発光効率が高く、視野角が広いという長所がある。したがって、プラズマディスプレイパネルは、４０インチ以上の大型表示装置で従来の陰極線管（ＣＲＴ）を代替する表示装置として脚光を浴びている。

プラズマディスプレイパネルは、気体放電によって生成されたプラズマを用いて文字又は映像を表示する平面表示装置であって、その大きさによって数十から数百万個以上の画素がマトリックス形態に配列されている。まず、図１及び図２を参照してプラズマディスプレイパネルの構造について説明する。

図１はプラズマディスプレイパネルの一部斜視図であり、図２はプラズマディスプレイパネルの電極配列図である。

図１に示したようにプラズマディスプレイパネルは、互いに対向して離れている二枚のガラス基板１、６を含む。まず、第1基板であるガラス基板１上には走査電極４と維持電極５が対をなして平行に複数対形成されており、走査電極４と維持電極５は誘電体層２及び保護膜３で覆われている。次に、第２基板であるガラス基板６上には複数のアドレス電極８が形成されており、アドレス電極８は絶縁体層７で覆われている。アドレス電極８の間を埋める絶縁体層７の上には、アドレス電極８に平行な隔壁９が形成されている。また、絶縁体層７の表面及び隔壁９の両側面に蛍光体１０が形成されている。ガラス基板１、６は、走査電極４とアドレス電極８が直交し、維持電極５とアドレス電極８も直交するように、放電空間１１を隔てて対向配置されている。走査電極４及び維持電極５がアドレス電極８と交差する部分にある放電空間１１と、これら３種の電極とが放電セル１２を形成する。

そして図２に示したように、プラズマディスプレイパネルの電極はｎ×ｍのマトリックス構成を有している。列（縦）方向に長いアドレス電極（Ａ１−Ａｍ）が横に並んで配置されており、行（横）方向に長いｎ行の走査電極（Ｙ１−Ｙｎ）及び維持電極（Ｘ１−Ｘｎ）が縦に並んで交互に配置されている。

次に、図３、図４（ａ）乃至図４（ｄ）を参照して、プラズマディスプレイパネルの従来の駆動方法について説明する。

図３は従来技術によるプラズマディスプレイパネルの駆動波形図を示し、1周期をリセット期間、アドレス期間、維持放電（サステイン）期間に分割している。また、リセット期間を３個の時間区間に分けて、その状態を図４（ｂ）乃至図４（ｄ）に示す。これは、従来駆動方法を使用する場合の各区間での壁電荷の分布を示す図である。つまり、図４（ａ）乃至図４（ｄ）は、各々図３に示した駆動波形の（ａ）乃至（ｄ）部分に該当する電荷分布を示す図である。

一般にプラズマディスプレイパネルは、１フレームを複数のサブフィールドに分けて駆動され、サブフィールドの放電有無の組み合わせによって階調（輝度）が表現される。各サブフィールドは、図３に示したように、リセット期間、アドレス期間、サステイン期間からなっている。リセット期間は、以前の維持放電によって形成された壁電荷を消去し、次のアドレス放電を安定的に遂行するために壁電荷を設定する役割を果たす。アドレス期間は、パネルを構成する各セル毎に、点灯されるセルと点灯されないセルを指定して、点灯されるセル（アドレシングされたセル）に壁電荷を蓄積する動作を行う期間である。サステイン期間は、アドレシングされたセルに実際に画像を表示するための維持放電を遂行する期間である。

サステイン期間で維持放電が起これば、維持及び走査電極に壁電荷が形成されて蓄積される。そして、この壁電荷によって形成される壁電圧と、サステイン期間で交互に印加されるサステインパルスによって放電セルが再び維持放電される。このような過程が継続して繰り返されることにより、一定の回数の維持放電がサステイン期間で起こる。このように従来技術では、走査及び維持電極に形成されて保存される壁電荷のメモリ機能が利用されて維持放電が起こる。

再び図３を見れば、従来のリセット区間は、消去期間、ランプ上昇期間及びランプ下降期間からなる。

（１）維持放電の終了
最後の維持放電が終われば、図４（ａ）に示したように、維持電極（Ｘ）には（＋）電荷、走査電極（Ｙ）には（−）電荷が蓄積される。そして、サステイン期間の間にアドレス電圧は０Ｖを維持しているが、内部的には常に維持放電の中間電圧を維持しようとするので、アドレス電極（Ａ）には多量の（＋）電荷が蓄積されているようになる。

（２）消去期間
維持放電が終われば、維持電極（Ｘ）に０Ｖから＋Ｖｅ電圧に向かってなだらかに上昇する消去ランプ電圧が印加される。そうなると維持電極（Ｘ）と走査電極（Ｙ）に形成された壁電荷は次第に消去され、図４（ｂ）の状態のようになる。

（３）ランプ上昇期間
この期間には、アドレス電極（Ａ）及び維持電極（Ｘ）を０Ｖに維持し、走査電極（Ｙ）には、維持電極（Ｘ）に対して放電開始電圧以下である電圧Ｖｓから放電開始電圧を超える電圧であるＶｓｅｔに向かってなだらかに上昇するランプ電圧を印加する。このランプ電圧が上昇する間に全ての放電セルでは、走査電極（Ｙ）からアドレス電極（Ａ）及び維持電極（Ｘ）に各々１回目の微弱なリセット放電が起こる。その結果、図４（ｃ）に示したように走査電極（Ｙ）に（−）壁電荷が蓄積され、同時にアドレス電極（Ａ）及び維持電極（Ｘ）には（＋）壁電荷が蓄積される。

（４）Ｙランプ下降区間
次に、リセット期間の後半には維持電極（Ｘ）を定電圧（Ｖｅ）に維持した状態で、走査電極（Ｙ）には、維持電極（Ｘ）に対して放電開始電圧以下である電圧Ｖｓから放電開始電圧を超える０Ｖに向ってなだらかに下降するランプ電圧を印加する。このランプ電圧が下降する間、再び全ての放電セルでは２回目の微弱なリセット放電が起こる。その結果、図４（ｄ）に示したように、走査電極（Ｙ）の（−）壁電荷が減少し、維持電極（Ｘ）は極性が反転されて微弱な（−）電荷が蓄積される。また、アドレス電極（Ａ）の（＋）壁電荷はアドレス動作に適当な値に調整される。

このように従来は、リセット期間を通じて維持電極（Ｘ）、走査電極（Ｙ）及びアドレス電極（Ｙ）の状態を、アドレス期間でアドレシングするのに、適切な状態にする。しかしながら、従来の駆動方法では、全てのサブフィールドごとにリセット期間が必ず入らなければならないため、アドレス期間が短縮されるようになる。高解像度の画面を走査するためにはアドレス期間が長くなければならないが、従来技術では高解像度の画面を表現することには無理があった。また、リセット期間では２回の放電が起こるため、点灯されない放電セルでも無条件一定の放電が存在し、画面全体のコントラストが落ちる。

本発明が目的とする技術的課題は、リセット期間を省略することができるプラズマディスプレイパネルの駆動方法を提供することにある。

本発明の一つの特徴によれば、対向する第１基板と第２基板があり、第１基板上に各々並べて形成される複数の第１電極及び第２電極、そして第１電極及び第２電極に交差して第２基板上に形成される複数の第３電極を含むプラズマディスプレイパネルの駆動方法が提供される。この駆動方法によれば、一つのサブフィールドは、複数の放電セルのうちの選択しようとする放電セルに壁電荷を形成するアドレス期間と、選択された放電セルを放電させるサステイン期間からなる。サステイン期間は、第１電極を第１電圧にした状態で第２電極に第１パルスを印加する段階、そして第１電極と第２電極の間の電圧差を第２電圧とするサステインパルスを第１電極と第２電極に交互に印加する段階を含む。この時、第２電圧は、第１パルスと第１電圧の間の電圧差より小さい。

そして、サステイン期間以降に、次のサブフィールドのアドレス期間が連結されることができる。

この時、アドレス期間の間に選択された放電セルでは第１電圧及び第１パルスによって放電が起こり、第１空間電荷が形成され、第１空間電荷は、第２電圧によって放電セルが放電できるようにする。

そして、サステインパルスは、選択された放電セルで放電が起こった後に、第２空間電荷を生成し維持できる程度の幅を有するのが好ましい。また、第２空間電荷が、放電セルが第２電圧によって放電される程に放電セルに残留している場合、第１電極又は第２電極にサステインパルスが印加されるのが良い。

第１パルスは、一定の期間第３電圧レベルを有する矩形波であり得る。この時、第３電圧レベルと第１電圧レベルの差は、選択された放電セルに形成されている壁電荷によって形成される電圧と共に、第１電極と第２電極の間の放電を起こすことができる範囲以内であるのが好ましい。または、第１パルスは、第３電圧レベルまで漸進的に上昇する波形でもあり得る。

そして、サステインパルスは、選択された放電セルで放電が起こった後に、第１電極と前記第２電極に壁電荷が形成されることができる程度の幅を有することもできる。この時、サステイン期間に第２電極に印加される最後のパルスは、第１電極と第２電極に壁電荷が形成できない程度の幅を有するのが好ましい。

本発明の他の特徴によれば、第１及び第２基板、第１基板上に各々並べて形成される複数の第１電極及び第２電極、第１電極及び第２電極に交差して第２基板上に形成される複数の第３電極、そして駆動回路を含むプラズマディスプレイパネルが提供される。駆動回路は、一つのサブフィールドをアドレス期間とサステイン期間で駆動する。そして、サステイン期間の間、駆動回路は、第１電極を第１電圧に維持した状態で第２電極にセットアップパルスを印加し、所定の周波数を有する第１サステインパルスと第２サステインパルスを各々第１電極と第２電極に印加する。

この時、セットアップパルスは、選択された放電セルで第１電極と第２電極の間の放電を起こして第１空間電荷を形成できる波形を有する。第１サステインパルスがハイレベルの電圧を有する場合の第１サステインパルスと第２サステインパルスの電圧レベルの差、及び第２サステインパルスがハイレベルの電圧を有する場合の第２サステインパルスと第１サステインパルスの電圧レベルの差は、第２電圧レベルである。そして、第２電圧レベルは、前記第１空間電荷を準備電荷として、第１電極と第２電極の間の放電を起こすことができる範囲以内である。

第１及び第２サステインパルスによって第２電圧が形成される期間は、第１電極と第２電極の間の放電によって放電セルに第２空間電荷が形成できる範囲以内であるのが好ましい。この時、第２空間電荷は、レベル転換された第１及び第２サステインパルスによって形成される第２電圧で第１電極と第２電極の間の放電が起こすことができる準備電荷として作用する。そして、第１及び第２サステインパルスの周波数は、第２空間電荷が第１電極と第２電極の間の放電の準備電荷として作用できる程度に残留している範囲であるのが良い。

本発明の他の特徴によれば、複数の放電セルのうちの選択しようとする放電セルに壁電荷を形成し、選択された放電セルを放電させてプラズマディスプレイパネルを駆動する方法が提供される。まず、選択された放電セルで第１空間電荷を形成できるセットアップパルスを放電セルに印加する。次に、セットアップパルスによって形成された第１空間電荷を準備電荷として、選択された放電セルを放電させることができる範囲の電圧レベルを有するサステインパルスを放電セルに印加する。

この時、前記サステインパルスによって前記選択された放電セルが放電された後で、第２空間電荷が形成されるのが好ましい。そして、サステインパルスによって形成された第２空間電荷を準備電荷として選択された放電セルが放電できるように、第２空間電荷が残っている範囲でサステインパルスをレベル転換し、放電セルに印加することが良い。

本発明のまた他の特徴によれば、映像信号を実現する一つのフレームを複数のサブフィールドに分け、複数の放電セルが形成されているプラズマディスプレイパネルを駆動する方法が提供される。サブフィールドは、複数の放電セルのうちの選択しようとする放電セルに壁電荷を形成するアドレス期間と、選択された放電セルをメモリ機能を用いずに維持放電させるサステイン期間を含む。そして、サステイン期間は、アドレス期間の間選択された放電セルを放電させるパルスを印加する段階、そして、前での放電を準備放電として放電セルを交互に維持放電させることができるサステインパルスを印加する段階を含む。

この時、一つのサブフィールドのサステイン期間の後に、次のサブフィールドのアドレス期間が直ちに連結されるのが好ましい。

本発明のまた他の特徴によれば、第１及び第２基板、第１基板上に各々並べて形成される複数の第１電極及び第２電極、第１電極及び第２電極に交差して前記第２基板上に形成される複数の第３電極、そして隣接した第１電極、第２電極及び第３電極によって形成される複数の放電セルを維持放電させる駆動回路を含むプラズマディスプレイパネルの提供される。駆動回路で放電セルを維持放電させるために供給されるサステインパルスの周波数が５００ＫＨｚ以上である。

この時、周波数は７００ＫＨｚ以上、又は７００ＫＨｚから１ＭＨｚの間の範囲を有することができる。

本発明によれば、従来技術でのリセット期間を省略することができる。省略されたリセット期間に該当する時間をアドレス期間に適用すれば、アドレス期間を延長することができるので、高解像度の画面に対するアドレシングができるようになる。また、空間電荷を用いて維持放電を遂行すればサステインパルスの周期が減るので、サステイン期間を減らすことができる。このように、サステイン期間が減りリセット期間が除去されれば、１フレームに多くの数のサブフィールドを割り当てることができるので高階調の表現が可能になり、疑似輪郭を減らすことができる。そして、選択されない放電セルではいかなる放電も存在しないので、コントラストを向上させることができる。

以下、添付した図面を参考として、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異した形態に実現でき、ここで説明する実施例に限定されない。図面から本発明を明確に説明するために、説明と関係のない部分は省略した。明細書全体を通じて類似した部分については同一な図面符号を付けた。

それでは、本発明の実施例によるプラズマディスプレイパネルの駆動方法について図面を参照して詳細に説明する。

図５は、本発明の第１実施例によるプラズマディスプレイパネルの駆動波形図である。図６（ａ）乃至図６（ｄ）は図５の駆動波形による壁電荷分布図であり、図７は、図５のＹ電極駆動波形でセットアップパルス５３による放電を示す図である。

図５に示したように、本発明の第１実施例によるプラズマディスプレイパネルの駆動方法において、一つのサブフィールドはアドレス期間とサステイン期間からなり、従来技術でのリセット期間が除去されている。

アドレス期間で、走査電極（Ｙ）には順次に走査パルス５１が印加され、アドレス電極（Ａ）にはアドレスパルス５２が印加される。そして、維持電極（Ｘ）にはＶｅ電圧が印加されている。この時、走査パルス５１が印加される走査電極とアドレスパルス５２が印加されるアドレス電極（Ａ）によって形成される放電セルでアドレス放電が発生する。このアドレス放電により、放電セルには壁電荷が形成される。

サステイン期間では、走査電極（Ｙ）にまずセットアップパルス５３が印加される。以降、維持電極（Ｘ）と走査電極（Ｙ）に各々第1と第２のサステインパルス５４、５５が交互に印加され、サステインパルスを印加しない期間は当該電極電圧をローレベルにする。セットアップパルス５３によってアドレス期間で壁電荷が形成された放電セルで放電が起こり、壁電荷状態が変更される。変更された壁電荷状態は、以降に印加されるサステインパルス５４、５５によって維持放電が起こることができる状態である。そして、アドレス期間でアドレス放電が起こらない放電セルでは、セットアップパルス５３によって放電が起こらず、これにより、以降にサステインパルス５４、５５が印加されても維持放電が起こらない。

そして、プラズマディスプレイパネルは、アドレス電極（Ａ）にアドレスパルス５２を印加するアドレス駆動回路、そして走査電極（Ｙ）と維持電極（Ｘ）に走査パルス５１、セットアップパルス５３及びサステインパルス５４、５５を印加する走査/維持駆動回路を含む。

以下では、図５、図６（ａ）乃至図６（ｄ）、図７を参照して、アドレスパルスと走査パルスが印加されて選択された放電セルでの放電過程について詳しく説明する。そして、図５、図６（ａ）乃至図６（ｄ）では、説明の便宜上、Ｖｅ電圧、走査パルス及びアドレスパルスが各々印加される維持電極（Ｘ）、走査電極（Ｙ）及びアドレス電極（Ａ）からなる一つの放電セルだけを示した。

図５を見れば、アドレス期間では、維持電極（Ｘ）にはＶｅ電圧が印加され、走査電極（Ｙ）にはＶｓｃ電圧を有する走査パルス５１が印加され、アドレス電極（Ａ）にはＶａ電圧を有するアドレスパルス５２が印加される。維持電極（Ｘ）の電圧（Ｖｅ）とアドレス電極（Ａ）の電圧（Ｖａ）は基準電圧（図５では０Ｖ）より高い電圧であり、走査電極の電圧（Ｖｓｃ）は基準電圧より低い電圧である。そして、Ｖａ電圧は、Ｖｓｃ電圧との差によってアドレス電極（Ａ）と走査電極（Ｙ）の間で面放電を起こすことができる程度の電圧であり、Ｖｅ電圧とＶｓｃ電圧との差は、維持電極（Ｘ）と走査電極（Ｙ）の間での放電開始電圧より低い。

したがって、アドレス電極（Ａ）の電圧（Ｖａ）と走査電極（Ｙ）の電圧（Ｖｓｃ）の電圧差により、アドレス電極（Ａ）と走査電極（Ｙ）の間で放電が起こる。そして、アドレス電極（Ａ）と走査電極（Ｙ）の間での放電を準備放電として、走査電極（Ｙ）と維持電極（Ｘ）の間でも放電が起こる。アドレス電極（Ａ）と走査電極（Ｙ）の間の放電及び維持電極（Ｘ）と走査電極（Ｙ）の間の放電により、図６（ａ）に示したように、アドレス電極（Ａ）及び維持電極（Ｘ）には（−）電荷が蓄積され、走査電極（Ｙ）には多量の（＋）電荷が蓄積される。

次に、図５、図６（ｂ）及び図７を見れば、走査電極（Ｙ）に高い電圧（Ｖｒ）を有するセットアップパルス５３が印加され、維持電極（Ｘ）及びアドレス電極（Ａ）には基準電圧が印加される。セットアップパルス５３が上昇する時、維持電極（Ｘ）と走査電極（Ｙ）の壁電荷による壁電圧とセットアップパルスの電圧（Ｖｒ）により、維持電極（Ｘ）と走査電極（Ｙ）の間で主に放電が起こる。この時、高い電圧のセットアップパルス５３により、アドレス期間で形成された（−）電荷より多量の（−）電荷が形成され、図６（ｂ）に示したように、維持電極と走査電極に各々多量の（＋）電荷と（−）電荷が蓄積される。

そして図７に示したように、走査電極（Ｙ）に印加されたセットアップパルス５３が下降する時、維持電極（Ｘ）と走査電極（Ｙ）に蓄積された壁電荷により、維持電極（Ｘ）と走査電極（Ｙ）の間で自己放電が起こる。このような自己放電により、図６（ｃ）に示したように放電セルで空間電荷が形成される。

次に、空間電荷が形成されている放電セルの維持電極（Ｘ）にＶｓ電圧を有するサステインパルス５４が印加され、走査電極（Ｙ）には基準電圧（０Ｖ）が印加される。この時、空間電荷は準備電荷として作用し、維持放電を開始できる電圧を低くする。このように、放電セルに空間電荷が残留している状態で放電開始電圧（Ｖｆ）より低い電圧（Ｖｓ）が印加されると、空間電荷とＶｓ電圧によって形成される実効電圧が放電開始電圧（Ｖｆ）以上になり、維持放電が起こる。この時、Ｖｓ電圧はサステイン期間で維持放電を起こすことができる最小電圧であり、以下、サステイン電圧という。

そして、サステインパルス５４がＶｓ電圧を維持する期間が短いと、図６（ｄ）に示したように、維持放電によって生成される電荷は維持電極（Ｘ）及び走査電極（Ｙ）に蓄積されず、空間電荷として放電セルに残留する。

維持電極（Ｘ）に印加されたサステインパルス５４によって生成された空間電荷が放電セルに残留している状態で、Ｖｓ電圧を有するサステインパルス５５が走査電極（Ｙ）に印加される。そうなると、前述したように、空間電荷とＶｓ電圧によって形成される実効電圧が放電開始電圧（Ｖｆ）以上になり、放電セルで維持放電が起こる。そして、走査電極（Ｙ）に印加されたサステインパルス５４も、Ｖｓ電圧を維持する期間が短いと、維持放電により生成される電荷は維持電極（Ｘ）及び走査電極（Ｙ）に蓄積されず、空間電荷として放電セルに残留する。このように第１実施例によれば、従来技術のように維持電極（Ｘ）及び走査電極（Ｙ）に維持放電による壁電荷がほとんど蓄積されず、単に放電セルで短時間存在する空間電荷が用いられて維持放電が起こる。つまり、従来技術のように壁電荷のメモリ機能を用いなくても維持放電を起こすことができる。ただし、本発明の第１実施例でもある程度の壁電荷が形成されることはあるが、このような壁電荷が従来技術で説明したメモリ効果に用いられるほどではない。

本発明の第１実施例によれば、一つのサブフィールドのサステイン期間が終わった場合に、維持電極（Ｘ）と走査電極（Ｙ）に壁電荷が形成されていないので、従来技術のリセット期間が必要なくなる。つまり、サステイン期間が終わった後、直ちにアドレス期間の動作を実効すればよい。

このように本発明の第１実施例による駆動波形のサステイン期間では、まず、選択された放電セルにセットアップパルスが印加されて空間電荷が形成される。次に、空間電荷が放電セルに残留している状態でサステインパルスが印加されて維持放電が起こる。この時、サステインパルスは、放電によって形成された電荷が維持電極（Ｘ）と走査電極（Ｙ）に蓄積されない程度に短い幅を有するのが好ましい。また、維持放電により形成された空間電荷が残留している状態でサステインパルスが再び印加できるように、サステインパルスは短い周期（高い周波数）を有するのが好ましい。

次に、図８、図９（ａ）乃至図９（ｄ）を参照して、アドレスパルスが印加されなかったために選択されなかった放電セルについて説明する。

図８は、選択されない放電セルに印加される駆動波形図であり、図９（ａ）乃至図９（ｄ）は、図８の駆動波形による壁電荷分布図である。

図８に示したように、選択されない放電セルのアドレス電極（Ａ）にはアドレスパルスが印加されない。そうなるとアドレス電極（Ａ）と走査電極（Ｙ）の間で放電が起こらない。また、維持電極（Ｘ）と走査電極（Ｙ）の間の電圧差（Ｖｅ−Ｖｓｃ）は放電開始電圧（Ｖｆ）より低いので、維持電極（Ｘ）と走査電極（Ｙ）の間で放電が起こらない。したがって、図９ａに示したように走査電極（Ｙ）に走査パルス５１だけ印加された状態では、壁電荷が形成されない。

次に、サステイン期間でセットアップパルス５３が走査電極（Ｙ）に印加される時、維持電極（Ｘ）と走査電極（Ｙ）に壁電荷がないので、セットアップパルス５３の電圧（Ｖｒ）だけで維持電極（Ｘ）と走査電極（Ｙ）の間で放電は起こらない。したがって、図９ｂに示したように、セットアップパルス５３が印加された状態で壁電荷が形成されない。そして、セットアップパルス５３が下降する時も、維持電極（Ｘ）と走査電極（Ｙ）に蓄積されている壁電荷がないので放電は起こらず、したがって、図９（ｃ）に示したように放電セルに空間電荷が形成されない。

そして、放電開始電圧（Ｖｆ）より低い電圧（Ｖｓ）を有するサステインパルス５４が維持電極（Ｘ）に印加される際、放電セルに空間電荷がないので維持放電は起こらない。したがって、図９（ｄ）に示したように、放電セルに空間電荷も形成されない。

このように、アドレス期間でアドレスパルス５２が印加されない放電セルでは放電が起こらないので壁電荷が形成されず、セットアップパルス５３によって放電セルで空間電荷は形成されない。このように、準備電荷として作用する空間電荷が形成されていなければ、放電開始電圧（Ｖｆ）より低い電圧（Ｖｓ）を有するサステインパルスが維持電極（Ｘ）及び走査電極（Ｙ）に交互に印加されても、維持放電は起こらない。

このように本発明の第１実施例によれば、従来技術でのリセット期間を除去することができ、また、サステインパルスの周波数が大きいので、サステイン期間を減らすことができる。リセット期間を除去しサステイン期間を減らせば、アドレス期間を延長させることができるので高解像度を実現することができる。また、１フレームに多くの数のサブフィールドを割り当てることができるので高階調の表現が可能になり、疑似輪郭を減らすことができる。そして、サステインパルスの周波数が大きいので、一つのサブフィールドに入るサステインパルスの個数を多くすることもできる。また、選択されない放電セルではいかなる放電も存在しないので、コントラストを向上させることができる。

本発明の第１実施例では、セットアップパルスとしてＶｒ電圧状態の幅が長い矩形波を用いたが、これとは異なる波形を用いることもできる。以下では、このような実施例について図１０乃至図１２を参照して詳しく説明する。

図１０乃至図１２は、各々本発明の第２乃至第４実施例によるプラズマディスプレイパネルの駆動波形図である。

図１０を見れば、本発明の第２実施例による駆動波形におけるセットアップパルスは、Ｖｒ電圧状態の幅が短い矩形波である。セットアップパルスのＶｒ電圧により、維持電極（Ｘ）と走査電極（Ｙ）の間で放電が起こるが、セットアップパルスの幅が短いので、放電によって形成された電荷が維持電極（Ｘ）及び走査電極（Ｙ）に壁電荷として蓄積されずに空間電荷として残る。

図１１を見れば、本発明の第３実施例による駆動波形でのセットアップパルスは、漸進的に増加するランプ波形である。走査電極（Ｙ）に印加される電圧がＶｒ電圧に向かってなだらかに上昇すれば、走査電極（Ｙ）と維持電極（Ｘ）の間で放電が起こり、走査電極（Ｙ）と維持電極（Ｘ）に壁電荷が蓄積される。そして、ランプ波形が基準電圧まで落ちる時に走査電極（Ｙ）と維持電極（Ｘ）に蓄積され、壁電荷によって自己放電が起こって、放電セルに空間電荷が形成される。

図１２に示したように、本発明の第４実施例による駆動波形でのセットアップパルスは、丸く増加するラウンド波形である。ラウンド波形による放電現象は図１１のランプ波形に類似しているので、これに対する説明は省略する。

本発明の第１乃至第４実施例で用いたセットアップパルス以外に、アドレス期間で形成された壁電荷による電圧と共に空間電荷を形成することができるのであれば、他のセットアップパルスを用いることもできる。

そして、本発明の第１乃至第４実施例では、サステイン期間でも空間電荷を用いて維持放電を起こしたが、これとは異なり、サステイン期間では、壁電荷を用いて維持放電を起こすこともできる。以下では、このような実施例について図１３を参照して詳しく説明する。

図１３は、本発明の第５実施例によるプラズマディスプレイパネルの駆動波形図である。

本発明の第５実施例でのサステインパルス５４、５５の幅は、第１実施例でのサステインパルス５４、５５の幅より長い。したがって、アドレス期間で選択された放電セルでセットアップパルス５３によって空間電荷が形成されている際、維持電極（Ｘ）にサステインパルス５４が印加されると、維持電極（Ｘ）と走査電極（Ｙ）の間で放電が起こる。そして、サステインパルス５４の幅が長いため、放電によって形成された電荷は維持電極（Ｘ）と走査電極（Ｙ）に壁電荷として蓄積されるようになる。その後、走査電極（Ｙ）にサステインパルス５５が印加されると、維持電極（Ｘ）と走査電極（Ｙ）の壁電荷として形成される壁電圧とＶｓ電圧により、維持電極（Ｘ）と走査電極（Ｙ）の間に放電が起こる。そして、サステインパルス５５の幅が長ければ、この放電によって形成された電荷は維持電極（Ｘ）と走査電極（Ｙ）に壁電荷として蓄積されるようになる。

このように本発明の第５実施例では、維持放電によって維持電極（Ｘ）と走査電極（Ｙ）に壁電荷を形成し、この壁電荷により、壁電圧とサステインパルスによる電圧で維持電極（Ｘ）と走査電極（Ｙ）の間の放電を起こす。そして、走査電極（Ｙ）に最後に印加されるサステインパルス５６の幅を短くすれば、サステインパルス５６による放電により、形成される電荷が維持電極（Ｘ）と走査電極（Ｙ）に蓄積されないようになる。

本発明の第１乃至第５実施例ではグラウンド電位（０Ｖ）を基準電圧として説明したが、本発明はこれに限定されず、同一な放電特性を示すことができるのであれば、他の電圧レベルのパルスを用いることもできる。例えば、サステインパルス５４、５５としてＶｓ電圧と０Ｖを有するパルスを用いず、Ｖｓ/２電圧と−Ｖｓ/２電圧を有するパルスを用いることができる。サステインパルス５４がＶｓ/２電圧を有すると、サステインパルス５５は−Ｖｓ/２電圧を有するようにし、サステインパルス５４が−Ｖｓ/２電圧を有すると、サステインパルス５５はＶｓ/２電圧を有するようにすればよい。また、サステインパルス５４、５５の電圧差がＶｓ電圧となる期間を減らすことにより、サステインパルスによって空間電荷が生成されるようにすることができる。

このように本発明によれば、従来技術でのリセット期間を省略することができる。省略されたリセット期間に該当する時間をアドレス期間に適用すれば、アドレス期間を延長することができるので、高解像度の画面に対するアドレシングができるようになる。また、空間電荷を用いて維持放電を遂行すればサステインパルスの周期が減るので、サステイン期間を減らすことができる。このように、サステイン期間が減りリセット期間が除去されれば、１フレームに多くの数のサブフィールドを割り当てることができるので高階調の表現が可能になり、疑似輪郭を減らすことができる。そして、選択されない放電セルではいかなる放電も存在しないので、コントラストを向上させることができる。

また、本発明の実施例のようにサステインパルス５４、５５の周波数を増加させたり、サステインパルス５４、５５の電圧差がＶｓ電圧となる期間を減らせば、実際にサステイン電圧（Ｖｓ）が低くなっても維持放電を起こすことができる。以下では、図１４乃至図１６を参照して、サステイン電圧（Ｖｓ）と周波数及びＶｓ電圧期間の間の関係について説明する。

図１４は、本発明の実施例によるサステインパルスの周波数とサステイン電圧の間の関係を示す図であり、図１５は、本発明の実施例によるサステインパルスの周期とサステイン電圧の間の関係を示す図である。図１６は、本発明の実施例によるサステインパルスの周波数と効率の間の関係を示す図である。図１４乃至図１６の実験条件で、表示領域は２４（ｍｍ×４４（ｍｍ）であり、サブフィールドの長さは１．６７ｍｓであり、キセノン（Ｘｅ）分圧は３５％であり、テストパターンはフルホワイトである。

図１４及び図１５において、サステインパルス５４、５５の周波数が５００Ｈｚより小さい領域、つまり、サステインパルス５４、５５の周期が２μsより大きい領域では、サステインパルスによって走査電極（Ｙ）と維持電極（Ｘ）に一定量の壁電荷が形成され、壁電荷がサステイン放電に主な影響を与える。そして、サステインパルス５４、５５の周波数が５００Ｈｚより大きい領域、つまり、周期が２μsより小さい領域では、サステインパルスによって走査電極（Ｙ）と維持電極（Ｘ）に壁電荷が少量形成されたり又はほとんど形成されないため、放電セルに存在する空間電荷がサステイン放電に主な影響を与える。つまり、周波数が５００Ｈｚより大きい領域又は周期が２μsより小さい領域が、本発明の実施例でのように壁電荷より空間電荷を主成分として維持放電を起こす領域になる。

図１４を見れば、サステインパルス５４、５５の周波数が５００Ｈｚより小さい領域では、サステイン電圧（Ｖｓ）が周波数の増加によってほとんど線形的に減少するが、周波数が５００Ｈｚより大きくなると、サステイン電圧（Ｖｓ）が減少する速度が増加することが分かる。つまり、本発明のように空間電荷が主成分に作用する周波数領域が５００Ｈｚ以上で、サステイン電圧（Ｖｓ）が急激に減少する。

そして、周波数が７００Ｈｚより大きい領域ではサステイン電圧（Ｖｓ）が１７６Ｖ乃至１７７Ｖにほとんど一定となって、低いサステイン電圧（Ｖｓ）で維持放電を起こすことができる。また、サステインパルス５４、５５の周波数が１ＭＨｚより大きくなれば、サステインパルス５４、５５を生成する駆動回路でＥＭＩが多く発生することができる。

次に、図１６及び表１を見れば、サステインパルス５４、５５の周波数が増加する場合に効率が増加することが分かる。ここで効率は、一つのサステインパルスによって放電が起こる場合に用いられた電力とこれに伴う輝度の間の関係と定義した。本発明の実施例でのように周波数が５００Ｈｚより大きい領域では効率が３より大きくなり、高い効率を有することが分かる。

以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。

プラズマディスプレイパネルの概略的な一部斜視図である。 プラズマディスプレイパネルの電極配列図である。 従来技術によるプラズマディスプレイパネルの駆動波形図である。 各々図３の駆動波形による壁電荷分布図である。 本発明の第１実施例によるプラズマディスプレイパネルの駆動波形図である。 各々図５の駆動波形による壁電荷分布図である。 図５の駆動波形でセットアップパルスによる放電を示す図である。 選択されない放電セルに印加される駆動波形図である。 各々図８の駆動波形による壁電荷分布図である。 各々本発明の第２乃至第５実施例によるプラズマディスプレイパネルの駆動波形図である。 各々本発明の第２乃至第５実施例によるプラズマディスプレイパネルの駆動波形図である。 各々本発明の第２乃至第５実施例によるプラズマディスプレイパネルの駆動波形図である。 各々本発明の第２乃至第５実施例によるプラズマディスプレイパネルの駆動波形図である。 本発明の実施例によるサステインパルスの周波数とサステイン電圧の間の関係を示す図である。 本発明の実施例によるサステインパルスの周期とサステイン電圧の間の関係を示す図である。 本発明の実施例によるサステインパルスの周波数と効率の間の関係を示す図である。

符号の説明

１、６ ガラス基板
２ 誘電体層
３ 保護膜
４ 走査電極
５ 維持電極
７ 絶縁体層
８ アドレス電極
９ 隔壁
１０ 蛍光体
１１ 放電空間
１２ 放電セル
５１ 走査パルス
５２ アドレスパルス
５３ セットアップパルス
５４、５５、５６ サステインパルス

Claims (34)

1. 対向する第１基板と第２基板があり、第１基板上に各々並べて形成される複数の第１電極及び第２電極、そして前記第１電極及び第２電極に交差して第２基板上に形成されている複数の第３電極を含み、互いに隣接した前記第１電極、第２電極及び第３電極によって放電セルが複数個形成されるプラズマディスプレイパネルを駆動する方法において、
   一つのサブフィールドは、前記複数の放電セルのうちの選択しようとする放電セルに壁電荷を形成するアドレス期間、そして前記選択された放電セルを放電させるサステイン期間を含み、
   前記サステイン期間は、
   前記第１電極を第１電圧にした状態で前記第２電極に第１パルスを印加する段階、そして、前記第１電極と第２電極の間の電圧差を第２電圧とするサステインパルスを前記第１電極と第２電極に交互に印加する段階を含み、
   前記第２電圧は、前記第１パルスと前記第１電圧の間の電圧差より小さいことを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記サステイン期間の以降に次のサブフィールドの前記アドレス期間が直ちに連結されることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
3. 前記アドレス期間の間選択された放電セルには、前記第１電圧及び前記第１パルスによって放電が起こって第１空間電荷が形成され、前記第１空間電荷は前記第２電圧によって前記放電セルが放電できるようにすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
4. 前記第２電圧レベルは、選択されない放電セルでの前記第１電極と前記第２電極の間の放電開始電圧レベルより低いことを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
5. 前記サステインパルスは、前記選択された放電セルで放電が起こった後に第２空間電荷を生成し、維持できる程度の幅を有することを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
6. 前記第２空間電荷が、前記第１電極と前記第２電極が前記第２電圧によって放電される程に前記放電セルに残留している場合、前記第１電極又は前記第２電極に前記サステインパルスが印加されることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
7. 前記サステインパルスは、前記第１電極に印加され、第３電圧と第４電圧を交互に有する第２パルスと、前記第２電極に印加され、第５電圧と第６電圧を交互に有する第３パルスとを含み、
   前記第３電圧レベルと第５電圧レベルの差及び前記第６電圧レベルと前記第４電圧レベルの差は前記第２電圧レベルであることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
8. 前記第１パルスは、一定の期間第３電圧レベルを有する矩形波であり、
   前記第３電圧レベルと前記第１電圧レベルの差は、前記選択された放電セルに形成されている壁電荷によって形成される電圧と共に、前記第１電極と前記第２電極の間の放電を起こすことができる範囲以内であることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
9. 前記一定の期間は、前記第１電極と前記第２電極の間の放電によって形成された電荷が前記第１電極と前記第２電極に蓄積される程度の長さを有し、
   前記第１パルスが前記第３電圧から下降する際、前記第１電極と前記第２電極に蓄積された電荷によって前記放電セルで放電が起こり、前記第１空間電荷が形成されることを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
10. 前記一定の期間は、前記第１電極と前記第２電極の間の放電によって形成された電荷が前記第１空間電荷として残される程度の長さを有することを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
11. 前記第３電圧レベルと前記第１電圧レベルの間の電圧差は、前記アドレス期間の間選択されない放電セルでは前記第１電極と前記第２電極の間の放電を起こすことのできない範囲以内であることを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
12. 前記第１パルスは、第３電圧レベルまで漸進的に上昇する波形であり、
    前記第３電圧レベルと前記第１電圧レベルの間の電圧差は、前記選択された放電セルで前記第１電極と前記第２電極の間の放電を起こすことができる程度の電圧であり、
    前記第１パルスが前記第３電圧レベルから下降する際、前記第１電極と前記第２電極の間の放電によって前記第１電極と前記第２電極に蓄積された電荷によって放電が起こり、前記第１空間電荷が形成されることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
13. 前記第１パルスは、線形的に上昇するランプ（ramp）波形であることを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
14. 前記第１パルスは、曲線形態で上昇するラウンド（round）波形であることを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
15. 前記第３電圧レベルと前記第１電圧レベルの間の電圧差は、前記アドレス期間の間選択されない放電セルでは前記第１電極と前記第２電極の間の放電を起こすことのできない範囲以内であることを特徴とする請求項１２に記載のプラズマディスプレイパネルの駆動方法。
16. 前記サステインパルスは、前記選択された放電セルで放電が起こった後、前記第１電極と前記第２電極に壁電荷が形成できる程度の幅を有することを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
17. 前記第２電圧レベルは、前記第１及び第２電極に形成された壁電荷によって形成される電圧と共に、前記第１電極と前記第２電極の間の放電を起こすことができる範囲以内であることを特徴とする請求項１６に記載のプラズマディスプレイパネルの駆動方法。
18. 前記サステイン期間で前記第１電極又は第２電極に印加される最後のパルスは、前記第１電極と前記第２電極に壁電荷が形成できない程度の幅を有することを特徴とする請求項１７に記載のプラズマディスプレイパネルの駆動方法。
19. 第１及び第２基板、
    前記第１基板上に各々並べて形成される複数の第１電極及び第２電極、
    前記第１電極及び第２電極に交差し、前記第２基板上に形成される複数の第３電極、そして
    一つのサブフィールドを隣接した前記第１電極、第２電極及び第３電極によって形成される複数の放電セルのうちの選択しようとする放電セルに電荷を形成するアドレス期間、及び前記選択された放電セルを放電させるサステイン期間で駆動する駆動回路を含み、
    サステイン期間の間、前記駆動回路は、前記第１電極を第１電圧に維持した状態で前記第２電極にセットアップパルスを印加し、所定の周波数を有する第１サステインパルスと第２サステインパルスを各々前記第１電極と第２電極に印加し、
    前記セットアップパルスは、前記選択された放電セルで前記第１電極と前記第２電極の間の放電を起こすプラズマディスプレイパネル。
20. 前記セットアップパルスは、前記選択された放電セルで前記第１電極と前記第２電極の間の放電を起こして、第１空間電荷を形成できる波形を有し、
    前記第１サステインパルスがハイレベルの電圧を有する場合の前記第１サステインパルスと前記第２サステインパルスの電圧レベルの差、及び前記第２サステインパルスがハイレベルの電圧を有する場合の前記第２サステインパルスと前記第１サステインパルスの電圧レベルの差は第２電圧レベルであり、前記第２電圧レベルは、前記第１空間電荷をプライミング粒子とし、前記第１電極と前記第２電極の間の放電を起こすことができる範囲以内であることを特徴とする請求項１９に記載のプラズマディスプレイパネル。
21. 前記アドレス期間の間、前記駆動回路は、前記第１電極を第３電圧に維持させた状態で、選択しようとする放電セルの前記第２電極と第３電極に各々第４電圧及び第５電圧を印加し、
    前記第５電圧レベルと前記第４電圧レベルの間の電圧差は、前記第２電極と前記第３電極の間の放電を起こすことができる範囲以内であり、前記第３電圧レベルと前記第４電圧レベルの間の電圧差は、前記第２電極と前記第３電極の間の放電をプライミングとし、前記第１電極と前記第２電極の間の放電を起こすことができる範囲以内であることを特徴とする請求項２０に記載のプラズマディスプレイパネル。
22. 前記セットアップパルスは第３電圧レベルを有する矩形波であり、
    前記矩形波の上昇時に、前記選択された放電セルで前記第１電極と前記第２電極の間の放電が起こり、
    前記矩形波が前記第３電圧レベルを持続する間、前記第１電極と前記第２電極の間の放電によって前記第１電極と前記第２電極に壁電荷が形成され、
    前記矩形波の下降時に、前記第１電極と前記第２電極に形成された壁電荷によって前記第１電極と前記第２電極の間の放電が起き、前記第１空間電荷が形成されることを特徴とする請求項２０に記載のプラズマディスプレイパネル。
23. 前記セットアップパルスは第３電圧レベルを有する矩形波であり、
    前記矩形波は、前記選択された放電セルで前記第１電極と前記第２電極の間の放電によって形成された電荷が前記第１空間電荷として残される範囲以内の幅を有することを特徴とする請求項２０に記載のプラズマディスプレイパネル。
24. 前記セットアップパルスは、漸進的に第３電圧レベルまで上昇する波形であり、
    前記第３電圧レベルと前記第１電圧レベルの間の電圧差は、前記選択された放電セルで前記第１電極と前記第２電極の間の放電を起こすことができる程度の電圧であり、
    前記セットアップパルスの下降時に、前記第１電極と前記第２電極に蓄積された電荷によって放電が起こり、前記第１空間電荷が形成されることを特徴とする請求項２０に記載のプラズマディスプレイパネル。
25. 前記第１及び第２サステインパルスによって前記第２電圧が形成される期間は、前記第１電極と前記第２電極の間の放電によって前記放電セルに第２空間電荷が形成できる範囲以内であり、前記第２空間電荷は、レベル転換された前記第１及び第２サステインパルスによって形成される前記第２電圧で前記第１電極と前記第２電極の間の放電を起こすことができるプライミングとして作用し、
    前記第１及び第２サステインパルスの周波数は、前記第２空間電荷が前記第１電極と前記第２電極の間の放電のプライミングとして作用できる程度残留している範囲以内であることを特徴とする請求項２０に記載のプラズマディスプレイパネル。
26. 前記第１及び第２サステインパルスによって前記第２電圧が形成される期間は、前記第１電極と前記第２電極の間の放電によって前記第１電極と前記第２電極に壁電荷が形成できる範囲以内であり、
    前記壁電荷によって形成される電圧と、レベル転換された前記第１及び第２サステインパルスによって形成される前記第２電圧により、前記第１電極と前記第２電極の間の放電が起こる、請求項２０に記載のプラズマディスプレイパネル。
27. 前記サステイン期間の間、前記第１電極又は第２電極に印加される最後のパルスは、前記第１電極と前記第２電極の間の放電によって前記第１電極と前記第２電極に壁電荷が形成されない範囲の幅を有する、請求項２６に記載のプラズマディスプレイパネル。
28. 複数の放電セルのうちの選択しようとする放電セルに壁電荷を形成し、前記選択された放電セルを放電させてプラズマディスプレイパネルを駆動する方法において、
    前記選択された放電セルで第１空間電荷を形成することができるセットアップパルスを前記放電セルに印加し、
    前記セットアップパルスによって形成された第１空間電荷をプライミングとして、前記選択された放電セルを放電できる範囲の電圧レベルを有するサステインパルスを前記放電セルに印加するプラズマディスプレイパネルの駆動方法。
29. 前記サステインパルスは、前記サステインパルスによって前記選択された放電セルが放電された後に第２空間電荷が形成される範囲の幅を有し、
    前記サステインパルスによって形成された第２空間電荷をプライミングとして前記選択された放電セルが放電できるように前記第２空間電荷が残っている範囲内で、前記サステインパルスをレベル転換して前記放電セルに印加することを特徴とする請求項２８に記載のプラズマディスプレイパネルの駆動方法。
30. 映像信号を実現する一つのフレームを複数のサブフィールドに分け、複数の放電セルが形成されているプラズマディスプレイパネルを駆動する方法において、
    前記サブフィールドは、前記複数の放電セルのうちの選択しようとする放電セルに壁電荷を形成するアドレス期間、そして前記選択された放電セルをメモリ機能を用いずに維持放電させるサステイン期間を含み、
    前記サステイン期間は、
    前記アドレス期間の間に選択された放電セルを放電させるパルスを印加する段階、そして
    前記放電をプライミングとして前記放電セルを交互に維持放電できるサステインパルスを印加する段階を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
31. 一つのサブフィールドのサステイン期間の後に、次のサブフィールドのアドレス期間が直ちに連結されることを特徴とする請求項３０に記載のプラズマディスプレイパネルの駆動方法。
32. 第１及び第２基板、
    前記第１基板上に各々並べて形成される複数の第１電極及び第２電極、
    前記第１電極及び第２電極に交差し、前記第２基板上に形成される複数の第３電極、そして
    一つのサブフィールドを隣接した前記第１電極、第２電極及び第３電極によって形成される複数の放電セルを維持放電させる駆動回路を含み、
    前記駆動回路から前記放電セルを維持放電させるために供給されるサステインパルスの周波数が５００ＫＨｚ以上であることを特徴とするプラズマディスプレイパネル。
33. 前記周波週は、５００ＫＨｚから１ＭＨｚの間の範囲を有することを特徴とする請求項３２に記載のプラズマディスプレイパネル。
34. 前記周波数は７００ＫＨｚから１ＭＨｚの間の範囲を有することを特徴とする請求項３３に記載のプラズマディスプレイパネル。

Images