JP2004320929A - 同期整流スイッチング電源装置 - Google Patents
同期整流スイッチング電源装置 Download PDFInfo
- Publication number
- JP2004320929A JP2004320929A JP2003113618A JP2003113618A JP2004320929A JP 2004320929 A JP2004320929 A JP 2004320929A JP 2003113618 A JP2003113618 A JP 2003113618A JP 2003113618 A JP2003113618 A JP 2003113618A JP 2004320929 A JP2004320929 A JP 2004320929A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- synchronous rectification
- capacitor
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y02B70/1475—
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】少ない部品点数で、負荷の急変や出力端子間に接続された外部機器にかかわらず、貫通電流や自励発振を防止することができるフライバック式の同期整流スイッチング電源装置を提供する。
【解決手段】インバータトランジスタＱ１がトランスＴの１次巻線Ｎ１と直列に接続され、トランスＴの２次巻線Ｎ２と出力端子１３，１４との間に直列に接続された同期整流用素子ＴＲ１を有する。インバータトランジスタＱ１のスイッチングによる２次巻線Ｎ２のパルス電圧により、所定電位に充電される別電源１６を有する。同期整流用素子ＴＲ１をオフさせるスイッチ素子ＴＲ２を備え、別電源１６の出力電圧と出力端子１３の出力電圧とを比較して、別電源１６の出力電圧が一定値以下に低下した場合に、スイッチ素子ＴＲ２により同期整流用素子ＴＲ１をオフさせるスイッチ素子制御手段ＴＲ３を備える。
【選択図】 図１
【解決手段】インバータトランジスタＱ１がトランスＴの１次巻線Ｎ１と直列に接続され、トランスＴの２次巻線Ｎ２と出力端子１３，１４との間に直列に接続された同期整流用素子ＴＲ１を有する。インバータトランジスタＱ１のスイッチングによる２次巻線Ｎ２のパルス電圧により、所定電位に充電される別電源１６を有する。同期整流用素子ＴＲ１をオフさせるスイッチ素子ＴＲ２を備え、別電源１６の出力電圧と出力端子１３の出力電圧とを比較して、別電源１６の出力電圧が一定値以下に低下した場合に、スイッチ素子ＴＲ２により同期整流用素子ＴＲ１をオフさせるスイッチ素子制御手段ＴＲ３を備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、直流入力電圧を所望の電圧に変換し、電子機器に供給するスイッチング電源であって、特にフライバック式の同期整流スイッチング電源装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開２０００−１１６１２２号公報
従来の同期整流型の整流回路を備えたフライバック式のスイッチング電源装置１０として、例えば図３に示すような電源装置があった。このスイッチング電源装置１０は、直流電源の入力端子１１，１２と並列に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端に、トランスＴの１次巻線Ｎ１とインバータトランジスタＱ１より成る直列回路が接続されている。トランスＴの１次巻線Ｎ１はドットのある方が入力端子１１に接続され、ドットの無い方がインバータトランジスタＱ１に接続されている。インバータトランジスタＱ１はＭＯＳ−ＦＥＴ等の半導体スイッチ素子からなる。トランスＴの２次巻線Ｎ２は、ドットのない方の端子が出力端子１３に接続され、ドットのある方の端子には、ＭＯＳ−ＦＥＴ等の同期整流用素子ＴＲ１が直列に設けられて基準電位側の出力端子１４に接続されている。さらに、出力端子１３，１４間には、平滑用の出力コンデンサＣ２が設けられている。
【０００３】
同期整流用素子ＴＲ１のドレイン−ソース間には、２次側に設けられた別電源１６が設けられている。別電源１６は、同期整流用素子ＴＲ１のドレインに一端が接続されたコンデンサＣ５を備え、コンデンサＣ５の他端が抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端はツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードが基準電位に接続されている。さらに、抵抗Ｒ３の他端はダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードがコンデンサＣ６を介して基準電位に接続されている。ダイオードＤ３のカソードとコンデンサＣ６の中点が、この別電源１６の出力となっている。
【０００４】
さらに、トランスＴの２次側には、同期整流用素子ＴＲ１の駆動手段としての補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサＣ４を介して同期整流用素子ＴＲ１のゲートに接続されている。さらに、補助巻線３のドットのない側の端子は、ダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードが抵抗Ｒ１、コンデンサＣ３の直列回路を経て基準電位に接続されている。抵抗Ｒ１とタイミングコンデンサＣ３の中点は、別電源１６のダイオードＤ３のカソードとコンデンサＣ６の中点に、抵抗Ｒ２を介して接続されている。さらに、抵抗Ｒ１とコンデンサＣ３の中点は、ＮＰＮ型のトランジスタＴＲ２のベースに接続されている。トランジスタＴＲ２のコレクタは、同期整流用素子ＴＲ１のゲートに接続され、エミッタは基準電位に接続されている。また、同期整流用素子ＴＲ１のゲートには、ダイオードＤ２のカソードが接続され、ダイオードＤ２のアノードが基準電位に接続されている。
【０００５】
このスイッチング電源装置１０の動作は、ＭＯＳ−ＦＥＴのインバータトランジスタＱ１を、図示しない制御回路によりオン・オフしＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御する。インバータトランジスタＱ１のオン期間には、同期整流用素子ＴＲ１はオフしており電流は流れず、別電源１６のコンデンサＣ６がコンデンサＣ５を介して充電される。充電電圧は、ツェナーダイオードＺＤ１により設定される電圧である。また、インバータトランジスタＱ１のオン期間に、補助巻線Ｎ３によりコンデンサＣ４がダイオードＤ２のカソード側をプラスにして充電される。
【０００６】
インバータトランジスタＱ１がオフすると、同期整流用素子ＴＲ１のゲートには、補助巻線Ｎ３のドットのない側の端子の電圧にコンデンサＣ４の充電電圧が加えられて充電され、同期整流用素子ＴＲ１がオンする。同時に、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電される。
【０００７】
また、インバータトランジスタＱ１がオフすると同時に、別電源１６によりタイミングコンデンサＣ３の充電が抵抗Ｒ２を介して開始される。そして、タイミングコンデンサＣ３の電位が次第に上昇し、トランジスタＴＲ２がオンする電位に達すると、トランジスタＴＲ２がオンし同期整流用素子ＴＲ１のゲートの電荷を放電して、同期整流用素子ＴＲ１をオフする。トランジスタＴＲ２がオンするタイミングは、インバータトランジスタＱ１がオンする前のタイミングに設定される。そしてインバータトランジスタＱ１がオンすると、再び別電源１６のコンデンサＣ６の充電が開始するとともに、タイミングコンデンサＣ３が抵抗Ｒ１、ダイオードＤ１を経て放電する。以上の動作を繰り返して、このスイッチング電源装置１０は、インバータトランジスタＱ１と同期整流用素子ＴＲ１が同時にオンすることなく、同期整流動作を行い、出力側に電力を供給する。
【０００８】
また、特許文献１に開示された電源装置も、同様にインバータトランジスタと同期整流用素子が同時にオンしないように、同期整流用素子を強制的にオフさせる遮断回路を備えたものである。
【０００９】
【発明が解決しようとする課題】
このフライバック式の同期整流スイッチング電源装置１０の場合、同期整流用素子ＴＲ１のオフタイミングがずれて、２次側の同期整流用素子ＴＲ１がオン状態のままインバータトランジスタＱ１がオンすると、２次側の回路がショートした状態となり、インバータトランジスタＱ１に大きなサージ電流が流れてしまい、インバータトランジスタＱ１や同期整流用素子ＴＲ１等の破壊に至る場合がある。例えば、出力に接続された負荷が、重負荷から軽負荷に急激に変化し、インバータトランジスタＱ１がスイッチングを停止すると、別電源１６のコンデンサＣ６の電圧が必要な電圧以下に低下してしまう場合がある。これにより、次にインバータトランジスタＱ１がスイッチングを開始したときに、同期整流用素子ＴＲ１がオンしている期間のコンデンサＣ３の充電が遅れ、インバータトランジスタＱ１がオンする前である所定の期間内に、トランジスタＴＲ２がオンせず従って同期整流用素子ＴＲ１をオフできない場合が生じ、回路に貫通電流が流れてしまうというものである。
【００１０】
また、出力電圧端子１３，１４間に外部から設定電圧以上の電圧が印加された場合や、出力端子間に外部の大容量のコンデンサを付けたときの電源停止時にも、２次側の同期整流用素子をオフできずに貫通電流が流れたり、出力端子間に接続された大容量の外部コンデンサの電力により、２次側の回路で自励発振したりするという問題もあった。
【００１１】
この発明は、上記の従来の技術の問題点に鑑みてなされたもので、少ない部品点数で、負荷の急変や出力端子間に接続された外部機器にかかわらず、貫通電流や自励発振を防止することができるフライバック式の同期整流スイッチング電源装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明は、一定の周期内でオン・オフするインバータトランジスタがトランスの１次巻線と直列に接続されて入力端子間に設けられ、上記トランスの２次巻線と出力端子との間に直列に接続された同期整流用素子を有するとともに、上記インバータトランジスタのスイッチングによる上記２次巻線のパルス電圧により所定電位に充電される別電源と、上記同期整流用素子を上記インバータトランジスタと相補的にオン・オフさせる駆動手段である補助巻線と、上記同期整流用素子をオフさせるスイッチ素子を備えたフライバック式の同期整流スイッチング電源装置であって、上記別電源の出力電圧と上記出力端子の出力電圧とを比較して上記別電源の出力電圧が一定値以下に低下した場合に、上記スイッチ素子により上記同期整流用素子をオフさせるスイッチ素子制御手段を備えた同期整流式スイッチング電源である。
【００１３】
上記スイッチ素子は上記同期整流用素子をオフさせるＮＰＮトランジスタであり、このＮＰＮトランジスタのベースと基準電位との間にタイミングコンデンサが接続され、上記ＮＰＮトランジスタのベースに上記別電源の出力が接続され、上記スイッチ素子制御手段は、上記出力端子にエミッタが接続されコレクタが上記ＮＰＮトランジスタのベースに接続されたＰＮＰトランジスタであり、このＰＮＰトランジスタのベースに上記別電源の出力電圧が接続されている。上記別電源の出力電圧を分圧して、上記ＰＮＰトランジスタのベースに入力させても良いものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の一実施形態のフライバック式の同期整流スイッチング電源装置２０の回路を示すもので、図３に示す回路と同様の構成は同一の符号を付す。この同期整流スイッチング電源装置２０は、直流電源の入力端子１１，１２と並列に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端に、トランスＴの１次巻線Ｎ１とインバータトランジスタＱ１より成る直列回路が接続されている。トランスＴの１次巻線Ｎ１はドットのある方が入力端子１１に接続され、ドットの無い方がインバータトランジスタＱ１に接続されている。インバータトランジスタＱ１はＭＯＳ−ＦＥＴ等の半導体スイッチ素子からなる。トランスＴの２次巻線Ｎ２は、ドットのない方の端子が出力端子１３に接続され、ドットのある方の端子には、ＭＯＳ−ＦＥＴ等の同期整流用素子ＴＲ１が直列に設けられて基準電位側の出力端子１４に接続されている。さらに、出力端子１３，１４間には、平滑用の出力コンデンサＣ２が設けられている。
【００１５】
同期整流用素子ＴＲ１のドレイン−ソース間には、２次側に設けられた別電源１６が設けられている。別電源１６は、ＭＯＳ−ＦＥＴ等の同期整流用素子ＴＲ１のドレインに一端が接続されたコンデンサＣ５を備え、コンデンサＣ５の他端が抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端はツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードが基準電位に接続されている。さらに、抵抗Ｒ３の他端はダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードがコンデンサＣ６を介して基準電位に接続されている。ダイオードＤ３のカソードとコンデンサＣ６の中点が、この別電源１６の出力となっている。
【００１６】
さらに、トランスＴの２次側には、同期整流用素子ＴＲ１の駆動手段としての補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサＣ４を介して同期整流用素子ＴＲ１のゲートに接続されている。さらに、補助巻線３のドットのない側の端子は、ダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードが抵抗Ｒ１、タイミングコンデンサＣ３の直列回路を経て基準電位に接続されている。抵抗Ｒ１とタイミングコンデンサＣ３の中点は、別電源１６のダイオードＤ３のカソードとコンデンサＣ６の中点に、抵抗Ｒ２を介して接続されている。さらに、抵抗Ｒ１とコンデンサＣ３の中点は、ＮＰＮ型のトランジスタＴＲ２のベースに接続されている。トランジスタＴＲ２のコレクタは、同期整流用素子ＴＲ１のゲートに接続され、エミッタは基準電位に接続されている。また、同期整流用素子ＴＲ１のゲートには、ダイオードＤ２のカソードが接続され、ダイオードＤ２のアノードが基準電位に接続されている。
【００１７】
出力端子１３とトランジスタＴＲ２のベースとの間には、スイッチ素子制御手段であるＰＮＰ型のトランジスタＴＲ３が接続されている。トランジスタＴＲ３は、エミッタが出力端子１３２に接続され、コレクタが抵抗Ｒ４を解してトランジスタＴＲ２のベースに接続されている。トランジスタＴＲ３のベースは、別電源１６の出力であるダイオードＤ３のカソードとコンデンサＣ６の中点に接続されている。
【００１８】
このスイッチング電源装置２０の動作は、インバータトランジスタＱ１を、図示しない制御回路によりオン・オフしＰＷＭ制御する。インバータトランジスタＱ１のオン期間には、同期整流用素子ＴＲ１はオフしており電流は流れず、別電源１６のコンデンサＣ６がコンデンサＣ５を介して充電される。コンデンサＣ５はコンデンサＣ６の充電量を制限するものである。コンデンサＣ６の充電電圧は、ツェナーダイオードＺＤ１により設定される電圧である。また、インバータトランジスタＱ１のオン期間に、補助巻線Ｎ３によりコンデンサＣ４がダイオードＤ２のカソード側をプラスにして充電される。
【００１９】
インバータトランジスタＱ１がオフすると、同期整流用素子ＴＲ１のゲートには、補助巻線Ｎ３のドットのない側の端子の電圧にコンデンサＣ４の充電電圧が加えられて充電され、同期整流用素子ＴＲ１がオンする。同時に、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電される。
【００２０】
また、インバータトランジスタＱ１がオフすると同時に、別電源１６によりタイミングコンデンサＣ３の充電が抵抗Ｒ２を介して開始される。そして、タイミングコンデンサＣ３の電位が次第に上昇し、トランジスタＴＲ２がオンする電位に達すると、トランジスタＴＲ２がオンし同期整流用素子ＴＲ１のゲートの電荷を放電して、同期整流用素子ＴＲ１をオフする。トランジスタＴＲ２がオンするタイミングは、インバータトランジスタＱ１がオンする前のタイミングに設定される。そしてインバータトランジスタＱ１がオンすると、再び別電源１６のコンデンサＣ６の充電が開始するとともに、コンデンサＣ３が抵抗Ｒ１、ダイオードＤ１を経て放電する。
【００２１】
ここで、トランジスタＴＲ３のベースには、別電源１６のコンデンサＣ６の電位が印加され、別電源１６の出力電圧と出力端子１３の出力電圧とを比較し、インバータトランジスタＱ１が停止して、別電源１６のコンデンサＣ６の電圧が低下し、トランジスタＴＲ３がオンする所定の電位以下となると、ＰＮＰ型のトランジスタＴＲ３がオンし、抵抗Ｒ４を介してタイミングコンデンサＣ３を充電し、トランジスタＴＲ２をオンさせる。これにより同期整流用素子ＴＲ１のゲート電荷が放電され、同期整流用素子ＴＲ１はオフする。トランジスタＴＲ３がオンしている間、すなわち、インバータトランジスタＱ１の停止等により別電源１６のコンデンサＣ６の電位が所定電位以下である間は、トランジスタＴＲ２がオンし、同期整流用素子ＴＲ１はオフしている。この間にインバータトランジスタＱ１がスイッチングをはじめると、同期整流用素子ＴＲ１はそのボディーダイオードによる整流を行う。また、別電源１６への充電が、ＴＲ３を介しても行われ、別電源１６の充電がより迅速になされる。
【００２２】
以上の動作を繰り返して、このスイッチング電源装置２０は、インバータトランジスタＱ１と同期整流用素子ＴＲ１が同時にオンすることなく、同期整流動作を行い、出力側に電力を供給する。
【００２３】
この実施形態のスイッチング電源装置２０によれば、負荷の急変によりインバータトランジスタＱ１が停止していた後、スイッチングを再開した場合にも、同期整流用素子ＴＲ１を確実にオフさせ、別電源１６の出力電圧が所定値以上となり、タイミングコンデンサＣ３及びトランジスタＴＲ２により正常に且つ確実に同期整流用素子ＴＲ１を駆動可能となるまで、同期整流用素子ＴＲ１をオンさせないようにしている。これにより貫通電流が電源回路に流れることがなく、回路素子の損傷等を確実に防止することができる。
【００２４】
また、出力端子１３，１４間に外部の装置により設定電圧よりも高い電圧がかかった場合も、インバータトランジスタＱ１が停止し、別電源１６の出力電圧は低下する。この場合も、上記と同様に別電源１６の電位の低下によりトランジスタＴＲ３がオンし、トランジスタＴＲ２により同期整流用素子ＴＲ１をオフ状態にし、自励発振を防止する。
【００２５】
さらに、出力端子１３，１４間の外部装置として大容量のコンデンサを接続した状態で、リモコンや入力電圧の遮断によりインバータトランジスタＱ１が動作を停止した場合にも、２次側の別電源１６の電圧は低下し、同期整流用トランジスタＴＲ１がオフさせられる。これにより、出力端子１３，１４間の外部の大容量コンデンサに蓄えられたエネルギーによる自励発振を防止することができ、さらに、大容量コンデンサに貯えられたエネルギーを抵抗Ｒ４で消費させ、速やかに出力電圧を低下させる。
【００２６】
なお、この発明のフライバック式の同期整流スイッチング電源装置は上記実施形態に限定されるものではなく、例えば図２に示すように、別電源１６の出力電位を抵抗Ｒ５、Ｒ６で分圧して、トランジスタＴＲ３のベースに入力させるようにしても良い。これにより、抵抗Ｒ５、Ｒ６を適宜設定して、トランジスタＴＲ３のオン電位を任意に設定することができる。さらに、その他適宜の他の回路を組み合わせたものでも良い。
【００２７】
【発明の効果】
この発明の同期整流スイッチング電源装置は、負荷の急変による貫通電流や、電源停止時又は外部電圧印加時に自励発振するという現象を確実に防止することができ、装置の構成部品の小型化を可能にし、装置全体の小型化や低コスト化に大きく寄与するものである。
【図面の簡単な説明】
【図１】この発明の一実施形態の同期整流スイッチング電源装置の概略回路図である。
【図２】この発明の他の実施形態の同期整流スイッチング電源装置の概略回路図である。
【図３】従来のフライバック式同期整流スイッチング電源装置の概略回路図である。
【符号の説明】
１１，１２ 入力端子
１３，１４ 出力端子
１６ 別電源
Ｃ３ タイミングコンデンサ
Ｎ１ １次巻線
Ｎ２ ２次巻線
Ｎ３ 第３の巻線
Ｑ１ インバータトランジスタ
Ｔ トランス
Ｔｒ１ 同期整流用素子
【発明の属する技術分野】
この発明は、直流入力電圧を所望の電圧に変換し、電子機器に供給するスイッチング電源であって、特にフライバック式の同期整流スイッチング電源装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開２０００−１１６１２２号公報
従来の同期整流型の整流回路を備えたフライバック式のスイッチング電源装置１０として、例えば図３に示すような電源装置があった。このスイッチング電源装置１０は、直流電源の入力端子１１，１２と並列に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端に、トランスＴの１次巻線Ｎ１とインバータトランジスタＱ１より成る直列回路が接続されている。トランスＴの１次巻線Ｎ１はドットのある方が入力端子１１に接続され、ドットの無い方がインバータトランジスタＱ１に接続されている。インバータトランジスタＱ１はＭＯＳ−ＦＥＴ等の半導体スイッチ素子からなる。トランスＴの２次巻線Ｎ２は、ドットのない方の端子が出力端子１３に接続され、ドットのある方の端子には、ＭＯＳ−ＦＥＴ等の同期整流用素子ＴＲ１が直列に設けられて基準電位側の出力端子１４に接続されている。さらに、出力端子１３，１４間には、平滑用の出力コンデンサＣ２が設けられている。
【０００３】
同期整流用素子ＴＲ１のドレイン−ソース間には、２次側に設けられた別電源１６が設けられている。別電源１６は、同期整流用素子ＴＲ１のドレインに一端が接続されたコンデンサＣ５を備え、コンデンサＣ５の他端が抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端はツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードが基準電位に接続されている。さらに、抵抗Ｒ３の他端はダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードがコンデンサＣ６を介して基準電位に接続されている。ダイオードＤ３のカソードとコンデンサＣ６の中点が、この別電源１６の出力となっている。
【０００４】
さらに、トランスＴの２次側には、同期整流用素子ＴＲ１の駆動手段としての補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサＣ４を介して同期整流用素子ＴＲ１のゲートに接続されている。さらに、補助巻線３のドットのない側の端子は、ダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードが抵抗Ｒ１、コンデンサＣ３の直列回路を経て基準電位に接続されている。抵抗Ｒ１とタイミングコンデンサＣ３の中点は、別電源１６のダイオードＤ３のカソードとコンデンサＣ６の中点に、抵抗Ｒ２を介して接続されている。さらに、抵抗Ｒ１とコンデンサＣ３の中点は、ＮＰＮ型のトランジスタＴＲ２のベースに接続されている。トランジスタＴＲ２のコレクタは、同期整流用素子ＴＲ１のゲートに接続され、エミッタは基準電位に接続されている。また、同期整流用素子ＴＲ１のゲートには、ダイオードＤ２のカソードが接続され、ダイオードＤ２のアノードが基準電位に接続されている。
【０００５】
このスイッチング電源装置１０の動作は、ＭＯＳ−ＦＥＴのインバータトランジスタＱ１を、図示しない制御回路によりオン・オフしＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御する。インバータトランジスタＱ１のオン期間には、同期整流用素子ＴＲ１はオフしており電流は流れず、別電源１６のコンデンサＣ６がコンデンサＣ５を介して充電される。充電電圧は、ツェナーダイオードＺＤ１により設定される電圧である。また、インバータトランジスタＱ１のオン期間に、補助巻線Ｎ３によりコンデンサＣ４がダイオードＤ２のカソード側をプラスにして充電される。
【０００６】
インバータトランジスタＱ１がオフすると、同期整流用素子ＴＲ１のゲートには、補助巻線Ｎ３のドットのない側の端子の電圧にコンデンサＣ４の充電電圧が加えられて充電され、同期整流用素子ＴＲ１がオンする。同時に、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電される。
【０００７】
また、インバータトランジスタＱ１がオフすると同時に、別電源１６によりタイミングコンデンサＣ３の充電が抵抗Ｒ２を介して開始される。そして、タイミングコンデンサＣ３の電位が次第に上昇し、トランジスタＴＲ２がオンする電位に達すると、トランジスタＴＲ２がオンし同期整流用素子ＴＲ１のゲートの電荷を放電して、同期整流用素子ＴＲ１をオフする。トランジスタＴＲ２がオンするタイミングは、インバータトランジスタＱ１がオンする前のタイミングに設定される。そしてインバータトランジスタＱ１がオンすると、再び別電源１６のコンデンサＣ６の充電が開始するとともに、タイミングコンデンサＣ３が抵抗Ｒ１、ダイオードＤ１を経て放電する。以上の動作を繰り返して、このスイッチング電源装置１０は、インバータトランジスタＱ１と同期整流用素子ＴＲ１が同時にオンすることなく、同期整流動作を行い、出力側に電力を供給する。
【０００８】
また、特許文献１に開示された電源装置も、同様にインバータトランジスタと同期整流用素子が同時にオンしないように、同期整流用素子を強制的にオフさせる遮断回路を備えたものである。
【０００９】
【発明が解決しようとする課題】
このフライバック式の同期整流スイッチング電源装置１０の場合、同期整流用素子ＴＲ１のオフタイミングがずれて、２次側の同期整流用素子ＴＲ１がオン状態のままインバータトランジスタＱ１がオンすると、２次側の回路がショートした状態となり、インバータトランジスタＱ１に大きなサージ電流が流れてしまい、インバータトランジスタＱ１や同期整流用素子ＴＲ１等の破壊に至る場合がある。例えば、出力に接続された負荷が、重負荷から軽負荷に急激に変化し、インバータトランジスタＱ１がスイッチングを停止すると、別電源１６のコンデンサＣ６の電圧が必要な電圧以下に低下してしまう場合がある。これにより、次にインバータトランジスタＱ１がスイッチングを開始したときに、同期整流用素子ＴＲ１がオンしている期間のコンデンサＣ３の充電が遅れ、インバータトランジスタＱ１がオンする前である所定の期間内に、トランジスタＴＲ２がオンせず従って同期整流用素子ＴＲ１をオフできない場合が生じ、回路に貫通電流が流れてしまうというものである。
【００１０】
また、出力電圧端子１３，１４間に外部から設定電圧以上の電圧が印加された場合や、出力端子間に外部の大容量のコンデンサを付けたときの電源停止時にも、２次側の同期整流用素子をオフできずに貫通電流が流れたり、出力端子間に接続された大容量の外部コンデンサの電力により、２次側の回路で自励発振したりするという問題もあった。
【００１１】
この発明は、上記の従来の技術の問題点に鑑みてなされたもので、少ない部品点数で、負荷の急変や出力端子間に接続された外部機器にかかわらず、貫通電流や自励発振を防止することができるフライバック式の同期整流スイッチング電源装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明は、一定の周期内でオン・オフするインバータトランジスタがトランスの１次巻線と直列に接続されて入力端子間に設けられ、上記トランスの２次巻線と出力端子との間に直列に接続された同期整流用素子を有するとともに、上記インバータトランジスタのスイッチングによる上記２次巻線のパルス電圧により所定電位に充電される別電源と、上記同期整流用素子を上記インバータトランジスタと相補的にオン・オフさせる駆動手段である補助巻線と、上記同期整流用素子をオフさせるスイッチ素子を備えたフライバック式の同期整流スイッチング電源装置であって、上記別電源の出力電圧と上記出力端子の出力電圧とを比較して上記別電源の出力電圧が一定値以下に低下した場合に、上記スイッチ素子により上記同期整流用素子をオフさせるスイッチ素子制御手段を備えた同期整流式スイッチング電源である。
【００１３】
上記スイッチ素子は上記同期整流用素子をオフさせるＮＰＮトランジスタであり、このＮＰＮトランジスタのベースと基準電位との間にタイミングコンデンサが接続され、上記ＮＰＮトランジスタのベースに上記別電源の出力が接続され、上記スイッチ素子制御手段は、上記出力端子にエミッタが接続されコレクタが上記ＮＰＮトランジスタのベースに接続されたＰＮＰトランジスタであり、このＰＮＰトランジスタのベースに上記別電源の出力電圧が接続されている。上記別電源の出力電圧を分圧して、上記ＰＮＰトランジスタのベースに入力させても良いものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の一実施形態のフライバック式の同期整流スイッチング電源装置２０の回路を示すもので、図３に示す回路と同様の構成は同一の符号を付す。この同期整流スイッチング電源装置２０は、直流電源の入力端子１１，１２と並列に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端に、トランスＴの１次巻線Ｎ１とインバータトランジスタＱ１より成る直列回路が接続されている。トランスＴの１次巻線Ｎ１はドットのある方が入力端子１１に接続され、ドットの無い方がインバータトランジスタＱ１に接続されている。インバータトランジスタＱ１はＭＯＳ−ＦＥＴ等の半導体スイッチ素子からなる。トランスＴの２次巻線Ｎ２は、ドットのない方の端子が出力端子１３に接続され、ドットのある方の端子には、ＭＯＳ−ＦＥＴ等の同期整流用素子ＴＲ１が直列に設けられて基準電位側の出力端子１４に接続されている。さらに、出力端子１３，１４間には、平滑用の出力コンデンサＣ２が設けられている。
【００１５】
同期整流用素子ＴＲ１のドレイン−ソース間には、２次側に設けられた別電源１６が設けられている。別電源１６は、ＭＯＳ−ＦＥＴ等の同期整流用素子ＴＲ１のドレインに一端が接続されたコンデンサＣ５を備え、コンデンサＣ５の他端が抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端はツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードが基準電位に接続されている。さらに、抵抗Ｒ３の他端はダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードがコンデンサＣ６を介して基準電位に接続されている。ダイオードＤ３のカソードとコンデンサＣ６の中点が、この別電源１６の出力となっている。
【００１６】
さらに、トランスＴの２次側には、同期整流用素子ＴＲ１の駆動手段としての補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサＣ４を介して同期整流用素子ＴＲ１のゲートに接続されている。さらに、補助巻線３のドットのない側の端子は、ダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードが抵抗Ｒ１、タイミングコンデンサＣ３の直列回路を経て基準電位に接続されている。抵抗Ｒ１とタイミングコンデンサＣ３の中点は、別電源１６のダイオードＤ３のカソードとコンデンサＣ６の中点に、抵抗Ｒ２を介して接続されている。さらに、抵抗Ｒ１とコンデンサＣ３の中点は、ＮＰＮ型のトランジスタＴＲ２のベースに接続されている。トランジスタＴＲ２のコレクタは、同期整流用素子ＴＲ１のゲートに接続され、エミッタは基準電位に接続されている。また、同期整流用素子ＴＲ１のゲートには、ダイオードＤ２のカソードが接続され、ダイオードＤ２のアノードが基準電位に接続されている。
【００１７】
出力端子１３とトランジスタＴＲ２のベースとの間には、スイッチ素子制御手段であるＰＮＰ型のトランジスタＴＲ３が接続されている。トランジスタＴＲ３は、エミッタが出力端子１３２に接続され、コレクタが抵抗Ｒ４を解してトランジスタＴＲ２のベースに接続されている。トランジスタＴＲ３のベースは、別電源１６の出力であるダイオードＤ３のカソードとコンデンサＣ６の中点に接続されている。
【００１８】
このスイッチング電源装置２０の動作は、インバータトランジスタＱ１を、図示しない制御回路によりオン・オフしＰＷＭ制御する。インバータトランジスタＱ１のオン期間には、同期整流用素子ＴＲ１はオフしており電流は流れず、別電源１６のコンデンサＣ６がコンデンサＣ５を介して充電される。コンデンサＣ５はコンデンサＣ６の充電量を制限するものである。コンデンサＣ６の充電電圧は、ツェナーダイオードＺＤ１により設定される電圧である。また、インバータトランジスタＱ１のオン期間に、補助巻線Ｎ３によりコンデンサＣ４がダイオードＤ２のカソード側をプラスにして充電される。
【００１９】
インバータトランジスタＱ１がオフすると、同期整流用素子ＴＲ１のゲートには、補助巻線Ｎ３のドットのない側の端子の電圧にコンデンサＣ４の充電電圧が加えられて充電され、同期整流用素子ＴＲ１がオンする。同時に、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電される。
【００２０】
また、インバータトランジスタＱ１がオフすると同時に、別電源１６によりタイミングコンデンサＣ３の充電が抵抗Ｒ２を介して開始される。そして、タイミングコンデンサＣ３の電位が次第に上昇し、トランジスタＴＲ２がオンする電位に達すると、トランジスタＴＲ２がオンし同期整流用素子ＴＲ１のゲートの電荷を放電して、同期整流用素子ＴＲ１をオフする。トランジスタＴＲ２がオンするタイミングは、インバータトランジスタＱ１がオンする前のタイミングに設定される。そしてインバータトランジスタＱ１がオンすると、再び別電源１６のコンデンサＣ６の充電が開始するとともに、コンデンサＣ３が抵抗Ｒ１、ダイオードＤ１を経て放電する。
【００２１】
ここで、トランジスタＴＲ３のベースには、別電源１６のコンデンサＣ６の電位が印加され、別電源１６の出力電圧と出力端子１３の出力電圧とを比較し、インバータトランジスタＱ１が停止して、別電源１６のコンデンサＣ６の電圧が低下し、トランジスタＴＲ３がオンする所定の電位以下となると、ＰＮＰ型のトランジスタＴＲ３がオンし、抵抗Ｒ４を介してタイミングコンデンサＣ３を充電し、トランジスタＴＲ２をオンさせる。これにより同期整流用素子ＴＲ１のゲート電荷が放電され、同期整流用素子ＴＲ１はオフする。トランジスタＴＲ３がオンしている間、すなわち、インバータトランジスタＱ１の停止等により別電源１６のコンデンサＣ６の電位が所定電位以下である間は、トランジスタＴＲ２がオンし、同期整流用素子ＴＲ１はオフしている。この間にインバータトランジスタＱ１がスイッチングをはじめると、同期整流用素子ＴＲ１はそのボディーダイオードによる整流を行う。また、別電源１６への充電が、ＴＲ３を介しても行われ、別電源１６の充電がより迅速になされる。
【００２２】
以上の動作を繰り返して、このスイッチング電源装置２０は、インバータトランジスタＱ１と同期整流用素子ＴＲ１が同時にオンすることなく、同期整流動作を行い、出力側に電力を供給する。
【００２３】
この実施形態のスイッチング電源装置２０によれば、負荷の急変によりインバータトランジスタＱ１が停止していた後、スイッチングを再開した場合にも、同期整流用素子ＴＲ１を確実にオフさせ、別電源１６の出力電圧が所定値以上となり、タイミングコンデンサＣ３及びトランジスタＴＲ２により正常に且つ確実に同期整流用素子ＴＲ１を駆動可能となるまで、同期整流用素子ＴＲ１をオンさせないようにしている。これにより貫通電流が電源回路に流れることがなく、回路素子の損傷等を確実に防止することができる。
【００２４】
また、出力端子１３，１４間に外部の装置により設定電圧よりも高い電圧がかかった場合も、インバータトランジスタＱ１が停止し、別電源１６の出力電圧は低下する。この場合も、上記と同様に別電源１６の電位の低下によりトランジスタＴＲ３がオンし、トランジスタＴＲ２により同期整流用素子ＴＲ１をオフ状態にし、自励発振を防止する。
【００２５】
さらに、出力端子１３，１４間の外部装置として大容量のコンデンサを接続した状態で、リモコンや入力電圧の遮断によりインバータトランジスタＱ１が動作を停止した場合にも、２次側の別電源１６の電圧は低下し、同期整流用トランジスタＴＲ１がオフさせられる。これにより、出力端子１３，１４間の外部の大容量コンデンサに蓄えられたエネルギーによる自励発振を防止することができ、さらに、大容量コンデンサに貯えられたエネルギーを抵抗Ｒ４で消費させ、速やかに出力電圧を低下させる。
【００２６】
なお、この発明のフライバック式の同期整流スイッチング電源装置は上記実施形態に限定されるものではなく、例えば図２に示すように、別電源１６の出力電位を抵抗Ｒ５、Ｒ６で分圧して、トランジスタＴＲ３のベースに入力させるようにしても良い。これにより、抵抗Ｒ５、Ｒ６を適宜設定して、トランジスタＴＲ３のオン電位を任意に設定することができる。さらに、その他適宜の他の回路を組み合わせたものでも良い。
【００２７】
【発明の効果】
この発明の同期整流スイッチング電源装置は、負荷の急変による貫通電流や、電源停止時又は外部電圧印加時に自励発振するという現象を確実に防止することができ、装置の構成部品の小型化を可能にし、装置全体の小型化や低コスト化に大きく寄与するものである。
【図面の簡単な説明】
【図１】この発明の一実施形態の同期整流スイッチング電源装置の概略回路図である。
【図２】この発明の他の実施形態の同期整流スイッチング電源装置の概略回路図である。
【図３】従来のフライバック式同期整流スイッチング電源装置の概略回路図である。
【符号の説明】
１１，１２ 入力端子
１３，１４ 出力端子
１６ 別電源
Ｃ３ タイミングコンデンサ
Ｎ１ １次巻線
Ｎ２ ２次巻線
Ｎ３ 第３の巻線
Ｑ１ インバータトランジスタ
Ｔ トランス
Ｔｒ１ 同期整流用素子
Claims (3)
- 一定の周期内でオン・オフするインバータトランジスタがトランスの１次巻線と直列に接続されて入力端子間に設けられ、上記トランスの２次巻線と出力端子との間に直列に接続された同期整流用素子を有するとともに、上記インバータトランジスタのスイッチングによる上記２次巻線のパルス電圧により所定電位に充電される別電源と、上記同期整流用素子を上記インバータトランジスタと相補的にオン・オフさせる駆動手段と、上記同期整流用素子をオフさせるスイッチ素子を備えたフライバック式の同期整流スイッチング電源装置において、上記別電源の出力電圧と上記出力端子の出力電圧とを比較して上記別電源の出力電圧が一定値以下に低下した場合に、上記スイッチ素子により上記同期整流用素子をオフさせるスイッチ素子制御手段を備えたことを特徴とする同期整流スイッチング電源。
- 上記スイッチ素子は上記同期整流用素子をオフさせるＮＰＮトランジスタであり、上記スイッチ素子制御手段は、上記出力端子にエミッタが接続されコレクタが上記ＮＰＮトランジスタのベースに接続されたＰＮＰトランジスタであり、このＰＮＰトランジスタのベースに上記別電源の出力電圧が接続されていることを特徴とする請求項１記載の同期整流スイッチング電源。
- 上記別電源の出力電圧を分圧して、上記ＰＮＰトランジスタのベースに入力させたことを特徴とする請求項２記載の同期整流スイッチング電源。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113618A JP3871213B2 (ja) | 2003-04-18 | 2003-04-18 | 同期整流スイッチング電源装置 |
| PCT/JP2003/014689 WO2004047278A1 (ja) | 2002-11-19 | 2003-11-18 | 同期整流スイッチング電源装置 |
| US10/518,137 US7116562B2 (en) | 2002-11-19 | 2003-11-18 | Synchronous rectification switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113618A JP3871213B2 (ja) | 2003-04-18 | 2003-04-18 | 同期整流スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004320929A true JP2004320929A (ja) | 2004-11-11 |
| JP3871213B2 JP3871213B2 (ja) | 2007-01-24 |
Family
ID=33473457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003113618A Expired - Lifetime JP3871213B2 (ja) | 2002-11-19 | 2003-04-18 | 同期整流スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3871213B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016158387A (ja) * | 2015-02-24 | 2016-09-01 | ローム株式会社 | 絶縁同期整流型ｄｃ／ｄｃコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 |
-
2003
- 2003-04-18 JP JP2003113618A patent/JP3871213B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016158387A (ja) * | 2015-02-24 | 2016-09-01 | ローム株式会社 | 絶縁同期整流型ｄｃ／ｄｃコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3871213B2 (ja) | 2007-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4623096B2 (ja) | 同期整流型フォワードコンバータ | |
| KR101168588B1 (ko) | 전원 장치 및 화상 형성 장치 | |
| US7391629B2 (en) | Switching mode power supply with controller for handling overcurrents | |
| US7106602B2 (en) | Switching-bursting method and apparatus for reducing standby power and improving load regulation in a DC—DC converter | |
| US8194427B2 (en) | Switching power supply device | |
| US20030142521A1 (en) | Switching power source device | |
| KR20010080701A (ko) | 공진 모드 전원 장치 | |
| US6738266B2 (en) | Switching power supply unit | |
| US11005376B2 (en) | Switching power supply controller | |
| JP2004194387A (ja) | スイッチング電源装置 | |
| JP3905822B2 (ja) | 同期整流式スイッチング電源装置 | |
| WO2004047278A1 (ja) | 同期整流スイッチング電源装置 | |
| JP3871213B2 (ja) | 同期整流スイッチング電源装置 | |
| JP2003339157A (ja) | 自励式スイッチング電源装置 | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| JP3634062B2 (ja) | スイッチモード電源のスタートアップ保護回路 | |
| JP4387921B2 (ja) | 同期整流スイッチング電源装置 | |
| JPH05176533A (ja) | トランス方式ｄｃ−ｄｃコンバータ | |
| JP2010273432A (ja) | スイッチング電源装置 | |
| JP4191577B2 (ja) | 同期整流スイッチング電源装置 | |
| JP4324004B2 (ja) | 同期整流式スイッチング電源装置 | |
| JP4485404B2 (ja) | 自励式スイッチング電源装置 | |
| JP4697412B2 (ja) | スイッチング電源装置 | |
| JP3429203B2 (ja) | スイッチング電源装置のスナバ回路 | |
| JP2005287230A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3871213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141027 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |