JP2005287230A - 電源回路 - Google Patents

電源回路 Download PDF

Info

Publication number
JP2005287230A
JP2005287230A JP2004099538A JP2004099538A JP2005287230A JP 2005287230 A JP2005287230 A JP 2005287230A JP 2004099538 A JP2004099538 A JP 2004099538A JP 2004099538 A JP2004099538 A JP 2004099538A JP 2005287230 A JP2005287230 A JP 2005287230A
Authority
JP
Japan
Prior art keywords
power
circuit
resonance
power conversion
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004099538A
Other languages
English (en)
Other versions
JP4033158B2 (ja
Inventor
Naoki Yamamoto
直樹 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nipron Co Ltd
Original Assignee
Nipron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nipron Co Ltd filed Critical Nipron Co Ltd
Priority to JP2004099538A priority Critical patent/JP4033158B2/ja
Publication of JP2005287230A publication Critical patent/JP2005287230A/ja
Application granted granted Critical
Publication of JP4033158B2 publication Critical patent/JP4033158B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 電力変換用スイッチング素子のON動作時に発生するスイッチングノイズ及びスイッチング損失の低減が可能な電源回路を提供する点にある。
【解決手段】 スイッチング素子Q1,Q3を備えた電力変換回路6,8の複数を、共通のトランス1の一次側に備え、各電力変換回路6,8に、一方の電力変換回路から他方の電力変換回路へ誘起電圧による電流の逆流を阻止するための逆流阻止ダイオード9,10を設け、電力変換回路により負荷2に電力を供給するための二次側直流変換回路3をトランス1の二次側に備えさせ、スイッチング素子Q1,Q3のスイッチングノイズなどを低減する共振回路13を設け、各電力変換回路の電源側へ帰還する共振電流をチャージして逆流阻止ダイオード9,10の逆電圧の発生を抑制するコンデンサ15,16を設けた。
【選択図】 図1

Description

本発明は、直流電圧を入力としてON−OFF動作する電力変換用スイッチング素子を備えた電力変換回路の複数を、共通のトランスの一次側に備え、これら複数の電力変換回路からの電力を負荷に供給するための二次側直流変換回路を前記トランスの二次側に備えさせてなる電源回路に関する。
上記電源回路において、例えば一次側に備えた2つの電力変換回路のうちの一方の電力変換回路を駆動しているときに、その電力変換回路に発生するエネルギーによって他方の電力変換回路へ過電流が流れてしまうことを阻止するための逆流阻止ダイオードを各電力変換回路に備えさせたものが既に提案されている(例えば、特許文献1参照)。
特開平9−261958号公報(図1、図2、図4〜図6)
上記特許文献1の電源回路では、一方の電力変換回路のエネルギーによって他方の電力変換回路へ電流が流れてしまうことを逆流阻止ダイオードにて阻止することができるものの、直流電圧を入力としてON−OFF動作する電力変換用スイッチング素子のON動作時に発生するスイッチングノイズ及びスイッチング損失を低減するための対策がなされておらず、改善の余地があった。
本発明が前述の状況に鑑み、解決しようとするところは、電力変換用スイッチング素子のON動作時に発生するスイッチングノイズ及びスイッチング損失を低減することができる電源回路を提供する点にある。
本発明は、前述の課題解決のために、直流電圧を入力としてON−OFF動作する電力変換用スイッチング素子を備えた電力変換回路の複数を、共通のトランスの一次側に備え、前記各電力変換回路に、一方の電力変換回路から他方の電力変換回路へ誘起電圧による電流の逆流を阻止するための逆流阻止ダイオードを設け、前記電力変換回路により発生する電力を負荷に供給するための二次側直流変換回路を前記トランスの二次側に備えさせてなる電源回路において、前記スイッチング素子のON動作時に発生するスイッチングノイズ及びスイッチング損失を低減するための共振回路を設け、前記共振回路により各電力変換回路の電源側へ帰還する共振電流を電荷の形でチャージして前記逆流阻止ダイオードの逆電圧の発生を抑制するためのチャージ用のコンデンサを設けて、電源回路を構成した。
従って、スイッチング素子のON動作時に発生するスイッチングノイズ及びスイッチング損失を共振回路にて低減することができる。そして、共振回路により発生する共振電流が、各電力変換回路の電源側へ帰還し、逆流阻止ダイオードに逆電圧が加わることになるが、これをチャージ用のコンデンサにて電荷の形で蓄積することで回避することができるから、逆流阻止ダイオードが損傷してしまうことを回避することができることは勿論のこと、逆耐圧の小さな(低い)逆流阻止ダイオードを用いることができる。
前記複数の電力変換回路が、商用交流電源からの商用交流電圧を直流電圧に変換する整流回路を備えた第1電力変換回路と、商用交流電源の停電時において二次電池からの直流電圧により前記二次側直流変換回路を通じて負荷に電力を供給する第2電力変換回路とから構成されてもよい。
前記チャージ用のコンデンサを、前記逆流阻止ダイオードに対して並列に接続してもよいし、前記トランスの一次側巻線及び該一次側巻線に直列接続されている該スイッチング素子に対して並列接続してもよい。
前記電力変換用スイッチング素子の2個を前記トランスの一次側巻線を介して直列に接続した状態で設け、前記トランスの中点から延出した中線の端と直流電圧の正負出力端との間のそれぞれにコンデンサを接続して、前記チャージ用のコンデンサを兼用構成し、前記逆流阻止ダイオードを前記コンデンサの直流電圧の正負出力端の接続点よりも入力側に位置させてもよい。
前記共振回路が、前記トランスに電気的に絶縁された状態で接続するための共振用コイルと、前記共振用コイルに蓄積されたエネルギーを電荷の形で蓄積するための前記共振用コンデンサと、前記スイッチング素子がONする前に前記共振用コンデンサに蓄積された電荷を共振電流として流すためにスイッチングさせるための共振用スイッチング素子とを備えた閉回路から構成してもよい。
前記複数の電力変換回路に対して共用する単一の前記共振回路を備えたものから構成してもよい。
スイッチング素子のON動作時に発生するスイッチングノイズ及びスイッチング損失を共振回路にて低減することができるものでありながら、その共振回路を設けることにより、逆流阻止ダイオードに逆電圧が加わったとしても、逆流阻止ダイオードが損傷することをチャージ用のコンデンサにて確実に回避することができる信頼性の高い電源回路を提供することができる。又、前記逆流阻止ダイオードを例えばショットキーダイオードなどの逆耐圧の小さなダイオードから構成することができる。また、複数の電力変換回路に対して共用する単一の共振回路を備えたものから構成することによって、共振回路の共用化による部品点数の削減化を図ることができ、製造面及びコスト面において有利になる。
第1電力変換回路を、商用交流電源からの商用交流電圧を直流電圧に変換する整流回路を備えたものから構成し、第2電力変換回路を、商用交流電源の停電時において二次電池からの直流電圧により二次側直流変換回路を通じて負荷に電力を供給するものから構成することによって、停電時においても第2電力変換回路にて負荷に電力を供給することが可能になり、さらに信頼性の高い電源回路とすることができる。
電力変換用スイッチング素子の2個を前記トランスの一次側巻線を介して直列に接続した状態で設け、前記トランスの中点から延出した中線の端と直流電圧の正負出力端との間のそれぞれにコンデンサを接続することによって、スイッチングロスを低減することができ、しかも、先にOFFした電力変換用スイッチング素子に耐圧を越える電圧が加えられることを防ぐことができると共に一次側巻線の電位を安定させることができ、更にはチャージ用のコンデンサを兼用構成することができる利点がある。
共振回路を、トランスに電気的に絶縁された状態で接続するための共振用コイルと、共振用コイルに蓄積されたエネルギーを電荷の形で蓄積するための共振用コンデンサと、スイッチング素子がONする前に共振用コンデンサに蓄積された電荷を共振電流として流すためにスイッチングさせるための共振用スイッチング素子とを備えた閉回路から構成することによって、共振回路を電力変換回路に組み込む場合に比べて、トランスの一次側でも二次側でも自由に配置することができ、設計の自由度を高めることができる。
図1に、フォワード型の電源回路を示している。この電源回路は、共通の高周波トランス(低周波トランスでもよい)1の二次側巻線N2に電気的に絶縁された状態で接続され、かつ、負荷2へ直流電力を供給するための二次側直流変換回路3と、前記共通の高周波トランス1の一次側の第1巻線N1に電気的に絶縁された状態で接続され、かつ、商用交流電源4からの交流電圧を整流して直流電圧に変換するための整流回路5を介して出力される直流電圧により前記共通の高周波トランス1を介して二次側直流変換回路3へ電力供給するための第1の電力変換回路6と、前記共通の高周波トランス1の一次側の第2巻線N3に電気的に絶縁された状態で接続され、かつ、二次電池7の出力により前記共通の高周波トランス1を介して二次側直流変換回路3へ電力供給するための第2の電力変換回路8とを備えている。前記二次電池7としては、燃料電池や太陽電池あるいは原子力電池等を用いてもよく、二次電池7に代えて発電機等であってもよい。又、2つの電力変換回路6,8のうちの一方を商用交流電源からの交流電圧により動作する電力変換回路とし、他方を二次電池からの直流電圧により動作する電力変換回路としたが、2つとも商用交流電源からの電力により動作する電力変換回路としてもよいし、又直流電圧により動作する電力変換回路としてもよい。又、電力変換回路を3つ以上設けて実施することもできる。この場合、電源部を商用交流電源にて構成したものと、二次電池等の直流電源にて構成したものをそれぞれ少なくとも1個ずつ備えさせて電源回路を構成しておけば、例えば商用交流電源の停電時でも直流電源を利用して二次側直流変換回路3へ電力供給が行える利点がある。又、電源回路としては、図1のようなフォワード型の他、フライバック型、フルブリッジ型、ハーフブリッジ型等であってもよく、どのような形式の電源回路に構成してもよい。
図1に示すように、前記第1の電力変換回路6は、高周波トランス1の一次側の第1巻線N1に接続され、ON−OFFを繰り返し行うことにより二次側へ設定された電圧を供給するための電力変換用スイッチング素子としてのFETQ1と、前記作動中の第2の電力変換回路8からの誘起電圧による電流の逆流を阻止するための逆流阻止ダイオード9を備えている。
又、前記第2の電力変換回路8は、高周波トランス1の一次側の第2巻線N3に接続され、ON−OFFを繰り返し行うことにより二次側へ設定された電圧を供給するための電力変換用スイッチング素子としてのFETQ3と、前記作動中の第1の電力変換回路6からの誘起電圧による電流の逆流を阻止するための逆流阻止ダイオード10を備えている。
前記FETQ1及びFETQ3には、図示していない制御装置からの制御信号が入力されるゲート回路11,12が接続されており、ゲート回路11,12からのゲート信号によりFETQ1及びFETQ3がON−OFFされるようになっている。
前記FETQ1及びFETQ3のON動作時に発生するスイッチングノイズ及びスイッチング損失を低減するための単一の共振回路13を、前記トランス1の二次側に電気的に絶縁された状態で接続している。ここでは、共振回路13をトランス1の二次側へ配置したが、一次側に配置してもよい。このように複数の電力変換回路6,8に対して共用する単一の共振回路13を設けることによって、全ての電力変換回路6,8に対して共振回路13を設けるものに比べて部品点数の削減化を図ることができる利点がある。
前記共振回路13を、トランス1の二次側に電気的に絶縁された状態で接続するための共振用コイルN4と、この共振用コイルN4に蓄積されたエネルギーを電荷の形で蓄積(充電)するための共振用コンデンサ14と、前記共振用コイルN4の電流をFETQ1又はQ3がONする前に共振電流として流すためにスイッチングさせるための共振用スイッチング素子としてのFETQ2とを備えた閉回路から構成することによって、共振回路13の位置を自由に変更する(図では二次側に配置しているが、一次側であってもよい)ことができる利点があるが、前記各電力変換回路6又は8に共振回路13を組み込んで実施することもできる。尚、図示していないが、前記FETQ2には、図示していない制御装置からの制御信号が入力されるゲート回路(図示せず)が接続されている。又、前記共振回路13は、図に示される形式に限らず、どのような形式に構成してもよい。
前記各電力変換回路6,8には、前記共振回路13の共振用コイルN4の電流が共振用スイッチング素子Q2にて遮断される際にトランス1を介して一次側の電力変換回路6,8へ共振電流が流れ、逆流阻止ダイオード9,10に逆電圧が加わることを電荷の形でチャージするためのチャージ用のコンデンサ15,16を備えてあり、これらコンデンサ15,16は、逆流阻止ダイオード9,10に対して並列に接続されている。
前記第1の電力変換回路6を作動させて、該電力変換回路6からの電力供給により二次側に配置した負荷2を駆動する場合を説明する。尚、図2(a)は、チャージ用のコンデンサ15,16を設けていない場合を示し、図2(b)は、チャージ用のコンデンサ15,16を設けた場合の各種の波形を示している。
まず図2(a),(b)に、FETQ1を所定の周期でON−OFFさせるパルス波形を示している。そして、FETQ1がOFFになると同時に、図1のa点の電位が図2(a),(b)に示すように、立ち上がるため、共振回路13にコンデンサ14を充電するための充電電流Iが流れ始める(d1の期間)。前記コンデンサ14の充電が完了する前にFETQ2をONするためのゲート信号(図2(b)参照)をFETQ2のゲート回路(図示せず)へ出力する。そして、前記充電が完了すると、コンデンサ14から電荷の放電が開始され、図2(b)に示すように前記方向とは逆方向に電流Iが流れる。そして、FETQ1がONする直前にFETQ2をOFFし、共振用コイルN4を流れていた逆方向の電流Iをトランス1を介して図1に示す一次側巻線N1の電流I1に変換する。この逆方向の電流I1を逆流阻止ダイオー9に並列接続されたチャージ用のコンデンサ15によりチャージすることにより、図1におけるa点の電位及びb−a間の電位が図2(a)のV1で示すように急激に変化することがなく、図2(b)のV2で示すように変化が緩やかな電圧変化(0に近い電圧)にすることができ、逆流阻止ダイオード9,10が損傷することを回避することができることは勿論のこと、逆流阻止ダイオード9,10をショットキーダイオードなどの逆耐圧の小さな(低い)素子を用いることが可能になる。前記一次側巻線N1の共振電流I1によりスイッチング素子Q1の点の電位が十分に低下してから該スイッチング素子Q1をONするため、スイッチング素子Q1のON時に発生するスイッチングノイズ及びスイッチング損失を低減することができる。
図1では、逆流阻止ダイオード9,10及びそれらに対するチャージ用のコンデンサ15,16を高周波トランス1の一次側巻線N1,N3のマイナス側に接続した電源回路図を示したが、図3に示すように、逆流阻止ダイオード9,10を一次側巻線N1,N3のプラス側あるいはスイッチング素子Q1のマイナス側に接続し、チャージ用のコンデンサ15,16を、図3で示すように一次側巻線N1,N3のプラス側とこの一次側巻線N1,N3のマイナス側に直列に接続されている前記スイッチング素子Q1のマイナス側とに渡る状態で接続した電源回路図であってもよい。
又、スイッチング素子の抵抗成分によるロスを減らすためにON抵抗の低い(小さい)FETを用いたカスケードフォワード型の回路を、図4に示している。このON抵抗の低いFETは、耐圧が低いものであるため、2個のFETQ11,Q12又はQ31,Q32を直列にしてスイッチング素子のオフ時電圧を分圧して低減できるようにしている。これら2個のFETQ11,Q12又はQ31,Q32は、同じタイミングにてON−OFF駆動することになるが、素子自体のバラツキなどにより該タイミングにずれが発生する。このため、先にOFFしたFETQ11又はQ12(Q31又はQ32)に耐圧を越える電圧が加えられることを防ぐと共に両FETQ11,Q12(又はQ31,Q32)がOFFの時の一次側の第1巻線N1又は第2巻線N3の電位を安定させるために、コンデンサ17,18又は19,20を設けている。これらコンデンサ17,18又は19,20を設けることによって、耐圧の低いFETQ11,Q12又はQ31,Q32を用いることができるようになっている。しかも、これらコンデンサ17,18又は19,20は、前記チャージ用のコンデンサの役割も果たしている。前記コンデンサ17,18又は19,20は、一次側の第1巻線N1又は第2巻線N3の中間部(中点)に接続された共通線(中線)21又は22と電源(整流回路5からの直流電圧)のプラス側(正の出力端)との間及び該共通線(中線)21又は22とマイナス側(負の出力端)との間に接続されたものである。換言すれば、一次側の第1巻線N1又は第2巻線N3の中間部(中点)に接続された共通線(中線)21又は22と前記プラス側に備えたFETQ11のドレインとの間及び該共通線(中線)21又は22とマイナス側に備えたFETQ12のソースとの間に、前記コンデンサ17,18又は19,20を接続している。図4に示す9,10は、前記した逆流阻止ダイオードであり、前記コンデンサ17,18又は19,20の直流電圧の正負出力端の接続点よりも入力側(整流回路5側)に位置させている。又、図4に示す11A,11B、12A,12Bは、FETQ11,Q12、Q31,Q32に対するゲート回路である。図5に、図4で示した回路における各種の波形を示しており、この場合も図2と同様にコンデンサ17,18又19,20を設けることによって、FETQ11のソース電圧及びFETQ12のドレイン電圧の変化を緩やかな状態に維持することができるようになっている。
図6及び図7にフライバック型の電源回路図を示し、図8及び図9にハーフブリッジ型の電源回路図を示し、図10及び図11にフルブリッジ型の電源回路図を示している。尚、図6〜図11で付した符号は、図1、図3及び図4で示した電源回路図に付したものを用い、同一の符号を付している。
一部を省略したフォワード型の第1の電源回路図である。 (a)はチャージ用のコンデンサを省略した電源回路中の各種の波形を示し、(b)はチャージ用のコンデンサを備えさせた電源回路中の各種の波形を示している。 一部を省略したフォワード型の第2の電源回路図である。 一部を省略したカスケードフォワード型の第3の電源回路図である。 図4で示した電源回路中の各種の波形を示している。 一部を省略したフライバック型の第4の電源回路図である。 一部を省略したフライバック型の第5の電源回路図である。 一部を省略したハーフブリッジ型の第6の電源回路図である。 一部を省略したハーフブリッジ型の第7の電源回路図である。 一部を省略したフルブリッジ型の第8の電源回路図である。 一部を省略したフルブリッジ型の第9の電源回路図である。
符号の説明
1 高周波トランス
2 負荷
3 二次側直流変換回路
4 商用交流電源
5 整流回路
6,8 電力変換回路
7 二次電池
9,10 逆流阻止ダイオード
11,12 ゲート回路
13 共振回路
14 共振用コンデンサ
15,16 コンデンサ
N1,N3 一次側巻線
N2 二次側巻線
L 設定距離
N4 共振用コイル

Claims (7)

  1. 直流電圧を入力としてON−OFF動作する電力変換用スイッチング素子を備えた電力変換回路の複数を、共通のトランスの一次側に備え、前記各電力変換回路に、一方の電力変換回路から他方の電力変換回路へ誘起電圧による電流の逆流を阻止するための逆流阻止ダイオードを設け、前記電力変換回路により発生する電力を負荷に供給するための二次側直流変換回路を前記トランスの二次側に備えさせてなる電源回路において、前記スイッチング素子のON動作時に発生するスイッチングノイズ及びスイッチング損失を低減するための共振回路を設け、前記共振回路により各電力変換回路の電源側へ帰還する共振電流を電荷の形でチャージして前記逆流阻止ダイオードの逆電圧の発生を抑制するためのチャージ用のコンデンサを設けたことを特徴とする電源回路。
  2. 前記複数の電力変換回路が、商用交流電源からの商用交流電圧を直流電圧に変換する整流回路を備えた第1電力変換回路と、商用交流電源の停電時において二次電池からの直流電圧により前記二次側直流変換回路を通じて負荷に電力を供給する第2電力変換回路からなる請求項1記載の電源回路。
  3. 前記チャージ用のコンデンサを、前記逆流阻止ダイオードに対して並列に接続してなる請求項1又は2記載の電源回路。
  4. 前記チャージ用のコンデンサを、前記トランスの一次側巻線及び該一次側巻線に直列接続されている該スイッチング素子に対して並列接続してなる請求項1又は2記載の電源回路。
  5. 前記電力変換用スイッチング素子の2個を前記トランスの一次側巻線を介して直列に接続した状態で設け、前記トランスの中点から延出した中線の端と直流電圧の正負出力端との間のそれぞれにコンデンサを接続して、前記チャージ用のコンデンサを兼用構成し、前記逆流阻止ダイオードを前記コンデンサの直流電圧の正負出力端の接続点よりも入力側に位置させてなる請求項1又は2記載の電源回路。
  6. 前記共振回路が、前記トランスに電気的に絶縁された状態で接続するための共振用コイルと、前記共振用コイルに蓄積されたエネルギーを電荷の形で蓄積するための前記共振用コンデンサと、前記スイッチング素子がONする前に前記共振用コンデンサに蓄積された電荷を共振電流として流すためにスイッチングさせるための共振用スイッチング素子とを備えた閉回路から構成してなる請求項1〜5のいずれかに記載の電源回路。
  7. 前記複数の電力変換回路に対して共用する単一の前記共振回路を備えたものでなる請求項1〜6のいずれかに記載の電源回路。
JP2004099538A 2004-03-30 2004-03-30 電源回路 Expired - Lifetime JP4033158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004099538A JP4033158B2 (ja) 2004-03-30 2004-03-30 電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099538A JP4033158B2 (ja) 2004-03-30 2004-03-30 電源回路

Publications (2)

Publication Number Publication Date
JP2005287230A true JP2005287230A (ja) 2005-10-13
JP4033158B2 JP4033158B2 (ja) 2008-01-16

Family

ID=35185026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099538A Expired - Lifetime JP4033158B2 (ja) 2004-03-30 2004-03-30 電源回路

Country Status (1)

Country Link
JP (1) JP4033158B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011120416A (ja) * 2009-12-07 2011-06-16 Sharp Corp スイッチング電源装置
WO2012035396A1 (ja) * 2010-09-15 2012-03-22 パナソニック株式会社 コンバータ回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011120416A (ja) * 2009-12-07 2011-06-16 Sharp Corp スイッチング電源装置
WO2012035396A1 (ja) * 2010-09-15 2012-03-22 パナソニック株式会社 コンバータ回路
CN103081323A (zh) * 2010-09-15 2013-05-01 松下电器产业株式会社 转换器电路
US9112421B2 (en) 2010-09-15 2015-08-18 Panasonic Intellectual Property Management Co., Ltd. Converter circuit including switch element unit
EP2592744A4 (en) * 2010-09-15 2018-01-10 Panasonic Intellectual Property Management Co., Ltd. Converter circuit

Also Published As

Publication number Publication date
JP4033158B2 (ja) 2008-01-16

Similar Documents

Publication Publication Date Title
US7746670B2 (en) Dual-transformer type of DC-to-DC converter
US7180759B2 (en) Push-pull inverter with snubber energy recovery
JP4819902B2 (ja) Dc/dc電力変換装置
US9479072B2 (en) Flyback converter
US20090268489A1 (en) Flyback converter having an active snubber
US7535733B2 (en) Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements
JP5585408B2 (ja) スイッチング電源装置
US11476753B2 (en) Switching converter
US20050190582A1 (en) Active clamp DC/DC converter with resonant transition system
US7944188B1 (en) Power converter circuits having bipolar outputs and bipolar inputs
EP1408605B1 (en) Power regeneration circuit and power conversion system
JP2012239341A (ja) スイッチング電源装置
JPH113789A (ja) 放電灯の点灯回路
EP2814160A1 (en) Power conversion device and method for driving same
JP2006191711A (ja) 直流変換装置
JP4577772B2 (ja) 電流双方向レギュレータ
US6903944B2 (en) Active clamp DC/DC converter with resonant transition system
JP4033158B2 (ja) 電源回路
JP6942040B2 (ja) 絶縁型スイッチング電源
JP2006191706A (ja) 直流変換装置
JP2006158137A (ja) スイッチング電源装置
JP6485366B2 (ja) 位相シフト方式フルブリッジ型電源回路
JP6994580B2 (ja) 電力変換装置および電力変換装置の制御方法
KR102537358B1 (ko) 절연형 스위칭 전원
JP6945429B2 (ja) 絶縁型スイッチング電源

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4033158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term