JP2004319917A - 絶縁膜除去方法および配線構造形成方法 - Google Patents

絶縁膜除去方法および配線構造形成方法 Download PDF

Info

Publication number
JP2004319917A
JP2004319917A JP2003114906A JP2003114906A JP2004319917A JP 2004319917 A JP2004319917 A JP 2004319917A JP 2003114906 A JP2003114906 A JP 2003114906A JP 2003114906 A JP2003114906 A JP 2003114906A JP 2004319917 A JP2004319917 A JP 2004319917A
Authority
JP
Japan
Prior art keywords
etching
film
wiring
active species
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003114906A
Other languages
English (en)
Inventor
Michio Morita
倫生 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003114906A priority Critical patent/JP2004319917A/ja
Publication of JP2004319917A publication Critical patent/JP2004319917A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】コンタクト抵抗の増大およびコンタクトオープン不良の増加を抑制することができる配線構造形成方法を提供する。
【解決手段】Cu膜上に形成された絶縁膜を除去する工程において、Cu膜表面へのエッチング活性種の入り込みがCu膜表面から15nm以下となる条件でエッチングを行う工程と、絶縁膜を除去した後Cu膜表面を洗浄する工程と、を備えることを特徴とする絶縁膜の除去法方法を提供する。その結果、Cu配線8表面上に形成された酸化膜を容易に除去うすることができ、コンタクト抵抗の増大及びコンタクトオープン不良の増加を抑制することができる。
【選択図】 図6

Description

【0001】
【発明の属する技術分野】
本発明は、配線形成方法に関し、特に、導電膜上に形成された絶縁膜の除去方法に関する発明である。
【0002】
【従来の技術】
従来の配線構造の形成方法として、以下に示す方法があった。以下、従来の配線構造形成方法について、コンタクトホール開孔後における下層のCu配線表面を清浄化する場合を例にとって、図面を参照しながら説明する。
【0003】
まず、図18に示すように、酸化シリコン膜101の所定の領域に1層目のCu配線層102を形成する。次に、当該1層目のCu配線層102上に、絶縁層(窒化シリコン膜103、酸化シリコン膜104)を堆積し、リソグラフィー技術およびフルオロカーボンガスを用いたドライエッチング技術により、配線溝105およびコンタクトホール106を形成する。このとき、当該コンタクトホール106底部の1層目のCu配線層102上にCuを含んだ高抵抗層107が形成される。
【0004】
次に、図19に示すように、酸素プラズマを用いた酸化処理を施すことにより、Cuを含んだ高抵抗層107を酸化する。これにより、酸化銅108を形成する。
【0005】
次に、図20に示すように、常温でクエン酸を主成分とする溶液により酸化銅108を除去する。その後、図21に示すように、スパッタ法、めっき法および化学機械研磨法を用いて、2層目のCu配線層109を形成する(特許文献1参照)。
【0006】
【特許文献1】
特開2000―164703号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、コンタクトホール底部の絶縁膜をドライエッチングにより除去する際に、被エッチング膜である絶縁膜の下にある下層配線、つまりCu配線表面が酸化される。またエッチング活性種が多量に供給されるため、下層のCu配線表面により多くのエッチング活性種が供給されることなり、Cu膜表面がイオン化される。その結果、より大気中の酸素によるCu配線の再酸化が促進され、配線間の接続部におけるコンタクト抵抗が増加する。また、酸化膜が残存することにより、導電膜の間に絶縁膜、もしくは高抵抗の膜が残留する、コンタクトオープン不良を引き起こす原因となる。
【0008】
また、上記従来方法によると、Cu配線表面へ供給されるエッチング活性種の量が多いため、より広い範囲でCu配線がイオン化され、下層配線表面での酸化が進行する。例えば、図22に示されるような下層配線(Cu配線層102)上に堆積された絶縁膜103および104内に接続孔(コンタクトホール106)を有する配線構造を形成する場合、接続孔(コンタクトホール106)を形成する際に、過剰のエッチング活性種が下層配線(Cu配線層102)表面に供給される。よって、下層配線(Cu配線層102)上の広い範囲がエッチング活性種によって暴露されるため、下層配線(Cu配線層102)表面部分が広い範囲で酸化され、その後洗浄を行った際に大きなえぐれが形成される。その結果、上層配線と下層配線(Cu配線層102)との接合部分でCu膜が段切れを起こし、均質な配線接続部を形成できず、コンタクトオープン不良が発生する。
【0009】
そこで本発明の目的は、コンタクト抵抗の増大およびコンタクトオープン不良の増加を抑制することができる配線構造形成方法を提供することを目的とする。
【0010】
【課題を解決するための手段および発明の効果】
第1の発明は、銅を主成分とする導電膜上に絶縁膜を形成する工程と、エッチング活性種を含むエッチングガスを用い、導電膜表面へのエッチング活性種の入り込みが導電膜表面から15nm以下となる条件で絶縁膜のエッチングを行う工程と、絶縁膜を除去した領域に露出した導電膜表面を洗浄する工程と、を備えたことを特徴とする。
【0011】
上記第1の発明によれば、銅を主成分とする導電膜へ供給されるエッチング活性種が入り込む深さを、銅膜の表面から15nm以内の領域で抑制することができる。このように、表面から15nm以内の領域に形成された酸化膜は、その後の洗浄工程により容易に除去することができるため、銅膜表面の酸化を防止することができる。その結果、コンタクト抵抗の増大およびコンタクトオープン不良の増加を抑制することが可能となる。
【0012】
第2の発明は、第1の発明において、エッチングガスに含まれる反応ガス中に占めるエッチング活性種に対する非エッチング活性種の割合が、0.28以上であることを特徴とする。
【0013】
上記第2の発明によれば、Cu膜表面に供給されるエッチング活性種の量を抑制することにより、Cu膜表面に形成される酸化膜の量を低減することができる。その結果、後のCu膜表面を洗浄する工程において、形成された酸化膜を除去することができるため、コンタクト抵抗の増大および絶縁膜除去不良の増加を抑制することが可能となる。
【0014】
第3の発明は、第1の発明において、エッチング工程でのRF電力の大きさが、200〜300Wであることを特徴とする。
【0015】
上記第3の発明によれば、エッチング工程でのRF電力が通常の電力より低いため、Cu膜表面に衝突するエッチング活性種のエネルギーが低減される。よって、エッチング活性種がCu膜の深い部分にまで入り込むことを抑制することにより、Cu膜表面に形成される酸化膜の膜厚を15nm以下の範囲に抑えることができる。その結果、後のCu膜表面を洗浄する工程において、形成された酸化膜を容易に除去することができ、コンタクト抵抗の増大およびコンタクトオープン不良の増加を抑制することが可能となる。
【0016】
第8の発明は、銅を主成分とする下層配線と上層配線と、それらを接続する接続金属とを有する配線構造の形成方法であって、下層配線上に絶縁膜を形成する工程と、エッチング活性種を含むエッチングガスを用いて絶縁膜をエッチングすることにより、下層配線表面を露出させる接続孔を形成する工程と、を備え、エッチング活性種の入りこみを下層配線表面深さ15nm以内に押さえられる条件で絶縁膜をエッチングし、その後下層配線表面を洗浄し、接続金属と電気的に接続された上層配線を形成することを特徴とする。
【0017】
上記第8の発明によれば、Cu膜、つまり下層配線層表面へ供給されるエッチング活性種が入り込む深さを、Cu膜表面から15nm以内の領域で抑制することができる。このように、表面から15nm以内の領域に形成された酸化膜は、その後の洗浄工程により容易に除去することができるため、Cu配線表面の酸化を防止することができる。その結果、コンタクト抵抗の増大およびコンタクトオープン不良の増加を抑制することが可能となる。
【0018】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る配線構造形成方法について図面を参照しながら説明する。本実施形態に係る配線構造形成方法は、シングルダマシン構造またはデュアルダマシン構造を有するコンタクトホールを形成する際に、下層配線表面に多量のエッチング種、例えばフッ素ラジカルが供給されることを防ぐことができる点に特徴がある。図1〜6および8〜11は、本実施形態に係る配線構造形成方法の各工程における、半導体装置の断面を示した図である。
【0019】
まず、図1に示すように、シリコン基板の上に絶縁膜、例えば厚さがそれぞれ1μmの酸化シリコン膜1および酸化シリコン膜2を順に堆積する。その後、酸化シリコン膜2の所定領域にマスクを用いて酸化シリコン膜2を除去し配線溝3をドライエッチング法により形成する。ここで、当該配線溝3の径は、例えば0.3μmである。
【0020】
次に、図2に示すように、配線溝3有する酸化シリコン膜2の上に全面に亘って、窒化タンタル膜4(膜厚30nm)およびタンタル膜5(膜厚10nm)をスパッタ法により順次堆積する。その後、タンタル膜5上に全面に亘ってCu膜6(膜厚100nm)を、スパッタ法により堆積する。この後、Cu膜6に電極が取り付けられて、めっき法により、Cu膜7(膜厚500nm)が、Cu膜6上に成膜される。
【0021】
次に、化学機械研磨法(CMP法)により、配線溝3からはみ出した絶縁膜上に堆積されているCu膜7、Cu膜6、タンタル膜5および窒化タンタル膜4を除去する。これにより、図3に示すような、下層配線(Cu配線8)が形成できる。
【0022】
次に、図4に示すように、Cu配線8上に窒化シリコン膜9(膜厚150nm)、酸化シリコン膜10(膜厚700nm)を、プラズマCVD法により順次堆積する。その後、リソグラフィー技術およびドライエッチング技術を用いることにより、酸化シリコン膜10の所定領域にコンタクトホール12を形成する。
【0023】
次に、図5に示すように、リソグラフィー技術により配線溝パターンを形成し、これをマスクとしてドライエッチングを行うことにより、コンタクトホール12上部のシリコン酸化膜10内に深さ400nmの配線溝13が形成される。この際、窒化シリコン膜9の一部が除去されて、コンタクトホール12の底部がCu配線8の近傍まで達する。
【0024】
なお、コンタクトホール12および配線溝13の形成に用いられるエッチングガスは、Cとアルゴンと酸素との混合ガスである。また、このときのRF電力は、500Wであり、チャンバー内の圧力は、4Paである。
【0025】
次に、図6に示すように、ドライエッチングにより、コンタクトホール12の底部の窒化シリコン膜9が除去される。これにより、Cu配線8が露出される。なお、このときのRF電力は、500Wであり、チャンバー内の圧力は、10Paである。
【0026】
ここで、窒化シリコン膜9の除去工程において用いられるエッチングガスについて説明する。
【0027】
通常、エッチングレートを向上させるために、窒化シリコン膜9のエッチングには、フッ素を多く含むフルオロカーボンと酸素との混合ガスを使用する。
【0028】
しかしながら、フルオロカーボン中のフッ素がCuに注入されると、電気陰性度の高いフッ素は、Cuから電子を引き抜き、Cuのイオン化を促進する。これにより、Cuは、空気中の酸素と反応して絶縁性を有する酸化膜を形成するため、上層配線と下層配線との接続が阻害される。その結果、Cu配線構造に断線が発生する場合がある。
【0029】
そこで、本実施形態では、エッチングガス中に含まれるエッチング活性種の割合が低いガスを用いる。具体的には、窒化シリコン膜9の除去のためのエッチングガスに、CFと比較してFの含有率が少ないCHFを含んだガスを用いる。例えば、CFとCHFとアルゴンと酸素との混合比が1:1:10:0.2である混合ガスを、エッチングガスとして用いることにより、Cu膜表面に注入されるフッ素濃度を低下させ、Cu膜表面がイオン化して酸化するのを抑制することができる。なお、CHFの代わりにCHやCHFを用いてもよい。言い換えると、エッチングガスに含まれるC原子の数の、F原子の数に対する比の値(以下、CF比値と称す)が、0.28以上であれば、エッチングガスにおけるエッチング活性種の量を抑制し、酸化膜の形成をCu膜表面から15nm以下の範囲に抑制することができる。具体的には、図7を用いて説明する。図7は、横軸にエッチング活性種を発生する原料ガスであるフッ化炭素ガスの、エッチング活性種Fに対する非エッチング活性種Cの割合を示している。一方、縦軸に、Cu膜上にある絶縁膜のエッチングをフッ化炭素ガスを用いて行った場合の、フッ化炭素ガスのCF比値とCu膜表面に形成される酸化膜の膜厚の関係を示している。このグラフより、エッチング活性種を発生する原料ガスにCFを用いた場合(C/F=1/4=0.25)、Cu膜表面の酸化膜厚は20nmである。しかし、エッチングガスにCFとCHFとの1:1の混合ガスを用いると(C/F=2/7≒0.28)、酸化膜厚は10nmとなる。それは、エッチングガス中に含まれるエッチング活性種の割合が低下すると、Cu膜表面に供給されるエッチング活性種の量が減少し、Cu膜表面の酸化の進行を抑制することができるためである。
【0030】
次に、酸素プラズマ処理が半導体装置に対して施される。これにより、図8に示すように、エッチング処理時に発生する残渣を除去することができる。また、同時にコンタクトホール12底部のCu配線8表面が酸化されるが、この工程で形成される酸化銅の量は微小であり、形成された酸化銅14の膜厚は、先の工程の酸化膜厚と殆ど変化せず10nm程度である。
【0031】
次いで、図9に示すように、酸化銅14を除去する。ここで、酸化銅14の除去には、酸化銅を溶融し、銅をほとんど溶融しない薬液を用いる。このような薬液としては、例えば、フッ酸や有機酸やクエン酸等が挙げられる。当該処理により、Cu配線8の表面に形成された酸化膜を除去することができる。また、エッチング処理時にCu配線8中に注入されたフッ素も酸化銅14と共に除去することができる。その結果、Cu配線8表面に絶縁膜となる酸化膜が残留するのを防止することができるため、コンタクト抵抗の増大およびコンタクトオープン不良の増加を抑制することが可能となる。
【0032】
次に、図10に示すように、スパッタ法により、窒化タンタル膜15(膜厚30nm)及びタンタル膜16(膜厚10nm)を順次堆積する。その後、当該タンタル膜16の上に全面に亘ってスパッタ法によりCu膜17(100nm)を堆積する。さらに、当該Cu膜17に電極を取り付けて、めっき法により、Cu膜18(膜厚500nm)を成膜する。
【0033】
最後に、化学機械研磨法により配線表面の平坦化を行う。これにより、図11に示すように、コンタクトホール12以外の領域に堆積されているCu膜18、Cu膜17、タンタル膜16および窒化タンタル膜15が除去されて、Cu配線19を形成することができる。
【0034】
以上より、窒化シリコン膜9の除去工程においてCF比値が0.28以上となるエッチングガスを用いることにより、下層配線、Cu膜表面上に酸化膜が厚く形成されるのを防ぎ、酸化膜が形成されたとしてもCu膜表面から15nm以内の深さに抑制することができる。
【0035】
また、図8に示す酸化銅14は、薬液により除去することができる。当該薬液により容易に除去可能な酸化銅14の膜厚は、15nm程度である。よって、本実施形態のように、形成される酸化銅14の膜厚が15nm以下となるようなエッチングガスを用い、その後、Cu膜表面つまり配線表面を洗浄することにより、下層配線と上層配線とを接続するコンタクト部に、絶縁膜が形成されるのを防ぐことができる。
【0036】
以上のことより、本実施形態に用いられるエッチングガスとしては、CF比値が0.28以上であるガスが望ましい。これにより、Cu配線8に注入されるフッ素濃度が低減され、酸化銅14の膜厚を薄くすることができる。なお、エッチングガスは、CF比値が0.28以上であればよいく、例えば、CFとCHFとの代わりにCHFやCHを用いてもよい。
【0037】
ここで、酸化銅14は、エッチング時に注入されたフッ素を含有している。このようなフッ素は、酸化銅14の溶解除去時に、当該酸化銅14と共に除去されるが、フッ素濃度が高く、酸化銅14膜厚が厚くなると、図12に示すように、Cu配線8が大きくえぐれしまう。その結果、窒化タンタル膜15、タンタル膜16およびCu膜17が段切れを起こし、めっき時に電圧を印加できずCu埋め込みができなくなる。さらに、フッ素がCu配線8中に残存していると、Cuの酸化が促進され、大気中に数時間放置するだけで、酸化銅が形成されてしまう。
このような酸化銅の形成は、コンタクト抵抗の増大、コンタクトオープン不良の原因となる。
【0038】
これに対して、本実施形態に係る配線構造形成方法によれば、Cu配線8に注入されるフッ素量が低減されるので、当該フッ素を多量に含んだ酸化銅14の膜厚を15nm以下に抑制することができる。その結果、当該酸化銅14の除去時に、フッ素も除去することが可能となる。
【0039】
図13は、本実施形態に係る配線構造形成方法により同一ウエハ内に作成されたコンタクトホールの抵抗値と、従来の配線構造形成方法により同一ウエハ内に作成されたコンタクトホールの抵抗値とを比較したグラフである。縦軸に計測件数を、横軸にコンタクトホールの抵抗値を示している。また、黒い四角は、本実施形態に係る方法により作成されたコンタクトホールの抵抗値を示し、白い四角は、従来の方法により作成されたコンタクトホールの抵抗値を示している。このグラフより、従来の方法によると、コンタクト抵抗が0.8〜1.5Ωの範囲で、ウエハ間においてコンタクト抵抗値にばらつきがあるのに対し、本発明によると、0.7〜0.8Ωの範囲内で略一定したコンタクト抵抗を示している。
【0040】
よって、図13より、本発明に係る方法により作成されたコンタクトホールは、従来の方法により作成されたコンタクトホールと比べて、抵抗値を低く抑えるとともに、ウエハ間でのばらつきを抑制し、比較的均一な形状でコンタクトを形成することができる。
【0041】
また、図14は、本実施形態に係る配線構造形成方法により作成されたコンタクトホールの不良率と、従来の技術に係る配線構造形成方法により作成されたコンタクトホールの不良率とを比較したグラフである。当該図14によれば、従来の配線構造形成方法では、コンタクト不良率が約23ppbであるのに対して、本実施形態に係る配線構造形成方法では、コンタクト不良率が約5ppbと大きく減少しているのがわかる。また、歩留まりの観点からは、約8ppb以下のコンタクト不良率が要求されるが、本実施形態に係る配線構造形成方法では、コンタクト不良率は、約5ppbであるので、本発明により歩留まりを十分確保することができる。
【0042】
(第2の実施形態)
以下、本発明の第2の実施形態に係る配線構造形成方法について図面を参照しながら説明する。本実施形態に係る配線構造形成方法は、第1の実施形態と同様に、シングルダマシン構造又はデュアルダマシン構造を有する配線構造を形成する際に、下層配線表面に多量のエッチング活性種、例えばフッ素ラジカルが供給されることを防ぐことができる点に特徴がある。なお、本実施形態に係る配線構造形成方法における各工程での半導体装置の断面は、第1の実施形態と同じであるので、図1〜6および8〜11を援用する。
【0043】
まず、本実施形態では、図1の配線溝3が形成されるところから、図5の配線溝13が形成されるところまでは、第1の実施形態と同様であるので、説明を省略する。
【0044】
本実施形態に係る配線構造形成方法と第1の実施形態に係る配線構造形成方法との間で異なる点は、図5から図6において、窒化シリコン膜9をエッチング除去する工程でのエッチング条件である。それでは、以下に、本実施形態に係る窒化シリコン膜9の除去時におけるエッチング条件について説明する。
【0045】
本実施形態に係る配線構造形成方法では、エッチング条件として、第1の実施形態に係るRF電力よりも小さい200W〜300WのRF電力を投入する。ここで、例えば、200WのRF電力を投入すると、プラズマとウエハとの間には、約300Vの電圧が発生する。
【0046】
また、チャンバー内の圧力は、第1の実施形態と同様に、4Paで行われる。また、エッチングガスには、第1の実施形態と同様に、CFとCHFとアルゴンと酸素との混合比が1:1:10:0.2である混合ガスを用いる。
【0047】
ここで、本実施形態に係る配線構造形成方法において、RF電力が200W〜300Wに設定される理由について図面を参照しながら説明する。ここで、図15は、RF電力の大きさと窒化シリコン膜のエッチングレートとの関係を示したグラフおよびRF電力の大きさとウエハばらつきとの関係を示したグラフである。当該グラフの横軸は、投入するRF電力の大きさを示し、当該グラフの左側の縦軸は、窒化シリコン膜のエッチングレートの大きさを示し、当該グラフの右側の縦軸は、ウエハ面内均一性を示している。また、白い丸は、ウエハ面内均一性の値を示した点であり、黒い丸は、窒化シリコン膜エッチングレートの値を示した点である。
【0048】
RF電力が大きくなると、Cu配線8表面へのフッ素の衝突速度が大きくなる。従って、Cu配線8に注入されるフッ素は、RF電力が大きくなるにしたがって、当該Cu配線8の奥深く侵入する。そこで、フッ素のCu配線8への侵入深さの観点からは、当該RF電力は、できるだけ小さな値に抑制されることが望ましい。
【0049】
これに対して、図15によると、窒化シリコン膜のエッチングレートは、RF電力が大きくなるにつれて向上する。特に、窒化シリコン膜のエッチングレートは、RF電力が100Wから300Wの間において急激に増加し、300W以上では、やや増加率が鈍っている。また、図15によると、ウエハ面内でのばらつきは、RF電力が大きくなるにつれて低下するため、RF電力を上昇させることによりウエハ面内の均一性を向上させることができる。特に、当該ウエハ面内でのばらつきは、RF電力が100Wから300Wの間においては急激に減少し、300W以上では、やや減少率が鈍っている。つまり、ウエハ面内の均一性は、RF電力値が200〜300Wの範囲で急激に向上することがわかる。従って、窒化シリコン膜のエッチングレートおよびウエハ面内均一性の観点からは、RF電力は、できるだけ大きな値であることが望ましい。
【0050】
そこで、フッ素の侵入深さからの観点と、窒化シリコン膜のエッチングレートからの観点と、ウエハ面内均一性からの観点とを総合すると、RF電力としては、200W〜300Wが好ましいことが導き出される。そのため、本実施形態に係る配線構造形成方法では、RF電力が200W〜300Wに設定し、窒化シリコン膜のエッチングを行う。図5に示す半導体装置に対して、上記条件によるエッチング処理を行うと、図6に示すように窒化シリコン膜9が除去される。
【0051】
窒化シリコン膜9を除去すると、酸素プラズマ処理がCu配線8に対して施される。当該処理は第1の実施形態と同様であり、図8に示すように、エッチング処理時に発生する残渣を除去することができる。また、同時にコンタクトホール12底部のCu配線8表面が酸化されるが、この工程で酸化される酸化銅の量は微量であり、先の工程の酸化膜厚と殆ど変化しない。
【0052】
次に、図9に示すように、酸化銅14を除去する。ここで、酸化銅14の除去には、第1の実施形態と同様に、酸化銅を溶融し、銅をほとんど溶融しない薬液を用いる。このような薬液としては、例えば、フッ酸や有機酸やクエン酸等があげられる。この後、半導体装置に対して行われる処理は、第1の実施形態と同様であるので、説明を省略する。
【0053】
以上、本実施形態に係る配線構造形成方法によれば、RF電力を小さくすることにより、エッチング活性種であるフッ素のCu配線への侵入深さを浅くすることが可能となる。その結果、Cu配線がエッチング活性種により暴露され酸化した部分、及びFが注入されダメージを受けた膜を容易に除去することができるため、コンタクト抵抗の上昇を抑制し、コンタクトオープン不良の発生の問題が解消される。
【0054】
上記効果について、図面を参照しながら詳しく説明する。図16は、縦軸に検出されたフッ素強度、横軸にCu膜表面からの深さを示したグラフである。点線は、RF電力が200Wの場合におけるフッ素強度を示し、実線は、RF電力が500Wの場合におけるフッ素強度を示している。また、図17も、縦軸に検出されたフッ素強度、横軸にCu膜表面からの深さを示しており、RF電力が200Wでエッチング処理されたときにおいて、酸化銅14が除去される前後におけるCu表面からの深さとフッ素強度との関係を示したグラフである。なお、実線は、酸化銅14除去前のフッ素強度を示し、点線は、酸化銅除去後のフッ素強度を示している。
【0055】
図16によれば、RF電力が500Wの場合には、Cu配線8の表面から約15nmの深さまで多量のフッ素が侵入しているのに対して、RF電力が200Wの場合には、Cu配線8の表面から約10nmの深さまでしか多量のフッ素が侵入していない。すなわち、図16は、RF電力が下げられることにより、フッ素の侵入深さを浅くすることができることを示している。
【0056】
さらに、図17によれば、酸化銅14が除去されることにより、Cu配線8の表面から約10nmの深さまでの領域において、フッ素濃度が大きく減少している。これは、RF電力が下げられることにより、フッ素の侵入深さが浅くなり、これにより、酸化銅14の除去時に効果的にCu配線8に注入されたフッ素を除去できることを示している。
【0057】
なお、本実施形態に係る配線構造形成方法では、Cu配線へのフッ素の侵入深さを浅くするために、RF電力を小さくするとしていたが、Cu配線へのフッ素の侵入深さを浅くする方法はこれに限らない。例えば、本実施形態では、チャンバー内の圧力は、10Paに設定されているが、RF電力が500Wに維持された状態で、20Paに設定されても同様の効果が得られる。これは、チャンバー内の圧力を上げると、フッ素ラジカルがCu配線に衝突するときの速度を小さくすることができるからである。
【0058】
なお、第1および第2の実施形態の配線構造形成方法で用いられるエッチング装置は、反応性イオンエッチングに用いられる装置であればよく、このような装置としては、例えば、平行平板型やECR型等が挙げられる。
【0059】
なお、本実施形態に係る配線構造形成方法では、窒化シリコン膜のエッチング時に用いられるエッチングガスは、CFとCHFとアルゴンと酸素との混合比が1:1:10:0.2である混合ガスであるとしているが、当該エッチングガスはこれに限らない。例えば、当該エッチング装置に、CFとアルゴンと酸素との混合比が1:10:0.2である混合ガスが用いられてもよい。但し、この場合には、RF電力が200Wに設定されるのが好ましい。
【0060】
なお、第1の実施形態および第2の実施形態に係る配線構造形成方法では、配線構造形成における窒化シリコン膜のエッチング除去を記載しているが、当該エッチング除去が適用されるのは、配線構造形成時に限らない。すなわち、当該エッチング除去の用途は、Cu膜上に形成されたシリコン系絶縁膜の除去であればよい。
【0061】
なお、第1の実施形態および第2の実施形態に係る配線構造形成方法では、銅配線上に形成された窒化シリコン膜を除去するものとしているが、除去される絶縁膜は、これに限らない。除去される絶縁膜は、例えば、シリコン窒化酸化膜であってもよいし、酸化シリコン膜であってもよい。
【0062】
なお、第1の実施形態および第2の実施形態に係る配線構造形成方法では、エッチングガスとしてCとFとの化合物が含まれるものとして説明を行ったが、エッチングガスは、CとFとの化合物に限らない。例えば、Fの代わりにClのようなハロゲン元素が用いられてもよい。
【図面の簡単な説明】
【図1】本発明において、配線溝が形成されたときにおける半導体装置の断面図である。
【図2】本発明において、Cu膜等が形成されたときにおける半導体装置の断面図である。
【図3】本発明において、Cu配線が形成されたときにおける半導体装置の断面図である。
【図4】本発明において、コンタクトホールが形成されたときにおける半導体装置の断面図である。
【図5】本発明において、配線溝が形成されたときにおける半導体装置の断面図である。
【図6】本発明において、窒化シリコン膜が除去されたときにおける半導体装置の断面図である。
【図7】CF比値と酸化銅の膜厚との関係を示したグラフである。
【図8】本発明において、Cu配線の表面に酸化処理が施されたときにおける半導体装置の断面図である。
【図9】本発明において、酸化銅が除去されたときにおける半導体装置の断面図である。
【図10】本発明において、Cu膜が形成されたときにおける半導体装置の断面図である。
【図11】本発明において、Cu配線が形成されたときにおける半導体装置の断面図である。
【図12】Cu配線において、段切れが発生したときの様子を示す図である。
【図13】従来の配線構造形成方法により形成されたコンタクトの抵抗値と、本発明に係る配線構造形成方法により形成されたコンタクトの抵抗値とを比較したグラフである。
【図14】従来の配線構造形成方法により形成されたコンタクトの不良率と、本発明に係る配線構造形成方法により形成されたコンタクトの不良率とを比較したグラフである。
【図15】RF電力と、窒化シリコン膜エッチングレートおよびウエハ面内均一性との関係を示したグラフである。
【図16】RF電力が200Wおよび500Wの場合における、Cu配線内でのフッ素の濃度を示したグラフである。
【図17】Cu配線の表面が薬液により洗浄される前におけるフッ素濃度の分布と、洗浄された後とにおけるフッ素濃度の分布とを示したグラフである。
【図18】従来技術において、コンタクトホールおよび配線溝が形成されたときの半導体装置の断面図である。
【図19】従来技術において、Cu配線の表面が酸化処理されたときにおける半導体装置の断面図である。
【図20】従来技術において、酸化銅が除去されたときにおける半導体装置の断面図である。
【図21】従来技術において、Cu配線が形成されたときにおける半導体装置の断面図である。
【図22】Cu配線において、段切れが発生したときの様子を示す図である。
【符号の説明】
1,2 酸化シリコン膜
3,13 配線溝
4,15 窒化タンタル膜
5,16 タンタル膜
6,7,17,18 Cu膜
8,19 Cu配線
9 窒化シリコン膜
10 酸化シリコン膜
12 コンタクトホール
14 酸化銅

Claims (9)

  1. 銅を主成分とする導電膜上に絶縁膜を形成する工程と、
    エッチング活性種を含むエッチングガスを用い、前記導電膜表面へのエッチング活性種の入り込みが前記導電膜表面から15nm以下となる条件で前記絶縁膜のエッチングを行う工程と、
    前記絶縁膜を除去した領域に露出した前記導電膜表面を洗浄する工程と、を備えたことを特徴とする絶縁膜除去方法。
  2. 前記エッチングガスに含まれる反応ガス中に占めるエッチング活性種に対する非エッチング活性種の割合が、0.28以上であることを特徴とする、請求項1に記載の絶縁膜除去方法。
  3. 前記エッチング工程でのRF電力の大きさが、200〜300Wであることを特徴とする、請求項1に記載の絶縁膜除去方法。
  4. 前記エッチング活性種は、前記導電膜との相互作用により、前記導電膜をより酸化させやすい状態にする特性を有することを特徴とする、請求項1に記載の絶縁膜除去方法。
  5. 前記エッチング活性種は、フッ素であることを特徴とする、請求項1に記載の絶縁膜除去方法。
  6. 前記エッチングガスに含まれる反応ガスは、CHF、CH、又はCFとCHFとの混合物であることを特徴とする、請求項1に記載の絶縁膜除去方法。
  7. 前記絶縁膜は、窒化シリコン膜、シリコン酸化膜、又はシリコン酸窒化膜であることを特徴とする、請求項1に記載の絶縁膜除去方法。
  8. 銅を主成分とする下層配線と上層配線と、それらを接続する接続金属とを有する配線構造の形成方法であって、
    前記下層配線上に絶縁膜を形成する工程と、
    エッチング活性種を含むエッチングガスを用いて前記絶縁膜をエッチングすることにより、前記下層配線表面を露出させる接続孔を形成する工程と、を備え、前記エッチング活性種の入りこみを前記下層配線表面深さ15nm以内に押さえられる条件で前記絶縁膜をエッチングし、その後前記下層配線表面を洗浄し、前記接続金属と電気的に接続された上層配線を形成することを特徴とする、配線構造形成方法。
  9. 前記エッチングガスに含まれる反応ガス中に占めるエッチング活性種に対する非エッチング活性種の割合が、0.28以上であることを特徴とする、請求項8に記載の配線構造形成方法。
JP2003114906A 2003-04-18 2003-04-18 絶縁膜除去方法および配線構造形成方法 Pending JP2004319917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003114906A JP2004319917A (ja) 2003-04-18 2003-04-18 絶縁膜除去方法および配線構造形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003114906A JP2004319917A (ja) 2003-04-18 2003-04-18 絶縁膜除去方法および配線構造形成方法

Publications (1)

Publication Number Publication Date
JP2004319917A true JP2004319917A (ja) 2004-11-11

Family

ID=33474333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003114906A Pending JP2004319917A (ja) 2003-04-18 2003-04-18 絶縁膜除去方法および配線構造形成方法

Country Status (1)

Country Link
JP (1) JP2004319917A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016530729A (ja) * 2013-09-17 2016-09-29 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016530729A (ja) * 2013-09-17 2016-09-29 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法

Similar Documents

Publication Publication Date Title
US7183203B2 (en) Method of plating a metal or metal compound on a semiconductor substrate that includes using the same main component in both plating and etching solutions
US5904154A (en) Method for removing fluorinated photoresist layers from semiconductor substrates
US7125792B2 (en) Dual damascene structure and method
US20050056941A1 (en) Method of fabricating a semiconductor device
WO2006073622A2 (en) Low-pressure removal of photoresist and etch residue
TW200402791A (en) Method for removing photoresist and etch residues
JP2008545253A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
WO2006112202A1 (ja) 半導体装置及びその製造方法
JPH03204928A (ja) コンタクトホール形成方形
JP2005116801A (ja) 半導体装置の製造方法
JP3781175B2 (ja) コンタクトホールの形成方法
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
US7267127B2 (en) Method for manufacturing electronic device
Wang et al. Understanding of Via‐Etch‐Induced Polymer Formation and Its Removal
KR20030004962A (ko) 반도체장치의 제조방법 및 제조장치
US20050077628A1 (en) Dual damascene structure and method
US7253094B1 (en) Methods for cleaning contact openings to reduce contact resistance
JP2010056574A (ja) 半導体装置の製造方法
JP2004319917A (ja) 絶縁膜除去方法および配線構造形成方法
JP2006165189A (ja) 半導体装置の製造方法
US6740593B2 (en) Semiconductor processing methods utilizing low concentrations of reactive etching components
JP4948278B2 (ja) 半導体装置の製造方法
JP2009004807A (ja) 半導体装置の製造方法及び半導体製造装置
JP4559565B2 (ja) 金属配線の形成方法