JP2004311496A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004311496A JP2004311496A JP2003099083A JP2003099083A JP2004311496A JP 2004311496 A JP2004311496 A JP 2004311496A JP 2003099083 A JP2003099083 A JP 2003099083A JP 2003099083 A JP2003099083 A JP 2003099083A JP 2004311496 A JP2004311496 A JP 2004311496A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor device
- resin layer
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】半導体素子にダメージを与えることなく、半導体装置のマーク認識に優れ、小型化、軽量化出来る半導体装置とその製造方法を提供すること。
【解決手段】第一主面に複数の電極が形成された半導体素子と、第一主面に電極が露出した状態で樹脂層を形成し、電極が形成された第一主面に相対する第二主面の少なくとも一箇所に半導体素子を露出させた樹脂層を形成し、第二主面に形成された樹脂層が感光性樹脂で形成されたものである。
【選択図】 図１
【解決手段】第一主面に複数の電極が形成された半導体素子と、第一主面に電極が露出した状態で樹脂層を形成し、電極が形成された第一主面に相対する第二主面の少なくとも一箇所に半導体素子を露出させた樹脂層を形成し、第二主面に形成された樹脂層が感光性樹脂で形成されたものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子装置の小型化、軽量化により、電子装置に組み込まれる半導体装置は高密度で実装が行われており、半導体装置には小型化、軽量化、および低価格化の要求が強くなっている。そこで、従来の半導体装置としては、表面に複数の素子電極が形成された半導体素子の外囲に素子電極を露出するように封止樹脂が形成された半導体装置があった（例えば、特許文献１参照）。図３は前記特許文献１に記載された従来の半導体装置を示すものである。図３（ａ）〜図３（ｅ）は従来の半導体装置の製造工程を示す断面図であり、図３（ｆ）は従来の半導体装置の構成を示した断面図である。図３（ａ）〜（ｅ）および図３（ｆ）を用いて従来の半導体装置およびその製造工程を説明する。
【０００３】
複数の半導体素子１０２を形成した半導体ウェハ１０１の表面側に複数の素子電極１０４を形成し、半導体ウェハ１０１の背面側を切削研磨する（図３（ａ））。
【０００４】
切削研磨された半導体ウェハ１０１の背面側に、所定の膜厚となるよう裏面封止樹脂１０５を形成する（図３（ｂ））。
【０００５】
裏面封止樹脂１０５にレーザー（図示せず）により製品を識別するロット番号や製品番号などのマーク１０６を形成する（図３（ｃ））。
【０００６】
マーキング終了後、ダイシングフレーム（支持部材）１０７に装着されたダイシングテープ１０８上に、裏面封止樹脂１０５が対向するように半導体ウェハ１０１を載置する。半導体ウェハ１０１をダイシングテープ１０８上に載置した後、ダイシングにより予め定められた切断線に沿って半導体ウェハ１０１に切削溝１０３を形成する（図３（ｄ））。
【０００７】
ダイシング終了後、ダイシングテープ１０８を介してダイシングフレーム１０７に載置された状態の半導体ウェハ１０１に対し、その側面（周囲面）を覆うと共に、表面側に設けられた素子電極１０４を露出させ、切削溝１０３を充填するよう表面を覆う表面封止樹脂１０９を形成した（図３（ｅ））後、半導体装置１１０を個片に分割した（図３（ｆ））。次に半導体装置の構成を図３（ｆ）を用いて説明する。半導体ウェハ１０１の表面に複数の素子電極１０４が形成され、素子電極１０４を露出するように半導体ウェハ１０１とその側面部との外囲を表面封止樹脂１０９により封止されている。素子電極１０４が形成された表面に対する裏面を裏面封止樹脂１０５により封止されている。
【０００８】
【特許文献１】
特開２００１−３２６２９９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、表面封止樹脂をレーザー照射により削り取った凹部を識別マークとしていることから、マーク部とマーク部周辺とのコントラストが弱く、マークの視認性に問題がある。また、レーザーを強く照射することでマーク部とマーク部周辺とのコントラストを強くすることも考えられる。しかしながら、識別マークの深さ以上に表面封止樹脂の厚みを確保することが必要であり、半導体装置の小型化、軽量化に限界がある。さらに、近年の小型化、軽量化された半導体装置では、レーザーを強く照射すれば半導体素子自体にダメージが加わり半導体装置の特性が不具合になるという問題があった。
【００１０】
そこで本発明が解決しようとする課題は、半導体素子にダメージを与えることなく、半導体装置のマーク認識に優れた小型化、軽量化出来る半導体装置とその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置とその製造方法は、第一主面に複数の電極が形成された半導体素子と、第一主面に電極が露出した状態で形成された樹脂層と、電極が形成された第一主面に相対する第二主面のすくなくとも一箇所に半導体素子が露出した状態で樹脂層を形成したものであり、第二主面に形成された樹脂層が感光性樹脂で形成されたものである。
【００１２】
次に、半導体ウェハの第一主面に電極を形成する電極形成工程と、第一主面に樹脂層を形成する第一主面樹脂形成工程と、第一主面と相対する第二主面に樹脂層を形成する第二主面樹脂形成工程とからなり、第二主面樹脂形成工程に識別マーク形成手段を備えた半導体装置の製造方法である。これによれば、樹脂を取り除く工程を樹脂形成の段階で行うことで、レーザーを用いずに安価に行うことができる。また、封止樹脂に感光性樹脂を用いることで非常に解像度の良いマーキングを行うことが可能になる。さらに裏面が樹脂で保護されるため、裏面に直接レーザーを用いてマーキングする方法に比べ半導体素子へのダメージが少ない。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳しく説明する。
【００１４】
（実施の形態）
図１（ａ）は本発明に係る半導体装置を示す斜視図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ’線に沿った断面図である。図１（ａ）、図１（ｂ）において、１は半導体装置、２は半導体素子、３は半導体素子２の第一主面、４は半導体素子２の第二主面、５ａ、５ｂは樹脂層、６は識別マーク、７は素子電極、８は外部電極、９はスクライブレーンである。
【００１５】
以下に詳細な構成を説明する。例えば半導体ウェハ（図示せず）に形成された半導体素子２の第一主面３に素子電極７が形成されている。第一主面３には素子電極７を露出した状態でフェノール系樹脂などからなる樹脂層５ａが形成され、さらに素子電極７と導通接続したＣｕやＡｕなどからなる外部電極８が設けられている。また、半導体素子２の第二主面４には半導体素子２の少なくとも一箇所を露出するようにフェノール系樹脂などからなる樹脂層５ｂが形成されている。このとき、半導体素子２を露出させた箇所が識別マーク６として作用する。これによれば、樹脂層５ｂと露出している半導体素子２のコントラストが大きくなり識別マーク６の視認性を向上するものである。また、識別マーク６を形成するために予め樹脂層５ｂを厚くする必要がなく半導体装置の小型化、軽量化に有効である。
【００１６】
つぎに、実施の形態における半導体装置の製造方法について説明する。図２（ａ）〜（ｄ）は本発明の実施の形態における半導体装置の製造方法の工程フローに沿った断面図である。図１と同じ構成要素については同じ符号を用い、説明を省略する。
【００１７】
複数の半導体素子２が形成された半導体ウェハ（図示せず）の半導体素子２に素子電極７を形成する（図２（ａ）参照）。
【００１８】
この半導体素子２の第一主面３に素子電極７を露出するようフォトリソグラフ法を用い、パターニングされた樹脂層５ａを形成し、素子電極７を露出した開口部に印刷法、無電解めっき法またはめっき法などにより外部電極８を形成する（図２（ｂ）参照）。
【００１９】
半導体素子２の第二主面４にその一部に開口部を有する樹脂層５ｂをフォトリソグラフ法や印刷法の技術を用いて形成する（図２（ｃ）参照）。このとき、樹脂層５ｂを形成する樹脂にはフェノール系樹脂などからなる感光性樹脂を用いている。これによれば、非常に微細なパターニングをすることが可能である。さらに、パターニングにより開口部を形成することにより、識別マーク６としての機能を有する。また、従来用いられていたレーザーによる方法を用いず識別マーク６を形成することができ、半導体素子２へレーザーによるダメージを軽減すると共に、より安価にマーキングを行うことが可能となる。また、識別マーク６形成のために樹脂層５ｂを厚くする必要がないので、半導体装置の小型化、軽量化に有効である。
【００２０】
スクライブレーン９により所定の位置で個々の半導体装置に分割する（図２（ｄ）参照）。
【００２１】
本発明に係る半導体装置の製造方法によれば、第二主面４への樹脂層５ｂ形成と同時に識別マーク６を形成することが可能になるため製造工程の簡略化も図ることが可能である。
【００２２】
以上、本発明による半導体装置とその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。
【００２３】
【発明の効果】
以上のように本発明のマーキング方法は、樹脂形成工程の段階とマーキング工程とを一括して行うことができるため非常に安価な工程でマーキングを行うことが可能となる。また、レーザーによる加工が無いため、半導体素子にダメージを与えないマーキングを行うことが出来、品質の向上が可能になる。さらに、レーザーを用いて識別マークを形成するために従来のように樹脂層を厚くする必要がないので、半導体装置の小型化、軽量化に有利である。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施の形態による半導体装置を示す斜視図
（ｂ）は本発明の図１（ａ）のＸ−Ｘ’に沿った断面図
【図２】（ａ）〜（ｄ）は本発明の実施の形態１の半導体装置の製造方法の工程フローを示した断面図
【図３】（ａ）〜（ｆ）は従来の半導体装置の製造方法の工程フローを示した断面図
【符号の説明】
１ 半導体装置
２ 半導体素子
３ 第一主面
４ 第二主面
５ａ 樹脂層
５ｂ 樹脂層
６ 識別マーク
７ 素子電極
８ 外部電極
９ スクライブレーン
１０１ 半導体ウェハ
１０２ 半導体素子
１０３ 切削溝
１０４ 素子電極
１０５ 裏面封止樹脂
１０６ マーク
１０７ ダイシングフレーム
１０８ ダイシングテープ
１０９ 封止樹脂
１１０ 半導体装置
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子装置の小型化、軽量化により、電子装置に組み込まれる半導体装置は高密度で実装が行われており、半導体装置には小型化、軽量化、および低価格化の要求が強くなっている。そこで、従来の半導体装置としては、表面に複数の素子電極が形成された半導体素子の外囲に素子電極を露出するように封止樹脂が形成された半導体装置があった（例えば、特許文献１参照）。図３は前記特許文献１に記載された従来の半導体装置を示すものである。図３（ａ）〜図３（ｅ）は従来の半導体装置の製造工程を示す断面図であり、図３（ｆ）は従来の半導体装置の構成を示した断面図である。図３（ａ）〜（ｅ）および図３（ｆ）を用いて従来の半導体装置およびその製造工程を説明する。
【０００３】
複数の半導体素子１０２を形成した半導体ウェハ１０１の表面側に複数の素子電極１０４を形成し、半導体ウェハ１０１の背面側を切削研磨する（図３（ａ））。
【０００４】
切削研磨された半導体ウェハ１０１の背面側に、所定の膜厚となるよう裏面封止樹脂１０５を形成する（図３（ｂ））。
【０００５】
裏面封止樹脂１０５にレーザー（図示せず）により製品を識別するロット番号や製品番号などのマーク１０６を形成する（図３（ｃ））。
【０００６】
マーキング終了後、ダイシングフレーム（支持部材）１０７に装着されたダイシングテープ１０８上に、裏面封止樹脂１０５が対向するように半導体ウェハ１０１を載置する。半導体ウェハ１０１をダイシングテープ１０８上に載置した後、ダイシングにより予め定められた切断線に沿って半導体ウェハ１０１に切削溝１０３を形成する（図３（ｄ））。
【０００７】
ダイシング終了後、ダイシングテープ１０８を介してダイシングフレーム１０７に載置された状態の半導体ウェハ１０１に対し、その側面（周囲面）を覆うと共に、表面側に設けられた素子電極１０４を露出させ、切削溝１０３を充填するよう表面を覆う表面封止樹脂１０９を形成した（図３（ｅ））後、半導体装置１１０を個片に分割した（図３（ｆ））。次に半導体装置の構成を図３（ｆ）を用いて説明する。半導体ウェハ１０１の表面に複数の素子電極１０４が形成され、素子電極１０４を露出するように半導体ウェハ１０１とその側面部との外囲を表面封止樹脂１０９により封止されている。素子電極１０４が形成された表面に対する裏面を裏面封止樹脂１０５により封止されている。
【０００８】
【特許文献１】
特開２００１−３２６２９９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、前記従来の構成では、表面封止樹脂をレーザー照射により削り取った凹部を識別マークとしていることから、マーク部とマーク部周辺とのコントラストが弱く、マークの視認性に問題がある。また、レーザーを強く照射することでマーク部とマーク部周辺とのコントラストを強くすることも考えられる。しかしながら、識別マークの深さ以上に表面封止樹脂の厚みを確保することが必要であり、半導体装置の小型化、軽量化に限界がある。さらに、近年の小型化、軽量化された半導体装置では、レーザーを強く照射すれば半導体素子自体にダメージが加わり半導体装置の特性が不具合になるという問題があった。
【００１０】
そこで本発明が解決しようとする課題は、半導体素子にダメージを与えることなく、半導体装置のマーク認識に優れた小型化、軽量化出来る半導体装置とその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置とその製造方法は、第一主面に複数の電極が形成された半導体素子と、第一主面に電極が露出した状態で形成された樹脂層と、電極が形成された第一主面に相対する第二主面のすくなくとも一箇所に半導体素子が露出した状態で樹脂層を形成したものであり、第二主面に形成された樹脂層が感光性樹脂で形成されたものである。
【００１２】
次に、半導体ウェハの第一主面に電極を形成する電極形成工程と、第一主面に樹脂層を形成する第一主面樹脂形成工程と、第一主面と相対する第二主面に樹脂層を形成する第二主面樹脂形成工程とからなり、第二主面樹脂形成工程に識別マーク形成手段を備えた半導体装置の製造方法である。これによれば、樹脂を取り除く工程を樹脂形成の段階で行うことで、レーザーを用いずに安価に行うことができる。また、封止樹脂に感光性樹脂を用いることで非常に解像度の良いマーキングを行うことが可能になる。さらに裏面が樹脂で保護されるため、裏面に直接レーザーを用いてマーキングする方法に比べ半導体素子へのダメージが少ない。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳しく説明する。
【００１４】
（実施の形態）
図１（ａ）は本発明に係る半導体装置を示す斜視図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ’線に沿った断面図である。図１（ａ）、図１（ｂ）において、１は半導体装置、２は半導体素子、３は半導体素子２の第一主面、４は半導体素子２の第二主面、５ａ、５ｂは樹脂層、６は識別マーク、７は素子電極、８は外部電極、９はスクライブレーンである。
【００１５】
以下に詳細な構成を説明する。例えば半導体ウェハ（図示せず）に形成された半導体素子２の第一主面３に素子電極７が形成されている。第一主面３には素子電極７を露出した状態でフェノール系樹脂などからなる樹脂層５ａが形成され、さらに素子電極７と導通接続したＣｕやＡｕなどからなる外部電極８が設けられている。また、半導体素子２の第二主面４には半導体素子２の少なくとも一箇所を露出するようにフェノール系樹脂などからなる樹脂層５ｂが形成されている。このとき、半導体素子２を露出させた箇所が識別マーク６として作用する。これによれば、樹脂層５ｂと露出している半導体素子２のコントラストが大きくなり識別マーク６の視認性を向上するものである。また、識別マーク６を形成するために予め樹脂層５ｂを厚くする必要がなく半導体装置の小型化、軽量化に有効である。
【００１６】
つぎに、実施の形態における半導体装置の製造方法について説明する。図２（ａ）〜（ｄ）は本発明の実施の形態における半導体装置の製造方法の工程フローに沿った断面図である。図１と同じ構成要素については同じ符号を用い、説明を省略する。
【００１７】
複数の半導体素子２が形成された半導体ウェハ（図示せず）の半導体素子２に素子電極７を形成する（図２（ａ）参照）。
【００１８】
この半導体素子２の第一主面３に素子電極７を露出するようフォトリソグラフ法を用い、パターニングされた樹脂層５ａを形成し、素子電極７を露出した開口部に印刷法、無電解めっき法またはめっき法などにより外部電極８を形成する（図２（ｂ）参照）。
【００１９】
半導体素子２の第二主面４にその一部に開口部を有する樹脂層５ｂをフォトリソグラフ法や印刷法の技術を用いて形成する（図２（ｃ）参照）。このとき、樹脂層５ｂを形成する樹脂にはフェノール系樹脂などからなる感光性樹脂を用いている。これによれば、非常に微細なパターニングをすることが可能である。さらに、パターニングにより開口部を形成することにより、識別マーク６としての機能を有する。また、従来用いられていたレーザーによる方法を用いず識別マーク６を形成することができ、半導体素子２へレーザーによるダメージを軽減すると共に、より安価にマーキングを行うことが可能となる。また、識別マーク６形成のために樹脂層５ｂを厚くする必要がないので、半導体装置の小型化、軽量化に有効である。
【００２０】
スクライブレーン９により所定の位置で個々の半導体装置に分割する（図２（ｄ）参照）。
【００２１】
本発明に係る半導体装置の製造方法によれば、第二主面４への樹脂層５ｂ形成と同時に識別マーク６を形成することが可能になるため製造工程の簡略化も図ることが可能である。
【００２２】
以上、本発明による半導体装置とその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。
【００２３】
【発明の効果】
以上のように本発明のマーキング方法は、樹脂形成工程の段階とマーキング工程とを一括して行うことができるため非常に安価な工程でマーキングを行うことが可能となる。また、レーザーによる加工が無いため、半導体素子にダメージを与えないマーキングを行うことが出来、品質の向上が可能になる。さらに、レーザーを用いて識別マークを形成するために従来のように樹脂層を厚くする必要がないので、半導体装置の小型化、軽量化に有利である。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施の形態による半導体装置を示す斜視図
（ｂ）は本発明の図１（ａ）のＸ−Ｘ’に沿った断面図
【図２】（ａ）〜（ｄ）は本発明の実施の形態１の半導体装置の製造方法の工程フローを示した断面図
【図３】（ａ）〜（ｆ）は従来の半導体装置の製造方法の工程フローを示した断面図
【符号の説明】
１ 半導体装置
２ 半導体素子
３ 第一主面
４ 第二主面
５ａ 樹脂層
５ｂ 樹脂層
６ 識別マーク
７ 素子電極
８ 外部電極
９ スクライブレーン
１０１ 半導体ウェハ
１０２ 半導体素子
１０３ 切削溝
１０４ 素子電極
１０５ 裏面封止樹脂
１０６ マーク
１０７ ダイシングフレーム
１０８ ダイシングテープ
１０９ 封止樹脂
１１０ 半導体装置
Claims (3)
- 第一主面に複数の電極が形成された半導体素子と、前記第一主面に前記電極が露出した状態で形成された樹脂層と、前記電極が形成された第一主面に相対する第二主面のすくなくとも一箇所に前記半導体素子が露出した状態で樹脂層が形成されたことを特徴とする半導体装置。
- 前記第二主面に形成された樹脂層が感光性樹脂からなることを特徴とする請求項１記載の半導体装置。
- 半導体ウェハの第一主面に電極を形成する電極形成工程と、前記第一主面に樹脂層を形成する第一主面樹脂形成工程と、前記第一主面と相対する第二主面に樹脂層を形成する第二主面樹脂形成工程とからなり、前記第二主面樹脂形成工程に識別マーク形成手段を備えたことを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003099083A JP2004311496A (ja) | 2003-04-02 | 2003-04-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003099083A JP2004311496A (ja) | 2003-04-02 | 2003-04-02 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004311496A true JP2004311496A (ja) | 2004-11-04 |
Family
ID=33463644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003099083A Pending JP2004311496A (ja) | 2003-04-02 | 2003-04-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004311496A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014033034A (ja) * | 2012-08-02 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
-
2003
- 2003-04-02 JP JP2003099083A patent/JP2004311496A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014033034A (ja) * | 2012-08-02 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563652B2 (en) | Method for encapsulating sensor chips | |
| JP3825753B2 (ja) | 半導体装置の製造方法 | |
| JP2006332078A (ja) | 半導体チップの製造方法 | |
| US7436047B2 (en) | Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same | |
| TWI277374B (en) | Protective layer during scribing | |
| US6887771B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2007214243A (ja) | 半導体装置の製造方法 | |
| US20120043660A1 (en) | Thin foil semiconductor package | |
| US20070184660A1 (en) | Method of manufacturing semiconductor device | |
| TW200525707A (en) | Semiconductor device and method of manufacturing the same | |
| US6511897B2 (en) | Method of manufacturing semiconductor device as well as reticle and wafer used therein | |
| JP2006186123A (ja) | 半導体装置およびその製造方法 | |
| JP2004311496A (ja) | 半導体装置およびその製造方法 | |
| JP2004207276A (ja) | 回路装置およびその製造方法 | |
| KR20070074937A (ko) | 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 | |
| JP2004311552A (ja) | 半導体装置およびその製造方法 | |
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| TWI267913B (en) | Wafer dicing method | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| JP2010199518A (ja) | 半導体装置の製造方法 | |
| TWI329895B (en) | Method for fabricating a semiconductor wafer | |
| JP4507473B2 (ja) | リードフレームの製造方法 | |
| JP2006032482A (ja) | 半導体装置の製造方法 | |
| JP2007062184A (ja) | アライメントマーク構造 | |
| JP2005038960A (ja) | 配線基板の製造方法及び配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060217 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Effective date: 20060314 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Effective date: 20080422 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080507 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080924 |