JP2004310123A - Active type display unit, and television, camera and computer using same - Google Patents

Active type display unit, and television, camera and computer using same Download PDF

Info

Publication number
JP2004310123A
JP2004310123A JP2004150975A JP2004150975A JP2004310123A JP 2004310123 A JP2004310123 A JP 2004310123A JP 2004150975 A JP2004150975 A JP 2004150975A JP 2004150975 A JP2004150975 A JP 2004150975A JP 2004310123 A JP2004310123 A JP 2004310123A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
display device
drain electrode
interlayer insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004150975A
Other languages
Japanese (ja)
Inventor
正明 ▲ひろ▼木
Masaaki Hiroki
Akira Mase
晃 間瀬
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004150975A priority Critical patent/JP2004310123A/en
Publication of JP2004310123A publication Critical patent/JP2004310123A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active type display unit with excellent display performance. <P>SOLUTION: A pixel electrode 88 comprises a thin-film transistor formed on a glass substrate, a flattening film 85 formed on the thin-film transistor, and a transparent conductive film which comes into contact with the drain electrode of the thin-film transistor; and the drain electrode is provided on an inter-layer insulator and connected directly to the drain of the thin-film transistor through a 1st contact hole formed in the inter-layer insulator, and the pixel electrode 88, on the other hand, is provided on the flattening film 85 and connected directly to the drain electrode through a plurality of 2nd contact holes formed in the flattening film 85. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、アクティブ型表示装置、特に、アクティブ型電気光学装置、テレビ、壁掛けテレビに関するもので、明確な階調のレベルを設定できるようにしたものである。   The present invention relates to an active display device, particularly to an active electro-optical device, a television, and a wall-mounted television, in which a clear gradation level can be set.

液晶組成物は、その物質特性から、分子軸に対して水平方向と垂直方向の誘電率が異なるため、外部の電界に対して水平方向に配列したり、垂直方向に配列したりさせることが容易にできる。液晶電気光学装置は、この誘電率の異方性を利用して、光の透過光量または分散量を制御することで、ON/OFFの表示を行っている。   Liquid crystal compositions have different dielectric constants in the horizontal and vertical directions with respect to the molecular axis due to their material properties, so that they can be easily aligned horizontally or vertically with an external electric field. Can be. The liquid crystal electro-optical device displays ON / OFF by controlling the amount of transmitted light or the amount of dispersion by utilizing the anisotropy of the dielectric constant.

図2にネマチック液晶の電気光学特性を示す。印加電圧が小さいVa(A点101)のときには、透過光量がほぼ0%、Vb(B点102)の場合には30%ほど、Vc(C点103)の場合には80%ほど、Vd(D点104)の場合には100%ほどになる。つまり、A、D点のみを利用すれば、白黒の2階調表示が、B、C点のように電気光学特性の立ち上がりの部分を利用すれば、中間階調表示が可能となる。本発明者が確認した具体的電圧としては、Va=2.0V、Vb=2.18V、Vc=2.3V、Vd=2.5Vであった。   FIG. 2 shows the electro-optical characteristics of the nematic liquid crystal. When the applied voltage is small Va (point A 101), the transmitted light amount is almost 0%, when Vb (point B 102) is about 30%, and when Vc (point C 103) is about 80%, Vd ( In the case of D point 104), it is about 100%. In other words, if only the points A and D are used, monochrome gray scale display can be performed, and if the rising portion of the electro-optical characteristic is used like the points B and C, intermediate gray scale display can be performed. As specific voltages confirmed by the present inventors, Va = 2.0 V, Vb = 2.18 V, Vc = 2.3 V, and Vd = 2.5 V.

従来、TFTを利用した液晶電気光学装置の階調表示の場合、TFTのゲート印加電圧もしくはソース・ドレイン間の印加電圧を変化させてアナログ的に電圧を調整し、階調表示を行っていた。   Conventionally, in the case of gradation display of a liquid crystal electro-optical device using a TFT, gradation display is performed by changing a gate applied voltage of the TFT or a voltage applied between a source and a drain to adjust the voltage in an analog manner.

TFTを利用した液晶電気光学装置の階調表示の方法に関して、さらに詳しい説明を加える。従来、液晶電気光学装置に用いられているnチャネル型薄膜トランジスタは、図3に示すような電圧電流特性を持っている。図3に示した電圧電流特性は、アモルファスシリコンを用いたnチャネル型薄膜トランジスタの特性201と、ポリシリコンを用いたnチャネル型薄膜トランジスタの特性202である。   A more detailed description will be given of a gradation display method of a liquid crystal electro-optical device using a TFT. Conventionally, an n-channel thin film transistor used in a liquid crystal electro-optical device has a voltage-current characteristic as shown in FIG. The voltage-current characteristics shown in FIG. 3 are a characteristic 201 of an n-channel thin film transistor using amorphous silicon and a characteristic 202 of an n-channel thin film transistor using polysilicon.

ゲート電極に加える電圧をアナログ的に制御することで、ドレイン電流を制御することができ、ひいてはソース・ドレイン間の抵抗値を変化させることとなる。その結果、直列接合された液晶に加わる電界の大きさをその抵抗分割によって、任意に変化させることができる。これによって、階調表示が可能になっている。また、この逆で、ゲート電極を走査側信号線に接続し、ソース・ドレイン間電圧を変化させて、液晶に加える電界値そのものを任意に制御する方法もある。   By controlling the voltage applied to the gate electrode in an analog manner, the drain current can be controlled, and the resistance value between the source and the drain can be changed. As a result, the magnitude of the electric field applied to the liquid crystals connected in series can be arbitrarily changed by the resistance division. Thereby, gradation display is possible. Conversely, there is a method of connecting the gate electrode to the scanning signal line and changing the source-drain voltage to arbitrarily control the electric field applied to the liquid crystal.

どちらの手法にしても、TFTの特性に大きく依存したアナログ的な階調表示方式であることに違いはない。しかしながら、マトリクス構成をなす多数のTFT素子の全てが均一な特性を有するように作成するのは難しく、特に、階調表示に必要な中間の電圧の微調整は今の技術では、非常な困難を要しているのが現状である。図2に示したネマチック液晶の電気光学的特性からもわかる様に、暗状態の境界値である2.08V付近から明状態の境界値である2.40V付近までの0.32V間で全ての階調表示を行なわねばならない。16階調を仮定した場合、平均0.02V間隔でのコントロールが必要となる。   Whichever method is used, there is no difference in that it is an analog gradation display method that largely depends on the characteristics of the TFT. However, it is difficult to make a large number of TFT elements in a matrix configuration to have uniform characteristics. In particular, fine adjustment of an intermediate voltage required for gray scale display is very difficult with the current technology. What is needed is the current situation. As can be seen from the electro-optical characteristics of the nematic liquid crystal shown in FIG. 2, all the values are between 0.32 V from around 2.08 V which is the boundary value in the dark state to around 2.40 V which is the boundary value in the bright state. A gradation display must be performed. Assuming 16 gradations, control at an average 0.02 V interval is required.

もし、図2に示すA点101とD点104の様な、液晶が完全にON/OFFする部分でコントロールした場合、その電圧差は、0.5V以上とることが出来るために、TFTの面内特性ばらつきを十分緩和するに価する。複数の書込みフレームを利用して、例えば、10フレーム中6フレームをON(2.5V)にして、残り4フレームをOFF(2.0V)にしてやることで、書込み平均電圧は、2.3Vとなり、中間階調表示が可能となる。   If the control is performed in a portion where the liquid crystal is completely turned on / off, such as a point A 101 and a point D 104 shown in FIG. 2, the voltage difference can be 0.5 V or more. It is worth degrading internal characteristic variations sufficiently. Using a plurality of writing frames, for example, by turning on (2.5 V) 6 frames out of 10 frames and turning off (2.0 V) the remaining 4 frames, the writing average voltage becomes 2.3 V. , Half-tone display is possible.

しかしながら、この様にした場合、複数フレームを利用するために、人間の視覚で確認できる30Hz以下の表示になる危険性が発生して、条件によっては、フリッカー等の表示不良の原因となっていた。これを防止する方法として、駆動周波数の高速化も提案されているが、ドライバーICのデーター転送速度にも、20MHz程度と限界があり、困難を要していた。   However, in such a case, since a plurality of frames are used, there is a risk that a display of 30 Hz or less that can be visually confirmed by humans may occur, and depending on conditions, a display defect such as flicker may be caused. . As a method for preventing this, increasing the driving frequency has been proposed, but the data transfer speed of the driver IC is limited to about 20 MHz, which is difficult.

そこで、本発明では、従来のアナログ的階調表示ではなく、デジタル的階調表示を行うことで、明確な階調表示レベルを液晶に供給する手段を提案するものであり、且つその際に、従来、提案されているような単純に駆動周波数を上げて階調表示を行う方法ではなく、データの転送周波数と階調表示用周波数を独立させて、フレーム周波数の変化をさせない状態でデジタル階調表示を行うことに特徴を有する。   In view of the above, the present invention proposes a means for supplying a clear gradation display level to the liquid crystal by performing digital gradation display instead of the conventional analog gradation display. Conventionally, instead of a method of simply increasing the driving frequency to perform gradation display as proposed, digital gradation is performed without changing the frame frequency by making the data transfer frequency and the gradation display frequency independent. It is characterized by displaying.

本発明は、アクティブマトリクス型液晶表示装置において、任意の画素に書き込む単位時間tと1画面を書き込む時間Fで関係される表示タイミングを有する表示駆動方式を用いた表示装置の階調表示を、前記時間Fを変更すること無しに前記時間tの書込み時間中の信号を時分割とし、このことによって時間tに画素の液晶に加わる電界の平均値を分割の割合に応じて変化させ、階調を表示可能にしたことを特徴としている。   According to the present invention, in an active matrix type liquid crystal display device, a gradation display of a display device using a display driving method having a display timing related to a unit time t for writing to an arbitrary pixel and a time F for writing one screen is described. The signal during the writing time at the time t is time-division-changed without changing the time F, whereby the average value of the electric field applied to the liquid crystal of the pixel at the time t is changed according to the division ratio, and the gradation is changed. It is characterized in that it can be displayed.

従来の表示装置の場合、データ方向の信号線の電界の強さの強弱で画素電極にかかる電界が決まり、それによって液晶の透過率が決定される。   In the case of the conventional display device, the electric field applied to the pixel electrode is determined by the strength of the electric field of the signal line in the data direction, and thereby the transmittance of the liquid crystal is determined.

本発明では、このようなアナログ的な階調制御を行うのではなく、任意の画素に書き込む単位時間tの書込み時間中の信号を時分割とし、分割数分の階調を表示可能にしている。その際、書き込み時間における電界変化は、非書き込み時間ではその平均値になり、明快な階調表示が可能となっている。   In the present invention, instead of performing such analog gradation control, a signal during a writing time of a unit time t to be written to an arbitrary pixel is time-divided, and gradations corresponding to the number of divisions can be displayed. . At this time, the electric field change during the writing time becomes the average value during the non-writing time, and a clear gradation display is possible.

情報信号側のデーター転送速度は、例えば1920×400ドット構成の液晶電気光学装置の場合、8ビットパラレル転送で、5.76MHzのクロック周波数が必要となる。これに、従来の複数フレーム方式を用いた場合、10フレームを利用するならば単純に57.6MHzのクロック周波数が必要となるのである。しかしながら、本発明の場合、階調表示用のクロック周波数を独立してとるため、最大8MHzの駆動能力を有するICを用いた場合、約166階調まで、表示可能となる。12.3MHzの駆動ICを採用すれば、ビジュアル用に必要と言われている256階調表示まで十分可能な値になり、従来のアナログ方式および複数フレーム方式のデジタル階調表示とは格段の優位性が生じる。以下に実施例をもってさらに詳細な説明を加える。   As for the data transfer speed on the information signal side, for example, in the case of a 1920 × 400 dot liquid crystal electro-optical device, a clock frequency of 5.76 MHz is required for 8-bit parallel transfer. On the other hand, when the conventional multiple frame system is used, if 10 frames are used, a clock frequency of 57.6 MHz is simply required. However, in the case of the present invention, since the clock frequency for gray scale display is independently taken, up to about 166 gray scales can be displayed when an IC having a driving capability of 8 MHz at the maximum is used. If a 12.3 MHz drive IC is adopted, the value becomes sufficiently possible up to 256 gray scale display required for visual use, and is significantly superior to the conventional analog and multi-frame digital gray scale display. Nature occurs. A more detailed description will be given below with reference to examples.

本発明では、従来のアナログ方式の階調表示に対し、デジタル方式の階調表示を独立した2つの駆動周波数を用いて行うことを特徴としている。その効果として、例えば640×400ドットの画素数を有する液晶電気光学装置を想定したばあい、合計256,000個のTFTすべての特性をばらつき無く作製することは、非常に困難を有し、現実的には量産性、歩留りを考慮すると、16階調表示が限界と考えられているのに対し、印加電圧レベルを明確にするために、アナログ値ではなく、基準電圧値を信号としてコントローラー側から入力し、その基準信号をTFTに接続するタイミングをデジタル値で制御することによって、TFTに印加される電圧を制御することで、TFTの特性ばらつきをカバーする方法を本発明ではとっている事を特徴としていることから、明快なデジタル階調表示が可能になっていることにある。   The present invention is characterized in that digital gray scale display is performed using two independent driving frequencies, as compared with the conventional analog gray scale display. As an effect, assuming a liquid crystal electro-optical device having a number of pixels of, for example, 640 × 400 dots, it is extremely difficult to manufacture all the 256,000 TFTs without variation in characteristics. In consideration of mass productivity and yield, 16-gradation display is considered to be the limit. However, in order to clarify the applied voltage level, the controller uses the reference voltage instead of the analog value as a signal instead of an analog value. The present invention employs a method of controlling the voltage applied to the TFT by controlling the timing of inputting the reference signal and connecting the reference signal to the TFT with a digital value, thereby controlling the variation in the characteristics of the TFT. The feature is that clear digital gradation display is possible.

また、駆動周波数を2種類とることによって、画面書換えのフレーム数を変化させることなく、明快なデジタル階調表示が可能になっていることにある。フレーム数の低下に伴うフリッカーの発生等が回避できるものである。   Another advantage is that by using two driving frequencies, clear digital gradation display can be performed without changing the number of frames for screen rewriting. It is possible to avoid the occurrence of flicker and the like due to the decrease in the number of frames.

本発明によるデジタル階調表示をおこなった場合、TFT素子の特性ばらつきの影響を受けにくいために、64階調程度まで可能になりカラー表示ではなんと262,144色の多彩であり微妙な色彩の表示が実現できている。テレビ映像の様なソフトを映す場合、例えば同一色からなる『岩』でもその微細な窪み等から微妙に色合いが異なる。自然の色彩に近い表示を行おうとした場合、16階調4096色では困難を要する。本発明による階調表示によって、これらの微細な色調の変化を付けることが可能になった。   When digital gradation display according to the present invention is performed, since it is hard to be affected by variation in characteristics of TFT elements, it is possible to have up to about 64 gradations, and in color display, a variety of 262,144 colors and display of subtle colors Has been realized. When projecting software such as a television image, for example, even a “rock” made of the same color has a slightly different color due to its minute dents and the like. If an attempt is made to display a color close to natural colors, it is difficult to achieve 1696 gradations of 4096 colors. The gradation display according to the present invention makes it possible to impart these minute color tone changes.

『実施例1』(画像表示装置・テレビ)本実施例では図4に示すような回路構成を用いた液晶表示装置を用いて、壁掛けテレビを作製したので、その説明を行う。また、その際のTFTは、レーザーアニールを用いた多結晶シリコンで、スタガ型とした。   [Example 1] (Image display device / TV) In this example, a wall-mounted TV was manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. The TFT at that time was a staggered type made of polycrystalline silicon using laser annealing.

この回路構成に対応する実際の電極等の配置構成を図5に示している。これらは説明を簡単にする為2×2(またはそれ以下)に相当する部分のみ記載されている。また、実際の駆動信号波形を図1に示す。これも説明を簡単にする為に2×2のマトリクス構成とした場合の信号波形で説明を行う。   FIG. 5 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration. For simplicity, only portions corresponding to 2 × 2 (or less) are described. FIG. 1 shows an actual drive signal waveform. For the sake of simplicity, the description will be made using signal waveforms in the case of a 2 × 2 matrix configuration.

まず、本実施例で使用する液晶パネルの作製方法を図6を使用して説明する。図6(A)において、石英ガラス等の高価でない700℃以下、例えば約600℃の熱処理に耐え得るガラス50上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層51としての酸化珪素膜を1000〜3000Åの厚さに作製する。プロセス条件は、酸素100%雰囲気、成膜温度15℃、出力400〜800W、圧力0.5Paとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。   First, a method for manufacturing a liquid crystal panel used in this embodiment will be described with reference to FIGS. In FIG. 6A, a silicon oxide film as a blocking layer 51 is formed on a glass 50 which can withstand a heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C. by a magnetron RF (high frequency) sputtering method. It is made to a thickness of 3000 mm. The process conditions were an oxygen 100% atmosphere, a film formation temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 ° / min.

この上にシリコン膜をプラズマCVD法により珪素膜を作製した。成膜温度は、250℃〜350℃で行い、本実施例では320℃とし、モノシラン(SiH4)を用いた。モノシラン(SiH4)に限らず、ジシラン(Si2H6) 、またトリシラン(Si3H8) を用いてもよい。これらをPCVD装置内3Paの圧力で導入し、13.56MHzの高周波電力を加えて成膜した。この際、高周波電力は、0.02〜0.10W/cm2 が適当であり、本実施例では、0.055W/cm2 を用いた。また、モノシラン(SiH4)の流量は20SCCMとし、その時の成膜速度は、約120Å/ 分であった。NTFTのスレッシュホ−ルド電圧(Vth)を制御するため、ホウ素をジボランを用いて1×1015〜1×1018cm-3の濃度として成膜中に添加してもよい。また、TFTのチャネル領域となるシリコン層の成膜には、このプラズマCVD法だけでなく、スパッタ法、減圧CVD法を用いても良く、以下にその方法を簡単に述べる。 A silicon film was formed thereon by a plasma CVD method. The film formation temperature was set at 250 ° C. to 350 ° C., and was set to 320 ° C. in this example, and monosilane (SiH 4 ) was used. Not only the monosilane (SiH 4), disilane (Si 2 H 6), or may be used trisilane (Si 3 H 8). These were introduced into the PCVD apparatus at a pressure of 3 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, an appropriate high-frequency power is 0.02 to 0.10 W / cm 2 , and in this example, 0.055 W / cm 2 was used. The flow rate of monosilane (SiH 4 ) was set to 20 SCCM, and the deposition rate at that time was about 120 ° / min. NTFT of Suresshuho - to control the field voltage (Vth), boron may be added during deposition as the concentration of 1 × 10 15 ~1 × 10 18 cm -3 with diborane. In addition, not only the plasma CVD method but also a sputtering method or a low pressure CVD method may be used for forming the silicon layer to be a channel region of the TFT, and the method will be briefly described below.

スパッタ法で行う場合、スパッタ前の背圧を1×10-5Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80%混入した雰囲気で行った。例えば、アルゴン20%、水素80%とした。成膜温度は、150℃、周波数は13.56MHz、スパッタ出力は、400〜800W、圧力は、0.5Paであった。 In the case of performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 −5 Pa or less, and single crystal silicon was used as a target in an atmosphere in which hydrogen was mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

減圧気相法で形成する場合、結晶化温度よりも100〜200℃低い450〜550℃、例えば、530℃でジシラン(Si2H6) 、またはトリシラン(Si3H8) をCVD装置に供給して成膜した。反応炉内圧力は、30〜300Paとした。成膜速度は、50〜250Å/ 分であった。 When forming by a reduced pressure gas phase method, disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 ) is supplied to a CVD apparatus at 450 to 550 ° C., for example, 530 ° C., which is 100 to 200 ° C. lower than the crystallization temperature. Was formed. The pressure in the reactor was 30 to 300 Pa. The deposition rate was 50-250 ° / min.

これらの方法によって形成された被膜は、酸素が5×1021cm-3以下であることが好ましい。結晶化を助長させるためには、酸素濃度を7×1019cm-3以下、好ましくは1×1019cm-3以下とすることが望ましいが、少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまうため、この濃度を選択した。この酸素濃度が高いと、結晶化させにくく、レーザーアニ−ル温度を高く、またはレーザーアニ−ル時間を長くしなければならない。水素は、4×1020cm-3であり、珪素4×1022cm-3として比較すると1原子%であった。 The coating formed by these methods preferably has an oxygen concentration of 5 × 10 21 cm −3 or less. In order to promote crystallization, it is desirable that the oxygen concentration be 7 × 10 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. This concentration was selected because the peak current would increase. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be high or the laser annealing time must be long. Hydrogen was 4 × 10 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を7×1019cm-3以下、好ましくは1×1019cm-3以下とし、ピクセル構成するTFTのチャネル形成領域のみに酸素をイオン注入法により5×1020〜5×1021cm-3となるように添加してもよい。 In order to promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less, and a channel forming region of a TFT constituting a pixel is formed. Oxygen may be added only to a concentration of 5 × 10 20 to 5 × 10 21 cm −3 by ion implantation.

上記方法によって、アモルファス状態の珪素膜52を500〜5000Å、本実施例では、1000Åの厚さに成膜した。   By the above method, the amorphous silicon film 52 was formed to a thickness of 500 to 5000 Å, in this embodiment, 1000 実 施.

その後、図6(B)に示すように、フォトレジスト53をマスクP1を用いてソース・ドレイン領域のみ開孔したパターンを形成した。その上に、プラズマCVD法によりn型の活性層となる珪素膜を作製した。成膜温度は、250℃〜350℃で行い、本実施例では、320℃とし、モノシラン(SiH4)とモノシランベースのフォスフィン(PH3) 3%濃度のものを用いた。これらをPCVD装置内5Paの圧力でに導入し、13.56MHzの高周波電力を加えて成膜した。この際、高周波電力は、0.05〜0.20W/cm2 が適当であり、本実施例では、0.120W/cm2 を用いた。この方法によって出来上がったn型シリコン層の比導電率は、2×10-1〔Ωcm-1〕程度となった。膜厚は、50Åとした。 Thereafter, as shown in FIG. 6B, a pattern was formed by opening only the source / drain regions of the photoresist 53 using the mask P1. A silicon film to be an n-type active layer was formed thereon by a plasma CVD method. The film is formed at a temperature of 250 ° C. to 350 ° C. In this example, a film having a concentration of 320 ° C. and a concentration of monosilane (SiH 4 ) and phosphine (PH 3 ) based on monosilane of 3% was used. These were introduced into the PCVD apparatus at a pressure of 5 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, high frequency power, 0.05~0.20W / cm 2 are suitable, in the present embodiment, a 0.120W / cm 2. The specific conductivity of the n-type silicon layer obtained by this method was about 2 × 10 −1 [Ωcm −1 ]. The film thickness was 50 °.

また一方、図6(C)に示すように、フォトレジスト54をマスクP2を用いてソース・ドレイン領域のみ開孔したパターンを形成した。その上に、プラズマCVD法によりp型の活性層となる珪素膜を作製した。成膜温度は、250℃〜350℃で行い、本実施例では、320℃とし、モノシラン(SiH4)とモノシランベースのジボラン(B2H6)2%濃度のものを用いた。これらをPCVD装置内4Paの圧力でに導入し、13.56MHzの高周波電力を加えて成膜した。この際、高周波電力は、0.05〜0.20W/cm2 が適当であり、本実施例では、0.080W/cm2 を用いた。この方法によって出来上がったp型シリコン層の比導電率は、1×10-1〔Ωcm-1〕程度となった。膜厚は50Åとした。 On the other hand, as shown in FIG. 6C, a pattern was formed in which only the source / drain regions were opened in the photoresist 54 using the mask P2. A silicon film to be a p-type active layer was formed thereon by a plasma CVD method. The film formation temperature is from 250 ° C. to 350 ° C., and in this embodiment, it is 320 ° C., and monosilane (SiH 4 ) and monosilane-based diborane (B 2 H 6 ) having a concentration of 2% are used. These were introduced into the PCVD apparatus at a pressure of 4 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, high frequency power, 0.05~0.20W / cm 2 are suitable, in the present embodiment, a 0.080W / cm 2. The specific conductivity of the p-type silicon layer completed by this method was about 1 × 10 −1 [Ωcm −1 ]. The film thickness was 50 °.

その後、リフトオフ法を用いて、ソース・ドレイン領域55、56および57、58を形成した。その後、マスク(P3)62を用いてNチャネル型薄膜トランジスタ用アイランド領域63およびPチャネル型薄膜トランジスタ用アイランド領域64を形成した。(図6(D))   Thereafter, source / drain regions 55 and 56 and 57 and 58 were formed by using a lift-off method. Thereafter, an N-channel type thin film transistor island region 63 and a P-channel type thin film transistor island region 64 were formed using the mask (P3) 62. (FIG. 6 (D))

その後、XeClエキシマレーザーを用いて、ソース・ドレイン・チャネル領域をレーザーアニールすると同時に、活性層にレーザードーピングを行なった。この時のレーザーエネルギーは、閾値エネルギーが130mJ/cm2 で、膜厚全体が溶融するには、220mJ/cm2 が必要となる。しかし、最初から220mJ/cm2 以上のエネルギーを照射すると、膜中に含まれる水素が急激に放出されるために、膜の破壊が起きる。そのために、低エネルギーで最初に水素を追い出した後に溶融させる必要がある。本実施例では、最初150mJ/cm2 で水素の追い出しを行なった後、230mJ/cm2 で結晶化を行った。 Thereafter, using a XeCl excimer laser, the source / drain / channel regions were laser-annealed, and at the same time, the active layer was laser-doped. At this time, the laser energy has a threshold energy of 130 mJ / cm 2 , and 220 mJ / cm 2 is required to melt the entire film thickness. However, when an energy of 220 mJ / cm 2 or more is irradiated from the beginning, hydrogen contained in the film is rapidly released, so that the film is destroyed. For this purpose, it is necessary to first dissipate hydrogen with low energy and then melt it. In this embodiment, after performing the purging of the hydrogen in the first 150 mJ / cm 2, crystallization was performed at 230 mJ / cm 2.

アニ−ルにより、珪素膜は、アモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特に、シリコンの成膜後の状態で比較的秩序性の高い領域は、特に、結晶化をして結晶状態となろうとする。しかし、これらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は、互いにひっぱりあう。レ−ザラマン分光により測定すると単結晶の珪素のピ−ク522cm-1より低周波側にシフトしたピ−クが観察される。それの見掛け上の粒径は、半値巾から計算すると、50〜500Åとなっているが、実際はこの結晶性の高い領域は、多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合(アンカリング) がされた構造の被膜を形成させることができた。 Due to the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized into a crystalline state. However, since the silicon existing between these regions is bonded to each other, the silicon mutually pulls each other. When measured by laser Raman spectroscopy, a peak shifted from the peak of 522 cm -1 of single crystal silicon to a lower frequency side is observed. The apparent particle size thereof is calculated to be 50 to 500 ° when calculated from the half-value width. However, in actuality, there are a large number of regions having high crystallinity and a cluster structure. A coating having a bonded (anchored) structure could be formed.

結果として、被膜は、実質的にグレインバウンダリ(以下GBという)がないといってもよい状態を呈する。キャリアは、各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ち、電子移動度(μe )=15〜300cm2 /VSecおよびホール移動度(μe )=5〜100cm2 /VSecが得られた。 As a result, the coating exhibits a state that may be substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through anchored locations, resulting in higher carrier mobility than so-called polycrystalline silicon having a distinct GB. That is, electron mobility (μe) = 15 to 300 cm 2 / VSec and hole mobility (μe) = 5 to 100 cm 2 / VSec were obtained.

この上に、酸化珪素膜をゲイト絶縁膜として500〜2000Å、例えば1000Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。   On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 例 え ば, for example, 1000 Å. This was performed under the same conditions as those for forming the silicon oxide film as the blocking layer. During this film formation, a small amount of fluorine may be added to fix sodium ions.

この後、この上側にリンが1〜5×1021cm-3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi2 またはWSi2との多層膜を形成した。これを第4のフォトマスク69にてパタ−ニングして図6(E) を得た。ゲイト電極66および67を形成し、例えばチャネル長7μm、ゲイト電極としてリンド−プ珪素を0.2μm、その上にモリブデンを0.3μmの厚さに形成した。 Thereafter, a silicon film containing phosphorus in a concentration of 1 to 5 × 10 21 cm -3 or a multilayer of molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 is formed on the silicon film. A film was formed. This was patterned using a fourth photomask 69 to obtain FIG. Gate electrodes 66 and 67 were formed, for example, a channel length of 7 .mu.m, a gate electrode of 0.2 .mu.m of phosphorus silicon and a thickness of 0.3 .mu.m of molybdenum thereon.

また、ゲート電極材料としてアルミニウム(Al)を用いた場合、これを第4のフォトマスク69にてパタ−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため、移動度、スレッシュホールド電圧の低減からさらにTFTの特性を上げることができる。   If aluminum (Al) is used as the gate electrode material, the surface is anodized after patterning with a fourth photomask 69, so that the self-alignment method can be applied. Since the drain contact hole can be formed at a position closer to the gate, the characteristics of the TFT can be further improved from the reduction of the mobility and the threshold voltage.

かくすると、400℃以上にすべての工程で温度を加えることがなくC/TFTを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画面の液晶表示装置にきわめて適したプロセスであるといえる。   Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is extremely suitable for the large-screen liquid crystal display device of the present invention.

図6(F)において、層間絶縁物68を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成は、LPCVD法、光CVD法、常圧CVD法を用いてもよい。例えば、0.2〜0.6μmの厚さに形成し、その後、第5のフォトマスク70を用いて電極用の窓79を形成した。その後、さらに、これら全体にアルミニウムを0.3μmの厚みにスパッタ法により形成し、第6のフォトマスク76を用いてリ−ド74およびコンタクト73を作製した後、再び、層間絶縁物80を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成は、LPCVD法、光CVD法、常圧CVD法を用いてもよい。その後、第7のフォトマスク81を用いてパターニングをした。その後、さらに、これら全体にアルミニウムを0.3μmの厚みにスパッタ法により形成し、第8のフォトマスク82を用いてリ−ド83およびコンタクト84を作製した。(図6(G))   In FIG. 6F, a silicon oxide film was formed on the interlayer insulator 68 by the above-described sputtering method. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, a thickness of 0.2 to 0.6 μm was formed, and then a window 79 for an electrode was formed using the fifth photomask 70. After that, further, aluminum is formed on the whole by sputtering to a thickness of 0.3 μm, and a lead 74 and a contact 73 are formed using a sixth photomask 76. The silicon oxide film was formed by the sputtering method described above. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. After that, patterning was performed using the seventh photomask 81. Thereafter, aluminum was further formed on the entire surface to a thickness of 0.3 μm by sputtering, and leads 83 and contacts 84 were formed using an eighth photomask 82. (FIG. 6 (G))

表面を平坦化用有機樹脂85、例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけを第9のフォトマスク86にて行った。さらに、これら全体にITO(酸化インジューム・錫)を0.1μmの厚みにスパッタ法により形成し第10のフォトマスク87を用いて画素電極88を形成した。このITOは、室温〜150℃で成膜し、200〜400℃の酸素または大気中のアニ−ルにより成就した。(図6(H))   The surface was coated with a flattening organic resin 85, for example, a translucent polyimide resin, and an electrode hole was formed again using a ninth photomask 86. Further, ITO (indium oxide / tin) was formed to a thickness of 0.1 μm on all of them by sputtering, and a pixel electrode 88 was formed using a tenth photomask 87. This ITO film was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in air. (FIG. 6 (H))

得られたTFTの電気的な特性であるNTFTの移動度は80(cm2/Vs)、Vthは5.0(V)、PTFTの移動度は30(cm2/Vs)、Vthは5.5(V)であった。この様な方法に従って作製された液晶電気光学装置用の一方の基板を得ることが出来た。 The mobility of NTFT, which is an electrical characteristic of the obtained TFT, is 80 (cm 2 / Vs), Vth is 5.0 (V), the mobility of PTFT is 30 (cm 2 / Vs), and Vth is 5. 5 (V). One substrate for a liquid crystal electro-optical device manufactured according to such a method was obtained.

他方の基板の作製方法を図7に示す。ガラス基板900上にポリイミドに黒色顔料を混合したポリイミド樹脂をスピンコート法を用いて1μmの厚みに成膜し、第1のフォトマスク11を用いてブラックストライプ901を作製した。その後、赤色顔料を混合したポリイミド樹脂をスピンコート法を用いて1μmの厚みに成膜し、第2のフォトマスク12を用いて赤色フィルター902を作製した。同様にして、第3のフォトマスク13を用いて緑色フィルター903、および第4のフォトマスク14を用いて青色フィルター904を作製した。これらの作製中各フィルターは、350℃にて窒素中で60分の焼成を行なった。その後、やはりスピンコート法を用いて、レベリング層905を透明ポリイミドを用いて制作した。   FIG. 7 illustrates a method for manufacturing the other substrate. A 1 μm-thick polyimide resin in which a black pigment was mixed with polyimide was formed on a glass substrate 900 by a spin coating method, and a black stripe 901 was formed using the first photomask 11. Thereafter, a polyimide resin mixed with a red pigment was formed into a film having a thickness of 1 μm by a spin coating method, and a red filter 902 was manufactured using the second photomask 12. Similarly, a green filter 903 was manufactured using the third photomask 13 and a blue filter 904 was manufactured using the fourth photomask 14. During the production, each filter was baked at 350 ° C. in nitrogen for 60 minutes. After that, the leveling layer 905 was formed using a transparent polyimide, also using the spin coating method.

その後、これら全体にITO(インデゥーム酸化錫)を0.1μmの厚みにスパッタ法により形成し、第5のフォトマスク15を用いて共通電極906を形成した。このITOは、室温〜150℃で成膜し、200〜300℃の酸素または大気中のアニ−ルにより成就し、第2の基板を得た。   Thereafter, ITO (indium tin oxide) was formed on the entire surface by sputtering to a thickness of 0.1 μm, and a common electrode 906 was formed using the fifth photomask 15. This ITO was formed at a temperature of from room temperature to 150 ° C., and was achieved by oxygen at 200 to 300 ° C. or annealing in the air to obtain a second substrate.

前記基板上に、オフセット法を用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素中にて350℃1時間焼成を行った。その後、公知のラビング法を用いて、ポリイミド表面を改質し、少なくとも初期において、液晶分子を一定方向に配向させる手段を設けた。   A polyimide precursor was printed on the substrate by using an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. Thereafter, a known rubbing method was used to modify the polyimide surface, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided.

その後、前記第一の基板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲をエポキシ性接着剤にて固定した。基板上のリードにTAB形状の駆動ICと共通信号、電位配線を有するPCBを接続し、外側に偏光板を貼り、透過型の液晶電気光学装置を得た。   Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having a common signal and potential wiring were connected to leads on the substrate, and a polarizing plate was attached on the outside to obtain a transmission type liquid crystal electro-optical device.

図8に本実施例による電気光学装置の概略構造図を示す。前記の工程にて得た液晶パネル1000を冷陰極管を3本配置した後部照明装置1001と組み合わせて設置を行った。その後、テレビ電波を受信するチューナー1002を接続し、電気光学装置として完成させた。従来のCRT方式の電気光学装置と比べて、平面形状の装置となったために、壁等に設置することも出来る様になった。   FIG. 8 is a schematic structural diagram of the electro-optical device according to the present embodiment. The liquid crystal panel 1000 obtained in the above process was installed in combination with a rear lighting device 1001 in which three cold cathode tubes were arranged. Thereafter, a tuner 1002 for receiving television waves was connected to complete an electro-optical device. Compared to a conventional CRT type electro-optical device, the device has a planar shape, so that it can be installed on a wall or the like.

次に、本発明を完結させるための、液晶電気光学装置の周辺回路の説明を図9を用いて加える。液晶電気光学装置のマトリクス回路に接続された情報信号側配線350、351に駆動回路352を接続した構成を取っている。駆動回路352は、駆動周波数系で分割すると2つの部分よりなっている。1つは従来の駆動方式と同様のデーターラッチ回路系353、これはデーター356を順に転送するための基本クロックφH355が主な構成であり、1ビット〜12ビット並列処理が行われている。他の1つは、本発明による構成部分で、階調表示に必要な分割の割合に応じたクロックCLK357とマグニチュートコンパレーター回路358、パネル駆動用バッファー360よりなっている。データーラッチ回路系353より送られた階調表示データーに応じたパルスをカウンター359で作っている。   Next, a peripheral circuit of the liquid crystal electro-optical device for completing the present invention will be described with reference to FIG. The configuration is such that a drive circuit 352 is connected to the information signal side wirings 350 and 351 connected to the matrix circuit of the liquid crystal electro-optical device. The drive circuit 352 has two parts when divided by a drive frequency system. One is a data latch circuit system 353 similar to that of the conventional driving system, which mainly has a basic clock φH355 for sequentially transferring data 356, and performs 1-bit to 12-bit parallel processing. The other is a component according to the present invention, which comprises a clock CLK 357, a magnitude comparator circuit 358, and a panel driving buffer 360 according to the division ratio required for gradation display. The counter 359 generates a pulse corresponding to the gradation display data sent from the data latch circuit system 353.

本発明で特徴としているところは、まさにこれらの部分であり、駆動周波数を2種類とることによって、画面書換えのフレーム数を変化させることなく、明快なデジタル階調表示が可能になっていることにある。フレーム数の低下に伴うフリッカーの発生等が回避できるものである。   The features of the present invention are exactly these parts. By taking two drive frequencies, clear digital gradation display is possible without changing the number of frames for screen rewriting. is there. It is possible to avoid the occurrence of flicker and the like due to the decrease in the number of frames.

本実施例によるC/TFTの動作波形を図10および図11に示す。図10はこのC/TFTへの入力信号波形とC/TFTからの出力信号波形とを示すオシロスコープ写真である。図10(A)から図11(B)へと入力信号の駆動周波数を5KHz、50KHz、500KHz、さらには1MHzと上げていった場合を示している。図11(B)からも明らかなように、1MHzでも出力信号波形はあまりなまらず、十分実用的な出力信号を得ることができた。
このため、階調表示数は駆動周波数をデューティ数とフレーム数で割れば算出でき、この場合は1MHzを400と60で割った42という諧調表示数が得られ、42階調表示まで可能になっている。
10 and 11 show operation waveforms of the C / TFT according to the present embodiment. FIG. 10 is an oscilloscope photograph showing the input signal waveform to the C / TFT and the output signal waveform from the C / TFT. FIGS. 10A to 11B show the case where the drive frequency of the input signal is increased to 5 KHz, 50 KHz, 500 KHz, and further to 1 MHz. As is clear from FIG. 11B, even at 1 MHz, the output signal waveform did not so much, and a sufficiently practical output signal could be obtained.
Therefore, the number of gray scales can be calculated by dividing the driving frequency by the number of duty cycles and the number of frames. In this case, the number of gray scales of 42 obtained by dividing 1 MHz by 400 and 60 is obtained. ing.

アナログ的な階調表示を行った場合、TFTの特性ばらつきから16階調表示が限界であった。しかしながら、本発明によるデジタル階調表示を行った場合、TFT素子の特性ばらつきの影響を受け難いために、42階調表示まで可能になりカラー表示では、74,088色の多彩であり、微妙な色彩の表示が実現できている。   When analog gray scale display is performed, 16 gray scale display is the limit due to variation in TFT characteristics. However, when the digital gradation display according to the present invention is performed, since it is hard to be affected by the variation in the characteristics of the TFT elements, it is possible to display up to 42 gradations. Color display has been realized.

『実施例2』(ビューファインダー) 本実施例では、対角1インチを有する液晶電気光学装置を用いた、ビデオカメラ用ビューファインダーを作製し、本発明を実施したので説明を加える。   Example 2 (View Finder) In this example, a view finder for a video camera using a liquid crystal electro-optical device having a diagonal of 1 inch was manufactured and the present invention was implemented.

本実施例では、画素数が387×128の構成にして、『実施例1』と同様のプロセスを用いて第一の基板を設けた。また、絶縁基板上に『実施例1』と同様の方法を用いて、カラーフィルターおよび透明導電膜ITOを1000Å成膜し、第二の基板とした。   In the present embodiment, the number of pixels is 387 × 128, and the first substrate is provided by using the same process as in “Example 1”. In addition, a color filter and a transparent conductive film ITO were formed to a thickness of 1000 上 on the insulating substrate by the same method as in “Example 1” to obtain a second substrate.

前記基板上に、オフセット法を用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気、たとえば窒素中にて、350℃1時間焼成を行った。その後、公知のラビング法を用いて、ポリイミド表面を改質し、少なくとも初期において、液晶分子を一定方向に配向させる手段を設けて第一および第二の基板とした。   A polyimide precursor was printed on the substrate using an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere, for example, nitrogen. Then, the surface of the polyimide was modified using a known rubbing method, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided to obtain first and second substrates.

その後、前記第一の基板と第二の基板とによって、ネマチック液晶組成物を挟持し、周囲をエポキシ性接着剤にて固定した。基板上のリードは、そのピッチが46μmと微細なため、COG法を用いて接続を行った。本実施例では、ICチップ上に設けた金バンプをエポキシ系の銀パラジウム樹脂で接続し、ICチップと基板間を固着と封止を目的としたエポキシ変成アクリル樹脂にて埋めて固定する方法を用いた。その後、外側に偏光板を貼り、透過型の液晶表示装置を得た。   Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. Since the pitch of the leads on the substrate was as fine as 46 μm, they were connected using the COG method. In this embodiment, a method is used in which gold bumps provided on an IC chip are connected with an epoxy silver palladium resin, and the IC chip and the substrate are filled and fixed with an epoxy modified acrylic resin for the purpose of fixing and sealing. Using. Thereafter, a polarizing plate was adhered on the outside to obtain a transmission type liquid crystal display device.

本実施例によるTFTは、チャネル長を5μmとしたため、駆動周波数を約2MHzまであげることができた。このため、2MHzを128と60で割った260諧調、おおよそ256階調表示まで可能になっている。例えば、384×128ドットの49,152組のTFTを50mm角(300mm角基板から36枚の多面取り)に作成した液晶電気光学装置に対し、通常のアナログ的な階調表示を行った場合、アモルファスTFTの特性ばらつきが約±10%存在するために、16階調表示が限界であった。しかしながら、本発明によるデジタル階調表示を行った場合、TFT素子の特性ばらつきの影響を受け難いために、256階調表示以上まで可能になり、カラー表示では16,777,216色の多彩であり、微妙な色彩の表示が実現できている。   In the TFT according to the present embodiment, since the channel length was 5 μm, the driving frequency could be increased to about 2 MHz. Therefore, it is possible to display up to 260 gradations obtained by dividing 2 MHz by 128 and 60, that is, to display about 256 gradations. For example, when a normal analog gradation display is performed on a liquid crystal electro-optical device in which 49,152 sets of 384 × 128 dot TFTs are formed in a 50 mm square (36 sheets from a 300 mm square substrate). Since there is about ± 10% variation in the characteristics of the amorphous TFT, 16 gradation display has been limited. However, when the digital gradation display according to the present invention is performed, it is hard to be affected by the variation in the characteristics of the TFT elements, so that it is possible to display 256 gradations or more. The display of subtle colors has been realized.

『実施例3』(プロジェクション型画像表示装置)
本実施例では、図12に示す様なプロジェクション型画像表示装置を作製したので説明を加える。
"Example 3" (projection type image display device)
In this embodiment, a projection-type image display device as shown in FIG.

本実施例では、3枚の液晶電気光学装置1300を使用して、プロジェクション型画像表示装置用造映部を組み立てている。その一つ一つは640×480ドットの構成を有し、対角4インチの中に307,200画素を作製した。1画素当りの大きさは127μm角とした。   In this embodiment, a projection unit for a projection type image display device is assembled using three liquid crystal electro-optical devices 1300. Each of them has a configuration of 640 × 480 dots, and 307,200 pixels were produced in a diagonal of 4 inches. The size per pixel was 127 μm square.

プロジェクション型画像表示装置の構成として、液晶電気光学装置1300を光の3原色である赤・緑・青色用に分割して設置しており、赤色フィルター1301、緑色フィルター1302、青色フィルター1303と、反射板1304、150Wのメタルハライド系光源1307とフォーカス用光学系1308より構成されている。   As a configuration of the projection type image display device, a liquid crystal electro-optical device 1300 is divided and installed for three primary colors of light, red, green and blue, and a red filter 1301, a green filter 1302, a blue filter 1303, The plate 1304 includes a 150 W metal halide light source 1307 and a focusing optical system 1308.

本実施例の電気光学装置に用いた液晶電気光学装置の基板は、C/TFT構成のマトリクス回路を有する基板とした。低温プロセスによる高移動度TFTを用いた素子を形成し、プロジェクション型液晶電気光学装置を構成した。本実施例で使用する液晶表示装置の作製方法を図13を使用して説明する。図13(A)において、石英ガラス等の高価でない700℃以下、例えば、約600℃の熱処理に耐え得るガラス601上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層602としての酸化珪素膜を1000〜3000Åの厚さに作製する。プロセス条件は、酸素100%雰囲気、成膜温度15℃、出力400〜800W、圧力0.5Paとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は、30〜100Å/分であった。   The substrate of the liquid crystal electro-optical device used in the electro-optical device of this example was a substrate having a matrix circuit of a C / TFT configuration. An element using a high-mobility TFT by a low-temperature process was formed to constitute a projection-type liquid crystal electro-optical device. A method for manufacturing a liquid crystal display device used in this embodiment is described with reference to FIGS. In FIG. 13A, a silicon oxide film as a blocking layer 602 is formed on a non-expensive glass 601 such as quartz glass which can withstand a heat treatment at 700 ° C. or less, for example, about 600 ° C. by using a magnetron RF (high frequency) sputtering method. It is manufactured to a thickness of 1000 to 3000 mm. The process conditions were an oxygen 100% atmosphere, a film formation temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 ° / min.

この上にシリコン膜をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。減圧気相法で形成する場合、結晶化温度よりも100〜200℃低い450〜550℃、例えば530℃で、ジシラン(Si2H6) またはトリシラン(Si3H8) をCVD装置に供給して成膜した。反応炉内圧力は、30〜300Paとした。成膜速度は、50〜250Å/ 分であった。PTFTとNTFTとのスレッシュホ−ルド電圧(Vth)に概略同一に制御するため、ホウ素をジボランを用いて1×1015〜1×1018cm-3の濃度として成膜中に添加してもよい。 A silicon film was formed thereon by an LPCVD (low pressure gas phase) method, a sputtering method, or a plasma CVD method. In the case of forming by a reduced pressure gas phase method, disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 ) is supplied to a CVD apparatus at 450 to 550 ° C., for example, 530 ° C. lower than the crystallization temperature by 100 to 200 ° C. To form a film. The pressure in the reactor was 30 to 300 Pa. The deposition rate was 50-250 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT substantially the same, boron may be added during the film formation at a concentration of 1 × 10 15 to 1 × 10 18 cm −3 using diborane. .

スパッタ法で行う場合、スパッタ前の背圧を1×10-5Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80%混入した雰囲気で行った。例えば、アルゴン20%、水素80%とした。成膜温度は、150℃、周波数は13.56MHz、スパッタ出力は、400〜800W、圧力は、0.5Paであった。 In the case of performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 −5 Pa or less, and single crystal silicon was used as a target in an atmosphere in which hydrogen was mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

プラズマCVD法により珪素膜を作製する場合、温度は、例えば300℃とし、モノシラン(SiH4)またはジシラン(Si2H6) を用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。 When a silicon film is formed by a plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.

これらの方法によって形成された被膜は、酸素が5×1021cm-3以下であることが好ましい。この酸素濃度が高いと、結晶化させ難く、熱アニ−ル温度を高く、または熱アニ−ル時間を長くしなければならない。また、少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため、4×1019〜4×1021cm-3の範囲とした。水素は、4×1020cm-3であり、珪素4×1022cm-3として比較すると1原子%であった。 The coating formed by these methods preferably has an oxygen concentration of 5 × 10 21 cm −3 or less. If the oxygen concentration is high, it is difficult to crystallize, and the thermal annealing temperature must be increased or the thermal annealing time must be increased. If the amount is too small, the leakage current in the off state increases due to the backlight. Therefore, the range is set to 4 × 10 19 to 4 × 10 21 cm −3 . Hydrogen was 4 × 10 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

上記方法によって、アモルファス状態の珪素膜を500〜5000Å、例えば1500Åの厚さに作製の後、450〜700℃の温度にて12〜70時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて600℃の温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。即ち、成膜時は、アモルファス構造を有し、また、水素は、単に混入しているのみである。   After a silicon film in an amorphous state is formed to a thickness of 500 to 5000 °, for example, 1500 ° by the above method, a heat treatment at a medium temperature in a non-oxide atmosphere at a temperature of 450 to 700 ° C. for 12 to 70 hours, for example, a hydrogen atmosphere It was kept at a temperature of 600 ° C. below. Since a silicon oxide film having an amorphous structure is formed on the surface of the substrate below the silicon film, no specific nucleus is present in this heat treatment, and the whole is annealed uniformly. That is, at the time of film formation, it has an amorphous structure, and hydrogen is simply mixed.

アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特に、シリコンの成膜後の状態で比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。しかし、これらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は、互いにひっぱりあう。レ−ザラマン分光により測定すると単結晶の珪素のピ−ク522cm-1より低周波側にシフトしたピ−クが観察される。それの見掛け上の粒径は、半値巾から計算すると、50〜500Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は、多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合(アンカリング) がされたセミアモルファス構造の被膜603を形成させることができた。 Due to the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part thereof exhibits a crystalline state. In particular, a region having a relatively high order in a state after the silicon film is formed tends to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, the silicon mutually pulls each other. When measured by laser Raman spectroscopy, a peak shifted from the peak of 522 cm -1 of single crystal silicon to a lower frequency side is observed. The apparent grain size of the crystal is 50 to 500 ° when calculated from the half width, which is like a microcrystal. However, in actuality, there are a large number of regions having high crystallinity and a cluster structure. Was able to form a coating 603 having a semi-amorphous structure in which silicon was mutually bonded (anchored).

結果として、被膜は実質的にグレインバウンダリ(以下GBという)がないといってもよい状態を呈する。キャリアは、各クラスタ間をアンカリングされた個所を通じ、互いに容易に移動し得るため、いわゆる、GBの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ち、ホ−ル移動度(μh)=10〜200cm2 /VSec、電子移動度(μe )=15〜300cm2 /VSecが得られる。 As a result, the coating exhibits a state substantially free of grain boundaries (GB). The carriers can easily move from each other through the anchored portions between the clusters, so that the carrier mobility is higher than that of polycrystalline silicon in which GB is clearly present. That is, hole mobility (μh) = 10 to 200 cm 2 / VSec and electron mobility (μe) = 15 to 300 cm 2 / VSec are obtained.

他方、上記の如き中温でのアニ−ルではなく、900〜1200℃の高温アニ−ルにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、GBには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、GBでのバリア(障壁)を作って、そこでのキャリアの移動を阻害してしまう。結果として、10cm2/Vsec以上の移動度がなかなか得られないのが実情である。即ち、本実施例では、かくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。 On the other hand, when the film is polycrystallized by high-temperature annealing at 900 to 1200 ° C. instead of annealing at medium temperature as described above, segregation of impurities in the film occurs due to solid phase growth from nuclei, resulting in GB. Although impurities such as oxygen, carbon, and nitrogen are increased, and the mobility in the crystal is large, a barrier is formed in GB and the movement of carriers there is hindered. As a result, a mobility of 10 cm 2 / Vsec or more cannot be easily obtained. That is, in the present embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.

この上に酸化珪素膜604をゲイト絶縁膜として500〜2000Å、例えば1000Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。   A silicon oxide film 604 was formed thereon as a gate insulating film to a thickness of 500 to 2000 Å, for example, 1000 Å. This was performed under the same conditions as those for forming the silicon oxide film as the blocking layer. During this film formation, a small amount of fluorine may be added to fix sodium ions.

この後、この上側にリンが1〜5×1021cm-3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi2 またはWSi2との多層膜605を形成した。これを第1のフォトマスク(P1)にてパタ−ニングして図13(B) を得た。本実施例では、チャネル長は10μm、ゲイト電極としてモリブデンを0.3μmの厚さに形成した。その際、ゲート電極の金属を3μm程度オーバーエッチング600した。その後、基板全体にポジのフォトレジスト607を塗布した。 Thereafter, a silicon film containing phosphorus in a concentration of 1 to 5 × 10 21 cm -3 or a multilayer of molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 is formed on the silicon film. A film 605 was formed. This was patterned using a first photomask (P1) to obtain FIG. 13 (B). In this embodiment, the channel length is 10 μm, and molybdenum is formed as a gate electrode to a thickness of 0.3 μm. At this time, the metal of the gate electrode was over-etched 600 by about 3 μm. Thereafter, a positive photoresist 607 was applied to the entire substrate.

フォトマスク(P2)を用いて、基板裏面より露光、現像を行うことによって、レジスト608を得ることができる。その後、スパッタ法によってn層の堆積を行った。その後、レジスト608をリフトオフすることで、図13(D)を得る。   The resist 608 can be obtained by performing exposure and development from the back surface of the substrate using the photomask (P2). Thereafter, an n-layer was deposited by a sputtering method. After that, by lifting off the resist 608, FIG. 13D is obtained.

同様にして、基板全体にポジのフォトレジスト610を塗布後、フォトマスク(P3)を用いて、基板裏面より露光、現像を行うことによって、レジスト610を得ることができる。その後、スパッタ法によってp層の堆積を行った。その後、レジスト610をリフトオフすることで、図13(E)を得る。   Similarly, after a positive photoresist 610 is applied to the entire substrate, exposure and development are performed from the back surface of the substrate using a photomask (P3), whereby the resist 610 can be obtained. Thereafter, a p-layer was deposited by a sputtering method. After that, the resist 610 is lifted off to obtain FIG.

次に、600℃にて10〜50時間再び加熱アニ−ルを行った。ソ−ス612、614、ドレイン613、615の不純物を活性化してN+ またはP+ として作製した。また、ゲイト電極616、617下にはチャネル形成領域618、619がセミアモルファス半導体として形成されている。 Next, annealing was performed again at 600 ° C. for 10 to 50 hours. Impurities of the sources 612 and 614 and the drains 613 and 615 were activated to produce N + or P + . Channel formation regions 618 and 619 are formed below the gate electrodes 616 and 617 as semi-amorphous semiconductors.

かくすると、セルフアライン方式でありながらも、700℃以上にすべての工程で温度を加えることがなく、C/TFTを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶表示装置にきわめて適したプロセスである。本実施例では、熱アニ−ルは図13(A)、(E)で2回行った。しかし、図13(A)のアニ−ルは、求める特性により省略し、双方を図13(E)のアニ−ルにより兼ね製造時間の短縮を図ってもよい。   In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all the steps even though the self-alignment method is used. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, which is a process very suitable for the large pixel liquid crystal display device of the present invention. In this example, thermal annealing was performed twice in FIGS. 13A and 13E. However, the annealing in FIG. 13A may be omitted depending on the desired characteristics, and both may be replaced by the annealing in FIG. 13E to shorten the manufacturing time.

図13(F)において、層間絶縁物620を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成は、LPCVD法、光CVD法、常圧CVD法を用いてもよい。例えば0.2〜0.6μmの厚さに形成し、その後、フォトマスク(P4)を使って電極用の窓621を形成した。さらに、図13(F)に示す如くこれら全体にアルミニウムをスパッタ法により形成し、リ−ド622、およびコンタクト623をフォトマスク(P5)を用いて作製した後、表面を平坦化用有機樹脂624例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスク(P6)にて図13(G)のごとく行った。   In FIG. 13F, a silicon oxide film was formed on the interlayer insulator 620 by the above-described sputtering method. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it was formed to a thickness of 0.2 to 0.6 μm, and then a window 621 for an electrode was formed using a photomask (P4). Further, as shown in FIG. 13 (F), aluminum is formed on the entire surface by sputtering, and leads 622 and contacts 623 are formed using a photomask (P5). For example, a translucent polyimide resin was applied and formed, and the electrode drilling was performed again using a photomask (P6) as shown in FIG.

出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。それをフォトマスク(P7)によりエッチングし、電極625を構成させた。このITOは室温〜150℃で成膜し、200〜400℃の酸素、または大気中のアニ−ルにより成就した。かくの如くにして、NTFT626とPTFT627と透明導電膜の電極625とを同一ガラス基板601上に作製した。得られたNTFT626の電気的な特性の移動度は120(cm2/Vs)、Vthは5.0(V)、PTFT627の電気的な特性の移動度は50(cm2/Vs)、Vthは5.3(V)であった。(図13(G)) In order to connect the output end to the electrode of one pixel of the liquid crystal device as a transparent electrode, ITO (indium tin oxide film) was formed by a sputtering method. It was etched using a photomask (P7) to form an electrode 625. This ITO was formed at a temperature of from room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in the air. Thus, the NTFT 626, the PTFT 627, and the electrode 625 of the transparent conductive film were formed on the same glass substrate 601. The mobility of the electrical characteristics of the obtained NTFT 626 is 120 (cm 2 / Vs), Vth is 5.0 (V), the mobility of the electrical characteristics of the PTFT 627 is 50 (cm 2 / Vs), and Vth is 5.3 (V). (FIG. 13 (G))

図14に構造の概略を示す。該基板上1500に、フマル酸系高分子樹脂とネマチック液晶を65:35の割合で共通溶媒であるキシレンに溶解させた混合物をダイキャスト法を用いて10μmの厚さに形成した。その後、窒素雰囲気中120℃で180分で溶媒を取り除いて液晶分散層1501を形成した。この場合、大気圧よりも若干減圧にすると、タクトタイムの短縮がはかれることがわかった。   FIG. 14 shows an outline of the structure. A mixture of a fumaric acid-based polymer resin and nematic liquid crystal dissolved in xylene as a common solvent in a ratio of 65:35 to a thickness of 10 μm was formed on the substrate 1500 by die casting. Thereafter, the solvent was removed at 120 ° C. for 180 minutes in a nitrogen atmosphere to form a liquid crystal dispersion layer 1501. In this case, it was found that if the pressure was slightly reduced from the atmospheric pressure, the tact time could be reduced.

その後、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成し、対向電極1502を得た。このITOは、室温〜150℃で成膜した。その後、印刷法を用いて、透光性のシリコン樹脂を30μmの厚みで塗布し、100℃で30分焼成し、液晶電気光学装置を得た。   Thereafter, ITO (indium tin oxide film) was formed by a sputtering method to obtain a counter electrode 1502. This ITO was formed at a temperature from room temperature to 150 ° C. Thereafter, a translucent silicone resin was applied to a thickness of 30 μm using a printing method, and baked at 100 ° C. for 30 minutes to obtain a liquid crystal electro-optical device.

本実施例に用いた駆動用ICの機能構成は、『実施例1』と同様である。640×480ドットの307,200組のTFTを300mm角に作成した液晶電気光学装置に対し通常のアナログ的な階調表示を行った場合、TFTの特性ばらつきが約±10%存在するために、16階調表示が限界であった。本実施例によるTFTは駆動周波数を2.5MHzまであげることが出来たため、諧調表示数は、2.5MHzを480本の走査線数と60フレームでわった86諧調まで表示可能であった。従って、本実施例によるデジタル階調表示を行った場合、TFT素子の特性ばらつきの影響を受け難いために、64階調表示まで可能になり、カラー表示ではなんと262,144色の多彩であり微妙な色彩の表示が実現できている。   The functional configuration of the driving IC used in this embodiment is the same as that of the first embodiment. When a normal analog gray scale display is performed on a liquid crystal electro-optical device in which 307 × 200 sets of 640 × 480 dot TFTs are formed in a 300 mm square, there is about ± 10% variation in TFT characteristics. 16 gradation display was the limit. Since the driving frequency of the TFT according to the present embodiment could be increased to 2.5 MHz, the number of gray scales displayed could be up to 86 gray scales where 2.5 MHz is divided by 480 scanning lines and 60 frames. Therefore, when performing digital gradation display according to the present embodiment, it is possible to display up to 64 gradations because it is hardly affected by the variation in the characteristics of the TFT elements. The display of various colors has been realized.

テレビ映像の様なソフトを映す場合、例えば、同一色からなる『岩』でもその微細な窪み等にあたる光の加減から微妙に色合いが異なる。自然の色彩に近い表示を行おうとした場合、16階調では困難を要し、これらの微妙な窪みの表現には向かない。本発明による階調表示によって、これらの微細な色調の変化を付けることが可能になった。   In the case of displaying software such as a television image, for example, even a “rock” having the same color has a slightly different color due to the degree of light corresponding to the minute depression or the like. When an attempt is made to display a color close to natural colors, it is difficult to perform the display with 16 gradations, and it is not suitable for expressing these subtle depressions. The gradation display according to the present invention makes it possible to impart these minute color tone changes.

この液晶電気光学装置は、図12に示したフロント型のプロジェクションテレビだけでなく、リヤ型のプロジェクションテレビにも使用が出来る。   This liquid crystal electro-optical device can be used not only for the front type projection television shown in FIG. 12, but also for the rear type projection television.

『実施例4』(携帯用コンピューター)
本実施例では、図15に示すような反射型の液晶分散型表示装置を用いた携帯用コンピューター用電気光学装置を作製したので説明を加える。
"Example 4" (portable computer)
In this embodiment, an electro-optical device for a portable computer using a reflective liquid crystal display device as shown in FIG.

本実施例に使用した第一の基板は、『実施例1』と同一工程で作成した物を用いた。該基板上に、フマル酸系高分子樹脂と黒色色素を15%混合させたネマチック液晶を65:35の割合で共通溶媒であるキシレンに溶解させた混合物をダイキャスト法を用いて10μmの厚さに形成し、その後窒素雰囲気中120℃で180分溶媒を取り除いて液晶分散層を形成した。   As the first substrate used in this example, a substrate prepared in the same process as in "Example 1" was used. A mixture obtained by dissolving a nematic liquid crystal in which 15% of a fumaric acid-based polymer resin and a black dye were mixed in xylene as a common solvent at a ratio of 65:35 on the substrate to a thickness of 10 μm using a die casting method. Then, the solvent was removed at 120 ° C. for 180 minutes in a nitrogen atmosphere to form a liquid crystal dispersion layer.

ここで、黒色色素を用いたため、分散型液晶表示では、困難であった平面ディスプレイも、光の散乱時(無電界時)に黒色がでて、透過時(電界印加時)に白色を表示出来、紙上に書いた文字のような表示が可能になっている。   Here, a flat panel display, which was difficult with a dispersion-type liquid crystal display due to the use of a black dye, can display black when light is scattered (when there is no electric field) and display white when transmitting (when an electric field is applied). , It can be displayed like characters written on paper.

また、この逆の構造として、黒色色素を混入せず、散乱時に白色を表現し、透過時に黒色を表現することも可能である。ただし、この際には、以下に示す裏面側を黒色にする必要がある。これもまた、紙上に書いた文字のような表示が可能になっている。   In addition, as a reverse structure, it is possible to express white when scattering and black when transmitting without mixing a black pigment. However, in this case, the back side shown below needs to be black. This is also possible to display like a character written on paper.

その後、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成し、対向電極を得た。このITOは、室温〜150℃で成膜した。その後、印刷法を用いて、白色のシリコン樹脂を55μmの厚みで塗布し、100℃で90分焼成し、液晶電気光学装置を得た。   Thereafter, ITO (indium tin oxide film) was formed by a sputtering method to obtain a counter electrode. This ITO was formed at a temperature from room temperature to 150 ° C. Thereafter, using a printing method, a white silicone resin was applied in a thickness of 55 μm and baked at 100 ° C. for 90 minutes to obtain a liquid crystal electro-optical device.

本発明による駆動波形を示す。4 shows a driving waveform according to the present invention. ネマチック液晶の電気光学特性を示す。4 shows the electro-optical characteristics of a nematic liquid crystal. ポリシリコンとアモルファスシリコンによるTFTの電気特性を示す。The electric characteristics of a TFT made of polysilicon and amorphous silicon are shown. 本実施例によるマトリクス回路を示す。1 shows a matrix circuit according to the present embodiment. 本実施例による素子の平面構造を示す。2 shows a planar structure of an element according to the present embodiment. 本実施例によるTFTの作製プロセスを示す。The manufacturing process of the TFT according to the present embodiment will be described. 本実施例による対向基板の作製プロセスを示す。4 shows a process of manufacturing a counter substrate according to the present embodiment. 本実施例による液晶表示装置(テレビ)の構成を示す。1 shows a configuration of a liquid crystal display device (television) according to the present embodiment. 本実施例による駆動回路のシステム構成を示す。1 shows a system configuration of a drive circuit according to the present embodiment. 本実施例によるTFTの特性のオシロの波形を示す写真。4 is a photograph showing an oscilloscope waveform of TFT characteristics according to the present embodiment. 本実施例によるTFTの特性のオシロの波形を示す写真。4 is a photograph showing an oscilloscope waveform of TFT characteristics according to the present embodiment. 本実施例によるプロジェクション方式の液晶電気光学装置の構造を示す。1 shows a structure of a projection type liquid crystal electro-optical device according to the present embodiment. 本実施例によるTFTの作製プロセスを示す。The manufacturing process of the TFT according to the present embodiment will be described. 本実施例による液晶電気光学装置の断面図を示す。1 shows a sectional view of a liquid crystal electro-optical device according to the present embodiment. 本実施例による携帯型コンピューターの構成を示す。1 shows a configuration of a portable computer according to the present embodiment.

符号の説明Explanation of reference numerals

50・・・ガラス基板
51・・・ブロッキング層
66・・・NTFTゲート電極
67・・・PTFTゲート電極
88・・・画素電極
50: Glass substrate 51: Blocking layer 66: NTFT gate electrode 67: PTFT gate electrode 88: Pixel electrode

Claims (23)

ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトした透明導電膜でなる画素電極を有し、
前記ドレイン電極は、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続されていることを特徴とするアクティブ型表示装置。
A thin film transistor formed on a glass substrate, a pixel electrode made of a transparent conductive film in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is provided on the interlayer insulator, and is directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator,
Wherein the pixel electrode is provided on the flattening film and is directly connected to the drain electrode through a second plurality of contact holes formed in the flattening film. Type display device.
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトした透明導電膜でなる画素電極を有し、
前記ドレイン電極は、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続され、
前記平坦化膜の上面から前記第2のコンタクトホールの内面にかけて湾曲した面を有することを特徴とするアクティブ型表示装置。
A thin film transistor formed on a glass substrate, a pixel electrode made of a transparent conductive film in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is provided on the interlayer insulator, and is directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator,
The pixel electrode is provided on the flattening film, and is directly connected to the drain electrode via a second plurality of contact holes formed in the flattening film,
An active display device having a curved surface from an upper surface of the planarization film to an inner surface of the second contact hole.
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトしたITOでなる画素電極を有し、
前記ドレイン電極は、アルミニウムでなり、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続されることを特徴とするアクティブ型表示装置。
A thin film transistor formed on a glass substrate, a pixel electrode made of ITO in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is made of aluminum, provided on an interlayer insulator, and directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator;
The pixel electrode is provided on the flattening film, and is directly connected to the drain electrode via a second plurality of contact holes formed in the flattening film. Display device.
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトしたITOでなる画素電極を有し、
前記ドレイン電極は、アルミニウムでなり、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続され、
前記平坦化膜の上面から前記第2のコンタクトホールの内面にかけて湾曲した面を有することを特徴とするアクティブ型表示装置。
A thin film transistor formed on a glass substrate, a pixel electrode made of ITO in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is made of aluminum, provided on an interlayer insulator, and directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator;
The pixel electrode is provided on the flattening film, and is directly connected to the drain electrode via a second plurality of contact holes formed in the flattening film,
An active display device having a curved surface from an upper surface of the planarization film to an inner surface of the second contact hole.
請求項1乃至請求項4のいずれか一において、前記層間絶縁物は酸化珪素膜であることを特徴とするアクティブ型表示装置。   5. The active display device according to claim 1, wherein the interlayer insulator is a silicon oxide film. 請求項1乃至請求項5のいずれか一において、前記平坦化膜は有機樹脂からなることを特徴とするアクティブ型表示装置。   6. The active display device according to claim 1, wherein the flattening film is made of an organic resin. 請求項1乃至請求項6のいずれか一に記載のアクティブ型表示装置は、アクティブ型液晶表示装置であることを特徴とするアクティブ型表示装置。   The active display device according to any one of claims 1 to 6, wherein the active display device is an active liquid crystal display device. アクティブ型表示装置を用いたテレビであって、
前記アクティブ型表示装置は、
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトした透明導電膜でなる画素電極を有し、
前記ドレイン電極は、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続されていることを特徴とするテレビ。
A television using an active display device,
The active display device,
A thin film transistor formed on a glass substrate, a pixel electrode made of a transparent conductive film in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is provided on the interlayer insulator, and is directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator,
A television, wherein the pixel electrode is provided on the flattening film and is directly connected to the drain electrode via a second plurality of contact holes formed in the flattening film. .
アクティブ型表示装置を用いたテレビであって、
前記アクティブ型表示装置は、
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトした透明導電膜でなる画素電極を有し、
前記ドレイン電極は、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続され、
前記平坦化膜の上面から前記第2のコンタクトホールの内面にかけて湾曲した面を有することを特徴とするテレビ。
A television using an active display device,
The active display device,
A thin film transistor formed on a glass substrate, a pixel electrode made of a transparent conductive film in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is provided on the interlayer insulator, and is directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator,
The pixel electrode is provided on the flattening film, and is directly connected to the drain electrode via a second plurality of contact holes formed in the flattening film,
A television having a curved surface from an upper surface of the flattening film to an inner surface of the second contact hole.
請求項8又は請求項9において、前記層間絶縁物は酸化珪素膜であることを特徴とするテレビ。   10. The television according to claim 8, wherein the interlayer insulator is a silicon oxide film. 請求項8乃至請求項10のいずれか一において、前記平坦化膜は有機樹脂からなることを特徴とするテレビ。   The television according to any one of claims 8 to 10, wherein the flattening film is made of an organic resin. 請求項8乃至請求項11のいずれか一に記載のアクティブ型表示装置は、アクティブ型液晶表示装置であることを特徴とするテレビ。   12. A television, wherein the active display device according to claim 8 is an active liquid crystal display device. アクティブ型表示装置を用いたカメラであって、
前記アクティブ型表示装置は、
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトした透明導電膜でなる画素電極を有し、
前記ドレイン電極は、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続されていることを特徴とするカメラ。
A camera using an active display device,
The active display device,
A thin film transistor formed on a glass substrate, a pixel electrode made of a transparent conductive film in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is provided on the interlayer insulator, and is directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator,
The camera, wherein the pixel electrode is provided on the flattening film, and is directly connected to the drain electrode via a second plurality of contact holes formed in the flattening film. .
アクティブ型表示装置を用いたカメラであって、
前記アクティブ型表示装置は、
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトした透明導電膜でなる画素電極を有し、
前記ドレイン電極は、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続され、
前記平坦化膜の上面から前記第2のコンタクトホールの内面にかけて湾曲した面を有することを特徴とするカメラ。
A camera using an active display device,
The active display device,
A thin film transistor formed on a glass substrate, a pixel electrode made of a transparent conductive film in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is provided on the interlayer insulator, and is directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator,
The pixel electrode is provided on the flattening film, and is directly connected to the drain electrode via a second plurality of contact holes formed in the flattening film,
A camera having a curved surface from an upper surface of the flattening film to an inner surface of the second contact hole.
請求項13又は請求項14に記載のカメラは、ビデオカメラであることを特徴とするカメラ。   The camera according to claim 13, wherein the camera is a video camera. 請求項13乃至請求項15のいずれか一において、前記層間絶縁物は酸化珪素膜であることを特徴とするカメラ。   16. The camera according to claim 13, wherein the interlayer insulator is a silicon oxide film. 請求項13乃至請求項16のいずれか一において、前記平坦化膜は有機樹脂からなることを特徴とするカメラ。   17. The camera according to claim 13, wherein the flattening film is made of an organic resin. 請求項13乃至請求項17のいずれか一に記載のアクティブ型表示装置は、アクティブ型液晶表示装置であることを特徴とするカメラ。   18. A camera, wherein the active display device according to claim 13 is an active liquid crystal display device. アクティブ型表示装置を用いたコンピュータであって、
前記アクティブ型表示装置は、
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトした透明導電膜でなる画素電極を有し、
前記ドレイン電極は、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続されていることを特徴とするコンピュータ。
A computer using an active display device,
The active display device,
A thin film transistor formed on a glass substrate, a pixel electrode made of a transparent conductive film in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is provided on the interlayer insulator, and is directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator,
The computer, wherein the pixel electrode is provided on the flattening film, and is directly connected to the drain electrode through a second plurality of contact holes formed in the flattening film. .
アクティブ型表示装置を用いたコンピュータであって、
前記アクティブ型表示装置は、
ガラス基板上に形成された薄膜トランジスタ、前記薄膜トランジスタの上に形成された平坦化膜および前記薄膜トランジスタのドレイン電極にコンタクトした透明導電膜でなる画素電極を有し、
前記ドレイン電極は、層間絶縁物の上に設けられ、且つ、該層間絶縁物に形成された第1のコンタクトホールを介して前記薄膜トランジスタのドレインに直接接続され、
前記画素電極は、前記平坦化膜の上に設けられ、且つ、該平坦化膜に形成された第2の複数のコンタクトホールを介して前記ドレイン電極に直接接続され、
前記平坦化膜の上面から前記第2のコンタクトホールの内面にかけて湾曲した面を有することを特徴とするコンピュータ。
A computer using an active display device,
The active display device,
A thin film transistor formed on a glass substrate, a pixel electrode made of a transparent conductive film in contact with a drain electrode of the thin film transistor and a planarization film formed on the thin film transistor,
The drain electrode is provided on the interlayer insulator, and is directly connected to a drain of the thin film transistor via a first contact hole formed in the interlayer insulator,
The pixel electrode is provided on the flattening film, and is directly connected to the drain electrode via a second plurality of contact holes formed in the flattening film,
A computer having a curved surface from an upper surface of the planarization film to an inner surface of the second contact hole.
請求項19又は請求項20において、前記層間絶縁物は酸化珪素膜であることを特徴とするコンピュータ。   21. The computer according to claim 19, wherein the interlayer insulator is a silicon oxide film. 請求項19乃至請求項21のいずれか一において、前記平坦化膜は有機樹脂からなることを特徴とするコンピュータ。   22. The computer according to claim 19, wherein the flattening film is made of an organic resin. 請求項19乃至請求項22のいずれか一に記載のアクティブ型表示装置は、アクティブ型液晶表示装置であることを特徴とするコンピュータ。   23. A computer, wherein the active display device according to claim 19 is an active liquid crystal display device.
JP2004150975A 2004-05-20 2004-05-20 Active type display unit, and television, camera and computer using same Withdrawn JP2004310123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004150975A JP2004310123A (en) 2004-05-20 2004-05-20 Active type display unit, and television, camera and computer using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004150975A JP2004310123A (en) 2004-05-20 2004-05-20 Active type display unit, and television, camera and computer using same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000002212A Division JP2000292813A (en) 2000-01-01 2000-01-11 Electro-optic device, television and wall television

Publications (1)

Publication Number Publication Date
JP2004310123A true JP2004310123A (en) 2004-11-04

Family

ID=33475664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004150975A Withdrawn JP2004310123A (en) 2004-05-20 2004-05-20 Active type display unit, and television, camera and computer using same

Country Status (1)

Country Link
JP (1) JP2004310123A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4978483A (en) * 1972-11-30 1974-07-29
JPS4996964A (en) * 1973-01-22 1974-09-13
JPS5532026A (en) * 1978-08-25 1980-03-06 Seiko Epson Corp Liquid crystal display panel
JPS5694386A (en) * 1979-12-27 1981-07-30 Suwa Seikosha Kk Liquiddcrystal display unit
JPH01134342A (en) * 1987-11-19 1989-05-26 Sharp Corp Active matrix substrate
JPH01274117A (en) * 1988-04-27 1989-11-01 Sony Corp Display device
JPH0279476A (en) * 1988-09-14 1990-03-20 Seiko Epson Corp Film type transistor
JPH0659276A (en) * 1991-03-27 1994-03-04 Semiconductor Energy Lab Co Ltd Electro-optical device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4978483A (en) * 1972-11-30 1974-07-29
JPS4996964A (en) * 1973-01-22 1974-09-13
JPS5532026A (en) * 1978-08-25 1980-03-06 Seiko Epson Corp Liquid crystal display panel
JPS5694386A (en) * 1979-12-27 1981-07-30 Suwa Seikosha Kk Liquiddcrystal display unit
JPH01134342A (en) * 1987-11-19 1989-05-26 Sharp Corp Active matrix substrate
JPH01274117A (en) * 1988-04-27 1989-11-01 Sony Corp Display device
JPH0279476A (en) * 1988-09-14 1990-03-20 Seiko Epson Corp Film type transistor
JPH0659276A (en) * 1991-03-27 1994-03-04 Semiconductor Energy Lab Co Ltd Electro-optical device

Similar Documents

Publication Publication Date Title
JP2794499B2 (en) Method for manufacturing semiconductor device
US20050007329A1 (en) Electro-optical device
JP2869721B2 (en) Method for manufacturing semiconductor device
JP2676092B2 (en) Electro-optical device
JP2740886B2 (en) Electro-optical device
JP3554563B2 (en) Active display
JP3919198B2 (en) Television and computer equipped with electro-optical device
JP3786278B2 (en) Active display device and television, camera and computer using the same
JP2754291B2 (en) Driving method of electro-optical device
JP2006243767A (en) Liquid crystal electrooptical apparatus and its manufacturing method
JP2754290B2 (en) Electro-optical device and driving method thereof
JP2004310123A (en) Active type display unit, and television, camera and computer using same
JP2004334224A (en) Television
JPH1096961A (en) Projection type display device, portable type computer and view finder
JP3222446B2 (en) Active display device and video camera
JP2000292813A (en) Electro-optic device, television and wall television
JP2001188257A (en) Electrooptical device, television and wall-hung television
JP3640848B2 (en) Semiconductor device
JP2000330139A (en) Production of electro-optic device
JP2006323397A (en) Liquid crystal electrooptical apparatus, television, method of manufacturing liquid crystal electrooptical apparatus and method of manufacturing television
JP3222451B1 (en) Active display and camera
JP3366613B2 (en) Active matrix display
JP3054219B2 (en) Liquid crystal display
JP3222452B1 (en) Active display and camera
JP3672785B2 (en) Method for manufacturing display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050707

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050831

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051007

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060426