JP2754290B2 - Electro-optical device and driving method thereof - Google Patents

Electro-optical device and driving method thereof

Info

Publication number
JP2754290B2
JP2754290B2 JP14564291A JP14564291A JP2754290B2 JP 2754290 B2 JP2754290 B2 JP 2754290B2 JP 14564291 A JP14564291 A JP 14564291A JP 14564291 A JP14564291 A JP 14564291A JP 2754290 B2 JP2754290 B2 JP 2754290B2
Authority
JP
Japan
Prior art keywords
substrate
electro
optical device
liquid crystal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14564291A
Other languages
Japanese (ja)
Other versions
JPH0643434A (en
Inventor
舜平 山崎
晃 間瀬
正明 廣木
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP14564291A priority Critical patent/JP2754290B2/en
Priority to US07/885,637 priority patent/US5680147A/en
Publication of JPH0643434A publication Critical patent/JPH0643434A/en
Application granted granted Critical
Publication of JP2754290B2 publication Critical patent/JP2754290B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アクティブ型電気光学
装置、特にアクティブ型液晶電気光学装置に関するもの
で、明確な階調のレベルを設定できるようにしたもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active-type electro-optical device, and more particularly to an active-type liquid-crystal electro-optical device, wherein a clear gradation level can be set.

【0002】[0002]

【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向の誘電率が異なるため、外
部の電界に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
はこの誘電率の異方性を利用して、光の透過光量または
分散量を制御することで、ON/OFFの表示をおこな
っている。
2. Description of the Related Art Liquid crystal compositions have different dielectric constants in the horizontal and vertical directions with respect to the molecular axis due to their material properties. Can be easily done. The liquid crystal electro-optical device displays ON / OFF by controlling the amount of transmitted light or the amount of dispersion by utilizing the anisotropy of the dielectric constant.

【0003】図2にネマチック液晶の電気光学特性を示
す。印加電圧が小さいVa(A点)のときには、透過光
量がほぼ0%、Vb(B点)の場合には20%ほど、V
c(C点)の場合には70%ほど、Vd(D点)の場合
には100%ほどになる。つまり、A、D点のみを利用
すれば、白黒の2階調表示が、B、C点のように電気光
学特性の立ち上がりの部分を利用すれば、中間階調表示
が可能となる。
FIG. 2 shows the electro-optical characteristics of a nematic liquid crystal. When the applied voltage is small at Va (point A), the transmitted light amount is almost 0%, and when Vb (point B), the transmitted light amount is about 20%.
In the case of c (point C), it is about 70%, and in the case of Vd (point D), it is about 100%. In other words, if only the points A and D are used, black and white two-gradation display is possible, and if the rising portion of the electro-optical characteristic is used like points B and C, intermediate gradation display is possible.

【0004】従来、TFTを利用した液晶電気光学装置
の階調表示の場合、TFTのゲート印加電圧もしくはソ
ース・ドレイン間の印加電圧を変化させてアナログ的に
電圧を調整し、階調表示をおこなっていた。
Conventionally, in the case of a gray scale display of a liquid crystal electro-optical device using a TFT, the gray scale display is performed by changing the voltage applied to the gate of the TFT or the voltage applied between the source and drain to adjust the voltage in an analog manner. I was

【0005】[0005]

【発明が解決しようとする課題】TFTを利用した液晶
電気光学装置の諧調表示の方法に関して、説明をくわえ
る。従来液晶電気光学装置にもちいられる、Nチャネル
型薄膜トランジスタは、図3に示すような電圧電流特性
をもっている。図3に示した電圧電流特性はアモルファ
スシリコンを用いたNチャネル型薄膜トランジスタの特
性と、ポリシリコンを用いたNチャネル型薄膜トランジ
スタの特性である。
The method of displaying a gradation of a liquid crystal electro-optical device using a TFT will be further described. An N-channel thin film transistor conventionally used for a liquid crystal electro-optical device has a voltage-current characteristic as shown in FIG. The voltage-current characteristics shown in FIG. 3 are the characteristics of an N-channel thin film transistor using amorphous silicon and the characteristics of an N-channel thin film transistor using polysilicon.

【0006】ゲート電極に加える電圧をアナログ的に制
御することで、ドレイン電流を制御することが出来、液
晶に加わる電界の大きさを変化させることができる。こ
れによって、階調表示が可能になっている。
By controlling the voltage applied to the gate electrode in an analog manner, the drain current can be controlled, and the magnitude of the electric field applied to the liquid crystal can be changed. Thereby, gradation display is possible.

【0007】しかしながら、例えば640×400ドッ
トの画素数を有する液晶電気光学装置を想定したばあ
い、合計256,000個のTFTすべての特性をばら
つき無く作製することは、非常に困難を有し、現実的に
は量産性、歩留りを考慮すると、16階調表示が限界と
考えられている。
However, assuming a liquid crystal electro-optical device having a pixel number of 640 × 400 dots, for example, it is very difficult to manufacture the characteristics of all 256,000 TFTs without variation. In reality, considering the mass productivity and the yield, 16 gradation display is considered to be the limit.

【0008】また、ゲート電圧を一定の値に設定し、O
N/OFFのみを制御し、ソースドレイン電圧を制御す
ることで、階調表示をおこなう方法も考えられている
が、やはり特性の不安定性から16階調程度が限度と考
えられている。アナログ的な階調表示制御は、TFTの
特性に大きく左右され、明快な表示は困難を要する。
Further, the gate voltage is set to a constant value,
A method of performing gray scale display by controlling only N / OFF and controlling the source / drain voltage is considered, but it is considered that the limit is about 16 gray scales due to instability of characteristics. Analog gradation display control largely depends on the characteristics of the TFT, and clear display requires difficulty.

【0009】また別の方法として、複数フレームを使っ
た階調表示の方法が提案されている。これは、図12に
示す様に、例えば10フレームを用いて階調表示をおこ
なう場合、画素Aは10フレーム中2フレームを透過、
残り8フレームを非透過にすることで平均的には20%
の透過と表示できる。また画素Bでは同様に70%、画
素Cでは同様に50%の透過と表示できる。
As another method, a method of gradation display using a plurality of frames has been proposed. This means that, as shown in FIG. 12, for example, when gradation display is performed using 10 frames, the pixel A transmits two frames out of 10 frames,
20% on average by making the remaining 8 frames non-transparent
And can be displayed. Similarly, the pixel B can display 70% transmission, and the pixel C can display 50% transmission.

【0010】しかしながら、この様な表示をおこなった
場合、実質上フレーム数の低下に繋がるために、フリッ
カーの発生等と表示傷害が起きていた。これを解決する
ために、フレーム周波数の増加等が考案されているが、
駆動周波数の増加に伴う消費電力の増加、またはICの
高速化が困難であるので限界がある技術であった。
However, when such a display is performed, the number of frames is substantially reduced, so that flickering and the like and display damage have occurred. To solve this, increasing the frame frequency has been devised.
This technology has limitations because it is difficult to increase power consumption with an increase in drive frequency or to increase the speed of an IC.

【0011】[0011]

【課題を解決するための手段】そこで、本発明では、印
加電圧レベルを明確にするために、全く不確定なアナロ
グ値では無く、一定の周期で繰り返される基準電圧値を
信号としてコントローラー側から入力し、その基準信号
をTFTに接続するタイミングをデジタル値で制御する
ことによって、TFTに印加される電圧を制御すること
で、TFTの特性ばらつきをカバーする方法を本発明で
はとっている事を特徴としている。
Therefore, in the present invention, in order to clarify the applied voltage level, a reference voltage value which is not an uncertain analog value but is repeated at a constant cycle is input from the controller as a signal. The present invention employs a method of controlling the voltage applied to the TFT by controlling the timing at which the reference signal is connected to the TFT with a digital value, thereby controlling variations in the characteristics of the TFT. And

【0012】つまり、1画面を書き込む時間Fと1画素
に書き込む時間tで関係される表示タイミングを有する
表示駆動方式を用いた電気光学装置の階調表示を、任意
の画素駆動選択に用いられる信号線の一方に前記時間t
を周期とする電圧変化を有する基準信号と他の信号線に
前記時間t内の任意のタイミングで選択信号を印加し、
液晶に加わる電圧を決定し、実際に画素に対し電圧を印
加することにより前記時間Fを変化させることなしに階
調を表示可能にした事を特徴としている。またさらに加
えれば、このタイミングをデーターの転送に頼るもので
は無く、液晶電気光学装置に搭載するドライバーIC自
体に高速のクロックを加え、信号加工部分で処理するた
めに、従来のCMOSのデーター転送速度の限界であっ
た数十MHzに制限されない高速の制御が可能になる事
を特徴としている。
That is, a signal used for selecting an arbitrary pixel drive for gradation display of an electro-optical device using a display drive method having a display timing related to a time F for writing one screen and a time t for writing one pixel. The time t on one of the lines
Applying a selection signal to the reference signal having a voltage change having a period of and a signal line at an arbitrary timing within the time t;
It is characterized in that a voltage applied to the liquid crystal is determined and a gray scale can be displayed without changing the time F by actually applying a voltage to the pixel. In addition, this timing does not depend on data transfer, but a high-speed clock is applied to the driver IC itself mounted on the liquid crystal electro-optical device, and processing is performed in a signal processing portion. It is characterized in that high-speed control not limited to several tens of MHz, which was the limit of the above, can be performed.

【0013】図1に本発明による電気光学装置の駆動波
形を具体的に示す。図1は、図4に示した、いわゆるト
ランスファー・ゲイト素子を用いた2×2のアクティブ
・マトリクス回路に本駆動波形を入れた例を示す。前記
基準信号波形としてここでは、正弦波の半波を用いてい
る。走査線方向にあたる信号線Y303、Y304
に図1VDD1、VDD2に示されるような正弦波を印
加し、情報線方向にあたる信号線X301、X30
2に図1のVGG1、VGG2に示すように極性の反転
する2極性(以下『バイポーラ』とする)信号を加え
る。このバイポーラ信号を加えるタイミングを選択する
ことによって、各画素に加わる電圧を任意に制御するこ
とができる。
FIG. 1 specifically shows a driving waveform of the electro-optical device according to the present invention. FIG. 1 shows an example in which the present drive waveform is inserted in a 2 × 2 active matrix circuit using a so-called transfer gate element shown in FIG. Here, a half sine wave is used as the reference signal waveform. Signal lines Y 1 303 and Y 2 304 corresponding to the scanning line direction
Sine waves as shown in FIG. 1 V DD1 and V DD2 are applied to the signal lines X 1 301 and X 2 30 corresponding to the information line direction.
2, two-polarity (hereinafter, referred to as "bipolar") signals whose polarities are inverted as shown by V GG1 and V GG2 in FIG. By selecting the timing of applying the bipolar signal, the voltage applied to each pixel can be arbitrarily controlled.

【0014】つまり、バイポーラ信号を加えたときの、
正弦波の電圧が画素に充電される。例えば正弦波信号が
ほとんど0のときにバイポーラ信号を加えた場合には、
画素のキャパシタに蓄えられる電圧はほとんど0であ
り、正弦波信号が最大値を取るときにバイポーラ信号を
加えた場合には、画素の電圧は正弦波信号の最大値と同
じ値となる。バイポーラ信号を加えるタイミングをその
中間とするときには、中間的な電圧が画素に印加され
る。
That is, when a bipolar signal is added,
The pixel is charged with a sinusoidal voltage. For example, if a bipolar signal is added when the sine wave signal is almost 0,
The voltage stored in the capacitor of the pixel is almost 0, and when the bipolar signal is applied when the sine wave signal takes the maximum value, the voltage of the pixel becomes the same value as the maximum value of the sine wave signal. When the timing for applying the bipolar signal is intermediate, an intermediate voltage is applied to the pixel.

【0015】そして、このようにバイポーラ信号のタイ
ミングを変化させること、および各画素の選択をおこな
うための適切な走査技術を用いることによって、図4に
おける4つの液晶画素電極A〜Dに蓄積される電荷量お
よび電位が決定され、さらに対向電極の電位を任意にと
ることで画素および液晶にかかる電界の大きさが決定さ
れるものである。
By changing the timing of the bipolar signal and using an appropriate scanning technique for selecting each pixel in this manner, the signals are accumulated in the four liquid crystal pixel electrodes A to D in FIG. The charge amount and the potential are determined, and the magnitude of the electric field applied to the pixels and the liquid crystal is determined by arbitrarily setting the potential of the counter electrode.

【0016】もし、対抗電極の電位を0Vとすれば、画
素A〜Dにかかる電圧は、図1に示されるようにそれぞ
れ、任意の値をとることができ、階調表示が可能とな
る。図1では簡単のため、2×2という極めて単純なマ
トリクスを用いて説明したが、よりマトリクスの規模が
大きくなっても同様に階調表示できる。また、PTFT
とNTFTの位置関係は入れ代わっても差し支えない。
If the potential of the opposing electrode is set to 0 V, the voltages applied to the pixels A to D can take any values as shown in FIG. 1, and gray scale display can be performed. In FIG. 1, for simplicity, an extremely simple matrix of 2.times.2 has been described. Also, PTFT
And the NTFT may be interchanged.

【0017】バイポーラ信号を加えるタイミングは、情
報信号の転送速度によって決定されるものでは無く、本
発明による構成では液晶電気光学装置に直接接続される
ドライバーICに入力される基本クロックによって制限
される。以下に実施例をしるし、さらに詳細な説明を加
える。
The timing at which the bipolar signal is applied is not determined by the transfer speed of the information signal, but is limited by the basic clock input to the driver IC directly connected to the liquid crystal electro-optical device in the configuration according to the present invention . Mark to Examples below, addition of a more detailed description.

【0018】[0018]

【実施例】『実施例1』 本実施例では図5に示すよう
な回路構成を用いた液晶表示装置を用いて、壁掛けテレ
ビを作製したので、その説明をおこなう。またその際の
TFTは、レーザーアニールを用いた多結晶シリコンと
した。この回路構成に対応する実際の電極等の配置構成
を図6に示している。これらは説明を簡単にする為2×
2(またはそれ以下)に相当する部分のみ記載されてい
る。また、実際の駆動信号波形を図1に示す。これも説
明を簡単にする為に2×2のマトリクス構成とした場合
の信号波形で説明をおこなう。
[Embodiment 1] In this embodiment, a wall-mounted television was manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. The TFT at that time was made of polycrystalline silicon using laser annealing. FIG. 6 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration. These are 2x for simplicity of explanation
Only the part corresponding to 2 (or less) is described. FIG. 1 shows an actual drive signal waveform. For the sake of simplicity, the description will be made using signal waveforms in the case of a 2 × 2 matrix configuration.

【0019】まず、本実施例で使用する液晶パネルの作
製方法を図7および図8を使用して説明する。図7
(A)において、石英ガラス以外の高価でない700℃
以下、例えば約600℃の熱処理に耐え得るガラス50
上にマグネトロンRF(高周波)スパッタ法を用いてブ
ロッキング層51としての酸化珪素膜を1000〜30
00Åの厚さに作製する。プロセス条件は酸素100%
雰囲気、成膜温度150℃、出力400〜800W、圧
力0.5Paとした。ターゲットに石英または単結晶シ
リコンを用いた成膜速度は30〜100Å/分であっ
た。
[0019] First, a manufacturing method of a liquid crystal panel used in this embodiment using FIGS. FIG.
(A) Inexpensive 700 ° C. other than quartz glass
Hereinafter, for example, a glass 50 that can withstand a heat treatment at about 600 ° C.
Using a magnetron RF (high frequency) sputtering method, a silicon oxide film as a blocking layer
It is manufactured to a thickness of 00 mm. Process condition is 100% oxygen
The atmosphere, film forming temperature, 150 ° C., output, 400 to 800 W, pressure, 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min.

【0020】この上にシリコン膜をプラズマCVD法に
より珪素膜52を作製した。成膜温度は250℃〜35
0℃でおこない本実施例では320℃とし、モノシラン
(SiH)を用いた。モノシラン(SiH)に限ら
ず、ジシラン(Si)またトリシラン(Si
)を用いてもよい。これらをPCVD装置内に3Pa
の圧力で導入し、13.56MHzの高周波電力を加え
て成膜した。この際、高周波電力は0.02〜0.10
W/cmが適当であり、本実施例では0.055W/
cmを用いた。また、モノシラン(SiH)の流量
は20SCCMとし、その時の成膜速度は約120Å/
分であった。PTFTとNTFTとのスレッシュホール
ド電圧(Vth)に概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm−3
の濃度として成膜中に添加してもよい。またTFTのチ
ャネル領域となるシリコン層の成膜にはこのプラズマC
VDだけでなく、スパッタ法、減圧CVD法を用いても
良く、以下にその方法を簡単に述べる。
A silicon film 52 was formed thereon by a plasma CVD method. The film formation temperature is from 250 ° C to 35
In this example, the temperature was set at 320 ° C., and monosilane (SiH 4 ) was used. Not only monosilane (SiH 4 ) but also disilane (Si 2 H 6 ) and trisilane (Si 3 H
8 ) may be used. These are placed in a PCVD apparatus at 3 Pa.
And a high frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.02 to 0.10
W / cm 2 is appropriate, and in this embodiment, 0.055 W / cm 2
cm 2 was used. The flow rate of monosilane (SiH 4 ) was set to 20 SCCM, and the deposition rate at that time was about 120 ° /
Minutes. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is used in a concentration of 1 × 10 15 to 1 × 10 18 cm −3 by using diborane.
May be added during the film formation. The plasma C is used for forming a silicon layer to be a channel region of the TFT.
Not only VD but also a sputtering method and a low pressure CVD method may be used, and the method will be briefly described below.

【0021】スパッタ法でおこなう場合、スパッタ前の
背圧を1×10−5Pa以下とし、単結晶シリコンをタ
ーゲットとして、アルゴンに水素を20〜80%混入し
た雰囲気でおこなった。例えばアルゴン20%、水素8
0%とした。成膜温度は150℃、周波数は13.56
MHz、スパッタ出力は400〜800W、圧力は0.
5Paであった。
When the sputtering is performed, the back pressure before the sputtering is set to 1 × 10 −5 Pa or less, and the single crystal silicon is used as a target in an atmosphere containing 20 to 80% of hydrogen mixed with argon. For example, argon 20%, hydrogen 8
0%. The film forming temperature is 150 ° C. and the frequency is 13.56.
MHz, sputter output 400-800W, pressure 0.
It was 5 Pa.

【0022】減圧気相法で形成する場合、結晶化温度よ
りも100〜200℃低い450〜550℃、例えば5
30℃でジシラン(Si)またはトリシラン(S
)をCVD装置に供給して成膜した。反応炉内
圧力は30〜300Paとした。成膜速度は50〜25
0Å/分であった。PTFTとNTFTとのスレッシュ
ホールド電圧(Vth)に概略同一に制御するため、ホ
ウ素をジボランを用いて1×1015〜1×1018
−3の濃度として成膜中に添加してもよい。
In the case of forming by a reduced pressure gas phase method, 450 to 550 ° C. lower than the crystallization temperature by 100 to 200 ° C., for example, 5 to 50 ° C.
At 30 ° C., disilane (Si 2 H 6 ) or trisilane (S
i 3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. Film formation rate is 50-25
0 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is changed to 1 × 10 15 to 1 × 10 18 c using diborane.
It may be added during film formation as a concentration of m- 3 .

【0023】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を7×10
19cm−3以下、好ましくは1×1019cm−3
下とすることが望ましいが、少なすぎると、バックライ
トによりオフ状態のリーク電流が増加してしまうため、
この濃度を選択した。この酸素濃度が高いと、結晶化さ
せにくく、レーザーアニール温度を高くまたはレーザー
アニール時間を長くしなければならない。水素は4×1
20cm−3であり、珪素4×1022cm−3とし
て比較すると1原子%であった。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. In order to promote crystallization, the oxygen concentration should be 7 × 10
It is desirable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. However, if the amount is too small, the off-state leakage current increases due to the backlight.
This concentration was chosen. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be lengthened. Hydrogen is 4 × 1
It was 0 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0024】また、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を7×1019cm−3
以下、好ましくは1×1019cm−3以下とし、ピク
セル構成するTFTのチャネル形成領域のみに酸素をイ
オン注入法により5×1020〜5×1021cm−3
となるように添加してもよい。上記方法によって、アモ
ルファス状態の珪素膜を500〜5000Å、本実施例
では1000Åの厚さに成膜した。
In order to promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3.
Hereafter, preferably, it is set to 1 × 10 19 cm −3 or less, and oxygen is ion-implanted only in a channel formation region of a TFT forming a pixel to 5 × 10 20 to 5 × 10 21 cm −3.
You may add so that it may become. By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 °, in this example, 1000 °.

【0025】その後、図7(B)に示すように、フォト
レジスト53をマスクP1を用いてソース・ドレイン領
域のみ開孔したパターンを形成した。その上に、プラズ
マCVD法によりn型の活性層となる珪素膜54を作製
した。成膜温度は250℃〜350℃でおこない本実施
例では320℃とし、モノシラン(SiH)とモノシ
ランベースのフォスフィン(PH)3%濃度のものを
用いた。これらをPCVD装置内5Paの圧力でに導入
し、13.56MHzの高周波電力を加えて成膜した。
この際、高周波電力は0.05〜0.20W/cm
適当であり、本実施例では0.120W/cmを用い
た。
Thereafter, as shown in FIG. 7B, a pattern was formed by opening only the source / drain regions of the photoresist 53 using the mask P1. A silicon film 54 serving as an n-type active layer was formed thereon by a plasma CVD method. The film formation temperature is from 250 ° C. to 350 ° C. In this embodiment, the film formation temperature is 320 ° C., and monosilane (SiH 4 ) and monosilane-based phosphine (PH 3 ) having a concentration of 3% are used. These were introduced into the PCVD apparatus at a pressure of 5 Pa, and high-frequency power of 13.56 MHz was applied to form a film.
At this time, the high-frequency power is suitably 0.05~0.20W / cm 2, in this embodiment using 0.120W / cm 2.

【0026】この方法によって出来上がったn型シリコ
ン層の比導電率は2×10−1〔Ωcm−1〕程度とな
った。膜厚は50Åとした。その後リフトオフ法を用い
て、レジスト53を除去し、ソース・ドレイン領域5
5、56を形成した。(図7(C))
The specific conductivity of the n-type silicon layer formed by this method was about 2 × 10 −1 [Ωcm −1 ]. The film thickness was 50 °. Thereafter, the resist 53 is removed by a lift-off method, and the source / drain region 5 is removed.
5, 56 were formed. (FIG. 7 (C))

【0027】同様のプロセスを用いて、レジスト58上
にp型の活性層57を形成した。その際の導入ガスは、
モノシラン(SiH)とモノシランベースのジボラン
(B)5%濃度のものを用いた。これらをPCV
D装置内に4Paの圧力でに導入し、13.56MHz
の高周波電力を加えて成膜した。この際、高周波電力は
0.05〜0.20W/cmが適当であり、本実施例
では0.120W/cmを用いた。この方法によって
出来上がったp型シリコン層の比導電率は5×10−2
〔Ωcm−1〕程度となった。膜厚は50Åとした。
(図7(C))その後N型領域と同様にリフトオフ法を
用いて、ソース・ドレイン領域59、60を形成した。
その後、マスクP3を用いて珪素膜52をエッチング除
去し、Nチャネル型薄膜トランジスタ用アイランド領域
63とPチャネル型薄膜トランジスタ用アイランド領域
64を形成した。
Using the same process, a p-type active layer 57 was formed on the resist 58. The gas introduced at that time is
Monosilane (SiH 4 ) and monosilane-based diborane (B 2 H 6 ) having a concentration of 5% were used. These are PCV
Introduced into the D device at a pressure of 4 Pa, 13.56 MHz
The film was formed by applying high frequency power of At this time, the high-frequency power is suitably 0.05~0.20W / cm 2, in this embodiment using 0.120W / cm 2. The specific conductivity of the p-type silicon layer completed by this method is 5 × 10 −2.
[Ωcm -1 ]. The film thickness was 50 °.
(FIG. 7 (C)) Thereafter, source / drain regions 59 and 60 were formed by the lift-off method as in the case of the N-type region.
Thereafter, the silicon film 52 was removed by etching using the mask P3 to form an N-channel type thin film transistor island region 63 and a P-channel thin film transistor island region 64.

【0028】その後XeClエキシマレーザー61を用
いて、ソース・ドレイン・チャネル領域をレーザーアニ
ールすると同時に、活性層にレーザードーピングをおこ
なった。この時のレーザーエネルギーは、閾値エネルギ
ーが130mJ/cmで、膜厚全体が溶融するには2
20mJ/cmが必要となる。しかし、最初から22
0mJ/cm以上のエネルギーを照射すると、膜中に
含まれる水素が急激に放出されるために、膜の破壊が起
きる。そのために低エネルギーで最初に水素を追い出し
た後に溶融させる必要がある。本実施例では最初150
mJ/cmで水素の追い出しをおこなった後、230
mJ/cmで結晶化をおこなった。(図7(D))
Thereafter, the source, drain and channel regions were laser-annealed using a XeCl excimer laser 61, and simultaneously the active layer was laser-doped. At this time, the laser energy has a threshold energy of 130 mJ / cm 2 , and is 2
20 mJ / cm 2 is required. However, 22 from the beginning
When energy of 0 mJ / cm 2 or more is irradiated, hydrogen contained in the film is rapidly released, and the film is destroyed. For this purpose, it is necessary to first displace hydrogen and then melt it with low energy. In this embodiment, the first 150
After purging hydrogen at mJ / cm 2 , 230
Crystallization was performed at mJ / cm 2 . (FIG. 7 (D))

【0029】アニールにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レーザラ
マン分光により測定すると単結晶の珪素のピーク522
cm−1より低周波側にシフトしたピークが観察され
る。それの見掛け上の粒径は半値巾から計算すると、5
0〜500Åとなっているが、実際はこの結晶性の高い
領域は多数あってクラスタ構造を有し、各クラスタ間は
互いに珪素同志で結合(アンカリング)がされた構造の
被膜を形成させることができた。
By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. Single crystal silicon peak 522 measured by laser Raman spectroscopy
A peak shifted to a lower frequency side than cm −1 is observed. Its apparent particle size, calculated from the half width, is 5
However, in practice, there are a number of regions having high crystallinity, each having a cluster structure, and a film having a structure in which each cluster is bonded to each other by silicon (anchoring) is formed. did it.

【0030】結果として、被膜は実質的にグレインバウ
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGB
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度(μh)=10〜200cm
/VSec、電子移動度(μe)=15〜300cm
/VSecが得られる。
As a result, the coating exhibits a state substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through the anchored locations between the clusters, so-called GB
Carrier mobility higher than that of polycrystalline silicon that clearly exists. That is, hole mobility (μh) = 10 to 200 cm
2 / VSec, electron mobility (μe) = 15-300 cm
2 / VSec is obtained.

【0031】この上に酸化珪素膜65をゲイト絶緑膜と
して500〜2000Å例えば1000Åの厚さに形成
した。これはブロッキング層としての酸化珪素膜の作製
と同一条件とした。この成膜中に弗素を少量添加し、ナ
トリウムイオンの固定化をさせてもよい。
On this, a silicon oxide film 65 was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0032】この後、この上側にリンが1〜5×10
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSiまたはWSiとの多層膜を形成し
た。これを第4のフォトマスクP4にてパターニングし
て図7(E)を得た。NTFT用のゲイト電極66、P
TFT用のゲイト電極67を形成した。例えばチャネル
長7μm、ゲイト電極としてリンドープ珪素を0.2μ
m、その上にモリブデンを0.3μmの厚さに形成し
た。(図7(E))
Thereafter, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This was patterned using a fourth photomask P4 to obtain FIG. Gate electrode 66 for NTFT, P
A gate electrode 67 for a TFT was formed. For example, a channel length is 7 μm, and phosphorus-doped silicon is 0.2 μm as a gate electrode.
m, and molybdenum was formed thereon to a thickness of 0.3 μm. (FIG. 7E)

【0033】また、ゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第4のフォトマスクP4
にてパターニング後、その表面を陽極酸化することで、
セルファライン工法が適用可能なため、ソース・ドレイ
ンのコンタクトホールをよりゲートに近い位置に形成す
ることが出来るため、移動度、スレッシュホールド電圧
の低減からさらにTFTの特性を上げることができる
When aluminum (Al) is used as the gate electrode material, it is used as a fourth photomask P4.
After patterning in, by anodizing the surface,
Since the self-alignment method can be applied, the source / drain contact holes can be formed closer to the gate, so that the characteristics of the TFT can be further improved from the reduction of the mobility and the threshold voltage.

【0034】かくすると、400℃以上にすべての工程
で温度を加えることがなくC/TFTを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。図8(A)にお
いて、層間絶縁物68を前記したスパッタ法により酸化
珪素膜の形成としておこなった。この酸化珪素膜の形成
はLPCVD法、光CVD法、常圧CVD法を用いても
よい。例えば0.2〜0.6μmの厚さに形成し、その
後、第5のフォトマスクP5を用いて電極用の窓79を
形成した。(図8(A))
Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is very suitable for the large-screen liquid crystal display device of the present invention. In FIG. 8 (A), the was performed as formation of a silicon oxide film by a sputtering method with the interlayer insulator 68. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it was formed to a thickness of 0.2 to 0.6 μm, and then a window 79 for an electrode was formed using the fifth photomask P5. (FIG. 8A)

【0035】その後、さらに、これら全体にアルミニウ
ムを0.3μmの厚みにスパッタ法により形成し第6の
フォトマスクP6を用いてリード74およびコンタクト
73、75を作製した(図8(B))後、表面を平坦化
用有機樹脂77、例えば透光性ポリイミド樹脂を塗布形
成し、再度の電極穴あけを第7のフォトマスクP7にて
おこなった。(図8(C))
Thereafter, aluminum is further formed on the entire surface to a thickness of 0.3 μm by sputtering, and leads 74 and contacts 73 and 75 are formed using a sixth photomask P6 (FIG. 8B). The surface was coated with an organic resin 77 for flattening, for example, a translucent polyimide resin, and an electrode hole was formed again using a seventh photomask P7. (FIG. 8 (C))

【0036】さらに、これら全体にITO(インジウム
酸化錫)を0.1μmの厚みにスパッタ法により形成し
第8のフォトマスクP8を用いて画素電極71を形成し
た。このITOは室温〜150℃で成膜し、200〜4
00℃の酸素または大気中のアニールにより成就した。
(図8(D))得られたTFTの電気的な特性はPTF
Tで移動度は40(cm/Vs)、Vthは−5.9
(V)で、NTFTで移動度は80(cm/Vs)、
Vthは5.0(V)であった。
Further, an ITO (indium tin oxide) was formed on the whole to a thickness of 0.1 μm by a sputtering method, and a pixel electrode 71 was formed using an eighth photomask P8. This ITO is deposited at room temperature to 150 ° C.
Fulfilled by annealing at 00 ° C. oxygen or air.
(FIG. 8D) The electrical characteristics of the obtained TFT are PTF
At T, the mobility is 40 (cm 2 / Vs), and Vth is −5.9.
(V), the mobility of NTFT is 80 (cm 2 / Vs),
Vth was 5.0 (V).

【0037】上記の様な方法に従って作製することによ
り液晶電気光学装置用の一方の基板を得ることが出来
た。この液晶表示装置の電極等の配置の様子を図6に示
している。Nチャネル型薄膜トランジスタとPチャネル
型薄膜トランジスタとを第1の信号線3と第2の信号線
4のとの交差部に設けられている。このようなC/TF
Tを用いたマトリクス構成を有せしめた。NTFT13
は、ソース10の入力端のコンタクトを介し第2の信号
線4に連結され、ゲイト9は第1の信号線3に連結され
ている。ドレイン12の出力端はコンタクトを介して画
素の電極17に連結している。
One substrate for a liquid crystal electro-optical device could be obtained by manufacturing according to the method described above. FIG. 6 shows the arrangement of the electrodes and the like of the liquid crystal display device. An N-channel thin film transistor and a P-channel thin film transistor are provided at the intersection of the first signal line 3 and the second signal line 4. Such C / TF
A matrix configuration using T was provided. NTFT13
Is connected to the second signal line 4 via a contact at the input end of the source 10, and the gate 9 is connected to the first signal line 3. The output terminal of the drain 12 is connected to the pixel electrode 17 via a contact.

【0038】他方、PTFT22はソース20の入力端
がコンタクトを介して第2の信号線4に連結され、ゲイ
ト21は信号線3に、ドレイン18の出力端はコンタク
トを介してNTFTと同様に画素電極17に連結してい
る。かかる構造を左右、上下に繰り返すことにより、6
40×480、1280×960といった大画素の液晶
表示装置とすることができる。本実施例では1920×
400とした。この様にして第1の基板を得た。
On the other hand, the PTFT 22 has an input terminal of a source 20 connected to the second signal line 4 via a contact, a gate 21 connected to the signal line 3, and an output terminal of the drain 18 connected to the pixel via a contact, similarly to the NTFT. It is connected to the electrode 17. By repeating such a structure left, right, up and down, 6
A liquid crystal display device having a large pixel size of 40 × 480 or 1280 × 960 can be obtained. In this embodiment, 1920 ×
400. Thus, a first substrate was obtained.

【0039】他方の基板の作製方法を図13に示す。ガ
ラス基板上にポリイミドに黒色顔料を混合したポリイミ
ド樹脂をスピンコート法を用いて1μmの厚みに成膜
し、第9のフォトマスクP9を用いてブラックストライ
プ81を作製した。(図13(A))その後、赤色顔料
を混合したポリイミド樹脂をスピンコート法を用いて1
μmの厚みに成膜し、第10のフォトマスクP10を用
いて赤色フィルター83を作製した。(図13(B))
FIG. 13 shows a method for manufacturing the other substrate. A 1 μm-thick polyimide film obtained by mixing a black pigment with polyimide was formed on a glass substrate by spin coating, and a black stripe 81 was formed using a ninth photomask P9. (FIG. 13 (A)) Thereafter, a polyimide resin mixed with a red pigment was applied to the polyimide resin by spin coating.
A film was formed to a thickness of μm, and a red filter 83 was manufactured using the tenth photomask P10. (FIG. 13 (B))

【0040】同様にしてマスクP11、P12を使用
し、緑色フィルター85および青色フィルター86を作
製した。これらの作製中各フィルターは350℃にて窒
素中で60分の焼成をおこなった。(図13(C))
の後、やはリスピンコート法を用いて、レベリング層8
9を透明ポリイミドを用いて制作した。(図13
(D))
Similarly, a green filter 85 and a blue filter 86 were manufactured using the masks P11 and P12. During these fabrications, each filter was fired at 350 ° C. in nitrogen for 60 minutes. (FIG. 13 (C)) Thereafter, the leveling layer 8 was formed using a re-spin coating method.
9 was produced using transparent polyimide. (FIG. 13
(D))

【0041】その後、これら全体にITO(インジュー
ム酸化錫)を0.1μmの厚みにスパッタ法により形成
し第5のフォトマスクP13を用いて共通電極90を形
成した。このITOは室温〜150℃で成膜し、200
〜300℃の酸素または大気中のアニールにより成就
し、第2の基板を得た。(図13(E))
Thereafter, ITO (indium tin oxide) was formed on the entire surface to a thickness of 0.1 μm by sputtering, and a common electrode 90 was formed using a fifth photomask P13. This ITO is deposited at room temperature to 150 ° C.
This was achieved by annealing in oxygen or air at ~ 300 ° C to obtain a second substrate. (FIG. 13E)

【0042】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成をおこなった。その後、公知
のラビング法を用いて、ポリイミド表面を改質し、少な
くとも初期において、液晶分子を一定方向に配向させる
手段を設けた。
A polyimide precursor was printed on the substrate by using an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. Thereafter, a known rubbing method was used to modify the surface of the polyimide, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided.

【0043】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードにTAB形状の
駆動ICと共通信号、電位配線を有するPCBを接続
し、外側に偏光板を貼り、透過型の液晶電気光学装置を
得た。
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having a common signal and potential wiring were connected to leads on the substrate, and a polarizing plate was attached on the outside to obtain a transmissive liquid crystal electro-optical device.

【0044】図および図10に本実施例による電気光
学装置の概略構造図を示す。前記の工程にて得た液晶パ
ネル220を冷陰極管を3本配置した後部照明装置22
1と組み合わせて設置をおこなった。その後、テレビ電
波を受信するチューナー223を接続し、電気光学装置
として完成させた。従来のCRT方式の電気光学装置と
比べて、平面形状の装置となったために、壁等に設置す
ることも出来る様になった。
FIGS. 9 and 10 are schematic structural views of the electro-optical device according to the present embodiment. The rear lighting device 22 in which the three liquid crystal panels 220 obtained in the above steps are arranged with three cold cathode tubes
Installation was performed in combination with 1. Thereafter, a tuner 223 for receiving a television wave was connected to complete the electro-optical device. Compared to a conventional CRT-type electro-optical device, the device has a planar shape, so that it can be installed on a wall or the like.

【0045】次に本発明を完結させるための、液晶電気
光学装置の周辺回路の説明を図11を用いて加える。液
晶電気光学装置のマトリクス回路に接続された情報信号
側配線350、351に駆動回路352を接続した構成
を取っている。駆動回路352は駆動周波数系で分割す
ると2つの部分よりなっている。1つは従来の駆動方式
と同様のデーターラッチ回路系353、これはデーター
356を順に転送するための基本クロックCLK355
が主な構成であり、1ビット〜12ビット並列処理がお
こなわれている。
[0045] in order to then complete the present invention is added to the description of the peripheral circuits of the liquid crystal electro-optical device with reference to FIG. The configuration is such that a drive circuit 352 is connected to the information signal side wirings 350 and 351 connected to the matrix circuit of the liquid crystal electro-optical device. The drive circuit 352 has two parts when divided in a drive frequency system. One is a data latch circuit system 353 similar to the conventional driving method, which is a basic clock CLK 355 for sequentially transferring data 356.
The main configuration is 1-bit to 12-bit parallel processing.

【0046】他の1つは本発明による構成部分で、階調
表示に必要な分割の割合に応じたクロック357とフリ
ップフロップ回路358、カウンター360よりなって
いる。データーラッチ系353より送られた階調表示デ
ーターに応じたバイポーラパルス発生タイミングをカウ
ンター360で作っている。さらに、ラッチ回路の出口
とデーターライン間361にΔt→sinθ変換のRO
Mテーブルを使用すると階調表示データーがさらに細か
く制御しやすくなることがわかった。本発明で特徴とし
ているところは、まさにこれらの部分であり、駆動周波
数を2種類とることによって、画面書換えのフレーム数
を変化させることなく、明快なデジタル階調表示が可能
になっていることにある。さらにまた、フレーム数の低
下に伴うフリッカーの発生等が回避できるものである。
The other is a component according to the present invention, which comprises a clock 357, a flip-flop circuit 358, and a counter 360 according to the division ratio required for gradation display. The counter 360 generates a bipolar pulse generation timing corresponding to the gradation display data sent from the data latch system 353. Further, RO of Δt → sinθ conversion is provided between the exit of the latch circuit and the data line 361.
It has been found that the use of the M table makes it easier to control the gradation display data more finely. The features of the present invention are exactly these parts. By taking two types of driving frequencies, clear digital gradation display is possible without changing the number of frames for screen rewriting. is there. Furthermore, it is possible to avoid the occurrence of flicker due to a decrease in the number of frames.

【0047】かたや走査側の信号線363、362に接
続された駆動回路364は、正弦波発振回路365より
伝達した正弦波をクロックCLK367のフリップフロ
ップ回路366で制御し、選択信号を加える。このよう
にして、走査線側の正弦波を情報線側のバイポーラパル
スによって、切り取るタイミングをデジタル的に電圧制
御することで、階調表示を可能にしている。
The driving circuit 364 connected to the signal lines 363 and 362 on the scanning side controls the sine wave transmitted from the sine wave oscillating circuit 365 by the flip-flop circuit 366 of the clock CLK 367 and adds a selection signal. In this manner, grayscale display is enabled by digitally voltage-controlling the timing of cutting off the sine wave on the scanning line side by the bipolar pulse on the information line side.

【0048】例えば1920×400ドットの768,
000組のTFTを300mm角に作成した液晶電気光
学装置に対し通常のアナログ的な階調表示をおこなった
場合、TFTの特性ばらつきが約±10%存在するため
に、16階調表示が限界であった。しかしながら、本発
明によるデジタル階調表示をおこなった場合、TFT素
子の特性ばらつきの影響を受けにくいために、64階調
表示まで可能になりカラー表示では262,144色の
多彩であり微妙な色彩の表示が実現できている。
For example, 768 of 1920 × 400 dots,
When a normal analog gray scale display is performed on a liquid crystal electro-optical device in which 000 sets of TFTs are formed in a 300 mm square, the 16 gray scale display is limited because the variation in TFT characteristics is about ± 10%. there were. However, when the digital gradation display according to the present invention is performed, since it is hard to be affected by the variation in the characteristics of the TFT elements, it is possible to display up to 64 gradations. The display has been realized.

【0049】『実施例2』本実施例では、対角1インチ
を有する液晶電気光学装置を用いた、ビデオカメラ用ビ
ューファインダーを作製し、本発明を実施したので説明
を加える。なお、本実施例における図面の符号の説明に
おいて、実施例と同じ部分は実施例1と同じ部分を示
す。本実施例では、画素数が387×128の構成にし
て、低温プロセスによる高移動度TFTを用いた素子を
形成し、ビューファインダーを構成した。本実施例で使
用する液晶表示装置の基板上のアクティブ素子の配置の
様子を図14に示し図14のA−A’断面およびB−
B’断面を示す作製プロセスを図15に描く。
Embodiment 2 In this embodiment, a viewfinder for a video camera using a liquid crystal electro-optical device having a diagonal width of 1 inch is manufactured and the present invention is implemented. In the description of the reference numerals of the drawings in the present embodiment, the same parts as those of the embodiment indicate the same parts as those of the first embodiment. In this embodiment, a viewfinder was formed by forming a device using a high mobility TFT by a low-temperature process with a configuration of 387 × 128 pixels. The liquid crystal display device A-A 'cross section of the illustrated view 14 in FIG. 14 and the state of arrangement of the active devices on the substrate that used in this embodiment B-
FIG. 15 illustrates a manufacturing process showing a B ′ cross section.

【0050】図15(A)において、安価な、700℃
以下、例えば約600℃の熱処理に耐え得るガラス50
上にマグネトロンRF(高周波)スパッタ法を用いてブ
ロッキング層としての酸化珪素膜を1000〜3000
Åの厚さに作製する。プロセス条件は酸素100%雰囲
気、成膜温度150℃、出力400〜800W、圧力
0.5Paとした。ターゲットに石英または単結晶シリ
コンを用いた成膜速度は30〜100Å/分であった。
In FIG. 15 (A), inexpensive 700 ° C.
Hereinafter, for example, a glass 50 that can withstand a heat treatment at about 600 ° C.
A silicon oxide film as a blocking layer is formed thereon by using a magnetron RF (high frequency) sputtering method to a thickness of 1000 to 3000.
Make it to the thickness of Å. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 150 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min.

【0051】この上にシリコン膜をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si)またはトリシラン(Si
)をCVD装置に供給して成膜した。反応炉内圧力は
30〜300Paとした。成膜速度は50〜250Å/
分であった。PTFTとNTFTとのスレッシュホール
ド電圧(Vth)に概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm−3
の濃度として成膜中に添加してもよい。
A silicon film was formed thereon by an LPCVD (low pressure gas phase) method, a sputtering method or a plasma CVD method. When formed by the reduced pressure gas phase method, the temperature is 1
450-550 ° C lower by 00-200 ° C, for example 530 ° C
With disilane (Si 2 H 6 ) or trisilane (Si 3 H
8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. The deposition rate is 50-250 ° /
Minutes. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is used in a concentration of 1 × 10 15 to 1 × 10 18 cm −3 by using diborane.
May be added during the film formation.

【0052】スパッタ法でおこなう場合、スパッタ前の
背圧を1×10−5Pa以下とし、単結晶シリコンをタ
ーゲットとして、アルゴンに水素を20〜80%混入し
た雰囲気でおこなった。例えばアルゴン20%、水素8
0%とした。成膜温度は150℃、周波数は13.56
MHz、スパッタ出力は400〜800W、圧力は0.
5Paであった。
In the case of performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 −5 Pa or less, and a single crystal silicon was used as a target in an atmosphere containing 20 to 80% of hydrogen mixed with argon. For example, argon 20%, hydrogen 8
0%. The film forming temperature is 150 ° C. and the frequency is 13.56.
MHz, sputter output 400-800W, pressure 0.
It was 5 Pa.

【0053】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH
)またはジシラン(Si)を用いた。これらを
PCVD装置内に導入し、13.56MHzの高周波電
力を加えて成膜した。
When a silicon film is formed by the plasma CVD method, the temperature is set to, for example, 300 ° C., and monosilane (SiH
4 ) or disilane (Si 2 H 6 ) was used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.

【0054】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。この酸素濃度が高いと、結晶化させにくく、熱アニ
ール温度を高くまたは熱アニール時間を長くしなければ
ならない。また少なすぎると、バックライトによりオフ
状態のリーク電流が増加してしまう。そのため4×10
19〜4×1021cm−3の範囲とした。水素は4×
1020cm−3であり、珪素4×1022cm−3
して比較すると1原子%であった。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. If the oxygen concentration is high, crystallization is difficult, and the thermal annealing temperature must be increased or the thermal annealing time must be increased. If the amount is too small, the leakage current in the off state increases due to the backlight. Therefore 4 × 10
The range was 19 to 4 × 10 21 cm −3 . Hydrogen is 4x
It was 10 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0055】上記方法によって、アモルファス状態の珪
素膜を500〜5000Å、例えば1500Åの厚さに
作製の後、450〜700℃の温度にて12〜70時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて600℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の結晶核が形成されず、全体が均
一に加熱アニールされる。即ち、成膜時はアモルファス
構造を有し、また水素は単に混入しているのみである。
After a silicon film in an amorphous state is formed to a thickness of 500 to 5000 °, for example, 1500 ° by the above method, heat treatment is performed at a temperature of 450 to 700 ° C. for 12 to 70 hours in a non-oxide atmosphere at a medium temperature. For example, it was kept at a temperature of 600 ° C. in a hydrogen atmosphere. Since a silicon oxide film having an amorphous structure is formed on the substrate surface below the silicon film, a specific crystal nucleus is not formed by this heat treatment, and the whole is uniformly heat-annealed. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【0056】アニールにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レーザラ
マン分光により測定すると単結晶の珪素のピーク522
cm−1より低周波側にシフトしたピークが観察され
る。それの見掛け上の粒径は半値巾から計算すると、5
0〜500Åとマイクロクリスタルのようになっている
が、実際はこの結晶性の高い領域は多数あってクラスタ
構造を有し、各クラスタ間は互いに珪素同志で結合(ア
ンカリング)がされたセミアモルファス構造の被膜を形
成させることができた。
By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. Single crystal silicon peak 522 measured by laser Raman spectroscopy
A peak shifted to a lower frequency side than cm −1 is observed. Its apparent particle size, calculated from the half width, is 5
Although it is like a microcrystal having a size of 0 to 500 °, there are actually a large number of regions having high crystallinity and a cluster structure, and a semi-amorphous structure in which each cluster is bonded to each other by silicon (anchoring). Could be formed.

【0057】結果として、被膜は実質的にグレインバウ
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGB
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度(μh)=10〜200cm
/VSec、電子移動度(μe)=15〜300cm
/VSecが得られる。
As a result, the coating exhibits a state substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through the anchored locations between the clusters, so-called GB
Carrier mobility higher than that of polycrystalline silicon that clearly exists. That is, hole mobility (μh) = 10 to 200 cm
2 / VSec, electron mobility (μe) = 15-300 cm
2 / VSec is obtained.

【0058】他方、上記の如き中温でのアニールではな
く、900〜1200℃の高温アニールにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリ
ア(障壁)を作ってそこでのキャリアの移動を阻害して
しまう。結果として10cm/Vsec以上の移動度
がなかなか得られないのが実情である。即ち、本実施例
ではかくの如き理由により、セミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いてい
る。
On the other hand, when the film is polycrystallized by high-temperature annealing at 900 to 1200 ° C. instead of annealing at the above-mentioned medium temperature, segregation of impurities in the film occurs due to solid phase growth from nuclei, and GB Impurities such as oxygen, carbon, and nitrogen increase, and the mobility in the crystal is large. However, a barrier (barrier) is formed in GB to hinder the movement of carriers there. As a result, a mobility of 10 cm 2 / Vsec or more cannot be easily obtained. That is, in this embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.

【0059】図15(A)において、珪素膜を第1のフ
ォトマスクにてフォトエッチングを施し、NTFT用
の領域141(チャネル巾20μm)を図面のA−A’
断面側に、PTFT用の領域142をB−B’断面側に
作製した。この上に酸化珪素膜をゲイト絶縁膜として5
00〜2000Å、例えば1000Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
[0059] In FIG. 15 (A), subjected to photo-etching silicon film at a first photomask, the region for NTFT 141 (channel width 20 [mu] m) to the drawings of A-A '
On the cross-section side, a PTFT region 142 was formed on the BB 'cross-section side. On this, a silicon oxide film is used as a gate insulating film.
It was formed to a thickness of 00 to 2000 °, for example, 1000 °. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0060】この後、この上側にリンが1〜5×10
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSiまたはWSiとの多層膜を形成し
た。これを第2のフォトマスクにてパターニングして
15(B)を得た。NTFT用のゲイト電極9、PT
FT用のゲイト電極21を形成した。本実施例にでは、
NTFT用チャネル長は10μm、PTFT用チャネル
長は7μm、ゲイト電極としてリンドープ珪素を0.2
μm、その上にモリブデンを0.3μmの厚さに形成し
た。
Thereafter, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This is patterned in the second photomask was obtained FIG 15 (B). Gate electrode 9 for NTFT, PT
A gate electrode 21 for FT was formed. In this embodiment,
The NTFT channel length is 10 μm, the PTFT channel length is 7 μm, and phosphorus-doped silicon is 0.2
μm, and molybdenum was formed thereon to a thickness of 0.3 μm.

【0061】図15(C)において、PTFT用のソー
ス18ドレイン20に対し、ホウ素を1〜5×1015
cm−2のドーズ量でイオン注入法により添加した。
次に図15(D)の如く、フォトレジスト61をフォト
マスクを用いて形成した。NTFT用のソース10、
ドレイン12としてリンを1〜5×1015cm−2
ドーズ量でイオン注入法により添加した。
In FIG. 15C , boron is applied to the PTFT source 18 and drain 20 by 1 to 5 × 10 15.
It was added by ion implantation at a dose of cm −2 .
Then as shown in FIG. 15 (D), and the photoresist 61 is formed using a photomask. Source 10 for NTFT,
Phosphorous was added as the drain 12 by ion implantation at a dose of 1 to 5 × 10 15 cm −2 .

【0062】また、ゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第2のフォトマスクに
てパターニング後、その表面を陽極酸化することで、セ
ルファライン工法が適用可能なため、ソース・ドレイン
のコンタクトホールをよりゲートに近い位置に形成する
ことが出来るため、移動度、スレッシュホールド電圧の
低減からさらにTFTの特性を上げることができる。
In the case where aluminum (Al) is used as a gate electrode material, after patterning it with a second photomask and then anodizing the surface thereof, the self-alignment method can be applied. Since the drain contact hole can be formed at a position closer to the gate, the characteristics of the TFT can be further improved from the reduction of the mobility and the threshold voltage.

【0063】次に、600℃にて10〜50時間再び加
熱アニールをおこなった。NTFTのソース10、ドレ
イン12、PTFTのソース18、ドレイン20を不純
物を活性化してP、Nとして作製した。またゲイト
電極21、9下にはチャネル形成領域19、11がセミ
アモルファス半導体として形成されている。
Next, heat annealing was performed again at 600 ° C. for 10 to 50 hours. The source 10 and the drain 12 of the NTFT and the source 18 and the drain 20 of the PTFT were formed as P + and N + by activating impurities. Channel formation regions 19 and 11 are formed below the gate electrodes 21 and 9 as semi-amorphous semiconductors.

【0064】かくすると、セルフアライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくC/TFTを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。
In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, even though it is a self-aligned system. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and this is a process very suitable for the large pixel liquid crystal display device of the present invention.

【0065】本実施例では熱アニールは図15(A)、
(D)で2回おこなった。しかし図15(A)のアニー
ルは求める特性により省略し、双方を図15(D)のア
ニールにより兼ね製造時間の短縮を図ってもよい。図
(E)において、層間絶縁物65を前記したスパッタ
法により酸化珪素膜の形成としておこなった。この酸化
珪素膜の形成はLPCVD法、光CVD法、常圧CVD
法を用いてもよい。例えば0.2〜0.6μmの厚さに
形成し、その後、フォトマスクを用いて電極用の窓7
9を形成した。さらに、図15(F)に示す如くこれら
全体にアルミニウムをスパッタ法により形成し、リード
74、およびコンタクト75をフォトマスクを用いて
作製した後、表面を平坦化用有機樹脂77例えば透光性
ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォ
トマスクにておこなった。
[0065] Thermal annealing in this embodiment FIG. 15 (A), the
(D) was performed twice. However annealing 15 (A) is omitted due to the characteristics of obtaining both may be shortened in Fig. 15 annealed by doubles production time of (D) a. Figure 1
In 5 (E), it was performed as formation of a silicon oxide film by a sputtering method with the interlayer insulator 65. This silicon oxide film is formed by an LPCVD method, a photo CVD method, a normal pressure CVD method.
Method may be used. For example, it is formed to a thickness of 0.2 to 0.6 μm, and thereafter, a window 7 for an electrode is
9 was formed. Further, as shown in FIG. 15 (F), aluminum is formed on the whole of these by sputtering, and leads 74 and contacts 75 are formed using a photomask. The resin was applied and formed, and the electrode drilling was performed again using a photomask.

【0066】2つのTFTを相補型構成とし、かつその
出力端を液晶装置の一方の画素の電極を透明電極として
それに連結するため、スパッタ法によりITO(インジ
ューム・スズ酸化膜)を形成した。それをフォトマスク
によりエッチングし、電極17を構成させた。このI
TOは室温〜150℃で成膜し、200〜400℃の酸
素まだは大気中のアニールにより成就した。かくの如く
にしてNTFT13とPTFT22と透明導電膜の電極
17とを同一ガラス基板50上に作製した。(図15
(G))得られたTFTの電気的な特性はPTFTで移
動度は20(cm/Vs)、Vthは−5.9(V)
で、NTFTで移動度は40(cm/Vs)、Vth
は5.0(V)であった。
An ITO (indium tin oxide film) was formed by a sputtering method in order to make the two TFTs complementary and to connect the output terminals thereof to the electrodes of one pixel of the liquid crystal device as transparent electrodes. It was etched using a photomask to form the electrode 17. This I
TO was formed at room temperature to 150 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or air. In this manner, the NTFT 13, the PTFT 22, and the electrode 17 of the transparent conductive film were formed on the same glass substrate 50. (FIG. 15
(G)) The electrical characteristics of the obtained TFT are PTFT, the mobility is 20 (cm 2 / Vs), and the Vth is −5.9 (V).
In the NTFT, the mobility is 40 (cm 2 / Vs), and Vth
Was 5.0 (V).

【0067】上記の様な方法に従って液晶装置用の一方
の基板を作製した。この液晶表示装置の電極等の配置の
様子を図14に示している。NTFT13およびPTF
T22を第1の信号線3と第2の信号線4との交差部に
設けた。このようなC/TFTを用いたマトリクス構成
を有せしめた。NTFT13は、ドレイン10の入力端
のコンタクトを介し第2の信号線4に連結され、ゲイト
9は多層配線形成がなされた信号線3に連結されてい
る。ソース12の出力端はコンタクトを介して画素の電
極17に連結している。
According to the method as described above, one substrate for a liquid crystal device was manufactured. FIG. 14 shows the arrangement of the electrodes and the like of the liquid crystal display device. NTFT13 and PTF
T22 is provided at the intersection of the first signal line 3 and the second signal line 4. A matrix configuration using such a C / TFT is provided. The NTFT 13 is connected to the second signal line 4 via a contact at the input end of the drain 10, and the gate 9 is connected to the signal line 3 on which a multilayer wiring is formed. The output terminal of the source 12 is connected to the pixel electrode 17 via a contact.

【0068】他方、PTFT22はドレイン20の入力
端がコンタクトを介して第2の信号線4に連結され、ゲ
イト21は信号線3に、ソース18の出力端はコンタク
トを介してNTFTと同様に画素電極17に連結してい
る。かかる構造を左右、上下に繰り返すことにより、本
実施例は構成されている。
On the other hand, the PTFT 22 has an input terminal of the drain 20 connected to the second signal line 4 via a contact, a gate 21 connected to the signal line 3, and an output terminal of the source 18 connected to the pixel via a contact in the same manner as the NTFT. It is connected to the electrode 17. The present embodiment is configured by repeating such a structure left, right, up and down.

【0069】次に第二の基板として、青板ガラス上にス
パッタ法を用いて、酸化珪素膜を2000Å積層した基
板上に、やはり スパッタ法によりITO(インジュー
ム・スズ酸化膜)を形成した。このITOは室温〜15
0℃で成膜し、200〜400℃の酸素または大気中の
アニールにより成就した。また、この基板上に『実施例
1』と同様の手法を用いたカラーフィルターを形成し
て、第二の基板とした。前記基板上に、オフセット法を
用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気た
とえば窒素中にて350℃1時間焼成をおこなった。そ
の後、公知のラビング法を用いて、ポリイミド表面を改
質し、少なくとも初期において、液晶分子を一定方向に
配向させる手段を設けて第一および第二の基板とした。
Next, as a second substrate, an ITO (indium tin oxide film) was formed also by a sputtering method on a substrate in which a silicon oxide film was laminated on a blue glass plate by a sputtering method at 2000 °. This ITO is between room temperature and 15
A film was formed at 0 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or air. A color filter was formed on this substrate using the same method as in "Example 1" to obtain a second substrate. A polyimide precursor was printed on the substrate using an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere, for example, nitrogen. Thereafter, the surface of the polyimide was modified using a known rubbing method, and at least initially, means for aligning the liquid crystal molecules in a certain direction was provided to obtain first and second substrates.

【0070】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードはそのピッチが
46μmと微細なため、COG法を用いて接続をおこな
った。本実施例ではICチップ上に設けた金バンプをエ
ポキシ系の銀パラジウム樹脂で接続し、ICチップと基
板間を固着と封止を目的としたエポキシ変成アクリル樹
脂にて埋めて固定する方法を用いた。その後、外側に偏
光板を貼り、透過型の液晶表示装置を得た。
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. Since the pitch of the leads on the substrate was as fine as 46 μm, they were connected using the COG method. In this embodiment, a method is used in which gold bumps provided on an IC chip are connected with an epoxy-based silver-palladium resin, and the IC chip and the substrate are filled and fixed with an epoxy-modified acrylic resin for the purpose of fixing and sealing. Was. Thereafter, a polarizing plate was attached on the outside to obtain a transmission type liquid crystal display device.

【0071】図16に本実施例で用いた駆動波形を示
す。実施例1に用いた正弦波に代わりランプ波形を用い
た。ランプ波は構成が簡単なうえ、階調データーからΔ
tへの変換が容易な点に長所を有する。図16では、図
1と同様に、画素にかかるアナログ電圧をデジタル的に
得ることができるが、例えば、画素Aでは低い電圧なが
ら、画素に電圧がかかっている時間は長く、逆に画素B
では高い電圧がかかるものの、その時間は画素Aに比べ
て短い。このため、視覚的には画素Aと両素Bの濃淡の
差が予定したものより小さくなる場合がある。
FIG. 16 shows driving waveforms used in this embodiment. A ramp waveform was used instead of the sine wave used in the first embodiment. The ramp wave has a simple structure, and the gradation data
It has an advantage in that conversion to t is easy. In FIG. 16 , similarly to FIG. 1, the analog voltage applied to the pixel can be digitally obtained. For example, although the voltage is low at the pixel A, the time during which the voltage is applied to the pixel is long.
Although a high voltage is applied, the time is shorter than that of the pixel A. Therefore, visually, the difference in density between the pixel A and the element B may be smaller than expected.

【0072】その困難を克服するためには図17に示す
ようにVDD1とVDD2のいずれにも電圧のかからな
い時間を電圧のかかる時間に比して大きくとればよい。
例えば、その時間を電圧のかかる時間と同じだけにすれ
ば、理論的には各画素に電圧がかかる最長時間は最短時
間の3倍であり、実際には2倍程度である。さらに、図
17のように、VDD1、VDD2のいずれにも電圧の
かからない時間を電圧のかかる時間の2倍とすれば、例
えば、画素Aは、画素Bに比べて40%だけ長く電圧が
かかっているにすぎない。よって、画素の電圧とは別
に、画素にかかっている電圧による視覚的な濃淡のエラ
ーは大きく改善されうる。
In order to overcome this difficulty, as shown in FIG. 17 , the time during which no voltage is applied to both V DD1 and V DD2 may be made longer than the time during which the voltage is applied.
For example, if the time is the same as the time for applying a voltage, the maximum time for applying a voltage to each pixel is theoretically three times as long as the minimum time, and is actually about twice. Furthermore, the figure
Assuming that the time during which no voltage is applied to both V DD1 and V DD2 is twice as long as the time during which the voltage is applied, as in 17 , for example, the pixel A is applied with a voltage 40% longer than the pixel B. It's just Accordingly, the visual density error caused by the voltage applied to the pixel, besides the voltage of the pixel, can be greatly improved.

【0073】図18に本実施例によるビューファインダ
ーの構成図を示す。本実施例においては、前記方法にて
作製した液晶電気光学装置370を用いた。例えば38
4×128ドットの49,152組のTFTを50mm
角(300mm角基板から36枚の多面取り)に作成し
た液晶電気光学装置に対し通常のアナログ的な階調表示
をおこなった場合、TFTの特性ばらつきが約±10%
存在するために、16階調表示が限界であった。しかし
ながら、本発明によるデジタル階調表示をおこなった場
合、TFT素子の特性ばらつきの影響を受けにくいため
に、128階調表示まで可能になりカラー表示では2,
097,152色の多彩であり微妙な色彩の表示が実現
できている。
FIG. 18 shows a configuration diagram of the viewfinder according to the present embodiment. In this example, the liquid crystal electro-optical device 370 manufactured by the above method was used. For example, 38
4 × 128 dots of 49,152 sets of TFTs are 50 mm
When a normal analog gradation display is performed on a liquid crystal electro-optical device formed on a corner (36 sheets from a 300 mm square substrate), the variation in TFT characteristics is about ± 10%.
Due to its existence, 16 gradation display was the limit. However, when the digital gradation display according to the present invention is performed, since it is hard to be affected by the characteristic variation of the TFT element, it is possible to display up to 128 gradations.
A variety of 097 and 152 colors can be displayed in subtle colors.

【0074】『実施例3』本実施例では、図19に示す
様なプロジェクション型画像表示装置を作製したので説
明を加える。本実施例では3枚の液晶電気光学装置20
1を使用して、プロジェクション型画像表示装置用造映
部を組み立てている。その一つ一つは640×480ド
ットの構成を有し、対角4インチの中に307,200
画素を作製した。1画素当りの大きさは127μm角と
した。
[0074] In "Example 3" This example is added and a description is therefore to produce a projection type image display apparatus as shown in FIG. 19. In this embodiment, three liquid crystal electro-optical devices 20 are used.
1 is used to assemble a projection unit for a projection type image display device. Each of them has a configuration of 640 x 480 dots, and 307,200 in 4 inch diagonal.
A pixel was produced. The size per pixel was 127 μm square.

【0075】プロジェクション型画像表示装置の構成と
して、液晶電気光学装置201を光の3原色である赤・
緑・青色用に分割して設置しており、赤色フィルター2
02、緑色フィルター203、青色フィルター204
と、反射板205、プリズムミラー206、207と1
50Wのメタルハライド系光源208とフォーカス用光
学系209より構成されている。
As a configuration of the projection type image display device, the liquid crystal electro-optical device 201 is composed of three primary colors of light, red and red.
It is installed separately for green and blue, and red filter 2
02, green filter 203, blue filter 204
, Reflector 205, prism mirrors 206, 207 and 1
A 50 W metal halide light source 208 and a focusing optical system 209 are provided.

【0076】本実施例の電気光学装置に用いた液晶電気
光学装置の基板は、『実施例2』にて作製したものと同
様の工程を用い、C/MOS構成のマトリクス回路を有
する基板とした。図20に構造の概略を示す。該基板上
210に、フマル酸系高分子樹脂とネマチック液晶を6
5:35の割合で共通溶媒であるキシレンに溶解させた
混合物をダイキャスト法を用いて10μmの厚さに形成
した。その後窒素雰囲気中120℃で180分で溶媒を
取り除いて液晶分散層211を形成した。この場合、大
気圧よりも若干減圧にすると、タクトタイムの短縮がは
かれることがわかった。
The substrate of the liquid crystal electro-optical device used in the electro-optical device of the present embodiment was a substrate having a matrix circuit of a C / MOS configuration by using the same process as that manufactured in “Embodiment 2”. . FIG. 20 shows the outline of the structure. On the substrate 210, a fumaric acid-based polymer resin and a nematic liquid crystal
A mixture dissolved in xylene as a common solvent at a ratio of 5:35 was formed to a thickness of 10 μm by die casting. Thereafter, the solvent was removed in a nitrogen atmosphere at 120 ° C. for 180 minutes to form a liquid crystal dispersion layer 211. In this case, it was found that when the pressure was slightly reduced from the atmospheric pressure, the tact time could be reduced.

【0077】その後、スパッタ法によりITO(インジ
ューム・スズ酸化膜)を形成し、対向電極212を得
た。このITOは室温〜150℃で成膜した。その後印
刷法を用いて、透光性のシリコン樹脂を30μmの厚み
で塗布し、100℃で30分焼成し、液晶電気光学装置
を得た。
Thereafter, an ITO (indium tin oxide film) was formed by a sputtering method to obtain a counter electrode 212. This ITO was formed at a temperature from room temperature to 150 ° C. Thereafter, using a printing method, a translucent silicone resin was applied to a thickness of 30 μm, and baked at 100 ° C. for 30 minutes to obtain a liquid crystal electro-optical device.

【0078】本実施例に用いた駆動用ICの機能構成を
21に示す。情報電極側の構成は『実施例1』と同様
である。走査側配線406、407に接続された駆動回
路400は、ランプ波発振回路405より伝達したラン
プ波をクロックCLK408のフリップフロップ回路4
03、404で制御し、選択信号を加える。このように
して、走査線側のランプ波を情報線側のバイポーラパル
スによって、切り取るタイミングをデジタル的に電圧制
御することで、階調表示を可能にしている。
FIG. 21 shows the functional configuration of the driving IC used in this embodiment. The configuration on the information electrode side is the same as in "Example 1". The drive circuit 400 connected to the scan-side wirings 406 and 407 outputs the ramp wave transmitted from the ramp wave oscillation circuit 405 to the flip-flop circuit 4 of the clock CLK 408.
03 and 404, and a selection signal is added. In this manner, gradation display is enabled by digitally controlling the voltage at which the ramp wave on the scanning line side is cut off by the bipolar pulse on the information line side.

【0079】例えば640×480ドットの307,2
00組のTFTを300mm角に作成した液晶電気光学
装置に対し通常のアナログ的な階調表示をおこなった場
合、TFTの特性ばらつきが約±10%存在するため
に、16階調表示が限界であった。しかしながら、本発
明によるデジタル階調表示をおこなった場合、TFT素
子の特性ばらつきの影響を受けにくいために、256階
調表示まで可能になりカラー表示ではなんと16,77
7,216色の多彩であり微妙な色彩の表示が実現でき
ている。
For example, 307 × 2 of 640 × 480 dots
When a normal analog gray scale display is performed on a liquid crystal electro-optical device in which 00 sets of TFTs are formed in a 300 mm square, 16 gray scale displays are limited due to a variation in TFT characteristics of about ± 10%. there were. However, when the digital gradation display according to the present invention is performed, the display is hardly affected by the variation in the characteristics of the TFT elements, so that it is possible to display up to 256 gradations.
The display of various and subtle colors of 7,216 colors can be realized.

【0080】テレヒ映像の様なソフトを映す場合、例え
ば同一色からなる『岩』でもその微細な窪み等にあたる
光の加減から微妙に色合いが異なる。自然の色彩に近い
表示をおこなおうとした場合、16階調では困難を要
し、これらの微妙な窪みの表現には向かない。本発明に
よる階調表示によって、これらの微細な色調の変化を付
けることが可能になった。この液晶電気光学は、図19
に示したフロント型のプロジェクションテレビだけでな
く、リヤ型のプロジェクションテレビにも使用が出来
る。
In the case of displaying software such as a telescopic image, for example, even a "rock" of the same color has a slightly different color due to the degree of light corresponding to the minute depressions. In the case where a display close to natural colors is to be performed, it is difficult to perform the display with 16 gradations, and it is not suitable for expressing these subtle depressions. With the gradation display according to the present invention, it is possible to impart these minute color changes. The liquid crystal electro-optics, 19
It can be used not only for the front type projection TV shown in (1) but also for the rear type projection TV.

【0081】『実施例4』本実施例では、図22に示す
ような反射型の液晶分散型表示装置を用いて、携帯用コ
ンピューター用電気光学装置を作製したので説明を加え
る。本実施例に使用した第一の基板は、『実施例1』と
同一工程で作成した物を用いた。該基板上210に、フ
マル酸系高分子樹脂と黒色色素を15%混合させたネマ
チック液晶を65:35の割合で共通溶媒であるキシレ
ンに溶解させた混合物をダイキャスト法を用いて10μ
mの厚さに形成し、その後窒素雰囲気中120℃で18
0分溶媒を取り除いて液晶分散層211を形成した。
[0081] In "Example 4" This embodiment uses a reflective-type liquid crystal dispersion type display device as shown in FIG. 22, added and a description is therefore to produce a portable computer for an electro-optical device. The first substrate used in this example was manufactured in the same process as in "Example 1". A mixture obtained by dissolving a nematic liquid crystal in which a fumaric acid-based polymer resin and a black pigment were mixed at a ratio of 15% in xylene, which is a common solvent, in a ratio of 65:35 on the substrate 210 by a die casting method was 10 μm.
m at a temperature of 120 ° C. in a nitrogen atmosphere.
The solvent was removed for 0 minutes to form a liquid crystal dispersion layer 211.

【0082】ここで、黒色色素を用いたため、分散型液
晶表示では困難であった平面ディスプレイも、光の散乱
時(無電界時)に黒色がでて、透過時(電界印加時)に
白色を表示出来、紙上に書いた文字のような表示が可能
になっている。またこの逆の構造として、黒色色素を混
入せず、散乱時に白色を表現し、透過時に黒色を表現す
ることも可能である。ただしこの際には、以下に示す裏
面側を黒色にする必要がある。これもまた紙上に書いた
文字のような表示が可能になっている。
Here, a flat display, which was difficult in the dispersion type liquid crystal display due to the use of a black dye, appears black when scattering light (when there is no electric field) and white when transmitting (when applying an electric field). It can be displayed and can be displayed like characters written on paper. In addition, as the reverse structure, it is possible to express white when scattered and express black when transmitted without mixing a black pigment. However, in this case, the back side shown below needs to be black. This is also possible to display like characters written on paper.

【0083】その後、スパッタ法によりITO(インジ
ューム・スズ酸化膜)を形成し、対向電極212を得
た。このITOは室温〜150℃で成膜した。その後印
刷法を用いて、白色のシリコン樹脂を55μmの厚みで
塗布し、100℃で90分焼成し、液晶電気光学装置を
得た。
Thereafter, an ITO (indium tin oxide film) was formed by a sputtering method to obtain a counter electrode 212. This ITO was formed at a temperature from room temperature to 150 ° C. Thereafter, using a printing method, a white silicon resin was applied to a thickness of 55 μm and baked at 100 ° C. for 90 minutes to obtain a liquid crystal electro-optical device.

【0084】[0084]

【発明の効果】本発明では、従来のアナログ方式の階調
表示に対し、デジタル方式の階調表示をおこなうことを
特徴としている。その効果として、例えば640×40
0ドットの画素数を有する液晶電気光学装置を想定した
ばあい、合計256,000個のTFTすべての特性を
ばらつき無く作製することは、非常に困難を有し、現実
的には量産性、歩留りを考慮すると、16階調表示が限
界と考えられているのに対し印加電圧レベルを明確にす
るために、アナログ値では無く、基準電圧値を信号とし
てコントローラー側から入力し、その基準信号をTFT
に接続するタイミングをデジタル値で制御することによ
って、TFTに印加される電圧を制御することで、TF
Tの特性ばらつきをカバーする方法を本発明ではとって
いる事を特徴としていることから、明快なデジタル階調
表示が可能になっていることにある。
According to the present invention, digital gray scale display is performed in contrast to conventional analog gray scale display. The effect is, for example, 640 × 40
Assuming a liquid crystal electro-optical device having a pixel number of 0 dots, it is extremely difficult to manufacture all the characteristics of all 256,000 TFTs without variation, and in reality, mass production and yield Considering that the 16 gray scale display is considered to be the limit, in order to clarify the applied voltage level, not the analog value but the reference voltage value is input as a signal from the controller side, and the reference signal is input to the TFT.
Is controlled by a digital value, thereby controlling the voltage applied to the TFT, thereby obtaining the TF.
The present invention is characterized in that a method for covering the variation in the characteristics of T is adopted, and therefore, a clear digital gradation display is possible.

【0085】また、駆動周波数を2種類とることによっ
て、画面書換えのフレーム数を変化させることなく、明
快なデジタル階調表示が可能になっていることにある。
フレーム数の低下に伴うフリッカーの発生等が回避でき
るものである。例えば640×400ドットの256,
000組のTFTを300mm角に作成した液晶電気光
学装置に対し通常のアナログ的な階調表示をおこなった
場合、TFTの特性ばらつきが約±10%存在するため
に、16階調表示が限界であった。
Another advantage is that by using two driving frequencies, clear digital gradation display is possible without changing the number of frames for screen rewriting.
It is possible to avoid the occurrence of flicker and the like due to the decrease in the number of frames. For example, 640 × 400 dots 256,
When a normal analog gray scale display is performed on a liquid crystal electro-optical device in which 000 sets of TFTs are formed in a 300 mm square, the 16 gray scale display is limited because the variation in TFT characteristics is about ± 10%. there were.

【0086】しかしながら、本発明によるデジタル階調
表示をおこなった場合、TFT素子の特性ばらつきの影
響を受けにくいために、256階調表示まで可能になり
カラー表示ではなんと16,777,216色の多彩で
あり微妙な色彩の表示が実現できている。テレビ映像の
様なソフトを映す場合、例えば同一色からなる『岩』で
もその微細な窪み等から微妙に色合いが異なる。自然の
色彩に近い表示をおこなおうとした場合、16階調では
困難を要する。本発明による階調表示によって、これら
の微細な色調の変化を付けることが可能になった。
However, when the digital gradation display according to the present invention is performed, since it is hard to be affected by the variation in the characteristics of the TFT elements, it is possible to display up to 256 gradations, and in the color display, a variety of 16,777,216 colors can be obtained. Thus, a subtle color display can be realized. In the case of displaying software such as television images, for example, even a “rock” made of the same color has a slightly different color due to its minute dents and the like. In the case where a display close to natural colors is to be performed, difficulties are required at 16 gradations. With the gradation display according to the present invention, it is possible to impart these minute color changes.

【0087】本発明はフレーム数を変化させることなく
64階調、256階調あるいはそれ以上の階調表示がで
きることを特徴とするが、このことは、何もフレーム数
を、現在、一般に使用されている30〜60フレームに
限定することを意味するものではない。よりフレーム数
を高めて画質の向上を計ることは本発明の意図すること
と相反するものではないことは明らかであろう。
The present invention is characterized in that 64 gray scales, 256 gray scales or more gray scales can be displayed without changing the number of frames. This does not mean that the number of frames is limited to 30 to 60 frames. Obviously, increasing the number of frames to improve the image quality is not contrary to the intention of the present invention.

【0088】さらに、本発明の実施例では、シリコンを
用いたTFTを中心に説明を加えたが、ゲルマニウムを
用いたTFTも同様に使用できる。とくに、単結晶ゲル
マニウムの電子移動度は3600cm/Vs、ホール
移動度は1800cm/Vsと、単結晶シリコンの値
(電子移動度で1350cm/Vs、ホール移動度で
480cm/Vs)の特性を上回っているため、高速
動作が要求される本発明を実行する上で極めて優れた材
料である。
Further, in the embodiments of the present invention, description has been made mainly on a TFT using silicon, but a TFT using germanium can be used similarly. In particular, the electron mobility of the single crystal germanium 3600 cm 2 / Vs, the Hall mobility and 1800 cm 2 / Vs, the single crystal silicon value of (1350 cm 2 / Vs in electron mobility, 480 cm 2 / Vs in hole mobility) Because of its superior properties, it is a very excellent material for implementing the present invention that requires high-speed operation.

【0089】また、ゲルマニウムは非晶質状態から結晶
状態へ遷移する温度がシリコンに比べて低く、低温プロ
セスに向いている。また、結晶成長の際の核発生率が小
さく、したがって、一般に、多結晶成長させた場合には
大きな結晶が得られる。このようにゲルマニウムはシリ
コンと比べても遜色のない特性を有している。
Further, germanium has a lower transition temperature from an amorphous state to a crystalline state than silicon, and is suitable for a low-temperature process. In addition, the nucleation rate during crystal growth is low, and therefore, generally, large crystals are obtained when polycrystals are grown. Thus, germanium has characteristics comparable to those of silicon.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による駆動波形を示す。FIG. 1 shows a driving waveform according to the present invention.

【図2】 ネマチック液晶の電気光学特性を示す。FIG. 2 shows electro-optical characteristics of a nematic liquid crystal.

【図3】 ポリシリコンとアモルファスシリコンによる
TFTの電流電圧特性を示す。
FIG. 3 shows current-voltage characteristics of a TFT made of polysilicon and amorphous silicon.

【図4】 本発明によるマトリクス構成を示す。FIG. 4 shows a matrix configuration according to the invention.

【図5】 実施例によるマトリクス回路を示す。FIG. 5 shows a matrix circuit according to an embodiment.

【図6】 実施例による素子の平面構造を示す。FIG. 6 shows a planar structure of a device according to an example.

【図7】 実施例によるTFTのプロセスを示す。FIG. 7 illustrates a TFT process according to an embodiment.

【図8】 実施例によるTFTのプロセスを示す。FIG. 8 illustrates a TFT process according to an embodiment.

【図9】 実施例による液晶表示装置(テレビ)の構造
を示す。
FIG. 9 shows a structure of a liquid crystal display device (television) according to the embodiment.

【図10】実施例による液晶表示装置(テレビ)の構成
を示す。
FIG. 10 shows a configuration of a liquid crystal display device (television) according to an embodiment.

【図11】実施例による駆動回路のシステム構成を示
す。
FIG. 11 shows a system configuration of a drive circuit according to an embodiment.

【図12】従来例によるフレーム階調表示を示す。FIG. 12 shows a frame gradation display according to a conventional example.

【図13】実施例によるカラーフィルターの工程を示
す。
FIG. 13 shows a process of a color filter according to an example.

【図14】 実施例による素子の平面構造を示す。FIG. 14 shows a planar structure of a device according to an example.

【図15】実施例によるTFTのプロセスを示す。FIG. 15 illustrates a TFT process according to an embodiment.

【図16】本発明による他の駆動波形を示す。FIG. 16 shows another driving waveform according to the present invention.

【図17】本発明による他の駆動波形を示す。FIG. 17 shows another driving waveform according to the present invention.

【図18】実施例によるビューファインダーの構造を示
す。
FIG. 18 shows the structure of a viewfinder according to an embodiment.

【図19】実施例によるフロント型プロジェクションテ
レビの構造を示す。
FIG. 19 shows a structure of a front projection television according to an embodiment.

【図20】実施例による液晶電気光学装置を示す。FIG. 20 shows a liquid crystal electro-optical device according to an example.

【図21】実施例による駆動回路のシステム構成を示
す。
FIG. 21 shows a system configuration of a drive circuit according to an embodiment.

【図22】実施例による携帯型パソコンの構成を示す。FIG. 22 shows a configuration of a portable personal computer according to an embodiment.

【符号の説明】[Explanation of symbols]

50 ガラス基板 51 酸化珪素膜 52 珪素膜 53 レジスト 54 N型の珪素膜 55 NTFTのソース領域 56 NTFTのドレイン領域 57 P型の珪素膜 58 レジスト 59 PTFTのソース領域 60 PTFTのドレイン領域 65 酸化珪素膜 66 NTFTのゲイト電極 67 PTFTのゲイト電極 68 層間絶縁膜 79 電極用の窓 74 リード 73.75 コンタクト 77 平坦化用有機樹脂 17,71 画素電極 13 NTFT 22 PTFT 10 NTFTのソース 9 NTFTのゲイト 12 NTFTのドレイン 20 PTFTのソース 21 PTFTのゲイト 18 PTFTのドレイン 141 NTFT領域 142 PTFT領域 Reference Signs List 50 glass substrate 51 silicon oxide film 52 silicon film 53 resist 54 N-type silicon film 55 NTFT source region 56 NTFT drain region 57 P-type silicon film 58 resist 59 PTFT source region 60 PTFT drain region 65 silicon oxide film 66 gate electrode of NTFT 67 gate electrode of PTFT 68 interlayer insulating film 79 window for electrode 74 lead 73.75 contact 77 organic resin for planarization 17, 71 pixel electrode 13 NTFT 22 PTFT 10 source of NTFT 9 gate of NTFT 12 NTFT 20 PTFT source 21 PTFT gate 18 PTFT drain 141 NTFT region 142 PTFT region

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板と、 前記基板上に設けられたXからX(Nは整数)まで
の複数の情報線と、 前記基板上に設けられたYからYまでの複数の走査
線(Mは整数)と、 前記基板上にマトリクス状に設けられた複数の画素電極
と、 前記基板上に設けられた複数の薄膜トランジスタと、 を有し、 任意の前記情報線X(nは整数で、1≦n≦N)と任
意の前記走査線Y(mは整数で、1≦m≦M)の交差
部に設けられた前記薄膜トランジスタは、Pチャネル型
薄膜トランジスタとNチャネル型薄膜トランジスタとか
らなり、 前記Nチャネル型およびPチャネル型薄膜トランジスタ
のソースとドレインの一方が、該交差部に設けられた画
素電極の1つに、他方が走査線Yに、ゲート電極が情
報線Xに、それぞれ接続されている電気光学装置の駆
動方法に関し、 走査線Yのみに一定の周期で電圧変化する基準電圧値
を有する基準信号を印加する過程と、 前記過程において、XからXまでの情報線のそれぞ
れにバイポーラ信号を印加する過程と、 を有することを特徴とする電気光学装置の駆動方法。
And 1. A substrate, a plurality of scanning from X 1 provided on the substrate X N (N is an integer) and a plurality of information lines to, from Y 1 provided on the substrate to Y M A line (M is an integer), a plurality of pixel electrodes provided in a matrix on the substrate, and a plurality of thin film transistors provided on the substrate, and any of the information lines X n (n is The thin film transistor provided at the intersection of an integer, 1 ≦ n ≦ N) and any of the scanning lines Y m (m is an integer, 1 ≦ m ≦ M) includes a P-channel thin film transistor and an N-channel thin film transistor. from it, one of a source and a drain of the n-channel and P-channel type thin film transistor, to one of the pixel electrodes provided in the crossing portion, the other scanning lines Y m, the gate electrode is in the information line X n Connected to each other Relates to a drive method for an electro-optical device are the steps of applying a reference signal having a reference voltage value to the voltage changes at a constant period only to the scanning line Y m, In the above process, each of the information line from X 1 to X N Applying a bipolar signal to the electro-optical device.
【請求項2】 基板と、 前記基板上に設けられたXからX(Nは整数)まで
の複数の情報線と、 前記基板上に設けられたYからYまでの複数の走査
線(Mは整数)と、 前記基板上にマトリクス状に設けられた複数の画素電極
と、 前記基板上に設けられた複数の薄膜トランジスタと、 を有し、 任意の前記情報線X(nは整数で、1≦n≦N)と任
意の前記走査線Y(mは整数で、1≦m≦M)の交差
部に設けられた前記薄膜トランジスタは、Pチャネル型
薄膜トランジスタとNチャネル型薄膜トランジスタとか
らなり、 前記Nチャネル型およびPチャネル型薄膜トランジスタ
のソースとドレインの一方が、該交差部に設けられた画
素電極の1つに、他方が走査線Yに、ゲート電極が情
報線Xに、それぞれ接続されている電気光学装置の駆
動方法に関し、 前記走査線Yのみに、印加時間の間、そのレベルが変
動する基準信号を印加する過程と、 前記走査線Yに前記基準信号が印加されている間に、
からXまでの情報線にバイポーラ信号を、前記情
報線Xと走査線Yの交差部に設けられた画素電極に
印加される電圧の大きさに応じたタイミングで印加する
過程と、 を有することを特徴とする電気光学装置の駆動方法。
2. A substrate, a plurality of scanning from X 1 provided on the substrate X N (N is an integer) and a plurality of information lines to, from Y 1 provided on the substrate to Y M A line (M is an integer), a plurality of pixel electrodes provided in a matrix on the substrate, and a plurality of thin film transistors provided on the substrate, and any of the information lines X n (n is The thin film transistor provided at the intersection of an integer, 1 ≦ n ≦ N, and any of the scanning lines Y m (m is an integer, 1 ≦ m ≦ M) includes a P-channel thin film transistor and an N-channel thin film transistor. from it, one of a source and a drain of the n-channel and P-channel type thin film transistor, to one of the pixel electrodes provided in the crossing portion, the other scanning lines Y m, the gate electrode is in the information line X n Connected to each other During relates to a drive method for an electro-optical device are, the only scanning lines Y m, during the application time, the step of applying a reference signal whose level varies, for the reference signal to the scan line Y m is applied To
The bipolar signal information lines from X 1 to X N, the steps of applying at a timing corresponding to the magnitude of the voltage applied to the pixel electrode provided on the intersections of the information lines X n and the scan line Y m A method for driving an electro-optical device, comprising:
【請求項3】 画素電極上には、ネマチィック液晶、分
散型液晶のいずれかの液晶材料が設けられた請求項1乃
記載の電気光学装置の駆動方法。
Wherein on the pixel electrode, Nemachiikku liquid crystal, a driving method of distributed electro-optical device according to any claim 1 liquid crystal material is provided in乃<br/> optimal 2 wherein the liquid crystal.
【請求項4】 基準信号が、正弦波、余弦波、三角波、
ランプ波のいずれかであることを特徴とする請求項1も
しくは請求項2記載の電気光学装置の駆動方法。
4. The reference signal is a sine wave, a cosine wave, a triangular wave,
3. The driving method for an electro-optical device according to claim 1, wherein the driving method is one of a ramp wave.
【請求項5】 画素電極に対向して、さらに、別の基板
を有し、間に液晶材料の層を有する電気光学装置を用い
たことを特徴とする請求項1もしくは2記載の電気光学
装置の駆動方法。
5. The electro-optical device according to claim 1, further comprising another substrate facing the pixel electrode, and an electro-optical device having a liquid crystal material layer therebetween. Drive method.
JP14564291A 1991-05-20 1991-05-20 Electro-optical device and driving method thereof Expired - Lifetime JP2754290B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14564291A JP2754290B2 (en) 1991-05-20 1991-05-20 Electro-optical device and driving method thereof
US07/885,637 US5680147A (en) 1991-05-20 1992-05-19 Electro-optical device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14564291A JP2754290B2 (en) 1991-05-20 1991-05-20 Electro-optical device and driving method thereof

Publications (2)

Publication Number Publication Date
JPH0643434A JPH0643434A (en) 1994-02-18
JP2754290B2 true JP2754290B2 (en) 1998-05-20

Family

ID=15389736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14564291A Expired - Lifetime JP2754290B2 (en) 1991-05-20 1991-05-20 Electro-optical device and driving method thereof

Country Status (1)

Country Link
JP (1) JP2754290B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180219A (en) * 1985-02-06 1986-08-12 Seiko Epson Corp Driving method of liquid-crystal element
JPH0350528A (en) * 1989-07-18 1991-03-05 Nec Corp Active matrix substrate for liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180219A (en) * 1985-02-06 1986-08-12 Seiko Epson Corp Driving method of liquid-crystal element
JPH0350528A (en) * 1989-07-18 1991-03-05 Nec Corp Active matrix substrate for liquid crystal display device

Also Published As

Publication number Publication date
JPH0643434A (en) 1994-02-18

Similar Documents

Publication Publication Date Title
JP2794499B2 (en) Method for manufacturing semiconductor device
US7671827B2 (en) Electro-optical device
JP2869721B2 (en) Method for manufacturing semiconductor device
JP2676092B2 (en) Electro-optical device
JP2740886B2 (en) Electro-optical device
JP2754290B2 (en) Electro-optical device and driving method thereof
JP2754291B2 (en) Driving method of electro-optical device
JP3919198B2 (en) Television and computer equipped with electro-optical device
JP3554563B2 (en) Active display
JP3366613B2 (en) Active matrix display
JP2754293B2 (en) Driving method of electro-optical device
JP3786278B2 (en) Active display device and television, camera and computer using the same
JPH1096961A (en) Projection type display device, portable type computer and view finder
JP2006243767A (en) Liquid crystal electrooptical apparatus and its manufacturing method
JP2000330139A (en) Production of electro-optic device
JP2002277626A (en) Method for manufacturing color filter for electrooptical device, electrooptical device provided with color filter, and television using electrooptical device
JP2004334224A (en) Television
JP2001188257A (en) Electrooptical device, television and wall-hung television
JP2004310123A (en) Active type display unit, and television, camera and computer using same
JP2000292813A (en) Electro-optic device, television and wall television
JP2006323397A (en) Liquid crystal electrooptical apparatus, television, method of manufacturing liquid crystal electrooptical apparatus and method of manufacturing television
JPH0695074A (en) Method for displaying image of electro-optical device
JP2000199888A (en) Computer and viewfinder
JP2000208782A (en) Thin-film transistor, photoelectric device and its manufacture
JP2000180901A (en) Electrooptical device