JP2754293B2 - Driving method of electro-optical device - Google Patents

Driving method of electro-optical device

Info

Publication number
JP2754293B2
JP2754293B2 JP15750591A JP15750591A JP2754293B2 JP 2754293 B2 JP2754293 B2 JP 2754293B2 JP 15750591 A JP15750591 A JP 15750591A JP 15750591 A JP15750591 A JP 15750591A JP 2754293 B2 JP2754293 B2 JP 2754293B2
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
film
electro
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15750591A
Other languages
Japanese (ja)
Other versions
JPH06123872A (en
Inventor
舜平 山崎
晃 間瀬
正明 ▲ひろ▼木
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP15750591A priority Critical patent/JP2754293B2/en
Priority to US07/885,637 priority patent/US5680147A/en
Publication of JPH06123872A publication Critical patent/JPH06123872A/en
Application granted granted Critical
Publication of JP2754293B2 publication Critical patent/JP2754293B2/en
Priority to JP2000050233A priority patent/JP3366613B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の利用分野】本発明は、アクティブ型電気光学装
置、特にアクティブ型液晶電気光学装置の画像表示方法
に関するものである。本発明はアクティブ素子の1つの
入力端子にパルス電圧(デジタル信号)を加え、別の入
力端子には任意のタイミングで制御用の信号電圧(デジ
タル信号)を加えること、およびその後、パルス信号を
加えない状態で信号電圧を加えることによって、電気光
学装置の画素に任意の時間だけ電圧がかかる状態を実現
させることにより、視覚的に明確な階調レベルを設定で
きる、デジタル/デジタル方式の階調画像表示方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active electro-optical device and, more particularly, to an image display method for an active liquid crystal electro-optical device. According to the present invention, a pulse voltage (digital signal) is applied to one input terminal of an active element and a control signal voltage (digital signal) is applied to another input terminal at an arbitrary timing, and thereafter, a pulse signal is applied. By applying a signal voltage in a state where no voltage is applied, a state in which a voltage is applied to a pixel of the electro-optical device for an arbitrary time is realized, so that a visually-clear gradation level can be set. Display method.

【0002】[0002]

【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向の誘電率が異なるため、外
部の電界に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
はこの誘電率の異方性を利用して、光の透過光量または
分散量を制御することで、ON/OFFの表示をおこな
っている。
2. Description of the Related Art Liquid crystal compositions have different dielectric constants in the horizontal and vertical directions with respect to the molecular axis due to their material properties. Can be easily done. The liquid crystal electro-optical device displays ON / OFF by controlling the amount of transmitted light or the amount of dispersion by utilizing the anisotropy of the dielectric constant.

【0003】図3には、典型的な液晶材料であるネマテ
ィック液晶の電気光学特性を示す。印加電圧が小さいV
a(A点)では、透過光量はほぼ0%、Vb(B点)で
は約20%、Vc(C点)では約70%、Vd(D点)
では100%というように、電圧とともに透過光量が変
化する。つまり、A、D点のみを利用すれば、白黒の2
階調表示が、B、C点のように電気光学特性の立ち上が
り部分を利用すれば中間階調表示が可能となる。
FIG. 3 shows the electro-optical characteristics of a nematic liquid crystal, which is a typical liquid crystal material. Low applied voltage V
At a (point A), the amount of transmitted light is almost 0%, at Vb (point B), about 20%, at Vc (point C), about 70%, and at Vd (point D).
In this case, the amount of transmitted light changes with the voltage, such as 100%. In other words, if only points A and D are used, black and white 2
If the gradation display uses the rising part of the electro-optical characteristic as at points B and C, an intermediate gradation display becomes possible.

【0004】従来、TFTを利用した液晶電気光学装置
の階調表示の場合、アクティブマトリクス型の液晶電気
光学装置では、アクティブ素子として薄膜トランジスタ
(TFT)を用い、TFTのゲイト印加電圧もしくはソ
ース、ドレイン間の印加電圧を変化させてアナログ的に
液晶にかかる電圧を調整し、階調表示をおこなってい
た。
Conventionally, in the case of gradation display of a liquid crystal electro-optical device using a TFT, in an active matrix type liquid crystal electro-optical device, a thin film transistor (TFT) is used as an active element and a gate applied voltage of the TFT or a voltage between a source and a drain is applied. The voltage applied to the liquid crystal is adjusted in an analog manner by changing the applied voltage to perform gradation display.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、実際に
このような液晶電気光学装置を製造してみると、TFT
の特性のばらつきが著しく大きく、従来の階調表示方法
では16階調が限界であった。そこで全く新しい階調方
式が求められていた。
However, when actually manufacturing such a liquid crystal electro-optical device, a TFT
Characteristic is remarkably large, and the conventional gradation display method has a limit of 16 gradations. Therefore, a completely new gradation method has been demanded.

【0006】[0006]

【問題を解決するための手段】そこで、本発明では、従
来の階調表示の思想とは全く異なった階調表示の方法を
提案する。すなわち、アクティブ素子に対する2つの入
力信号を制御することにより、画素に電圧がかかる状態
を制御するものである。本発明人らは画素に一定の電圧
がかかるにしても、その時間が異なれば、視覚的には明
るさが異なって見えることを本発明人らが発見した。本
発明はその特性を積極的に利用したもので、従来にはな
い全く革新的なものである。
In view of the above, the present invention proposes a gradation display method completely different from the conventional concept of gradation display. That is, by controlling two input signals to the active element, a state in which a voltage is applied to a pixel is controlled. The present inventors have found that even when a certain voltage is applied to the pixel, the brightness looks different if the time is different. The present invention utilizes the characteristics of the present invention positively, and is a completely innovative one which has never been seen before.

【0007】図2には本発明を実施するために必要な液
晶表示装置のアクティブマトリクスの回路の例を示す。
本発明では、アクティブ素子は100nsec以下の短
時間で応答することが要求されるので、高速動作する回
路を組む必要がある。そのためには従来のようなNチャ
ネル型薄膜トランジスタ(NTFT)あるいはP型薄膜
トランジスタ(PTFT)だけでスイッチングをおこな
うのではなく、図2に示されるようにNTFTとPTF
Tを相補型に動作するように構成した、変形トランスフ
ァー・ゲイト型の回路構成を用いる必要がある。
FIG. 2 shows an example of an active matrix circuit of a liquid crystal display device necessary for implementing the present invention.
In the present invention, since the active element is required to respond in a short time of 100 nsec or less, it is necessary to form a circuit that operates at high speed. For this purpose, switching is not performed by using only an N-channel thin film transistor (NTFT) or a P-type thin film transistor (PTFT) as in the related art, but as shown in FIG.
It is necessary to use a modified transfer gate type circuit configuration in which T operates in a complementary manner.

【0008】この例では、N行M列のマトリクスが構成
されているのであるが、煩雑さをさけるために図2で
は、マトリクスのうちのn行m列の要素の近傍のみを示
してあるが、これと同じものを上下左右に展開すれば完
全なものが得られる。
In this example, a matrix of N rows and M columns is configured, but for the sake of simplicity, FIG. 2 shows only the vicinity of elements of n rows and m columns in the matrix. If you expand the same thing up, down, left and right, you will get a complete one.

【0009】図に示されるように、4つの変形トランス
ファーゲイトが描かれているが、各変形トランスファー
・ゲイトのソースはYあるいはYm+1(以下、Y線
と総称する)に接続され、また、変形トランスファー・
ゲイトのゲイトはXあるいはXn+1(以下、X線と
総称する)に接続されている。また、変形トランスファ
ー・ゲイトのドレインは液晶画素Zn,m、Z
n,m+1、Zn+1,m、Zn+1,m+1に接続さ
れている。変形トンスファー・ゲイトにおいて、NTF
TとPTFTは対称なので、その位置は入れ替わっても
よい。また、図では示されていないが、画素のキャパシ
タと並列に人為的にキャパシタを挿入してもよい。この
とき挿入されたキャパシタは自然放電によって、がその
電圧が低下する減少を抑える効果を有する。キャパシタ
の容量としては、画素の容量の数〜100倍程度、好ま
しくは10倍以下が望ましい。なぜならば、過剰な容量
の存在は、本発明の目的とし、特徴とするところの高速
動作を妨げるからである。
[0009] As shown in the figure, four modified transfer gates are depicted, and the source of each modified transfer gate is connected to Ym or Ym + 1 (hereinafter collectively referred to as Y line). Deformation transfer
The gate of the gate is connected to Xn or Xn + 1 (hereinafter collectively referred to as X-ray). The drains of the modified transfer gate are liquid crystal pixels Zn , m , Z
n, m + 1 , Zn + 1, m , Zn + 1, m + 1 . NTF at the modified Tonsfar Gate
Since T and PTFT are symmetric, their positions may be interchanged. Although not shown in the figure, a capacitor may be artificially inserted in parallel with the capacitor of the pixel. At this time, the inserted capacitor has an effect of suppressing a decrease in voltage due to spontaneous discharge. The capacitance of the capacitor is desirably several times to approximately 100 times the capacitance of the pixel, and preferably 10 times or less. The reason for this is that the existence of an excessive capacity prevents the high-speed operation, which is the object of the present invention and is a feature of the present invention.

【0010】次に、このような回路を用いた場合の回路
の動作例を図1を用いて説明する。以下、VYm、V
Xnとは、それぞれ、Y、Xに加えられる電位を意
味し、また、VZn,mとは、図2中に示される液晶画
素Zn,mのTFT側の電位を意味する。簡単のため
に、液晶画素の対向電極の電位を0Vとすれば、V
Zn, は、すなわち、液晶画素に印加される電圧を意
味する。
Next, an example of operation of a circuit using such a circuit will be described with reference to FIG. Hereinafter, V Ym , V
The Xn, respectively, means the potential applied to the Y m, X n, also, V Zn, and m, the liquid crystal pixel Z n shown in FIG. 2, means the TFT side of the potential of the m. For simplicity, if the potential of the counter electrode of the liquid crystal pixel is set to 0 V, V
Zn, m means a voltage applied to a liquid crystal pixel.

【0011】まず、Y線に、図1に示されるような矩
形パルスを印加する。そして、このパルスが続いている
間に、それぞれのX線には、図に示すように、極性の反
転するパルス信号(以下、バイポーラ・パルスという)
が、意図的に任意のタイミングで印加される。
[0011] First, the Y 1 line, applying a rectangular pulse as shown in FIG. Then, while this pulse continues, each X-ray is provided with a pulse signal (hereinafter, referred to as a bipolar pulse) whose polarity is inverted as shown in the figure.
Is intentionally applied at an arbitrary timing.

【0012】このとき、液晶画素Zn,m、Z
n,m+1、Zn+1,m、Zn+1,m+1に注目し
てみると、いずれの画素にも電圧は印加されないことが
わかる。これは、YにもYm+1にも電圧が供給され
ていないからである。この段階で、なんらかの電圧が印
加される可能性のある画素は、第1列の画素、すなわ
ち、Z11、Z21、..ZN1である。ついで、Y
に同様な矩形パルスが印加され、それぞれのX線には、
また、バイポーラ・パルスが印加される。このときには
第2列の画素に電圧が印加され、第2列の画像が得られ
る。
At this time, the liquid crystal pixels Zn , m , Z
Looking at n, m + 1 , Zn + 1, m , and Zn + 1, m + 1 , it is understood that no voltage is applied to any of the pixels. This voltage also Y m + 1 to Y m is because not supplied. At this stage, the pixels to which any voltage may be applied are the pixels in the first column, that is, Z 11 , Z 21 ,. . Z N1 . Then Y 2
A similar rectangular pulse is applied to each X-ray,
Also, a bipolar pulse is applied. At this time, a voltage is applied to the pixels in the second column, and an image in the second column is obtained.

【0013】このようにして、順々に電圧が印加され、
やがて、Yに矩形パルスが印加される。そして、やは
りX線にはバイポーラ・パルスが印加される。このと
き、それぞれのX線に印加されるパルスのタイミング
(開始時間)は同じではない。例えば、XにはX
n+1より早くパルスが印加される。パルスが印加され
た瞬間に画素のキャパシターは充電され、画素は電圧の
かかった状態となる。その結果として、画素Zn,m
は画素Zn+1,mより先に電圧がかかる。ここでは、
液晶画素のキャパシターの充電に要する時間を無視して
いるが、実際に、TFTとキャパシターの時定数はせい
ぜい、数nsecであり、これに対し、バイポーラ・パ
ルスの幅は数100nsecであるので、十分に無視で
きる。この画素に電圧のかかった状態は、Yの矩形パ
ルスが切られた後に、全てのX線にバイポーラ・パルス
が印加されることによって中断される。すなわち、この
とき、いずれのY線にも電圧は印加されていないので、
画素に蓄えられた電荷は放出され、画素の電圧はゼロと
なる。
In this way, voltages are applied one after another,
Eventually, the rectangular pulse is applied to the Y m. Then, a bipolar pulse is applied to the X-ray. At this time, the timing (start time) of the pulse applied to each X-ray is not the same. For example, Xn has X
A pulse is applied earlier than n + 1 . At the moment the pulse is applied, the capacitor of the pixel is charged and the pixel is energized. As a result, a voltage is applied to the pixel Zn , m before the pixel Zn + 1, m . here,
Although the time required to charge the capacitor of the liquid crystal pixel is neglected, the time constant of the TFT and the capacitor is actually several nsec at most, whereas the width of the bipolar pulse is several hundred nsec. Can be ignored. Took state of voltage to the pixels, after the rectangular pulse of the Y m is turned off, is interrupted by the bipolar pulse is applied to all the X-ray. That is, at this time, since no voltage is applied to any of the Y lines,
The electric charge stored in the pixel is released, and the voltage of the pixel becomes zero.

【0014】次にYm+1にパルス電圧が印加される。
そして、やはりX線にはバイポーラ・パルスが印加され
る。そのときには、Ym+1には電圧が印加されている
ので図に示すように画素Zn,m+1とZ
n+1,m+1に電荷が蓄積され、それぞれある時間電
圧状態が継続する。
Next, a pulse voltage is applied to Ym + 1 .
Then, a bipolar pulse is applied to the X-ray. At that time, since a voltage is applied to Y m + 1 , the pixels Zn , m + 1 and Z
Electric charges are accumulated in n + 1 and m + 1, and the voltage state continues for a certain time, respectively.

【0015】このようにして、Yまで電圧が順々に印
加されてゆき、1画面(フレームともいう)が形成され
る。このとき注意しなければならないことは、各列ごと
に画像が順々に現れ、そして、次の列の画像が現れると
消えてゆくといういわゆるダイナミック・モードで画像
が表示されることである。しかしながら、例えばトラン
スファー・ゲイトにダイオードを直列に接続することに
よって、電荷の喪失を防ぎ、結果として、通常のアクテ
ィブマトリクスのごとき、スタティック・モードとする
ことは可能である。また、例えば、液晶画素に並列に、
強誘電体でできたキャパシタを接続し、強誘電体の静電
特性のヒステリシスを利用することによって液晶画素の
電荷を保持することも可能である。
[0015] In this way, the voltage until Y M is Yuki is applied in sequence, one screen (also referred to as frame) is formed. At this time, it should be noted that the images are displayed in a so-called dynamic mode in which the images appear one after another in each column, and disappear when the image in the next column appears. However, by connecting a diode in series with the transfer gate, for example, it is possible to prevent loss of charge and consequently to a static mode, such as a normal active matrix. Also, for example, in parallel with the liquid crystal pixels,
It is also possible to connect a capacitor made of a ferroelectric material and retain the charge of the liquid crystal pixel by utilizing the hysteresis of the electrostatic characteristics of the ferroelectric material.

【0016】以上の例で明らかになったように、階調表
示をおこなうことができるが、階調の精度は、Y線に印
加される信号電圧の時間幅をバイポーラパルスの幅でわ
ったものと同程度であると考えられる。1画面の形成に
要する時間は、通常30msec程度である。図1の例
では、1画面の時間とはYに電圧が印加されてから、
に電圧が印加され、再び、Yに電圧が印加される
までの時間である。1画面の時間を30msecとし、
M=480、すなわち、480列の線を有するディスプ
レー装置の場合で、256階調を達成するには、バイポ
ーラ・パルスは250nsecでなければならない。
As is apparent from the above example, gradation display can be performed. The gradation accuracy is obtained by dividing the time width of the signal voltage applied to the Y line by the width of the bipolar pulse. It is considered to be about the same. The time required to form one screen is usually about 30 msec. In the example of FIG. 1, since a voltage is applied to the Y 1 is a single screen of the time,
Y M voltage is applied to, again, a time until a voltage is applied to the Y 1. 30 msec for one screen,
In the case of a display device having M = 480, ie, 480 rows of lines, the bipolar pulse must be 250 nsec to achieve 256 gray levels.

【0017】また、以上の説明では、わかりやすくする
ために、信号のゼロレベルと電圧レベルを明確にした
が、これは液晶等の電気光学材料あるいはTFTのしき
い値電圧以下であるか、以上であるかという問題だけで
あるので、絶対に電圧がゼロである必要はない。また、
上記説明において、電圧とは任意の点の電位を基準とし
た相対的な物理量であるので、パルスは逆の極性を持つ
ものであっても構わないことは明らかであろう。さら
に、画素の対向電極に適当なオフセット電圧を加えても
構わない。また、以上の例では、画面は1行づつ順に走
査されていったが、最初に1行目、3行目、5行目とい
うように走査したのち、2行目、4行目、6行目という
ように走査する、いわゆる飛び越し走査方も可能である
ことはいうまでもない。
In the above description, for simplicity, the zero level and the voltage level of the signal are clarified. However, the signal level is equal to or lower than the threshold voltage of an electro-optical material such as a liquid crystal or a TFT. It is not absolutely necessary that the voltage be zero, since only the question of Also,
In the above description, since the voltage is a relative physical quantity with reference to the potential at an arbitrary point, it is apparent that the pulse may have an opposite polarity. Further, an appropriate offset voltage may be applied to the counter electrode of the pixel. Further, in the above example, the screen is scanned in order of one line at a time. However, first, the first line, the third line, the fifth line, and the like are scanned, and then the second line, the fourth line, and the sixth line are scanned. Needless to say, a so-called interlaced scanning method in which scanning is performed like eyes is also possible.

【0018】[0018]

【実施例】『実施例1』 本実施例では図2に示すよう
な回路構成を用いた液晶表示装置を用いて、壁掛けテレ
ビを作製したので、その説明を行う。またその際のTF
Tは、レーザーアニールを用いた多結晶シリコンとし
た。
[Embodiment 1] In this embodiment, a wall-mounted television was manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. The TF at that time
T is polycrystalline silicon using laser annealing.

【0019】この回路構成に対応する実際の電極等の配
置構成を1つの画素について、図4に示している。ま
ず、本実施例で使用する液晶パネルの作製方法を図5
よび図6を使用して説明する。図5(A)において、石
英ガラス以外の高価でない700℃以下、例えば約60
0℃の熱処理に耐え得るガラス50上にマグネトロンR
F(高周波)スパッタ法を用いてブロッキング層51と
しての酸化珪素膜を1000〜3000Åの厚さに作製
する。プロセス条件は酸素100%雰囲気、成膜温度1
5℃、出力400〜800W、圧力0.5Paとした。
ターゲットに石英または単結晶シリコンを用いた成膜速
度は30〜100Å/分であった。
FIG. 4 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration for one pixel. First, FIG. 5 Contact a manufacturing method of a liquid crystal panel used in this embodiment
This will be described with reference to FIG. In FIG. 5 (A), a non- expensive material other than quartz glass is 700 ° C. or less, for example, about 60 ° C.
Magnetron R on glass 50 that can withstand heat treatment at 0 ° C.
A silicon oxide film as the blocking layer 51 is formed to a thickness of 1000 to 3000 ° by using F (high frequency) sputtering. Process conditions are 100% oxygen atmosphere, film formation temperature 1
The temperature was 5 ° C., the output was 400 to 800 W, and the pressure was 0.5 Pa.
The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min.

【0020】この上にシリコン膜をプラズマCVD法に
より珪素膜52を作製した。成膜温度は250℃〜35
0℃で行い本実施例では320℃とし、モノシラン(S
iH)を用いた。モノシラン(SiH)に限らず、
ジシラン(Si)またトリシラン(Si
を用いてもよい。これらをPCVD装置内に3Paの圧
力で導入し、13.56MHzの高周波電力を加えて成
膜した。この際、高周波電力は0.02〜0.10W/
cmが適当であり、本実施例では0.055W/cm
を用いた。また、モノシラン(SiH)の流量は2
0SCCMとし、その時の成膜速度は約120Å/分で
あった。PTFTとNTFTとのスレッシュホールド電
圧(Vth)に概略同一に制御するため、ホウ素をジボ
ランを用いて1×1015〜1×1018cm−3の濃
度として成膜中に添加してもよい。またTFTのチャネ
ル領域となるシリコン層の成膜にはこのプラズマCVD
だけでなく、スパッタ法、減圧CVD法を用いても良
く、以下にその方法を簡単に述べる。
A silicon film 52 was formed thereon by a plasma CVD method. The film formation temperature is from 250 ° C to 35
At 0 ° C., the temperature was set to 320 ° C. in this embodiment, and monosilane (S
iH 4 ) was used. Not limited to monosilane (SiH 4 )
Disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 )
May be used. These were introduced into a PCVD apparatus at a pressure of 3 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.02 to 0.10 W /
cm 2 is appropriate, and in this embodiment, 0.055 W / cm
2 was used. The flow rate of monosilane (SiH 4 ) is 2
At 0 SCCM, the deposition rate at that time was about 120 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT substantially the same, boron may be added at a concentration of 1 × 10 15 to 1 × 10 18 cm −3 using diborane during the film formation. The plasma CVD is used to form a silicon layer to be a channel region of a TFT.
In addition, a sputtering method or a low pressure CVD method may be used, and the method will be briefly described below.

【0021】スパッタ法で行う場合、スパッタ前の背圧
を1×10−5Pa以下とし、単結晶シリコンをターゲ
ットとして、アルゴンに水素を20〜80%混入した雰
囲気で行った。例えばアルゴン20%、水素80%とし
た。成膜温度は150℃、周波数は13.56MHz、
スパッタ出力は400〜800W、圧力は0.5Paで
あった。
When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 −5 Pa or less, and single crystal silicon is used as a target in an atmosphere in which hydrogen is mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The deposition temperature is 150 ° C., the frequency is 13.56 MHz,
The sputter output was 400-800 W and the pressure was 0.5 Pa.

【0022】減圧気相法で形成する場合、結晶化温度よ
りも100〜200℃低い450〜550℃、例えば5
30℃でジシラン(Si)またはトリシラン(S
)をCVD装置に供給して成膜した。反応炉内
圧力は30〜300Paとした。成膜速度は50〜25
0Å/分であった。PTFTとNTFTとのスレッシュ
ホールド電圧(Vth)に概略同一に制御するため、ホ
ウ素をジボランを用いて1×1015〜1×1018
−3の濃度として成膜中に添加してもよい。
In the case of forming by a reduced pressure gas phase method, 450 to 550 ° C. lower than the crystallization temperature by 100 to 200 ° C., for example, 5 to 50 ° C.
At 30 ° C., disilane (Si 2 H 6 ) or trisilane (S
i 3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. Film formation rate is 50-25
0 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is changed to 1 × 10 15 to 1 × 10 18 c using diborane.
It may be added during film formation as a concentration of m- 3 .

【0023】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を7×10
19cm−3以下、好ましくは1×1019cm−3
下とすることが望ましいが、少なすぎると、バックライ
トによりオフ状態のリーク電流が増加してしまうため、
この濃度を選択した。この酸素濃度が高いと、結晶化さ
せにくく、レーザーアニール温度を高くまたはレーザー
アニール時間を長くしなければならない。水素は4×1
20cm−3であり、珪素4×1022cm−3とし
て比較すると1原子%であった。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. In order to promote crystallization, the oxygen concentration should be 7 × 10
It is desirable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. However, if the amount is too small, the off-state leakage current increases due to the backlight.
This concentration was chosen. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be lengthened. Hydrogen is 4 × 1
It was 0 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0024】また、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を7×1019cm−3
以下、好ましくは1×1019cm−3以下とし、ピク
セル構成するTFTのチャネル形成領域のみに酸素をイ
オン注入法により5×1020〜5×1021cm−3
となるように添加してもよい。上記方法によって、アモ
ルファス状態の珪素膜を500〜5000Å、本実施例
では1000Åの厚さに成膜した。
In order to promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3.
Hereafter, preferably, it is set to 1 × 10 19 cm −3 or less, and oxygen is ion-implanted only in a channel formation region of a TFT forming a pixel to 5 × 10 20 to 5 × 10 21 cm −3.
You may add so that it may become. By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 °, in this example, 1000 °.

【0025】その後、図5(B)に示すように、フォト
レジスト53をマスクP1を用いてソース・ドレイン領
域のみ開孔したパターンを形成した。その上に、プラズ
マCVD法によりn型の活性層となる珪素膜54を作製
した。成膜温度は250℃〜350℃で行い本実施例で
は320℃とし、モノシラン(SiH)とモノシラン
ベースのフォスフィン(PH)3%濃度のものを用い
た。これらをPCVD装置内5Paの圧力でに導入し、
13.56MHzの高周波電力を加えて成膜した。この
際、高周波電力は0.05〜0.20W/cmが適当
であり、本実施例では0.120W/cmを用いた。
Thereafter, as shown in FIG. 5B, a pattern was formed by opening only the source / drain regions of the photoresist 53 using the mask P1. A silicon film 54 serving as an n-type active layer was formed thereon by a plasma CVD method. The film formation temperature was from 250 ° C. to 350 ° C. In this example, the film formation temperature was 320 ° C., and monosilane (SiH 4 ) and monosilane-based phosphine (PH 3 ) having a concentration of 3% were used. These are introduced into the PCVD apparatus at a pressure of 5 Pa,
A film was formed by applying a high frequency power of 13.56 MHz. At this time, the high-frequency power is suitably 0.05~0.20W / cm 2, in this embodiment using 0.120W / cm 2.

【0026】この方法によって出来上がったn型シリコ
ン層の比導電率は2×10−1〔Ωcm−1〕程度とな
った。膜厚は50Åとした。その後リフトオフ法を用い
て、レジスト53を除去し、ソース・ドレイン領域5
5、56を形成した。(図5(C))
The specific conductivity of the n-type silicon layer formed by this method was about 2 × 10 −1 [Ωcm −1 ]. The film thickness was 50 °. Thereafter, the resist 53 is removed by a lift-off method, and the source / drain region 5 is removed.
5, 56 were formed. (FIG. 5 (C))

【0027】同様のプロセスを用いて、p型の活性層を
形成した。その際の導入ガスは、モノシラン(Si
)とモノシランベースのジボラン(B)5%
濃度のものを用いた。これらをPCVD装置内に4Pa
の圧力導入し、13.56MHzの高周波電力を加え
て成膜した。この際、高周波電力は0.05〜0.20
W/cmが適当であり、本実施例では0.120W/
cmを用いた。この方法によって出来上がったp型シ
リコン層の比導電率は5×10−2〔Ωcm−1〕程度
となった。膜厚は50Åとした。(図5(C))その後
N型領域と同様にリフトオフ法を用いて、ソース・ドレ
イン領域59、60を形成した。その後、マスクP3を
用いて珪素膜52をエッチング除去し、Nチャネル型薄
膜トランジスタ用アイランド領域63とPチャネル型薄
膜トランジスタ用アイランド領域64を形成した。(図
5(D))
Using a similar process, a p-type active layer was formed. The gas introduced at that time is monosilane (Si
H 4 ) and monosilane-based diborane (B 2 H 6 ) 5%
Concentrations were used. These are placed in a PCVD apparatus at 4 Pa.
Was introduced at a pressure of, it was formed by adding 13.56MHz high frequency power. At this time, the high frequency power is 0.05 to 0.20.
W / cm 2 is appropriate, and in this embodiment, it is 0.120 W / cm 2.
cm 2 was used. The specific conductivity of the p-type silicon layer completed by this method was about 5 × 10 −2 [Ωcm −1 ]. The film thickness was 50 °. (FIG. 5 (C)) Thereafter, source / drain regions 59 and 60 were formed by a lift-off method as in the case of the N-type region. Thereafter, the silicon film 52 was removed by etching using the mask P3 to form an N-channel type thin film transistor island region 63 and a P-channel thin film transistor island region 64. (Figure
5 (D))

【0028】その後XeClエキシマレーザーを用い
て、ソース・ドレイン・チャネル領域をレーザーアニー
ルすると同時に、活性層にレーザードーピングを行なっ
た。この時のレーザーエネルギーは、閾値エネルギーが
130mJ/cmで、膜厚全体が溶融するには220
mJ/cmが必要となる。しかし、最初から220m
J/cm以上のエネルギーを照射すると、膜中に含ま
れる水素が急激に放出されるために、膜の破壊が起き
る。そのために低エネルギーで最初に水素を追い出した
後に溶融させる必要がある。本実施例では最初150m
J/cmで水素の追い出しを行なった後、230mJ
/cmで結晶化をおこなった。
After that, using a XeCl excimer laser, the source / drain / channel regions were laser-annealed, and at the same time, the active layer was laser-doped. At this time, the laser energy has a threshold energy of 130 mJ / cm 2 and is 220 220 for melting the entire film thickness.
mJ / cm 2 is required. However, 220m from the beginning
When energy of J / cm 2 or more is irradiated, hydrogen contained in the film is rapidly released, so that the film is destroyed. For this purpose, it is necessary to first displace hydrogen and then melt it with low energy. In this embodiment, first 150 m
After purging hydrogen at J / cm 2 , 230mJ
/ Cm 2 was crystallized.

【0029】アニールにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レーザラ
マン分光により測定すると単結晶の珪素のピーク522
cm−1より低周波側にシフトしたピークが観察され
る。それの見掛け上の粒径は半値巾から計算すると、5
0〜500Åとなっているが、実際はこの結晶性の高い
領域は多数あってクラスタ構造を有し、各クラスタ間は
互いに珪素同志で結合(アンカリング)がされた構造の
被膜を形成させることができた。
By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. Single crystal silicon peak 522 measured by laser Raman spectroscopy
A peak shifted to a lower frequency side than cm −1 is observed. Its apparent particle size, calculated from the half width, is 5
However, in practice, there are a number of regions having high crystallinity, each having a cluster structure, and a film having a structure in which each cluster is bonded to each other by silicon (anchoring) is formed. did it.

【0030】結果として、被膜は実質的にグレインバウ
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGB
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度(μh)=10〜200cm
/VSec、電子移動度(μe)=15〜300cm
/VSecが得られる。
As a result, the coating exhibits a state substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through the anchored locations between the clusters, so-called GB
Carrier mobility higher than that of polycrystalline silicon that clearly exists. That is, hole mobility (μh) = 10 to 200 cm
2 / VSec, electron mobility (μe) = 15-300 cm
2 / VSec is obtained.

【0031】この上に酸化珪素膜をゲイト絶縁膜として
500〜2000Å例えば1000Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
On top of this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0032】この後、この上側にリンが1〜5×10
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSiまたはWSiとの多層膜を形成し
た。これを第4のフォトマスクP4にてパターニングし
て図5(E)を得た。NTFT用のゲイト電極66、P
TFT用のゲイト電極67を形成した。例えばチャネル
長7μm、ゲイト電極としてリンドープ珪素を0.2μ
m、その上にモリブデンを0.3μmの厚さに形成し
た。(図5(E))
Thereafter, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This was patterned using a fourth photomask P4 to obtain FIG. Gate electrode 66 for NTFT, P
A gate electrode 67 for a TFT was formed. For example, a channel length is 7 μm, and phosphorus-doped silicon is 0.2 μm as a gate electrode.
m, and molybdenum was formed thereon to a thickness of 0.3 μm. (FIG. 5E)

【0033】また、ゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第4のフォトマスク69
にてパターニング後、その表面を陽極酸化することで、
セルファライン工法が適用可能なため、ソース・ドレイ
ンのコンタクトホールをよりゲートに近い位置に形成す
ることが出来るため、移動度、スレッシュホールド電圧
の低減からさらにTFTの特性を上げることができる。
When aluminum (Al) is used as a gate electrode material, the aluminum is used as a fourth photomask 69.
After patterning in, by anodizing the surface,
Since the self-alignment method can be applied, the source and drain contact holes can be formed at positions closer to the gate, so that the mobility and threshold voltage can be further reduced, and the characteristics of the TFT can be further improved.

【0034】かくすると、400℃以上にすべての工程
で温度を加えることがなくC/TFTを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。
Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is very suitable for the large-screen liquid crystal display device of the present invention.

【0035】図6(A)において、層間絶縁物68を前
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はLPCVD法、光CVD
法、常圧CVD法を用いてもよい。例えば0.2〜0.
6μmの厚さに形成し、その後、第5のフォトマスクP
5を用いて電極用の窓79を形成した。(図6(A))
その後、さらに、これら全体にアルミニウムを0.3μ
mの厚みにスパッタ法により形成し第6のフォトマスク
P6を用いてリード74およびコンタクト73、75を
作製した(図6(B))後、表面を平坦化用有機樹脂7
7例えば透光性ポリイミド樹脂を塗布形成し、再度の電
極穴あけを第7のフォトマスクP7にて行った。(図6
(C))さらに、これら全体にITO(インジウム酸化
錫)を0.1μmの厚みにスパッタ法により形成し第8
のフォトマスクP8を用いて画素電極71を形成した。
このITOは室温〜150℃で成膜し、200〜400
℃の酸素または大気中のアニールにより成就した。(図
6(D))
In FIG . 6A, a silicon oxide film was formed on the interlayer insulator 68 by the above-described sputtering method. This silicon oxide film is formed by LPCVD, optical CVD
Or a normal pressure CVD method. For example, 0.2-0.
6 μm thick, and then a fifth photomask P
5 was used to form an electrode window 79. (FIG. 6 (A))
Then, further, 0.3 μm of aluminum
After forming a lead 74 and contacts 73 and 75 using a sixth photomask P6 with a thickness of m (FIG. 6B) , the surface is flattened by an organic resin 7 for planarization.
7 For example, a translucent polyimide resin was applied and formed, and the electrode drilling was performed again using the seventh photomask P7. (FIG. 6
(C)) Further, an ITO (indium tin oxide) is formed on the entire surface to a thickness of 0.1 μm by a sputtering method.
The pixel electrode 71 was formed using the photomask P8.
This ITO is formed at room temperature to 150 ° C.
Fulfilled by annealing in oxygen at 0 ° C or in air. (Figure
6 (D))

【0036】得られたTFTの電気的な特性はPTFT
で移動度は40(cm/Vs)、Vthは−5.9
(V)で、NTFTで移動度は80(cm/Vs)、
Vthは5.0(V)であった。
The electrical characteristics of the obtained TFT are PTFT
And the mobility is 40 (cm 2 / Vs) and the Vth is −5.9.
(V), the mobility of NTFT is 80 (cm 2 / Vs),
Vth was 5.0 (V).

【0037】上記の様な方法に従って作製された液晶電
気光学装置用の一方の基板を得ることか出来た。
One substrate for a liquid crystal electro-optical device manufactured according to the above method was obtained.

【0038】この液晶表示装置の電極等の配置の様子を
図4に示している。Nチャネル型薄膜トランジスタとP
チャネル型薄膜トランジスタとを第1の信号線3と第2
の信号線4のとの交差部に設けられている。このような
C/TFTを用いたマトリクス構成を有せしめた。NT
FTは、ドレイン10の入力端のコンタクトを介し第2
の信号線4に連結され、ゲイト9は第1の信号線3に連
結されている。ソース12の出力端はコンタクトを介し
て画素の電極17に連結している。
FIG. 4 shows the arrangement of the electrodes and the like of the liquid crystal display device. N-channel type thin film transistor and P
The channel type thin film transistor is connected to the first signal line 3 and the second signal line.
At the intersection with the signal line 4. A matrix configuration using such a C / TFT is provided. NT
The FT is connected to the second terminal through the contact at the input terminal of the drain 10.
And the gate 9 is connected to the first signal line 3. The output terminal of the source 12 is connected to the pixel electrode 17 via a contact.

【0039】他方、PTFTはドレイン20の入力端が
コンタクトを介して第2の信号線4に連結され、ゲイト
21は信号線3に、ソース18の出力端はコンタクトを
介してNTFTと同様に画素電極17に連結している。
かかる構造を左右、上下に繰り返すことにより、640
×480、1280×960といった大画素の液晶表示
装置とすることができる。本実施例では1920×40
0とした。この様にして第1の基板を得た。
On the other hand, in the PTFT, the input terminal of the drain 20 is connected to the second signal line 4 via a contact, the gate 21 is connected to the signal line 3, and the output terminal of the source 18 is connected to the pixel via the contact in the same manner as the NTFT. It is connected to the electrode 17.
By repeating such a structure left and right, up and down, 640
A liquid crystal display device having a large pixel size such as × 480 or 1280 × 960 can be obtained. In this embodiment, 1920 × 40
0 was set. Thus, a first substrate was obtained.

【0040】他方の基板の作製方法を図に示す。ガラ
ス基板上にポリイミドに黒色顔料を混合したポリイミド
樹脂をスピンコート法を用いて1μmの厚みに成膜し、
第9のフォトマスクP9を用いてブラックストライプ8
1を作製した。(図7(A))その後、赤色顔料を混合
したポリイミド樹脂をスピンコート法を用いて1μmの
厚みに成膜し、第10のフォトマスクP10を用いて赤
色フィルター83を作製した。(図7(B))同様にし
てマスクP11、P12を使用し、緑色フィルター85
および青色フィルター86を作製した。これらの作製中
各フィルターは350℃にて窒素中で60分の焼成を行
なった。(図7(C))その後、やはりスピンコート法
を用いて、レベリング層89を透明ポリイミドを用いて
制作した。(図7(D))
FIG. 7 shows a method for manufacturing the other substrate. A polyimide resin obtained by mixing a black pigment with polyimide is formed on a glass substrate to a thickness of 1 μm using a spin coating method,
Black stripe 8 using ninth photomask P9
1 was produced. (FIG. 7A) Thereafter, a polyimide resin mixed with a red pigment was formed into a film having a thickness of 1 μm by spin coating, and a red filter 83 was manufactured using a tenth photomask P10. (FIG. 7B) Similarly, using the masks P11 and P12, the green filter 85 is used.
And a blue filter 86 were produced. During the production, each filter was fired at 350 ° C. in nitrogen for 60 minutes. (FIG. 7 (C)) Thereafter, the leveling layer 89 was formed using a transparent polyimide, also by using the spin coating method. (FIG. 7 (D))

【0041】その後、これら全体にITO(インジュー
ム酸化錫)を0.1μmの厚みにスパッタ法により形成
し第5のフォトマスクP13を用いて共通電極90を形
成した。このITOは室温〜150℃で成膜し、200
〜300℃の酸素または大気中のアニールにより成就
し、第2の基板を得た。(図7(E))
Thereafter, ITO (indium tin oxide) was formed on the entire surface to a thickness of 0.1 μm by sputtering, and a common electrode 90 was formed using a fifth photomask P13. This ITO is deposited at room temperature to 150 ° C.
This was achieved by annealing in oxygen or air at ~ 300 ° C to obtain a second substrate. (FIG. 7E)

【0042】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けた。
A polyimide precursor was printed on the substrate by using an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. Thereafter, a known rubbing method was used to modify the surface of the polyimide, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided.

【0043】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードにTAB形状の
駆動ICと共通信号、電位配線を有するPCBを接続
し、外側に偏光板を貼り、透過型の液晶電気光学装置を
得た。これと冷陰極管を3本配置した後部照明装置、テ
レビ電波を受信するチューナーを接続し、壁掛けテレビ
として完成させた。従来のCRT方式のテレビと比べ
て、平面形状の装置となったために、壁等に設置するこ
とも出来るようになった。この液晶テレビの動作は図1
に示したものと、実質的に同等な信号を液晶画素に印加
することにより確認された。
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having a common signal and potential wiring were connected to leads on the substrate, and a polarizing plate was attached on the outside to obtain a transmissive liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold cathode tubes were arranged, and a tuner for receiving TV radio waves to complete a wall-mounted TV. Compared to a conventional CRT system television, the device has a flat shape, so that it can be installed on a wall or the like. The operation of this LCD TV is shown in FIG.
Were confirmed by applying a signal substantially equivalent to that shown in FIG.

【0044】『実施例2』本実施例では、対角1インチ
を有する液晶電気光学装置を用いた、ビデオカメラ用ビ
ューファインダーを作製し、本発明を実施したので説明
を加える。
[Embodiment 2] In this embodiment, a viewfinder for a video camera using a liquid crystal electro-optical device having a diagonal of 1 inch is manufactured, and the present invention is implemented.

【0045】本実施例では、画素数が387×128の
構成にして、低温プロセスによる高移動度TFTを用い
た素子を形成し、ビューファインダーを構成した。本実
施例で使用する液晶表示装置の基板上のアクティブ素子
の配置の様子を図4に示し図4のA−A’断面およびB
−B’断面を示す作製プロセスを図に描く。
In this embodiment, a viewfinder was formed by forming a device using a high mobility TFT by a low-temperature process with a configuration of 387 × 128 pixels. FIG. 4 shows the arrangement of the active elements on the substrate of the liquid crystal display device used in this embodiment, and FIG.
FIG. 8 illustrates a manufacturing process showing a section taken along the line -B '.

【0046】図(A)において、安価な、700℃以
下、例えば約600℃の熱処理に耐え得るガラス50上
にマグネトロンRF(高周波)スパッタ法を用いてブロ
ッキング層としての酸化珪素膜を1000〜3000Å
の厚さに作製する。プロセス条件は酸素100%雰囲
気、成膜温度15℃、出力400〜800W、圧力0.
5Paとした。ターゲットに石英または単結晶シリコン
を用いた成膜速度は30〜100Å/分であった。
[0046] In FIG. 8 (A), the inexpensive, 700 ° C. or less, for example, a silicon oxide film as a blocking layer using magnetron RF (radio frequency) sputtering method on the glass 50 capable of withstanding heat treatment at about 600 ° C. 1000 to 3000Å
To a thickness of The process conditions are a 100% oxygen atmosphere, a film forming temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.
5 Pa was set. The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min.

【0047】この上にシリコン膜をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si)またはトリシラン(Si
)をCVD装置に供給して成膜した。反応炉内圧力は
30〜300Paとした。成膜速度は50〜250Å/
分であった。PTFTとNTFTとのスレッシュホール
ド電圧(Vth)に概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm−3
の濃度として成膜中に添加してもよい。
On this, a silicon film was formed by LPCVD (low pressure gas phase), sputtering or plasma CVD. When formed by the reduced pressure gas phase method, the temperature is 1
450-550 ° C lower by 00-200 ° C, for example 530 ° C
With disilane (Si 2 H 6 ) or trisilane (Si 3 H
8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. The deposition rate is 50-250 ° /
Minutes. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is used in a concentration of 1 × 10 15 to 1 × 10 18 cm −3 by using diborane.
May be added during the film formation.

【0048】スパッタ法で行う場合、スパッタ前の背圧
を1×10−5Pa以下とし、単結晶シリコンをターゲ
ットとして、アルゴンに水素を20〜80%混入した雰
囲気で行った。例えばアルゴン20%、水素80%とし
た。成膜温度は150℃、周波数は13.56MHz、
スパッタ出力は400〜800W、圧力は0.5Paで
あった。
In the case of performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 −5 Pa or less, and a single crystal silicon was used as a target in an atmosphere containing 20 to 80% of hydrogen mixed with argon. For example, argon was 20% and hydrogen was 80%. The deposition temperature is 150 ° C., the frequency is 13.56 MHz,
The sputter output was 400-800 W and the pressure was 0.5 Pa.

【0049】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH
)またはジシラン(Si)を用いた。これらを
PCVD装置内に導入し、13.56MHzの高周波電
力を加えて成膜した。
When a silicon film is formed by a plasma CVD method, the temperature is set to, for example, 300 ° C., and monosilane (SiH
4 ) or disilane (Si 2 H 6 ) was used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.

【0050】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。この酸素濃度が高いと、結晶化させにくく、熱アニ
ール温度を高くまたは熱アニール時間を長くしなければ
ならない。また少なすぎると、バックライトによりオフ
状態のリーク電流が増加してしまう。そのため4×10
19〜4×1021cm−3の範囲とした。水素は4×
1020cm−3であり、珪素4×1022cm−3
して比較すると1原子%であった。
The coating formed by these methods is:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. If the oxygen concentration is high, crystallization is difficult, and the thermal annealing temperature must be increased or the thermal annealing time must be increased. If the amount is too small, the leakage current in the off state increases due to the backlight. Therefore 4 × 10
The range was 19 to 4 × 10 21 cm −3 . Hydrogen is 4x
It was 10 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0051】上記方法によって、アモルファス状態の珪
素膜を500〜5000Å、例えば1500Åの厚さに
作製の後、450〜700℃の温度にて12〜70時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて600℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニールされる。即ち、成膜時はアモルファス構造を
有し、また水素は単に混入しているのみである。
After a silicon film in an amorphous state is formed to a thickness of 500 to 5000 °, for example, 1500 ° by the above method, heat treatment is performed at 450 to 700 ° C. for 12 to 70 hours in a non-oxide atmosphere at a medium temperature. For example, it was kept at a temperature of 600 ° C. in a hydrogen atmosphere. Since a silicon oxide film having an amorphous structure is formed on the substrate surface below the silicon film, no specific nucleus is present in this heat treatment, and the whole is uniformly heat-annealed. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【0052】アニールにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レーザラ
マン分光により測定すると単結晶の珪素のピーク522
cm−1より低周波側にシフトしたピークが観察され
る。それの見掛け上の粒径は半値巾から計算すると、5
0〜500Åとマイクロクリスタルのようになっている
が、実際はこの結晶性の高い領域は多数あってクラスタ
構造を有し、各クラスタ間は互いに珪素同志で結合(ア
ンカリング)がされたセミアモルファス構造の被膜を形
成させることができた。
By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. Single crystal silicon peak 522 measured by laser Raman spectroscopy
A peak shifted to a lower frequency side than cm −1 is observed. Its apparent particle size, calculated from the half width, is 5
Although it is like a microcrystal having a size of 0 to 500 °, there are actually a large number of regions having high crystallinity and a cluster structure, and a semi-amorphous structure in which each cluster is bonded to each other by silicon (anchoring). Could be formed.

【0053】結果として、被膜は実質的にグレインバウ
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGB
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度(μh)=10〜200cm
/VSec、電子移動度(μe)=15〜300cm
/VSecが得られる。
As a result, the coating exhibits a state that can be said to be substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through the anchored locations between the clusters, so-called GB
Carrier mobility higher than that of polycrystalline silicon that clearly exists. That is, hole mobility (μh) = 10 to 200 cm
2 / VSec, electron mobility (μe) = 15-300 cm
2 / VSec is obtained.

【0054】他方、上記の如き中温でのアニールではな
く、900〜1200℃の高温アニールにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリ
ア(障壁)を作ってそこでのキャリアの移動を阻害して
しまう。結果として10cm/Vsec以上の移動度
がなかなか得られないのが実情である。即ち、本実施例
ではかくの如き理由により、セミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いてい
る。
On the other hand, if the film is polycrystallized by annealing at a high temperature of 900 to 1200 ° C. instead of annealing at the medium temperature as described above, segregation of impurities in the film occurs due to solid phase growth from nuclei. Impurities such as oxygen, carbon, and nitrogen increase, and the mobility in the crystal is large. However, a barrier (barrier) is formed in GB to hinder the movement of carriers there. As a result, a mobility of 10 cm 2 / Vsec or more cannot be easily obtained. That is, in this embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.

【0055】図(A)において、珪素膜を第1のフォ
トマスクにてフォトエッチングを施し、NTFT用の
領域13(チャネル巾20μm)を図面のA−A’断面
側に、PTFT用の領域22をB−B’断面側に作製し
た。
[0055] In FIG. 8 (A), the subjected to photo-etching silicon film at a first photomask, the A-A 'cross-sectional side region 13 (channel width 20 [mu] m) figures for NTFT, area for PTFT No. 22 was formed on the BB 'cross section side.

【0056】この上に酸化珪素膜をゲイト絶縁膜として
500〜2000Å例えば1000Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0057】この後、この上側にリンが1〜5×10
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSiまたはWSiとの多層膜を形成し
た。これを第2のフォトマスクにてパターニングして
(B)を得た。NTFT用のゲイト電極9、PTF
T用のゲイト電極21を形成した。本実施例では、NT
FT用チャネル長は10μm、PTFT用チャネル長は
7μm、ゲイト電極としてリンドープ珪素を0.2μ
m、その上にモリブデンを0.3μmの厚さに形成し
た。
After this, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This is patterned in the second photomask was obtained FIG 8 (B). Gate electrode 9 for NTFT, PTF
A gate electrode 21 for T was formed. In this embodiment, NT
The channel length for FT is 10 μm, the channel length for PTFT is 7 μm, and phosphorus-doped silicon is 0.2 μm as a gate electrode.
m, and molybdenum was formed thereon to a thickness of 0.3 μm.

【0058】図(C)において、PTFT用のソース
18、ドレイン20に対し、ホウ素を1〜5×1015
cm−2のドーズ量でイオン注入法により添加した。
[0058] In FIG. 8 (C), the source 18 for the PTFT, to drain 20, 1~5 × 10 15 boron
It was added by ion implantation at a dose of cm −2 .

【0059】次に図(D)の如く、フォトレジスト6
1をフォトマスクを用いて形成した。NTFT用のソ
ース10、ドレイン12としてリンを1〜5×1015
cm−2のドーズ量でイオン注入法により添加した。
[0059] As next of FIG. 8 (D), the photoresist 6
1 was formed using a photomask. Source 10 for NTFT, 1 to 5 × 10 15 phosphorus as drain 12
It was added by ion implantation at a dose of cm −2 .

【0060】また、ゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第2のフォトマスクに
てパターニング後、その表面を陽極酸化することで、セ
ルファライン工法が適用可能なため、ソース・ドレイン
のコンタクトホールをよりゲートに近い位置に形成する
ことが出来るため、移動度、スレッシュホールド電圧の
低減からさらにTFTの特性を上げることができる。
When aluminum (Al) is used as a gate electrode material, after patterning it with a second photomask and then anodic oxidizing the surface, the self-alignment method can be applied. Since the drain contact hole can be formed at a position closer to the gate, the characteristics of the TFT can be further improved from the reduction of the mobility and the threshold voltage.

【0061】次に、600℃にて10〜50時間再び加
熱アニールを行った。NTFTのソース10、ドレイン
12、PTFTのソース18、ドレイン20を不純物を
活性化してP、Nとして作製した。またゲイト電極
21、9下にはチャネル形成領域19、11がセミアモ
ルファス半導体として形成されている。
Next, heat annealing was performed again at 600 ° C. for 10 to 50 hours. The source 10 and the drain 12 of the NTFT and the source 18 and the drain 20 of the PTFT were formed as P + and N + by activating impurities. Channel formation regions 19 and 11 are formed below the gate electrodes 21 and 9 as semi-amorphous semiconductors.

【0062】かくすると、セルフアライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくC/TFTを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。
In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, even though it is a self-aligned system. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and this is a process very suitable for the large pixel liquid crystal display device of the present invention.

【0063】本実施例では熱アニールは図(A)、
(D)で2回行った。しかし図(A)のアニールは求
める特性により省略し、双方を図(D)のアニールに
より兼ね製造時間の短縮を図ってもよい。図(E)に
おいて、層間絶縁物65を前記したスパッタ法により酸
化珪素膜の形成として行った。この酸化珪素膜の形成は
LPCVD法、光CVD法、常圧CVD法を用いてもよ
い。例えば0.2〜0.6μmの厚さに形成し、その
後、フォトマスクを用いて電極用の窓66を形成し
た。さらに、図(F)に示す如くこれら全体にアルミ
ニウムをスパッタ法により形成し、リード71、および
コンタクト72をフォトマスクを用いて作製した後、
表面を平坦化用有機樹脂69例えば透光性ポリイミド樹
脂を塗布形成し、再度の電極穴あけをフォトマスクに
て行った。
[0063] Thermal annealing in this embodiment FIG. 8 (A), the
(D) was performed twice. However omitted by annealing obtaining characteristics of FIG. 8 (A), the both may be shortened in doubles by annealing manufacturing time in FIG. 8 (D) a. In FIG. 8 (E), was performed as formation of a silicon oxide film by a sputtering method with the interlayer insulator 65. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it was formed to a thickness of 0.2 to 0.6 μm, and then a window 66 for an electrode was formed using a photomask. Further, as shown in FIG. 8 (F), aluminum is formed on the whole by sputtering, and leads 71 and contacts 72 are formed using a photomask.
The surface was coated with an organic resin 69 for flattening, for example, a translucent polyimide resin, and the electrode was drilled again using a photomask.

【0064】2つのTFTを相補型構成とし、かつその
出力端を液晶装置の一方の画素の電極を透明電極として
それに連結するため、スパッタ法によりITO(インジ
ューム・スズ酸化膜)を形成した。それをフォトマスク
によりエッチングし、電極17を構成させた。このI
TOは室温〜150℃で成膜し、200〜400℃の酸
素または大気中のアニールにより成就した。かくの如く
にしてNTFT13とPTFT22と透明導電膜の電極
17とを同一ガラス基板50上に作製した。(図8
(G))得られたTFTの電気的な特性はPTFTで移
動度は20(cm/Vs)、Vthは−5.9(V)
で、NTFTで移動度は40(cm/Vs)、Vth
は5.0(V)であった。
An ITO (indium tin oxide film) was formed by a sputtering method so that the two TFTs had a complementary structure, and their output terminals were connected to the electrodes of one pixel of the liquid crystal device as transparent electrodes. It was etched using a photomask to form the electrode 17. This I
TO was formed at room temperature to 150 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or atmosphere. In this manner, the NTFT 13, the PTFT 22, and the electrode 17 of the transparent conductive film were formed on the same glass substrate 50. (FIG. 8
(G)) The electrical characteristics of the obtained TFT are PTFT, the mobility is 20 (cm 2 / Vs), and the Vth is −5.9 (V).
In the NTFT, the mobility is 40 (cm 2 / Vs), and Vth
Was 5.0 (V).

【0065】上記の様な方法に従って液晶装置用の一方
の基板を作製した。この液晶表示装置の電極等の配置の
様子を図4に示している。このようなC/TFTを用い
たマトリクス構成を有せしめた。
One substrate for a liquid crystal device was manufactured according to the method described above. FIG. 4 shows the arrangement of the electrodes and the like of the liquid crystal display device. A matrix configuration using such a C / TFT is provided.

【0066】次に第二の基板として、青板ガラス上にス
パッタ法を用いて、酸化珪素膜を2000Å積層した基
板上に、やはり スパッタ法によりITO(インジュー
ム・スズ酸化膜)を形成した。このITOは室温〜15
0℃で成膜し、200〜400℃の酸素または大気中の
アニールにより成就した。また、この基板上に『実施例
1』と同様の手法を用いたカラーフィルターを形成し
て、第二の基板とした。
Next, as a second substrate, an ITO (indium tin oxide film) was formed also by a sputtering method on a substrate in which a silicon oxide film was laminated by 2000 ° on a blue plate glass by a sputtering method. This ITO is between room temperature and 15
A film was formed at 0 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or air. A color filter was formed on this substrate using the same method as in "Example 1" to obtain a second substrate.

【0067】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けて第一および第二の基板とした。
A polyimide precursor was printed on the substrate by an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere, for example, nitrogen. Thereafter, the surface of the polyimide was modified using a known rubbing method, and at least initially, means for aligning the liquid crystal molecules in a certain direction was provided to obtain first and second substrates.

【0068】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードはそのピッチが
46μmと微細なため、COG法を用いて接続をおこな
った。本実施例ではICチップ上に設けた金バンプをエ
ポキシ系の銀パラジウム樹脂で接続し、ICチップと基
板間を固着と封止を目的としたエポキシ変成アクリル樹
脂にて埋めて固定する方法を用いた。その後、外側に偏
光板を貼り、透過型の液晶表示装置を得た。
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. Since the pitch of the leads on the substrate was as fine as 46 μm, they were connected using the COG method. In this embodiment, a method is used in which gold bumps provided on an IC chip are connected with an epoxy-based silver-palladium resin, and the IC chip and the substrate are filled and fixed with an epoxy-modified acrylic resin for the purpose of fixing and sealing. Was. Thereafter, a polarizing plate was attached on the outside to obtain a transmission type liquid crystal display device.

【0069】この液晶表示装置は、図1に示されるもの
と実質的に同等な信号駆動によって動作が確かめられ
た。
The operation of this liquid crystal display device was confirmed by signal driving substantially equivalent to that shown in FIG.

【0070】例えば384×128ドットの49,15
2組のTFTを50mm角(300mm角基板から36
枚の多面取り)に作成した液晶電気光学装置に対し通常
のアナログ的な階調表示を行った場合、TFTの特性ば
らつきが約±10%存在するために、16階調表示が限
界であった。しかしながら、本発明によるデジタル階調
表示をおこなった場合、TFT素子の特性ばらつきの影
響を受けにくいために、128階調表示まで可能になり
カラー表示では2,097,152色の多彩であり微妙
な色彩の表示が実現できている。
For example, 384 × 128 dots 49, 15
Two sets of TFTs are placed in a 50 mm square (36 mm from a 300 mm square substrate).
When a normal analog gray scale display is performed on a liquid crystal electro-optical device prepared in a multi-panel display, 16 gray scale display is the limit because there is about ± 10% variation in TFT characteristics. . However, when the digital gradation display according to the present invention is performed, since it is hard to be affected by the characteristic variation of the TFT element, it is possible to display up to 128 gradations, and in the color display, 2,097,152 colors are various and delicate. Color display has been realized.

【0071】テレビ映像の様なソフトを映す場合、例え
ば同一色からなる『岩』でもその微細な窪み等にあたる
光の加減から微妙に色合いが異なる。自然の色彩に近い
表示を行おうとした場合、16階調では困難を要し、こ
れらの微妙な窪みの表現には向かない。本発明による階
調表示によって、これらの微細な色調の変化を付けるこ
とが可能になった。
In the case of displaying software such as a television image, for example, even a "rock" of the same color has a slightly different color due to the degree of light corresponding to the minute depressions. When an attempt is made to display a color close to the natural colors, it is difficult to perform the display with 16 gradations, and it is not suitable for expressing these subtle depressions. With the gradation display according to the present invention, it is possible to impart these minute color changes.

【0072】『実施例3』 本実施例では図2に示すよ
うな回路構成を用いた液晶表示装置を用いて、壁掛けテ
レビを作製したので、その説明を行う。またその際のT
FTは、レーザーアニールを用いた多結晶シリコンとし
た。
Example 3 In this example, a wall-mounted television was manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. 2, and a description thereof will be given. Also T at that time
FT was polycrystalline silicon using laser annealing.

【0073】以下では、TFT部分の作製方法について
図9にしたがって記述する。図(A)において、石英
ガラス等の高価でない700℃以下、例えば約600℃
の熱処理に耐え得るガラス100上にマグネトロンRF
(高周波)スパッタ法を用いてブロッキング層101と
しての酸化珪素膜を1000〜3000Åの厚さに作製
する。プロセス条件は酸素100%雰囲気、成膜温度1
5℃、出力400〜800W、圧力0.5Paとした。
ターゲットに石英または単結晶シリコンを用いた成膜速
度は30〜100Å/分であった。
Hereinafter, a method for manufacturing a TFT portion will be described with reference to FIG. In FIG. 9 (A), the following 700 ° C. less expensive such as quartz glass, for example, about 600 ° C.
Magnetron RF on glass 100 that can withstand heat treatment
A silicon oxide film as the blocking layer 101 is formed to a thickness of 1000 to 3000 ° by using (high frequency) sputtering. Process conditions are 100% oxygen atmosphere, film formation temperature 1
The temperature was 5 ° C., the output was 400 to 800 W, and the pressure was 0.5 Pa.
The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min.

【0074】この上にシリコン膜をプラズマCVD法に
より珪素膜102を作製した。成膜温度は250℃〜3
50℃で行い本実施例では320℃とし、モノシラン
(SiH)を用いた。モノシラン(SiH)に限ら
ず、ジシラン(Si)またトリシラン(Si
)を用いてもよい。これらをPCVD装置内に3Pa
の圧力で導入し、13.56MHzの高周波電力を加え
て成膜した。この際、高周波電力は0.02〜0.10
W/cmが適当であり、本実施例では0.055W/
cmを用いた。また、モノシラン(SiH)の流量
は20SCCMとし、その時の成膜速度は約120Å/
分であった。PTFTとNTFTとのスレッシュホール
ド電圧(Vth)を概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm−3
の濃度として成膜中に添加してもよい。またTFTのチ
ャネル領域となるシリコン層の成膜にはこのプラズマC
VDだけでなく、スパッタ法、減圧CVD法を用いても
良く、以下にその方法を簡単に述べる。
A silicon film 102 was formed thereon by a plasma CVD method. Film formation temperature is 250 ° C-3
In this example, the temperature was set to 320 ° C., and monosilane (SiH 4 ) was used. Not only monosilane (SiH 4 ) but also disilane (Si 2 H 6 ) and trisilane (Si 3 H
8 ) may be used. These are placed in a PCVD apparatus at 3 Pa.
And a high frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.02 to 0.10
W / cm 2 is appropriate, and in this embodiment, 0.055 W / cm 2
cm 2 was used. The flow rate of monosilane (SiH 4 ) was set to 20 SCCM, and the deposition rate at that time was about 120 ° /
Minutes. In order to control the threshold voltage (Vth) between the PTFT and the NTFT to be substantially the same, boron is used in a concentration of 1 × 10 15 to 1 × 10 18 cm −3 by using diborane.
May be added during the film formation. The plasma C is used for forming a silicon layer to be a channel region of the TFT.
Not only VD but also a sputtering method and a low pressure CVD method may be used, and the method will be briefly described below.

【0075】スパッタ法で行う場合、スパッタ前の背圧
を1×10−5Pa以下とし、単結晶シリコンをターゲ
ットとして、アルゴンに水素を20〜80%混入した雰
囲気で行った。例えばアルゴン20%、水素80%とし
た。成膜温度は150℃、周波数は13.56MHz、
スパッタ出力は400〜800W、圧力は0.5Paで
あった。
In the case of performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 −5 Pa or less, and a single crystal silicon was used as a target in an atmosphere in which hydrogen was mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The deposition temperature is 150 ° C., the frequency is 13.56 MHz,
The sputter output was 400-800 W and the pressure was 0.5 Pa.

【0076】減圧気相法で形成する場合、結晶化温度よ
りも100〜200℃低い450〜550℃、例えば5
30℃でジシラン(Si)またはトリシラン(S
)をCVD装置に供給して成膜した。反応炉内
圧力は30〜300Paとした。成膜速度は50〜25
0Å/分であった。PTFTとNTFTとのスレッシュ
ホールド電圧(Vth)を概略同一に制御するため、ホ
ウ素をジボランを用いて1×1015〜1×1018
−3の濃度として成膜中に添加してもよい。
In the case of forming by a reduced pressure gas phase method, 450 to 550 ° C. lower by 100 to 200 ° C. than the crystallization temperature, for example, 5
At 30 ° C., disilane (Si 2 H 6 ) or trisilane (S
i 3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. Film formation rate is 50-25
0 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is used to form 1 × 10 15 to 1 × 10 18 c using diborane.
It may be added during film formation as a concentration of m- 3 .

【0077】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を7×10
19cm−3以下、好ましくは1×1019cm−3
下とすることが望ましいが、少なすぎると、バックライ
トによりオフ状態のリーク電流が増加してしまうため、
この濃度を選択した。この酸素濃度が高いと、結晶化さ
せにくく、レーザーアニール温度を高くまたはレーザー
アニール時間を長くしなければならない。水素は4×1
20cm−3であり、珪素4×1022cm−3とし
て比較すると1原子%であった。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. In order to promote crystallization, the oxygen concentration should be 7 × 10
It is desirable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. However, if the amount is too small, the off-state leakage current increases due to the backlight.
This concentration was chosen. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be lengthened. Hydrogen is 4 × 1
It was 0 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0078】また、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を7×1019cm−3
以下、好ましくは1×1019cm−3以下とし、ピク
セル構成するTFTのチャネル形成領域のみに酸素をイ
オン注入法により5×1020〜5×1021cm−3
となるように添加してもよい。上記方法によって、アモ
ルファス状態の珪素膜を500〜5000Å、本実施例
では1000Åの厚さに成膜した。
In order to further promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3.
Hereafter, preferably, it is set to 1 × 10 19 cm −3 or less, and oxygen is ion-implanted only in a channel formation region of a TFT forming a pixel to 5 × 10 20 to 5 × 10 21 cm −3.
You may add so that it may become. By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 °, in this example, 1000 °.

【0079】その後、フォトレジスト103をマスクP
1を用いてNTFTのソース・ドレイン領域となるべき
領域のみ開孔したパターンを形成した。そして、レジス
ト103をマスクとして、リンイオンをイオン注入法に
より、2×1014〜5×1016cm−2、好ましく
は2×1016cm−2だけ、注入し、n型不純物領域
104を形成した。その後、レジスト103は除去され
た。
After that, the photoresist 103 is
Using No. 1, a pattern was formed in which only the region to be the source / drain region of the NTFT was opened. Using the resist 103 as a mask, phosphorus ions are implanted by ion implantation at a dose of 2 × 10 14 to 5 × 10 16 cm −2 , preferably 2 × 10 16 cm −2 to form the n-type impurity region 104. . After that, the resist 103 was removed.

【0080】同様に、レジスト105を塗布し、マスク
P3を用いて、PTFTのソース・ドレイン領域となる
べき領域のみ開孔したパターンを形成した。そして、レ
ジスト105をマスクとして、p型の不純物領域を形成
した。不純物としては、ホウソを用い、やはりイオン注
入法を用いて、2×1014〜5×1016cm−2
好ましくは2×1016cm−2だけ、不純物を導入し
た。このようにして。図(B)を得た。
Similarly, a resist 105 was applied, and a pattern was formed using a mask P3 in which only the regions to be the source / drain regions of the PTFT were opened. Then, using the resist 105 as a mask, a p-type impurity region was formed. As an impurity, boron is used, and an ion implantation method is used, and 2 × 10 14 to 5 × 10 16 cm −2 ,
Preferably, an impurity is introduced only by 2 × 10 16 cm −2 . Like this. To give 9 a (B).

【0081】その後、珪素膜102上に、厚さ50〜3
00nm、例えば、100nmの酸化珪素被膜107
を、上記のRFスパッタ法によって形成した。そして、
XeClエキシマレーザーを用いて、ソース・ドレイン
・チャネル領域をレーザーアニールによって、結晶化・
活性化した。この時のレーザーエネルギーは、閾値エネ
ルギーが130mJ/cmで、膜厚全体が溶融するに
は220mJ/cmが必要となる。しかし、最初から
220mJ/cm以上のエネルギーを照射すると、膜
中に含まれる水素が急激に放出されるために、膜の破壊
が起きる。そのために低エネルギーで最初に水素を追い
出した後に溶融させる必要がある。本実施例では最初1
50mJ/cmで水素の追い出しを行なった後、23
0mJ/cmで結晶化をおこなった。(図9(C))
らに、レーザーアニール終了後は酸化珪素膜107は
取り去った。
After that, a thickness of 50 to 3
00 nm, for example, 100 nm silicon oxide film 107
Was formed by the above-mentioned RF sputtering method. And
Using a XeCl excimer laser, the source, drain and channel regions are crystallized by laser annealing.
Activated. At this time, the threshold energy of the laser energy is 130 mJ / cm 2 , and 220 mJ / cm 2 is required to melt the entire film thickness. However, when an energy of 220 mJ / cm 2 or more is irradiated from the beginning, hydrogen contained in the film is rapidly released, and the film is destroyed. For this purpose, it is necessary to first displace hydrogen and then melt it with low energy. In this embodiment, first
After purging hydrogen at 50 mJ / cm 2 , 23
Crystallization was performed at 0 mJ / cm 2 . (FIG. 9 (C))
Et al., After the end of laser annealing was removed silicon oxide film 107 is.

【0082】その後、フォトマスクP3によって、アイ
ランド状のNTFT領域111とPTFT領域112を
形成した。この上に酸化珪素膜108をゲイト絶縁膜と
して500〜2000Å例えば1000Åの厚さに形成
した。これはブロッキング層としての酸化珪素膜の作製
と同一条件とした。この成膜中に弗素を少量添加し、ナ
トリウムイオンの固定化をさせてもよい。
Thereafter, an NTFT region 111 and a PTFT region 112 in an island shape were formed using a photomask P3. On this, a silicon oxide film 108 was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0083】この後、この上側にリンが1〜5×10
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSiまたはWSiとの多層膜を形成し
た。これを第4のフォトマスクP4にてパターニングし
て図(D)を得た。NTFT用のゲイト電極109、
PTFT用のゲイト電極110を形成した。例えばチャ
ネル長7μm、ゲイト電極としてリンドープ珪素を0.
2μm、その上にモリブデンを0.3μmの厚さに形成
した。
Thereafter, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This is patterned in the fourth photomask P4 was obtained FIG 9 (D). A gate electrode 109 for NTFT,
A gate electrode 110 for PTFT was formed. For example, a channel length is 7 μm, and phosphorus-doped silicon is used as a gate electrode in 0.1 μm.
2 μm, and molybdenum was formed thereon with a thickness of 0.3 μm.

【0084】また、ゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第4のフォトマスクP4
にてパターニング後、その表面を陽極酸化することで、
セルファライン工法が適用可能なため、ソース・ドレイ
ンのコンタクトホールをよりゲートに近い位置に形成す
ることが出来るため、移動度、スレッシュホールド電圧
の低減からさらにTFTの特性を上げることができる。
In the case where aluminum (Al) is used as the gate electrode material, it is used as the fourth photomask P4.
After patterning in, by anodizing the surface,
Since the self-alignment method can be applied, the source and drain contact holes can be formed at positions closer to the gate, so that the mobility and threshold voltage can be further reduced, and the characteristics of the TFT can be further improved.

【0085】かくすると、400℃以上にすべての工程
で温度を加えることがなくC/TFTを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。
Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is very suitable for the large-screen liquid crystal display device of the present invention.

【0086】図(E)において、層間絶縁物113を
前記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はLPCVD法、光CVD
法、常圧CVD法を用いてもよい。例えば0.2〜0.
6μmの厚さに形成し、その後、第5のフォトマスクP
5を用いて電極用の窓117を形成した。その後、さら
に、これら全体にアルミニウムを0.3μmの厚みにス
パッタ法により形成し第6のフォトマスクP6を用いて
リード116およびコンタクト114、115を作製し
その後、表面を平坦化用有機樹脂119、例えば透
光性ポリイミド樹脂を塗布形成し、再度の電極穴あけを
第7のフォトマスクP7にて行った。さらに、これら全
体にITO(インジウム酸化錫)を0.1μmの厚みに
スパッタ法により形成し第8のフォトマスクP8を用い
て画素電極118を形成した。このITOは室温〜15
0℃で成膜し、200〜400℃の酸素または大気中の
アニールにより成就した。(図9(F))
[0086] In FIG. 9 (E), was performed as formation of a silicon oxide film by a sputtering method with the interlayer insulator 113. This silicon oxide film is formed by LPCVD, optical CVD
Or a normal pressure CVD method. For example, 0.2-0.
6 μm thick, and then a fifth photomask P
5 was used to form a window 117 for an electrode. Thereafter, aluminum was further formed to a thickness of 0.3 μm on the whole by sputtering, and leads 116 and contacts 114 and 115 were formed using a sixth photomask P6 . As after, for planarizing the surface organic resin 119, for example, a light-transmitting polyimide resin is formed by coating, was electrodes drilling again in a seventh photomask P7. Furthermore, ITO (indium tin oxide) was formed on the entire surface to a thickness of 0.1 μm by a sputtering method, and a pixel electrode 118 was formed using an eighth photomask P8. This ITO is between room temperature and 15
A film was formed at 0 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or air. (FIG. 9 (F))

【0087】得られたTFTの電気的な特性はPTFT
で移動度は35(cm/Vs)、Vthは−5.9
(V)で、NTFTで移動度は90(cm/Vs)、
Vthは4.8(V)であった。
The electrical characteristics of the obtained TFT are PTFT
And the mobility is 35 (cm 2 / Vs) and the Vth is −5.9.
(V), the mobility of NTFT is 90 (cm 2 / Vs),
Vth was 4.8 (V).

【0088】上記の様な方法に従って作製された液晶電
気光学装置用の一方の基板を得ることが出来た。他方の
基板の作製方法は実施例1と同じであるので省略する。
その後、前記第一の基板と第二の基板によって、ネマチ
ック液晶組成物を挟持し、周囲をエポキシ性接着剤にて
固定した。基板上のリードにTAB形状の駆動ICと共
通信号、電位配線を有するPCBを接続し、外側に偏光
板を貼り、透過型の液品電気光学装置を得た。これと冷
陰極管を3本配置した後部照明装置、テレビ電波を受信
するチューナーを接続し、壁掛けテレビとして完成させ
た。従来のCRT方式のテレビと比べて、平面形状の装
置となったために、壁等に設置することも出来るように
なった。この液晶テレビの動作は図1に示したものと、
実質的に同等な信号を液晶画素に印加することにより確
認された。
One substrate for a liquid crystal electro-optical device manufactured according to the above method was obtained. The method for fabricating the other substrate is the same as that in the first embodiment, and will not be described.
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having a common signal and a potential wiring were connected to leads on the substrate, and a polarizing plate was adhered on the outside to obtain a transmissive liquid product electro-optical device. This was connected to a rear lighting device in which three cold cathode tubes were arranged, and a tuner for receiving TV radio waves to complete a wall-mounted TV. Compared to a conventional CRT system television, the device has a flat shape, so that it can be installed on a wall or the like. The operation of this LCD television is the same as that shown in FIG.
This was confirmed by applying substantially equivalent signals to the liquid crystal pixels.

【0089】[0089]

【発明の効果】本発明では、従来のアナログ方式の階調
表示に対し、デジタル方式の階調表示を行うことを特徴
としている。その効果として、例えば640×400ド
ットの画素数を有する液晶電気光学装置を想定したばあ
い、合計256,000個のTFTすべての特性をばら
つき無く作製することは、非常に困難を有し、現実的に
は量産性、歩留りを考慮すると、16階調表示が限界と
考えられているのに対し、本発明のように、全くアナロ
グ的な信号を加えることなく純粋にデジタル制御のみで
階調表示することにより、256階調表示以上の階調表
示が可能となった。完全なデジタル表示であるので、T
FTの特性ばらつきによる階調の曖昧さは全くなくな
り、したがって、TFTのばらつきが少々あっても、極
めて均質な階調表示が可能であった。したがって、従来
はばらつきの少ないTFTを得るために極めて歩留りが
悪かったのに対し、本発明によって、TFTの歩留りが
さほど問題とされなくなったため、液晶装置の歩留りは
向上し、作製コストも著しく抑えることができた。
The present invention is characterized in that digital gray scale display is performed in contrast to the conventional analog gray scale display. As an effect, assuming a liquid crystal electro-optical device having a number of pixels of 640 × 400 dots, for example, it is very difficult to manufacture all the 256,000 TFTs without variation in characteristics. In consideration of mass productivity and yield, 16-gradation display is considered to be the limit. However, as in the present invention, gradation display is performed purely by digital control without adding analog signals at all. By doing so, gray scale display of 256 gray scale display or more is possible. Since it is a complete digital display,
The ambiguity of the gradation due to the variation in the characteristics of the FT was completely eliminated. Therefore, even if the variation in the TFT was slight, a very uniform gradation display was possible. Therefore, while the yield has been extremely low in order to obtain a TFT having a small variation, the yield of the TFT is no longer a problem according to the present invention. Was completed.

【0090】例えば640×400ドットの256,0
00組のTFTを300mm角に作成した液晶電気光学
装置に対し通常のアナログ的な階調表示を行った場合、
TFTの特性ばらつきが約±10%存在するために、1
6階調表示が限界であった。しかしながら、本発明によ
るデジタル階調表示をおこなった場合、TFT素子の特
性ばらつきの影響を受けにくいために、256階調表示
まで可能になりカラー表示ではなんと16,777,2
16色の多彩であり微妙な色彩の表示が実現できてい
る。テレビ映像の様なソフトを映す場合、例えば同一色
からなる『岩』でもその微細な窪み等から微妙に色合い
が異なる。自然の色彩に近い表示を行おうとした場合、
16階調では困難を要する。本発明による階調表示によ
って、これらの微細な色調の変化を付けることが可能に
なった。
For example, 256,0 of 640 × 400 dots
When a normal analog gradation display is performed on a liquid crystal electro-optical device in which 00 sets of TFTs are formed in a 300 mm square,
Since there is about ± 10% variation in TFT characteristics,
Six gradation display was the limit. However, when the digital gradation display according to the present invention is performed, the display is hardly affected by the variation in the characteristics of the TFT elements, so that it is possible to display up to 256 gradations.
A variety of 16 colors can be displayed in subtle colors. In the case of displaying software such as television images, for example, even a “rock” made of the same color has a slightly different color due to its minute dents and the like. If you try to display something close to the colors of nature,
Difficulty is required for 16 gradations. With the gradation display according to the present invention, it is possible to impart these minute color changes.

【0091】本発明の実施例では、シリコンを用いたT
FTを中心に説明を加えたが、ゲルマニウムを用いたT
FTも同様に使用できる。とくに、単結晶ゲルマニウム
の電子移動度は3600cm/Vs、ホール移動度は
1800cm/Vsと、単結晶シリコンの値(電子移
動度で1350cm/Vs、ホール移動度で480c
/Vs)の特性を上回っているため、高速動作が要
求される本発明を実行する上で極めて優れた材料であ
る。また、ゲルマニウムは非晶質状態から結晶状態へ遷
移する温度がシリコンに比べて低く、低温プロセスに向
いている。また、結晶成長の際の核発生率が小さく、し
たがって、一般に、多結晶成長させた場合には大きな結
晶が得られる。このようにゲルマニウムはシリコンと比
べても遜色のない特性を有している。
In the embodiment of the present invention, T using silicon is used.
The explanation has been added focusing on FT.
FT can be used as well. In particular, the electron mobility of single crystal germanium is 3600 cm 2 / Vs and the hole mobility is 1800 cm 2 / Vs, which is the value of single crystal silicon (1350 cm 2 / Vs in electron mobility and 480 c in hole mobility).
m 2 / Vs), which is an extremely excellent material for implementing the present invention that requires high-speed operation. In addition, germanium has a lower transition temperature from an amorphous state to a crystalline state than silicon, and is suitable for a low-temperature process. In addition, the nucleation rate during crystal growth is low, and therefore, generally, large crystals are obtained when polycrystals are grown. Thus, germanium has characteristics comparable to those of silicon.

【0092】本発明の技術思想を説明するために、主と
して液晶を用いた電気光学装置、特に表示装置を例とし
て説明を加えたが、本発明の思想を適用するには、なに
も表示装置である必要はなく、いわゆるプロジェクショ
ン型テレビやその他の光スイッチ、光シャッターであっ
てもよい。さらに、電気光学材料も液晶に限らず、電
界、電圧等の電気的な影響を受けて光学的な特性の変わ
るものであれば、本発明を適用できることは明らかであ
ろう。
In order to explain the technical concept of the present invention, an electro-optical device using liquid crystal, particularly a display device has been mainly described as an example. However, in order to apply the idea of the present invention, no display device is required. It is not necessary to use a so-called projection type television, another optical switch, or an optical shutter. Further, it is apparent that the present invention can be applied to electro-optical materials that are not limited to liquid crystals, as long as optical characteristics change due to electric influences such as electric fields and voltages.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による駆動波形の例を示す。FIG. 1 shows an example of a driving waveform according to the present invention.

【図2】 本発明による駆動波形の例を示す。FIG. 2 shows an example of a driving waveform according to the present invention.

【図3】 本発明による液晶の階調表示特性の例を示
す。
FIG. 3 shows an example of gradation display characteristics of a liquid crystal according to the present invention.

【図4】 本発明による素子の平面構造の例を示す。FIG. 4 shows an example of a planar structure of a device according to the present invention.

【図5】 実施例によるTFTのプロセスを示す。FIG. 5 shows a TFT process according to an embodiment.

【図6】 実施例によるTFTのプロセスを示す。FIG. 6 shows a TFT process according to an embodiment.

【図7】 実施例によるカラーフィルターの工程を示
す。
FIG. 7 shows a process of a color filter according to an example.

【図8】 実施例によるTFTのプロセスを示す。FIG. 8 illustrates a TFT process according to an embodiment.

【図9】 実施例によるTFTのプロセスを示す。FIG. 9 shows a TFT process according to an embodiment.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−43435(JP,A) ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-6-43435 (JP, A)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板と、 前記基板上に設けられたXからX(Nは整数)まで
の複数の信号線(X線)と、 前記基板上に設けられ、前記X線と交差して、マトリク
スを構成するYからY(Mは整数)までの複数の信
号線(Y線)と、 前記基板上にマトリクス状に設けられたZ11からZ
NM(NとMは整数で、N≧1、M≧1)までの複数の
画素電極と、前記画素電極と並列に設けられたキャパシタと、 前記基板上に設けられた複数の薄膜トランジスタと、 を有し、 任意の信号線X(nは整数で、1≦n≦N)と任意の
信号線Y(mは整数で、1≦m≦M)の交差部に設け
られた前記薄膜トランジスタは、Pチャネル型薄膜トラ
ンジスタとNチャネル型薄膜トランジスタとからなり、 前記Nチャネル型およびPチャネル型薄膜トランジスタ
のソースとドレインの一方が、該交差部に設けられた画
素電極Znmに、他方が信号線Yに、ゲート電極が信
号線Xに、それぞれ接続されている電気光学装置の駆
動方法に関し、 前記信号線Yのみに矩形パルスを印加する過程と、 前記矩形パルスの持続している期間に、XからX
でのX線のそれぞれにバイポーラ・パルスを印加する過
程と、 いかなるY線にも矩形パルスが印加されていない期間
に、全てのX線に同時にバイポーラ・パルスを印加する
過程とを有することを特徴とする電気光学装置の駆動方
法。
And 1. A substrate, a plurality of signal lines from the X 1 that is provided on the substrate to X N (N is an integer) and (X-ray), is provided on the substrate, intersecting the X-ray Te, Z (the M integer) Y M from Y 1 constituting a matrix and a plurality of signal lines to (Y-rays), from Z 11 arranged in matrix on the substrate
A plurality of pixel electrodes up to NM (N and M are integers, N ≧ 1, M ≧ 1), a capacitor provided in parallel with the pixel electrode, and a plurality of thin film transistors provided on the substrate. The thin film transistor provided at the intersection of an arbitrary signal line X n (n is an integer and 1 ≦ n ≦ N) and an arbitrary signal line Y m (m is an integer and 1 ≦ m ≦ M) , A P-channel thin film transistor and an N-channel thin film transistor. One of a source and a drain of the N-channel and P-channel thin film transistors is connected to a pixel electrode Z nm provided at the intersection, and the other is a signal line Y m. to, to the gate electrode signal line X n, relates to a drive method for an electro-optical device are connected, comprising the steps of applying a rectangular pulse only to the signal line Y m, sustained by that period of the rectangular pulse , The process of applying the steps of applying a bipolar pulse in each of the X-rays from X 1 to X N, the period during which any rectangular pulse to Y lines is not applied, simultaneously bipolar pulses to all the X-rays And a driving method of the electro-optical device.
【請求項2】 前記画素電極上には、ネマチック液晶材
料が設けられた請求項1記載の電気光学装置の駆動方
法。
2. The method according to claim 1, wherein a nematic liquid crystal material is provided on the pixel electrode.
【請求項3】 画素電極に対向して、さらに、別の基板
を有し、間に液晶材料の層を有する電気光学装置を用い
たことを特徴とする請求項1記載の電気光学装置の駆動
方法。
3. An electro-optical device according to claim 1, wherein an electro-optical device having another substrate facing the pixel electrode and having a layer of a liquid crystal material therebetween is used. Method.
【請求項4】 基準信号の持続する期間には、Y以外
の走査線には、いかなる信号も印加されないことを特徴
とする請求項1記載の電気光学装置の駆動方法。
The sustained period of 4. A reference signal, the scanning lines other than Y m, the driving method of claim 1 an electro-optical device, wherein the any signal is also not applied.
JP15750591A 1991-05-20 1991-05-31 Driving method of electro-optical device Expired - Lifetime JP2754293B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15750591A JP2754293B2 (en) 1991-05-31 1991-05-31 Driving method of electro-optical device
US07/885,637 US5680147A (en) 1991-05-20 1992-05-19 Electro-optical device and method of driving the same
JP2000050233A JP3366613B2 (en) 1991-05-31 2000-02-25 Active matrix display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15750591A JP2754293B2 (en) 1991-05-31 1991-05-31 Driving method of electro-optical device

Publications (2)

Publication Number Publication Date
JPH06123872A JPH06123872A (en) 1994-05-06
JP2754293B2 true JP2754293B2 (en) 1998-05-20

Family

ID=15651154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15750591A Expired - Lifetime JP2754293B2 (en) 1991-05-20 1991-05-31 Driving method of electro-optical device

Country Status (1)

Country Link
JP (1) JP2754293B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505257B (en) * 2013-11-01 2015-10-21 Au Optronics Corp Displaying device and driving method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754291B2 (en) * 1991-05-20 1998-05-20 株式会社半導体エネルギー研究所 Driving method of electro-optical device

Also Published As

Publication number Publication date
JPH06123872A (en) 1994-05-06

Similar Documents

Publication Publication Date Title
US7671827B2 (en) Electro-optical device
US5680147A (en) Electro-optical device and method of driving the same
JP2869721B2 (en) Method for manufacturing semiconductor device
JP2676092B2 (en) Electro-optical device
JP2754293B2 (en) Driving method of electro-optical device
JP3062300B2 (en) Electro-optical device image display method
JP2731985B2 (en) Driving method of electro-optical device
JP3366613B2 (en) Active matrix display
JP3119898B2 (en) Electro-optical device
JP3119899B2 (en) Electro-optical device
JP2740886B2 (en) Electro-optical device
JP3062299B2 (en) Electro-optical device image display method
JP2754291B2 (en) Driving method of electro-optical device
JP2754292B2 (en) Electro-optical device image display method
JP3000200B2 (en) Electro-optical device
JP3566616B2 (en) Active matrix display
JP3566617B2 (en) Electro-optical device
JP2754290B2 (en) Electro-optical device and driving method thereof
JP2000221543A (en) Electro-optic device
JP2722284B2 (en) Electro-optical device image display method
JP3062297B2 (en) Electro-optical device image display method
JP3315392B2 (en) Electro-optical device and driving method thereof
JP2000208782A (en) Thin-film transistor, photoelectric device and its manufacture
JP2000206920A (en) Electro-optic device
JPH0695074A (en) Method for displaying image of electro-optical device