JP3566617B2

JP3566617B2 - Electro-optical device

Info

Publication number: JP3566617B2
Application number: JP2000047091A
Authority: JP
Inventors: 舜平山崎; 晃間瀬; 正明廣木; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1991-06-07
Filing date: 2000-02-24
Publication date: 2004-09-15
Anticipated expiration: 2019-09-15
Also published as: JP2000221477A

Description

【０００１】
【発明の属する技術分野】
本発明は、駆動用スイッチング素子として薄膜トランジスタ（以下ＴＦＴという）を使用した液晶電気光学装置における画像表示方法において、特に中間的な色調や濃淡の表現を得るための階調表示方法に関するものである。本発明は、特に、外部からいかなるアナログ信号をもアクティブ素子に印加することなく、階調表示をおこなう、いわゆる完全デジタル階調表示に関するものである。
【０００２】
【従来の技術】
液晶組成物はその物質特性から、分子軸に対して水平方向と垂直方向に誘電率が異なるため、外部の電解に対して水平方向に配列したり、垂直方向に配列したりさせることが容易にできる。液晶電気光学装置は、この誘電率の異方性を利用して、光の透過光量または散乱量を制御することでＯＮ／ＯＦＦ、すなわち明暗の表示をおこなっている。液晶材料としては、ＴＮ（ツイステッド・ネマティック）液晶、ＳＴＮ（スーパー・ツイステッド・ネマティック）液晶、強誘電性液晶、ポリマー液晶あるいは分散型液晶とよばれる材料が知られている。液晶は外部電圧に対して、無限に短い時間に反応するのではなく、応答するまでにある一定の時間がかかることが知られている。その値はそれぞれの液晶材料に固有で、ＴＮ液晶の場合には、数１０ｍｓｅｃ、ＳＴＮ液晶の場合には数１００ｍｓｅｃ、強誘電性液晶の場合には数１０μｓｅｃ、分散型あるいはポリマー液晶の場合には数１０ｍｓｅｃである。
【０００３】
液晶を利用した電気光学装置のうちでもっとも優れた画質が得られるものは、アクティブマトリクス方式を用いたものであった。従来のアクティブマトリクス型の液晶電気光学装置では、アクティブ素子として薄膜トランジスタ（ＴＦＴ）を用い、ＴＦＴにはアモルファスまたは多結晶型の半導体を用い、１つの画素にＰ型またはＮ型のいずれか一方のみのタイプのＴＦＴを用いたものであった。即ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴという）を画素に直列に連結している。そして、マトリクスの信号線に信号電圧を流し、それぞれの信号線の直交する箇所に設けられたＴＦＴに双方から信号が印加されるとＴＦＴがＯＮ状態となることを利用して液晶画素のＯＮ／ＯＦＦを個別に制御するものであった。このような方法によって画素の制御をおこなうことによって、コントラストの大きい液晶電気光学装置を実現することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このようなアクティブマトリクス方式では、明暗や色調といった、階調表示をおこなうことは極めて難しかった。従来、階調表示は液晶の光透過性が、印加される電圧の大きさによって変わることを利用する方式が検討されていた。これは、例えば、マトリクス中のＴＦＴのソース・ドレイン間に、適切な電圧を周辺回路から供給し、その状態でゲイト電極に信号電圧を印加することによって、液晶画素にその大きさの電圧をかけようとするものであった。
【０００５】
しかしながら、このような方法では、例えば、ＴＦＴの不均質性やマトリクス配線の不均質性のために、実際には液晶画素にかかる電圧は、各画素によって、最低でも数％も異なってしまった。これに対し、例えば、液晶の光透過度の電圧依存性は、極めて非線型性が強く、ある特定の電圧で急激に光透過性が変化するため、たとえ数％の違いでも、光透過性が著しく異なってしまうことがあった。例えば、ＴＮ液晶の場合、ＯＮ／ＯＦＦ状態の電位差は、約１．２Ｖであり、１６階調を達成せんとする場合には、液晶の電位差を７５ｍＶの精度で制御する必要があった。そのため、実際には１６階調を達成することが限界であった。
【０００６】
このように階調表示が困難であるということは、液晶ディスプレー装置が従来の一般的な表示装置であるＣＲＴ（陰極線管）と競争してゆく上で極めて不利であった。
【０００７】
本発明は従来、困難であった階調表示を実現させるための全く新しい方法を提案することを目的とするものである。
【０００８】
【問題を解決するための手段】
さて、液晶にかける電圧をアナログ的に制御することによって、その光透過性を制御することが可能であることを先に述べたが、本発明人らは、液晶に電圧のかかっている時間を制御することによって、視覚的に階調を得ることができることを見出した。
【０００９】
例えば、代表的な液晶材料であるＴＮ（ツイステッド・ネマチック）液晶を用いた場合において、例えば、図１（ａ）において、Ａで示されるような矩形パルスを印加する場合と、Ｃで示されるような矩形パルスを印加する場合を比べて見ると、Ａの方が明るいことを見出した。ここで、パルスの周期は１ｍｓｅｃとした。結果的には、Ａが最も明るく、以下、Ｂ、Ｃ、Ｄの順であった。このことは全く予想外のことである。なぜならば、通常の上記のＴＮ液晶材料においては、１ｍｓｅｃという時間はあまりにも短く、そのような短時間にはＴＮ液晶は反応しないのである。したがって、いずれの場合にも液晶はＯＮ状態を実現することは不可能なはずである。しかしながら、実際には液晶は中間的な濃さを実現できた。
【００１０】
その具体的な原理についてはまだ詳細にわかっていない。しかしながら、本発明人らは、この現象を利用して階調表現が可能であることを見いだしたのである。すなわち、液晶材料が反応しないような周期で液晶材料にパルスを印加するときにパルスの幅を制御することによって、中間的な明るさをデジタル制御で実現することが、まさに本発明の特徴とするものである。本発明人らの研究の結果、このような中間的な濃度を得るためのパルスの周期はＴＮ液晶の場合には１０ｍｓｅｃ以下が必要であることがわかった。
【００１１】
ここで、パルスの周期という語句について、その意味を明確にする。すなわち、この場合には、複数のパルスを連続的に液晶に印加するのであるが、この場合のパルスの周期とは、１つのパルスが始まってから、次のパルスが始まるまでの間の時間のことをいう。したがって、パルスの繰り返し周波数の逆数となる。
また、パルス幅とは、パルスが電圧状態にある時間のことをいう。したがって、図１において、例えばＣのパルス列の場合には、Ｔがパルスの周期であり、τがパルス幅である。
【００１２】
同様な効果は、ＳＴＮ液晶においても、強誘電性液晶においても、また、ポリマー液晶あるいは分散型液晶においても見られた。いずれも、その応答時間よりも短い周期のパルスを加えることによって、中間的な色調が得られることが明らかになった。すなわち、ＳＴＮ液晶においては、１００ｍｓｅｃ以下、のぞましくは１０ｍｓｅｃ以下、強誘電性液晶においては１０μｓｅｃ以下、のぞましくは１μｓｅｃ以下、ポリマー液晶あるいは分散型液晶においては１０ｍｓｅｃ以下、のぞましくは１ｍｓｅｃ以下の周期のパルスを加えることによって、階調表示が得られた。
【００１３】
通常は、テレビ等の画像では１秒間に３０枚の静止画が次々に繰り出されて動画を形成する。したがって、１枚の静止画が継続する時間は約３０ｍｓｅｃである。この時間は人間の目にはあまりにも早すぎて、文字通り『目にも止まらない』時間であり、結果として、視覚的には静止画を１枚１枚識別することはできない。ともかく、通常の動画を得るには、１枚の静止画は長くても１００ｍｓｅｃ以上継続することはできない。
【００１４】
本発明を利用して２５６階調の階調表示をおこなうとすれば、例えば、Ｔ＝３ｍｓｅｃとすれば、この３ｍｓｅｃの時間を、少なくとも２５６分割しうるパルス電圧印加方法、を画素に電圧を印加する方法として採用する必要がある。すなわち、最短で３ｍｓｅｃ／２５６＝１１．７μｓｅｃのパルス状の電圧が画素にかかるような回路を組む必要がある。実際には、図３に示すように、パルスのデューティー比τ／Ｔと液晶画素の光透過性は非線型的な関係であり、２５６階調を得るためには、さらに、パルスのデューティー比を細かく制御することが必要である。
【００１５】
しかも、実際の画像表示をおこなう場合には、他の画素も考慮しなければならない。実際の画像表示装置では、例えば４００行もの行がある。すなわち、後に述べるように、マトリクスのアクティブ素子は１００ｎｓｅｃという極短応答性が求められる。そこで、そのような短時間応答性を有する回路の例を図４に示し、以下、その説明をする。
【００１６】
図４は本発明を実施するために必要な液晶表示装置のアクティブマトリクスの回路の例を示す。本発明では、アクティブ素子は１００ｎｓｅｃ以下の短時間で応答することが要求されるので高速動作する回路を組む必要がある。そのためには従来のようにＮＴＦＴあるいはＰＴＦＴだけでスイッチングをおこなうのではなく、図４に示されるようにＮＴＦＴとＰＴＦＴとが相補的に動作するように構成された、変形インバータ型の回路を用いることが必要である。
【００１７】
この例ではＮ×Ｍのマトリクスの例を示したものであるが、煩雑さをさけるために、そのうちのｎ行ｍ列近傍のみを示した。これと同じものを上下左右に展開すれば完全なものが得られる。
【００１８】
図４には、４つの変形インバータ回路が描かれている。各変形インバータ回路は少なくとも２つのＮＴＦＴと少なくとも２つのＰＴＦＴから構成される。ＴＦＴの数は、不良が存在した場合に備えて、さらに増やしても構わない。この回路では、まず、中央部の１組のＮＴＦＴとＰＴＦＴのゲイト電極が信号線Ｘ_ｎに接続され、また、このＮＴＦＴとＰＴＦＴのソースあるいはドレインの一方は互いに接続され、これは画素Ｚ_ｎ，ｍの電極に接続される。この状態は通常の相補型電界効果素子（ＣＭＯＳ）と同じである。このＮＴＦＴおよびＰＴＦＴの他方のソースあるいはドレインは、それぞれ、第２のＮＴＦＴ、ＰＴＦＴのソースあるいはドレインに接続されている。また、この第２のＮＴＦＴ、ＰＴＦＴの他方のソースあるいはドレインは、それぞれ、信号線Ｙ_ｍ＋１とＹ_ｍに接続されている。さらに、第２のＮＴＦＴ、ＰＴＦＴのゲイト電極は、それぞれ、信号線Ｙ_ｍ＋１とＹ_ｍに接続されている。以下では、信号線Ｘ_１，Ｘ_２，．．Ｘ_Ｎを、集合的に、あるいは個別にＸ線とよび、信号線Ｙ_１，Ｙ_２，．．Ｙ_Ｍを、集合的に、あるいは個別にＹ線とよぶ。また、図では、画素のキャパシタと並列に人為的にキャパシタが挿入されている。。このとき挿入されたキャパシタは、画素の電荷が自然放電することによって、画素の電圧が低下することを抑制する効果を有する。画素の電圧の降下は、画素のばらつきがあると、一様でなくなり、特に本発明のように、画素に印加される電圧が一定のものとして階調表示をおこなおうとする発明においては、画質の低下を招くものである。しかしながら、このように画素に並列にキャパシタを挿入することにより、画素のばらつきによる電圧降下は著しく抑えることができ、高画質を得ることができる。
【００１９】
次に、このような回路を用いた場合の回路の動作例を図１（ｂ）および図２を用いて説明する。このマトリクス回路は図１（ａ）に示されるようなパルス状の電圧を液晶セルに印加するように動作する必要がある。そこで、このようなパルスを発生するためにＸ線およびＹ線に印加される信号電圧の概要を図１（ｂ）に示す。例として、４００×６４０のマトリクスを考える。
【００２０】
Ｘ線に印加される信号は、例えばＸ_ｎ線の場合は、Ｖ（Ｘ_ｎ）で示されるが、これは、周期Ｔで繰り返されるひとまとまりのパルスの中に、実は２５６個のパルス（以下、サブパルスという）が含まれており、さらにその２５６個のサブパルスのそれぞれは、４００個の要素が入ったパルス列から構成されていることがわかる。ここで、４００という数字はマトリクスの行数である。したがって、Ｘ線に印加されるパルスの最小単位はＴ＝３ｍｓｅｃとすれば、２９ｎｓｅｃである。
【００２１】
一方、Ｙ線には、時間Ｔ／２５６の間に、図のＶ（Ｙ_１）、Ｖ（Ｙ_ｍ）、Ｖ（Ｙ_ｍ＋１）、Ｖ（Ｙ_４００）で示されるようなパルスが、それぞれのタイミングをずらして印加される。このパルスは、上記Ｘ線に印加されるパルスの最小単位パルスよりもさらに短い必要がある。結局、時間Ｔの間には、各Ｙ線には、２５６回パルスが印加される。
【００２２】
次に、実際の回路の動作を図２に基づいて説明する。まず、第１のサブパルスがそれぞれのＸ線に印加される。当然のことながら、これらのサブパルスはＸ線ごとに異なる。一方、Ｙ線には、先に述べたように、パルスが最初にＹ_１、次にＹ_２というように順々に印加されてゆく。まず、パルスがＹ_１に印加されたときを考える。このとき、画素Ｚ_１，１に接続されている、アクティブ素子はＯＦＦ状態となる。すなわち、Ｙ_１は電圧状態であり、かつＹ_２は電圧状態でないので、画素のアクティブ素子の４つのＴＦＴのうち、上のＰＴＦＴと下のＮＴＦＴはＯＮ状態となり、中央のインバータが動作する状態にある。そして、インバータの入力Ｘ_１には電圧が加わっているから、出力は反転して電圧の加わらない状態となる。次いで、Ｙ_２に電圧が加わるのであるが、このとき、画素Ｚ_１，２には電圧のかかった状態となる。すなわち、インバータの入力Ｘ_１には電圧がかかっていないからである。そして、この電圧状態は、Ｙ_２のパルスが切られた後も継続し、次にＹ_２にパルスが加わるまで持続する。同様に、Ｚ_１，ｍもＺ_{１，ｍ＋１}もＺ_{１，４００}も、電圧状態となる。
【００２３】
このようにして、パルスが順々に印加されてゆき、Ｙ_ｍに印加された場合を考える。今、４つの画素Ｚ_ｎ，ｍ、Ｚ_{ｎ，ｍ＋１}、Ｚ_{ｎ＋１，ｍ}、Ｚ_{ｎ＋１，ｍ＋１}に注目しているとすれば、Ｘ_ｎおよびＸ_ｎ＋１の第１のサブパルスのｍ番目および（ｍ＋１）番目に注目すればよい。Ｘ_ｎもＸ_ｎ＋１もｍ番目は電圧状態でないので、画素Ｚ_ｎ，ｍ、Ｚ_{ｎ＋１，ｍ}は電圧（充電）状態になる。ついで、Ｙ_ｍ＋１にパルスが印加される。Ｘ_ｎもＸ_ｎ＋１も（ｍ＋１）番目は電圧状態でないので、この場合も画素Ｚ_{ｎ，ｍ＋１}、Ｚ_{ｎ＋１，ｍ＋１}は充電状態となる。
【００２４】
次に、図では省略されているが、第２のサブパルスが来たものとする。このとき、Ｘ_ｎもＸ_ｎ＋１もｍ番目および（ｍ＋１）番目が電圧状態でなかったならば、充電状態がなくならず、以上４つの画素は引き続き電圧状態を継続する。その後、第（ｈ−１）のサブパルスまでは、４つの画素とも電圧状態が継続したものとする。
【００２５】
次に、サブパルスが進んで、第ｈのサブパルスが来たものとする。図では煩雑さを避けるためにｍ番目および（ｍ＋１）番目以外は省略した。このとき、Ｘ_ｎもＸ_ｎ＋１もｍ番目は電圧状態でないので、画素Ｚ_ｎ，ｍ、Ｚ_{ｎ＋１，ｍ}は電圧状態を継続する。しかし、Ｘ_ｎ＋１には（ｍ＋１）番目が電圧状態であるので、画素Ｚ_{ｎ＋１，ｍ}は電圧状態が継続するものの、画素Ｚ_{ｎ＋１，ｍ＋１}は、アクティブ素子の出力が電圧状態でなくなり、蓄えられていた電荷が放出され、電圧状態は中断される。
【００２６】
さらに、第ｉのサブパルスが来たときには、Ｘ_ｎの（ｍ＋１）番目は電圧状態となったので、Ｚ_{ｎ，ｍ＋１}の充電状態は解除される。以下、第ｊおよび第ｋのサブパルスにおいて、それぞれ、Ｘ_ｎ＋１、Ｘ_ｎのｍ番目が電圧状態となったので、画素Ｚ_ｎ，ｍ、Ｚ_{ｎ＋１，ｍ}の充電状態がぞれぞれ、第ｋ、第ｊのサブパルス中に中断される。このような過程を経ることによって、図２のＶ（Ｚ）に示すように、各画素ごとに電圧状態の時間をデジタル的にコントロールできる。
【００２７】
このような動作を繰り返すことにより、各画素に加わる電圧パルスの幅を図１（ａ）のように任意に制御することができる。
【００２８】
以上の説明から明らかなように、本発明を実施するにあたっては、上記のようなサブパルスは、明確に定義できるパルス状のものでなければならないわけではない。説明を簡単にするために、サブパルスという概念を持ち出したが、特に、サブパルスとサブパルスの間が明確でなく、信号としては、ほとんど境界のないものであっても、本発明を実施できることはあきらかである。さらに、説明をわかりやすくするために、信号のゼロレベルと電圧レベルを明確にしたが、これは、液晶あるいはＴＦＴのしきい値電圧以下であるか、以上であるかという問題だけであるので、絶対にゼロである必要はない。また、電圧とは任意の点の電位を基準とした相対的な物理量であるので、以上の例において、パルスは逆の極性を持つものであっても、構わないことは明らかであろう。また、以上の例では、画面は１行づつ順に走査されていったが、最初にＹ_１，Ｙ_３，Ｙ_{５，．．．}というように走査し、その後、Ｙ_２，Ｙ_４，Ｙ_６，．．というように走査する、いわゆる飛び越し走査法も可能であることは言うまでもない。
【００２９】
【実施例】
『実施例１』本実施例では図４に示すような回路構成を用いた液晶表示装置を用いて、壁掛けテレビを作製したので、その説明を行う。またその際のＴＦＴは、レーザーアニールを用いた多結晶シリコンとした。
【００３０】
この回路構成に対応する実際の電極等の配置構成を１つの画素について、図５に示している。まず、本実施例で使用する液晶パネルの作製方法を図６を使用して説明する。本発明を実施するためには、１つの画素にＮＴＦＴとＰＴＦＴが２つづつ必要であるので、計４つのＴＦＴを図に示すが、簡略化のために、番号はＮＴＦＴとＰＴＦＴの一方にのみ付して説明する。図６（Ａ）において、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に耐え得るガラス５０上にマグネトロンＲＦ（高周波）スパッタ法を用いてブロッキング層５１としての酸化珪素膜を１０００〜３０００Åの厚さに作製する。プロセス条件は酸素１００％雰囲気、成膜温度１５０℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は３０〜１００Å／分であった。
【００３１】
この上にシリコン膜をプラズマＣＶＤ法により珪素膜５２を作製した。成膜温度は２５０℃〜３５０℃で行い本実施例では３２０℃とし、モノシラン（ＳｉＨ_４）を用いた。モノシラン（ＳｉＨ_４）に限らず、ジシラン（Ｓｉ_２Ｈ_６）またトリシラン（Ｓｉ_３Ｈ_８）を用いてもよい。これらをＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ^２が適当であり、本実施例では０．０５５Ｗ／ｃｍ^２を用いた。また、モノシラン（ＳｉＨ_４）の流量は２０ＳＣＣＭとし、その時の成膜速度は約１２０Å／分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖｔｈ）を概略同一に制御するため、ホウ素をジボランを用いて１×１０^１５〜１×１０^１８ｃｍ^−３の濃度として成膜中に添加してもよい。またＴＦＴのチャネル領域となるシリコン層の成膜にはこのプラズマＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用いても良く、以下にその方法を簡単に述べる。
【００３２】
スパッタ法で行う場合、スパッタ前の背圧を１×１０^−５Ｐａ以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアルゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。
【００３３】
減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃、例えば５３０℃でジシラン（Ｓｉ_２Ｈ_６）またはトリシラン（Ｓｉ_３Ｈ_８）をＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５０〜２５０Å／分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖｔｈ）を概略同一に制御するため、ホウ素をジボランを用いて１×１０^１５〜１×１０^１８ｃｍ^−３の濃度として成膜中に添加してもよい。
【００３４】
これらの方法によって形成された被膜は、酸素が５×１０^２１ｃｍ^−３以下であることが好ましい。結晶化を助長させるためには、酸素濃度を７×１０^１９ｃｍ^−３以下、好ましくは１×１０^１９ｃｍ^−３以下とすることが望ましいが、少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまうため、この濃度を選択した。この酸素濃度が高いと、結晶化させにくく、レーザーアニ−ル温度を高くまたはレーザーアニ−ル時間を長くしなければならない。水素は４×１０^２０ｃｍ^−３であり、珪素４×１０^２２ｃｍ^−３として比較すると１原子％であった。
【００３５】
また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×１０^１９ｃｍ^−３以下、好ましくは１×１０^１９ｃｍ^−３以下とし、ピクセル構成するＴＦＴのチャネル形成領域のみに酸素をイオン注入法により５×１０^２０〜５×１０^２１ｃｍ^−３となるように添加してもよい。上記方法によって、アモルファス状態の珪素膜を５００〜５０００Å、本実施例では１０００Åの厚さに成膜した。
【００３６】
その後、フォトレジスト５３をマスクＰ１を用いてソース・ドレイン領域のみ開孔したパターンを形成した。その上に、プラズマＣＶＤ法によりｎ型の活性層となる珪素膜５４を作製した。成膜温度は２５０℃〜３５０℃でおこない、本実施例では３２０℃とし、モノシラン（ＳｉＨ_４）とモノシランベースのフォスフィン（ＰＨ_３）３％濃度のものを用いた。これらをＰＣＶＤ装置内５Ｐａの圧力でに導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。この際、高周波電力は０．０５〜０．２０Ｗ／ｃｍ^２が適当であり、本実施例では０．１２０Ｗ／ｃｍ^２を用いた。
【００３７】
この方法によって出来上がったｎ型シリコン層の比導電率は２×１０^−１〔Ωｃｍ^−１〕程度となった。膜厚は５０Åとした。その後リフトオフ法を用いて、レジスト５３を除去し、ソース・ドレイン領域５５、５６を形成した。
【００３８】
同様のプロセスを用いて、ｐ型の活性層を形成した。その際の導入ガスは、モノシラン（ＳｉＨ_４）とモノシランベースのジボラン（Ｂ_２Ｈ_６）５％濃度のものを用いた。これらをＰＣＶＤ装置内に４Ｐａの圧力でに導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。この際、高周波電力は０．０５〜０．２０Ｗ／ｃｍ^２が適当であり、本実施例では０．１２０Ｗ／ｃｍ^２を用いた。この方法によって出来上がったｐ型シリコン層の比導電率は５×１０^−２〔Ωｃｍ^−１〕程度となった。膜厚は５０Åとした。その後Ｎ型領域と同様にリフトオフ法を用いて、ソース・ドレイン領域５９、６０を形成した。その後、マスクＰ３を用いて珪素膜５２をエッチング除去し、Ｎチャネル型薄膜トランジスタ用アイランド領域６３とＰチャネル型薄膜トランジスタ用アイランド領域６４を形成した。
【００３９】
その後ＸｅＣｌエキシマレーザーを用いて、ソース・ドレイン・チャネル領域をレーザーアニールすると同時に、活性層にレーザードーピングを行なった。この時のレーザーエネルギーは、閾値エネルギーが１３０ｍＪ／ｃｍ^２で、膜厚全体が溶融するには２２０ｍＪ／ｃｍ^２が必要となる。しかし、最初から２２０ｍＪ／ｃｍ^２以上のエネルギーを照射すると、膜中に含まれる水素が急激に放出されるために、膜の破壊が起きる。そのために低エネルギーで最初に水素を追い出した後に溶融させる必要がある。本実施例では最初１５０ｍＪ／ｃｍ^２で水素の追い出しを行なった後、２３０ｍＪ／ｃｍ^２で結晶化をおこなった。
【００４０】
この上に酸化珪素膜をゲイト絶縁膜として５００〜２０００Å例えば１０００Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
【００４１】
この後、この上側にリンが１〜５×１０^２１ｃｍ^−３の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン（Ｍｏ）、タングステン（Ｗ），ＭｏＳｉ_２またはＷＳｉ_２との多層膜を形成した。これを第４のフォトマスクＰ４にてパタ−ニングして図６（Ｄ）を得た。ＮＴＦＴ用のゲイト電極６６、ＰＴＦＴ用のゲイト電極６７を形成した。例えばチャネル長７μｍ、ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの厚さに形成した。同時に、図７（Ａ）に示すように、ゲイト配線６５とそれに並行して設置された配線６８もパターニングした。
【００４２】
また、ゲート電極材料としてアルミニウム（Ａｌ）を用いた場合、これを第４のフォトマスクＰ４にてパタ−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため、移動度、スレッシュホールド電圧の低減からさらにＴＦＴの特性を上げることができる。
【００４３】
かくすると、４００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画面の液晶表示装置にきわめて適したプロセスであるといえる。
【００４４】
図６（Ｅ）において、層間絶縁物６８を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．６μｍの厚さに形成し、その後、第５のフォトマスクＰ５を用いて電極用の窓７９を形成した。その後、さらに、これら全体にアルミニウムを０．３μｍの厚みにスパッタ法により形成し第６のフォトマスクＰ６を用いてリ−ド７４およびコンタクト７３、７５を作製した。こうして、図６（Ｅ）と図７（Ｂ）を得た。その後、表面を平坦化用有機樹脂７７例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけを第７のフォトマスクＰ７にて行った。さらに、これら全体にＩＴＯ（インジウム酸化錫）を０．１μｍの厚みにスパッタ法により形成し第８のフォトマスクＰ８を用いて画素電極７１を形成した。このＩＴＯは室温〜１５０℃で成膜し、２００〜４００℃の酸素または大気中のアニ−ルにより成就した。
【００４５】
こうして、図６（Ｆ）と図７（Ｃ）を得た。図７（Ｃ）のＡ−Ａ’の断面図を図７（Ｄ）に示す。実際には、この上に液晶材料をはさんで、対向電極が設けられ、図に示すように、対向電極と画素電極７１の間に静電容量が生じる。それと同時に配線６８と電極７１の間にも静電容量が生じる。そして、配線６８を対向電極と同電位に保つことによって、図４に示したように、液晶画素に並列に容量が挿入された回路を構成することとなる。特に本実施例のように配置することによって、配線６８はゲイト配線６５と平行であるので、２配線間の規制容量が少なく、したがって、ゲイト配線を伝わる信号の減衰や遅延を減らす効果がある。
【００４６】
また、このようにして形成された配線６８は、接地して使用される場合には、各マトリクス配線の終端に設けられる保護回路の接地線として使用できる。保護回路は、図１０に示されるように、周辺の駆動回路と画素の間に設けられた図１１と図１２で示されるような回路をいう。いずれも画素に過大な電圧がかかるとＯＮ状態となり、電圧を取り去る作用を有する。これらの保護回路は、シリコンのようなドーピングされた、あるいはドーピングされていない半導体材料や、ＩＴＯのような透明導電材料、あるいは通常の配線材料を用いて構成される。したがって、画素の回路を形成するときに同時に形成することが可能である。
【００４７】
このことは、例えば、図１１の保護回路が、ＮＴＦＴやＰＴＦＴ、あるいはそれらをあわせたＣ／ＴＦＴで構成されていることから明らかであろう。また、図１２の保護回路はＴＦＴは使用されていないが、ダイオードは、例えばＰＩＮ接合によって構成され、また、特にツェナー特性を重視するダイオードはＮＩＮ、ＰＩＰ、ＮＰＮ、あるいはＰＮＰといった構造を有し、いちいち説明するまでもなく、本実施例で示した作製方法を援用することによって作製されうることは明確である。
【００４８】
さて、以上のようにして得られたＴＦＴの電気的な特性はＰＴＦＴで移動度は４０（ｃｍ^２／Ｖｓ）、Ｖｔｈは−５．９（Ｖ）で、ＮＴＦＴで移動度は８０（ｃｍ^２／Ｖｓ）、Ｖｔｈは５．０（Ｖ）であった。
【００４９】
上記の様な方法に従って作製された液晶電気光学装置用の一方の基板を得ることが出来た。この液晶表示装置の電極等の配置の様子を図５に示している。本発明による変形インバータを構成するＴＦＴが信号線Ｙ_１とＹ_２の間、およびＹ_２とＹ_３の間に、信号線Ｘ_１、Ｘ_２に平行に設けられている。このようなＣ／ＴＦＴを用いたマトリクス構成を有せしめた。かかる構造を左右、上下に繰り返すことにより、６４０×４８０、１２８０×９６０といった大画素の液晶表示装置とすることができる。本実施例では１９２０×４００とした。この様にして第１の基板を得た。
【００５０】
他方の基板の作製方法を図８に示す。ガラス基板上にポリイミドに黒色顔料を混合したポリイミド樹脂をスピンコート法を用いて１μｍの厚みに成膜し、第９のフォトマスクＰ９を用いてブラックストライプ８１を作製した。その後、赤色顔料を混合したポリイミド樹脂をスピンコート法を用いて１μｍの厚みに成膜し、第１０のフォトマスクＰ１０を用いて赤色フィルター８３を作製した。同様にしてマスクＰ１１、Ｐ１２を使用し、緑色フィルター８５および青色フィルター８６を作製した。これらの作製中各フィルターは３５０℃にて窒素中で６０分の焼成を行なった。その後、やはりスピンコート法を用いて、レベリング層８９を透明ポリイミドを用いて作製した。
【００５１】
その後、これら全体にＩＴＯ（インジューム酸化錫）を０．１μｍの厚みにスパッタ法により形成し第１０のフォトマスクＰ１０を用いて共通電極９０を形成した。このＩＴＯは室温〜１５０℃で成膜し、２００〜３００℃の酸素または大気中のアニ−ルにより成就し、第２の基板を得た。
【００５２】
前記基板上に、オフセット法を用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素中にて３５０℃１時間焼成を行った。その後、公知のラビング法を用いて、ポリイミド表面を改質し、少なくとも初期において、液晶分子を一定方向に配向させる手段を設けた。
【００５３】
その後、前記第一の基板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲をエポキシ性接着剤にて固定した。基板上のリードにＴＡＢ形状の駆動ＩＣと共通信号、電位配線を有するＰＣＢを接続し、外側に偏光板を貼り、透過型の液晶電気光学装置を得た。これと冷陰極管を３本配置した後部照明装置、テレビ電波を受信するチューナーを接続し、壁掛けテレビとして完成させた。従来のＣＲＴ方式のテレビと比べて、平面形状の装置となったために、壁等に設置することも出来るようになった。この液晶テレビの動作は図１、図２に示したものと、実質的に同等な信号を液晶画素に印加することにより確認された。
【００５４】
『実施例２』本実施例では図４に示すような回路構成を用いた液晶表示装置を用いて、壁掛けテレビを作製したので、その説明を行う。またその際のＴＦＴは、レーザーアニールを用いた多結晶シリコンとした。
【００５５】
以下では、ＴＦＴ部分の作製方法について図９にしたがって記述する。図９（Ａ）において、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に耐え得るガラス１００上にマグネトロンＲＦ（高周波）スパッタ法を用いてブロッキング層１０１としての酸化珪素膜を１０００〜３０００Åの厚さに作製する。プロセス条件は酸素１００％雰囲気、成膜温度１５０℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は３０〜１００Å／分であった。
【００５６】
この上にシリコン膜をプラズマＣＶＤ法により珪素膜１０２を作製した。成膜温度は２５０℃〜３５０℃で行い本実施例では３２０℃とし、モノシラン（ＳｉＨ_４）を用いた。モノシラン（ＳｉＨ_４）に限らず、ジシラン（Ｓｉ_２Ｈ_６）またトリシラン（Ｓｉ_３Ｈ_８）を用いてもよい。これらをＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ^２が適当であり、本実施例では０．０５５Ｗ／ｃｍ^２を用いた。また、モノシラン（ＳｉＨ_４）の流量は２０ＳＣＣＭとし、その時の成膜速度は約１２０Å／分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖｔｈ）を概略同一に制御するため、ホウ素をジボランを用いて１×１０^１５〜１×１０^１８ｃｍ^−３の濃度として成膜中に添加してもよい。またＴＦＴのチャネル領域となるシリコン層の成膜にはこのプラズマＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用いても良く、以下にその方法を簡単に述べる。
【００５７】
スパッタ法で行う場合、スパッタ前の背圧を１×１０^−５Ｐａ以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアルゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。
【００５８】
減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃、例えば５３０℃でジシラン（Ｓｉ_２Ｈ_６）またはトリシラン（Ｓｉ_３Ｈ_８）をＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５０〜２５０Å／分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖｔｈ）を概略同一に制御するため、ホウ素をジボランを用いて１×１０^１５〜１×１０^１８ｃｍ^−３の濃度として成膜中に添加してもよい。
【００５９】
これらの方法によって形成された被膜は、酸素が５×１０^２１ｃｍ^−３以下であることが好ましい。結晶化を助長させるためには、酸素濃度を７×１０^１９ｃｍ^−３以下、好ましくは１×１０^１９ｃｍ^−３以下とすることが望ましいが、少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまうため、この濃度を選択した。この酸素濃度が高いと、結晶化させにくく、レーザーアニ−ル温度を高くまたはレーザーアニ−ル時間を長くしなければならない。水素は４×１０^２０ｃｍ^−３であり、珪素４×１０^２２ｃｍ^−３として比較すると１原子％であった。
【００６０】
また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×１０^１９ｃｍ^−３以下、好ましくは１×１０^１９ｃｍ^−３以下とし、ピクセル構成するＴＦＴのチャネル形成領域のみに酸素をイオン注入法により５×１０^２０〜５×１０^２１ｃｍ^−３となるように添加してもよい。上記方法によって、アモルファス状態の珪素膜を５００〜５０００Å、本実施例では１０００Åの厚さに成膜した。
【００６１】
その後、フォトレジスト１０３をマスクＰ１を用いてＮＴＦＴのソース・ドレイン領域となるべき領域のみ開孔したパターンを形成した。そして、レジスト１０３をマスクとして、リンイオンをイオン注入法により、２×１０^１４〜５×１０^１６ｃｍ^−２、好ましくは２×１０^１６ｃｍ^−２だけ、注入し、ｎ型不純物領域１０４を形成した。その後、レジスト１０３は除去された。
【００６２】
同様に、レジスト１０５を塗布し、マスクＰ２を用いて、ＰＴＦＴのソース・ドレイン領域となるべき領域のみ開孔したパターンを形成した。そして、レジスト１０５をマスクとして、ｐ型の不純物領域１０６を形成した。不純物としては、ホウソを用い、やはりイオン注入法を用いて、２×１０^１４〜５×１０^１６ｃｍ^−２、好ましくは２×１０^１６ｃｍ^−２だけ、不純物を導入した。このようにして。図９（Ｂ）を得た。
【００６３】
その後、珪素膜１０２上に、厚さ５０〜３００ｎｍ、例えば、１００ｎｍの酸化珪素被膜１０７を、上記のＲＦスパッタ法によって形成した。そして、ＸｅＣｌエキシマレーザーを用いて、ソース・ドレイン・チャネル領域をレーザーアニールによって、結晶化・活性化した。この時のレーザーエネルギーは、閾値エネルギーが１３０ｍＪ／ｃｍ^２で、膜厚全体が溶融するには２２０ｍＪ／ｃｍ^２が必要となる。しかし、最初から２２０ｍＪ／ｃｍ^２以上のエネルギーを照射すると、膜中に含まれる水素が急激に放出されるために、膜の破壊が起きる。そのために低エネルギーで最初に水素を追い出した後に溶融させる必要がある。本実施例では最初１５０ｍＪ／ｃｍ^２で水素の追い出しを行なった後、２３０ｍＪ／ｃｍ^２で結晶化をおこなった。さらに、レーザーアニール終了後は酸化珪素膜１０７は取り去った。
【００６４】
その後、フォトマスクＰ３によって、アイランド状のＮＴＦＴ領域１１１とＰＴＦＴ領域１１２を形成した。この上に酸化珪素膜１０８をゲイト絶縁膜として５００〜２０００Å例えば１０００Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
【００６５】
この後、この上側にリンが１〜５×１０^２１ｃｍ^−３の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン（Ｍｏ）、タングステン（Ｗ），ＭｏＳｉ_２またはＷＳｉ_２との多層膜を形成した。これを第４のフォトマスクＰ４にてパタ−ニングして図９（Ｄ）を得た。ＮＴＦＴ用のゲイト電極１０９、ＰＴＦＴ用のゲイト電極１１０を形成した。例えばチャネル長７μｍ、ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの厚さに形成した。図には示されていないが、実施例１の場合と同様にゲイト配線とそれに平行な配線も形成した。
【００６６】
この配線の材料としては、上記の材料以外にも、例えばアルミニウム（Ａｌ）を用いることも可能である。アルミニウムを用いた場合、これを第４のフォトマスクＰ４にてパタ−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため、移動度、スレッシュホールド電圧の低減からさらにＴＦＴの特性を上げることができる。
【００６７】
かくすると、４００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画面の液晶表示装置にきわめて適したプロセスであるといえる。
【００６８】
図９（Ｅ）において、層間絶縁物１１３を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．６μｍの厚さに形成し、その後、第５のフォトマスクＰ５を用いて電極用の窓１１７を形成した。その後、さらに、これら全体にアルミニウムを０．３μｍの厚みにスパッタ法により形成し第６のフォトマスクＰ６を用いてリ−ド１１６およびコンタクト１１４、１１５を作製した後、表面を平坦化用有機樹脂１１９、例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけを第７のフォトマスクＰ７にて行った。さらに、これら全体にＩＴＯ（インジウム酸化錫）を０．１μｍの厚みにスパッタ法により形成し第８のフォトマスクＰ８を用いて画素電極１１８を形成した。このＩＴＯは室温〜１５０℃で成膜し、２００〜４００℃の酸素または大気中のアニ−ルにより成就した。
【００６９】
得られたＴＦＴの電気的な特性はＰＴＦＴで移動度は３５（ｃｍ^２／Ｖｓ）、Ｖｔｈは−５．９（Ｖ）で、ＮＴＦＴで移動度は９０（ｃｍ^２／Ｖｓ）、Ｖｔｈは４．８（Ｖ）であった。
【００７０】
上記の様な方法に従って作製された液晶電気光学装置用の一方の基板を得ることが出来た。他方の基板の作製方法は実施例１と同じであるので省略する。その後、前記第一の基板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲をエポキシ性接着剤にて固定した。基板上のリードにＴＡＢ形状の駆動ＩＣと共通信号、電位配線を有するＰＣＢを接続し、外側に偏光板を貼り、透過型の液晶電気光学装置を得た。これと冷陰極管を３本配置した後部照明装置、テレビ電波を受信するチューナーを接続し、壁掛けテレビとして完成させた。従来のＣＲＴ方式のテレビと比べて、平面形状の装置となったために、壁等に設置することも出来るようになった。この液晶テレビの動作は図１、図２に示したものと、実質的に同等な信号を液晶画素に印加することにより確認された。
【００７１】
【発明の効果】
本発明では、従来のアナログ方式の階調表示に対し、デジタル方式の階調表示を行うことを特徴としている。その効果として、例えば６４０×４００ドットの画素数を有する液晶電気光学装置を想定したばあい、合計２５６，０００個のＴＦＴすべての特性をばらつき無く作製することは、非常に困難を有し、現実的には量産性、歩留りを考慮すると、１６階調表示が限界と考えられているのに対し、本発明のように、全くアナログ的な信号を加えることなく純粋にデジタル制御のみで階調表示することにより、２５６階調表示以上の階調表示が可能となった。完全なデジタル表示であるので、ＴＦＴの特性ばらつきによる階調の曖昧さは全くなくなり、したがって、ＴＦＴのばらつきが少々あっても、極めて均質な階調表示が可能であった。したがって、従来はばらつきの少ないＴＦＴを得るために極めて歩留りが悪かったのに対し、本発明によって、ＴＦＴの歩留りがさほど問題とされなくなったため、液晶装置の歩留りは向上し、作製コストも著しく抑えることができた。
【００７２】
例えば６４０×４００ドットの２５６，０００組のＴＦＴを３００ｍｍ角に作成した液晶電気光学装置に対し通常のアナログ的な階調表示を行った場合、ＴＦＴの特性ばらつきが約±１０％存在するために、１６階調表示が限界であった。しかしながら、本発明によるデジタル階調表示をおこなった場合、ＴＦＴ素子の特性ばらつきの影響を受けにくいために、２５６階調表示まで可能になりカラー表示ではなんと１６，７７７，２１６色の多彩であり微妙な色彩の表示が実現できている。テレビ映像の様なソフトを映す場合、例えば同一色からなる『岩』でもその微細な窪み等から微妙に色合いが異なる。自然の色彩に近い表示を行おうとした場合、１６階調では困難を要する。本発明による階調表示によって、これらの微細な色調の変化を付けることが可能になった。
【００７３】
本発明の実施例では、シリコンを用いたＴＦＴを中心に説明を加えたが、ゲルマニウムを用いたＴＦＴも同様に使用できる。とくに、単結晶ゲルマニウムの電子移動度は３６００ｃｍ^２／Ｖｓ、ホール移動度は１８００ｃｍ^２／Ｖｓと、単結晶シリコンの値（電子移動度で１３５０ｃｍ^２／Ｖｓ、ホール移動度で４８０ｃｍ^２／Ｖｓ）の特性を上回っているため、高速動作が要求される本発明を実行する上で極めて優れた材料である。また、ゲルマニウムは非晶質状態から結晶状態へ遷移する温度がシリコンに比べて低く、低温プロセスに向いている。また、結晶成長の際の核発生率が小さく、したがって、一般に、多結晶成長させた場合には大きな結晶が得られる。このようにゲルマニウムはシリコンと比べても遜色のない特性を有している。
【００７４】
本発明の技術思想を説明するために、主として液晶を用いた電気光学装置、特に表示装置を例として説明を加えたが、本発明の思想を適用するには、なにも表示装置である必要はなく、いわゆるプロジェクション型テレビやその他の光スイッチ、光シャッターであってもよい。さらに、電気光学材料も液晶に限らず、電界、電圧等の電気的な影響を受けて光学的な特性の変わるものであれば、本発明を適用できることは明らかであろう。
【図面の簡単な説明】
【図１】本発明による駆動波形の例を示す。
【図２】本発明による駆動波形の例を示す。
【図３】本発明による液晶の階調表示特性の例を示す。
【図４】本発明によるマトリクス構成の例を示す。
【図５】実施例による素子の平面構造を示す。
【図６】実施例によるＴＦＴのプロセスを示す。
【図７】実施例によるＴＦＴのプロセスを示す。
【図８】実施例によるカラーフィルターの工程を示す。
【図９】実施例によるＴＦＴのプロセスを示す。
【図１０】実施例における保護回路の接続例を示す。
【図１１】実施例における保護回路の例を示す。
【図１２】実施例における保護回路の例を示す。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image display method in a liquid crystal electro-optical device using a thin film transistor (hereinafter, referred to as a TFT) as a driving switching element, and more particularly to a gradation display method for obtaining an intermediate color tone or a shade. The present invention particularly relates to a so-called full digital gray scale display that performs gray scale display without applying any analog signal to an active element from the outside.
[0002]
[Prior art]
Since the liquid crystal composition has different dielectric constants in the horizontal and vertical directions with respect to the molecular axis due to its material properties, it can be easily arranged horizontally or vertically with respect to external electrolysis. it can. The liquid crystal electro-optical device uses the anisotropy of the dielectric constant to control the amount of transmitted light or the amount of scattering of light to perform ON / OFF, that is, display of light and dark. As a liquid crystal material, a material called a TN (twisted nematic) liquid crystal, an STN (super twisted nematic) liquid crystal, a ferroelectric liquid crystal, a polymer liquid crystal, or a dispersion liquid crystal is known. It is known that a liquid crystal does not respond to an external voltage in an infinitely short time, but takes a certain time to respond. The value is specific to each liquid crystal material, and is several tens of msec for TN liquid crystal, several hundred msec for STN liquid crystal, several tens of μsec for ferroelectric liquid crystal, and several tens of microsecond for dispersion or polymer liquid crystal. It is several tens of msec.
[0003]
Among electro-optical devices using liquid crystals, the one that can obtain the best image quality is the one using the active matrix method. In a conventional active matrix type liquid crystal electro-optical device, a thin film transistor (TFT) is used as an active element, an amorphous or polycrystalline semiconductor is used for the TFT, and only one of P-type and N-type is used for one pixel. A type of TFT was used. That is, generally, an N-channel TFT (referred to as NTFT) is connected in series to a pixel. Then, a signal voltage is applied to the signal lines of the matrix, and when a signal is applied from both sides to the TFTs provided at the orthogonal portions of the respective signal lines, the ON / OFF state of the liquid crystal pixels is utilized by utilizing the fact that the TFTs are turned ON. OFF was individually controlled. By controlling the pixels by such a method, a liquid crystal electro-optical device having a high contrast can be realized.
[0004]
[Problems to be solved by the invention]
However, in such an active matrix system, it is extremely difficult to perform gradation display such as light and dark and color tone. Conventionally, for gray scale display, a system utilizing the fact that the light transmittance of a liquid crystal changes depending on the magnitude of an applied voltage has been studied. This is because, for example, an appropriate voltage is supplied from the peripheral circuit between the source and the drain of the TFT in the matrix, and a signal voltage is applied to the liquid crystal pixel by applying a signal voltage to the gate electrode in that state. Was to try.
[0005]
However, in such a method, the voltage applied to the liquid crystal pixels actually differs by at least several% depending on each pixel due to, for example, the inhomogeneity of the TFT and the inhomogeneity of the matrix wiring. On the other hand, for example, the voltage dependence of the light transmittance of a liquid crystal is extremely non-linear, and the light transmittance changes rapidly at a certain specific voltage. In some cases, it was significantly different. For example, in the case of a TN liquid crystal, the potential difference in the ON / OFF state is about 1.2 V, and in order to achieve 16 gradations, it is necessary to control the potential difference of the liquid crystal with an accuracy of 75 mV. Therefore, in practice, achieving 16 gradations has been the limit.
[0006]
The difficulty of gradation display is extremely disadvantageous in that a liquid crystal display device competes with a CRT (cathode ray tube) which is a conventional general display device.
[0007]
An object of the present invention is to propose a completely new method for realizing a gradation display, which has been difficult in the past.
[0008]
[Means to solve the problem]
By the way, it has been mentioned earlier that the light transmittance can be controlled by controlling the voltage applied to the liquid crystal in an analog manner. It has been found that the gradation can be visually obtained by controlling.
[0009]
For example, when a TN (Twisted Nematic) liquid crystal, which is a typical liquid crystal material, is used, for example, in FIG. In comparison with the case where a rectangular pulse is applied, A was found to be brighter. Here, the pulse period was 1 msec. As a result, A was the brightest, and then B, C, and D in that order. This is completely unexpected. This is because the time of 1 msec is too short in the ordinary TN liquid crystal material, and the TN liquid crystal does not react in such a short time. Therefore, in any case, it is impossible to realize the ON state of the liquid crystal. However, in practice, the liquid crystal was able to realize an intermediate density.
[0010]
The specific principle is not yet known in detail. However, the present inventors have found that gradation expression can be performed using this phenomenon. That is, by applying a pulse to the liquid crystal material at a period such that the liquid crystal material does not react, by controlling the pulse width, an intermediate brightness is realized by digital control, which is exactly the feature of the present invention. Things. As a result of the study of the present inventors, it has been found that the pulse period for obtaining such an intermediate concentration needs to be 10 msec or less in the case of a TN liquid crystal.
[0011]
Here, the meaning of the term pulse period will be clarified. That is, in this case, a plurality of pulses are continuously applied to the liquid crystal. In this case, the period of the pulse is the time between the start of one pulse and the start of the next pulse. That means. Therefore, it is the reciprocal of the pulse repetition frequency.
The pulse width refers to a time during which a pulse is in a voltage state. Therefore, in FIG. 1, for example, in the case of a pulse train of C, T is the pulse period, and τ is the pulse width.
[0012]
A similar effect was observed in the STN liquid crystal, the ferroelectric liquid crystal, and the polymer liquid crystal or the dispersion type liquid crystal. In each case, it became clear that an intermediate color tone can be obtained by applying a pulse having a period shorter than the response time. That is, in STN liquid crystal, 100 msec or less, preferably 10 msec or less, in ferroelectric liquid crystal, 10 μsec or less, preferably 1 μsec or less, and in polymer liquid crystal or dispersion type liquid crystal, 10 msec or less. By applying a pulse having a period of 1 msec or less, a gradation display was obtained.
[0013]
Normally, in the case of an image on a television or the like, 30 still images are fed out one after another to form a moving image. Therefore, the duration of one still image is about 30 msec. This time is too early for the human eye, and is literally "not stopped by the eye", and as a result, still images cannot be visually identified one by one. In any case, in order to obtain a normal moving image, one still image cannot be continued for 100 msec or longer at the longest.
[0014]
If a gradation display of 256 gradations is performed using the present invention, for example, if T = 3 msec, a pulse voltage application method capable of dividing this 3 msec time by at least 256 is applied to a pixel. It is necessary to adopt it as a method. That is, it is necessary to form a circuit in which a pulse-like voltage of 3 msec / 256 = 11.7 μsec is applied to the pixel at the shortest. Actually, as shown in FIG. 3, the duty ratio τ / T of the pulse and the light transmittance of the liquid crystal pixel are in a non-linear relationship. In order to obtain 256 gradations, the duty ratio of the pulse must be further reduced. Fine control is required.
[0015]
In addition, when actual image display is performed, other pixels must be considered. In an actual image display device, for example, there are 400 rows. That is, as described later, the active element of the matrix is required to have an extremely short response of 100 nsec. Thus, an example of a circuit having such a short-time response is shown in FIG. 4 and will be described below.
[0016]
FIG. 4 shows an example of an active matrix circuit of a liquid crystal display device necessary for carrying out the present invention. In the present invention, since the active element is required to respond in a short time of 100 nsec or less, it is necessary to form a circuit that operates at high speed. For this purpose, instead of switching only by the NTFT or PTFT as in the prior art, a modified inverter type circuit configured so that the NTFT and PTFT operate complementarily as shown in FIG. 4 is used. is necessary.
[0017]
In this example, an example of an N × M matrix is shown, but only the vicinity of n rows and m columns is shown for the sake of simplicity. If you expand the same thing up, down, left and right, you will get a complete one.
[0018]
FIG. 4 illustrates four modified inverter circuits. Each modified inverter circuit includes at least two NTFTs and at least two PTFTs. The number of TFTs may be further increased in case a defect exists. In this circuit, first, a set of NTFT and PTFT gate electrodes at the center is connected to the signal line X. _n And one of the source or drain of the NTFT and PTFT is connected to each other, _{n, m} Connected to the electrodes. This state is the same as that of a normal complementary field effect device (CMOS). The other source or drain of the NTFT and PTFT is connected to the source or drain of the second NTFT and PTFT, respectively. The other source or drain of the second NTFT and PTFT is connected to the signal line Y, respectively. _{m + 1} And Y _m It is connected to the. Further, the gate electrodes of the second NTFT and PTFT are respectively connected to the signal line Y. _{m + 1} And Y _m It is connected to the. In the following, the signal line X _1, X _{2,. .} X _N Are collectively or individually called X-rays, and the signal line Y _1, Y _{2,. .} Y _M Are collectively or individually referred to as Y lines. In the figure, a capacitor is artificially inserted in parallel with the capacitor of the pixel. . The capacitor inserted at this time has an effect of suppressing a decrease in the voltage of the pixel due to a spontaneous discharge of the charge of the pixel. The drop in pixel voltage becomes non-uniform if there is variation in the pixel. In particular, as in the present invention, in the case of performing gradation display with the voltage applied to the pixel being constant, the image quality is reduced. Is caused. However, by inserting a capacitor in parallel with a pixel as described above, a voltage drop due to variation in the pixel can be significantly suppressed, and high image quality can be obtained.
[0019]
Next, an operation example of a circuit using such a circuit will be described with reference to FIGS. This matrix circuit needs to operate so as to apply a pulsed voltage as shown in FIG. 1A to the liquid crystal cell. FIG. 1B shows an outline of signal voltages applied to the X-rays and the Y-lines to generate such a pulse. As an example, consider a 400 × 640 matrix.
[0020]
The signal applied to the X-ray is, for example, X _n For a line, V (X _n ), A group of pulses repeated in the cycle T actually includes 256 pulses (hereinafter, referred to as sub-pulses), and each of the 256 sub-pulses is 400 It can be seen that the pulse train is composed of a pulse train including the number of elements. Here, the number 400 is the number of rows in the matrix. Therefore, if T = 3 msec, the minimum unit of the pulse applied to the X-ray is 29 nsec.
[0021]
On the other hand, the Y line shows V (Y ₁ ), V (Y _m ), V (Y _{m + 1} ), V (Y ₄₀₀ ) Are applied with their respective timings shifted. This pulse needs to be shorter than the minimum unit pulse of the pulse applied to the X-ray. Eventually, during the time T, 256 pulses are applied to each Y line.
[0022]
Next, the operation of the actual circuit will be described with reference to FIG. First, a first sub-pulse is applied to each X-ray. Of course, these sub-pulses are different for each X-ray. On the other hand, as described above, the pulse is first applied to the Y line. ₁ And then Y ₂ And so on. First, the pulse is Y ₁ Is applied. At this time, the pixel Z _1,1 , The active element is turned off. That is, Y ₁ Is a voltage state and Y ₂ Is not in a voltage state, and among the four TFTs of the active element of the pixel, the upper PTFT and the lower NTFT are in the ON state, and the central inverter is in operation. And the input X of the inverter ₁ Since a voltage is applied to, the output is inverted and no voltage is applied. Then, Y ₂ , A voltage is applied to the pixel Z _1,2 Is in a state where a voltage is applied. That is, the input X of the inverter ₁ This is because no voltage is applied to. And this voltage state is Y ₂ Continues even after the pulse of ₂ Lasts until a pulse is applied to Similarly, Z _{1, m} Also Z _{1, m + 1} Also Z _1,400 Is also in a voltage state.
[0023]
In this way, pulses are applied one after the other, and Y _m Is applied. Now, four pixels Z _{n, m} , Z _{n, m + 1} , Z _{n + 1, m} , Z _{n + 1, m + 1} If you pay attention to _n And X _{n + 1} Attention should be paid to the m-th and (m + 1) -th of the first sub-pulse. X _n Also X _{n + 1} Also, since the m-th is not in the voltage state, the pixel Z _{n, m} , Z _{n + 1, m} Is in a voltage (charged) state. Then Y _{m + 1} A pulse is applied to. X _n Also X _{n + 1} Since the (m + 1) -th voltage state is not the voltage state, the pixel Z _{n, m + 1} , Z _{n + 1, m + 1} Is charged.
[0024]
Next, although omitted in the figure, it is assumed that a second sub-pulse has arrived. At this time, X _n Also X _{n + 1} If the m-th and (m + 1) -th are not in the voltage state, the charged state is not lost, and the four pixels continue to be in the voltage state. Thereafter, it is assumed that the voltage state of all four pixels continues until the (h-1) th sub-pulse.
[0025]
Next, it is assumed that the sub-pulse advances and the h-th sub-pulse comes. In the figure, other than the m-th and (m + 1) -th are omitted to avoid complexity. At this time, X _n Also X _{n + 1} Also, since the m-th is not in the voltage state, the pixel Z _{n, m} , Z _{n + 1, m} Continue the voltage state. But X _{n + 1} Since the (m + 1) -th is in the voltage state, the pixel Z _{n + 1, m} Indicates that the voltage state continues but the pixel Z _{n + 1, m + 1} In this case, the output of the active element stops in the voltage state, the stored charge is released, and the voltage state is interrupted.
[0026]
Further, when the i-th sub-pulse arrives, X _n (M + 1) th is in a voltage state. _{n, m + 1} Is released. Hereinafter, in the j-th and k-th sub-pulses, X _{n + 1} , X _n Of the pixel Z _{n, m} , Z _{n + 1, m} Are interrupted during the k-th and j-th sub-pulses, respectively. Through such a process, the time of the voltage state can be digitally controlled for each pixel as shown by V (Z) in FIG.
[0027]
By repeating such an operation, the width of the voltage pulse applied to each pixel can be arbitrarily controlled as shown in FIG.
[0028]
As is apparent from the above description, in practicing the present invention, the sub-pulses as described above do not have to be in a pulse shape that can be clearly defined. For the sake of simplicity, the concept of sub-pulses was introduced, but in particular, it is clear that the present invention can be implemented even if the signal between sub-pulses is not clear and the signal has almost no boundaries. is there. Furthermore, for simplicity of explanation, the zero level and voltage level of the signal have been clarified, but this is only a matter of whether the voltage is below or above the threshold voltage of the liquid crystal or TFT. It need not be absolutely zero. Further, since the voltage is a relative physical quantity with reference to the potential at an arbitrary point, it is clear that in the above example, the pulse may have the opposite polarity. In the above example, the screen is scanned line by line. _1, Y _3, Y _{5 ,. . .} And then Y _2, Y _4, Y _{6 ,. .} Needless to say, a so-called interlaced scanning method in which scanning is performed is also possible.
[0029]
【Example】
Example 1 In this example, a wall-mounted television was manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. The TFT at that time was made of polycrystalline silicon using laser annealing.
[0030]
FIG. 5 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration for one pixel. First, a method for manufacturing a liquid crystal panel used in this embodiment will be described with reference to FIGS. In order to implement the present invention, two NTFTs and two PTFTs are required for one pixel, so a total of four TFTs are shown in the figure, but for simplicity, the numbers are assigned to only one of the NTFTs and PTFTs. A description is given below. In FIG. 6A, a silicon oxide film as a blocking layer 51 is formed on a glass 50 which can withstand a heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C. by using a magnetron RF (high frequency) sputtering method. It is made to a thickness of 3000 mm. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 150 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 ° / min.
[0031]
A silicon film 52 was formed thereon by a plasma CVD method. The film formation temperature is set at 250 ° C. to 350 ° C. In this embodiment, the temperature is set to 320 ° C. ₄ ) Was used. Monosilane (SiH ₄ ), Disilane (Si ₂ H ₆ ) Also, trisilane (Si ₃ H ₈ ) May be used. These were introduced into a PCVD apparatus at a pressure of 3 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.02 to 0.10 W / cm. ² Is appropriate, and in this embodiment, 0.055 W / cm ² Was used. In addition, monosilane (SiH ₄ ) Was 20 SCCM, and the deposition rate at that time was about 120 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is doped with diborane to 1 × 10 ^Fifteen ~ 1 × 10 ¹⁸ cm ^-3 May be added during film formation. In addition to the plasma CVD, a silicon layer serving as a channel region of the TFT may be formed by a sputtering method or a low pressure CVD method. The method will be briefly described below.
[0032]
When performing sputtering, the back pressure before sputtering is 1 × 10 ^-5 The pressure was set to Pa or lower, and single crystal silicon was used as a target in an atmosphere in which hydrogen was mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.
[0033]
In the case of forming by a reduced pressure gas phase method, disilane (Si ₂ H ₆ ) Or trisilane (Si ₃ H ₈ ) Was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. The deposition rate was 50 to 250 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is doped with diborane to 1 × 10 ^Fifteen ~ 1 × 10 ¹⁸ cm ^-3 May be added during film formation.
[0034]
The film formed by these methods has an oxygen content of 5 × 10 ²¹ cm ^-3 The following is preferred. To promote crystallization, the oxygen concentration should be 7 × 10 ¹⁹ cm ^-3 Below, preferably 1 × 10 ¹⁹ cm ^-3 It is desirable to set the density to the following value. However, if the quantity is too small, the leakage current in the off state increases due to the backlight. Therefore, this density was selected. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be increased. Hydrogen is 4 × 10 ²⁰ cm ^-3 And silicon 4 × 10 ²² cm ^-3 Was 1 atomic%.
[0035]
In order to further promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 ¹⁹ cm ^-3 Below, preferably 1 × 10 ¹⁹ cm ^-3 Oxygen is ion-implanted only into the channel forming region of the TFT constituting the pixel to form 5 × 10 ²⁰ ~ 5 × 10 ²¹ cm ^-3 You may add so that it may become. By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 °, in this example, 1000 °.
[0036]
Thereafter, a pattern in which only the source / drain regions were opened in the photoresist 53 using the mask P1 was formed. A silicon film 54 serving as an n-type active layer was formed thereon by a plasma CVD method. The film formation temperature is set at 250 ° C. to 350 ° C. In this embodiment, the film formation temperature is set at 320 ° C. and monosilane (SiH ₄ ) And monosilane-based phosphine (PH ₃ ) A 3% concentration was used. These were introduced into the PCVD apparatus at a pressure of 5 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.05 to 0.20 W / cm. ² Is suitable, and in this embodiment, 0.120 W / cm ² Was used.
[0037]
The specific conductivity of the n-type silicon layer obtained by this method is 2 × 10 ^-1 [Ωcm ^-1 ]. The film thickness was 50 °. Thereafter, the resist 53 was removed by a lift-off method, and source / drain regions 55 and 56 were formed.
[0038]
Using a similar process, a p-type active layer was formed. The gas introduced at that time was monosilane (SiH ₄ ) And monosilane-based diborane (B ₂ H ₆ ) 5% concentration was used. These were introduced into a PCVD apparatus at a pressure of 4 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.05 to 0.20 W / cm. ² Is suitable, and in this embodiment, 0.120 W / cm ² Was used. The specific conductivity of the p-type silicon layer formed by this method is 5 × 10 ^-2 [Ωcm ^-1 ]. The film thickness was 50 °. Thereafter, source / drain regions 59 and 60 were formed by using a lift-off method as in the case of the N-type region. Thereafter, the silicon film 52 was removed by etching using the mask P3 to form an N-channel thin film transistor island region 63 and a P-channel thin film transistor island region 64.
[0039]
Thereafter, using a XeCl excimer laser, the source, drain, and channel regions were laser-annealed, and simultaneously, the active layer was laser-doped. At this time, the laser energy has a threshold energy of 130 mJ / cm. ² 220 mJ / cm to melt the entire film thickness ² Is required. However, 220mJ / cm from the beginning ² When irradiated with more energy, because the hydrogen contained in the film is rapidly released, destruction of the membrane occurs. For this purpose, it is necessary to first dissipate hydrogen with low energy and then melt it. In this embodiment, the initial value is 150 mJ / cm. ² 230 mJ / cm after purging hydrogen with ² For crystallization.
[0040]
On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was performed under the same conditions as those for forming the silicon oxide film as the blocking layer. During this film formation, a small amount of fluorine may be added to fix sodium ions.
[0041]
After this, 1-5 × 10 ²¹ cm ^-3 Of silicon or a silicon film having a concentration of Mo, molybdenum (Mo), tungsten (W), MoSi ₂ Or WSi ₂ Was formed. This was patterned using a fourth photomask P4 to obtain FIG. 6D. A gate electrode 66 for NTFT and a gate electrode 67 for PTFT were formed. For example, a channel length is 7 .mu.m, and a gate electrode is formed of 0.2 .mu.m of phosphorus silicon, and a molybdenum is formed thereon with a thickness of 0.3 .mu.m. At the same time, as shown in FIG. 7A, the gate wiring 65 and the wiring 68 provided in parallel with the gate wiring 65 were also patterned.
[0042]
When aluminum (Al) is used as a gate electrode material, the surface is anodized after patterning with a fourth photomask P4, so that the self-alignment method can be applied. Since the drain contact hole can be formed at a position closer to the gate, the characteristics of the TFT can be further improved from the reduction of the mobility and the threshold voltage.
[0043]
Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is extremely suitable for the large-screen liquid crystal display device of the present invention.
[0044]
In FIG. 6E, a silicon oxide film was formed on the interlayer insulator 68 by the above-described sputtering method. This silicon oxide film may be formed by using an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it was formed to a thickness of 0.2 to 0.6 μm, and then a window 79 for an electrode was formed using the fifth photomask P5. Thereafter, aluminum was further formed on the entire surface to a thickness of 0.3 μm by a sputtering method, and leads 74 and contacts 73 and 75 were formed using a sixth photomask P6. Thus, FIG. 6E and FIG. 7B are obtained. After that, the surface was coated with an organic resin 77 for flattening, for example, a translucent polyimide resin, and an electrode hole was formed again using the seventh photomask P7. Further, an ITO (indium tin oxide) was formed on the entire surface to a thickness of 0.1 μm by a sputtering method, and a pixel electrode 71 was formed using an eighth photomask P8. This ITO was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in air.
[0045]
Thus, FIGS. 6F and 7C are obtained. FIG. 7D is a cross-sectional view taken along a line AA ′ in FIG. Actually, a counter electrode is provided on top of this with a liquid crystal material interposed therebetween, and a capacitance is generated between the counter electrode and the pixel electrode 71 as shown in the figure. At the same time, capacitance also occurs between the wiring 68 and the electrode 71. Then, by maintaining the wiring 68 at the same potential as the counter electrode, as shown in FIG. 4, a circuit in which a capacitor is inserted in parallel with the liquid crystal pixel is formed. In particular, by arranging as in the present embodiment, the wiring 68 is parallel to the gate wiring 65, so that the regulated capacitance between the two wirings is small, and therefore, there is an effect of reducing attenuation and delay of a signal transmitted through the gate wiring.
[0046]
In addition, when the wiring 68 thus formed is used with being grounded, it can be used as a ground line of a protection circuit provided at the end of each matrix wiring. The protection circuit refers to a circuit as shown in FIGS. 11 and 12 provided between a peripheral driving circuit and a pixel as shown in FIG. In any case, when an excessive voltage is applied to the pixel, the pixel is turned on, and has an action of removing the voltage. These protection circuits are formed using a doped or undoped semiconductor material such as silicon, a transparent conductive material such as ITO, or a normal wiring material. Therefore, it can be formed at the same time when the circuit of the pixel is formed.
[0047]
This will be apparent, for example, from the fact that the protection circuit of FIG. 11 is formed of NTFT, PTFT, or a C / TFT that combines them. Although the protection circuit of FIG. 12 does not use a TFT, the diode is constituted by, for example, a PIN junction, and a diode which emphasizes the Zener characteristic has a structure such as NIN, PIP, NPN, or PNP. Needless to say, it is clear that the semiconductor device can be manufactured by using the manufacturing method described in this embodiment.
[0048]
The electrical characteristics of the TFT obtained as described above are PTFT and the mobility is 40 (cm). ² / Vs), Vth is -5.9 (V), and the mobility is 80 (cm) for NTFT. ² / Vs) and Vth were 5.0 (V).
[0049]
One substrate for a liquid crystal electro-optical device manufactured according to the above method was obtained. FIG. 5 shows the arrangement of the electrodes and the like of the liquid crystal display device. The TFT constituting the modified inverter according to the present invention is a signal line Y ₁ And Y ₂ And Y ₂ And Y ₃ Between the signal line X ₁ , X ₂ Are provided in parallel with each other. A matrix configuration using such a C / TFT is provided. By repeating such a structure left and right and up and down, a liquid crystal display device having a large pixel size of 640 × 480 or 1280 × 960 can be obtained. In this embodiment, the size is set to 1920 × 400. Thus, a first substrate was obtained.
[0050]
FIG. 8 illustrates a method for manufacturing the other substrate. A 1 μm-thick polyimide resin obtained by mixing a black pigment with polyimide was formed on a glass substrate by spin coating, and a black stripe 81 was formed using a ninth photomask P9. Thereafter, a film of a polyimide resin mixed with a red pigment was formed to a thickness of 1 μm by spin coating, and a red filter 83 was manufactured using a tenth photomask P10. Similarly, a green filter 85 and a blue filter 86 were produced using the masks P11 and P12. During the production, each filter was fired at 350 ° C. in nitrogen for 60 minutes. After that, the leveling layer 89 was formed using a transparent polyimide, also using the spin coating method.
[0051]
Thereafter, ITO (indium tin oxide) was formed on the entire surface by sputtering to a thickness of 0.1 μm, and a common electrode 90 was formed using a tenth photomask P10. This ITO was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 300 ° C. or annealing in the air to obtain a second substrate.
[0052]
A polyimide precursor was printed on the substrate by using an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. Thereafter, a known rubbing method was used to modify the polyimide surface, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided.
[0053]
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having a common signal and potential wiring were connected to leads on the substrate, and a polarizing plate was attached on the outside to obtain a transmission type liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold-cathode tubes were arranged, and a tuner for receiving television waves, to complete a wall-mounted television. Compared to the conventional CRT type television, the device has a flat shape, so that it can be installed on a wall or the like. The operation of this liquid crystal television was confirmed by applying signals substantially equivalent to those shown in FIGS. 1 and 2 to the liquid crystal pixels.
[0054]
Example 2 In this example, a wall-mounted television was manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. The TFT at that time was made of polycrystalline silicon using laser annealing.
[0055]
Hereinafter, a method for manufacturing a TFT portion will be described with reference to FIGS. In FIG. 9A, a silicon oxide film as a blocking layer 101 is formed on a glass 100, which is not expensive, such as quartz glass, which can withstand a heat treatment at 700 ° C. or less, for example, about 600 ° C., using a magnetron RF (high frequency) sputtering method. It is made to a thickness of 3000 mm. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 150 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 ° / min.
[0056]
A silicon film was formed on the silicon film 102 by a plasma CVD method. The film formation temperature is set at 250 ° C. to 350 ° C. In this embodiment, the temperature is set to 320 ° C. ₄ ) Was used. Monosilane (SiH ₄ ), Disilane (Si ₂ H ₆ ) Also, trisilane (Si ₃ H ₈ ) May be used. These were introduced into a PCVD apparatus at a pressure of 3 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.02 to 0.10 W / cm. ² Is appropriate, and in this embodiment, 0.055 W / cm ² Was used. In addition, monosilane (SiH ₄ ) Was 20 SCCM, and the deposition rate at that time was about 120 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is doped with diborane to 1 × 10 ^Fifteen ~ 1 × 10 ¹⁸ cm ^-3 May be added during film formation. In addition to the plasma CVD, a silicon layer serving as a channel region of the TFT may be formed by a sputtering method or a low pressure CVD method. The method will be briefly described below.
[0057]
When performing sputtering, the back pressure before sputtering is 1 × 10 ^-5 The pressure was set to Pa or lower, and single crystal silicon was used as a target in an atmosphere in which hydrogen was mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.
[0058]
In the case of forming by a reduced pressure gas phase method, disilane (Si ₂ H ₆ ) Or trisilane (Si ₃ H ₈ ) Was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. The deposition rate was 50 to 250 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is doped with diborane to 1 × 10 ^Fifteen ~ 1 × 10 ¹⁸ cm ^-3 May be added during film formation.
[0059]
The film formed by these methods has an oxygen content of 5 × 10 ²¹ cm ^-3 The following is preferred. To promote crystallization, the oxygen concentration should be 7 × 10 ¹⁹ cm ^-3 Below, preferably 1 × 10 ¹⁹ cm ^-3 It is desirable to set the density to the following value. However, if the quantity is too small, the leakage current in the off state increases due to the backlight. Therefore, this density was selected. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be increased. Hydrogen is 4 × 10 ²⁰ cm ^-3 And silicon 4 × 10 ²² cm ^-3 Was 1 atomic%.
[0060]
In order to further promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 ¹⁹ cm ^-3 Below, preferably 1 × 10 ¹⁹ cm ^-3 Oxygen is ion-implanted only into the channel forming region of the TFT constituting the pixel to form 5 × 10 ²⁰ ~ 5 × 10 ²¹ cm ^-3 You may add so that it may become. By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 °, in this example, 1000 °.
[0061]
Thereafter, using the mask P1, a pattern was formed in the photoresist 103 by opening only the regions to be the source / drain regions of the NTFT. Then, using the resist 103 as a mask, phosphorus ions are ion-implanted by 2 × 10 ¹⁴ ~ 5 × 10 ¹⁶ cm ^-2 , Preferably 2 × 10 ¹⁶ cm ^-2 Is implanted to form an n-type impurity region 104. After that, the resist 103 was removed.
[0062]
Similarly, a resist 105 was applied, and using the mask P2, a pattern was formed in which only the regions to be the source / drain regions of the PTFT were opened. Then, using the resist 105 as a mask, a p-type impurity region 106 was formed. Boron was used as an impurity, and 2 × 10 ¹⁴ ~ 5 × 10 ¹⁶ cm ^-2 , Preferably 2 × 10 ¹⁶ cm ^-2 Only introduced impurities. Like this. FIG. 9 (B) is obtained.
[0063]
After that, a silicon oxide film 107 having a thickness of 50 to 300 nm, for example, 100 nm was formed on the silicon film 102 by the RF sputtering method. Then, using a XeCl excimer laser, the source, drain and channel regions were crystallized and activated by laser annealing. At this time, the laser energy has a threshold energy of 130 mJ / cm. ² 220 mJ / cm to melt the entire film thickness ² Is required. However, 220mJ / cm from the beginning ² When irradiated with more energy, because the hydrogen contained in the film is rapidly released, destruction of the membrane occurs. For this purpose, it is necessary to first dissipate hydrogen with low energy and then melt it. In this embodiment, the initial value is 150 mJ / cm. ² 230 mJ / cm after purging hydrogen with ² For crystallization. After the completion of the laser annealing, the silicon oxide film 107 was removed.
[0064]
Thereafter, an island-shaped NTFT region 111 and a PTFT region 112 were formed using the photomask P3. A silicon oxide film 108 was formed thereon as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was performed under the same conditions as those for forming the silicon oxide film as the blocking layer. During this film formation, a small amount of fluorine may be added to fix sodium ions.
[0065]
After this, 1-5 × 10 ²¹ cm ^-3 Of silicon or a silicon film having a concentration of Mo, molybdenum (Mo), tungsten (W), MoSi ₂ Or WSi ₂ Was formed. This was patterned using a fourth photomask P4 to obtain FIG. 9D. A gate electrode 109 for NTFT and a gate electrode 110 for PTFT were formed. For example, a channel length is 7 .mu.m, and a gate electrode is formed of 0.2 .mu.m of phosphorus silicon, and a molybdenum is formed thereon with a thickness of 0.3 .mu.m. Although not shown in the figure, a gate wiring and a wiring parallel to the gate wiring were also formed as in the case of the first embodiment.
[0066]
As a material for the wiring, for example, aluminum (Al) can be used in addition to the above materials. When aluminum is used, after patterning it with the fourth photomask P4 and then anodizing the surface thereof, the self-alignment method can be applied, so that the source / drain contact holes are closer to the gate. Since the TFT can be formed at the position, the characteristics of the TFT can be further improved from the reduction of the mobility and the threshold voltage.
[0067]
Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is extremely suitable for the large-screen liquid crystal display device of the present invention.
[0068]
In FIG. 9E, the interlayer insulator 113 was formed as a silicon oxide film by the above-described sputtering method. This silicon oxide film may be formed by using an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it was formed to a thickness of 0.2 to 0.6 μm, and then a window 117 for an electrode was formed using the fifth photomask P5. Thereafter, aluminum is further formed on the whole by sputtering to a thickness of 0.3 μm, and leads 116 and contacts 114 and 115 are formed using a sixth photomask P6. 119, for example, a translucent polyimide resin was applied and formed, and the electrode drilling was performed again using the seventh photomask P7. Further, ITO (indium tin oxide) was formed over the entire surface by sputtering to a thickness of 0.1 μm, and a pixel electrode 118 was formed using an eighth photomask P8. This ITO was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in air.
[0069]
The electrical characteristics of the obtained TFT are PTFT and the mobility is 35 (cm). ² / Vs), Vth is -5.9 (V), and the mobility is 90 (cm) for NTFT. ² / Vs) and Vth were 4.8 (V).
[0070]
One substrate for a liquid crystal electro-optical device manufactured according to the above method was obtained. The method for fabricating the other substrate is the same as that in the first embodiment, and a description thereof will be omitted. Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having a common signal and potential wiring were connected to leads on the substrate, and a polarizing plate was attached on the outside to obtain a transmission type liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold-cathode tubes were arranged, and a tuner for receiving television waves, to complete a wall-mounted television. Compared to the conventional CRT type television, the device has a flat shape, so that it can be installed on a wall or the like. The operation of this liquid crystal television was confirmed by applying signals substantially equivalent to those shown in FIGS. 1 and 2 to the liquid crystal pixels.
[0071]
【The invention's effect】
The present invention is characterized in that digital gray scale display is performed in contrast to conventional analog gray scale display. As an effect, assuming, for example, a liquid crystal electro-optical device having a pixel number of 640 × 400 dots, it is extremely difficult to fabricate all the 256,000 TFTs without variation in characteristics. In consideration of mass productivity and yield, 16 gray scale display is considered to be the limit. However, as in the present invention, gray scale display is performed purely by digital control without adding analog signals at all. By doing so, gray scale display of 256 gray scale display or more is possible. Since it is a complete digital display, there is no ambiguity of gradation due to variations in TFT characteristics, and therefore, even with a small variation in TFT, extremely uniform gradation display was possible. Therefore, while the yield has been extremely low in order to obtain a TFT with a small variation, the yield of the TFT is no longer a problem according to the present invention, so that the yield of the liquid crystal device is improved and the manufacturing cost is significantly reduced. Was completed.
[0072]
For example, when a normal analog gray scale display is performed on a liquid crystal electro-optical device in which 256,000 sets of 640 × 400 dots of 256,000 TFTs are formed in a 300 mm square, variation in TFT characteristics is about ± 10%. , 16 gradation display was the limit. However, when the digital gradation display according to the present invention is performed, it is hard to be affected by the variation in the characteristics of the TFT elements, so that it is possible to display up to 256 gradations. The display of various colors has been realized. When projecting software such as a television image, for example, even a “rock” made of the same color has a slightly different color due to its minute dents and the like. In the case where a display close to a natural color is to be performed, difficulties are required at 16 gradations. The gradation display according to the present invention makes it possible to impart these minute color tone changes.
[0073]
In the embodiments of the present invention, description has been made mainly on a TFT using silicon, but a TFT using germanium can be used similarly. In particular, the electron mobility of single crystal germanium is 3600 cm ² / Vs, hole mobility is 1800 cm ² / Vs and the value of single crystal silicon (1350 cm in electron mobility) ² / Vs, hole mobility 480cm ² / Vs), which is an excellent material for implementing the present invention that requires high-speed operation. Further, germanium has a lower transition temperature from an amorphous state to a crystalline state than silicon, and is suitable for a low-temperature process. In addition, the nucleation rate during crystal growth is low, and therefore, generally, large crystals are obtained when polycrystals are grown. Thus, germanium has characteristics comparable to those of silicon.
[0074]
In order to explain the technical idea of the present invention, an electro-optical device using liquid crystal, particularly a display device has been described as an example. However, in order to apply the idea of the present invention, a display device is required. Instead, a so-called projection television, other optical switches, or optical shutters may be used. Further, it is apparent that the present invention can be applied to electro-optical materials that are not limited to liquid crystals as long as optical characteristics change due to electric influences such as electric fields and voltages.
[Brief description of the drawings]
FIG. 1 shows an example of a driving waveform according to the present invention.
FIG. 2 shows an example of a driving waveform according to the present invention.
FIG. 3 shows an example of gradation display characteristics of a liquid crystal according to the present invention.
FIG. 4 shows an example of a matrix configuration according to the invention.
FIG. 5 shows a planar structure of a device according to an example.
FIG. 6 illustrates a TFT process according to an embodiment.
FIG. 7 illustrates a TFT process according to an embodiment.
FIG. 8 shows a process of a color filter according to an example.
FIG. 9 illustrates a TFT process according to an embodiment.
FIG. 10 shows a connection example of a protection circuit in the embodiment.
FIG. 11 shows an example of a protection circuit in the embodiment.
FIG. 12 shows an example of a protection circuit in the embodiment.

Claims

An electro-optical device having a first substrate and a second substrate facing each other,
A black matrix made of an organic resin is provided on the first substrate,
A first planarization film made of an organic resin is provided to cover the black matrix;
A pixel portion and a protection circuit electrically connected to the pixel portion are formed over the second substrate;
The pixel unit has a pixel electrode, an N-channel thin film transistor, and a P-channel thin film transistor in each pixel,
The protection circuit has a complementary thin film transistor,
In the pixel section,
A second planarization film made of an organic resin is provided to cover the N-channel thin film transistor and the P-channel thin film transistor;
The N-channel thin film transistor and the P-channel type thin film transistor in the pixel electrode which is electrically connected is provided on the second planarizing film,
The first planarization film and the second planarization film face each other,
Each of the N-channel thin film transistor and the P-channel thin film transistor in the pixel portion has a semiconductor layer provided with a plurality of channel regions and a plurality of impurity regions, a gate insulating film, and a plurality of gate electrodes. Wherein at least one of the two overlaps with one of the impurity regions.

An electro-optical device having a first substrate and a second substrate facing each other,
A black matrix made of an organic resin is provided on the first substrate,
A first planarization film made of an organic resin is provided to cover the black matrix;
A pixel portion and a protection circuit electrically connected to the pixel portion are formed over the second substrate;
The pixel unit has a pixel electrode, an N-channel thin film transistor, and a P-channel thin film transistor in each pixel,
The protection circuit includes a diode using a semiconductor thin film on which any one of a PIN junction, an NPN junction, and a PNP junction is formed,
In the pixel section,
A second planarization film made of an organic resin is provided to cover the N-channel thin film transistor and the P-channel thin film transistor;
The N-channel thin film transistor and the P-channel type thin film transistor in the pixel electrode which is electrically connected is provided on the second planarizing film,
The first planarization film and the second planarization film face each other,
Each of the N-channel thin film transistor and the P-channel thin film transistor in the pixel portion has a semiconductor layer provided with a plurality of channel regions and a plurality of impurity regions, a gate insulating film, and a plurality of gate electrodes. Wherein at least one of the two overlaps with one of the impurity regions.

According to claim 1 or 2, wherein the first planarization layer, the second planarizing film, and the black matrix electro-optical device characterized by comprising a polyimide.

In any one of claims 1 to 3, wherein the semiconductor layer is an electro-optical device, characterized in that the silicon film crystallized by melting by irradiation of laser.

TV, characterized by using the electro-optical device according to any one of claims 1 to 4.

Wall-mounted television, characterized by using the electro-optical device according to any one of claims 1 to 4.

Projector type display device characterized by using the electro-optical device according to any one of claims 1 to 4.