JP3000200B2 - Electro-optical device - Google Patents

Electro-optical device

Info

Publication number
JP3000200B2
JP3000200B2 JP3145396A JP3145396A JP3000200B2 JP 3000200 B2 JP3000200 B2 JP 3000200B2 JP 3145396 A JP3145396 A JP 3145396A JP 3145396 A JP3145396 A JP 3145396A JP 3000200 B2 JP3000200 B2 JP 3000200B2
Authority
JP
Japan
Prior art keywords
film
thin film
organic resin
silicon oxide
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3145396A
Other languages
Japanese (ja)
Other versions
JPH08248446A (en
Inventor
舜平 山崎
晃 間瀬
正明 ▲ひろ▼木
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP3145396A priority Critical patent/JP3000200B2/en
Publication of JPH08248446A publication Critical patent/JPH08248446A/en
Application granted granted Critical
Publication of JP3000200B2 publication Critical patent/JP3000200B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の利用分野】本発明は、駆動用スイッチング素子
として薄膜トランジスタ(以下TFTという)を使用し
た電気光学装置の構成に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a configuration of an electro-optical device using a thin film transistor (hereinafter referred to as a TFT) as a driving switching element.

【0002】[0002]

【従来の技術】液晶組成物は、その物質特性から、分子
軸に対して水平方向と垂直方向に誘電率が異なるため、
外部の電界に対して水平方向に配列したり、垂直方向に
配列したりさせることが容易にできる。液晶電気光学装
置は、この誘電率の異方性を利用して、光の透過光量ま
たは散乱量を制御することでON/OFF、すなわち明
暗の表示をおこなっている。液晶材料としては、TN
(ツインステッド・ネマティック)液晶、STN(スー
パー・ツインステッド・ネマティック)液晶、強誘電性
液晶、ポリマー液晶あるいは分散型液晶とよばれる材料
が知られている。液晶は外部電圧に対して、無限に短い
時間に反応するのではなく、応答するまでにある一定の
時間がかかることが知られている。その値はそれぞれの
液晶材料に固有で、TN液晶の場合には、数10mse
c、STN液晶の場合には数100msec、強誘電性
液晶の場合には数10μsec、分散型あるいはポリマ
ー液晶の場合には数10msecである。
2. Description of the Related Art A liquid crystal composition has different dielectric constants in a horizontal direction and a vertical direction with respect to a molecular axis due to its material properties.
It can be easily arranged horizontally or vertically with respect to an external electric field. The liquid crystal electro-optical device displays ON / OFF, that is, displays light and dark by controlling the amount of transmitted light or the amount of scattering of light using the anisotropy of the dielectric constant. As a liquid crystal material, TN
Materials known as (twinstead nematic) liquid crystal, STN (super twinstead nematic) liquid crystal, ferroelectric liquid crystal, polymer liquid crystal, or dispersion type liquid crystal are known. It is known that a liquid crystal does not respond to an external voltage in an infinitely short time, but takes a certain time to respond. The value is specific to each liquid crystal material.
c, It takes several hundred msec for STN liquid crystal, several tens μsec for ferroelectric liquid crystal, and several tens msec for dispersion or polymer liquid crystal.

【0003】液晶を利用した電気光学装置のうちでもっ
とも優れた画質が得られるものは、アクティブマトリク
ス方式を用いたものであった。従来のアクティブマトリ
クス型の液晶電気光学装置では、アクティブ素子として
薄膜トランジスタ(TFT)を用い、TFTにはアモル
ファスまたは多結晶型の半導体を用い、1つの画素にP
型またはN型のいずれか一方のみのタイプのTFTを用
いたものであった。即ち、一般にはNチャネル型TFT
(NTFTという)を画素に直列に連結している。そし
て、マトリクスの信号線に信号電圧を流し、それぞれの
信号線の直交する箇所に設けられたTFTに双方から信
号が印加されるとTFTがON状態となることを利用し
て液晶画素のON/OFFを個別に制御するものであっ
た。このような方法によって画素の制御をおこなうこと
によって、コントラストの大きい液晶電気光学装置を実
現することができる。
[0003] Among electro-optical devices using liquid crystals, the one that can obtain the best image quality is the one using the active matrix system. In a conventional active matrix type liquid crystal electro-optical device, a thin film transistor (TFT) is used as an active element, an amorphous or polycrystalline semiconductor is used for the TFT, and P
In this case, a TFT of only one of the N-type and the N-type was used. That is, in general, an N-channel TFT
(Referred to as NTFT) is connected in series to the pixel. Then, a signal voltage is applied to the signal lines of the matrix, and when signals are applied from both sides to the TFTs provided at the orthogonal portions of the respective signal lines, the ON / OFF state of the liquid crystal pixels is utilized by utilizing the fact that the TFTs are turned ON. OFF was individually controlled. By controlling the pixels by such a method, a liquid crystal electro-optical device having a high contrast can be realized.

【0004】このような駆動用スイッチング素子として
薄膜トランジスタを用いた電気光学装置においては、液
晶等の電気光学変調層に電界を印加するための電極の裏
面側に対する工夫がなされておらず、良好な光学変調を
行えない場合があった。
As such a driving switching element,
In an electro-optical device using a thin film transistor, the liquid
Behind the electrode for applying an electric field to the electro-optic modulation layer such as a crystal
Good optical modulation with no devising on the surface side
There was a case that could not be done.

【0005】[0005]

【発明が解決しようとする課題】本発明は、駆動用スイ
ッチング素子として薄膜トランジスタを用いた電気光学
装置において、良好な光学変調を行う電気光学装置を提
供することを目的とする。
SUMMARY OF THE INVENTION The present invention relates to a driving switch.
Electro-optics using thin film transistors as switching elements
An electro-optical device that performs good optical modulation
The purpose is to provide.

【0006】[0006]

【問題を解決するための手段】本明細書で開示する主要
な構成の一つは、互いに対向する第1及び第2の基板
と、前記第1の基板に形成された複数の画素電極と、前
記画素電極の各々に設けられたスイッチング素子と、前
記第2の基板に形成された対向電極と、前記第1及び第
2の基板の間に配置された電気光学変調層とで構成さ
れ、透光性有機樹脂でなるレベリング層が前記第2の基
板と前記対向電極との間に配置されたことを特徴とする
電気光学装置である。
Means for Solving the Problems One of the main constitutions disclosed in this specification is a first and a second substrate facing each other, a plurality of pixel electrodes formed on the first substrate, A switching element provided on each of the pixel electrodes, a counter electrode formed on the second substrate, and an electro-optic modulation layer disposed between the first and second substrates; An electro-optical device, wherein a leveling layer made of a light-emitting organic resin is disposed between the second substrate and the counter electrode.

【0007】他の構成の一つは、互いに対向する第1及
び第2の基板と、前記第1の基板に形成された複数の画
素電極と、前記画素電極の各々に設けられたスイッチン
グ素子と、前記第2の基板に形成されたカラーフィルタ
ーと、前記カラーフィルター上に形成された対向電極
と、前記第1及び第2の基板の間に配置された電気光学
変調層とで構成され、透光性有機樹脂でなるレベリング
層が前記カラーフィルターと前記対向電極との間に配置
されたことを特徴とする電気光学装置である。
[0007] One of the other structures is that a first and a second substrate facing each other, a plurality of pixel electrodes formed on the first substrate, and a switching element provided on each of the pixel electrodes are provided. A color filter formed on the second substrate; a counter electrode formed on the color filter; and an electro-optic modulation layer disposed between the first and second substrates. An electro-optical device, wherein a leveling layer made of a light-emitting organic resin is disposed between the color filter and the counter electrode.

【0008】電気光学装置において、カラーフィルター
は顔料を含有するポリイミドであってもよい。
In the electro-optical device, the color filter may be a polyimide containing a pigment.

【0009】また、対向電極は酸化インジウム・スズで
あってもよい。
The counter electrode may be indium tin oxide.

【0010】他の構成の一つは、互いに対向する第1及
び第2の基板と、前記第1の基板に設けられた複数の薄
膜トランジスタと、前記薄膜トランジスタを覆って設け
られた有機樹脂と、前記有機樹脂上に設けられ、前記薄
膜トランジスタに接続された複数の画素電極と、前記第
2の基板に設けられた対向電極と、前記第1及び第2の
基板の間に設けられた電気光学変調層とで構成され、透
光性有機樹脂でなるレベリング層が前記第2の基板と前
記対向電極との間に設けられていることを特徴とする電
気光学装置である。
One of the other structures is a first and a second substrate facing each other, a plurality of thin film transistors provided on the first substrate, an organic resin provided over the thin film transistor, and A plurality of pixel electrodes provided on an organic resin and connected to the thin film transistor; a counter electrode provided on the second substrate; and an electro-optic modulation layer provided between the first and second substrates Wherein a leveling layer made of a translucent organic resin is provided between the second substrate and the counter electrode.

【0011】上記電気光学装置において、有機樹脂はポ
リイミドであってもよい。
In the above electro-optical device, the organic resin may be polyimide.

【0012】本明細書で開示する他の主要な構成は、絶
縁表面を有する基板と、前記絶縁表面上に設けられた、
少なくとも一つの薄膜トランジスタと、前記薄膜トラン
ジスタ上に設けられた、酸化珪素でなる層間絶縁膜と、
前記層間絶縁膜上に設けられ、前記層間絶縁膜に形成さ
れたコンタクトホールを介して前記薄膜トランジスタと
電気的に接続された導電膜でなる配線と、前記薄膜トラ
ンジスタ、前記層間絶縁膜、前記配線を覆って設けられ
た透光性有機樹脂でなる平坦化膜と、前記平坦化膜上に
設けられ、前記有機樹脂に形成された穴を通して前記薄
膜トランジスタに接続された画素電極とで構成され、前
記穴の周辺部における前記有機樹脂の端部は、丸みを帯
びていることを特徴とする電気光学装置である。
[0012] Another major feature disclosed herein is a substrate having an insulating surface and a substrate provided on the insulating surface.
At least one thin film transistor, provided on the thin film transistor, an interlayer insulating film made of silicon oxide,
A wiring formed of a conductive film provided on the interlayer insulating film and electrically connected to the thin film transistor through a contact hole formed in the interlayer insulating film; and covering the thin film transistor, the interlayer insulating film, and the wiring. A flattening film made of a light-transmitting organic resin, and a pixel electrode provided on the flattening film and connected to the thin film transistor through a hole formed in the organic resin. An end portion of the organic resin in a peripheral portion is rounded, and is an electro-optical device.

【0013】上記電気光学装置において画素電極は、透
光性導電膜でなるものであってもよい。また透光性導電
膜は、酸化インジウム・スズでなるものであってもよ
い。
In the above electro-optical device, the pixel electrode may be formed of a light-transmitting conductive film. The light-transmitting conductive film may be made of indium tin oxide.

【0014】また、上記電気光学装置において、有機樹
脂膜は、透光性ポリイミドでなることを特徴とする電気
光学装置。
Further, in the above electro-optical device, the organic resin film is made of a light-transmitting polyimide.

【0015】他の構成の一つは、絶縁表面を有する基板
と、前記絶縁表面上に設けられた少なくとも一つの薄膜
トランジスタと、前記薄膜トランジスタ上に設けられ
た、酸化珪素でなる層間絶縁膜と、前記層間絶縁膜上に
設けられ、前記層間絶縁膜に形成されたコンタクトホー
ルを通して前記薄膜トランジスタに接続された導電膜で
なる配線と、前記薄膜トランジスタ、前記層間 絶縁
膜、前記配線を覆って設けられた透光性有機樹脂でなる
平坦化膜と、前記平坦化膜上に設けられ、前記有機樹脂
膜に設けられた穴を通して前記薄膜トランジスタに接続
されている画素電極とで構成され、前記穴の直径は、前
記有機樹脂の最下層より最上層の方が大きいことを特徴
とする電気光学装置である。
One of the other structures is a substrate having an insulating surface, at least one thin film transistor provided on the insulating surface, an interlayer insulating film made of silicon oxide provided on the thin film transistor, A wiring made of a conductive film provided on the interlayer insulating film and connected to the thin film transistor through a contact hole formed in the interlayer insulating film; and a light transmitting material provided over the thin film transistor, the interlayer insulating film, and the wiring. A flattening film made of a conductive organic resin, and a pixel electrode provided on the flattening film and connected to the thin film transistor through a hole provided in the organic resin film. The electro-optical device is characterized in that the uppermost layer is larger than the lowermost layer of the organic resin.

【0016】他の構成は、絶縁表面を有する基板と、前
記絶縁表面上に形成された少なくとも一つの薄膜トラン
ジスタと、前記基板全面に、前記薄膜トランジスタを覆
って設けられた透光性有機樹脂でなる平坦化膜と、前記
平坦化膜中に設けられた穴を通って前記薄膜トランジス
タに接続された、前記平坦化膜上に設けられた画素電極
とで構成され、前記開口部の周辺部における前記有機樹
脂膜の端部は、丸みを帯びていることを特徴とする電気
光学装置である。
In another configuration, a substrate having an insulating surface, at least one thin film transistor formed on the insulating surface, and a flat surface made of a translucent organic resin provided on the entire surface of the substrate so as to cover the thin film transistor. And a pixel electrode provided on the flattening film, connected to the thin film transistor through a hole provided in the flattening film, and the organic resin in a peripheral portion of the opening. The electro-optical device is characterized in that the end of the film is rounded.

【0017】[0017]

【実施例】『実施例1』従来、アクティブマトリクス方式では、明暗や色調とい
った、階調表示をおこなうことは極めて難しかった。従
来、階調表示は液晶の光透過性が、印加される電圧の大
きさによって変わることを利用する方式が検討されてい
た。これは、例えば、マトリクス中のTFTのソース・
ドレイン間に、適切な電圧を周辺回路から供給し、その
状態でゲイト電極に信号電圧を印加することによって、
液晶画素にその大きさの電圧をかけようとするものであ
った。
[Embodiment 1] Conventionally, in an active matrix system, light and darkness and color tone are not considered.
However, it was extremely difficult to perform gradation display. Obedience
In the gray scale display, the light transmittance of the liquid crystal has been
A method that uses the fact that it changes depending on the size is being considered.
Was. This is, for example, the source of the TFT in the matrix.
Supply an appropriate voltage from the peripheral circuit between the drains,
By applying a signal voltage to the gate electrode in the state,
It is intended to apply a voltage of that magnitude to the liquid crystal pixels.
Was.

【0018】しかしながら、このような方法では、例え
ば、TFTの不均質性やマトリクス配線の不均質性のた
めに、実際には液晶画素にかかる電圧は、各画素によっ
て、最低でも数%も異なってしまった。これに対し、例
えば、液晶の光透過度の電圧依存性は、極めて非線型性
が強く、ある特定の電圧で急激に光透過性が変化するた
め、たとえ数%の違いでも、光透過性が著しく異なって
しまうことがあった。そのため、実際には16階調を達
成することが限界であった。例えば、TN液晶材料にお
いては、光透過性が変化する、いわゆる遷移領域は、
1.2Vの幅しかなく、16階調を達成せんとする場合
には、75mVもの小さな電圧の制御ができる必要があ
り、そのため、製造歩留りは著しく低くなった。
However, in such a method, for example,
For example, TFT heterogeneity and matrix wiring
Therefore, the voltage actually applied to the liquid crystal pixels depends on each pixel.
At least a few percent different. In contrast, the example
For example, the voltage dependence of the light transmittance of liquid crystal is extremely nonlinear.
Light transmittance changes suddenly at a certain voltage
Therefore, even if the difference is a few percent, the light transmittance is significantly different.
There was sometimes. Therefore, it actually reaches 16 gradations
Was the limit. For example, TN liquid crystal materials
In other words, the so-called transition region where the light transmittance changes,
When the width is only 1.2V and 16 gradations are to be achieved
Needs to be able to control voltages as small as 75 mV.
As a result, the production yield was significantly reduced.

【0019】このように階調表示が困難であるというこ
とは、液晶ディスプレー装置が従来の一般的な表示装置
であるCRT(陰極線管)と競争してゆく上で極めて不
利であった。本実施例は従来、困難であった階調表示を
実現させるための全く新しい方法を提案することを目的
とするものである。
As described above, it is difficult to perform gradation display.
A liquid crystal display device is a conventional general display device
Is extremely difficult to compete with the CRT (Cathode Ray Tube)
Was profitable. In this embodiment, gradation display, which has been difficult
The aim is to propose a whole new way to make it happen
It is assumed that.

【0020】さて、液晶にかける電圧をアナログ的に制
御することによって、その光透過性を制御することが可
能であることを先に述べたが、本発明人らは、液晶に電
圧のかかっている時間を制御することによって、視覚的
に階調を得ることができることを見出した。
The voltage applied to the liquid crystal is controlled in an analog manner.
Can control its light transmission.
As mentioned earlier, the present inventors have stated that
By controlling the time during which pressure is applied,
It was found that a gradation can be obtained.

【0021】例えば、代表的な液晶材料であるTN(ツ
イステッド・ネマチック)液晶を用いた場合において、
例えば、図1においては、各種のパルス波形が示されて
いるが、このような波形電圧を液晶画素に印加すること
によって、明るさを変化させることが可能であることを
見出した。すなわち、図1の“1”、“2”、・・・
“15”という順番で段階的に明るくすることができ
る。すなわち、図1の例では16階調の表示が可能であ
る。このとき、“1”では、1単位の長さのパルスが印
加される。また、“2”では、2単位の長さのパルスが
印加される。“3”では、1単位のパルスと2単位のパ
ルスが印加され、結果として3単位の長さのパルスが印
加される。“4”では、4単位の長さのパルスが印加さ
れる。“5”では、1単位のパルスと4単位のパルスが
印加され、“6”では、2単位のパルスと4単位のパル
スが印加される。さらに、8単位の長さのパルスを用意
することによって、15単位の長さのパルスを結果とし
て得ることができる。
For example, a typical liquid crystal material, TN (Tsu)
In the case of using isted nematic) liquid crystal,
For example, in FIG. 1, various pulse waveforms are shown.
However, it is necessary to apply such a waveform voltage to the liquid crystal pixels.
That it is possible to change the brightness
I found it. That is, “1”, “2”,.
It can be brightened step by step in the order of “15”
You. That is, in the example of FIG. 1, display of 16 gradations is possible.
You. At this time, a pulse of one unit length is printed at “1”.
Be added. In the case of “2”, a pulse having a length of 2 units
Applied. In “3”, one unit of pulse and two units of pulse
And a pulse of 3 units in length is printed.
Be added. At “4”, a pulse with a length of 4 units is applied.
It is. In “5”, one unit of pulse and four units of pulse
At “6”, 2 units of pulse and 4 units of pulse
Is applied. In addition, a pulse with a length of 8 units is prepared
The result is a pulse 15 units long.
Can be obtained.

【0022】すなわち、1単位、2単位、4単位、8単
位という4種類のパルスを適切に組み合わせることによ
って、2 =16階調の表示が可能となる。さらに、1
6単位、32単位、64単位、128単位というよう
に、多くのパルスを用意することによって、それぞれ、
32階調、64階調、128階調、256階調という高
度階調表示が可能となる。例えば、256階調表示を得
るには、8種類のパルスを用意すればよい。
That is, 1 unit, 2 units, 4 units, 8 units
By properly combining the four types of pulses
Thus, display of 2 4 = 16 gradations is possible. In addition, 1
6 units, 32 units, 64 units, 128 units, etc.
In addition, by preparing many pulses,
32 gradations, 64 gradations, 128 gradations, 256 gradations
A gray scale display is possible. For example, to obtain 256 gradation display
For this purpose, eight types of pulses may be prepared.

【0023】また、図1の例では、画素に印加される電
圧の持続時間は、最初T 、次が2T 、その次が4T
というように等比数列的に増大するように配列した例
を示したが、これは、例えば、図3のように、最初にT
、次に8T 、その次が2T 、最後に4T として
もよい。このように配列せしめることにより、表示装
にデータを伝送する装置の負担を減らすことができる。
In the example shown in FIG. 1, the voltage applied to the pixel is
The duration of the pressure is first T 1 , then 2T 1 , then 4T
Example of an arrangement in which the numbers increase in a geometric progression, such as 1.
This is, for example, as shown in FIG.
1, then 8T 1, the following 2T 1, finally as 4T 1
Is also good. By allowed to SEQ Thus, the display equipment
In this case, the load on the device for transmitting data to the user can be reduced.

【0024】この構成を実施せんとすれば、液晶材料と
しては、TN液晶やSTN液晶、強誘電性液晶、分散型
(ポリマー)液晶が適してる。また、1単位のパルス幅
は、どの液晶材料を選択するかによって微妙に異なる
が、TN液晶材料の場合には、10nsec以上が適し
ていることが明らかになった。
If this configuration is not implemented, the liquid crystal material and
For example, TN liquid crystal, STN liquid crystal, ferroelectric liquid crystal, dispersion type
(Polymer) liquid crystal is suitable. Also, one unit of pulse width
Varies slightly depending on which liquid crystal material you choose
However, in the case of a TN liquid crystal material, 10 nsec or more is suitable.
It became clear that.

【0025】この構成を実施するには、例えば、図4に
示すような、薄膜トランジスタを使用したマトリクス回
路を組めばよい。図4に示した回路は従来のTFTを利
用したアクティブマトリクス型表示装置に用いられた回
路と同じである。
To implement this configuration, for example, FIG.
As shown, a matrix circuit using thin film transistors
All you have to do is make a road. The circuit shown in FIG. 4 uses a conventional TFT.
Used in active matrix display devices
Same as road.

【0026】図では画素のキャパシタと並列に人為的に
キャパシタが挿入されている。このとき挿入されたキャ
パシタは、画素の自然放電によって、画素の電圧が低下
することを抑制する効果を有する。画素の電圧降下のば
らつきは、画素のばらつきに依存する。特に本実施例の
ように、画素に印加される電圧が一定のものとして階調
表示をおこなおうとする発明においては画質の低下を招
くものである。しかしながら、このように画素に並列に
キャパシタを挿入することにより、画素のばらつきによ
る電圧降下は著しく抑えることができ、高画質を得るこ
とができる。
In the figure, artificially in parallel with the pixel capacitor
A capacitor has been inserted. The inserted cap at this time
The pixel voltage drops due to the natural discharge of the pixel.
It has the effect of suppressing that Pixel voltage drop
The fluctuation depends on the variation of the pixels. In particular, in this embodiment,
As the voltage applied to the pixel is constant,
In the invention in which the display is performed, the image quality is reduced.
It is a spider. However, in this way the pixels
By inserting a capacitor,
Voltage drop can be suppressed significantly, and high image quality can be obtained.
Can be.

【0027】また、液晶セル等の画素に、例えばテトラ
フルオロエチレン、ポリビニリデンフルオライド等の有
機強誘電性材料を含有せしめることにより、画素の静電
容量を増大せしめ、よって画素の放電の時定数を増大せ
しめることによって、このような人為的なキャパシタを
もうけることなく、安定で再現性の優れた動作をさせる
こともできる。
In addition, for example, tetra
Yes, such as fluoroethylene and polyvinylidene fluoride
By incorporating a ferroelectric material, the electrostatic
Increase the capacitance and thus the time constant of the pixel discharge.
By tightening, such an artificial capacitor
Stable and reproducible operation without making money
You can also.

【0028】もちろん、画素の放電が充分に小さけれ
ば、このような人為的なキャパシタはなくても構わな
い。特に、過大な静電容量の存在は、充電あるいは放電
の動作に時間がかかり、本実施例を実施するにおいて望
ましいものではない。画素の放電を小さくするには、例
えば、薄膜トランジスタのOFF抵抗を充分大きくし、
ーク電流を減らすことと、液晶等の画素自身の電極間
抵抗を充分大きくすることが必要である。特に後者の目
的のためには、画素電極を、窒化珪素、あるいは酸化珪
素等、酸化タンタル、酸化アルミニウムの絶縁性材料で
被覆してしまうことが有効である。
Of course, if the pixel discharge is small enough
If you don't need such an artificial capacitor,
No. In particular, the presence of excessive capacitance can cause charging or discharging.
Takes a long time to perform the operation of the present embodiment.
Not good. Example to reduce pixel discharge
For example, make the OFF resistance of the thin film transistor sufficiently large,
And reducing the rie leakage current, between the pixel itself, such as a liquid crystal electrode
It is necessary to increase the resistance sufficiently. Especially the latter eye
In order to achieve this, the pixel electrode should be made of silicon nitride or silicon oxide.
Insulation materials such as elemental, tantalum oxide and aluminum oxide
It is effective to cover.

【0029】このような回路において、各薄膜トランジ
スタのゲイト電圧やソース・ドレイン間電圧をコントロ
ールすることによって、画素に印加される電圧のON/
OFFを制御することが可能である。この例では、マト
リクスは480×640ドットであるが、煩雑さをさけ
るため、n行m列近傍のみを示した。これとおなじもの
を上下左右に展開すれば、完全なものが得られる。この
回路を用いた動作例を図2に示す。
In such a circuit, each thin film transistor
Control the gate voltage and the source-drain voltage of the
The ON / OFF of the voltage applied to the pixel
It is possible to control OFF. In this example,
Rix is 480 x 640 dots, but to avoid complexity
Therefore, only the vicinity of n rows and m columns is shown. Same as this
You can get a complete one by expanding it up, down, left and right. this
FIG. 2 shows an operation example using a circuit.

【0030】信号線X ,X ,..X
n+1 ,..X 480 (以下、X線と総称する)は、
各TFTのゲイト電極に接続されている。そして、図2
に示すように、順番に矩形パルス信号が印加されてゆ
く。一方、信号線Y 1, ,..Y m,
m+1,.. 640 (以下、Y線と総称する)は、各
TFTのソース(あるいはドレイン電極)に接続されて
いるが、これには、やはり、複数のパルスからなる信号
が印加されてゆく。このパルス列には、1単位の時間T
中に、640個の情報が含まれている。
The signal line X 1, X 2,. . X n ,
X n + 1,. . X 480 (hereinafter collectively referred to as the X-ray) is,
It is connected to the gate electrode of each TFT. And FIG.
As shown in the figure, rectangular pulse signals are applied in order.
Good. On the other hand, the signal lines Y 1, Y 2,. . Y m, Y
m + 1,. . Y 640 (hereinafter collectively referred to as Y line)
Connected to the source (or drain electrode) of the TFT
However, this is still a signal consisting of multiple pulses.
Is applied. This pulse train has a unit time T
1 includes 640 pieces of information.

【0031】以下では、4つの画素Z n,m 、Z
n+1,m 、Z n,m+1 、Z n+1,m+1 に注目す
るが、ゲイト電極とソース電極の双方に信号が来ないか
ぎり、画素の電圧は変化しないので、この4つの画素に
関しては、信号線X n, n+1 およびY m, m+1
に注目すればよい。
In the following, four pixels Zn , m , Z
n + 1, m, be noted Z n, the m + 1, Z n + 1 , m + 1
The signal is not coming to both the gate electrode and the source electrode.
As the voltage of the pixel does not change, the four pixels
Is regarding the signal line X n, X n + 1 and Y m, Y m + 1
Attention should be paid to.

【0032】図に示すように、矩形パルスがX に印加
された場合を考える。今、4つの画素Z n,m 、Z
n,m+1 、Z n+1,m 、Z n+1,m+1 に注目し
ているとすれば、Y およびY m+1 のそのときの状態
に注目すればよい。このとき、Y には信号があり、Y
m+1 には信号がないので、結局、画素Z n.m は電圧
態、Z n.m+1 は非電圧状態になる。そして、Y線
に加える電圧よりも早く、X線のパルスを切ることによ
り、画素の電圧状態は、画素のキャパシタによって維持
されるので、画素Z n,m は電圧状態を維持する。以
後、次にX に信号が印加されるまで、基本的にはそれ
ぞれの画素の状態が持続する。
As shown in the figure, the applied rectangular pulse to X n
Consider the case. Now, four pixels Zn , m , Z
n, m + 1, Z n + 1, m, focused on the Z n + 1, m + 1
, Then the current state of Y m and Y m + 1
Attention should be paid to. At this time, there is a signal Y m, Y
Since there is no signal at m + 1 , the pixel Zn . m is voltage
State, Z n. m + 1 goes into a non-voltage state. And the Y line
By cutting off the X-ray pulse earlier than the voltage applied to
The pixel voltage state is maintained by the pixel capacitor
Therefore, the pixel Zn , m maintains the voltage state. Less than
After until the next signal is applied to X n, basically it
The state of each pixel is maintained.

【0033】ついで、X n+1 にパルスが印加される。
図に示されているように、そのときにはY は非電圧状
態、Y m+1 は電圧状態であるため、画素Z n+1,m
は非電圧状態、画素Z n+1,m+1 は電圧状態とな
り、先に述べたのと同様にそれぞれの状態を維持し続け
る。
Next, a pulse is applied to Xn + 1 .
As shown in the figure, at which time Y m are non-voltage-shaped
State, Y m + 1 is a voltage state, so that pixel Zn + 1, m
Is in a non-voltage state, and pixels Zn + 1 and m + 1 are in a voltage state.
And maintain each state as described above.
You.

【0034】次に、先にX にパルスが印加されてか
ら、時間T 後に信号線X に2回目のパルスが印加さ
れたときには、Y およびY m+1 は、それぞれ、非電
圧状態、電圧状態であるので、画素Z n,m は非電圧状
態に、画素Z n,m+1 は電圧状態に、それぞれ、状態
が変化する。さらに、X n+1 にパルスが印加される。
図に示されているように、そのときにはY もY m+1
も電圧状態であるため、画素Z n+1,m もZ
n+1,m+1 は電圧状態となる。このとき、画素Z
n+1,m+1 は電圧状態を継続することになる。
Next, whether a pulse was applied to Xn first
Et al., The second pulse is applied is the signal line X n after a time T 1
Is the time was, Y m and Y m + 1, respectively, the non-conductive
The pixel Zn , m is in a non-voltage state
Pixel Zn , m + 1 is in a voltage state,
Changes. Further, a pulse is applied to Xn + 1 .
As shown in the figure, at that time Y m be Y m + 1
Is also in the voltage state, so that the pixels Zn + 1 and m are also in the Z state.
n + 1 and m + 1 are in a voltage state. At this time, the pixel Z
n + 1 and m + 1 will continue the voltage state.

【0035】その後、時間2T 後に、3回目の信号が
に印加される。そのときには、Y もY m+1 も電
圧状態であるため、画素Z n,m は非電圧状態から電圧
状態に変化し、画素Z n,m+1 は電圧状態を継続する
こととなる。さらにX n+1 にパルスが印加される。そ
のときにはY もY m+1 も非電圧状態であるため、画
素Z n+1,m もZ n+1,m+1 は非電圧状態とな
り、いずれも電圧状態が終了する。
[0035] Then, after a time 2T 1, the third signal
It is applied to the X n. At that time, Y m be conductive even Y m + 1
Pixel, the pixel Zn , m is switched from the non-voltage state to the voltage
State, and the pixel Zn , m + 1 continues the voltage state
It will be. Further , a pulse is applied to Xn + 1 . So
Y for m even Y m + 1 also is a non-voltage state, the field at the time of
Containing Z n + 1, m be Z n + 1, m + 1 sounds a non-voltage state
In each case, the voltage state ends.

【0036】その後、時間4T 後に、4回目の信号が
に印加される。そのときには、Y もY m+1 も非
電圧状態であるため、画素Z n,m も画素Z n,m+1
も電圧状態から非電圧状態へ変化する。さらに、X
n+1 にパルスが印加されるが、やはりY もY m+1
も非電圧状態であるため、画素Z n+1,m もZ
n+1, m+1 は非電圧状態のままである。
[0036] Then, after a time 4T 1, the fourth signal
It is applied to the X n. At that time, Y m be Y m + 1 also non
Because of the voltage state, the pixel Zn , m is also the pixel Zn , m + 1
Also changes from the voltage state to the non-voltage state. Furthermore, X
Although pulse n + 1 is applied, also Y m be Y m + 1
Is also in a non-voltage state, the pixel Zn + 1, m is also
n + 1 and m + 1 remain in the non-voltage state.

【0037】このようにして、1周期が完了する。この
間、各X線には4個のパルスが印加され、各Y線には、
3×480=1440の情報信号が印加されている。ま
た、この1周期の時間は8T であり、T としては、
例えば、10nsec〜10msecが適当である。そ
して、各画素に注目してみれば、画素Z n,m には時間
のパルスと4T のパルスが印加され、視覚的には
5T のパルスが印加されたものと同じ効果が得られ
る。すなわち、“5”の明るさが得られる。同様に、画
素Z n,m+1 、画素Z n+1,m 、Z n+1,m+1
には、結局、“2”、“6”、“3”の明るさが得られ
る。
Thus, one cycle is completed. this
During this time, four pulses are applied to each X-ray and each Y-ray is
An information signal of 3 × 480 = 1440 is applied. Ma
And, the time of one cycle is 8T 1, as T 1 is
For example, 10 nsec to 10 msec is appropriate. So
Then, focusing on each pixel, the pixel Zn , m has the time
Pulses of the pulse and 4T 1 T 1 is applied, visually the
The same effect can be obtained as the pulse of the 5T 1 is applied
You. That is, a brightness of “5” is obtained. Similarly,
Element Zn , m + 1 , pixel Zn + 1, m , Zn + 1, m + 1
In the end, the brightness of "2", "6", "3" is obtained
You.

【0038】以上の例では、8階調の表示が可能である
が、さらに多くのパルス信号を加えることによって、よ
り高階調が可能である。例えば、1周期中に、さらに各
X線に5回のパルスを加え、各Y線には3840の情報
信号を印加することにより、256階調もの高階調表示
を達成することができる。
In the above example, eight gradations can be displayed.
However, by adding more pulse signals,
Higher gradations are possible. For example, during one cycle,
Five pulses were applied to the X-ray, and 3840 information was added to each Y-ray.
High gradation display of 256 gradations by applying signals
Can be achieved.

【0039】さらに、高階調表示をおこなおうとすれ
ば、図2から明らかなように、極めて高速のスイッチン
グが必要とされる。例えば、256階調を実現するに
は、動画は、毎秒30枚以上繰り出される必要があるの
で、256T <30msec したがって、T <1
00μsecである。したがって、例えば、X線(ゲイ
ト電極に接続している)には、480列の場合には、幅
200nsec以下のパルスが印加される必要がある。
図3の例では、NMOSのTFTのみを用いたが、動作
速度を上げる目的で、CMOS回路を有する回路を画素
に接続してもよい。例えば、CMOSインバータ回路、
CMOS変形インバータ回路、CMOS変形バッファー
回路、あるいはCMOS変形トランスファー回路等を用
いても構わない。
Further, if a high gradation display is to be performed,
For example, as is clear from FIG.
Is needed. For example, to realize 256 gradations
Means that at least 30 videos need to be delivered per second
In, 256T 1 <30msec o Therefore, T 1 <1
00 μsec. Therefore, for example, X-rays (gay
480 columns in the case of 480 columns)
A pulse of 200 nsec or less needs to be applied.
In the example of FIG. 3, only the NMOS TFT is used.
In order to increase the speed, a circuit having a CMOS circuit
May be connected. For example, a CMOS inverter circuit,
CMOS modified inverter circuit, CMOS modified buffer
Circuit or CMOS modified transfer circuit etc.
It does not matter.

【0040】以上の説明では、説明をわかりやすくする
ために、信号を非電圧状態と電圧状態というように明確
に区別したが、これは、液晶やTFTのしきい値電圧以
下で あるか、あるいは以上であるかという問題だけであ
るので、絶対にゼロである必要はない。
In the above description, the description will be easy to understand.
In order to make signals clear, such as non-voltage state and voltage state
However, this is lower than the threshold voltage of the liquid crystal or TFT.
The question of whether it is below or above
So it does not have to be absolutely zero.

【0041】また、画素の対向電極に適切なバイアス電
圧を印加することによって、画素材料にかかる実質的な
電圧を変化させることは可能である。例えば、画素の対
向電極に、適切な電圧を印加することにより、画素材料
に印加される電圧の向きを、正負両方取りうるようにす
ることもできる。このような操作は、例えば、強誘電性
液晶においては必要である。
Also, an appropriate bias voltage is applied to the counter electrode of the pixel.
By applying pressure, the substantial
It is possible to change the voltage. For example, pixel pairs
By applying an appropriate voltage to the counter electrode, the pixel material
The direction of the voltage applied to the
You can also. Such operations are, for example, ferroelectric
Necessary for liquid crystals.

【0042】本実施例では図4に示すような回路構成を
用いた液晶表示装置を用いて、壁掛けテレビを作製した
ので、その説明を行う。またその際のTFTは、レーザ
ーアニールを用いた多結晶シリコンとした。
In this embodiment, a wall-mounted television is manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. The TFT at that time was made of polycrystalline silicon using laser annealing.

【0043】この回路構成に対応する実際の電極等の配
置構成を1つの画素について、図5に示している。ま
ず、本実施例で使用する液晶パネルの作製方法を図6を
使用して説明する。図6(A)において、石英ガラス等
の高価でない700℃以下、例えば約600℃の熱処理
に耐え得るガラス50上にマグネトロンRF(高周波)
スパッタ法を用いてブロッキング層51としての酸化珪
素膜を1000〜3000Åの厚さに作製する。プロセ
ス条件は酸素100%雰囲気、成膜温度15℃、出力4
00〜800W、圧力0.5Paとした。ターゲットに
石英または単結晶シリコンを用いた成膜速度は30〜1
00Å/分であった。
FIG. 5 shows the actual arrangement of electrodes and the like corresponding to this circuit configuration for one pixel. First, a method for manufacturing a liquid crystal panel used in this embodiment will be described with reference to FIGS. In FIG. 6A, a magnetron RF (high frequency) is placed on a glass 50, such as quartz glass, which can withstand heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C.
A silicon oxide film as the blocking layer 51 is formed to a thickness of 1000 to 3000 ° by using a sputtering method. The process conditions are 100% oxygen atmosphere, film formation temperature 15 ° C, output 4
The pressure was set to 00 to 800 W and the pressure to 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target is 30 to 1
00 ° / min.

【0044】この上にシリコン膜をプラズマCVD法に
より珪素膜52を作製した。成膜温度は250℃〜35
0℃でおこない、本実施例では320℃とし、モノシラ
ン(SiH)を用いた。モノシラン(SiH)に限
らず、ジシラン(Si)またトリシラン(Si
)を用いてもよい。これらをPCVD装置内に3P
aの圧力で導入し、13.56MHzの高周波電力を加
えて成膜した。この際、高周波電力は0.02〜0.1
0/cmが適当であり、本実施例では0.055W/
cmを用いた。また、モノシラン(SiH)の流量
は20SCCMとし、その時の成膜速度は約120Å/
分であった。シリコン膜は純然たる真性半導体であって
も、また、ホウ素をジボランを用いて1×1015〜1
×1018cm−3の濃度として成膜中に添加してもよ
い。またTFTのチャネル領域となるシリコン層の成膜
にはこのプラズマCVDだけでなく、スパッタ法、減圧
CVD法を用いても良く、以下にその方法を簡単に述べ
る。
A silicon film 52 was formed thereon by a plasma CVD method. The film formation temperature is from 250 ° C to 35
The test was performed at 0 ° C., and in this example, the temperature was set to 320 ° C., and monosilane (SiH 4 ) was used. Not only monosilane (SiH 4 ) but also disilane (Si 2 H 6 ) and trisilane (Si 3
H 8 ) may be used. These are placed in a PCVD system in 3P
The film was introduced at a pressure of a and a high frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.02 to 0.1
0 / cm 2 is appropriate, and in this embodiment, 0.055 W / cm 2
cm 2 was used. The flow rate of monosilane (SiH 4 ) was set to 20 SCCM, and the deposition rate at that time was about 120 ° /
Minutes. Even if the silicon film is a pure intrinsic semiconductor, it is also possible to use boron as a diborane to form boron at 1 × 10 15 to 1 × 10 15.
It may be added during the film formation as a concentration of × 10 18 cm −3 . In addition, not only the plasma CVD but also a sputtering method and a low pressure CVD method may be used for forming the silicon layer to be a channel region of the TFT, and the method will be briefly described below.

【0045】スパッタ法で行う場合、スパッタ前の背圧
を1×10−5Pa以下とし、単結晶シリコンをターゲ
ットとして、アルゴンに水素を20〜80%混入した雰
囲気で行った。例えばアルゴン20%、水素80%とし
た。成膜温度は150℃、周波数は13.56MHz、
スパッタ出力は400〜800W、圧力は0.5Paで
あった。
In the case of performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 −5 Pa or less, and single crystal silicon was used as a target in an atmosphere in which hydrogen was mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The deposition temperature is 150 ° C., the frequency is 13.56 MHz,
The sputter output was 400-800 W and the pressure was 0.5 Pa.

【0046】減圧気相法で形成する場合、結晶化温度よ
りも100〜200℃低い450〜550C、例えば5
30℃でジシラン(Si)またはトリシラン(S
)をCVD装置に供給して成膜した。反応炉内
圧力は30〜300Paとした。成膜速度は50〜25
0Å/分であった。
When the film is formed by the reduced pressure gas phase method, 450 to 550 C lower by 100 to 200 ° C. than the crystallization temperature, for example, 5 to 5 ° C.
At 30 ° C., disilane (Si 2 H 6 ) or trisilane (S
i 3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. Film formation rate is 50-25
0 ° / min.

【0047】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を7×10
19cm−3以下、好ましくは1×1019cm−3
下とすることが望ましいが、少なすぎると、バックライ
トによりオフ状態のリーク電流が増加してしまうため、
この濃度を選択した。この酸素濃度が高いと、結晶化さ
せにくく、レーザーアニール温度を高くまたはレーザー
アニール時間を長くしなければならない。水素は4×1
20cm−3であり、珪素4×1022cm−3とし
て比較すると1原子%であった。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. In order to promote crystallization, the oxygen concentration should be 7 × 10
It is desirable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. However, if the amount is too small, the off-state leakage current increases due to the backlight.
This concentration was chosen. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be lengthened. Hydrogen is 4 × 1
It was 0 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0048】また、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を7×1019cm−3
以下、好ましくは1×1019cm−3以下とし、ピク
セル構成するTFTのチャネル形成領域のみに酸素をイ
オン注入法により5×10 〜5×1021cm−3
となるように添加してもよい。
In order to promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3.
Or less, preferably 1 × 10 19 cm -3 or less and then, 5 × by ion implantation of oxygen only the channel formation region of the TFT constituting the pixel 10 2 0 ~5 × 10 21 cm -3
You may add so that it may become.

【0049】上記方法によって、アモルファス状態の珪
素膜を500〜5000Å、本実施例では1000Åの
厚さに成膜した。
By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 Å, and in this embodiment, 1000 Å.

【0050】その後、フォトレジスト53をマスクP1
を用いてソース・ドレイン領域のみ開孔したパターンを
形成した。その上に、プラズマCVD法によりn型の活
性層となる珪素膜54を作製した。成膜温度は250℃
〜350℃でおこない、本実施例では320℃とし、モ
ノシラン(SiH)とモノシランベースのフォスフィ
ン(PH)3%濃度のものを用いた。これらをPCV
D装置内5Paの圧力でに導入し、13.56MHzの
高周波電力を加えて成膜した。この際、高周波電力は
0.05〜0.20W/cmが適当であり、本実施例
では0.120W/cmを用いた。
Thereafter, the photoresist 53 is masked with a mask P1.
Was used to form a pattern in which only the source / drain regions were opened. A silicon film 54 serving as an n-type active layer was formed thereon by a plasma CVD method. Film formation temperature is 250 ° C
In this example, the temperature was set to 320 ° C., and monosilane (SiH 4 ) and monosilane-based phosphine (PH 3 ) having a concentration of 3% were used. These are PCV
The film was introduced at a pressure of 5 Pa in the D apparatus, and high-frequency power of 13.56 MHz was applied to form a film. At this time, the high-frequency power is suitably 0.05~0.20W / cm 2, in this embodiment using 0.120W / cm 2.

【0051】この方法によって出来上がったn型シリコ
ン層の比導電率は2×10−1〔Ωcm−1〕程度とな
った。膜厚は50Åとした。このようにして、図6
(A)を得た。その後リフトオフ法を用いて、レジスト
53を除去し、ソース・ドレイン領域55、56を形成
した。このようにして図6(B)を得た。
The specific conductivity of the n-type silicon layer completed by this method was about 2 × 10 -1 [Ωcm -1 ]. The film thickness was 50 °. Thus, FIG.
(A) was obtained. Thereafter, the resist 53 was removed by a lift-off method, and source / drain regions 55 and 56 were formed. Thus, FIG. 6B was obtained.

【0052】その後、図6(C)に示すようにXeCl
エキシマレーザーを用いて、ソース・ドレイン・チャネ
ル領域をレーザーアニールすると同時に、活性層にレー
ザードーピングを行なった。この時のレーザーエネルギ
ーは、閾値エネルギーが130mJ/cmで、膜厚全
体が溶融するには220mJ/cmが必要となる。し
かし、最初から220mJ/cm以上のエネルギーを
照射すると、膜中に含まれる水素が急激に放出されるた
めに、膜の破壊が起きる。そのために低エネルギーで最
初に水素を追い出した後に溶融させる必要がある。本実
施例では最初150mJ/cmで水素の追い出しを行
なった後、230mJ/cmで結晶化をおこなった。
Thereafter, as shown in FIG.
Using an excimer laser, laser doping was performed on the active layer at the same time as laser annealing of the source, drain, and channel regions. At this time, the threshold energy of the laser energy is 130 mJ / cm 2 , and 220 mJ / cm 2 is required to melt the entire film thickness. However, when an energy of 220 mJ / cm 2 or more is irradiated from the beginning, hydrogen contained in the film is rapidly released, and the film is destroyed. For this purpose, it is necessary to first displace hydrogen and then melt it with low energy. After performing the flush hydrogen in the first 150 mJ / cm 2 in the present embodiment was subjected to crystallization at 230 mJ / cm 2.

【0053】その後、マスクP3を用いて珪素膜52を
エッチング除去し、Nチャネル型薄膜トランジスタ用ア
イランド領域63を形成した。さらに、この上に酸化珪
素膜64をゲイト絶縁膜として500〜2000Å、例
えば100Åの厚さに形成した。これはブロッキング層
としての酸化珪素膜の作製と同一条件とした。この成膜
中に弗素を少量添加し、ナトリウムイオンの固定化をさ
せてもよい。
Thereafter, the silicon film 52 was etched away using the mask P3 to form an N-channel type thin film transistor island region 63. Further, a silicon oxide film 64 was formed thereon as a gate insulating film to a thickness of 500 to 2000 Å, for example, 100 Å. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0054】この後、この上側にリンがl〜5×10
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSiまたはWSiとの多層膜を形成し
た。これを第4のフォトマスクP4にてパターニングし
てNTFT用のゲイト電極66を得た。(図6(D))
ゲイト電極の大きさとしては、例えばチャネル長7μm
とし、ゲイト電極の構成としてリンドープ珪素を厚さ
0.2μm、その上にモリブデンを厚さ0.3μmとし
た。
After this, phosphorus is l-5 × 10
A silicon film having a concentration of 21 cm −3 or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This was patterned using a fourth photomask P4 to obtain a gate electrode 66 for NTFT. (FIG. 6 (D))
As the size of the gate electrode, for example, a channel length of 7 μm
The structure of the gate electrode was phosphorus-doped silicon having a thickness of 0.2 μm and molybdenum thereon having a thickness of 0.3 μm.

【0055】同時に、図7(A)に示すように、ゲイト
配線65とそれに並行して配置された配線68もパター
ニングした。
At the same time, as shown in FIG. 7A, the gate wiring 65 and the wiring 68 arranged in parallel with the gate wiring 65 were also patterned.

【0056】また、ゲート極材料としては、上記材料以
外に、例えばアルミニウム(Al)も使用することがで
きる。アルミニウムを用いた場合には、これを第4のフ
ォトマスクP4にてパターニング後、その表面を陽極酸
化することで、セルファライン工法が適用可能なため、
ソース・ドレインのコンタクトホールをよりゲートに近
い位置に形成することが出来るため、移動度、スレッシ
ュホールド電圧の低減からさらにTFTの特性を上げる
ことができる。
As the gate electrode material, for example, aluminum (Al) can also be used in addition to the above materials. When aluminum is used, after patterning it with a fourth photomask P4 and then anodizing the surface, the self-alignment method can be applied.
Since the source / drain contact hole can be formed at a position closer to the gate, the characteristics of the TFT can be further improved in terms of reduction in mobility and threshold voltage.

【0057】かくすると、400℃以上にすべての工程
で温度を加えることがなくC/TFTを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、大画面の液晶表示装置にきわめて適
したプロセスであるといえる。
Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is extremely suitable for a large- screen liquid crystal display device.

【0058】さらに、層間絶縁物69を前記したスパッ
タ法により酸化珪素膜の形成として行った。この酸化珪
素膜の形成はLPCVD法、光CVD法、常圧CVD法
を用いてもよい。例えば0.2〜0.6μmの厚さに形
成し、その後、第5のフォトマスクP5を用いて電極用
の窓79を形成した。その後、さらに、これら全体にア
ルミニウムを0.3μmの厚みにスパッタ法により形成
し第6のフォトマスクP6を用いてリード74およびコ
ンタクト73を作製した。こうして図6(E)と図7
(B)を得た。
Further, a silicon oxide film was formed on the interlayer insulator 69 by the above-mentioned sputtering method. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it was formed to a thickness of 0.2 to 0.6 μm, and then a window 79 for an electrode was formed using the fifth photomask P5. Thereafter, aluminum was further formed on the entire surface to a thickness of 0.3 μm by sputtering, and leads 74 and contacts 73 were formed using a sixth photomask P6. 6 (E) and FIG.
(B) was obtained.

【0059】その後、表面を平坦化用有機樹脂77、例
えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴
あけを第7のフォトマスクP7にて行った。さらに、こ
れら全体にITO(インジウム酸化錫)を0.1μmの
厚みにスパッタ法により形成し第8のフォトマスクP8
を用いて画素電極71を形成した。このITOは室温〜
150℃で成膜し、200〜400℃の酸素または大気
中のアニールにより成就した。こうして、図6(F)と
図7(C)を得た。
After that, the surface was coated with a flattening organic resin 77, for example, a light-transmitting polyimide resin, and the electrode was drilled again with the seventh photomask P7. Further, an ITO (indium tin oxide) is formed to a thickness of 0.1 μm on all of them by sputtering to form an eighth photomask P8.
Was used to form the pixel electrode 71. This ITO is at room temperature
The film was formed at 150 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or air. Thus, FIGS. 6F and 7C are obtained.

【0060】図7(C)のA−A’断面図を図7(D)
に示す。実際には、この上に液晶材料をはさんで、対向
電極が設けられ、図に示すように対向電極と電極71の
間に静電容量が生じる。それと同時に配線68と電極7
1の間にも静電容量が生じる。そして、配線68を対向
電極と同電位に保つことによって、図3に示したよう
に、液晶画素に並列に容量が挿入された回路を構成する
ことができる。特に本実施例のように配置することによ
って、配線68はゲイト配線65と平行であるので、2
配線間の寄生容量が少なく、したがって、ゲイト配線を
伝わる信号の減衰や遅延を減らす効果がある。
FIG. 7D is a sectional view taken along the line AA ′ of FIG.
Shown in Actually, a counter electrode is provided with a liquid crystal material interposed therebetween, and a capacitance is generated between the counter electrode and the electrode 71 as shown in the figure. At the same time, the wiring 68 and the electrode 7
The capacitance also occurs between 1. Then, by keeping the wiring 68 at the same potential as the counter electrode, a circuit in which a capacitor is inserted in parallel with the liquid crystal pixel can be formed as shown in FIG. In particular, by arranging as in the present embodiment, the wiring 68 is parallel to the gate wiring 65,
The parasitic capacitance between the wirings is small, and therefore, there is an effect of reducing attenuation and delay of a signal transmitted through the gate wiring.

【0061】また、このようにして形成された配線68
は、接地して使用される場合には、各マトリクスの終端
に設けられる保護回路の接地線として使用できる。保護
回路は、図10に示されるような、周辺の駆動回路と画
素の間に設けられ、図11および図12で示されるよう
な回路をいう。いずれも画素の配線に過大な電圧がかか
るとON状態となり、電圧を取り去る作用を有する。こ
れらの保護回路は、シリコンのようなドーピングされ
た、あるいはドーピングされていない半導体材料や、I
TOのような透明導電材料、あるいは通常の配線材料を
用いて構成される。したがって、画素の回路を形成する
ときに同時に形成することが可能である。
The wiring 68 thus formed is
Can be used as a ground line of a protection circuit provided at the end of each matrix when used with ground. The protection circuit is provided between a peripheral driving circuit and a pixel as shown in FIG. 10 and refers to a circuit as shown in FIG. 11 and FIG. In any case, when an excessive voltage is applied to the wiring of the pixel, it is turned on, and has a function of removing the voltage. These protection circuits include doped or undoped semiconductor materials such as silicon,
It is configured using a transparent conductive material such as TO or a normal wiring material. Therefore, it can be formed at the same time when the circuit of the pixel is formed.

【0062】このことは、例えば、図11の各保護回路
が、NTFTやPTFT、あるいはそれらをあわせたC
/TFTで構成されていることから明らかであろう。ま
た、図12の保護回路はTFTは使用されていないが、
ダイオードは、例えばPIN接合によって構成され、ま
た、特にツェナー特性を重視するダイオードはNIN、
PIP、PNPあるいはNPNといった構造を有し、い
ちいち説明するまでもなく、本実施例で示した作製方法
を援用することによって作製されうることは自明であ
る。
This means that, for example, each of the protection circuits in FIG.
/ TFT. Further, the protection circuit of FIG. 12 does not use a TFT,
The diode is constituted by, for example, a PIN junction.
It is obvious that it has a structure such as PIP, PNP, or NPN and can be manufactured by using the manufacturing method described in this embodiment without need to explain each time.

【0063】以上のようにして得られたTFTの電気的
な特性は移動度は80(cm/Vs)、Vthは5.
0(V)であった。上記の様な方法に従って作製された
液晶電気光学装置用の一方の基板を得ることが出来た。
この液晶表示装置の電極等の配置の様子を図5に示して
いる。かかる構造を左右、上下に繰り返すことにより、
640×480、1280×960といった大画素の液
晶表示装置とすることができる。本実施例では1920
×400とした。この様にして第1の基板を得た。
The electrical characteristics of the TFT obtained as described above have a mobility of 80 (cm 2 / Vs) and a Vth of 5.
0 (V). One substrate for a liquid crystal electro-optical device manufactured according to the above method was obtained.
FIG. 5 shows the arrangement of the electrodes and the like of the liquid crystal display device. By repeating such a structure left and right, up and down,
A liquid crystal display device having a large pixel size of 640 × 480 or 1280 × 960 can be obtained. In the present embodiment, 1920
× 400. Thus, a first substrate was obtained.

【0064】他方の基板の作製方法を図8に示す。ガラ
ス基板上にポリイミドに黒色顔料を混合したポリイミド
樹脂をスピンコート法を用いて1μmの厚みに成膜し、
第9のフォトマスクP9を用いてブラックストライプ8
1を作製した。その後、赤色顔料を混合したポリイミド
樹脂をスピンコート法を用いて1μmの厚みに成膜し、
第10のフォトマスクP10を用いて赤色フィルター8
3を作製した。同様にしてマスクP11、P12を使用
し、緑色フィルター85および青色フィルター86を作
製した。これらの作製中各フィルターは350℃にて窒
素中で60分の焼成を行なった。その後、やはりスピン
コートを用いて、レベリング層89を透明ポリイミドを
用いて製作した。
FIG. 8 shows a method for manufacturing the other substrate. A polyimide resin obtained by mixing a black pigment with polyimide is formed on a glass substrate to a thickness of 1 μm using a spin coating method,
Black stripe 8 using ninth photomask P9
1 was produced. After that, a film of a polyimide resin mixed with a red pigment was formed to a thickness of 1 μm using a spin coating method,
Red filter 8 using tenth photomask P10
3 was produced. Similarly, a green filter 85 and a blue filter 86 were manufactured using the masks P11 and P12. During the production, each filter was fired at 350 ° C. in nitrogen for 60 minutes. After that, the leveling layer 89 was manufactured using transparent polyimide also by using the spin coating.

【0065】その後、これら全体にITO(インジュー
ム酸化錫)を0.1μmの厚みにスパッタ法により形成
し第13のフォトマスクP13を用いて共通電極90を
形成した。このITOは室温〜150℃で成膜し、20
0〜300℃の酸素または大気中のアニールにより成就
し、第2の基板を得た。
Thereafter, ITO (indium tin oxide) was formed on the entire surface to a thickness of 0.1 μm by sputtering, and a common electrode 90 was formed using a thirteenth photomask P13. This ITO is deposited at room temperature to 150 ° C.
This was achieved by annealing in oxygen or atmosphere at 0 to 300 ° C. to obtain a second substrate.

【0066】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けた。
A polyimide precursor was printed on the substrate by an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere, for example, nitrogen. Thereafter, a known rubbing method was used to modify the surface of the polyimide, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided.

【0067】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードにTAB形状の
駆動ICと共通信号、電位配線を有するPCBを接続
し、外側に偏光板を貼り、透過型の液晶電気光学装置を
得た。これと冷陰極管を3本配置した後部照明装置、テ
レビ電波を受信するチューナーを接続し、壁掛けテレビ
として完成させた。従来のCRT方式のテレビと比べ
て、平面形状の装置となったために、壁等に設置するこ
とも出来るようになった。この液晶テレビの動作は図2
に示したものと、実質的に同等な信号を液晶画素に印加
することにより8階調表示が可能であることが確認され
た。このとき、T=4msec、X線およびY線のパ
ルス幅(あるいは最小パルス幅)は、それぞれ、5μs
ec、8μsecとした。
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having common signals and potential wiring were connected to leads on the substrate, and a polarizing plate was adhered on the outside to obtain a transmissive liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold cathode tubes were arranged, and a tuner for receiving TV radio waves to complete a wall-mounted TV. Compared to a conventional CRT system television, the device has a flat shape, so that it can be installed on a wall or the like. The operation of this LCD TV is shown in FIG.
It has been confirmed that by applying a signal substantially equivalent to that shown in FIG. 7 to the liquid crystal pixels, 8-gradation display is possible. At this time, T 1 = 4 msec, and the pulse widths (or minimum pulse widths) of the X-rays and the Y-rays are each 5 μs.
ec and 8 μsec.

【0068】『実施例2』 本実施例では図4に示すよ
うな回路構成を用いた液晶表示装置を用いて、壁掛けテ
レビを作製したので、その説明を行う。またその際のT
FTは、レーザーアニールを用いた多結晶シリコンとし
た。
Example 2 In this example, a wall-mounted television was manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. 4, and a description thereof will be given. Also T at that time
FT was polycrystalline silicon using laser annealing.

【0069】以下では、TFT部分の作製方法について
図9にしたがって記述する。図9(A)において、石英
ガラス等の高価でない700℃以下、例えば約600℃
の熱処理に耐え得るガラス100上にマグネトロンRF
(高周波)スパッタ法を用いてブロッキング層101と
しての酸化珪素膜を1000〜3000Åの厚さに作製
する。プロセス条件は酸素100%雰囲気、成膜温度1
5℃)出力400〜800W)圧力0.5Paとした。
ターゲットに石英または単結晶シリコンを用いた成膜速
度は30〜10Å/分であった。
Hereinafter, a method of manufacturing the TFT portion will be described with reference to FIG. In FIG. 9A, an inexpensive material such as quartz glass is 700 ° C. or less, for example, approximately 600 ° C.
Magnetron RF on glass 100 that can withstand heat treatment
A silicon oxide film as the blocking layer 101 is formed to a thickness of 1000 to 3000 ° by using (high frequency) sputtering. Process conditions are 100% oxygen atmosphere, film formation temperature 1
5 ° C.) Output 400 to 800 W) Pressure 0.5 Pa.
The deposition rate using quartz or single crystal silicon as the target was 30 to 10 ° / min.

【0070】この上にプラズマCVD法により珪素膜1
02を作製した。成膜温度は250℃〜350℃で行
い、本実施例では320℃とし、モノシラン(Si
)を用いた。モノシラン(SiH)に限らず、ジ
シラン(Si)またトリシラン(Si)を
用いてもよい。これらをPCVD装置内に3Paの圧力
で導入し、13.56MHzの高周波電力を加えて成膜
した。この際、高周波電力は0.02〜0.10W/c
が適当であり、本実施例では0.055W/cm
を用いた。また、モノシラン(SiH)の流量は20
SCCMとし、その時の成膜速度は約120Å/分であ
った。この珪素膜は真性半導体でも、また、ホウ素をジ
ボランを用いて1×1015〜1×1018cm−3
濃度として成膜中に添加してもよい。またTFTのチャ
ネル領域となるシリコン層の成膜にはこのプラズマCV
Dだけでなく、スパッタ法、減圧CVD法を用いても良
く、以下にその方法を簡単に述べる。
The silicon film 1 was formed thereon by plasma CVD.
02 was produced. The film formation is performed at a temperature of 250 ° C. to 350 ° C. In this embodiment, the temperature is set to 320 ° C.
H 4) was used. Not only the monosilane (SiH 4), may be used disilane (Si 2 H 6) The trisilane (Si 3 H 8). These were introduced into a PCVD apparatus at a pressure of 3 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.02 to 0.10 W / c.
m 2 is appropriate, and in this embodiment, 0.055 W / cm 2
Was used. The flow rate of monosilane (SiH 4 ) is 20
SCCM was used, and the deposition rate at that time was about 120 ° / min. This silicon film may be an intrinsic semiconductor, or boron may be added during film formation at a concentration of 1 × 10 15 to 1 × 10 18 cm −3 using diborane. The plasma CV is used for forming a silicon layer to be a TFT channel region.
In addition to D, a sputtering method or a low pressure CVD method may be used, and the method will be briefly described below.

【0071】スパッタ法で行う場合、スパッタ前の背圧
を1×10−5Pa以下とし、単結晶シリコンをターゲ
ットとして、アルゴンに水素を20〜80%混入した雰
囲気で行った。例えばアルゴン20%、水素80%とし
た。成膜温度は150℃、周波数は13.56MHz、
スパッタ出力は400〜800W、圧力は0.5Paで
あった。
In the case of performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 −5 Pa or less, and a single crystal silicon was used as a target in an atmosphere in which hydrogen was mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The deposition temperature is 150 ° C., the frequency is 13.56 MHz,
The sputter output was 400-800 W and the pressure was 0.5 Pa.

【0072】減圧気相法で形成する場合、結晶化温度よ
りも100〜200℃低い450〜550℃、例えば5
30℃でジシラン(Si)またはトリシラン(S
)をCVD装置に供給して成膜した。反応炉内
圧力は30〜300Paとした。成膜速度は50〜25
0Å/分であった。
When the film is formed by the reduced pressure gas phase method, the temperature is 450 to 550 ° C. lower than the crystallization temperature by 100 to 200 ° C., for example, 5 to 50 ° C.
At 30 ° C., disilane (Si 2 H 6 ) or trisilane (S
i 3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. Film formation rate is 50-25
0 ° / min.

【0073】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を7×10
19cm−3以下、好ましくは1X1019cm−3
下とすることが望ましいが、少なすぎると、バックライ
トによりオフ状態のリーク電流が増加してしまうため、
この濃度を選択した。この酸素濃度が高いと、結晶化さ
せにくく、レーザーアニール温度を高くまたはレーザー
アニール時間を長くしなければならない。水素は4×1
20cm−3であり、珪素4×1022cm−3とし
て比較すると1原子%であった。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. In order to promote crystallization, the oxygen concentration should be 7 × 10
19 cm -3 or less, since preferably it is desirable to 1X10 19 cm -3 or less, too little, the leakage current in the OFF state is increased by the backlight,
This concentration was chosen. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be lengthened. Hydrogen is 4 × 1
It was 0 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0074】また、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を7×1019cm−3
以下、好ましくは1×1019cm−3以下とし、ピク
セル構成するTFTのチャネル形成領域のみに酸素をイ
オン注入法により5×1020〜5×1021cm−3
となるように添加してもよい。上記方法によって、アモ
ルファス状態の珪素膜を500〜5000Å、本実施例
では1000Åの厚さに成膜した。
In order to further promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3.
Hereafter, preferably, it is set to 1 × 10 19 cm −3 or less, and oxygen is ion-implanted only in a channel formation region of a TFT forming a pixel to 5 × 10 20 to 5 × 10 21 cm −3.
You may add so that it may become. By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 °, in this example, 1000 °.

【0075】その後、フォトレジスト103をマスクP
1を用いてNTFTのソース・ドレイン領域となるべき
領域のみ開孔したパターンを形成した。そして、レジス
ト103をマスクとして、リンイオンをイオン注入法に
より、2×1014〜5×1016cm−2、好ましく
は2×1016cm−2だけ、注入し、n型不純物領域
104を形成した。その後、レジスト103は除去され
た。
After that, the photoresist 103 is
Using No. 1, a pattern was formed in which only the region to be the source / drain region of the NTFT was opened. Using the resist 103 as a mask, phosphorus ions are implanted by ion implantation at a dose of 2 × 10 14 to 5 × 10 16 cm −2 , preferably 2 × 10 16 cm −2 to form the n-type impurity region 104. . After that, the resist 103 was removed.

【0076】その後、図9(B)に示すように、珪素膜
102上に、厚さ50〜300nm、例えば、100n
mの酸化珪素被膜107を、上記のRFスパッタ法によ
って形成した。そして、XeClエキシマレーザーを用
いて、ソース・ドレイン・チャネル領域をレーザーアニ
ールによって、結晶化・活性化した。この時のレーザー
エネルギーは、閾値エネルギーが130mJ/cm
で、膜厚全体が溶融するには220mJ/cmが必
要となる。しかし、最初から220mJ/cm以上の
エネルギーを照射すると、膜中に含まれる水素が急激に
放出されるために、膜の破壊が起きる。そのために低エ
ネルギーで最初に水素を追い出した後に溶融させる必要
がある。本実施例では最初150mJ/cmで水素の
追い出しを行なった後、230mJ/cmで結晶化を
おこなった。さらに、レーザーアニール終了後は酸化珪
素膜107は取り去った。
Thereafter, as shown in FIG. 9B, a thickness of 50 to 300 nm, for example, 100 nm is formed on the silicon film 102.
m silicon oxide film 107 was formed by the RF sputtering method described above. Then, using a XeCl excimer laser, the source, drain and channel regions were crystallized and activated by laser annealing. At this time, the laser energy has a threshold energy of 130 mJ / cm.
2 , 220 mJ / cm 2 is required to melt the entire film thickness. However, when an energy of 220 mJ / cm 2 or more is irradiated from the beginning, hydrogen contained in the film is rapidly released, and the film is destroyed. For this purpose, it is necessary to first displace hydrogen and then melt it with low energy. After performing the flush hydrogen in the first 150 mJ / cm 2 in the present embodiment was subjected to crystallization at 230 mJ / cm 2. Further, after the end of the laser annealing, the silicon oxide film 107 was removed.

【0077】また、この結晶化は、その他に熱アニール
法によりおこなうことも可能である。その際には、45
0〜700度Cの温度、好ましくは550〜600度C
の温度で、12〜70時間、例えば24時間、非酸化性
雰囲気、例えば、水素あるいは窒素雰囲気、にて加熱処
理をおこなえばよい。
This crystallization can also be performed by a thermal annealing method. In that case, 45
0-700 ° C, preferably 550-600 ° C
The heat treatment may be performed at a temperature of 12 to 70 hours, for example, 24 hours in a non-oxidizing atmosphere, for example, a hydrogen or nitrogen atmosphere.

【0078】その後、フォトマスクP3によって、アイ
ランド状のNTFT領域111を形成した。この上に酸
化珪素膜108をゲイト絶縁膜として500〜2000
Å例えば1000Åの厚さに形成した。これはブロッキ
ング層としての酸化珪素膜の作製と同一条件とした。こ
の成膜中に弗素を少量添加し、ナトリウムイオンの固定
化をさせてもよい。
Thereafter, an island-shaped NTFT region 111 was formed using the photomask P3. On this, a silicon oxide film 108 is used as a gate insulating film,
It was formed to a thickness of {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0079】この後、この上側にリンが1〜5×10
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSiまたはWSiとの多層膜を形成し
た。これを第4のフォトマスクP4にてパターニングし
て、図9(D)に示すように、NTFT用のゲイト電極
109を形成した。例えばチャネル長7μm、ゲイト電
極としてリンドーブ珪素を0.2μm、その上にモリブ
デンを0.3μmの厚さに形成した。図には示されてい
ないが、実施例1の場合と同様にゲイト配線とそれに平
行な配線も形成した。
Thereafter, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This was patterned using a fourth photomask P4 to form a gate electrode 109 for NTFT as shown in FIG. 9D. For example, a channel length was 7 μm, and a gate electrode was formed of 0.2 μm of lindobe silicon and 0.3 μm of molybdenum thereon. Although not shown in the figure, a gate wiring and a wiring parallel to the gate wiring were also formed as in the case of the first embodiment.

【0080】この配線の材料としては、上記の材料以外
にも、例えばアルミニウム(Al)を用いることも可能
である。アルミニウムを用いた場合、これを第4のフォ
トマスクP4にてパターニング後、その表面を陽極酸化
することで、セルファライン工法が適用可能なため、ソ
ース・ドレインのコンタクトホールをよりゲートに近い
位置に形成することが出来るため、移動度、スレッシュ
ホールド電圧の低減からさらにTFTの特性を上げるこ
とができる。
As a material for the wiring, for example, aluminum (Al) can be used in addition to the above-mentioned materials. When aluminum is used, the surface is anodically oxidized after patterning with a fourth photomask P4, so that the self-alignment method can be applied. Therefore, the source / drain contact holes are located closer to the gate. Since it can be formed, the characteristics of the TFT can be further improved by reducing the mobility and the threshold voltage.

【0081】さらに、図9(E)において、層間絶縁物
113を前記したスパッタ法により酸化珪素膜の形成と
して行った。この酸化珪素膜の形成はLPCVD法、光
CVD法、常圧CVD法を用いてもよい。例えば0.2
〜0.6μmの厚さに形成し、その後、第5のフォトマ
スクP5を用いて電極用の窓117を形成した。その
後、さらに、これら全体にアルミニウムを0.3μmの
厚みにスパッタ法により形成し第6のフォトマスクP6
を用いてリード116およびコンタクト114を作製し
た後、表面を平坦化用有機樹脂119、例えば透光性ポ
リイミド樹脂を塗布形成し、再度の電極穴あけを第7の
フォトマスクP7にて行った。さらに、これら全体にI
TO(インジウム酸化錫)を0.1μmの厚みにスパッ
タ法により形成し第8のフォトマスクP8を用いて画素
電極118を形成した。このITOは室温〜150℃C
で成膜し、200〜400℃の酸素または大気中のアニ
ールにより成就した。
Further, in FIG. 9E, a silicon oxide film was formed on the interlayer insulator 113 by the above-described sputtering method. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, 0.2
After that, a window 117 for an electrode was formed using the fifth photomask P5. Thereafter, further, aluminum is formed on the entire surface to a thickness of 0.3 μm by sputtering to form a sixth photomask P6.
After the lead 116 and the contact 114 were formed by using the method described above, the surface was coated with an organic resin 119 for flattening, for example, a translucent polyimide resin, and the electrode hole was formed again using the seventh photomask P7. In addition, these
TO (indium tin oxide) was formed to a thickness of 0.1 μm by a sputtering method, and a pixel electrode 118 was formed using an eighth photomask P8. This ITO is between room temperature and 150 ℃
And achieved by annealing at 200 to 400 ° C. in oxygen or air.

【0082】以上のようにして得られたTFTの電気的
な特性は移動度は90(cm/Vs)、Vthは4.
8(V)であった。
The electrical characteristics of the TFT obtained as described above have a mobility of 90 (cm 2 / Vs) and a Vth of 4.
8 (V).

【0083】上記の様な方法に従って作製された液晶電
気光学装置用の一方の基板を得ることが出来た。他方の
基板の作製方法は実施例1と同じであるので省略する。
その後、前記第一の基板と第二の基板によって、ネマチ
ック液晶組成物を挟持し、周囲をエポキシ性接着剤にて
固定した。基板上のリードにTAB形状の駆動ICと共
通信号、電位配線を有するPCBを接続し、外側に偏光
板を貼り、透過型の液晶電気光学装置を得た。これと冷
陰極管を3本配置した後部照明装置、テレビ電波を受信
するチューナーを接続し、壁掛けテレビとして完成させ
た。従来のCRT方式のテレビと比べて、平面形状の装
置となったために、壁等に設置することも出来るように
なった。この液晶テレビの動作は図2に示したものと、
実質的に同等な信号を液晶画素に印加することにより、
128階調の表示が可能であることが確認された。
One substrate for a liquid crystal electro-optical device manufactured according to the above method was obtained. The method for fabricating the other substrate is the same as that in the first embodiment, and will not be described.
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having common signals and potential wiring were connected to leads on the substrate, and a polarizing plate was adhered on the outside to obtain a transmissive liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold cathode tubes were arranged, and a tuner for receiving TV radio waves to complete a wall-mounted TV. Compared to a conventional CRT system television, the device has a flat shape, so that it can be installed on a wall or the like. The operation of this LCD TV is shown in FIG.
By applying a substantially equivalent signal to the liquid crystal pixels,
It was confirmed that display of 128 gradations was possible.

【0084】本明細書で示した実施例では、従来のアナ
ログ方式の階調表示に対し、デジタル方式の階調表示を
行うことを特徴としている。その効果として、例えば6
40×400ドットの画素数を有する液晶電気光学装置
を想定したばあい、合計256,000個のTFTすべ
ての特性をばらつき無く作製することは、非常に困難を
有し、現実的には量産性、歩留りを考慮すると、16階
調表示が限界と考えられているのに対し、実施例で示し
たように、全くアナログ的な信号を加えることなく純粋
にデジタル制御のみで階調表示することにより、256
階調表示以上の階調表示が可能となった。完全なデジタ
ル表示であるので、TFTの特性ばらつきによる階調の
曖昧さは全くなくなり、したがって、TFTのばらつき
が少々あっても、極めて均質な階調表示が可能であっ
た。したがって、従来はばらつきの少ないTFTを得る
ために極めて歩留りが悪かったのに対し、実施例で示し
た構成によって、TFTの歩留りがさほど問題とされな
くなったため、TFTの歩留りは向上し、作製コストも
著しく抑えることができた。
The embodiment shown in this specification is characterized in that digital gray scale display is performed in contrast to conventional analog gray scale display. The effect is, for example, 6
Assuming a liquid crystal electro-optical device having a pixel number of 40 × 400 dots, it is very difficult to manufacture all the characteristics of all 256,000 TFTs without variation, and in reality, mass production is difficult. , considering the yield, whereas 16 gradation display is believed to limit, in example
As described above, by performing gray scale display by purely digital control without adding any analog signal, 256
A gradation display higher than the gradation display has become possible. Since it is a complete digital display, there is no ambiguity of gradation due to variation in TFT characteristics. Therefore, even if there is little variation in TFT, extremely uniform gradation display was possible. Therefore, while the yield was extremely poor in order to obtain a TFT with little variation in the past , the
With this configuration, the yield of TFTs is not so much a problem, so that the yield of TFTs is improved and the manufacturing cost can be significantly reduced.

【0085】例えば640×400ドットの256,0
00組のTFTを300mm角に作成した液晶電気光学
装置に対し通常のアナログ的な階調表示を行った場合、
TFTの特性ばらつきが約±10%存在するために、1
6階調表示が限界であった。しかしながら、実施例で示
したデジタル階調表示をおこなった場合、TFT素子の
特性ばらつきの影響を受けにくいために、256階調表
示まで可能になりカラー表示ではなんと16,777,
216色の多彩であり微妙な色彩の表示が実現できてい
る。テレビ映像の様なソフトを映す場合、例えば同一色
からなる『岩』でもその微細な窪み等から微妙に色合い
が異なる。自然の色彩に近い表示を行おうとした場合、
16階調では困難を要する。本発明による階調表示によ
って、これらの微細な色調の変化を付けることが可能に
なった。
For example, 256,0 of 640 × 400 dots
When a normal analog gradation display is performed on a liquid crystal electro-optical device in which 00 sets of TFTs are formed in a 300 mm square,
Since there is about ± 10% variation in TFT characteristics,
Six gradation display was the limit. However, as shown in the examples
When digital gradation display is performed, it is hardly affected by variation in the characteristics of the TFT elements, so that it is possible to display up to 256 gradations.
A variety of 216 colors can be displayed in subtle colors. In the case of displaying software such as television images, for example, even a “rock” made of the same color has a slightly different color due to its minute dents and the like. If you try to display something close to the colors of nature,
Difficulty is required for 16 gradations. With the gradation display according to the present invention, it is possible to impart these minute color changes.

【0086】本明細書で開示した実施例では、シリコン
を用いたTFTを中心に説明を加えたが、ゲルマニウム
を用いたTFTも同様に使用できる。とくに、単結晶ゲ
ルマニウムの電子移動度は3600cm/Vs、ホー
ル移動度は1800cm/Vsと、単結晶シリコンの
値(電子移動度で1350cm/Vs、ホール移動度
で480cm/Vs)の特性を上回っているため、
速動作を行う上で極めて優れた材料である。また、ゲル
マニウムは非晶質状態から結晶状態へ遷移する温度がシ
リコンに比べて低く、低温プロセスに向いている。ま
た、結晶成長の際の核発生率が小さく、したがって、一
般に、多結晶成長させた場合には大きな結晶が得られ
る。このようにゲルマニウムはシリコンと比べても遜色
のない特性を有している。
In the embodiments disclosed in this specification , description has been made mainly on TFTs using silicon, but TFTs using germanium can be used similarly. In particular, the electron mobility of the single crystal germanium 3600 cm 2 / Vs, the Hall mobility and 1800 cm 2 / Vs, the single crystal silicon value of (1350 cm 2 / Vs in electron mobility, 480 cm 2 / Vs in hole mobility) Higher than characteristic
It is a very excellent material for high- speed operation . In addition, germanium has a lower transition temperature from an amorphous state to a crystalline state than silicon, and is suitable for a low-temperature process. In addition, the nucleation rate during crystal growth is low, and therefore, generally, large crystals are obtained when polycrystals are grown. Thus, germanium has characteristics comparable to those of silicon.

【0087】[0087]

【発明の効果】本発明により、駆動用スイッチング素子
として薄膜トランジスタを用いた電気光学装置におい
て、良好な光学変調を行う電気光学装置を提供すること
ができた。
According to the present invention, a driving switching element is provided.
In electro-optical devices using thin film transistors
To provide an electro-optical device that performs good optical modulation
Was completed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例による駆動波形の例を示す図。FIG. 1 is a diagram showing an example of a driving waveform according to an embodiment.

【図2】 実施例による駆動波形の例を示す図。FIG. 2 shows an example of a driving waveform according to an embodiment.

【図3】 実施例による駆動波形の例を示す図。FIG. 3 shows an example of a driving waveform according to an embodiment.

【図4】 実施例によるマトリクス構成の例を示す図。4 is a diagram showing an example of a matrix structure according to the embodiment.

【図5】 実施例による素子の平面構造を示す図。FIG. 5 is a diagram showing a planar structure of an element according to an example.

【図6】 実施例によるTFTのプロセスを示す図。FIG. 6 is a diagram showing a TFT process according to the embodiment.

【図7】 実施例によるTFTのプロセスを示す図。FIG. 7 is a diagram showing a TFT process according to the embodiment.

【図8】 実施例によるカラーフィルターの工程を示す
図。
FIG. 8 is a view showing a process of a color filter according to an example.

【図9】 実施例によるTFTのプロセスを示す図。FIG. 9 is a diagram showing a TFT process according to the embodiment.

【図10】 保護回路の接続例を示す図。FIG. 10 illustrates a connection example of a protection circuit.

【図11】 保護回路の例を示す図。FIG. 11 illustrates an example of a protection circuit.

【図12】 保護回路の例を示す図。FIG. 12 illustrates an example of a protection circuit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−294622(JP,A) 特開 平1−156725(JP,A) 特開 平2−278749(JP,A) 特開 平1−229229(JP,A) 実開 昭64−114278(JP,U) (58)調査した分野(Int.Cl.7,DB名) G02F 1/136 G02F 1/1343 G02F 1/1333 G09F 9/30 H01L 29/78 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-2-294622 (JP, A) JP-A-1-156725 (JP, A) JP-A-2-278749 (JP, A) JP-A-1- 229 229 (JP, A) Fully open 1-114278 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/136 G02F 1/1343 G02F 1/1333 G09F 9/30 H01L 29/78

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁表面を有する基板と、 前記絶縁表面上に形成された少なくとも一つの薄膜トラ
ンジスタと、 前記薄膜トランジスタを覆うよう前記絶縁表面上に形
成された酸化珪素膜と、 前記薄膜トランジスタと接続された配線と、 前記薄膜トランジスタ上方に形成さた有機樹脂膜と、 前記有機樹脂膜及び前記酸化珪素膜に形成されたコンタ
クトホールを通して前記薄膜トランジスタに接続するよ
うに、前記有機樹脂膜上に形成された画素電極と を有する電気光学装置であって、 前記コンタクトホールおいて前記有機樹脂膜の端部
みを帯びており、 前記酸化珪素膜において、前記コンタクトホールの径は
均一である ことを特徴とする電気光学装置。
A substrate having an insulating surface; at least one thin film transistor formed on the insulating surface; and a thin film transistor formed on the insulating surface so as to cover the thin film transistor.
And made a silicon oxide film, a wiring which said thin film transistor is connected, the organic resin film formed on the thin film transistor above, formed on the organic resin film and the silicon oxide film Conta
To connect to the thin film transistor through the Kutohoru
Sea urchin, wherein an electro-optical device for chromatic and the organic resin film pixel electrode formed on the end portion of Oite the organic resin film in the contact hole
And tinged with round Mi, in the silicon oxide film, the diameter of the contact hole
An electro-optical device characterized by being uniform .
【請求項2】 絶縁表面を有する基板と、 前記絶縁表面上に形成された少なくとも一つの薄膜トラ
ンジスタと、 前記薄膜トランジスタを覆うように前記絶縁表面上に形
成された酸化珪素膜と、 前記薄膜トランジスタと接続された配線と、 前記薄膜トランジスタ上方に形成さた有機樹脂膜と、 前記有機樹脂膜及び前記酸化珪素膜に形成されたコンタ
クトホールを通して前記薄膜トランジスタに接続するよ
うに、前記有機樹脂膜上に形成された画素電極と を有する電気光学装置であって前記有機樹脂膜において、 前記コンタクトホールの径
下層より最上層の方が大きく、 前記酸化珪素膜において、前記コンタクトホールの径は
均一である ことを特徴とする電気光学装置。
Wherein a substrate having an insulating surface, said at least one thin film transistor formed on an insulating surface, the shape on the insulating surface to cover the thin film transistor
And made a silicon oxide film, a wiring which said thin film transistor is connected, the organic resin film formed on the thin film transistor above, formed on the organic resin film and the silicon oxide film Conta
To connect to the thin film transistor through the Kutohoru
Sea urchin, wherein an electro-optical device for chromatic and the organic resin film pixel electrode formed on the, in the organic resin film, the diameter of the contact hole
Write from the lowermost layer of the top layer is rather large, in the silicon oxide film, the diameter of the contact hole
An electro-optical device characterized by being uniform .
【請求項3】 絶縁表面を有する基板と、 前記絶縁表面上に形成された少なくとも一つの薄膜トラ
ンジスタと、 前記薄膜トランジスタを覆うように前記絶縁表面上に形
成された酸化珪素膜と、 前記薄膜トランジスタ上方に形成さた有機樹脂膜と、 前記有機樹脂膜及び前記酸化珪素膜に形成されたコンタ
クトホールを通して前記薄膜トランジスタに接続するよ
うに、前記有機樹脂膜上に形成された画素電極と を有する電気光学装置であって前記有機樹脂膜において、前記コンタクトホールの径は
最下層より最上層の方が大きく、 前記酸化珪素膜において、前記コンタクトホールの径は
均一である ことを特徴とする電気光学装置。
3. A substrate having an insulating surface, at least one thin film transistor formed on the insulating surface, and a thin film transistor formed on the insulating surface to cover the thin film transistor.
And it made a silicon oxide film, and the organic resin film formed on the thin film transistor above, formed on the organic resin film and the silicon oxide film Conta
To connect to the thin film transistor through the Kutohoru
Sea urchin, wherein an electro-optical device for chromatic and the organic resin film pixel electrode formed on the, in the organic resin film, the diameter of the contact hole
The uppermost layer is larger than the lowermost layer, and in the silicon oxide film, the diameter of the contact hole is
An electro-optical device characterized by being uniform .
【請求項4】 絶縁表面を有する基板と、 前記 絶縁表面上に形成され、半導体膜、絶縁膜及びゲー
ト電極有する複数の薄膜トランジスタと、 前記複数の薄膜トランジスタを覆うように前記絶縁表面
に形成された酸化珪素膜と、 前記薄膜トランジスタ上方に形成された有機樹脂膜と、 前記複数の薄膜トランジスタにそれぞれ対応して、前記
酸化珪素膜及び前記有機樹脂膜に形成された複数のコン
タクトホールと、前記複数のコンタクトホール を通して対応した前記複数
薄膜トランジスタの半導体膜にそれぞれ直接接続する
ように、前記有機樹脂膜上に形成された複数の画素電極
を有する電気光学装置であって前記有機樹脂膜において、前記コンタクトホールの径は
最下層より最上層の方が大きく、 前記酸化珪素膜において、前記コンタクトホールの径は
均一である ことを特徴とする電気光学装置。
4. A substrate having an insulating surface, a semiconductor film , an insulating film, and a gate formed on the insulating surface.
A plurality of thin film transistors having a gate electrode , and the insulating surface so as to cover the plurality of thin film transistors.
A silicon oxide film formed above the the organic resin film formed to the thin film transistor above, corresponding to said plurality of thin film transistors, a plurality of con formed in the silicon oxide film and the organic resin film
And contact holes, the plurality of corresponding through said plurality of contact holes
Respectively directly connected to the thin film transistor of the semiconductor film
As described above, an electro-optical device which have a, a plurality of pixel electrodes formed on the organic resin film, in the organic resin film, the diameter of the contact hole
The uppermost layer is larger than the lowermost layer, and in the silicon oxide film, the diameter of the contact hole is
An electro-optical device characterized by being uniform .
【請求項5】 絶縁表面を有する基板と、 前記 絶縁表面上に形成され、半導体膜、絶縁膜及びゲー
ト電極有する複数の薄膜トランジスタと、 前記複数の薄膜トランジスタを覆うように前記絶縁表面
に形成された酸化珪素膜と、 前記酸化珪素膜に形成された複数の第1のコンタクトホ
ールと、前記複数の 第1のコンタクトホールを通して対応した
複数の薄膜トランジスタにそれぞれ直接接続するよう
に、前記酸化珪素膜上に形成された複数の配線と、 前記薄膜トランジスタ上方に形成された有機樹脂膜と、 前記複数の薄膜トランジスタにそれぞれ対応して、前記
酸化珪素膜及び前記有機樹脂膜に形成された複数の第2
コンタクトホールと、前記複数の 第2のコンタクトホールを通して対応した前
複数の薄膜トランジスタの半導体膜にそれぞれ直接接
するように、前記有機樹脂膜上に形成された複数の画
素電極と を有する電気光学装置であって、 前記有機樹脂膜において、前記第2のコンタクトホール
の径は最下層より最上層の方が大きく、 前記酸化珪素膜において、前記コンタクトホールの径は
均一である ことを特徴とする電気光学装置。
5. A substrate having an insulating surface, and a semiconductor film , an insulating film, and a gate formed on the insulating surface.
A plurality of thin film transistors having a gate electrode , and the insulating surface so as to cover the plurality of thin film transistors.
A silicon oxide film formed thereon; and a plurality of first contact holes formed on the silicon oxide film.
Lumpur and such that each of the corresponding pre <br/> SL plurality of thin film transistors directly connected through said plurality of first contact holes
To the plurality of wirings formed on a silicon oxide film, and the organic resin film formed on the thin film transistor above, corresponding to said plurality of thin film transistors, formed on the silicon oxide film and the organic resin film Multiple second
And the contact hole, so as to respectively connect directly to the semiconductor film of said plurality of thin film transistors corresponding through said plurality of second contact holes, an electro-optic having a plurality of pixel electrodes formed on the organic resin film The device , wherein the second contact hole is formed in the organic resin film.
Is larger in the uppermost layer than in the lowermost layer, and in the silicon oxide film, the diameter of the contact hole is
An electro-optical device characterized by being uniform .
【請求項6】 請求項4または請求項5において、前記
半導体膜は多結晶シリコン膜であることを特徴とする電
気光学装置。
6. The method according to claim 4, wherein
The semiconductor film is a polycrystalline silicon film.
Optical device.
【請求項7】 請求項1乃至請求項6のいずれか1項
おいて、前記画素電極は、透光性導電膜でなることを特
徴とする電気光学装置。
7. The electro-optical device according to claim 1 , wherein the pixel electrode is made of a light-transmitting conductive film.
【請求項8】 請求項において、前記透光性導電膜
は、酸化インジウム・スズを含有することを特徴とする
電気光学装置。
8. The electro-optical device according to claim 7 , wherein the light-transmitting conductive film contains indium tin oxide.
【請求項9】 請求項1乃至請求項8のいずれか1項
おいて、前記有機樹脂膜は、透光性ポリイミドを含有す
ことを特徴とする電気光学装置。
9. The organic resin film according to claim 1 , wherein the organic resin film contains a light- transmitting polyimide .
Electro-optical device, characterized in that that.
JP3145396A 1996-01-24 1996-01-24 Electro-optical device Expired - Lifetime JP3000200B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3145396A JP3000200B2 (en) 1996-01-24 1996-01-24 Electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3145396A JP3000200B2 (en) 1996-01-24 1996-01-24 Electro-optical device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3169306A Division JP2562745B2 (en) 1991-06-14 1991-06-14 Image display method for electro-optical device

Publications (2)

Publication Number Publication Date
JPH08248446A JPH08248446A (en) 1996-09-27
JP3000200B2 true JP3000200B2 (en) 2000-01-17

Family

ID=12331681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3145396A Expired - Lifetime JP3000200B2 (en) 1996-01-24 1996-01-24 Electro-optical device

Country Status (1)

Country Link
JP (1) JP3000200B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100712A (en) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd Display device
US6909411B1 (en) 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same

Also Published As

Publication number Publication date
JPH08248446A (en) 1996-09-27

Similar Documents

Publication Publication Date Title
KR970007524B1 (en) Electro-optical device and method of driving the same
JP2592382B2 (en) Image display method of liquid crystal display device
JP3000200B2 (en) Electro-optical device
JP2676092B2 (en) Electro-optical device
JP3062300B2 (en) Electro-optical device image display method
JP3062299B2 (en) Electro-optical device image display method
JP3566616B2 (en) Active matrix display
JP3119898B2 (en) Electro-optical device
JP3119899B2 (en) Electro-optical device
JP4044594B2 (en) Liquid crystal display
JP2754292B2 (en) Electro-optical device image display method
JP2562745B2 (en) Image display method for electro-optical device
JP3657491B2 (en) Electro-optic device
JP2731985B2 (en) Driving method of electro-optical device
JP3380513B2 (en) Display device, television, liquid crystal display device, and projection display device
JP3566617B2 (en) Electro-optical device
JP2000221543A (en) Electro-optic device
JP3175845B2 (en) Electro-optical device
JP2754293B2 (en) Driving method of electro-optical device
JP3062297B2 (en) Electro-optical device image display method
JP3315392B2 (en) Electro-optical device and driving method thereof
JP2000298291A (en) Projection-type display device
JP4044593B2 (en) Liquid crystal display
JP4044592B2 (en) Liquid crystal display
KR960011400B1 (en) Electro-optical device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 12