JP2004301527A - Probe card and manufacturing method of probe card - Google Patents
Probe card and manufacturing method of probe card Download PDFInfo
- Publication number
- JP2004301527A JP2004301527A JP2003091659A JP2003091659A JP2004301527A JP 2004301527 A JP2004301527 A JP 2004301527A JP 2003091659 A JP2003091659 A JP 2003091659A JP 2003091659 A JP2003091659 A JP 2003091659A JP 2004301527 A JP2004301527 A JP 2004301527A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- support substrate
- probe
- probe card
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、プローブカード及びその製造方法に関し、特に検査対象物の表面にうねりがある場合にも、容易にプローブ針を検査対象物に接触させることができるプローブカード及びその製造方法に関する。
【0002】
【従来の技術】
近年の高速な半導体チップの試験では、ウエハ上に形成された電子回路の多数のパッドに、それぞれプローブ針を接触させ、予め設定されたプログラムに基づいて、種々の特性を測定する通電試験が行われる。通電試験を行うためのプローブカードに、カンチレバータイプのものやパターニングタイプのものがある。近年、高集積化、パッドの狭ピッチ化、高周波化が進んだ半導体装置を試験するために、プローブカードにおいても、プローブ針を狭ピッチ化し、かつ高周波動作を可能にする必要がある。
【0003】
プローブ針を狭ピッチ化するために、微細加工が容易なシリコン基板を用いたプローブカードが、特許文献1〜3に提案されている。これらのプローブカードはカンチレバータイプであり、シリコン基板の微細加工技術を適用することにより、狭ピッチ化を実現している。
【0004】
【特許文献1】
特開平6−213930号公報
【特許文献2】
特開平7−7052号公報
【特許文献3】
特開平8−50146号公報
【0005】
【発明が解決しようとする課題】
シリコンを用いたプローブカードは、試験対象基板の表面にうねりがあるとき、プローブ針をすべてのパッドに安定して接触させることが困難である。
【0006】
本発明の目的は、試験対象基板の表面にうねりがある場合でも、安定してプローブ針を接触させることが可能なプローブカード及びその製造方法を提供することである。
【0007】
【課題を解決するための手段】
本発明の一観点によると、可撓性を有する膜と、前記膜の片面から突出した複数のプローブ針とを有するプローブカードが提供される。
【0008】
プローブ針を支持する膜が可撓性を有するため、検査対象物の表面のうねりに応じて膜が撓み、プローブ針を安定して検査対象物の表面に接触させることができる。
【0009】
このプローブカードは、例えば以下の方法で製造することができる。
本発明の他の観点によると、(a)支持基板の第1の面に複数の凹部を形成する工程と、(b)前記凹部内に導電性部材を充填する工程と、(c)前記支持基板の第1の面上に、前記導電性部材に接続された配線を含む配線層を積み上げる工程と、(d)前記支持基板の前記第1の面とは反対側の第2の面から該支持基板を研削し、前記導電性部材の端面を露出させる工程と、(e)前記導電性部材の露出した端面に接続された導電性の先端部を形成する工程と、(f)前記支持基板を前記第2の面からエッチングし、除去する工程とを有するプローブカードの製造方法が提供される。
【0010】
本発明のさらに他の観点によると、(a)支持基板の第1の面に複数の凹部を形成する工程と、(b)前記凹部内に導電性部材を充填する工程と、(c)前記支持基板の第1の面上に、前記導電性部材に接続された配線を含む配線層を積み上げる工程と、(d)前記支持基板の前記第1の面とは反対側の第2の面から該支持基板を研削し、前記導電性部材の端面を露出させる工程と、(e)前記導電性部材の露出した端面に接続された導電性の先端部を形成する工程と、(f)前記支持基板を、前記導電性部材の配置されていない位置において切断し、複数の小片に分離する工程とを有するプローブカードの製造方法が提供される。
【0011】
【発明の実施の形態】
図1に、本発明の第1の実施例によるプローブカードの、プローブ針が取り付けられた面の平面図を示す。シリコンからなる枠1Fによって、可撓性を有する膜2が支持されている。可撓膜2に、複数のプローブ針3が取り付けられている。プローブ針3は、基部4、中間部5、及び先端部6により構成される。
【0012】
基部4は、可撓膜2に結合する。基部4の先端に中間部5が結合している。中間部5は、基部4から、可撓膜2の面に平行な方向(図1においては右上の方向)に延びる。先端部6は、基部4からずれた位置において中間部5に取り付けられている。
【0013】
可撓膜2の表面にキャパシタ7が形成されている。キャパシタ7は、可撓膜2のほぼ全面に配置されており、プローブ針3の基部4と重ならない形状にされている。具体的には、キャパシタ7に、基部4を内包する形状の穴8が形成されている。
【0014】
図2に、第1の実施例によるプローブカードの断面図を示す。ポリイミドからなる複数の層21、22、及び23により可撓膜2が構成されている。各層21〜23の厚さは例えば45μmである。各層21〜23にはビアホールが形成され、このビアホール内に導電性部材が充填されている。層間に配線が配置されており、上下の配線が、ビアホール内の導電性部材で接続される。
【0015】
可撓膜2の最も下側の層21の表面(可撓膜2の外側に相当する面)に、キャパシタ7が形成されている。キャパシタ7は、第1の電極層10、誘電体層11、及び第2の電極層12が積層された構造を有する。第1の電極層10が膜の外側に配置され、第2の電極層12が第1の電極層10よりも内側に配置されている。
【0016】
可撓膜2の底面から下方に向かって複数のプローブ針3が突出している。キャパシタ7は、プローブ針3が可撓膜2に結合する位置と重ならないような形状にされている。具体的には、プローブ針3が可撓膜に結合する位置に、第2の電極層12及び誘電体層11を貫通する穴8が形成されている。可撓膜2の面の法線に平行な視線で見た時、穴8は、プローブ針3の結合部を内包する大きさとされている。
【0017】
各プローブ針3は、基部4、中間部5、及び先端部6から構成される。基部4は、可撓膜2に結合した円柱状の部材であり、可撓膜2の底面に対してほぼ垂直に取り付けられている。中間部5は、基部4の先端に結合し、可撓膜2の底面に平行な方向に延びる。先端部6は、基部4からずれた位置において中間部5に結合し、下方に向かって突出している。
【0018】
第1の電極層10の表面及び基部4の側面が、酸化シリコンからなる絶縁膜9で覆われている。中間部5と可撓膜2との間に、シリコンからなる補強部材1Aが配置されている。補強部材1Aは、中間部5及び基部4に固定されるとともに、絶縁膜9を介して可撓膜2に固定されている。
【0019】
可撓膜2の底面の縁に、シリコンからなる枠1Fが取り付けられている。枠1Fは、可撓膜2の外周の形状を一定に保ち、プローブカードのハンドリングを容易にする。枠1Fの厚さは、補強部材1Aの高さと等しい。枠1Fの底面上に、導電膜5Fが形成されている。導電膜5Fは、プローブ針3の中間部5と同じ材料で形成され、中間部5と同じ厚さを有する。
【0020】
プローブ針3は、接地電位が印加される接地用プローブ針3G、電源電圧が印加される電源用プローブ針3V、及び電気信号を中継するための信号用プローブ針3Sに区分される。接地用プローブ針3Gが可撓膜2に結合する位置まで、キャパシタ7の第1の電極層10が広がり、接地用プローブ針3Gの基部4が第1の電極層10に接触している。
【0021】
電源用プローブ針3V及び信号用プローブ針3Sが可撓膜2に結合する位置には、第1の電極層10を貫通する穴が形成されている。電源用プローブ針3Vは、接続部材25によりキャパシタ7の第2の電極層12に接続されている。接続部材25は、電源用プローブ針3Vの基部4から、キャパシタ7を構成する第1の電極層10、誘電体層11、及び第2の電極層12に形成された穴の中、ポリイミド層21の上面、及びポリイミド層21に形成されたビアホール内を経由して、第2の電極層12に達する。
【0022】
信号用プローブ針3Sは、可撓膜2内に埋め込まれた導電性部材や配線を経由して、可撓膜2の上面に露出した表面端子26に接続されている。
次に、図3〜図6を参照して、上記第1の実施例によるプローブカードの製造方法について説明する。
【0023】
図3(A)に示すように、厚さ625μmのシリコンウエハ1の表面に、深さ150μm、直径50μmの円柱状の複数の穴30を形成する。穴30は、例えばSF6とC4F8とを用いた反応性イオンエッチング(RIE)により形成することができる。穴30は、図1に示したプローブ針3の基部4に対応する位置に配置される。
【0024】
プラズマ励起型化学気相成長(プラズマCVD)により、酸化シリコンからなる厚さ2μmの絶縁膜9を堆積させる。絶縁膜9は、穴30の内面及びシリコンウエハ1の表面を覆う。スパッタリングにより、シード層31を堆積させ、絶縁膜9の表面を覆う。シード層31は、厚さ20nmのクロム(Cr)層と厚さ500nmの銅(Cu)層とがこの順番に積層された2層構造を有する。
【0025】
図3(B)に示すように、シード層31の表面に感光性ドライフィルム32を圧着し、凹部30に対応する位置に開口を形成する。銅を電解めっきすることにより、凹部30内に銅部材4を充填する。その後、ドライフィルム32を除去する。
【0026】
図3(C)に示すように、化学機械研磨(CMP)により、基板表面の平坦化を行う。基板1の平坦な表面上に、絶縁膜9が残り、凹部30内に銅部材4が残る。銅部材4は、図2に示されたプローブ針3の基部4になる。なお、凹部30の内面は、絶縁膜9で被覆されている。実際には、絶縁膜9と銅部材4との界面にシード層31が残るが、図3(C)及びこれ以降の図面ではシード層31の記載を省略している。
【0027】
図4(D)に示すように、平坦化された基板面上に第1の電極層10、誘電体層11、及び第2の電極層12を順番に積層する。第1の電極層10は、基板側から順番に、厚さ50nmのTiO2層、厚さ50nmのTi層、及び厚さ200nmのPt層が積層された3層構造を有する。誘電体層11は、チタン酸バリウムストロンチウム(BST)からなる厚さ200nmの層である。第2の電極層12は、Ptからなる厚さ200nmの層である。これらの膜は、スパッタリングにより形成することができる。
【0028】
図4(E)に示す状態に至るまでの工程を説明する。第2の電極層12の上にレジスト膜を形成し、凹部30に対応する位置に開口を形成する。この開口は、基板表面の法線に平行な視線で見た時、銅部材4を内包する大きさとされている。このレジスト膜をエッチングマスクとして第2の電極層をエッチングし、開口を形成する。レジスト膜を除去し、新たにレジスト膜を形成する。このレジスト膜の、凹部30に対応する位置に、第2の電極層12に形成されている開口よりも小さな開口を形成する。レジスト膜をエッチングマスクとして誘電体層11をエッチングし、開口を形成する。誘電体層11に形成される開口は、第2の電極層12に形成されている開口よりも大きい。開口形成後、レジスト膜を除去する。
【0029】
第2の電極層12の上に、新たなレジスト膜を形成する。このレジスト膜の、凹部30に対応する位置に、誘電体層11に形成されている開口よりも小さな開口を形成する。ただし、接地用プローブ針を構成する基部4Gの位置には、開口を形成しない。このレジスト膜をエッチングマスクとして第1の電極層10をエッチングし、第1の電極層10に開口を形成する。その後、エッチングマスクとして使用したレジスト膜を除去する。
【0030】
このようにして、接地用プローブ針を構成する基部4Gの位置においては、第2の電極層12と誘電体層11との2層を貫通する開口8が形成され、電源用プローブ針を構成する基部4V及び信号用プローブ針を構成する基部4Sの位置においては、第2の電極層12、誘電体層11、及び第1の電極層10の3層を貫通する開口8が形成される。
【0031】
図4(F)に示すように、第2の電極層12の上に感光性の厚さ5μmのポリイミド層21を形成する。ポリイミド層21は、例えばポリイミド前駆体をスピナを用いてスピン塗布することにより形成される。
【0032】
凹部30が配置されている位置に、ポリイミド層21を貫通するビアホール35を形成するとともに、電源用プローブ針の基部4Vの近傍に、第2の電極層12の上面の一部を露出させるビアホール36を形成する。ビアホール35は、第2の電極層12、誘電体層11、及び第1の電極層10に形成された穴8よりも細く、穴8の内周よりもさらに内側に配置される。
【0033】
図5(G)に示した状態に至るまでの工程について説明する。ポリイミド層21の表面、ビアホール35及び36の内面を覆うようにシード層を形成する。シード層は、厚さ20nmのCr層と厚さ500nmのCu層との2層構造を有する。ポリイミド層21の表面上に形成すべき配線に対応する開口を有するレジストパターンを形成する。Cuを電解めっきし、レジストパターンを除去する。ポリイミド層21の表面上に残っているシード層をエッチング除去する。これにより、ビアホール35及び36が銅で充填されるとともに、ポリイミド層21の表面上に銅配線が形成される。
【0034】
電源用プローブ針の基部4Vが、ビアホール35内に充填された銅部材、ポリイミド層21の表面上に形成された配線25、及びビアホール36内に充填された銅部材を経由して、第2の電極層12に接続される。
【0035】
図5(H)に示すように、ポリイミド層21の上に、2層目のポリイミド層22及び3層目のポリイミド層23を積層する。ポリイミド層22及び23には、1層目のポリイミド層21と同様のビアホールや配線が形成される。
【0036】
図6(I)に示すように、基板1の底面から基板1を研削し、凹部30の底面が露出する直線で研削を停止する。SF6とC4F8を用いたRIEにより、基板1の底面側の表層部をエッチングし、凹部30の底面を露出させる。凹部30の底面には、酸化シリコンからなる絶縁膜9が露出する。
【0037】
図6(J)に示すように、基板1の底面に露出した絶縁膜9を、バッファード弗酸を用いてエッチングする。これにより、基部4G、4V及び4Sが露出する。
【0038】
図2に示した状態に至るまでの工程について説明する。図6(J)の基板1の底面上に、シード層をスパッタリングにより形成する。シード層は、厚さ20nmのCr層と厚さ500nmのCu層とが積層された2層構造を有する。シード層の表面上に厚さ約5μmのレジスト膜を形成し、このレジスト膜に、中間部5及び図1に示した枠1Fに対応する開口を形成する。
【0039】
銅を電解めっきし、厚さ5μmの中間部5を形成する。枠1Fに対応する領域に厚さ5μmの銅層5Fが形成される。レジスト膜上に厚さ約10μmの2層目のレジスト膜を形成する。2層目のレジスト膜に、先端部6に対応する開口を形成する。なお、この開口は、基板から離れるに従って断面が小さくなるようなテーパ状にされている。銅を電解めっきすることにより、高さ10μmの先端部6を形成する。
【0040】
1層目及び2層目のレジスト膜を除去し、その後シード層をエッチング除去する。
中間部5及び銅層5Fをエッチングマスクとして、基板1をエッチングする。基板1のエッチングは、SF6とC4F8を用いたRIEにより行うことができる。図3(A)に示した工程で形成した酸化シリコンからなる絶縁膜9がエッチングストッパとして働き、絶縁膜9が露出した時点でエッチングを停止させることができる。これにより、中間部6と可撓膜2との間にシリコンからなる補強部材1Aが残り、銅層5Fで覆われていた領域に、シリコンからなる枠1Fが残る。
【0041】
第1の実施例によるプローブカードでは、プローブ針3が可撓膜2に取り付けられている。プローブカードの製造途中に、可撓膜2やプローブ針3を支持するために用いられた剛性基板1は、最終的にはエッチングされ、枠1F及び補強部材1Aの部分にのみ残る。剛性の高い補強部材1Aが離散的に分布するため、可撓膜2は、検査対象物の表面のうねりに応じて撓むことができる。このため、プローブ針3を安定して検査対象物の表面に接触させることができる。
【0042】
また、キャパシタ7が可撓膜2の底面のほぼ全面に亘って配置されている。このため、大きな静電容量を確保することができ、高周波ノイズを効率的に除去することができる。
【0043】
上記第1の実施例では、キャパシタ7を可撓膜2の底面上に配置したが、複数のポリイミド層からなる可撓膜2の内層に配置してもよい。
図7に第2の実施例によるプローブカードの断面図を示す。図2に示した第1の実施例では、プローブ針3の先端部6が基部4からずれた位置で中間部5に結合していたが、第2の実施例では、可撓膜2の面の法線に平行な視線で見た時、基部4、中間部5及び先端部6がほぼ重なる。このため、基板1をその底面からエッチングする時に、基部4の側面に密着している部分もエッチング除去され、図2に示した補強部材1Aが残らない。
【0044】
基部4のみで十分な機械的強度が得られる場合には、第2の実施例のように、補強部材1Aの無い構造としてもよい。中間部5が、可撓膜2の面に平行な方向に延びないため、プローブ針3をより高密度に配置することが可能になる。
【0045】
また、図2に示した状態から、シリコンを等方的にエッチングして補強部材1Aを除去してもよい。これにより、カンチレバータイプのプローブ針を形成することができる。
【0046】
図8に、第3の実施例によるプローブカードの断面図を示す。第1の実施例では、図2に示したように、基板1の大部分がエッチングされて、枠1F及び補強部材1Aのみが残されていた。第3の実施例で、基板1が残されている。ただし、基板1は、プローブ針3の配置されていない領域でへき開されて複数の小片に分離されている。
【0047】
基板1のへき開されている箇所で、可撓膜2が屈曲するため、試験対象物の表面のうねりを吸収し、プローブ針3を安定して試験対象物に接触させることができる。
【0048】
上記実施例では、可撓膜2をポリイミドで形成したが、可撓性を有する他の絶縁材料で形成してもよい。例えば、プラスチック等の一般的な熱硬化性樹脂で形成してもよい。
【0049】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0050】
上記実施例から、以下の付記に示された発明が導出される。
(付記1) 可撓性を有する膜と、
前記膜の片面から突出した複数のプローブ針と
を有するプローブカード。
【0051】
(付記2) さらに、
前記膜の表面上または内部に配置され、第1の電極層、誘電体層、第2の電極層が積層されて構成され、前記プローブ針が前記膜に結合する場所に貫通孔が形成されているキャパシタと、
前記第1の電極層と、前記プローブ針の少なくとも1つの第1のプローブ針とを電気的に接続する第1の接続部材と、
前記第2の電極層と、前記プローブ針の少なくとも1つの第2のプローブ針とを電気的に接続する第2の接続部材と
を有する付記1に記載のプローブカード。
【0052】
(付記3) 前記第1のプローブ針が前記膜に結合している位置まで前記第1の電極層が広がって前記第1の接続部材を構成し、前記第1のプローブ針が前記第1の電極層の面に接触している付記2に記載のプローブカード。
【0053】
(付記4) 前記第2のプローブ針が前記膜に結合している位置に、前記第1の電極層、誘電体層、及び第2の電極層を貫通する開口が形成されており、
前記第2の接続部材が、前記第2のプローブ針の前記膜側の端部から前記開口内を通って前記第2の電極層まで達している付記2または3に記載のプローブカード。
【0054】
(付記5) 前記プローブ針が、前記膜に結合した基部、前記基部の先端から前記膜の面に並行な方向に延びた中間部、及び前記中間部の、前記基部からずれた位置に結合する先端部を含み、
さらに、前記中間部と前記膜との間に配置され、該中間部、該膜、及び前記基部の側面に固定され、前記膜よりも剛性の高い材料で形成された補強部材を有する付記1〜4のいずれかに記載のプローブカード。
【0055】
(付記6) さらに、前記膜に密着し、該膜よりも剛性の高い材料で形成され、前記プローブ針の結合している位置以外の部分において切断され、複数の小片に分離されている剛性基板を有する付記1〜4のいずれかに記載のプローブカード。
【0056】
(付記7) 前記剛性基板が単結晶シリコンで形成され、単結晶シリコン基板をへき開することにより前記小片に分離されている付記6に記載のプローブカード。
【0057】
(付記8) (a)支持基板の第1の面に複数の凹部を形成する工程と、
(b)前記凹部内に導電性部材を充填する工程と、
(c)前記支持基板の第1の面上に、前記導電性部材に接続された配線を含む配線層を積み上げる工程と、
(d)前記支持基板の前記第1の面とは反対側の第2の面から該支持基板を研削し、前記導電性部材の端面を露出させる工程と、
(e)前記導電性部材の露出した端面に接続された導電性の先端部を形成する工程と、
(f)前記支持基板を前記第2の面からエッチングし、除去する工程と
を有するプローブカードの製造方法。
【0058】
(付記9) 前記配線層が、可撓性を有する絶縁層を含む付記8に記載のプローブカードの製造方法。
(付記10) 前記工程(c)が、
前記支持基板の第1の面上に、第1の電極層、誘電体層、及び第2の電極層を、この順番に積層する工程と、
前記第2の電極層及び前記誘電体層に、前記支持基板の法線に平行な視線で見た時、前記導電性部材を内包する形状の開口を形成する工程と、
前記第1の電極層に、該第1の電極層に接続すべき導電性部材が配置された位置には該第1の電極層を残し、その他の導電性部材が配置された位置においては、前記支持基板の法線に平行な視線で見た時、前記導電性部材を内包する形状の開口を形成する工程と、
前記支持基板の第1の面上に可撓性を有する材料からなる絶縁層を形成する工程と、
前記絶縁層に、前記第2の電極層に接続すべき導電性部材の端面を露出させる第1のビアホール、及び前記第2の電極層の表面の一部を露出させる第2のビアホールを形成する工程と、
前記第1のビアホール内、前記絶縁層の上面上、及び前記第2のビアホール内を経由して、前記導電性部材と前記第2の電極層とを接続する接続部材を形成する工程と
を含む付記8または9に記載のプローブカードの製造方法。
【0059】
(付記11) 前記工程(e)が、
前記支持基板の第2の面上に、前記導電性部材に接続され、前記第2の面に平行な方向に延びた導電性の中間部材を形成する工程と、
前記導電性部材からずれた位置において、前記中間部材に接続された前記先端部を形成する工程と
を含み、
前記工程(f)において、前記中間部材をマスクとして、前記支持基板をエッチングする付記8〜10のいずれかに記載のプローブカードの製造方法。
【0060】
(付記12) (a)支持基板の第1の面に複数の凹部を形成する工程と、
(b)前記凹部内に導電性部材を充填する工程と、
(c)前記支持基板の第1の面上に、前記導電性部材に接続された配線を含む配線層を積み上げる工程と、
(d)前記支持基板の前記第1の面とは反対側の第2の面から該支持基板を研削し、前記導電性部材の端面を露出させる工程と、
(e)前記導電性部材の露出した端面に接続された導電性の先端部を形成する工程と、
(f)前記支持基板を、前記導電性部材の配置されていない位置において切断し、複数の小片に分離する工程と
を有するプローブカードの製造方法。
【0061】
(付記13) 前記配線層が、可撓性を有する絶縁層を含む付記12に記載のプローブカードの製造方法。
(付記14) 前記工程(c)が、
前記支持基板の第1の面上に、第1の電極層、誘電体層、及び第2の電極層を、この順番に積層する工程と、
前記第2の電極層及び前記誘電体層に、前記支持基板の法線に平行な視線で見た時、前記導電性部材を内包する形状の開口を形成する工程と、
前記第1の電極層に、該第1の電極層に接続すべき導電性部材が配置された位置には該第1の電極層を残し、その他の導電性部材が配置された位置においては、前記支持基板の法線に平行な視線で見た時、前記導電性部材を内包する形状の開口を形成する工程と、
前記支持基板の第1の面上に可撓性を有する材料からなる絶縁層を形成する工程と、
前記絶縁層に、前記第2の電極層に接続すべき導電性部材の端面を露出させる第1のビアホール、及び前記第2の電極層の表面の一部を露出させる第2のビアホールを形成する工程と、
前記第1のビアホール内、前記絶縁層の上面上、及び前記第2のビアホール内を経由して、前記導電性部材と前記第2の電極層とを接続する接続部材を形成する工程と
を含む付記12または13に記載のプローブカードの製造方法。
【0062】
【発明の効果】
以上説明したように、本発明によれば、プローブカードが、試験対象物の表面にうねりに対応して変形するため、プローブ針を安定して試験対象物に接触させることができる。
【図面の簡単な説明】
【図1】第1の実施例によるプローブカードの底面図である。
【図2】第1の実施例によるプローブカードの断面図である。
【図3】第1の実施例によるプローブカードの製造方法を説明するための製造途中のプローブカードの断面図(その1)である。
【図4】第1の実施例によるプローブカードの製造方法を説明するための製造途中のプローブカードの断面図(その2)である。
【図5】第1の実施例によるプローブカードの製造方法を説明するための製造途中のプローブカードの断面図(その3)である。
【図6】第1の実施例によるプローブカードの製造方法を説明するための製造途中のプローブカードの断面図(その4)である。
【図7】第2の実施例によるプローブカードの断面図である。
【図8】第3の実施例によるプローブカードの断面図である。
【符号の説明】
1 基板
1F 枠
2 可撓膜
3 プローブ針
4 基部
5 中間部
6 先端部
7 キャパシタ
8 穴
9 絶縁膜
10 第1の電極層
11 誘電体層
12 第2の電極層
21、22、23 層間絶縁膜
25 接続部材
30 穴
31 シード層
35、36 ビアホール[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a probe card and a method of manufacturing the same, and more particularly, to a probe card and a method of manufacturing the same that can easily bring a probe needle into contact with an inspection object even when the surface of the inspection object has undulation.
[0002]
[Prior art]
In recent high-speed semiconductor chip tests, a probe is brought into contact with a number of pads of an electronic circuit formed on a wafer, and an energization test is performed to measure various characteristics based on a preset program. Be done. Probe cards for conducting an electric current test include a cantilever type and a patterning type. In recent years, in order to test a semiconductor device with higher integration, narrower pitch of pads, and higher frequency, it is necessary to reduce the pitch of probe needles and enable high frequency operation even in a probe card.
[0003]
In order to reduce the pitch of the probe needles,
[0004]
[Patent Document 1]
JP-A-6-213930 [Patent Document 2]
JP-A-7-7052 [Patent Document 3]
JP-A-8-50146
[Problems to be solved by the invention]
In a probe card using silicon, it is difficult to make the probe needles stably contact all the pads when the surface of the test target substrate has undulation.
[0006]
An object of the present invention is to provide a probe card capable of stably contacting a probe needle even when the surface of a test target substrate has undulation, and a method of manufacturing the same.
[0007]
[Means for Solving the Problems]
According to one aspect of the present invention, there is provided a probe card having a flexible membrane and a plurality of probe needles protruding from one side of the membrane.
[0008]
Since the film supporting the probe needle has flexibility, the film bends according to the undulation of the surface of the inspection object, and the probe needle can be stably brought into contact with the surface of the inspection object.
[0009]
This probe card can be manufactured, for example, by the following method.
According to another aspect of the present invention, (a) a step of forming a plurality of recesses on the first surface of the support substrate; (b) a step of filling a conductive member in the recesses; Stacking a wiring layer including wiring connected to the conductive member on a first surface of the substrate; and (d) removing a wiring layer from a second surface of the support substrate opposite to the first surface. Grinding a support substrate to expose an end surface of the conductive member; (e) forming a conductive tip connected to the exposed end surface of the conductive member; and (f) supporting the support substrate. Etching and removing from the second surface.
[0010]
According to still another aspect of the present invention, (a) a step of forming a plurality of recesses on the first surface of the support substrate, (b) a step of filling the recesses with a conductive member, and (c) Stacking a wiring layer including wiring connected to the conductive member on the first surface of the support substrate, and (d) from a second surface of the support substrate opposite to the first surface. Grinding the support substrate to expose an end surface of the conductive member; (e) forming a conductive tip connected to the exposed end surface of the conductive member; and (f) supporting the support member. Cutting the substrate at a position where the conductive member is not disposed, and separating the substrate into a plurality of small pieces.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a plan view of a surface of a probe card according to a first embodiment of the present invention on which probe needles are attached. The
[0012]
The
[0013]
A
[0014]
FIG. 2 shows a cross-sectional view of the probe card according to the first embodiment. The
[0015]
The
[0016]
A plurality of
[0017]
Each
[0018]
The surface of the
[0019]
A
[0020]
The probe needles 3 are divided into a
[0021]
A hole penetrating the
[0022]
The
Next, a method for manufacturing the probe card according to the first embodiment will be described with reference to FIGS.
[0023]
As shown in FIG. 3A, a plurality of
[0024]
An insulating film 9 made of silicon oxide and having a thickness of 2 μm is deposited by plasma enhanced chemical vapor deposition (plasma CVD). The insulating film 9 covers the inner surface of the
[0025]
As shown in FIG. 3B, a photosensitive
[0026]
As shown in FIG. 3C, the surface of the substrate is planarized by chemical mechanical polishing (CMP). The insulating film 9 remains on the flat surface of the
[0027]
As shown in FIG. 4D, a
[0028]
Steps up to the state shown in FIG. 4E will be described. A resist film is formed on the
[0029]
A new resist film is formed on the
[0030]
In this manner, at the position of the
[0031]
As shown in FIG. 4F, a 5 μm-thick
[0032]
A via
[0033]
Steps up to the state shown in FIG. 5G will be described. A seed layer is formed so as to cover the surface of the
[0034]
The
[0035]
As shown in FIG. 5H, a
[0036]
As shown in FIG. 6I, the
[0037]
As shown in FIG. 6J, the insulating film 9 exposed on the bottom of the
[0038]
Steps up to the state shown in FIG. 2 will be described. A seed layer is formed by sputtering on the bottom surface of the
[0039]
Copper is electrolytically plated to form an intermediate portion 5 having a thickness of 5 μm. A
[0040]
The first and second resist films are removed, and then the seed layer is removed by etching.
The
[0041]
In the probe card according to the first embodiment, the
[0042]
Further, the
[0043]
In the first embodiment, the
FIG. 7 shows a sectional view of a probe card according to the second embodiment. In the first embodiment shown in FIG. 2, the
[0044]
When sufficient mechanical strength can be obtained only by the
[0045]
Further, from the state shown in FIG. 2, silicon may be isotropically etched to remove the reinforcing member 1A. Thereby, a cantilever type probe needle can be formed.
[0046]
FIG. 8 shows a sectional view of a probe card according to the third embodiment. In the first embodiment, as shown in FIG. 2, most of the
[0047]
Since the
[0048]
In the above embodiment, the
[0049]
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
[0050]
From the above embodiments, the inventions described in the following supplementary notes are derived.
(Supplementary Note 1) A film having flexibility,
A probe card having a plurality of probe needles protruding from one side of the membrane.
[0051]
(Appendix 2)
A first electrode layer, a dielectric layer, and a second electrode layer are stacked on the surface of or inside the film, and a through hole is formed at a location where the probe needle is coupled to the film. Capacitors
A first connection member that electrically connects the first electrode layer and at least one first probe needle of the probe needle;
2. The probe card according to
[0052]
(Supplementary Note 3) The first electrode layer extends to a position where the first probe needle is bonded to the membrane to form the first connection member, and the first probe needle is connected to the first probe needle. 3. The probe card according to
[0053]
(Supplementary Note 4) An opening penetrating the first electrode layer, the dielectric layer, and the second electrode layer is formed at a position where the second probe needle is bonded to the film,
4. The probe card according to
[0054]
(Supplementary Note 5) The probe needle is coupled to a base portion coupled to the membrane, an intermediate portion extending from a tip of the base portion in a direction parallel to the surface of the membrane, and a position of the intermediate portion shifted from the base portion. Including the tip,
Further, a supplementary member disposed between the intermediate portion and the membrane, the intermediate portion, the membrane, and a reinforcing member fixed to a side surface of the base portion and formed of a material having higher rigidity than the membrane. 5. The probe card according to any one of 4.
[0055]
(Supplementary Note 6) Further, a rigid substrate that is in close contact with the film, is formed of a material having higher rigidity than the film, is cut at a portion other than the position where the probe needle is coupled, and is separated into a plurality of small pieces. 5. The probe card according to any one of
[0056]
(Supplementary note 7) The probe card according to
[0057]
(Supplementary Note 8) (a) forming a plurality of recesses in the first surface of the support substrate;
(B) filling the recess with a conductive member;
(C) stacking a wiring layer including wiring connected to the conductive member on the first surface of the support substrate;
(D) grinding the support substrate from a second surface of the support substrate opposite to the first surface to expose an end surface of the conductive member;
(E) forming a conductive tip connected to the exposed end face of the conductive member;
(F) etching the support substrate from the second surface and removing the support substrate.
[0058]
(Supplementary note 9) The method for manufacturing a probe card according to
(Supplementary Note 10) The step (c) includes:
Stacking a first electrode layer, a dielectric layer, and a second electrode layer in this order on a first surface of the support substrate;
Forming, in the second electrode layer and the dielectric layer, an opening having a shape including the conductive member when viewed with a line of sight parallel to a normal to the support substrate;
In the first electrode layer, the first electrode layer is left at a position where a conductive member to be connected to the first electrode layer is disposed, and at a position where another conductive member is disposed, A step of forming an opening having a shape including the conductive member when viewed with a line of sight parallel to a normal line of the support substrate,
Forming an insulating layer made of a flexible material on the first surface of the support substrate;
A first via hole exposing an end face of a conductive member to be connected to the second electrode layer and a second via hole exposing a part of the surface of the second electrode layer are formed in the insulating layer. Process and
Forming a connection member for connecting the conductive member and the second electrode layer via the inside of the first via hole, the upper surface of the insulating layer, and the inside of the second via hole. 10. The method for manufacturing a probe card according to
[0059]
(Supplementary Note 11) In the step (e),
Forming a conductive intermediate member on the second surface of the support substrate, the conductive intermediate member being connected to the conductive member and extending in a direction parallel to the second surface;
Forming the tip portion connected to the intermediate member at a position shifted from the conductive member,
The method of manufacturing a probe card according to any one of
[0060]
(Supplementary Note 12) (a) forming a plurality of recesses on the first surface of the support substrate;
(B) filling the recess with a conductive member;
(C) stacking a wiring layer including wiring connected to the conductive member on the first surface of the support substrate;
(D) grinding the support substrate from a second surface of the support substrate opposite to the first surface to expose an end surface of the conductive member;
(E) forming a conductive tip connected to the exposed end face of the conductive member;
(F) cutting the support substrate at a position where the conductive member is not disposed, and separating the support substrate into a plurality of small pieces.
[0061]
(Supplementary Note 13) The method of manufacturing a probe card according to
(Supplementary Note 14) In the step (c),
Stacking a first electrode layer, a dielectric layer, and a second electrode layer in this order on a first surface of the support substrate;
Forming, in the second electrode layer and the dielectric layer, an opening having a shape including the conductive member when viewed with a line of sight parallel to a normal to the support substrate;
In the first electrode layer, the first electrode layer is left at a position where a conductive member to be connected to the first electrode layer is disposed, and at a position where another conductive member is disposed, A step of forming an opening having a shape including the conductive member when viewed with a line of sight parallel to a normal line of the support substrate,
Forming an insulating layer made of a flexible material on the first surface of the support substrate;
A first via hole exposing an end face of a conductive member to be connected to the second electrode layer and a second via hole exposing a part of the surface of the second electrode layer are formed in the insulating layer. Process and
Forming a connection member for connecting the conductive member and the second electrode layer via the inside of the first via hole, the upper surface of the insulating layer, and the inside of the second via hole. 14. The method for manufacturing a probe card according to
[0062]
【The invention's effect】
As described above, according to the present invention, the probe card is deformed corresponding to the undulation on the surface of the test object, so that the probe needle can be stably brought into contact with the test object.
[Brief description of the drawings]
FIG. 1 is a bottom view of a probe card according to a first embodiment.
FIG. 2 is a sectional view of the probe card according to the first embodiment.
FIG. 3 is a cross-sectional view (part 1) of the probe card in the course of manufacture for describing the method of manufacturing the probe card according to the first embodiment.
FIG. 4 is a cross-sectional view (part 2) of the probe card in the course of manufacture for describing the method of manufacturing the probe card according to the first embodiment.
FIG. 5 is a sectional view (part 3) of the probe card in the course of manufacture for explaining the method of manufacturing the probe card according to the first embodiment.
FIG. 6 is a cross-sectional view (part 4) of the probe card in the course of manufacture for describing the method of manufacturing the probe card according to the first embodiment.
FIG. 7 is a sectional view of a probe card according to a second embodiment.
FIG. 8 is a sectional view of a probe card according to a third embodiment.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
前記膜の片面から突出した複数のプローブ針と
を有するプローブカード。A membrane having flexibility;
A probe card having a plurality of probe needles protruding from one side of the membrane.
前記膜の表面上または内部に配置され、第1の電極層、誘電体層、第2の電極層が積層されて構成され、前記プローブ針が前記膜に結合する場所の貫通孔が形成されているキャパシタと、
前記第1の電極層と、前記プローブ針の少なくとも1つの第1のプローブ針とを電気的に接続する第1の接続部材と、
前記第2の電極層と、前記プローブ針の少なくとも1つの第2のプローブ針とを電気的に接続する第2の接続部材と
を有する請求項1に記載のプローブカード。further,
A first electrode layer, a dielectric layer, and a second electrode layer, which are arranged on or in the surface of the film, and are formed by laminating a first electrode layer, a dielectric layer, and a second electrode layer; Capacitors
A first connection member that electrically connects the first electrode layer and at least one first probe needle of the probe needle;
The probe card according to claim 1, further comprising a second connection member that electrically connects the second electrode layer and at least one second probe needle of the probe needle.
さらに、前記中間部と前記膜との間に配置され、該中間部、該膜、及び前記基部の側面に固定され、前記膜よりも剛性の高い材料で形成された補強部材を有する請求項1〜4のいずれかに記載のプローブカード。The probe needle includes a base coupled to the membrane, an intermediate portion extending from a distal end of the base in a direction parallel to a surface of the membrane, and a distal end coupled to a position of the intermediate portion shifted from the base. ,
And a reinforcing member disposed between the intermediate portion and the membrane, fixed to side surfaces of the intermediate portion, the membrane, and the base, and formed of a material having higher rigidity than the membrane. The probe card according to any one of claims 1 to 4,
(b)前記凹部内に導電性部材を充填する工程と、
(c)前記支持基板の第1の面上に、前記導電性部材に接続された配線を含む配線層を積み上げる工程と、
(d)前記支持基板の前記第1の面とは反対側の第2の面から該支持基板を研削し、前記導電性部材の端面を露出させる工程と、
(e)前記導電性部材の露出した端面に接続された導電性の先端部を形成する工程と、
(f)前記支持基板を前記第2の面からエッチングし、除去する工程と
を有するプローブカードの製造方法。(A) forming a plurality of recesses on the first surface of the support substrate;
(B) filling the recess with a conductive member;
(C) stacking a wiring layer including wiring connected to the conductive member on the first surface of the support substrate;
(D) grinding the support substrate from a second surface of the support substrate opposite to the first surface to expose an end surface of the conductive member;
(E) forming a conductive tip connected to the exposed end face of the conductive member;
(F) etching the support substrate from the second surface and removing the support substrate.
(b)前記凹部内に導電性部材を充填する工程と、
(c)前記支持基板の第1の面上に、前記導電性部材に接続された配線を含む配線層を積み上げる工程と、
(d)前記支持基板の前記第1の面とは反対側の第2の面から該支持基板を研削し、前記導電性部材の端面を露出させる工程と、
(e)前記導電性部材の露出した端面に接続された導電性の先端部を形成する工程と、
(f)前記支持基板を、前記導電性部材の配置されていない位置において切断し、複数の小片に分離する工程と
を有するプローブカードの製造方法。(A) forming a plurality of recesses on the first surface of the support substrate;
(B) filling the recess with a conductive member;
(C) stacking a wiring layer including wiring connected to the conductive member on the first surface of the support substrate;
(D) grinding the support substrate from a second surface of the support substrate opposite to the first surface to expose an end surface of the conductive member;
(E) forming a conductive tip connected to the exposed end face of the conductive member;
(F) cutting the support substrate at a position where the conductive member is not disposed, and separating the support substrate into a plurality of small pieces.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091659A JP4249524B2 (en) | 2003-03-28 | 2003-03-28 | Probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091659A JP4249524B2 (en) | 2003-03-28 | 2003-03-28 | Probe card |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004301527A true JP2004301527A (en) | 2004-10-28 |
JP2004301527A5 JP2004301527A5 (en) | 2006-05-18 |
JP4249524B2 JP4249524B2 (en) | 2009-04-02 |
Family
ID=33404980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003091659A Expired - Fee Related JP4249524B2 (en) | 2003-03-28 | 2003-03-28 | Probe card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4249524B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009276316A (en) * | 2008-05-19 | 2009-11-26 | Shinko Electric Ind Co Ltd | Probe card |
JP2021067666A (en) * | 2019-10-25 | 2021-04-30 | 巨擘科技股▲ふん▼有限公司Princo Corp. | Metal probe structure and manufacturing method thereof |
-
2003
- 2003-03-28 JP JP2003091659A patent/JP4249524B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009276316A (en) * | 2008-05-19 | 2009-11-26 | Shinko Electric Ind Co Ltd | Probe card |
JP2021067666A (en) * | 2019-10-25 | 2021-04-30 | 巨擘科技股▲ふん▼有限公司Princo Corp. | Metal probe structure and manufacturing method thereof |
JP6999730B2 (en) | 2019-10-25 | 2022-01-19 | 巨擘科技股▲ふん▼有限公司 | Metal probe structure and its manufacturing method |
US11474128B2 (en) | 2019-10-25 | 2022-10-18 | Princo Corp. | Metal probe structure and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP4249524B2 (en) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW563231B (en) | Semiconductor device substrate and manufacturing method thereof and semiconductor package | |
US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
JP4783692B2 (en) | Capacitor-embedded substrate, manufacturing method thereof, and electronic component device | |
US7755910B2 (en) | Capacitor built-in interposer and method of manufacturing the same and electronic component device | |
US7284307B2 (en) | Method for manufacturing wiring board | |
TWI251314B (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
WO2006123300A2 (en) | Micro-electro-mechanical transducers | |
US9476914B2 (en) | Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card | |
JP2020115587A (en) | Capacitor | |
TW200915937A (en) | Capacitor-embedded substrate and method of manufacturing the same | |
JP2010157690A (en) | Board for mounting electronic component thereon, and method of manufacturing the same | |
TW200929475A (en) | Interposer and method for manufacturing interposer | |
JP2003273155A (en) | Semiconductor device and method of manufacturing the same | |
JP2003249417A (en) | Capacitor structure and manufacturing method of the same | |
US8766400B2 (en) | Electronic device containing passive components and fabrication method thereof | |
JP3918675B2 (en) | Thin film capacitor, wiring board incorporating the same, semiconductor integrated circuit and electronic equipment system incorporating the same | |
JP2004301527A (en) | Probe card and manufacturing method of probe card | |
JP5061895B2 (en) | Capacitor and wiring board incorporating the capacitor | |
JP2011082301A (en) | Wiring board, method of manufacturing the same, and electronic equipment | |
US20070181928A1 (en) | Capacitor and manufacturing method thereof | |
JP5589617B2 (en) | Thin film capacitor and manufacturing method thereof | |
JP5980554B2 (en) | Electrical connection member, inspection method, and manufacturing method of electrical connection member | |
JP4084255B2 (en) | Probe card | |
KR100787547B1 (en) | Semiconductor device, three-dimensional mounting semiconductor apparatus, method for manufacturing semiconductor device | |
US11101071B2 (en) | Chip capacitor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |