JP4249524B2 - Probe card - Google Patents

Probe card Download PDF

Info

Publication number
JP4249524B2
JP4249524B2 JP2003091659A JP2003091659A JP4249524B2 JP 4249524 B2 JP4249524 B2 JP 4249524B2 JP 2003091659 A JP2003091659 A JP 2003091659A JP 2003091659 A JP2003091659 A JP 2003091659A JP 4249524 B2 JP4249524 B2 JP 4249524B2
Authority
JP
Japan
Prior art keywords
electrode layer
probe
film
probe needle
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003091659A
Other languages
Japanese (ja)
Other versions
JP2004301527A (en
JP2004301527A5 (en
Inventor
修 谷口
康男 山岸
正孝 水越
茂幸 丸山
一宏 田代
直行 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003091659A priority Critical patent/JP4249524B2/en
Publication of JP2004301527A publication Critical patent/JP2004301527A/en
Publication of JP2004301527A5 publication Critical patent/JP2004301527A5/ja
Application granted granted Critical
Publication of JP4249524B2 publication Critical patent/JP4249524B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プローブカード及びその製造方法に関し、特に検査対象物の表面にうねりがある場合にも、容易にプローブ針を検査対象物に接触させることができるプローブカード及びその製造方法に関する。
【0002】
【従来の技術】
近年の高速な半導体チップの試験では、ウエハ上に形成された電子回路の多数のパッドに、それぞれプローブ針を接触させ、予め設定されたプログラムに基づいて、種々の特性を測定する通電試験が行われる。通電試験を行うためのプローブカードに、カンチレバータイプのものやパターニングタイプのものがある。近年、高集積化、パッドの狭ピッチ化、高周波化が進んだ半導体装置を試験するために、プローブカードにおいても、プローブ針を狭ピッチ化し、かつ高周波動作を可能にする必要がある。
【0003】
プローブ針を狭ピッチ化するために、微細加工が容易なシリコン基板を用いたプローブカードが、特許文献1〜3に提案されている。これらのプローブカードはカンチレバータイプであり、シリコン基板の微細加工技術を適用することにより、狭ピッチ化を実現している。
【0004】
【特許文献1】
特開平6−213930号公報
【特許文献2】
特開平7−7052号公報
【特許文献3】
特開平8−50146号公報
【0005】
【発明が解決しようとする課題】
シリコンを用いたプローブカードは、試験対象基板の表面にうねりがあるとき、プローブ針をすべてのパッドに安定して接触させることが困難である。
【0006】
本発明の目的は、試験対象基板の表面にうねりがある場合でも、安定してプローブ針を接触させることが可能なプローブカードを提供することである。
【0007】
【課題を解決するための手段】
本発明の一観点によると、
可撓性を有する膜と、
前記膜の片面から突出した複数のプローブ針と、
前記膜の表面上または内部に配置され、第1の電極層、誘電体層、第2の電極層が積層されて構成され、前記プローブ針が前記膜に結合する場所の貫通孔が形成されているキャパシタと、
前記第1の電極層と、前記プローブ針の少なくとも1つの第1のプローブ針とを電気的に接続する第1の接続部材と、
前記第2の電極層と、前記プローブ針の少なくとも1つの第2のプローブ針とを電気的に接続する第2の接続部材と
を有し、
前記プローブ針が、前記膜に結合した基部、前記基部の先端から前記膜の面に並行な方向に延びた中間部、及び前記中間部の、前記基部からずれた位置に結合する先端部を含み、
さらに、前記中間部と前記膜との間に配置され、該中間部、該膜、及び前記基部の側面に固定され、前記膜よりも剛性の高い材料で形成された補強部材を有するプローブカードが提供される。
本発明の他の観点によると、
可撓性を有する膜と、
前記膜の片面から突出した複数のプローブ針と、
前記膜の表面上または内部に配置され、第1の電極層、誘電体層、第2の電極層が積層されて構成され、前記プローブ針が前記膜に結合する場所の貫通孔が形成されているキャパシタと、
前記第1の電極層と、前記プローブ針の少なくとも1つの第1のプローブ針とを電気的に接続する第1の接続部材と、
前記第2の電極層と、前記プローブ針の少なくとも1つの第2のプローブ針とを電気的に接続する第2の接続部材と、
前記膜に密着し、該膜よりも剛性の高い材料で形成され、前記プローブ針の結合している位置以外の部分において切断され、複数の小片に分離されている剛性基板と
を有するプローブカードが提供される。
【0008】
プローブ針を支持する膜が可撓性を有するため、検査対象物の表面のうねりに応じて膜が撓み、プローブ針を安定して検査対象物の表面に接触させることができる。
【0011】
【発明の実施の形態】
図1に、本発明の第1の実施例によるプローブカードの、プローブ針が取り付けられた面の平面図を示す。シリコンからなる枠1Fによって、可撓性を有する膜2が支持されている。可撓膜2に、複数のプローブ針3が取り付けられている。プローブ針3は、基部4、中間部5、及び先端部6により構成される。
【0012】
基部4は、可撓膜2に結合する。基部4の先端に中間部5が結合している。中間部5は、基部4から、可撓膜2の面に平行な方向(図1においては右上の方向)に延びる。先端部6は、基部4からずれた位置において中間部5に取り付けられている。
【0013】
可撓膜2の表面にキャパシタ7が形成されている。キャパシタ7は、可撓膜2のほぼ全面に配置されており、プローブ針3の基部4と重ならない形状にされている。具体的には、キャパシタ7に、基部4を内包する形状の穴8が形成されている。
【0014】
図2に、第1の実施例によるプローブカードの断面図を示す。ポリイミドからなる複数の層21、22、及び23により可撓膜2が構成されている。各層21〜23の厚さは例えば45μmである。各層21〜23にはビアホールが形成され、このビアホール内に導電性部材が充填されている。層間に配線が配置されており、上下の配線が、ビアホール内の導電性部材で接続される。
【0015】
可撓膜2の最も下側の層21の表面(可撓膜2の外側に相当する面)に、キャパシタ7が形成されている。キャパシタ7は、第1の電極層10、誘電体層11、及び第2の電極層12が積層された構造を有する。第1の電極層10が膜の外側に配置され、第2の電極層12が第1の電極層10よりも内側に配置されている。
【0016】
可撓膜2の底面から下方に向かって複数のプローブ針3が突出している。キャパシタ7は、プローブ針3が可撓膜2に結合する位置と重ならないような形状にされている。具体的には、プローブ針3が可撓膜に結合する位置に、第2の電極層12及び誘電体層11を貫通する穴8が形成されている。可撓膜2の面の法線に平行な視線で見た時、穴8は、プローブ針3の結合部を内包する大きさとされている。
【0017】
各プローブ針3は、基部4、中間部5、及び先端部6から構成される。基部4は、可撓膜2に結合した円柱状の部材であり、可撓膜2の底面に対してほぼ垂直に取り付けられている。中間部5は、基部4の先端に結合し、可撓膜2の底面に平行な方向に延びる。先端部6は、基部4からずれた位置において中間部5に結合し、下方に向かって突出している。
【0018】
第1の電極層10の表面及び基部4の側面が、酸化シリコンからなる絶縁膜9で覆われている。中間部5と可撓膜2との間に、シリコンからなる補強部材1Aが配置されている。補強部材1Aは、中間部5及び基部4に固定されるとともに、絶縁膜9を介して可撓膜2に固定されている。
【0019】
可撓膜2の底面の縁に、シリコンからなる枠1Fが取り付けられている。枠1Fは、可撓膜2の外周の形状を一定に保ち、プローブカードのハンドリングを容易にする。枠1Fの厚さは、補強部材1Aの高さと等しい。枠1Fの底面上に、導電膜5Fが形成されている。導電膜5Fは、プローブ針3の中間部5と同じ材料で形成され、中間部5と同じ厚さを有する。
【0020】
プローブ針3は、接地電位が印加される接地用プローブ針3G、電源電圧が印加される電源用プローブ針3V、及び電気信号を中継するための信号用プローブ針3Sに区分される。接地用プローブ針3Gが可撓膜2に結合する位置まで、キャパシタ7の第1の電極層10が広がり、接地用プローブ針3Gの基部4が第1の電極層10に接触している。
【0021】
電源用プローブ針3V及び信号用プローブ針3Sが可撓膜2に結合する位置には、第1の電極層10を貫通する穴が形成されている。電源用プローブ針3Vは、接続部材25によりキャパシタ7の第2の電極層12に接続されている。接続部材25は、電源用プローブ針3Vの基部4から、キャパシタ7を構成する第1の電極層10、誘電体層11、及び第2の電極層12に形成された穴の中、ポリイミド層21の上面、及びポリイミド層21に形成されたビアホール内を経由して、第2の電極層12に達する。
【0022】
信号用プローブ針3Sは、可撓膜2内に埋め込まれた導電性部材や配線を経由して、可撓膜2の上面に露出した表面端子26に接続されている。
次に、図3〜図6を参照して、上記第1の実施例によるプローブカードの製造方法について説明する。
【0023】
図3(A)に示すように、厚さ625μmのシリコンウエハ1の表面に、深さ150μm、直径50μmの円柱状の複数の穴30を形成する。穴30は、例えばSF6とC48とを用いた反応性イオンエッチング(RIE)により形成することができる。穴30は、図1に示したプローブ針3の基部4に対応する位置に配置される。
【0024】
プラズマ励起型化学気相成長(プラズマCVD)により、酸化シリコンからなる厚さ2μmの絶縁膜9を堆積させる。絶縁膜9は、穴30の内面及びシリコンウエハ1の表面を覆う。スパッタリングにより、シード層31を堆積させ、絶縁膜9の表面を覆う。シード層31は、厚さ20nmのクロム(Cr)層と厚さ500nmの銅(Cu)層とがこの順番に積層された2層構造を有する。
【0025】
図3(B)に示すように、シード層31の表面に感光性ドライフィルム32を圧着し、凹部30に対応する位置に開口を形成する。銅を電解めっきすることにより、凹部30内に銅部材4を充填する。その後、ドライフィルム32を除去する。
【0026】
図3(C)に示すように、化学機械研磨(CMP)により、基板表面の平坦化を行う。基板1の平坦な表面上に、絶縁膜9が残り、凹部30内に銅部材4が残る。銅部材4は、図2に示されたプローブ針3の基部4になる。なお、凹部30の内面は、絶縁膜9で被覆されている。実際には、絶縁膜9と銅部材4との界面にシード層31が残るが、図3(C)及びこれ以降の図面ではシード層31の記載を省略している。
【0027】
図4(D)に示すように、平坦化された基板面上に第1の電極層10、誘電体層11、及び第2の電極層12を順番に積層する。第1の電極層10は、基板側から順番に、厚さ50nmのTiO2層、厚さ50nmのTi層、及び厚さ200nmのPt層が積層された3層構造を有する。誘電体層11は、チタン酸バリウムストロンチウム(BST)からなる厚さ200nmの層である。第2の電極層12は、Ptからなる厚さ200nmの層である。これらの膜は、スパッタリングにより形成することができる。
【0028】
図4(E)に示す状態に至るまでの工程を説明する。第2の電極層12の上にレジスト膜を形成し、凹部30に対応する位置に開口を形成する。この開口は、基板表面の法線に平行な視線で見た時、銅部材4を内包する大きさとされている。このレジスト膜をエッチングマスクとして第2の電極層をエッチングし、開口を形成する。レジスト膜を除去し、新たにレジスト膜を形成する。このレジスト膜の、凹部30に対応する位置に、第2の電極層12に形成されている開口よりも小さな開口を形成する。レジスト膜をエッチングマスクとして誘電体層11をエッチングし、開口を形成する。誘電体層11に形成される開口は、第2の電極層12に形成されている開口よりも大きい。開口形成後、レジスト膜を除去する。
【0029】
第2の電極層12の上に、新たなレジスト膜を形成する。このレジスト膜の、凹部30に対応する位置に、誘電体層11に形成されている開口よりも小さな開口を形成する。ただし、接地用プローブ針を構成する基部4Gの位置には、開口を形成しない。このレジスト膜をエッチングマスクとして第1の電極層10をエッチングし、第1の電極層10に開口を形成する。その後、エッチングマスクとして使用したレジスト膜を除去する。
【0030】
このようにして、接地用プローブ針を構成する基部4Gの位置においては、第2の電極層12と誘電体層11との2層を貫通する開口8が形成され、電源用プローブ針を構成する基部4V及び信号用プローブ針を構成する基部4Sの位置においては、第2の電極層12、誘電体層11、及び第1の電極層10の3層を貫通する開口8が形成される。
【0031】
図4(F)に示すように、第2の電極層12の上に感光性の厚さ5μmのポリイミド層21を形成する。ポリイミド層21は、例えばポリイミド前駆体をスピナを用いてスピン塗布することにより形成される。
【0032】
凹部30が配置されている位置に、ポリイミド層21を貫通するビアホール35を形成するとともに、電源用プローブ針の基部4Vの近傍に、第2の電極層12の上面の一部を露出させるビアホール36を形成する。ビアホール35は、第2の電極層12、誘電体層11、及び第1の電極層10に形成された穴8よりも細く、穴8の内周よりもさらに内側に配置される。
【0033】
図5(G)に示した状態に至るまでの工程について説明する。ポリイミド層21の表面、ビアホール35及び36の内面を覆うようにシード層を形成する。シード層は、厚さ20nmのCr層と厚さ500nmのCu層との2層構造を有する。ポリイミド層21の表面上に形成すべき配線に対応する開口を有するレジストパターンを形成する。Cuを電解めっきし、レジストパターンを除去する。ポリイミド層21の表面上に残っているシード層をエッチング除去する。これにより、ビアホール35及び36が銅で充填されるとともに、ポリイミド層21の表面上に銅配線が形成される。
【0034】
電源用プローブ針の基部4Vが、ビアホール35内に充填された銅部材、ポリイミド層21の表面上に形成された配線25、及びビアホール36内に充填された銅部材を経由して、第2の電極層12に接続される。
【0035】
図5(H)に示すように、ポリイミド層21の上に、2層目のポリイミド層22及び3層目のポリイミド層23を積層する。ポリイミド層22及び23には、1層目のポリイミド層21と同様のビアホールや配線が形成される。
【0036】
図6(I)に示すように、基板1の底面から基板1を研削し、凹部30の底面が露出する直線で研削を停止する。SF6とC48を用いたRIEにより、基板1の底面側の表層部をエッチングし、凹部30の底面を露出させる。凹部30の底面には、酸化シリコンからなる絶縁膜9が露出する。
【0037】
図6(J)に示すように、基板1の底面に露出した絶縁膜9を、バッファード弗酸を用いてエッチングする。これにより、基部4G、4V及び4Sが露出する。
【0038】
図2に示した状態に至るまでの工程について説明する。図6(J)の基板1の底面上に、シード層をスパッタリングにより形成する。シード層は、厚さ20nmのCr層と厚さ500nmのCu層とが積層された2層構造を有する。シード層の表面上に厚さ約5μmのレジスト膜を形成し、このレジスト膜に、中間部5及び図1に示した枠1Fに対応する開口を形成する。
【0039】
銅を電解めっきし、厚さ5μmの中間部5を形成する。枠1Fに対応する領域に厚さ5μmの銅層5Fが形成される。レジスト膜上に厚さ約10μmの2層目のレジスト膜を形成する。2層目のレジスト膜に、先端部6に対応する開口を形成する。なお、この開口は、基板から離れるに従って断面が小さくなるようなテーパ状にされている。銅を電解めっきすることにより、高さ10μmの先端部6を形成する。
【0040】
1層目及び2層目のレジスト膜を除去し、その後シード層をエッチング除去する。
中間部5及び銅層5Fをエッチングマスクとして、基板1をエッチングする。基板1のエッチングは、SF6とC48を用いたRIEにより行うことができる。図3(A)に示した工程で形成した酸化シリコンからなる絶縁膜9がエッチングストッパとして働き、絶縁膜9が露出した時点でエッチングを停止させることができる。これにより、中間部6と可撓膜2との間にシリコンからなる補強部材1Aが残り、銅層5Fで覆われていた領域に、シリコンからなる枠1Fが残る。
【0041】
第1の実施例によるプローブカードでは、プローブ針3が可撓膜2に取り付けられている。プローブカードの製造途中に、可撓膜2やプローブ針3を支持するために用いられた剛性基板1は、最終的にはエッチングされ、枠1F及び補強部材1Aの部分にのみ残る。剛性の高い補強部材1Aが離散的に分布するため、可撓膜2は、検査対象物の表面のうねりに応じて撓むことができる。このため、プローブ針3を安定して検査対象物の表面に接触させることができる。
【0042】
また、キャパシタ7が可撓膜2の底面のほぼ全面に亘って配置されている。このため、大きな静電容量を確保することができ、高周波ノイズを効率的に除去することができる。
【0043】
上記第1の実施例では、キャパシタ7を可撓膜2の底面上に配置したが、複数のポリイミド層からなる可撓膜2の内層に配置してもよい。
図7に第2の実施例によるプローブカードの断面図を示す。図2に示した第1の実施例では、プローブ針3の先端部6が基部4からずれた位置で中間部5に結合していたが、第2の実施例では、可撓膜2の面の法線に平行な視線で見た時、基部4、中間部5及び先端部6がほぼ重なる。このため、基板1をその底面からエッチングする時に、基部4の側面に密着している部分もエッチング除去され、図2に示した補強部材1Aが残らない。
【0044】
基部4のみで十分な機械的強度が得られる場合には、第2の実施例のように、補強部材1Aの無い構造としてもよい。中間部5が、可撓膜2の面に平行な方向に延びないため、プローブ針3をより高密度に配置することが可能になる。
【0045】
また、図2に示した状態から、シリコンを等方的にエッチングして補強部材1Aを除去してもよい。これにより、カンチレバータイプのプローブ針を形成することができる。
【0046】
図8に、第3の実施例によるプローブカードの断面図を示す。第1の実施例では、図2に示したように、基板1の大部分がエッチングされて、枠1F及び補強部材1Aのみが残されていた。第3の実施例で、基板1が残されている。ただし、基板1は、プローブ針3の配置されていない領域でへき開されて複数の小片に分離されている。
【0047】
基板1のへき開されている箇所で、可撓膜2が屈曲するため、試験対象物の表面のうねりを吸収し、プローブ針3を安定して試験対象物に接触させることができる。
【0048】
上記実施例では、可撓膜2をポリイミドで形成したが、可撓性を有する他の絶縁材料で形成してもよい。例えば、プラスチック等の一般的な熱硬化性樹脂で形成してもよい。
【0049】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0050】
上記実施例から、以下の付記に示された発明が導出される。
(付記1) 可撓性を有する膜と、
前記膜の片面から突出した複数のプローブ針と
を有するプローブカード。
【0051】
(付記2) さらに、
前記膜の表面上または内部に配置され、第1の電極層、誘電体層、第2の電極層が積層されて構成され、前記プローブ針が前記膜に結合する場所に貫通孔が形成されているキャパシタと、
前記第1の電極層と、前記プローブ針の少なくとも1つの第1のプローブ針とを電気的に接続する第1の接続部材と、
前記第2の電極層と、前記プローブ針の少なくとも1つの第2のプローブ針とを電気的に接続する第2の接続部材と
を有する付記1に記載のプローブカード。
【0052】
(付記3) 前記第1のプローブ針が前記膜に結合している位置まで前記第1の電極層が広がって前記第1の接続部材を構成し、前記第1のプローブ針が前記第1の電極層の面に接触している付記2に記載のプローブカード。
【0053】
(付記4) 前記第2のプローブ針が前記膜に結合している位置に、前記第1の電極層、誘電体層、及び第2の電極層を貫通する開口が形成されており、
前記第2の接続部材が、前記第2のプローブ針の前記膜側の端部から前記開口内を通って前記第2の電極層まで達している付記2または3に記載のプローブカード。
【0054】
(付記5) 前記プローブ針が、前記膜に結合した基部、前記基部の先端から前記膜の面に並行な方向に延びた中間部、及び前記中間部の、前記基部からずれた位置に結合する先端部を含み、
さらに、前記中間部と前記膜との間に配置され、該中間部、該膜、及び前記基部の側面に固定され、前記膜よりも剛性の高い材料で形成された補強部材を有する付記1〜4のいずれかに記載のプローブカード。
【0055】
(付記6) さらに、前記膜に密着し、該膜よりも剛性の高い材料で形成され、前記プローブ針の結合している位置以外の部分において切断され、複数の小片に分離されている剛性基板を有する付記1〜4のいずれかに記載のプローブカード。
【0056】
(付記7) 前記剛性基板が単結晶シリコンで形成され、単結晶シリコン基板をへき開することにより前記小片に分離されている付記6に記載のプローブカード。
【0057】
(付記8) (a)支持基板の第1の面に複数の凹部を形成する工程と、
(b)前記凹部内に導電性部材を充填する工程と、
(c)前記支持基板の第1の面上に、前記導電性部材に接続された配線を含む配線層を積み上げる工程と、
(d)前記支持基板の前記第1の面とは反対側の第2の面から該支持基板を研削し、前記導電性部材の端面を露出させる工程と、
(e)前記導電性部材の露出した端面に接続された導電性の先端部を形成する工程と、
(f)前記支持基板を前記第2の面からエッチングし、除去する工程と
を有するプローブカードの製造方法。
【0058】
(付記9) 前記配線層が、可撓性を有する絶縁層を含む付記8に記載のプローブカードの製造方法。
(付記10) 前記工程(c)が、
前記支持基板の第1の面上に、第1の電極層、誘電体層、及び第2の電極層を、この順番に積層する工程と、
前記第2の電極層及び前記誘電体層に、前記支持基板の法線に平行な視線で見た時、前記導電性部材を内包する形状の開口を形成する工程と、
前記第1の電極層に、該第1の電極層に接続すべき導電性部材が配置された位置には該第1の電極層を残し、その他の導電性部材が配置された位置においては、前記支持基板の法線に平行な視線で見た時、前記導電性部材を内包する形状の開口を形成する工程と、
前記支持基板の第1の面上に可撓性を有する材料からなる絶縁層を形成する工程と、
前記絶縁層に、前記第2の電極層に接続すべき導電性部材の端面を露出させる第1のビアホール、及び前記第2の電極層の表面の一部を露出させる第2のビアホールを形成する工程と、
前記第1のビアホール内、前記絶縁層の上面上、及び前記第2のビアホール内を経由して、前記導電性部材と前記第2の電極層とを接続する接続部材を形成する工程と
を含む付記8または9に記載のプローブカードの製造方法。
【0059】
(付記11) 前記工程(e)が、
前記支持基板の第2の面上に、前記導電性部材に接続され、前記第2の面に平行な方向に延びた導電性の中間部材を形成する工程と、
前記導電性部材からずれた位置において、前記中間部材に接続された前記先端部を形成する工程と
を含み、
前記工程(f)において、前記中間部材をマスクとして、前記支持基板をエッチングする付記8〜10のいずれかに記載のプローブカードの製造方法。
【0060】
(付記12) (a)支持基板の第1の面に複数の凹部を形成する工程と、
(b)前記凹部内に導電性部材を充填する工程と、
(c)前記支持基板の第1の面上に、前記導電性部材に接続された配線を含む配線層を積み上げる工程と、
(d)前記支持基板の前記第1の面とは反対側の第2の面から該支持基板を研削し、前記導電性部材の端面を露出させる工程と、
(e)前記導電性部材の露出した端面に接続された導電性の先端部を形成する工程と、
(f)前記支持基板を、前記導電性部材の配置されていない位置において切断し、複数の小片に分離する工程と
を有するプローブカードの製造方法。
【0061】
(付記13) 前記配線層が、可撓性を有する絶縁層を含む付記12に記載のプローブカードの製造方法。
(付記14) 前記工程(c)が、
前記支持基板の第1の面上に、第1の電極層、誘電体層、及び第2の電極層を、この順番に積層する工程と、
前記第2の電極層及び前記誘電体層に、前記支持基板の法線に平行な視線で見た時、前記導電性部材を内包する形状の開口を形成する工程と、
前記第1の電極層に、該第1の電極層に接続すべき導電性部材が配置された位置には該第1の電極層を残し、その他の導電性部材が配置された位置においては、前記支持基板の法線に平行な視線で見た時、前記導電性部材を内包する形状の開口を形成する工程と、
前記支持基板の第1の面上に可撓性を有する材料からなる絶縁層を形成する工程と、
前記絶縁層に、前記第2の電極層に接続すべき導電性部材の端面を露出させる第1のビアホール、及び前記第2の電極層の表面の一部を露出させる第2のビアホールを形成する工程と、
前記第1のビアホール内、前記絶縁層の上面上、及び前記第2のビアホール内を経由して、前記導電性部材と前記第2の電極層とを接続する接続部材を形成する工程と
を含む付記12または13に記載のプローブカードの製造方法。
【0062】
【発明の効果】
以上説明したように、本発明によれば、プローブカードが、試験対象物の表面にうねりに対応して変形するため、プローブ針を安定して試験対象物に接触させることができる。
【図面の簡単な説明】
【図1】 第1の実施例によるプローブカードの底面図である。
【図2】 第1の実施例によるプローブカードの断面図である。
【図3】 第1の実施例によるプローブカードの製造方法を説明するための製造途中のプローブカードの断面図(その1)である。
【図4】 第1の実施例によるプローブカードの製造方法を説明するための製造途中のプローブカードの断面図(その2)である。
【図5】 第1の実施例によるプローブカードの製造方法を説明するための製造途中のプローブカードの断面図(その3)である。
【図6】 第1の実施例によるプローブカードの製造方法を説明するための製造途中のプローブカードの断面図(その4)である。
【図7】 第2の実施例によるプローブカードの断面図である。
【図8】 第3の実施例によるプローブカードの断面図である。
【符号の説明】
1 基板
1F 枠
2 可撓膜
3 プローブ針
4 基部
5 中間部
6 先端部
7 キャパシタ
8 穴
9 絶縁膜
10 第1の電極層
11 誘電体層
12 第2の電極層
21、22、23 層間絶縁膜
25 接続部材
30 穴
31 シード層
35、36 ビアホール
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a probe card and a method for manufacturing the probe card, and more particularly to a probe card and a method for manufacturing the probe card that can easily bring a probe needle into contact with the object to be inspected even when the surface of the object to be inspected is wavy.
[0002]
[Prior art]
In recent high-speed semiconductor chip tests, an energization test is performed in which a probe needle is brought into contact with a large number of pads of an electronic circuit formed on a wafer, and various characteristics are measured based on a preset program. Is called. There are cantilever type and patterning type probe cards for conducting an energization test. In recent years, in order to test a semiconductor device that has been highly integrated, a pad having a narrow pitch, and a high frequency, it is necessary to narrow the probe needle pitch and enable a high frequency operation also in the probe card.
[0003]
In order to reduce the pitch of the probe needles, a probe card using a silicon substrate that can be easily finely processed is proposed in Patent Documents 1 to 3. These probe cards are of a cantilever type, and a narrow pitch is realized by applying a fine processing technique of a silicon substrate.
[0004]
[Patent Document 1]
JP-A-6-213930 [Patent Document 2]
JP-A-7-7052 [Patent Document 3]
Japanese Patent Laid-Open No. 8-50146
[Problems to be solved by the invention]
In the probe card using silicon, when the surface of the substrate to be tested has undulations, it is difficult to stably bring the probe needle into contact with all the pads.
[0006]
An object of the present invention, even if there is a swell on the surface of the test target substrate is to provide a stable probe cards capable of contacting the probe needles.
[0007]
[Means for Solving the Problems]
According to one aspect of the invention,
A flexible membrane;
A plurality of probe needles protruding from one side of the membrane;
The first electrode layer, the dielectric layer, and the second electrode layer are laminated on the surface of the film or inside the film, and a through hole is formed where the probe needle is bonded to the film. And a capacitor
A first connecting member for electrically connecting the first electrode layer and at least one first probe needle of the probe needle;
Possess a second electrode layer, and a second connecting member for electrically connecting the at least one second probe needles of the probe needles,
The probe needle includes a base coupled to the membrane, an intermediate portion extending in a direction parallel to the surface of the membrane from the distal end of the base, and a distal end coupled to a position of the intermediate portion that is offset from the base. ,
Furthermore, a probe card is disposed between the intermediate portion and the membrane, and is fixed to the side surfaces of the intermediate portion, the membrane, and the base portion, and has a reinforcing member formed of a material having higher rigidity than the membrane. Provided.
According to another aspect of the invention,
A flexible membrane;
A plurality of probe needles protruding from one side of the membrane;
The first electrode layer, the dielectric layer, and the second electrode layer are laminated on the surface of the film or inside the film, and a through hole is formed where the probe needle is bonded to the film. And a capacitor
A first connecting member for electrically connecting the first electrode layer and at least one first probe needle of the probe needle;
A second connecting member for electrically connecting the second electrode layer and at least one second probe needle of the probe needle;
A rigid substrate that is in close contact with the membrane, is formed of a material that is more rigid than the membrane, is cut at a portion other than the position where the probe needle is bonded, and is separated into a plurality of small pieces;
A probe card is provided.
[0008]
Since the film supporting the probe needle has flexibility, the film bends according to the undulation of the surface of the inspection object, and the probe needle can be stably brought into contact with the surface of the inspection object.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a plan view of a surface of a probe card according to a first embodiment of the present invention on which a probe needle is attached. A flexible film 2 is supported by a frame 1F made of silicon. A plurality of probe needles 3 are attached to the flexible membrane 2. The probe needle 3 includes a base portion 4, an intermediate portion 5, and a tip portion 6.
[0012]
The base 4 is coupled to the flexible membrane 2. An intermediate part 5 is coupled to the tip of the base part 4. The intermediate portion 5 extends from the base portion 4 in a direction parallel to the surface of the flexible film 2 (upper right direction in FIG. 1). The distal end portion 6 is attached to the intermediate portion 5 at a position shifted from the base portion 4.
[0013]
A capacitor 7 is formed on the surface of the flexible film 2. The capacitor 7 is disposed on almost the entire surface of the flexible film 2 and has a shape that does not overlap the base 4 of the probe needle 3. Specifically, a hole 8 having a shape that encloses the base 4 is formed in the capacitor 7.
[0014]
FIG. 2 shows a cross-sectional view of the probe card according to the first embodiment. The flexible film 2 is composed of a plurality of layers 21, 22, and 23 made of polyimide. The thickness of each layer 21-23 is 45 micrometers, for example. Via holes are formed in the layers 21 to 23, and conductive materials are filled in the via holes. Wirings are arranged between the layers, and the upper and lower wirings are connected by a conductive member in the via hole.
[0015]
The capacitor 7 is formed on the surface of the lowermost layer 21 of the flexible film 2 (the surface corresponding to the outside of the flexible film 2). The capacitor 7 has a structure in which a first electrode layer 10, a dielectric layer 11, and a second electrode layer 12 are stacked. The first electrode layer 10 is arranged outside the membrane, and the second electrode layer 12 is arranged inside the first electrode layer 10.
[0016]
A plurality of probe needles 3 protrude downward from the bottom surface of the flexible membrane 2. The capacitor 7 is shaped so as not to overlap the position where the probe needle 3 is coupled to the flexible film 2. Specifically, a hole 8 penetrating the second electrode layer 12 and the dielectric layer 11 is formed at a position where the probe needle 3 is coupled to the flexible film. When viewed in a line of sight parallel to the normal of the surface of the flexible membrane 2, the hole 8 is sized to contain the coupling portion of the probe needle 3.
[0017]
Each probe needle 3 includes a base part 4, an intermediate part 5, and a tip part 6. The base 4 is a columnar member coupled to the flexible membrane 2 and is attached substantially perpendicular to the bottom surface of the flexible membrane 2. The intermediate portion 5 is coupled to the tip of the base portion 4 and extends in a direction parallel to the bottom surface of the flexible film 2. The distal end portion 6 is coupled to the intermediate portion 5 at a position displaced from the base portion 4 and protrudes downward.
[0018]
The surface of the first electrode layer 10 and the side surface of the base portion 4 are covered with an insulating film 9 made of silicon oxide. A reinforcing member 1A made of silicon is disposed between the intermediate portion 5 and the flexible film 2. The reinforcing member 1 </ b> A is fixed to the intermediate portion 5 and the base portion 4, and is fixed to the flexible film 2 via the insulating film 9.
[0019]
A frame 1 </ b> F made of silicon is attached to the edge of the bottom surface of the flexible film 2. The frame 1F keeps the shape of the outer periphery of the flexible film 2 constant and facilitates handling of the probe card. The thickness of the frame 1F is equal to the height of the reinforcing member 1A. A conductive film 5F is formed on the bottom surface of the frame 1F. The conductive film 5 </ b> F is formed of the same material as the intermediate portion 5 of the probe needle 3 and has the same thickness as the intermediate portion 5.
[0020]
The probe needle 3 is divided into a ground probe needle 3G to which a ground potential is applied, a power probe needle 3V to which a power supply voltage is applied, and a signal probe needle 3S for relaying an electrical signal. The first electrode layer 10 of the capacitor 7 extends to a position where the grounding probe needle 3G is bonded to the flexible film 2, and the base 4 of the grounding probe needle 3G is in contact with the first electrode layer 10.
[0021]
A hole penetrating the first electrode layer 10 is formed at a position where the power probe needle 3V and the signal probe needle 3S are coupled to the flexible film 2. The power probe needle 3 </ b> V is connected to the second electrode layer 12 of the capacitor 7 by a connecting member 25. The connecting member 25 includes a polyimide layer 21 in a hole formed in the first electrode layer 10, the dielectric layer 11, and the second electrode layer 12 constituting the capacitor 7 from the base portion 4 of the power probe needle 3 </ b> V. The second electrode layer 12 is reached via the upper surface of the substrate and the via hole formed in the polyimide layer 21.
[0022]
The signal probe needle 3S is connected to a surface terminal 26 exposed on the upper surface of the flexible film 2 via a conductive member or wiring embedded in the flexible film 2.
Next, with reference to FIGS. 3 to 6, a method for manufacturing the probe card according to the first embodiment will be described.
[0023]
As shown in FIG. 3A, a plurality of cylindrical holes 30 having a depth of 150 μm and a diameter of 50 μm are formed on the surface of a silicon wafer 1 having a thickness of 625 μm. The hole 30 can be formed by reactive ion etching (RIE) using, for example, SF 6 and C 4 F 8 . The hole 30 is arranged at a position corresponding to the base 4 of the probe needle 3 shown in FIG.
[0024]
An insulating film 9 made of silicon oxide and having a thickness of 2 μm is deposited by plasma enhanced chemical vapor deposition (plasma CVD). The insulating film 9 covers the inner surface of the hole 30 and the surface of the silicon wafer 1. A seed layer 31 is deposited by sputtering to cover the surface of the insulating film 9. The seed layer 31 has a two-layer structure in which a chromium (Cr) layer having a thickness of 20 nm and a copper (Cu) layer having a thickness of 500 nm are stacked in this order.
[0025]
As shown in FIG. 3B, a photosensitive dry film 32 is pressure-bonded to the surface of the seed layer 31 to form an opening at a position corresponding to the recess 30. The copper member 4 is filled in the recess 30 by electrolytic plating of copper. Thereafter, the dry film 32 is removed.
[0026]
As shown in FIG. 3C, the surface of the substrate is planarized by chemical mechanical polishing (CMP). The insulating film 9 remains on the flat surface of the substrate 1, and the copper member 4 remains in the recess 30. The copper member 4 becomes the base 4 of the probe needle 3 shown in FIG. The inner surface of the recess 30 is covered with the insulating film 9. Actually, the seed layer 31 remains at the interface between the insulating film 9 and the copper member 4, but the description of the seed layer 31 is omitted in FIG. 3C and the subsequent drawings.
[0027]
As shown in FIG. 4D, the first electrode layer 10, the dielectric layer 11, and the second electrode layer 12 are sequentially stacked on the planarized substrate surface. The first electrode layer 10 has a three-layer structure in which a TiO 2 layer having a thickness of 50 nm, a Ti layer having a thickness of 50 nm, and a Pt layer having a thickness of 200 nm are stacked in this order from the substrate side. The dielectric layer 11 is a layer having a thickness of 200 nm made of barium strontium titanate (BST). The second electrode layer 12 is a layer made of Pt and having a thickness of 200 nm. These films can be formed by sputtering.
[0028]
Processes up to the state shown in FIG. A resist film is formed on the second electrode layer 12 and an opening is formed at a position corresponding to the recess 30. The opening is sized to enclose the copper member 4 when viewed in a line of sight parallel to the normal of the substrate surface. Using this resist film as an etching mask, the second electrode layer is etched to form openings. The resist film is removed and a new resist film is formed. An opening smaller than the opening formed in the second electrode layer 12 is formed at a position corresponding to the recess 30 in the resist film. The dielectric layer 11 is etched using the resist film as an etching mask to form openings. The opening formed in the dielectric layer 11 is larger than the opening formed in the second electrode layer 12. After the opening is formed, the resist film is removed.
[0029]
A new resist film is formed on the second electrode layer 12. An opening smaller than the opening formed in the dielectric layer 11 is formed at a position corresponding to the recess 30 in the resist film. However, no opening is formed at the position of the base portion 4G constituting the grounding probe needle. Using this resist film as an etching mask, the first electrode layer 10 is etched to form openings in the first electrode layer 10. Thereafter, the resist film used as an etching mask is removed.
[0030]
In this way, at the position of the base portion 4G constituting the grounding probe needle, an opening 8 penetrating the two layers of the second electrode layer 12 and the dielectric layer 11 is formed to constitute the power source probe needle. At the position of the base portion 4V and the base portion 4S constituting the signal probe needle, an opening 8 penetrating the three layers of the second electrode layer 12, the dielectric layer 11, and the first electrode layer 10 is formed.
[0031]
As shown in FIG. 4F, a photosensitive polyimide layer 21 having a thickness of 5 μm is formed on the second electrode layer 12. The polyimide layer 21 is formed, for example, by spin-coating a polyimide precursor using a spinner.
[0032]
A via hole 35 that penetrates the polyimide layer 21 is formed at the position where the recess 30 is disposed, and a via hole 36 that exposes a part of the upper surface of the second electrode layer 12 in the vicinity of the base portion 4V of the power probe needle. Form. The via hole 35 is narrower than the hole 8 formed in the second electrode layer 12, the dielectric layer 11, and the first electrode layer 10, and is disposed further inside than the inner periphery of the hole 8.
[0033]
Processes up to the state shown in FIG. A seed layer is formed so as to cover the surface of the polyimide layer 21 and the inner surfaces of the via holes 35 and 36. The seed layer has a two-layer structure of a 20 nm thick Cr layer and a 500 nm thick Cu layer. A resist pattern having openings corresponding to wirings to be formed on the surface of the polyimide layer 21 is formed. Cu is electroplated to remove the resist pattern. The seed layer remaining on the surface of the polyimide layer 21 is removed by etching. As a result, the via holes 35 and 36 are filled with copper, and copper wiring is formed on the surface of the polyimide layer 21.
[0034]
The base 4V of the probe needle for power supply passes through the copper member filled in the via hole 35, the wiring 25 formed on the surface of the polyimide layer 21, and the copper member filled in the via hole 36, to the second portion. Connected to the electrode layer 12.
[0035]
As shown in FIG. 5H, a second polyimide layer 22 and a third polyimide layer 23 are stacked on the polyimide layer 21. In the polyimide layers 22 and 23, via holes and wirings similar to those of the first polyimide layer 21 are formed.
[0036]
As shown in FIG. 6I, the substrate 1 is ground from the bottom surface of the substrate 1, and the grinding is stopped at a straight line where the bottom surface of the recess 30 is exposed. The surface layer portion on the bottom surface side of the substrate 1 is etched by RIE using SF 6 and C 4 F 8 to expose the bottom surface of the recess 30. The insulating film 9 made of silicon oxide is exposed on the bottom surface of the recess 30.
[0037]
As shown in FIG. 6J, the insulating film 9 exposed on the bottom surface of the substrate 1 is etched using buffered hydrofluoric acid. Thereby, the bases 4G, 4V, and 4S are exposed.
[0038]
Processes up to the state shown in FIG. 2 will be described. A seed layer is formed by sputtering on the bottom surface of the substrate 1 in FIG. The seed layer has a two-layer structure in which a Cr layer having a thickness of 20 nm and a Cu layer having a thickness of 500 nm are stacked. A resist film having a thickness of about 5 μm is formed on the surface of the seed layer, and openings corresponding to the intermediate portion 5 and the frame 1F shown in FIG. 1 are formed in the resist film.
[0039]
Copper is electroplated to form an intermediate portion 5 having a thickness of 5 μm. A copper layer 5F having a thickness of 5 μm is formed in a region corresponding to the frame 1F. A second resist film having a thickness of about 10 μm is formed on the resist film. An opening corresponding to the tip 6 is formed in the second resist film. The opening is tapered so that the cross section becomes smaller as the distance from the substrate increases. A tip portion 6 having a height of 10 μm is formed by electrolytic plating of copper.
[0040]
The first and second resist films are removed, and then the seed layer is removed by etching.
The substrate 1 is etched using the intermediate portion 5 and the copper layer 5F as an etching mask. Etching of the substrate 1 can be performed by RIE using SF 6 and C 4 F 8 . The insulating film 9 made of silicon oxide formed in the step shown in FIG. 3A functions as an etching stopper, and etching can be stopped when the insulating film 9 is exposed. Accordingly, the reinforcing member 1A made of silicon remains between the intermediate portion 6 and the flexible film 2, and the frame 1F made of silicon remains in the region covered with the copper layer 5F.
[0041]
In the probe card according to the first embodiment, the probe needle 3 is attached to the flexible membrane 2. During manufacture of the probe card, the rigid substrate 1 used to support the flexible film 2 and the probe needle 3 is finally etched and remains only in the frame 1F and the reinforcing member 1A. Since the highly rigid reinforcing members 1A are discretely distributed, the flexible film 2 can be bent according to the undulation of the surface of the inspection object. For this reason, the probe needle 3 can be stably brought into contact with the surface of the inspection object.
[0042]
Further, the capacitor 7 is disposed over almost the entire bottom surface of the flexible film 2. For this reason, a large electrostatic capacity can be ensured and high frequency noise can be efficiently removed.
[0043]
In the first embodiment, the capacitor 7 is arranged on the bottom surface of the flexible film 2, but it may be arranged in the inner layer of the flexible film 2 composed of a plurality of polyimide layers.
FIG. 7 is a sectional view of a probe card according to the second embodiment. In the first embodiment shown in FIG. 2, the distal end portion 6 of the probe needle 3 is coupled to the intermediate portion 5 at a position displaced from the base portion 4, but in the second embodiment, the surface of the flexible membrane 2 is used. When viewed with a line of sight parallel to the normal line, the base 4, the intermediate part 5, and the tip part 6 substantially overlap. For this reason, when the substrate 1 is etched from the bottom surface, the portion that is in close contact with the side surface of the base portion 4 is also etched away, and the reinforcing member 1A shown in FIG. 2 does not remain.
[0044]
When sufficient mechanical strength can be obtained with only the base 4, the structure without the reinforcing member 1A may be used as in the second embodiment. Since the intermediate portion 5 does not extend in a direction parallel to the surface of the flexible film 2, the probe needles 3 can be arranged with higher density.
[0045]
Further, from the state shown in FIG. 2, the reinforcing member 1A may be removed by isotropically etching silicon. Thereby, a cantilever type probe needle can be formed.
[0046]
FIG. 8 is a sectional view of a probe card according to the third embodiment. In the first embodiment, as shown in FIG. 2, most of the substrate 1 is etched, leaving only the frame 1F and the reinforcing member 1A. In the third embodiment, the substrate 1 is left. However, the substrate 1 is cleaved in a region where the probe needle 3 is not arranged and separated into a plurality of small pieces.
[0047]
Since the flexible film 2 bends at the location where the substrate 1 is cleaved, the undulations on the surface of the test object can be absorbed and the probe needle 3 can be stably brought into contact with the test object.
[0048]
In the above embodiment, the flexible film 2 is formed of polyimide, but may be formed of another insulating material having flexibility. For example, you may form with general thermosetting resins, such as a plastics.
[0049]
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
[0050]
The invention shown in the following supplementary notes is derived from the above embodiments.
(Supplementary note 1) a flexible film;
A probe card having a plurality of probe needles protruding from one side of the membrane.
[0051]
(Appendix 2)
The first electrode layer, the dielectric layer, and the second electrode layer are laminated on the surface or inside of the film, and a through hole is formed at a place where the probe needle is bonded to the film. And a capacitor
A first connecting member for electrically connecting the first electrode layer and at least one first probe needle of the probe needle;
The probe card according to appendix 1, further comprising a second connecting member that electrically connects the second electrode layer and at least one second probe needle of the probe needle.
[0052]
(Supplementary Note 3) The first electrode layer extends to a position where the first probe needle is bonded to the membrane to form the first connection member, and the first probe needle is the first probe needle. The probe card according to appendix 2, which is in contact with the surface of the electrode layer.
[0053]
(Additional remark 4) The opening which penetrates the 1st electrode layer, the dielectric material layer, and the 2nd electrode layer is formed in the position where the 2nd probe needle has joined the film,
The probe card according to appendix 2 or 3, wherein the second connecting member reaches the second electrode layer from the end of the second probe needle on the membrane side through the opening.
[0054]
(Supplementary Note 5) The probe needle is coupled to a base portion coupled to the membrane, an intermediate portion extending in a direction parallel to the surface of the membrane from the tip of the base portion, and a position shifted from the base portion of the intermediate portion. Including the tip,
Further, the reinforcing member is disposed between the intermediate portion and the membrane, and is fixed to the side surfaces of the intermediate portion, the membrane, and the base portion, and includes a reinforcing member formed of a material having higher rigidity than the membrane. 5. The probe card according to any one of 4.
[0055]
(Additional remark 6) Furthermore, the rigid board | substrate which is closely_contact | adhered to the said film | membrane, is formed with a material higher in rigidity than this film | membrane, is cut | disconnected in parts other than the position which the said probe needle | hook couple | bonds, and is isolate | separated into several small pieces The probe card according to any one of appendices 1 to 4, which has:
[0056]
(Supplementary note 7) The probe card according to supplementary note 6, wherein the rigid substrate is formed of single crystal silicon and separated into the small pieces by cleaving the single crystal silicon substrate.
[0057]
(Additional remark 8) (a) The process of forming a some recessed part in the 1st surface of a support substrate,
(B) filling the recess with a conductive member;
(C) stacking a wiring layer including wiring connected to the conductive member on the first surface of the support substrate;
(D) grinding the support substrate from a second surface opposite to the first surface of the support substrate to expose an end surface of the conductive member;
(E) forming a conductive tip connected to the exposed end face of the conductive member;
(F) A method for manufacturing a probe card, comprising: a step of etching and removing the support substrate from the second surface.
[0058]
(Additional remark 9) The manufacturing method of the probe card of Additional remark 8 in which the said wiring layer contains the insulating layer which has flexibility.
(Additional remark 10) The said process (c),
A step of laminating a first electrode layer, a dielectric layer, and a second electrode layer in this order on the first surface of the support substrate;
Forming an opening in the second electrode layer and the dielectric layer that includes the conductive member when viewed in a line of sight parallel to a normal line of the support substrate;
In the position where the conductive member to be connected to the first electrode layer is disposed in the first electrode layer, the first electrode layer is left at the position where the other conductive member is disposed. Forming an opening having a shape that encloses the conductive member when viewed in a line of sight parallel to the normal line of the support substrate;
Forming an insulating layer made of a flexible material on the first surface of the support substrate;
A first via hole that exposes an end surface of a conductive member to be connected to the second electrode layer and a second via hole that exposes a part of the surface of the second electrode layer are formed in the insulating layer. Process,
Forming a connection member that connects the conductive member and the second electrode layer in the first via hole, on the upper surface of the insulating layer, and in the second via hole. A method for manufacturing a probe card according to appendix 8 or 9.
[0059]
(Additional remark 11) The said process (e),
Forming a conductive intermediate member connected to the conductive member and extending in a direction parallel to the second surface on the second surface of the support substrate;
Forming the tip connected to the intermediate member at a position deviated from the conductive member,
The method of manufacturing a probe card according to any one of appendices 8 to 10, wherein in the step (f), the support substrate is etched using the intermediate member as a mask.
[0060]
(Additional remark 12) (a) The process of forming a some recessed part in the 1st surface of a support substrate,
(B) filling the recess with a conductive member;
(C) stacking a wiring layer including wiring connected to the conductive member on the first surface of the support substrate;
(D) grinding the support substrate from a second surface opposite to the first surface of the support substrate to expose an end surface of the conductive member;
(E) forming a conductive tip connected to the exposed end face of the conductive member;
(F) cutting the support substrate at a position where the conductive member is not disposed and separating the support substrate into a plurality of small pieces.
[0061]
(Additional remark 13) The manufacturing method of the probe card of Additional remark 12 in which the said wiring layer contains the insulating layer which has flexibility.
(Additional remark 14) The said process (c),
A step of laminating a first electrode layer, a dielectric layer, and a second electrode layer in this order on the first surface of the support substrate;
Forming an opening in the second electrode layer and the dielectric layer that includes the conductive member when viewed in a line of sight parallel to a normal line of the support substrate;
In the position where the conductive member to be connected to the first electrode layer is disposed in the first electrode layer, the first electrode layer is left at the position where the other conductive member is disposed. Forming an opening having a shape that encloses the conductive member when viewed in a line of sight parallel to the normal line of the support substrate;
Forming an insulating layer made of a flexible material on the first surface of the support substrate;
A first via hole that exposes an end surface of a conductive member to be connected to the second electrode layer and a second via hole that exposes a part of the surface of the second electrode layer are formed in the insulating layer. Process,
Forming a connection member that connects the conductive member and the second electrode layer in the first via hole, on the upper surface of the insulating layer, and in the second via hole. 14. A method for manufacturing a probe card according to appendix 12 or 13.
[0062]
【The invention's effect】
As described above, according to the present invention, the probe card is deformed on the surface of the test object in response to the undulation, so that the probe needle can be stably brought into contact with the test object.
[Brief description of the drawings]
FIG. 1 is a bottom view of a probe card according to a first embodiment.
FIG. 2 is a cross-sectional view of the probe card according to the first embodiment.
FIG. 3 is a sectional view (No. 1) of the probe card in the middle of manufacture for explaining the method of manufacturing the probe card according to the first embodiment.
FIG. 4 is a sectional view (No. 2) of the probe card in the middle of manufacture for explaining the method of manufacturing the probe card according to the first embodiment.
FIG. 5 is a sectional view (No. 3) of the probe card in the middle of manufacture for explaining the method of manufacturing the probe card according to the first embodiment.
FIG. 6 is a sectional view (No. 4) of the probe card in the middle of manufacture for explaining the method of manufacturing the probe card according to the first embodiment.
FIG. 7 is a cross-sectional view of a probe card according to a second embodiment.
FIG. 8 is a cross-sectional view of a probe card according to a third embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 1F Frame 2 Flexible film 3 Probe needle 4 Base part 5 Middle part 6 Tip part 7 Capacitor 8 Hole 9 Insulating film 10 1st electrode layer 11 Dielectric layer 12 2nd electrode layer 21, 22, 23 Interlayer insulating film 25 Connecting member 30 Hole 31 Seed layer 35, 36 Via hole

Claims (5)

可撓性を有する膜と、
前記膜の片面から突出した複数のプローブ針と、
前記膜の表面上または内部に配置され、第1の電極層、誘電体層、第2の電極層が積層されて構成され、前記プローブ針が前記膜に結合する場所の貫通孔が形成されているキャパシタと、
前記第1の電極層と、前記プローブ針の少なくとも1つの第1のプローブ針とを電気的に接続する第1の接続部材と、
前記第2の電極層と、前記プローブ針の少なくとも1つの第2のプローブ針とを電気的に接続する第2の接続部材と
を有し、
前記プローブ針が、前記膜に結合した基部、前記基部の先端から前記膜の面に並行な方向に延びた中間部、及び前記中間部の、前記基部からずれた位置に結合する先端部を含み、
さらに、前記中間部と前記膜との間に配置され、該中間部、該膜、及び前記基部の側面に固定され、前記膜よりも剛性の高い材料で形成された補強部材を有するプローブカード。
A flexible membrane;
A plurality of probe needles protruding from one side of the membrane;
The first electrode layer, the dielectric layer, and the second electrode layer are laminated on the surface of the film or inside the film, and a through hole is formed where the probe needle is bonded to the film. And a capacitor
A first connecting member for electrically connecting the first electrode layer and at least one first probe needle of the probe needle;
Possess a second electrode layer, and a second connecting member for electrically connecting the at least one second probe needles of the probe needles,
The probe needle includes a base coupled to the membrane, an intermediate portion extending in a direction parallel to the surface of the membrane from the distal end of the base, and a distal end coupled to a position of the intermediate portion that is offset from the base. ,
The probe card further includes a reinforcing member that is disposed between the intermediate portion and the membrane, is fixed to side surfaces of the intermediate portion, the membrane, and the base portion, and is formed of a material that is higher in rigidity than the membrane .
可撓性を有する膜と、
前記膜の片面から突出した複数のプローブ針と、
前記膜の表面上または内部に配置され、第1の電極層、誘電体層、第2の電極層が積層されて構成され、前記プローブ針が前記膜に結合する場所の貫通孔が形成されているキャパシタと、
前記第1の電極層と、前記プローブ針の少なくとも1つの第1のプローブ針とを電気的に接続する第1の接続部材と、
前記第2の電極層と、前記プローブ針の少なくとも1つの第2のプローブ針とを電気的に接続する第2の接続部材と
前記膜に密着し、該膜よりも剛性の高い材料で形成され、前記プローブ針の結合している位置以外の部分において切断され、複数の小片に分離されている剛性基板と
を有するプローブカード。
A flexible membrane;
A plurality of probe needles protruding from one side of the membrane;
The first electrode layer, the dielectric layer, and the second electrode layer are laminated on the surface of the film or inside the film, and a through hole is formed where the probe needle is bonded to the film. And a capacitor
A first connecting member for electrically connecting the first electrode layer and at least one first probe needle of the probe needle;
A second connecting member for electrically connecting the second electrode layer and at least one second probe needle of the probe needle ;
A rigid substrate that is in close contact with the film and is formed of a material that is higher in rigidity than the film, and is cut at a portion other than the position where the probe needle is bonded and separated into a plurality of small pieces. Having probe card.
前記剛性基板が単結晶シリコンで形成され、単結晶シリコン基板をへき開することにより前記小片に分離されている請求項に記載のプローブカード。The probe card according to claim 2 , wherein the rigid substrate is formed of single crystal silicon, and is separated into the small pieces by cleaving the single crystal silicon substrate. 前記第1のプローブ針が前記膜に結合している位置まで前記第1の電極層が広がって前記第1の接続部材を構成し、前記第1のプローブ針が前記第1の電極層の面に接触している請求項1〜3に記載のプローブカード。The first electrode layer extends to a position where the first probe needle is bonded to the membrane to form the first connecting member, and the first probe needle is a surface of the first electrode layer. The probe card according to claim 1 , which is in contact with. 前記第2のプローブ針が前記膜に結合している位置に、前記第1の電極層、誘電体層、及び第2の電極層を貫通する開口が形成されており、
前記第2の接続部材が、前記第2のプローブ針の前記膜側の端部から前記開口内を通って前記第2の電極層まで達している請求項1〜4に記載のプローブカード。
An opening penetrating the first electrode layer, the dielectric layer, and the second electrode layer is formed at a position where the second probe needle is bonded to the film,
Wherein the second connecting member, said second probe needles probe card according from the end of the film side to claims 1 to 4 through the said opening and reaches the second electrode layer.
JP2003091659A 2003-03-28 2003-03-28 Probe card Expired - Fee Related JP4249524B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003091659A JP4249524B2 (en) 2003-03-28 2003-03-28 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003091659A JP4249524B2 (en) 2003-03-28 2003-03-28 Probe card

Publications (3)

Publication Number Publication Date
JP2004301527A JP2004301527A (en) 2004-10-28
JP2004301527A5 JP2004301527A5 (en) 2006-05-18
JP4249524B2 true JP4249524B2 (en) 2009-04-02

Family

ID=33404980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003091659A Expired - Fee Related JP4249524B2 (en) 2003-03-28 2003-03-28 Probe card

Country Status (1)

Country Link
JP (1) JP4249524B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5276895B2 (en) * 2008-05-19 2013-08-28 新光電気工業株式会社 Probe card and manufacturing method thereof
TWI706139B (en) * 2019-10-25 2020-10-01 巨擘科技股份有限公司 Metal probe structure and method for fabricating the same

Also Published As

Publication number Publication date
JP2004301527A (en) 2004-10-28

Similar Documents

Publication Publication Date Title
KR101329931B1 (en) Wiring Board
KR100977436B1 (en) Interposer and electronic device using the same
US6943056B2 (en) Semiconductor device manufacturing method and electronic equipment using same
JP4997757B2 (en) Thin film capacitor and method for manufacturing the same, electronic device and circuit board
KR100647180B1 (en) Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same
JP5436963B2 (en) Wiring substrate and semiconductor device
EP1887622A2 (en) Capacitor built-in substrate and method of manufacturing the same and electronic component device
TWI251314B (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
US9476914B2 (en) Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card
JP4912992B2 (en) Capacitor-embedded substrate and manufacturing method thereof
US20010028105A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US20060130303A1 (en) Method for manufacturing wiring board
JP2020115587A (en) Capacitor
JP2010157690A (en) Board for mounting electronic component thereon, and method of manufacturing the same
US9459289B2 (en) Probe card and method for manufacturing probe card
KR20090054390A (en) Semiconductor device
US7635639B2 (en) Method for the interconnection of active and passive components and resulting thin heterogeneous component
TW200929475A (en) Interposer and method for manufacturing interposer
US20090095974A1 (en) Semiconductor package and manufacturing method thereof
US7135762B2 (en) Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument
JP4249524B2 (en) Probe card
JP3918675B2 (en) Thin film capacitor, wiring board incorporating the same, semiconductor integrated circuit and electronic equipment system incorporating the same
JP4738228B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20070181928A1 (en) Capacitor and manufacturing method thereof
JP4084255B2 (en) Probe card

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees