JP2003249417A - Capacitor structure and manufacturing method of the same - Google Patents

Capacitor structure and manufacturing method of the same

Info

Publication number
JP2003249417A
JP2003249417A JP2002047958A JP2002047958A JP2003249417A JP 2003249417 A JP2003249417 A JP 2003249417A JP 2002047958 A JP2002047958 A JP 2002047958A JP 2002047958 A JP2002047958 A JP 2002047958A JP 2003249417 A JP2003249417 A JP 2003249417A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
electrode
surface
nm
columnar
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002047958A
Other languages
Japanese (ja)
Inventor
Yukio Sakashita
幸雄 坂下
Original Assignee
Tdk Corp
ティーディーケイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a small capacitor structure with a large capacity and its manufacturing method.
SOLUTION: A minute hole forming board 2 is anodized, and a porous board 10a, in which a plurality of cylindrical minute holes 6 with inner diameter of several nm to hundred of nm are arranged regularly. With a mask of the porous board 10a, a thin-film forming process is carried out to form a first electrode 15 having a plurality of cylindrical bodies 12 with outer diameter of several nm to hundred of nm on a surface of a capacitor board 14. A dielectric thin film 16 for covering the outer side of the cylindrical body 12 is formed on the surface of the first electrode 15. A second electrode 18 is formed on the surface of the dielectric thin film 16 in a way that the second electrode 18 covers the outer side of the cylindrical body 12.
COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、コンデンサ構造体およびその製造方法に係り、特に小型で大容量のコンデンサ構造体およびその製造方法に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention provides a capacitor structure and relates to a manufacturing method thereof, particularly to a capacitor structure and a manufacturing method of a small size and large capacity. 【0002】 【従来の技術】従来の薄膜コンデンサとしては、誘電体薄膜として、BST(Ba,Sr,Ti)系またはPM [0002] As a conventional thin film capacitor, a dielectric thin film, BST (Ba, Sr, Ti) based or PM
N(Pb,Ma,Nb)系の単層の誘電体薄膜を用いた薄膜コンデンサが知られている。 N (Pb, Ma, Nb) thin film capacitor using the dielectric thin film-based monolayers are known. この種の薄膜コンデンサでは、誘電体の薄膜化により低誘電率化が進み、期待されるほどには、大容量化が困難である。 In this type of thin-film capacitor, a low dielectric constant has progressed by thinning of the dielectric, the more is expected, it is difficult to capacity. また、誘電体薄膜の全体的な表面積が小さいことも、大容量化のネックになっている。 It overall surface area of ​​the dielectric film is smaller, it has become a bottleneck in capacity. 【0003】コンデンサの容量を大容量化させるための手段として、特開平5−335172号公報に示すように、導電体電極とCVD法により形成される誘電体層とを交互に積層した薄膜積層コンデンサが提案されている。 As a means to capacity the capacitance of the capacitor, as shown in Japanese Patent Laid-Open No. 5-335172, a thin film multilayer capacitor and a dielectric layer are laminated alternately formed by the conductor electrode and the CVD method There has been proposed. 【0004】しかしながら、この公報に示す薄膜積層コンデンサでは、その製造に際して、マスクの位置合わせ精度が要求され、生産効率が低いという課題を有する。 However, in the thin film multilayer capacitor shown in this publication, during its manufacture, is the alignment accuracy of the mask is required, it has a problem of low production efficiency.
また、表面性の問題から、積層数にも限界があり、期待されるほどには、大容量化が困難であるという課題も有する。 Further, from the surface of the problem, there is a limit to the number of stacked layers, the more the expected, has also a problem that a large capacity is difficult. 【0005】また、特開平9−45577号公報に示すように、基板の平面をエッチングすることにより、同一平面内に櫛形電極を形成し、その櫛形電極の表面に誘電体膜をCVDなどの薄膜形成法により形成した垂直型薄膜コンデンサも提案されている。 Further, as shown in Japanese Patent Laid-Open No. 9-45577, a thin film of by etching the surface of the substrate, a comb electrode formed on the same plane, a dielectric film such as CVD on the surface of the comb-shaped electrode It has also been proposed a vertical thin-film capacitor formed by the formation method. 【0006】しかしながら、この公報に示すコンデンサでは、その製造に際して、通常のレジストマスクを用いるフォトリソグラフィ法を利用して櫛形電極を形成するために、その微細化には限界があり、期待されるほどには、大容量化が困難であるという課題を有する。 However, a capacitor shown in this publication, during its production, in order to form a comb-shaped electrode by using a photolithography method using a conventional resist mask, and its miniaturization is limited, as expected to have the problem of large capacity is difficult. 【0007】なお、特開平11−297625号公報に示すように、Al基板を陽極酸化して得られる多孔質アルミナ基板をマスクとして用いて、半導体量子ドットを形成する方法が提案されている。 [0007] Incidentally, as shown in JP-A-11-297625, using a porous alumina substrate obtained by the Al substrate was anodized as a mask, a method of forming a semiconductor quantum dots have been proposed. しかしながら、この方法は、半導体量子ドットを形成するための方法であり、 However, this method is a method for forming a semiconductor quantum dot,
薄膜コンデンサを製造するためのものではなかった。 It was not used for manufacturing the thin film capacitor. 【0008】 【発明が解決しようとする課題】本発明は、このような実状に鑑みてなされ、その目的とするところは、特に小型で大容量のコンデンサ構造体およびその製造方法を提供することを目的とする。 [0008] The present invention is to provide a present invention has been made in view of such circumstances, to provide a can, a large-capacity capacitor structure and a manufacturing method thereof particularly small and its object for the purpose. 【0009】 【課題を解決するための手段】上記目的を達成するために、本発明の第1の観点に係るコンデンサ構造体の製造方法は、細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板を形成する工程と、前記多孔質基板をマスクとして用いて薄膜成膜処理を行い、コンデンサ用基板の表面に、それぞれの外径が数nmから数百nm [0009] To achieve SUMMARY OF THE INVENTION The above object, method of manufacturing the capacitor structure according to a first aspect of the present invention, the pore-forming substrate is anodized, respectively a step of inner diameter to form a several hundred nm of the plurality of the pillar-shaped pores regularly arranged porous substrate from a few nm, subjected to thin film formation process using the porous substrate as a mask, the substrate capacitor on the surface, several hundred nm each outer diameter of several nm
の多数の柱状体が規則的に配列された第1電極を形成する工程と、前記柱状体の外側を覆うように、前記第1電極の表面に、誘電体薄膜を形成する工程と、前記柱状体の外側を覆うように、前記誘電体薄膜の表面に第2電極を形成する工程とを有する。 Forming a first electrode number of the columns are regularly arranged in, so as to cover the outer side of the columnar body, the surface of the first electrode, forming a dielectric thin film, the columnar so as to cover the outside of the body, and forming a second electrode on a surface of the dielectric film. 本発明の第1の観点に係るコンデンサ構造体の製造方法において、前記第2電極の表面にも、同様にして、それぞれの外径が数nmから数百nmの多数の柱状体を規則的に形成し、コンデンサ構造体を、二層以上の積層構造にしても良い。 The method of manufacturing a capacitor structure according to a first aspect of the present invention, the even surface of the second electrode, in the same manner, a plurality of pillar-shaped bodies of a few hundred nm the outer diameters from a few nm regularly formed, the capacitor structure may be in two or more layers of the laminated structure. すなわち、 That is,
本発明の第1の観点に係る積層型コンデンサ構造体の製造方法は、細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板を形成する工程と、前記多孔質基板をマスクとして用いて薄膜成膜処理を行い、コンデンサ用基板の表面に、それぞれの外径が数nmから数百n Method of manufacturing a multilayer capacitor structure according to a first aspect of the present invention, the pore-forming substrate is anodized, a large number of columnar pores regularly each inner diameter of several hundred nm from several nm forming an array porous substrate, the porous perform thin film deposition process using the substrate as a mask, the surface of the substrate capacitor hundreds n each outer diameter of several nm
mの多数の第1柱状体が規則的に配列された第1電極を形成する工程と、前記第1柱状体の外側を覆うように、 A step of a number of first columnar body m to form a first electrode which is regularly arranged so as to cover the outer side of the first columnar body,
前記第1電極の表面に、第1誘電体薄膜を形成する工程と、前記第1柱状体の外側を覆うように、前記第1誘電体薄膜の表面に第2電極を形成する工程と、前記多孔質基板をマスクとして用いて薄膜成膜処理を行い、前記第2電極の表面に、それぞれの外径が数nmから数百nm On the surface of the first electrode, forming a first dielectric thin film such that said first cover the outside of the columnar body, and forming a second electrode on the first dielectric surface of the thin film, the performs thin-film-forming process using the porous substrate as a mask, the surface of the second electrode, a few hundred nm the outer diameters from a few nm
の多数の第2柱状体を規則的に形成する工程と、前記第2柱状体の外側を覆うように、前記第2電極の表面に、 Forming a large number of second columnar bodies regularly in, so as to cover the outer side of the second columnar bodies on the surface of the second electrode,
第2誘電体薄膜を形成する工程と、前記第2柱状体の外側を覆うように、前記第2誘電体薄膜の表面に第3電極を形成する工程と、を有する。 Forming a second dielectric thin film such that said second cover the outside of the columnar body, and a step of forming a third electrode on the second dielectric surface of the thin film. 【0010】本発明の第1の観点に係るコンデンサ構造体は、細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板をマスクとして用いて薄膜成膜処理を行い、コンデンサ用基板の表面に、それぞれの外径が数nmから数百nmの多数の柱状体が規則的に形成された第1電極と、前記柱状体の外側を覆うように、前記第1 [0010] capacitor structure according to a first aspect of the present invention, the pore-forming substrate by anodizing, a number of columnar pores of several hundred nm each inner diameter of several nm are regularly arranged and the porous substrate performs the thin film formation process using as a mask, the surface of the substrate capacitor, a first electrode number of the columnar body of a few hundred nm the outer diameters from several nm are formed regularly , so as to cover the outer side of the columnar body, the first
電極の表面に形成された誘電体薄膜と、前記柱状体の外側を覆うように、前記誘電体薄膜の表面に形成された第2電極と、を有する。 Has a dielectric thin film formed on the surface of the electrodes, so as to cover the outer side of the columnar body, and a second electrode formed on a surface of said dielectric thin film, a. 本発明の第1の観点に係るコンデンサ構造体において、前記第2電極の表面にも、同様にして、それぞれの外径が数nmから数百nmの多数の柱状体を規則的に形成し、コンデンサ構造体を、二層以上の積層構造にしても良い。 In a capacitor structure according to a first aspect of the present invention, the even surface of the second electrode, in the same manner, a plurality of pillar-shaped bodies of a few hundred nm the outer diameters from a few nm to regularly formed, the capacitor structure may be two or more layers of the laminated structure. すなわち、本発明の第1の観点に係る積層型コンデンサ構造体は、細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板をマスクとして用いて薄膜成膜処理を行い、コンデンサ用基板の表面に、それぞれの外径が数nmから数百nmの多数の第1柱状体が規則的に形成された第1電極と、前記第1柱状体の外側を覆うように、前記第1電極の表面に形成された第1誘電体薄膜と、前記第1柱状体の外側を覆うように、前記第1誘電体薄膜の表面に形成された第2 That is, the first aspect in accordance with the multilayer capacitor structure of the present invention, the pore-forming substrate by anodizing, a number of columnar pores of each inner diameter of several hundred nm from several nm are regularly arranged has been subjected to thin film formation process using the porous substrate as a mask, the surface of the substrate capacitor, the number of first columnar body of each several hundred nm outer diameter of several nm are formed regularly 1 and the electrode, so as to cover the outer side of the first pillar, the first dielectric thin film formed on the surface of the first electrode, so as to cover the outer side of the first pillar, the first dielectric the second formed on the surface of the thin film
電極と、前記多孔質基板をマスクとして用いて薄膜成膜処理を行い、前記第2電極の表面に規則的に形成され、 And the electrode performs a film deposition process using the porous substrate as a mask, regularly formed on a surface of the second electrode,
それぞれの外径が数nmから数百nmの多数の第2柱状体と、前記第2柱状体の外側を覆うように、前記第2電極の表面に形成された第2誘電体薄膜と、前記第2柱状体の外側を覆うように、前記第2誘電体薄膜の表面に形成された第3電極と、を有する。 Numerous and second columnar bodies of a few hundred nm the outer diameters from a few nm, to cover the outer side of the second columnar body, and a second dielectric thin film formed on a surface of the second electrode, wherein so as to cover the outer side of the second columnar body having a third electrode formed on the second dielectric surface of the thin film. 本発明の第1の観点に係るコンデンサは、上記のコンデンサ構造体を有する。 Capacitor according to the first aspect of the present invention, having the above-described capacitor structure. 【0011】本発明の第2の観点に係るコンデンサ構造体の製造方法は、細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板を形成する工程と、前記多孔質基板をマスクとして用いてエッチング処理を行い、 [0011] method of manufacturing the capacitor structure according to a second aspect of the present invention, the pore-forming substrate by anodizing, a number of rules columnar pores manner hundreds nm each having an inner diameter of from several nm forming an array porous substrate, was etched using the porous substrate as a mask,
コンデンサ用基板の表面に、それぞれの外径が数nmから数百nmの多数の柱状細孔が規則的に配列された第1 On the surface of the substrate capacitors, the respective outer diameters are a number of columnar pores of several hundred nm from several nm are regularly arranged 1
電極を形成する工程と、前記柱状細孔の内部に入り込むように、前記第1電極の表面に、誘電体薄膜を形成する工程と、前記柱状細孔の内部に入り込むように、前記誘電体薄膜の表面に、第2電極を形成する工程とを有する。 Forming an electrode, so as to enter the interior of the columnar pores on the surface of the first electrode, forming a dielectric thin film, so as to enter the interior of the columnar pores, the dielectric thin film on the surface of, and forming a second electrode. 本発明の第2の観点に係るコンデンサ構造体の製造方法において、前記第2電極の表面にも、同様にして、 The method of manufacturing a capacitor structure according to a second aspect of the present invention, also on the surface of the second electrode, in the same way,
それぞれの外径が数nmから数百nmの多数の柱状細孔を規則的に形成し、コンデンサ構造体を、二層以上の積層構造にしても良い。 Many columnar pores of each several hundred nm outer diameter of several nm regularly formed, a capacitor structure, may be two or more layers of the laminated structure. すなわち、本発明の第2の観点に係る積層型コンデンサ構造体の製造方法は、細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板を形成する工程と、前記多孔質基板をマスクとして用いてエッチング処理を行い、コンデンサ用基板の表面に、 That is, the method of fabricating the multilayer capacitor structure according to a second aspect of the present invention, the pore-forming substrate by anodizing, a large number of columnar pores of each inner diameter of several hundred nm from several nm rule the manner forming an array porous substrate, was etched using the porous substrate as a mask, the surface of the substrate capacitor,
それぞれの外径が数nmから数百nmの多数の第1柱状細孔が規則的に配列された第1電極を形成する工程と、 A step of each of the outer diameter of a large number of first columnar pores of several hundred nm from several nm to form a first electrode which is regularly arranged,
前記第1柱状細孔の内部に入り込むように、前記第1電極の表面に、第1誘電体薄膜を形成する工程と、前記第1柱状細孔の内部に入り込むように、前記第1誘電体薄膜の表面に、第2電極を形成する工程と、前記多孔質基板をマスクとして用いてエッチング処理を行い、前記第2電極の表面に、それぞれの外径が数nmから数百nm So as to enter the interior of the first columnar pores on the surface of the first electrode, forming a first dielectric thin film, so as to enter the interior of the first columnar pores, said first dielectric on the surface of the thin film, and forming a second electrode, the etched process using a porous substrate as a mask, the surface of the second electrode, a few hundred nm the outer diameters from a few nm
の多数の第2柱状細孔を規則的に形成する工程と、前記第2柱状細孔の内部に入り込むように、前記第2電極の表面に、第2誘電体薄膜を形成する工程と、前記第2柱状細孔の内部に入り込むように、前記第2誘電体薄膜の表面に、第3電極を形成する工程と、を有する。 Of the number of steps of forming a second columnar pores regularly, so as to enter the interior of the second columnar pores on the surface of the second electrode, forming a second dielectric thin film, wherein so as to enter the interior of the second columnar pores, the second dielectric surface of the thin film, and a step of forming a third electrode. 【0012】本発明の第2の観点に係るコンデンサ構造体は、細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板をマスクとして用いてエッチング処理を行い、コンデンサ用基板の表面に、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に形成された第1電極と、前記柱状細孔の内部に入り込むように、前記第1電極の表面に形成された誘電体薄膜と、前記柱状細孔の内部に入り込むように、前記誘電体薄膜の表面に形成された第2電極と、を有する。 [0012] capacitor structure according to a second aspect of the present invention, the pore-forming substrate by anodizing, a number of columnar pores of several hundred nm each inner diameter of several nm are regularly arranged was subjected to etching treatment using a porous substrate as a mask, the surface of the substrate capacitor, a first electrode numerous columnar pores of several hundred nm each inner diameter of several nm are formed regularly, the so as to enter the interior of the columnar pores, a dielectric thin film formed on the surface of the first electrode, so as to enter the interior of the columnar pores, and a second electrode formed on a surface of said dielectric thin film It has a. 本発明の第2 The second of the present invention
の観点に係るコンデンサ構造体の製造方法において、前記第2電極の表面にも、同様にして、それぞれの外径が数nmから数百nmの多数の柱状細孔を規則的に形成し、コンデンサ構造体を、二層以上の積層構造にしても良い。 The method of manufacturing a capacitor structure according to the aspect, the even surface of the second electrode, in the same manner, a large number of columnar pores of several hundred nm each outer diameter of several nm regularly formed, the capacitor the structure may be a two or more layers structure. すなわち、本発明の第2の観点に係る積層型コンデンサ構造体は、細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板をマスクとして用いてエッチング処理を行い、コンデンサ用基板の表面に、それぞれの内径が数nmから数百nmの多数の第1柱状細孔が規則的に形成された第1電極と、前記第1柱状細孔の内部に入り込むように、前記第1電極の表面に形成された第1誘電体薄膜と、前記第1柱状細孔の内部に入り込むように、前記第1誘電体薄膜の表面に形成された第2電極と、前記多孔質基板をマスクとして用いてエッチング処理を行い、前記第2電極の表面に規則的に形成され、 That is, the second aspect in accordance with the multilayer capacitor structure of the present invention, the pore-forming substrate by anodizing, a number of columnar pores of each inner diameter of several hundred nm from several nm are regularly arranged has been subjected to etching treatment using a porous substrate as a mask, the surface of the substrate capacitor, first electrode a plurality of first columnar pores of several hundred nm each inner diameter of several nm are formed regularly When the first so as to enter the interior of the columnar pores, a first dielectric thin film formed on the surface of the first electrode, so as to enter the interior of the first columnar pores, said first dielectric a second electrode formed on the surface of the thin film, was etched using the porous substrate as a mask, regularly formed on a surface of the second electrode,
それぞれの内径が数nmから数百nmの多数の第2柱状細孔と、前記第2柱状細孔の内部に入り込むように、前記第2電極の表面に形成された第2誘電体薄膜と、前記第2柱状細孔の内部に入り込むように、前記第2誘電体薄膜の表面に形成された第3電極と、を有する。 A plurality of second columnar pores of several hundred nm each having an inner diameter of from several nm, so as to enter the interior of the second columnar pores, and the second dielectric thin film formed on a surface of the second electrode, so as to enter the interior of the second columnar pores, having a third electrode formed on the second dielectric surface of the thin film. 本発明の第2の観点に係るコンデンサは、上記のコンデンサ構造体を有する。 Capacitor according to the second aspect of the present invention, having the above-described capacitor structure. なお、本発明では、本発明の第1の観点に係るコンデンサ構造体と第2の観点に係るコンデンサ構造体とを組み合わせて積層構造にしても良い。 Incidentally, in the present invention may be a laminated structure by combining a capacitor structure according to the capacitor structure and the second aspect according to the first aspect of the present invention. 【0013】本発明に係るコンデンサ構造体の製造方法では、アルミニウム(Al)基板などの細孔形成用基板をシュウ酸などの二塩基酸中で陽極酸化する際に基板の表面に得られる規則的な数nmから数百nmの柱状孔を持つ多孔質基板層を利用している。 [0013] In the method for manufacturing a capacitor structure according to the present invention, regular obtained on the surface of the substrate during the anodization pore forming substrate, such as aluminum (Al) substrate in a dibasic acid such as oxalic acid utilizing a porous substrate layer having several hundred nm of the columnar holes from a few nm. なお、多孔質基板層における柱状孔の内径は、陽極酸化の際の電流および電圧を制御することで制御される。 Incidentally, the inner diameter of the columnar pores in the porous substrate layer is controlled by controlling the current and voltage during the anodic oxidation. 【0014】本発明では、このようにして得られる多孔質基板をマスクとして、薄膜成膜処理(あるいはエッチング処理)を行い、コンデンサ用基板の表面に、それぞれの外径(または内径)が数nmから数百nmの多数の柱状体(または柱状孔)が規則的に配列された第1電極を形成する。 In the present invention, the porous substrate thus obtained as a mask, the thin film forming process (or etching treatment), the surface of the substrate capacitors, the outer diameters (or inner) is several nm numerous pillars hundreds nm (or columnar pores) forms a first electrode which is regularly arranged from. 【0015】これらの柱状体の外側を覆う(または柱状細孔の内部に入り込む)ように、第1電極の表面に、誘電体薄膜を形成し、これらの柱状体の外側を覆う(または柱状細孔の内部に入り込む)ように、誘電体薄膜の表面に第2電極を形成する。 [0015] (enters inside or columnar pores) covering the outside of these pillars manner, the surface of the first electrode, forming a dielectric thin film, covering the outside of these pillars (or columnar fine internal to enter) as a hole, forming a second electrode on the surface of the dielectric thin film. 【0016】その結果、第1電極と第2電極とが、誘電体薄膜を介して対峙することになり、コンデンサ構造体が得られる。 [0016] As a result, the first electrode and the second electrode, will be opposed to each other via the dielectric film, capacitor structure is obtained. このコンデンサ構造体は、チップ状コンデンサとして用いることができると共に、たとえば集積回路のキャパシタ素子などとしても利用することができる。 The capacitor structure, it is possible to use as a chip-shaped capacitor, for example, it can also be used as such as a capacitor element of an integrated circuit. 【0017】このようにして得られたコンデンサ構造体では、第1電極の表面に、数nmから数百nmの多数の柱状体(または柱状細孔)が規則的に形成してあることから、その上に形成される誘電体薄膜の表面積が増大し、静電容量が飛躍的に増大し、小型で大容量のコンデンサ構造体を実現することができる。 [0017] In this manner, the capacitor structure thus obtained, since the surface of the first electrode, a large number of columnar bodies of several hundreds nm from a few nm (or columnar pores) are is formed regularly, its surface area of ​​the dielectric thin film formed on is increased, the capacitance is greatly increased, it is possible to realize a capacitor structure having a large-capacity compact. たとえば柱状体(または柱状細孔)が何ら形成されていない従来のコンデンサ構造体に比較して、本発明のコンデンサ構造体は、静電容量が2桁以上増大する。 For example, compared to the columnar body (or columnar pores) of a conventional capacitor structure is not formed at all, the capacitor structure of the present invention, the electrostatic capacity increases more than two orders of magnitude. 【0018】なお、多数の柱状体(または柱状細孔)が規則的に形成してあることが好ましいのは、不規則であると、隣接する柱状体(または柱状細孔)が接触してしまい、誘電体薄膜の表面積の増大効果が減少するからである。 [0018] Incidentally, it is preferable that the plurality of the pillar-shaped body (or columnar pores) are is formed regularly, when an irregular, will contact the adjacent columnar bodies (or columnar pores) is This is because decreases the effect of increasing the surface area of ​​the dielectric thin film. 【0019】隣接する柱状体(または柱状細孔)の配置ピッチは、特に限定されないが、数nm〜数百nmであり、各柱状体(または柱状細孔)の高さ(または深さ) The adjacent columnar bodies (or columnar pores) arrangement pitch of, but not limited to, the number nm~ several hundred nm, the height (or depth) of the columnar members (or columnar pores)
は、特に限定されないが、好ましくは1nm〜数μm、 Is not particularly limited, preferably 1nm~ number [mu] m,
さらに好ましくは10nm〜1μmである。 And more preferably from 10nm~1μm. これらの高さ(または深さ)は、高い(または深い)程、静電容量の増大に効果があるが、製造が困難になる傾向にある。 These height (or depth) is higher (or deeper), it is effective to increase the electrostatic capacitance tends to production becomes difficult. 【0020】本発明において、好ましくは、前記誘電体薄膜を、化学気相析出(CVD)法により形成する。 [0020] In the present invention, preferably, the dielectric thin film is formed by chemical vapor deposition (CVD) method. C
VD法により形成される誘電体薄膜は、比誘電率が10 Dielectric thin film formed by the VD method, a relative dielectric constant of 10
0以上に高く、静電容量の増大に寄与し、しかも高周波特性に優れている。 0 above increases, contributing to an increase in capacitance, yet has excellent high-frequency characteristics. 本発明では、CVD法の中でも、M In the present invention, even in the CVD method, M
OCVDが好ましい。 OCVD is preferable. また、本発明において、コンデンサ構造体を積層構造にすることで、その積層数に応じて、コンデンサの静電容量を増大させることができる。 Further, in the present invention, since the capacitor structure laminate structure, it is possible in accordance with the number of laminated layers increases the capacitance of the capacitor. 【0021】 【発明の実施の形態】以下、本発明を、図面に示す実施形態に基づき説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, the present invention will be described based on embodiments shown in drawings. 図1は本発明の一実施形態に係るコンデンサ構造体の製造方法に用いる細孔形成用基板の要部斜視図、図2は細孔形成用基板に形成してある柱状細孔の平面図、図3(A)および図3(B)は本発明の一実施形態に係るコンデンサ構造体の製造過程を示す要部断面図、図4は図3(B)に示す柱状体の平面図、 Figure 1 one main part perspective view of a pore-forming substrate for use in the method of manufacturing the capacitor structure according to the embodiment, FIG. 2 is a plan view of a columnar pores are formed in the pore-forming substrate of the present invention, FIGS. 3 (a) and. 3 (B) partial cross-sectional view showing a manufacturing process of a capacitor structure according to an embodiment of the present invention, FIG. 4 is a plan view of the columnar body shown in FIG. 3 (B),
図5(A)および図5(B)は本発明の他の実施形態に係るコンデンサ構造体の製造過程を示す要部断面図、図6は本発明の他の実施形態に係るコンデンサ構造体の要部断面図、図7は本発明のさらにその他の実施形態に係るコンデンサ構造体の要部断面図である。 FIGS. 5 (A) and. 5 (B) partial cross-sectional view showing a manufacturing process of a capacitor structure according to another embodiment of the present invention, FIG. 6 of the capacitor structure according to another embodiment of the present invention fragmentary cross-sectional view, FIG. 7 is a fragmentary cross-sectional view of a capacitor structure according to still another embodiment of the present invention. 【0022】 第1実施形態 本実施形態では、図1に示すように、まず、細孔形成用基板としてのAl基板2を準備する。 [0022] In a first embodiment the present embodiment, as shown in FIG. 1, is first prepared an Al substrate 2 as a substrate for pore formation. Al基板2は、たとえばアルミニウム箔などで構成される。 Al substrate 2 is made of, for example, such as aluminum foil. このAl基板2の表面を、たとえばシュウ酸などの二塩基酸中で陽極酸化させる。 The surface of the Al substrate 2, for example is anodized in dibasic acids such as oxalic acid. 【0023】その結果、図1および図2に示すように、 [0023] As a result, as shown in FIGS. 1 and 2,
Al基板2の表面に、それぞれの内径が数nmから数百nmの多数の円柱状細孔6が規則的に配列された多孔質基板層10が形成される。 On the surface of the Al substrate 2, the porous substrate layer 10, each having an inner diameter large number of cylindrical pores 6 of several hundred nm from several nm are regularly arranged is formed. 多孔質基板層10は、アルミナ層で構成される。 Porous substrate layer 10 is composed of an alumina layer. 【0024】円柱状細孔6の内径および深さ、および配置ピッチなどは、陽極酸化時の電圧および電流を調整することにより制御することができる。 The inner diameter and the depth of the cylindrical pores 6, and the arrangement pitch, etc., can be controlled by adjusting the voltage and current during the anodization. Al基板2の表面に、それぞれの内径が数nmから数百nmの多数の円柱状細孔6が規則的に配列された多孔質基板層10が形成される条件などは、たとえばNATURE Vol.337, P.147(19 On the surface of the Al substrate 2, such a condition where the porous substrate layer 10 a number of cylindrical pores 6 are regularly arranged hundreds nm each inner diameter of several nm is formed, for example NATURE Vol.337 , P.147 (19
89)などに記載されている。 Are described, for example, 89). 【0025】本実施形態では、Al基板2の表面に多孔質基板層10が形成され、その背面側に、細孔6が形成されない領域2aが残ることになる。 [0025] In this embodiment, the surface of the Al substrate 2 porous substrate layer 10 is formed on its rear side, so that the region 2a of the pores 6 is not formed remain. そこで、本実施形態では、その残りの領域2aをエッチング処理あるいは機械的研磨処理などで除去し、図3(A)に示すように、細孔6が表裏面で貫通する多孔質基板10aを形成する。 Therefore, in this embodiment, the remaining region 2a is removed by an etching process or mechanical grinding process, as shown in FIG. 3 (A), forming a porous substrate 10a pores 6 penetrates the front and back surfaces to. 多孔質基板10aの厚みは、好ましくは1〜50 The thickness of the porous substrate 10a is preferably 1 to 50
0μmである。 It is 0μm. その厚みがあまりに薄いと、マスクとしての機械的強度が不足する傾向にあり、厚すぎる多孔質基板10aの製造は困難である。 When the thickness is too thin, there tends to be insufficient mechanical strength of the masks, the production of too thick porous substrate 10a is difficult. 【0026】なお、Al基板2の厚みや陽極酸化時の電圧および電流を調整することにより、円柱状細孔6をA [0026] By adjusting the voltage and current at the time of the thickness and the anodized Al substrate 2, a cylindrical pores 6 A
l基板2の表裏面に対して貫通させて形成することも可能である。 It is also possible to penetrate formed to the front and rear faces of the l substrate 2. その場合には、陽極酸化の結果として得られる基板は、多孔質基板10aそのものとなる。 In that case, the substrate obtained as a result of the anodic oxidation becomes porous substrate 10a itself. 【0027】次に、図3(A)に示すように、コンデンサ用基板14の表面に、まず、第1電極15の一部となる面状電極層11を、蒸着法、スパッタリング法などの薄膜成膜法により形成する。 Next, as shown in FIG. 3 (A), the surface of the capacitor substrate 14, firstly, a planar electrode layer 11 to be a part of the first electrode 15, a vapor deposition method, a thin film such as a sputtering method It is formed by a film-forming method. その時には、多孔質基板1 At that time, the porous substrate 1
0aをマスクとしては使用しない。 0a not be used as a mask. その後に、好ましくは引き続き、多孔質基板10aをマスクとして、好ましくは面状電極層11を成膜するための薄膜成膜法と同じ薄膜成膜処理を行う。 Thereafter, preferably subsequently, the porous substrate 10a as a mask, preferably performs the same thin film forming process and a thin film forming method for forming the surface electrode layer 11. その結果、マスク10aに形成された細孔6のパターン形状に合わせて、面状電極層11 As a result, in accordance with the pattern shape of the pores 6 formed on the mask 10a, the planar electrode layer 11
の表面に、それぞれの外径が数nmから数百nmの多数の円柱状体12が規則的に形成される。 On the surface of a number of cylindrical bodies 12 of several hundred nm each outer diameter of several nm are formed regularly. 面状電極層11 Planar electrode layer 11
と円柱状体12とが、第1電極15を形成する。 And the cylindrical body 12 forms a first electrode 15. なお、 It should be noted that,
コンデンサ用基板14の材質としては、特に限定されず、たとえば石英基板などのガラス基板、単結晶基板、 The material of the capacitor substrate 14 is not particularly limited, for example, a glass substrate such as quartz substrate, a single crystal substrate,
あるいはその他の基板が用いられる。 Or other substrate is used. また、基板14の厚みは、特に限定されないが、好ましくは0.1〜1mm The thickness of the substrate 14 is not particularly limited, preferably 0.1~1mm
である。 It is. コンデンサ用基板14は、絶縁性物質で構成されることが好ましい。 Capacitor substrate 14 is preferably made of an insulating material. 【0028】面状電極層11と円柱状体12とは、好ましくは同じ材質で構成され、たとえばニッケル、白金、 [0028] The planar electrode layer 11 and the cylindrical body 12, preferably constructed of the same material, for example nickel, platinum,
銅、あるいはこれらの一部を含む合金、あるいはルテニウムオキサイド合金などの導電性金属で構成される。 Copper, or made of a conductive metal such as an alloy including some of them, or ruthenium oxide alloy. 具体的な材質は、その後に成膜される誘電体薄膜16の材質との相性などで決定される。 Specific materials will be determined by subsequent such compatibility with the material of the dielectric thin film 16 to be deposited. 【0029】面状電極層11の厚みは、特に限定されないが、好ましくは50〜500nmである。 [0029] The thickness of the planar electrode layer 11 is not particularly limited, is preferably 50 to 500 nm. 円柱状体1 Cylindrical body 1
2の外径φ1は、細孔6の内径にほぼ対応し、数nmから数百nmである。 The outer diameter φ1 of 2 substantially corresponds to the inner diameter of the pores 6 is several hundred nm from a few nm. また、円柱状体12の高さは、薄膜成膜時間などにより制御され、好ましくは1nm〜数μ The height of the cylindrical body 12 is controlled by a thin film forming time, preferably 1nm~ number μ
m、さらに好ましくは10nm〜1μmである。 m, more preferably from 10 nm to 1 m. これらの高さは、高い程、静電容量の増大に効果があるが、製造が困難になる傾向にある。 These height, higher, is effective to increase the electrostatic capacitance tends to production becomes difficult. 【0030】図4に示すように、円柱状体12は、多孔質基板10aにおける細孔6の配置ピッチに対応して、 As shown in FIG. 4, the cylindrical body 12, corresponding to the arrangement pitch of the pores 6 of the porous substrate 10a,
規則正しく配置される。 They are arranged regularly. たとえば隣接する3つの円柱状体12は、ほぼ正三角形の位置に配置され、円柱状体1 For example, three cylindrical bodies 12 adjacent is positioned substantially equilateral triangle position, the cylindrical body 1
2の配置ピッチ間隔Lは、柱状体12の外径φ1との関係で決定され、数nm〜数百nmである。 2 the arrangement pitch L is determined in relation to the outer diameter φ1 of the rods 12, a number nm~ several hundred nm. このピッチ間隔Lは、柱状体12の外周に厚さt1の誘電体薄膜16 The pitch interval L, the dielectric thin film 16 having a thickness of t1 on the outer periphery of the columnar body 12
が後工程で成膜されたとしても、隣接する柱状体12間で、その外周に成膜される誘電体薄膜16が接触しない程度の間隔である。 There even is deposited in a later step, between rods 12 adjacent the dielectric thin film 16 to be formed on the outer periphery is a distance so as not to contact. 厚さt1については、後述する。 The thickness t1 will be described later. 【0031】次に、図3(B)に示すように、柱状体1 Next, as shown in FIG. 3 (B), the columnar body 1
2の外側を覆うように、第1電極15の表面に、誘電体薄膜16を成膜する。 So as to cover the second outer, on the surface of the first electrode 15, forming a dielectric thin film 16. 誘電体薄膜16は、好ましくはM The dielectric thin film 16 is preferably M
OCVDにより成膜される。 It is deposited by OCVD. 誘電体薄膜16の材質としては、特に限定されないが、BST、PMNなどのペロブスカイト化合物、BiTなどのビスマス層状化合物など、比誘電率が100以上のものが例示される。 As the material for the dielectric thin film 16 is not particularly limited, BST, perovskite compounds such as PMN, such as bismuth layered compound such BiT, dielectric constant can be exemplified those 100 or more. 誘電体薄膜16の厚みt1は、好ましくは10〜500nm程度である。 The thickness t1 of the dielectric thin film 16 is preferably about 10 to 500 nm. この厚みt1は、図4において、(L−φ1 The thickness t1 is, in FIG. 4, (L-.phi.1
−2×t1)が0よりも大きくなるように決定される。 -2 × t1) it is determined to be larger than 0.
すなわち、隣接する円柱状体12の間で、それらの外周に形成される誘電体薄膜16の相互が接触しないように、厚みt1が決定される。 In other words, between the cylindrical body 12 adjacent to each other of the dielectric thin film 16 formed on their outer periphery are not in contact, the thickness t1 is determined. 好ましくは、厚みt1は、 Preferably, the thickness t1 is,
(L−φ1)/2の50〜90%が望ましい。 (L-φ1) / 50~90% of 2 is desirable. 【0032】その後、図3(B)に示すように、各円柱状体12の外側を覆って埋め込むようように、第2電極18を、誘電体薄膜16の表面に形成する。 [0032] Thereafter, as shown in FIG. 3 (B), as bury over the outside of each cylindrical body 12, the second electrode 18 is formed on the surface of the dielectric film 16. 第2電極1 The second electrode 1
8は、第1電極15と同様な材質で構成され、同様な成膜法により成膜される。 8 is composed of the same material as the first electrode 15, it is formed by the same film forming method. ただし、第2電極18の成膜に際しては、多孔質基板10aをマスクとしては用いない。 However, when the deposition of the second electrode 18, without using the porous substrate 10a as a mask. また、第1電極15と第2電極18とは、材質を異ならせても良い。 Further, the first electrode 15 and the second electrode 18, may be different materials. 第2電極18の成膜後に、その表面を平坦化処理しても良い。 After forming the second electrode 18 may be the surface is flattened. 平坦化処理は、たとえば化学機械研磨(CMP)処理などで行うこともできる。 Flattening treatment may for example be performed by chemical mechanical polishing (CMP) process. 最終的に得られる第2電極18の厚みは、第1電極15の厚みと同程度である。 The thickness of the second electrode 18 finally obtained is comparable with the thickness of the first electrode 15. 【0033】このようにして得られたコンデンサ構造体30では、第1電極15の表面に、数nmから数百nm [0033] In the capacitor structure 30 thus obtained, the surface of the first electrode 15, a few hundred nm from several nm
の多数の柱状体12が規則的に形成してあることから、 Since a large number of rods 12 of is formed regularly,
その上に形成される誘電体薄膜16の表面積が増大し、 Surface area of ​​the dielectric thin film 16 formed thereon is increased,
静電容量が飛躍的に増大し、小型で大容量のコンデンサ構造体30を実現することができる。 Capacitance is greatly increased, it is possible to realize a capacitor structure 30 in a small size and large capacity. たとえば柱状体(または柱状細孔)が何ら形成されていない従来のコンデンサ構造体に比較して、本実施形態のコンデンサ構造体30は、静電容量が2桁以上増大する。 For example, compared to the columnar body (or columnar pores) of a conventional capacitor structure is not formed at all, capacitor structure 30 of the present embodiment, the electrostatic capacity increases more than two orders of magnitude. 【0034】また本実施形態では、多数の柱状体12が規則的に形成してあることから、隣接する柱状体12が接触することなく、誘電体薄膜16における表面積の増大効果が増大する。 [0034] In this embodiment, since a large number of rods 12 are formed regularly without rods 12 adjacent contacts, the effect of increasing the surface area of ​​the dielectric thin film 16 is increased. 【0035】本実施形態のコンデンサ構造体30は、チップ状コンデンサとして用いることができると共に、たとえば集積回路のキャパシタ素子などとしても利用することができる。 The capacitor structure 30 of the present embodiment, it is possible to use as a chip-shaped capacitor, for example, it can also be used as such as a capacitor element of an integrated circuit. 【0036】 第2実施形態 図5(A)および図5(B)に示すように、本実施形態の方法は、前記の第1実施形態の方法の変形例であり、 As shown in the second embodiment FIG. 5 (A) and FIG. 5 (B), the method of the present embodiment is a modification of the method of the first embodiment above,
以下の説明では、前記の第1実施形態の方法と異なる部分についてのみ詳細に説明し、共通する部分の説明は省略する。 In the following description, only described in detail how the different parts of the first embodiment described above, a description of common portions will be omitted. 【0037】前記第1実施形態と同様にして多孔質基板10aを形成した後、この多孔質基板10aを利用してエッチング処理を行い、第1電極20の表面に多数の規則的な柱状細孔22を形成する。 [0037] After forming the porous substrate 10a in the same manner as in the first embodiment, was etched by using this porous substrate 10a, a number of regular columnar pores on the surface of the first electrode 20 22 to the formation. 円柱状細孔22の内径は、多孔質基板10aの細孔6の内径にほぼ対応し、数nmから数百nmである。 The inner diameter of the cylindrical pores 22 substantially corresponds to the inner diameter of the pores 6 of the porous substrate 10a, a few hundred nm from a few nm. また、円柱状細孔22の配置パターンも、多孔質基板10aの細孔6の配置パターンにほぼ対応する。 Further, the arrangement pattern of cylindrical pores 22, substantially corresponding to the arrangement pattern of the pores 6 of the porous substrate 10a. 円柱状細孔22の深さは、図3(A) The depth of the cylindrical pores 22, FIG. 3 (A)
に示す柱状体12の高さとほぼ同様である。 It is substantially similar to the height of the columnar body 12 shown in. 円柱状細孔22は、第1電極20を貫通せず、基板14の表面で、 Cylindrical pores 22 do not extend through the first electrode 20, the surface of the substrate 14,
面状電極層23が残るように形成される。 It is formed as the planar electrode layers 23 are left. 第1電極20 The first electrode 20
は、図3(A)に示す面状電極11と同様な成膜法により成膜され、同様な材質で構成される。 It is deposited by the same deposition method and the planar electrode 11 shown in FIG. 3 (A), composed of the same material. なお、この実施形態では、円柱状細孔22は、第1電極20を貫通させても良い。 In this embodiment, the cylindrical pores 22 may be passed through the first electrode 20. 円柱状細孔22が第1電極20を貫通させたとしても、細孔22以外の部分で、第1電極20は、相互に切断されることなく電気的に接続しているからである。 Even cylindrical pores 22 is passed through the first electrode 20, the portion other than the pores 22, the first electrode 20 is because electrically connected without being cut into each other. 【0038】次に、図5(B)に示すように、円柱状細孔22の内部に入り込むように、第1電極20の表面に、誘電体薄膜24を形成する。 Next, as shown in FIG. 5 (B), so as to enter the interior of the cylindrical pores 22, the surface of the first electrode 20, a dielectric film 24. 誘電体薄膜24は、図3(B)に示す誘電体薄膜16と同様な薄膜成膜法により成膜され、同様な材質で構成される。 The dielectric film 24 is deposited by the same film forming method as the dielectric thin film 16 shown in FIG. 3 (B), composed of the same material. 誘電体薄膜24 Dielectric thin film 24
の厚みは、誘電体薄膜16と同程度である。 The thickness is comparable with the dielectric film 16. ただし、誘電体薄膜24の厚みは、細孔22を完全に埋め込まないように決定される。 However, the thickness of the dielectric thin film 24 is determined so as not to fill the pores 22 to complete. なお、細孔22の内径は、柱状体1 Incidentally, the inner diameter of the pores 22, columnar body 1
2の外径よりも大きく設計されることが好ましく、10 It is preferable to design larger than the outer diameter of 2, 10
〜1000nm程度が好ましい。 About ~1000nm is preferable. また、誘電体薄膜16 Further, the dielectric thin film 16
の厚みは、細孔22の内径の10〜45%の厚みであることが好ましい。 The thickness is preferably 10 to 45% of the thickness of the inner diameter of the pores 22. 【0039】次に、図5(B)に示すように、柱状細孔22の内部に入り込むように、誘電体薄膜24の表面に第2電極26を成膜する。 Next, as shown in FIG. 5 (B), so as to enter the interior of the columnar pores 22, forming the second electrode 26 on the surface of the dielectric film 24. 第2電極26は、図3(B) The second electrode 26, and FIG. 3 (B)
に示す第2電極18と同様な方法により成膜され、同様な最終厚みを有する。 It is deposited in the same manner as the second electrode 18 shown in has the same final thickness. 【0040】このようにして得られたコンデンサ構造体40では、第1電極20の表面に、数nmから数百nm [0040] In this manner, the capacitor structure 40 thus obtained, the surface of the first electrode 20, a few hundred nm from several nm
の多数の円柱状細孔22が規則的に形成してあることから、その上に形成される誘電体薄膜24の表面積が増大し、静電容量が飛躍的に増大し、小型で大容量のコンデンサ構造体40を実現することができる。 Many columnar pores 22 since that is formed regularly, increases the surface area of ​​the dielectric thin film 24 formed thereon, the capacitance is increased dramatically, compact and large-capacity it is possible to realize a capacitor structure 40. たとえば柱状体(または柱状細孔)が何ら形成されていない従来のコンデンサ構造体に比較して、本実施形態のコンデンサ構造体40は、静電容量が2桁以上増大する。 For example, compared to the columnar body (or columnar pores) of a conventional capacitor structure is not formed at all, capacitor structure 40 of the present embodiment, the electrostatic capacity increases more than two orders of magnitude. 【0041】また本実施形態では、多数の円柱状細孔2 [0041] In the present embodiment, a number of cylindrical pores 2
2が規則的に形成してあることから、隣接する細孔22 Since 2 is formed regularly, adjacent pores 22
が接触することなく、誘電体薄膜24における表面積の増大効果が増大する。 There without contact, the effect of increasing the surface area of ​​the dielectric thin film 24 is increased. 【0042】本実施形態のコンデンサ構造体40は、チップ状コンデンサとして用いることができると共に、たとえば集積回路のキャパシタ素子などとしても利用することができる。 The capacitor structure 40 of the present embodiment, it is possible to use as a chip-shaped capacitor, for example, it can also be used as such as a capacitor element of an integrated circuit. 【0043】なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。 [0043] The present invention is not limited to the above embodiments and may be variously modified within the scope of the present invention. たとえば図6に示すように、前記第1実施形態において、図3(B)に示す第2電極18を形成した後、その表面を平坦化して、その上に、同様な手法により、図3(B)に示すコンデンサ構造体を積層させても良い。 For example, as shown in FIG. 6, in the first embodiment, after forming the second electrode 18 shown in FIG. 3 (B), the surface is flattened, thereon, obtained in the same procedure, 3 ( it may be stacked capacitor structure shown in B). すなわち、第2電極18の表面に、前記と同様な方法により、多数の円柱状体12を形成し、その上に、誘電体膜16を形成し、その上に、第3電極19を形成するのである。 That is, the surface of the second electrode 18, by the same as the method, to form a plurality of cylindrical bodies 12, thereon, a dielectric film 16, thereon, to form a third electrode 19 than is. 第3電極19は、第2電極18と同様にして形成され、同様な材質で構成される。 The third electrode 19 is formed in the same manner as the second electrode 18, composed of a same material. これらの工程を繰り返せば、図3(B)に示すコンデンサ構造体が二層以上に積層された積層型のコンデンサ構造体30 By repeating these steps, the capacitor structure 30 of the multilayer capacitor structure are stacked in two or more layers shown in FIG. 3 (B)
aを得ることができる。 It is possible to obtain a. あるいは、図7に示すように、 Alternatively, as shown in FIG. 7,
前記第2実施形態において、図5(B)に示す第2電極26を形成した後、その表面を平坦化して、その上に、 In the second embodiment, after forming the second electrode 26 shown in FIG. 5 (B), the surface is flattened, thereon,
同様な手法により、図5(B)に示すコンデンサ構造体を積層させても良い。 The same technique may be stacked capacitor structure shown in FIG. 5 (B). すなわち、第2電極26の表面に、前記と同様な方法により、多数の円柱状細孔22を形成し、その上に、誘電体膜24を形成し、その上に、 That is, the surface of the second electrode 26, by the same as the method, to form a plurality of cylindrical pores 22, thereon, a dielectric film 24, thereon,
第3電極27を形成するのである。 It is to form a third electrode 27. 第3電極27は、第2電極26と同様にして形成され、同様な材質で構成される。 The third electrode 27 is formed in the same manner as the second electrode 26, composed of a same material. これらの工程を繰り返せば、図5(B)に示すコンデンサ構造体が二層以上に積層された積層型のコンデンサ構造体40aを得ることができる。 By repeating these steps, it is possible to obtain a capacitor structure 40a of the multilayer capacitor structure are stacked in two or more layers as shown in FIG. 5 (B). また、本発明では、図3(B)に示すコンデンサ構造体と、図5(B) Further, in the present invention, a capacitor structure shown in FIG. 3 (B), FIG. 5 (B)
に示すコンデンサ構造体とを組み合わせて積層させても良い。 It may be laminated by combining a capacitor structure shown in. このような積層型のコンデンサ構造体によれば、 According to the capacitor structure such stacked,
積層数に応じて、コンデンサの静電容量を増大させることができる。 In accordance with the number of laminated layers, it is possible to increase the capacitance of the capacitor. 【0044】 【実施例】以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。 [0044] EXAMPLES Hereinafter, the present invention will be explained based on further detailed examples, but the present invention is not limited to these examples. 【0045】 実施例1まず、多孔質基板10aを形成した。 [0045] Example 1 First, to form a porous substrate 10a. 多孔質基板10a Porous substrate 10a
を形成するための条件は、次の通りである。 Conditions for forming the is as follows. 厚さ0.1 Thickness 0.1
mmのアルミニウム箔を用い、陽極酸化処理を行った。 An aluminum foil mm, was subjected to anodic oxidation treatment. 陽極酸化時の処理液としては、シュウ酸を用いた。 The treatment liquid during the anodization, using oxalic acid. 陽極酸化時の電圧は、40Vであった。 Voltage during anodization was 40V. 陽極酸化処理の結果、 Result of anodizing treatment,
アルミニウム箔に、内径が50nmで、ピッチLが30 Aluminum foil, an inner diameter of 50 nm, a pitch L is 30
0nmの貫通した多数の規則正しく配置された円柱状細孔が得られた。 Many regularly arranged cylindrical pores penetrating the 0nm was obtained. 円柱状細孔の配置は、隣接する3つの細孔の中心を結ぶ線がほぼ正三角形になる配置であった。 Arrangement of cylindrical pores were arranged a line connecting the centers of three pores adjacent is substantially equilateral triangle. 【0046】石英板からなる厚さ0.5mmの基板14の表面に、厚さ100nmの面状電極11を、Ptを用いたスパッタ法により全面に成膜した後、引き続き、多孔質基板を用いて、基板14の表面に、Ptを用いたスパッタ法により高さ500nmの柱状体12を規則正しく形成し、第1電極15を得た。 [0046] the surface of the substrate 14 with a thickness of 0.5mm made of a quartz plate, a planar electrode 11 having a thickness of 100 nm, was formed on the entire surface by a sputtering method using a Pt, subsequently, using a porous substrate Te, the surface of the substrate 14, the rods 12 of the height 500nm regularly formed by sputtering using a Pt, to give a first electrode 15. 【0047】その後、BiT(Bi(CH トリメチルビスマス、Ti(O・i−C テトライソプロポキシチタニウム)を用いたMOCVD法により、 [0047] Subsequently, by MOCVD using BiT (Bi (CH 3) 3 trimethyl bismuth, Ti (O · i-C 3 H 7) 4 tetraisopropoxy titanium),
柱状体12の外側を覆うように、第1電極15の表面に、誘電体薄膜16を成膜した。 So as to cover the outside of the rods 12, on the surface of the first electrode 15 was formed dielectric thin film 16. 誘電体薄膜16の厚みは、25nmであった。 The thickness of the dielectric thin film 16 was 25 nm. その後、各円柱状体12の外側を覆って埋め込むようように、第2電極18を、誘電体薄膜16の表面に形成した。 Thereafter, as bury over the outside of each cylindrical body 12, the second electrode 18 was formed on the surface of the dielectric film 16. 第2電極18は、面状電極11と同様な方法により成膜し、その材質も同じであった。 The second electrode 18 is formed in the same manner as the planar electrode 11, the material is also the same. 第2電極18の最終厚みは、200nmであり、その面積は、0.1×0.1mmであった。 The final thickness of the second electrode 18 is 200 nm, the area was 0.1 × 0.1 mm. 【0048】このようにして得られたコンデンサ構造体について、静電容量を測定したところ、530pFであった。 [0048] The thus obtained capacitor structure was measured for electrostatic capacity was 530PF. また、誘電損失は4%であった(測定条件:10 Further, the dielectric loss was 4% (measurement condition: 10
kHz、0.02V)。 kHz, 0.02V). 【0049】 【発明の効果】以上説明してきたように、本発明によれば、特に小型で大容量のコンデンサ構造体およびその製造方法を提供することができる。 [0049] As has been described in the foregoing, according to the present invention, it is possible to particularly provide a capacitor structure and a manufacturing method of a small size and large capacity.

【図面の簡単な説明】 【図1】 図1は本発明の一実施形態に係るコンデンサ構造体の製造方法に用いる細孔形成用基板の要部斜視図である。 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a main portion of the pore-forming substrate used in the production method of a capacitor structure according to an embodiment of the present invention. 【図2】 図2は細孔形成用基板に形成してある柱状細孔の平面図である。 Figure 2 is a plan view of a columnar pores is formed on the pore-forming substrate. 【図3】 図3(A)および図3(B)は本発明の一実施形態に係るコンデンサ構造体の製造過程を示す要部断面図である。 [3] FIG. 3 (A) and FIG. 3 (B) is a fragmentary cross-sectional views illustrating the steps of manufacturing the capacitor structure according to an embodiment of the present invention. 【図4】 図4は図3(B)に示す柱状体の平面図である。 Figure 4 is a plan view of the columnar body shown in Figure 3 (B). 【図5】 図5(A)および図5(B)は本発明の他の実施形態に係るコンデンサ構造体の製造過程を示す要部断面図である。 [5] FIGS. 5 (A) and 5 (B) is a fragmentary cross-sectional view showing a manufacturing process of a capacitor structure according to another embodiment of the present invention. 【図6】 図6は本発明の他の実施形態に係るコンデンサ構造体の要部断面図である。 Figure 6 is a fragmentary cross-sectional view of a capacitor structure according to another embodiment of the present invention. 【図7】 図7は本発明のさらにその他の実施形態に係るコンデンサ構造体の要部断面図である。 Figure 7 is a fragmentary cross-sectional view of a capacitor structure according to still another embodiment of the present invention. 【符号の説明】 2… Al基板(細孔形成用基板) 6… 円柱状細孔10a… 多孔質基板11,23… 面状電極12… 円柱状体14… コンデンサ用基板15,20… 第1電極16,24… 誘電体薄膜18,26… 第2電極19,27… 第3電極22… 円柱状細孔30,30a,40,40a… コンデンサ構造体 [Description of Reference Numerals] 2 ... Al substrate (pore forming substrate) 6 ... cylindrical pores 10a ... porous substrate 11, 23 ... planar electrodes 12 ... cylindrical body 14 ... substrate capacitor 15, 20 ... first electrodes 16, 24 ... dielectric thin film 18, 26 ... second electrode 19 and 27 ... third electrode 22 ... columnar pores 30, 30a, 40, 40a ... capacitor structure

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板を形成する工程と、 前記多孔質基板をマスクとして用いて薄膜成膜処理を行い、コンデンサ用基板の表面に、それぞれの外径が数n And Claims 1. A pore forming substrate by anodizing, each inner diameter forming a porous substrate a number of columnar pores of several hundred nm are regularly arranged several nm a step of, said porous substrate performs the thin film formation process using as a mask, the surface of the substrate capacitor, number the outer diameters n
    mから数百nmの多数の柱状体が規則的に配列された第1電極を形成する工程と、 前記柱状体の外側を覆うように、前記第1電極の表面に、誘電体薄膜を形成する工程と、 前記柱状体の外側を覆うように、前記誘電体薄膜の表面に第2電極を形成する工程とを有するコンデンサ構造体の製造方法。 A step of a number of the columnar body of a few hundred nm to form a first electrode which is regularly arranged from m, so as to cover the outer side of the columnar body, the surface of the first electrode, forming a dielectric thin film step and, so as to cover the outer side of the columnar body, method of manufacturing the capacitor structure and a step of forming a second electrode on a surface of the dielectric film. 【請求項2】 前記誘電体薄膜を、化学気相析出法により形成することを特徴とする請求項1に記載のコンデンサ構造体の製造方法。 Wherein the dielectric thin film, method of manufacturing the capacitor structure according to claim 1, characterized in that formed by a chemical vapor deposition method. 【請求項3】 細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板をマスクとして用いて薄膜成膜処理を行い、コンデンサ用基板の表面に、それぞれの外径が数nmから数百nmの多数の柱状体が規則的に形成された第1電極と、 前記柱状体の外側を覆うように、前記第1電極の表面に形成された誘電体薄膜と、 前記柱状体の外側を覆うように、前記誘電体薄膜の表面に形成された第2電極と、 を有するコンデンサ構造体。 3. A pore forming substrate anodized film formed by using each of the inner diameter of the porous substrate which many columnar pores of several hundred nm are regularly arranged from several nm as a mask performs processing, on the surface of the substrate capacitor, so as to cover the first electrode a large number of columnar bodies of a few hundred nm the outer diameters from a few nm is formed regularly, the outer side of the columnar body, the a dielectric thin film formed on the surface of the first electrode, so as to cover the outer side of the columnar body, a capacitor structure having a second electrode formed on the surface of the dielectric film. 【請求項4】 前記誘電体薄膜の比誘電率が100以上であることを特徴とする請求項1に記載のコンデンサ構造体。 4. The capacitor structure of claim 1, the dielectric constant of the dielectric thin film is characterized in that 100 or more. 【請求項5】 請求項3または4に記載のコンデンサ構造体を具備するチップ状コンデンサ。 5. A chip-type capacitors having a capacitor structure according to claim 3 or 4. 【請求項6】 細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板を形成する工程と、 前記多孔質基板をマスクとして用いてエッチング処理を行い、コンデンサ用基板の表面に、それぞれの外径が数nmから数百nmの多数の柱状細孔が規則的に配列された第1電極を形成する工程と、 前記柱状細孔の内部に入り込むように、前記第1電極の表面に、誘電体薄膜を形成する工程と、 前記柱状細孔の内部に入り込むように、前記誘電体薄膜の表面に、第2電極を形成する工程とを有するコンデンサ構造体の製造方法。 6. The pore-forming substrate by anodizing the steps of each of the inner diameter to form a porous substrate having a large number of columnar pores of several hundred nm are regularly arranged several nm, the porous process using the quality substrate as a mask was etched to form a first electrode on the surface of the substrate capacitor, a large number of columnar pores of several hundred nm each outer diameter of several nm are regularly arranged If, in such a manner as to enter the inside of the columnar pores on the surface of the first electrode, forming a dielectric thin film, so as to enter the interior of the columnar pores on the surface of the dielectric film, the method of manufacturing the capacitor structure and a step of forming a second electrode. 【請求項7】 前記誘電体薄膜を、化学気相析出法により形成することを特徴とする請求項6に記載のコンデンサ構造体の製造方法。 7. the dielectric thin film, method of manufacturing the capacitor structure according to claim 6, characterized in that formed by a chemical vapor deposition method. 【請求項8】 細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板をマスクとして用いてエッチング処理を行い、コンデンサ用基板の表面に、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に形成された第1電極と、 前記柱状細孔の内部に入り込むように、前記第1電極の表面に形成された誘電体薄膜と、 前記柱状細孔の内部に入り込むように、前記誘電体薄膜の表面に形成された第2電極と、 を有するコンデンサ構造体。 8. The pore-forming substrate is anodized, an etching process using a number of porous substrate on which the columnar pores are regularly arranged hundreds nm each having an inner diameter of from several nm as a mask carried on the surface of the substrate capacitor, a first electrode numerous columnar pores of several hundred nm each inner diameter of several nm are formed regularly, so as to enter the interior of the columnar pores, said first a dielectric thin film formed on the surface of the first electrode, so as to enter the interior of the columnar pores, a capacitor structure having a second electrode formed on the surface of the dielectric film. 【請求項9】 前記誘電体薄膜の比誘電率が100以上であることを特徴とする請求項8に記載のコンデンサ構造体。 9. capacitor structure of claim 8, the dielectric constant of the dielectric thin film is characterized in that 100 or more. 【請求項10】 請求項8または9に記載のコンデンサ構造体を具備するチップ状コンデンサ。 10. A chip-shaped capacitor having a capacitor structure according to claim 8 or 9. 【請求項11】 細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板を形成する工程と、 前記多孔質基板をマスクとして用いて薄膜成膜処理を行い、コンデンサ用基板の表面に、それぞれの外径が数n 11. The pore-forming substrate by anodizing the steps of each of the inner diameter to form a porous substrate having a large number of columnar pores of several hundred nm are regularly arranged several nm, the porous performs thin-film-forming process using the quality substrate as a mask, the surface of the substrate capacitors, the outer diameters of several n
    mから数百nmの多数の第1柱状体が規則的に配列された第1電極を形成する工程と、 前記第1柱状体の外側を覆うように、前記第1電極の表面に、第1誘電体薄膜を形成する工程と、 前記第1柱状体の外側を覆うように、前記第1誘電体薄膜の表面に第2電極を形成する工程と、 前記多孔質基板をマスクとして用いて薄膜成膜処理を行い、前記第2電極の表面に、それぞれの外径が数nmから数百nmの多数の第2柱状体を規則的に形成する工程と、 前記第2柱状体の外側を覆うように、前記第2電極の表面に、第2誘電体薄膜を形成する工程と、 前記第2柱状体の外側を覆うように、前記第2誘電体薄膜の表面に第3電極を形成する工程と、 を有するコンデンサ構造体の製造方法。 A step of a number of first columnar body of a few hundred nm to form a first electrode which is regularly arranged from m, so as to cover the outer side of the first columnar body, the surface of the first electrode, the first forming a dielectric thin film, so as to cover the outer side of the first columnar body, and forming a second electrode on the first dielectric surface of the thin film, the thin film formed using the porous substrate as a mask performs membrane treatment, the surface of the second electrode, a step of the outer diameters are regularly formed a plurality of second columnar body hundreds nm from a few nm, to cover the outer side of the second columnar body to, to the surface of the second electrode, forming a second dielectric thin film such that said second cover the outside of the columnar body, and forming a third electrode on the second dielectric surface of the thin film the method of manufacturing a capacitor structure having a. 【請求項12】 細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板をマスクとして用いて薄膜成膜処理を行い、コンデンサ用基板の表面に、それぞれの外径が数nmから数百nmの多数の第1柱状体が規則的に形成された第1電極と、 前記第1柱状体の外側を覆うように、前記第1電極の表面に形成された第1誘電体薄膜と、 前記第1柱状体の外側を覆うように、前記第1誘電体薄膜の表面に形成された第2電極と、 前記多孔質基板をマスクとして用いて薄膜成膜処理を行い、前記第2電極の表面に規則的に形成され、それぞれの外径が数nmから数百nmの多数の第2柱状体と、 前記第2柱状体の外側を覆うように、前記第2電極の表面に形成された第2誘電体薄 12. pore forming substrate anodized film formed by using each of the inner diameter of the porous substrate which many columnar pores of several hundred nm are regularly arranged from several nm as a mask performs processing, on the surface of the substrate capacitor, covers a large number of first columnar body hundreds nm each outer diameter of several nm and a first electrode formed regularly, the outer side of the first columnar body as described above, the first dielectric thin film formed on the surface of the first electrode, so as to cover the outer side of the first pillar, and a second electrode formed on the first dielectric surface of the thin film, the performs thin-film-forming process using the porous substrate as a mask, the regularly formed on the surface of the second electrode, a plurality of the second columnar bodies of a few hundred nm the outer diameters from a few nm, the second so as to cover the outside of the second columnar body, a second dielectric thin formed on the surface of the second electrode と、 前記第2柱状体の外側を覆うように、前記第2誘電体薄膜の表面に形成された第3電極と、 を有するコンデンサ構造体。 When the as second cover the outside of the columnar body, a capacitor structure having a third electrode formed on the second dielectric surface of the thin film. 【請求項13】 細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板を形成する工程と、 前記多孔質基板をマスクとして用いてエッチング処理を行い、コンデンサ用基板の表面に、それぞれの外径が数nmから数百nmの多数の第1柱状細孔が規則的に配列された第1電極を形成する工程と、 前記第1柱状細孔の内部に入り込むように、前記第1電極の表面に、第1誘電体薄膜を形成する工程と、 前記第1柱状細孔の内部に入り込むように、前記第1誘電体薄膜の表面に、第2電極を形成する工程と、 前記多孔質基板をマスクとして用いてエッチング処理を行い、前記第2電極の表面に、それぞれの外径が数nm 13. The pore-forming substrate by anodizing the steps of each of the inner diameter to form a porous substrate having a large number of columnar pores of several hundred nm are regularly arranged several nm, the porous was etched by using the quality substrate as a mask, forming a first electrode on the surface of the substrate capacitor, a number of first columnar pores of several hundred nm each outer diameter of several nm are regularly arranged a step of, so as to enter the interior of the first columnar pores on the surface of the first electrode, forming a first dielectric thin film, so as to enter the interior of the first columnar pores, wherein the surface of the first dielectric film, forming a second electrode, the etched process using a porous substrate as a mask, the surface of the second electrode, each of the outer diameter of several nm
    から数百nmの多数の第2柱状細孔を規則的に形成する工程と、 前記第2柱状細孔の内部に入り込むように、前記第2電極の表面に、第2誘電体薄膜を形成する工程と、 前記第2柱状細孔の内部に入り込むように、前記第2誘電体薄膜の表面に、第3電極を形成する工程と、 を有するコンデンサ構造体の製造方法。 A step of the plurality of second columnar pores of several hundred nm to regularly formed from, so as to enter the interior of the second columnar pores on the surface of the second electrode, forming a second dielectric thin film process and the like enters the inside of the second columnar pores, said the second dielectric surface of the thin film, method of manufacturing the capacitor structure and a step of forming a third electrode. 【請求項14】 細孔形成用基板を陽極酸化して、それぞれの内径が数nmから数百nmの多数の柱状細孔が規則的に配列された多孔質基板をマスクとして用いてエッチング処理を行い、コンデンサ用基板の表面に、それぞれの内径が数nmから数百nmの多数の第1柱状細孔が規則的に形成された第1電極と、 前記第1柱状細孔の内部に入り込むように、前記第1電極の表面に形成された第1誘電体薄膜と、 前記第1柱状細孔の内部に入り込むように、前記第1誘電体薄膜の表面に形成された第2電極と、 前記多孔質基板をマスクとして用いてエッチング処理を行い、前記第2電極の表面に規則的に形成され、それぞれの内径が数nmから数百nmの多数の第2柱状細孔と、 前記第2柱状細孔の内部に入り込むように、前記第2電極の表 14. The pore-forming substrate is anodized, an etching process using a number of porous substrate on which the columnar pores are regularly arranged hundreds nm each having an inner diameter of from several nm as a mask carried on the surface of the substrate capacitor, a first electrode a plurality of first columnar pores of several hundred nm each inner diameter of several nm are formed regularly, so entering the interior of the first columnar pores on the first dielectric thin film formed on the surface of the first electrode, so as to enter the interior of the first columnar pores, and a second electrode formed on the first dielectric surface of the thin film, the was etched using a porous substrate as a mask, the second electrode surface regularly formed on the, the plurality of second columnar pores each having an inner diameter of several hundred nm from several nm, the second columnar so as to enter the interior of the pores, the table of the second electrode に形成された第2誘電体薄膜と、 前記第2柱状細孔の内部に入り込むように、前記第2誘電体薄膜の表面に形成された第3電極と、 を有するコンデンサ構造体。 A second dielectric thin film formed on the second so as to enter the interior of the columnar pore, capacitor structure having a third electrode formed on the second dielectric surface of the thin film.
JP2002047958A 2002-02-25 2002-02-25 Capacitor structure and manufacturing method of the same Pending JP2003249417A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002047958A JP2003249417A (en) 2002-02-25 2002-02-25 Capacitor structure and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002047958A JP2003249417A (en) 2002-02-25 2002-02-25 Capacitor structure and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2003249417A true true JP2003249417A (en) 2003-09-05

Family

ID=28660882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002047958A Pending JP2003249417A (en) 2002-02-25 2002-02-25 Capacitor structure and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2003249417A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153618A (en) * 2006-11-24 2008-07-03 Taiyo Yuden Co Ltd Capacitor, and method of manufacturing the capacitor
JP2009076850A (en) * 2007-06-14 2009-04-09 Taiyo Yuden Co Ltd Capacitor and manufacturing method thereof
JP2009088034A (en) * 2007-09-27 2009-04-23 Taiyo Yuden Co Ltd Capacitor and its manufacturing method
US7903387B2 (en) 2007-08-20 2011-03-08 Taiyo Yuden Co., Ltd. Capacitor having microstructures
WO2011105312A1 (en) * 2010-02-25 2011-09-01 太陽誘電株式会社 Capacitor and method of manufacturing thereof
US8027145B2 (en) 2007-07-30 2011-09-27 Taiyo Yuden Co., Ltd Capacitor element and method of manufacturing capacitor element
EP2396817A1 (en) * 2009-02-12 2011-12-21 Laor Consulting LLC Sintered and nanopore electric capacitor, electrochemical capacitor and battery and method of making the same
JP2012523117A (en) * 2009-04-01 2012-09-27 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ All electronic battery having electrodes with increased surface area
US8385046B2 (en) * 2006-11-01 2013-02-26 The Arizona Board Regents Nano scale digitated capacitor
US8531816B2 (en) 2011-03-17 2013-09-10 Taiyo Yuden Co., Ltd Capacitor element and capacitor device having the same
US8837111B2 (en) 2011-03-17 2014-09-16 Taiyo Yuden Co., Ltd. Capacitor element and capacitor device having the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385046B2 (en) * 2006-11-01 2013-02-26 The Arizona Board Regents Nano scale digitated capacitor
JP2008153618A (en) * 2006-11-24 2008-07-03 Taiyo Yuden Co Ltd Capacitor, and method of manufacturing the capacitor
JP2009076850A (en) * 2007-06-14 2009-04-09 Taiyo Yuden Co Ltd Capacitor and manufacturing method thereof
US8134826B2 (en) 2007-06-14 2012-03-13 Taiyo Yuden Co., Ltd. Capacitor and method of manufacturing the same
US8027145B2 (en) 2007-07-30 2011-09-27 Taiyo Yuden Co., Ltd Capacitor element and method of manufacturing capacitor element
US7903387B2 (en) 2007-08-20 2011-03-08 Taiyo Yuden Co., Ltd. Capacitor having microstructures
US8555474B2 (en) 2007-09-27 2013-10-15 Taiyo Yuden Co., Ltd. Method of manufacturing capacitor element
US8023249B2 (en) 2007-09-27 2011-09-20 Taiyo Yuden Co., Ltd Capacitor and method of manufacturing the same
JP2009088034A (en) * 2007-09-27 2009-04-23 Taiyo Yuden Co Ltd Capacitor and its manufacturing method
JP4493686B2 (en) * 2007-09-27 2010-06-30 太陽誘電株式会社 Capacitor and method of manufacturing the same
EP2396817A4 (en) * 2009-02-12 2014-08-20 Laor Consulting Llc Sintered and nanopore electric capacitor, electrochemical capacitor and battery and method of making the same
EP2396817A1 (en) * 2009-02-12 2011-12-21 Laor Consulting LLC Sintered and nanopore electric capacitor, electrochemical capacitor and battery and method of making the same
JP2012523117A (en) * 2009-04-01 2012-09-27 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ All electronic battery having electrodes with increased surface area
JP2011176245A (en) * 2010-02-25 2011-09-08 Taiyo Yuden Co Ltd Capacitor and method of manufacturing the same
US8767374B2 (en) 2010-02-25 2014-07-01 Taiyo Yuden Co., Ltd. Capacitors and method for manufacturing the same
WO2011105312A1 (en) * 2010-02-25 2011-09-01 太陽誘電株式会社 Capacitor and method of manufacturing thereof
US8531816B2 (en) 2011-03-17 2013-09-10 Taiyo Yuden Co., Ltd Capacitor element and capacitor device having the same
US8837111B2 (en) 2011-03-17 2014-09-16 Taiyo Yuden Co., Ltd. Capacitor element and capacitor device having the same

Similar Documents

Publication Publication Date Title
US6410954B1 (en) Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US20070268739A1 (en) Nanowire memory device and method of manufacturing the same
US6464853B1 (en) Method of producing structure having narrow pores by anodizing
US20050095780A1 (en) Method for fabricating memory cells and memory cell array
US6100574A (en) Capacitors in integrated circuits
US5757612A (en) Structure and fabrication method for non-planar memory elements
US5898982A (en) Thin film capacitors
JP2000031387A (en) Manufacture of dielectric thin film capacitor
JP2009088034A (en) Capacitor and its manufacturing method
JPH0878283A (en) Thin film capacitor
US20030104638A1 (en) Method of fabricating capacitor of semiconductor device
US6025652A (en) Semiconductor device and method of producing same
WO2001099163A2 (en) Multiplayer pillar arry capacitor structure for deep -sub-micron cmos
US20030179521A1 (en) Electronic microcomponent incorporating a capacitive structure and fabrication process
US6242321B1 (en) Structure and fabrication method for non-planar memory elements
US7903387B2 (en) Capacitor having microstructures
US20090141426A1 (en) Thin film multi-layered ceramic capacitor and method of fabricating the same
JP2004152796A (en) Semiconductor device and its manufacturing method
JP2003264246A (en) Capacitor of semiconductor device and its fabricating method
JPH06140737A (en) Circuit board
JP2006165380A (en) Variable capacitor
US20030151879A1 (en) Capacitive micro-electro-mechanical switch and method of manufacturing the same
US6975500B2 (en) Capacitor having improved electrodes
JP2009130188A (en) Fabrication process of memory device
US20090154054A1 (en) Capacitor and method of manufacturing the same