JP2004296535A - 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 - Google Patents
半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 Download PDFInfo
- Publication number
- JP2004296535A JP2004296535A JP2003083646A JP2003083646A JP2004296535A JP 2004296535 A JP2004296535 A JP 2004296535A JP 2003083646 A JP2003083646 A JP 2003083646A JP 2003083646 A JP2003083646 A JP 2003083646A JP 2004296535 A JP2004296535 A JP 2004296535A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- hole
- insulating film
- hydrogen
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】スタック構造においても配線抵抗の増大を防止できる信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】下地面（１１４）上に形成された層間絶縁膜（１１７、１２４）に設けられた貫通孔（Ｈ４）内に、ガス成分の拡散を防止する導電性を有する第１バリア層（１３１、１３２）が設けられており、下地面（１１４）と層間絶縁膜との界面であって貫通孔（Ｈ４）の外部に、ガス成分の拡散を防止する絶縁性を有する第２バリア層（１１６）が設けられていることを特徴とする。
【選択図】 図１
【解決手段】下地面（１１４）上に形成された層間絶縁膜（１１７、１２４）に設けられた貫通孔（Ｈ４）内に、ガス成分の拡散を防止する導電性を有する第１バリア層（１３１、１３２）が設けられており、下地面（１１４）と層間絶縁膜との界面であって貫通孔（Ｈ４）の外部に、ガス成分の拡散を防止する絶縁性を有する第２バリア層（１１６）が設けられていることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリに係り、メモリセル面積が小さい高密度集積化に適する強誘電体メモリの構造及びその製造方法に関する。
【０００２】
【従来の技術】
強誘電体メモリはＳＲＡＭに匹敵する書き込み速度や多数回の書き換え可能回数等の特徴を有し、フラッシュＥＥＰＲＯＭに続く次世代の不揮発性メモリとして注目されている。メモリセルの集積度を上げるためは、１Ｔ１Ｃ型といわれるようにトランジスタの直上に強誘電体キャパシタを形成したスタック構造が好ましいとされている。異なる階層で交差するビット線とワード線とを縦方向で接続するためにはタングステンプラグがよく用いられている。
【０００３】
タングステンプラグを形成する際、タングステン（Ｗ）の堆積時に使用されるＷＦ６からフッ素（Ｆ）を取り除くため、還元剤として水素（Ｈ２）が用いられる。この水素が強誘電体キャパシタ中の強誘電体中に拡散すると、強誘電体層中の残留分極特性が極端に劣化し、メモリ保持機能を示さなくなる。このため従来からこの水素による強誘電体の劣化を防ぐ技術が開発されてきた。例えば、特開２００２−１４１４８２号公報には、タングステンプラグの内面に水素の透過を阻止する水素バリア層を設けてからタングステンを充填する技術が開示されている（特許文献１）。水素バリア層によりタングステンプラグ形成時における強誘電体の劣化を防ぐことができるようになっていた。
【０００４】
【特許文献１】
特開２００２−１４１４８２号公報
【発明が解決しようとする課題】
しかしながら、スタック構造の強誘電体メモリではタングステンプラグのさらに上層に絶縁膜を形成したりもう一つの強誘電体キャパシタを設けて酸素アニールしたりすることがあるため、今度は酸素が回り込んでタングステンプラグに悪影響を与える場合があった。すなわちタングステンは非常に酸化され易く、酸化されると高抵抗化し導通路としての作用を果たさなくなってしまう。
【０００５】
そこで本発明は、スタック構造においても配線抵抗の増大を防止できる信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明は、下地面上に形成された層間絶縁膜に設けられた貫通孔内に、ガス成分の拡散を防止する導電性を有する第１バリア層が設けられており、下地面と層間絶縁膜との界面であって貫通孔の外部に、ガス成分の拡散を防止する絶縁性を有する第２バリア層が設けられていることを特徴とする。
【０００７】
上記構成によれば、第１バリア層が導電性を有するためスタック構造における電気伝導は第１バリア層及びそれに接する下地面との間で確保できる。一方、上層側から侵入してくるガス成分は導電路である貫通孔については当該第１バリア層部分で阻止されるし、導電路とはなっていない貫通孔以外の部分については第２バリア層が阻止される。したがってガス成分が下地面以下に透過していく途を悉く遮断するので、ガス成分が下地面の下層側に影響を与えることを効果的に防止できる。
【０００８】
ここで本発明において「層間絶縁膜」はその種類を問わないが、半導体装置の配線や半導体、強誘電体間を埋めるべく形成される膜一般をいい、単層であるか複数層であるかを問わない。
【０００９】
「下地面」とは、当該層構造が形成される下地となる面であり、ガス成分が浸透していくと不具合を生ずるような層構造が形成されている場合を含む。例えば強誘電体メモリにおいて下地面は、強誘電体キャパシタの一部となる。
【００１０】
「貫通孔」は積層方向に配置される素子や配線間を接続するために設けられるコンタクトホールであり、貫通孔であるがその形状に限定は無い。
【００１１】
「ガス成分」は気体であって特にいずれかの層構造に影響を与えうる場合に意味がある。このようなガス成分としては、例えば酸素や水素が考えられる。
【００１２】
本発明は、下地面上に形成された、貫通孔を有する層間絶縁膜と、少なくとも貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第１酸素バリア層と、貫通孔内に充填された導電物と、を備えたことを特徴とする。
【００１３】
上記構造によれば、酸素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば上層の形成過程で酸素が発生したとしてもその酸素が下層側に移動することを防止できる。したがって下地面の下層に酸素によって特性悪化するような層が存在していても障害を生じない。
【００１４】
ここで本発明において、「底面」とは下層側の開口面をいう。
【００１５】
また「酸素バリア層」は酸素の通過を阻止しうる構造の層を意味するが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。この他、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等も酸素バリア層として利用可能である。
【００１６】
「導電物」は、電気伝導性があって微細形状の貫通孔に充填可能な物質であればよく、金属、例えばタングステンやアルミニウム、これらの合金が用いることができる。特にタングステンはアスペクト比（開口径に対する厚み）が大きい孔にも充填できるため高密度化する半導体装置におけるコンタクトホールの充填材として適する。タングステンは酸化されやすいという特性があるが、本発明によれば、酸素バリア層が効果的に酸化を遮断するので、タングステンの酸化を防ぐことが出来る。
【００１７】
ここで、少なくとも前記貫通孔壁面及び底面と前記第１酸素バリア層との間、または、前記第１酸素バリア層と前記導電物との間、の少なくとも一方に形成される、水素の拡散を防止する導電性を有する第１水素バリア層をさらに備えることは好ましい。
【００１８】
上記構造によれば、水素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えば導電物の形成過程で水素が発生したとしてもその水素が下層側に移動することを防止できる。したがって下地面の下層に水素によって特性悪化するような層が存在していても障害を生じない。
【００１９】
ここで「水素バリア層」は水素の通過を阻止しうる構造の層を意味するが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては所定の金属酸化物や金属（Ｍ）−Ｓｉ−Ｎという組成において金属がＩｒ，Ｐｔ，Ｒｕ，Ｒｅ，Ｎｉ，Ｃｏ，またはＭｏである組成物がよく、特にＩｒＯｘ、ＩｒＳｉＮ、ＰｔＳｉＮが緻密な構造を有しており効果的に水素の通過を阻止するために好ましい。
【００２０】
ここで下地面と層間絶縁膜との間であって貫通孔の外側を囲んで形成された絶縁性を有する第２水素バリア層をさらに備えていてもよい。当該構造によれば、貫通孔の周囲においても導電性はないものの水素バリアが水素の透過を阻止するので、上層と下層との水素の流通を悉く阻止可能である。
【００２１】
なお絶縁性を有する水素バリア層としては、金属（Ｍ）―Ｏｘで表される金属酸化物、例えばＡｌＯｘやＴｉＯｘが挙げられる。
【００２２】
ここで下地面と層間絶縁膜との間であって貫通孔の外側を囲んで形成された絶縁性を有する第２酸素バリア層をさらに備えることは好ましい。当該構造によれば、貫通孔の周囲においても導電性はないものの酸素バリアが酸素の透過を阻止するので、上層と下層との酸素の流通を悉く阻止可能である。
【００２３】
なお絶縁性を有する酸素バリア層としては、金属（Ｍ）―Ｏｘで表される金属酸化物、例えばＡｌＯｘやＴｉＯｘが挙げられる。
【００２４】
本発明は、下地面上に形成された層間絶縁膜に貫通孔を設ける工程と、少なくとも貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第１酸素バリア層を形成する工程と、貫通孔内に導電物を充填する工程と、を備えたことを特徴とする。
【００２５】
上記工程によれば、酸素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば上層の形成過程で酸素が発生したとしてもその酸素が下層側に移動することを防止できる。したがって下地面の下層に酸素によって特性悪化するような層が存在していても障害を生じない。
【００２６】
ここで、少なくとも貫通孔壁面及び底面と第１酸素バリア層との界面、または、第１酸素バリア層と導電物との界面の少なくとも一方に、水素の拡散を防止する導電性を有する第１水素バリア層を形成する工程とをさらに備えることは好ましい。
【００２７】
上記工程によれば、水素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えば導電物の形成過程で水素が発生したとしてもその水素が下層側に移動することを防止できる。したがって下地面の下層に水素によって特性悪化するような層が存在していても障害を生じない。
【００２８】
ここで、下地面と層間絶縁膜との界面に絶縁性を有する第２酸素バリア層を形成する工程をさらに備え、層間絶縁膜に貫通孔を設ける工程では、当該第２酸素バリア層に連通させて貫通孔を形成することは好ましい。当該構造によれば、貫通孔の周囲においても導電性はないものの酸素バリアが酸素の透過を阻止するので、上層と下層との酸素の流通を悉く阻止可能である。
【００２９】
ここで、下地面と層間絶縁膜との界面に絶縁性を有する第２水素バリア層を形成する工程をさらに備え、層間絶縁膜に貫通孔を設ける工程では、当該第２水素バリア層に連通させて貫通孔を形成することは好ましい。当該工程によれば、貫通孔の周囲においても導電性はないものの水素バリアが水素の透過を阻止するので、上層と下層との水素の流通を悉く阻止可能である。
【００３０】
本発明は、下地面が強誘電体キャパシタの一部によって形成されている、本発明の半導体装置を備えた強誘電体メモリでもあり、本発明の半導体装置の製造方法によって形成された強誘電体メモリでもある。また本発明はこれらの強誘電体メモリを備えた電子機器でもある。
【００３１】
当該構成によれば、半導体装置や強誘電体メモリ、電子機器は、本発明の層構造を備えているので、水素による強誘電体の劣化を生ずることがなく、信頼性が高い。
【００３２】
ここで「電子機器」とは、本発明に係る半導体装置または強誘電体メモリを備えた一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、上記表示装置を備えるパーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００３３】
なお、強誘電体キャパシタを構成する上部電極または下部電極の少なくとも一方に導電性を有する第３酸素バリア層を備えていることはさらに好ましい。当該構造によれば、第３酸素バリア層が強誘電体キャパシタに密着しているので、強誘電体層の熱処理によって発生し外部に拡散する酸素を阻止しうる。
【００３４】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
【００３５】
（第１実施形態）
本発明の第１実施形態は、本発明の半導体装置としての構造を備える強誘電体メモリであり、本発明の半導体装置の製造方法で製造されるものでもある。
【００３６】
図１に、本第１実施形態における強誘電体メモリのメモリセル層構造を示す。構造上、強誘電体メモリはメモリセルに含まれるトランジスタ及び強誘電体キャパシタの数によって幾つかの形式に分けられる。特に、本発明はトランジスタと強誘電体キャパシタとが積層構造になった１Ｔ１Ｃや１Ｔ２Ｃ等の構造に有効であるが、図１は本発明の特徴を示すための層構造の例示に過ぎず、メモリの構造を限定するものではない。
【００３７】
図１に示すように、本強誘電体メモリ１ａは、半導体素子形成のためシリコン等からなる基板１００上にトランジスタＴが形成されている。トランジスタ間は素子分離層１０１によって分離されている。基板１００にはトランジスタのソース・ドレイン領域となる拡散領域１０２が形成されており、そのチャネル領域の上にはゲート絶縁膜１０３を介して側壁１０４に囲まれ、ポリシリコンやＳｉＷ等からなるゲート電極１０５が形成されている。ゲート電極１０５はメモリセルアレイにおけるワード線Ｗを構成するものである。
【００３８】
基板１００上には、第１層間絶縁膜１０６が形成されており、第２層間絶縁膜１１７から連通してスルーホールＨ１及びＨ３が形成されている。スルーホールＨ１及びＨ２には、第１酸素バリア層１２１及び１２３に囲まれた配線層１２２が形成され、プレート線を構成している。
【００３９】
第１層間絶縁膜１０６上部には強誘電体キャパシタＣが形成されている。強誘電体キャパシタＣの下層には第２酸素バリア層１１０が形成されており、上層には第３酸素バリア層１１４が形成されている。強誘電体キャパシタＣは下部電極１１１、強誘電体層１１２、及び上部電極１１３で構成されている。第１層間絶縁膜１０６と第３酸素バリア層１１４の上に第１水素バリア層１１６が全面的に形成されている。第１水素バリア層１１６の上には第２層間絶縁膜１１７が形成されている。
【００４０】
第２層間絶縁膜のうち強誘電体キャパシタＣの上部電極１１３まで直接貫通してスルーホールＨ４が形成されている。また下部電極１１１にまで貫通してスルーホールＨ２が形成されており、配線層１２２が接続されている。また配線層１２２にまで届くスルーホールＨ５も設けられている。
【００４１】
スルーホールＨ４の壁面及び底面には第４酸素バリア層１３１、第２水素バリア層１３２が形成され、内部には第２導電物１３３が充填されている。また第２層間絶縁膜１１７には配線層１２２まで貫通してスルーホールＨ５が形成されている。
【００４２】
第２層間絶縁膜上にはワード線１０５に略直交してビット線Ｂに相当する配線層１４２が敷設されており、その表面に第５酸素バリア層１４１及び第６酸素バリア層１４３が形成されている。当該ビット線ＢはスルーホールＨ４を介して強誘電体キャパシタＣの上部電極１１３と電気的に接続し、配線層１２２と電気的に接続している。
【００４３】
さらに本発明に係る個々の層について具体的に説明する。基板１００及びトランジスタＴに関する構造については公知の層構造が適用できる。
【００４４】
第１層間絶縁膜１０６は、ＳｉＯ２等によって構成されている。その厚みは、強誘電体メモリのスタック構造において、製造上、熱処理が行われる強誘電体キャパシタと離しておくべき距離に応じて定める。あまりに薄いと強誘電体キャパシタ形成時の熱処理によってトランジスタに悪影響があり、あまりに厚いとタングステンプラグであっても完全な導通を確保することが難しくなるからである。
【００４５】
第１酸素バリア層１２１及び１２３はＴｉＮ等で構成されており、配線層１２２と絶縁膜との密着性を向上させる密着層としても作用している。配線層１２２は、導電性を有し製造しやすい通常の配線材料、例えばＡｌＣｕが利用される。
【００４６】
強誘電体キャパシタＣの下層及び上層に設けられている第２酸素バリア層１１０及び第３酸素バリア層１１４は、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。
【００４７】
強誘電体キャパシタＣは公知の層構造である。例えば、上部電極１１１や下部電極１１３は信頼性の高い金属材料、例えば白金（Ｐｔ）やイリジウム（Ｉｒ）で形成されるが、密着性等を考慮しＴｉとの多層構造を有していてもよい。強誘電体層１１２は、メモリとして適する分極特性を有する強誘電体セラミックス材料で構成されており、例えばチタン酸ジルコン酸鉛（ＰＺＴ）、ストロンチウムビスマスタンタレート（ＳＢＴ）、ビスマスタイタネート（ＢＩＴ）等、高い残留分極量を示す材料を利用可能である。
【００４８】
第１水素バリア層１１６は本発明に係り、絶縁性を有し、強誘電体キャパシタＣをカバーし第１層間絶縁膜１０６と第２層間絶縁膜１１７との界面を覆うように形成されている。当該水素バリア層はスルーホールＨ４の形成に用いられるタングステン等の導電物の生成時に発生する水素によって強誘電体キャパシタＣの強誘電体材料が還元され残留分極特性が変化することを防止する。絶縁性を有する水素バリア層としては、金属（Ｍ）―Ｏｘで表される金属酸化物、例えばＡｌＯｘやＴｉＯｘが挙げられる。これらの材料は酸素バリア性能も併せ持っている。絶縁性水素バリア層の厚みは余りに薄いとバリア特性が低くなるため適当な厚みに定められる。
【００４９】
第２層間絶縁膜１１７については第１層間絶縁膜１０６と同様に考えられる。当該層間絶縁膜内に設けられるスルーホールＨ４内にはその壁面及び底面に第４酸素バリア層１３１及び第２水素バリア層１３２が形成されている。
【００５０】
第４酸素バリア層１３１は本発明に係り、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。当該酸素バリア層の厚みは、余りに厚いと充填すべき導電物の充填空間が少なくなり充分な導電性を確保できなくなり、余りに薄いと充分なバリア効果が得られなくなるため、適当な厚みにする。
【００５１】
第２水素バリア層１３２は、主として水素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、ここではＩｒＯｘを用いるものとする。当該酸素バリア層の厚みは、余りに厚いと充填すべき導電物の充填空間が少なくなり充分な導電性を確保できなくなり、余りに薄いと充分なバリア効果が得られなくなるため、適当な厚みにする。
【００５２】
第２導電物１３３の材料としては、電気伝導性があって微細形状の貫通孔に充填可能な金属、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）、これらの合金が用いることができる。特にタングステンはアスペクト比（開口径に対する厚み）が大きい孔にも充填できるため高密度化する半導体装置におけるコンタクトホールの充填材として適し、このようなタングステンを充填した縦方向接続構造はタングステンプラグと呼ばれている。タングステンは酸化されやすいという欠点があるが、本発明によれば、第２水素バリア層１３２が効果的に水素を遮断するので、強誘電体層１１２が還元され分極特性が劣化することを防ぐことが出来る。
【００５３】
配線層１４２については、導電性を有し製造しやすい通常の配線材料、例えばＡｌＣｕが利用される。当該配線層１４２の表面には第５酸化バリア層１４１が形成され、第１水素バリア層１１６を通過した酸素が強誘電体キャパシタＣに移行することを防止する。
【００５４】
上記層構造において、ワード線１０５が選択されビット線Ｂとプレート線との間に電圧が印加されるとその極性に応じ‘１’または‘０’が強誘電体キャパシタに書き込まれる。またプレート線にはワード線Ｗを選択しビット線を所定の電位に固定すると分極状態に応じた電圧が生じるようになっており、これを検出することで、強誘電体キャパシタに記憶されたビット情報を読み出すことができるようになっている。
【００５５】
ここで、スルーホールＨ４内部には、第２導電物１３３としてタングステンが充填されているが、さらに上層の形成工程、例えば強誘電体キャパシタ形成における酸素アニールや層間絶縁膜の形成によって生ずる酸素によって酸化され易い。第４酸素バリア層１４１や第５酸素バリア層１４３は直接的に強誘電体層や層間絶縁膜から拡散してくる酸素を遮蔽するが、周囲からスルーホールＨ４の側面へ回り込んでくる酸素は防ぎきれない。当該実施形態によれば、スルーホールＨ４の壁面には第４酸素バリア層１３１が形成してあるので、周囲からの酸素も遮蔽され、第２導電物１３３が酸化されることを阻止している。
【００５６】
またタングステンの製造時に発生する水素は下層の強誘電体キャパシタＣの強誘電体層１１２を還元し劣化させる。本実施形態によれば、プラグ底面から強誘電体キャパシタＣに向かう水素は導電性の第２水素バリア層１３２が導通を確保しながらも遮蔽する。また、上層から強誘電体キャパシタＣの側面に向かう水素は絶縁性の第１水素バリア層１１６が遮蔽する。このため強誘電体キャパシタを水素から保護することができる。
【００５７】
（製造工程）
次に本第１実施形態における強誘電体メモリ１ａの製造方法を説明する。図２及び図３に本実施形態の製造工程断面図を示す。
【００５８】
まず公知の半導体プロセス技術を適用してシリコン基板１００上にトランジスタＴを形成してから第１層間絶縁膜１０６、第２酸素バリア層１１０、下部電極１１１を形成する（ＳＴ１）。トランジスタＴは強誘電体キャパシタＣのスイッチング素子として作用するものである。層間絶縁膜１０６は、シリコン基板１００に公知の酸化膜形成方法、例えば、熱酸化法を適用して所定の厚みに形成する。
【００５９】
次いで第２酸素バリア層１１０及び強誘電体キャパシタの下部電極１１１を形成する（ＳＴ２）。これらの積層構造の製造方法としては、金属薄膜や金属窒化膜の形成に適し、ある程度均一な厚みで薄膜形成が可能な方法であればよく、層の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ―ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンプレーティング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。ここでは、スパッタ法、蒸着法により第２酸素バリア層１１０及び下部電極１１１を形成する。フォトリソグラフィ法によって下部電極の形状にレジスト１１８をパターニングする。
【００６０】
次いで第２酸素バリア層１１０と下部電極１１１とをパターニングしてから、強誘電体キャパシタの強誘電体層１１２と上部電極１１３を形成する（ＳＴ２）。強誘電体層１１２は所定の結晶状態を得るため、上記強誘電体セラミックス材料の結晶をゾル・ゲル法やＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法、ＣＶＤ法等で形成する。例えばゾル・ゲル法を用いる場合、強誘電体セラミックス材料を含む前駆体溶液を所定の厚み、例えば１２０ｎｍ程度の厚みになるまで塗布する。そして温度や時間を調整した熱処理工程によって乾燥・脱脂・焼成することによって結晶成長させることによって均一で良好な結晶状態の薄膜を形成することが可能である。この熱処理工程において酸素が発生し層構造内を拡散するが、本実施形態では酸素バリア層が酸素を透過させないので、導電物の酸化を効果的に防止できるのである。強誘電体層１１２の結晶化が終了したら、さらに上部電極１１３としてＰｔを公知の薄膜形成技術、例えばスパッタ法や蒸着法により形成する。その上に、第３酸素バリア層１１４としてＴｉＡｌＮを同様の方法により形成する。次いで、フォトリソグラフィ法を適用しレジスト１１５をフォトリソグラフィ法によって強誘電体キャパシタＣの形状にパターニングする。
【００６１】
次いで当該レジスト１１５をマスクとして、まず第３酸素バリア層１１４をパターニングする。次いで当該第３酸素バリア層１１４をマスクとして、上部電極１１３及び強誘電体層１１２をエッチングする（ＳＴ３）。強誘電体キャパシタＣに係る層構造のエッチング法としては異なる層を類似形状に除去していけるドライエッチング（プラズマエッチングなど）を適用できる。次いで強誘電体キャパシタＣ及び第１層間絶縁膜１０６の表面に第１水素バリア層１１６を形成する。水素バリア層１１６には上記材料を用い、スパッタ法や蒸着法を適用して、所定の厚み、例えば４０ｎｍ程度に形成する。
【００６２】
その上に、第２層間絶縁膜１１７を形成し、スルーホールＨ１〜Ｈ３を設け、強誘電体キャパシタＣとトランジスタＴとの接続配線及びプレート線となる配線を形成する（ＳＴ４）。第２層間絶縁膜１１７は第１層間絶縁膜と同様にして形成する。スルーホールＨ１〜Ｈ３は公知技術、例えば微細孔用放電加工やエッチング加工、ドリル加工を適用して設けられる。配線層１２２には所定の導電性材料、例えばＡｌＣｕ、密着層１２１・１２３には絶縁膜との密着性を改善する材料、例えば、Ｐｔ、Ａｕ、Ｗ，Ｔａ，Ｍｏ，Ａｌ，Ｃｒ，Ｔｉまたはこれらを主成分とする合金のような金属が用いられる。例えばＴｉまたはＴｉＮ、またはこれらの積層構造を密着層に用いた場合には、これらの組成自体がある程度の酸素バリア性能を有するため、好ましいといえる。配線層１２２や密着層１２１・１２３は、公知の技術、例えばスパッタ法や蒸着法により形成する。その後、前記層間絶縁膜と同様に第３層間絶縁膜１２４を形成する。
【００６３】
強誘電体キャパシタＣに接続するプラグを形成するために、第３層間絶縁膜１２４、第２層間絶縁膜１１７、第１水素バリア層１１６を貫通してスルーホールＨ４を形成する（ＳＴ５）。スルーホールＨ４はテーパ形状に形成しておくと充填される導電物が形成しやすい。そのため、スルーホールＨ４の側壁の基板面に対する角度を例えば８０度以下となるようにしておく。スルーホールＨ４の下地となる面は第３酸素バリア層１１４である。
【００６４】
当該スルーホールＨ４内に第４酸素バリア層１３１、第２水素バリア層１３２、及び第２導電物１３３を積層していく（ＳＴ６）。第４酸素バリア層１３１は、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。酸素バリア層の厚みは、スルーホールＨ４の直径に応じて定められる。余りに厚いと第２導電物１３３が充填されにくくなって信頼性を損ない、余りに薄いと酸素バリア効果が薄くなるからである。
【００６５】
第２水素バリア層１３２は、主として水素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＩｒＯｘが緻密な構造を有しており効果的に水素の通過を阻止するために好ましい。水素バリア層の厚みは、スルーホールＨ４の直径に応じて定められる。余りに厚いと第２導電物１３３が充填されにくくなって信頼性を損ない、余りに薄いと水素バリア効果が薄くなるからである。第２導電物１３３がスルーホールＨ４及びＨ５内に確実に充分に充填されるような厚みにまで、第２導電物をスパッタ法または蒸着法等により積層する。
【００６６】
その後、第３層間絶縁膜１２４の表面が露出する程度にまでエッチバック処理しスルーホールＨ４やＨ５の開口面と絶縁膜表面とを同一面に形成する（ＳＴ７）。この工程により、側壁及び底面は第２水素バリア層１３２及び第４酸素バリア層１３１に囲まれたタングステンプラグとしての構造が形成された。
【００６７】
その後は、図１に示すように、ビット線Ｂに相当する配線を形成するために、スパッタ法や蒸着法等を適用しＴｉＮ等で第５酸素バリア層１４１を形成し、ＡｌＣｕ等で配線層１４２を形成し、第６酸素バリア層１４３を形成することによって、メモリセルの層構造が形成される。
【００６８】
上記第１実施形態によれば、第２水素バリア層１３２は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えばタングステンプラグの形成過程で水素が発生したとしてもその水素が下層側の強誘電体キャパシタＣに移動することを防止できる。したがって水素の還元作用によって強誘電体キャパシタＣの分極特性が低下することを防止できる。
【００６９】
また上記第１実施形態によれば、スルーホールＨ４の周囲においても導電性はないものの第１水素バリア１１６が水素の透過を阻止するので、例えばタングステンプラグの形成過程で水素が発生したとしてもその水素が下層側の強誘電体キャパシタＣに移動することを防止できる。したがって水素の還元作用によって強誘電体キャパシタＣの分極特性が低下することを防止できる。
【００７０】
さらに上記第１実施形態によれば、第４酸素バリア層１３１及び第２酸素バリア層１１０が、導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば強誘電体キャパシタや層間絶縁膜の形成過程で酸素が発生したとしてもその酸素が下層側や上層側に移動することを防止できる。したがって強誘電体キャパシタＣの上下にタングステンプラグが存在していても、酸素によって酸化され高抵抗化し導電性を阻害するようなことがない。このため強誘電体キャパシタの信頼性を向上させることができる。
【００７１】
（第２実施形態）
本発明の第２実施形態は、上記第１実施形態と同じ強誘電体メモリに関するが、強誘電体キャパシタの下層側接続にもプラグを用いている点で異なる。上記第１実施形態と同様の構造・工程に係る部分は同一の符号を付することとし、その説明を省略する。
【００７２】
上記第１実施形態ではプラグ構造が強誘電体キャパシタＣの上層側にのみに存在していたが（スルーホールＨ４）、本第２実施形態では、強誘電体キャパシタＣの下層側のスルーホールＨ１並びにビット線Ｂからシリコン基板１００までの接続構造に寄与するスルーホールＨ２及びＨ４にもプラグ構造を設けている点で異なる。
【００７３】
図４に本第２実施形態の強誘電体メモリ１ｂの層構造を示す。図４に示すように、当該強誘電体メモリ１ｂは、第１層間絶縁膜１０６にスルーホールＨ１及びＨ２が形成され、それらの壁面及び底面には密着層１０７、第１酸素バリア層１０８が形成され、第１導電物１０９が充填されている。
【００７４】
密着層１０７は、第１導電物１０９や第１酸素バリア層１０８と絶縁膜１０６との密着性を確保するために用いることができる。この密着層１０７としては、前記密着層１２１・１２３と同様の材料を用い、第１酸素バリア層１０８としては、前記酸素バリア層１１０、１１４、１３１等と同様の材料を用いる。
【００７５】
スルーホールＨ３及びＨ４に係る構造については、上記実施形態１のスルーホールＨ４と同様である。
【００７６】
次に本第２実施形態における強誘電体メモリ１ｂの製造方法を説明する。図５及び図６に本実施形態の製造工程断面図を示す。
【００７７】
第１実施形態と同様にしてトランジスタＴ１・Ｔ２及び第１層間絶縁膜１０６を形成してから（図２：ＳＴ１）、スルーホールＨ１及びＨ２を形成する。次いで密着層１０７、第１酸素バリア層１０８、及び第１導電物１０９をスルーホールの壁面及び底面並びに第１層間絶縁膜１０６上に積層していく（ＳＴ１０）。ここでは密着層１０７としてＴｉとＴｉＮとの積層構造を、第１酸素バリア層１０８としてＴｉＡｌＮを採用する。これら積層構造は、金属薄膜や金属窒化膜の形成に適する上記製造方法、例えばスパッタ法や蒸着法を利用する。次いで第１導電物としてタングステンを、上記同様の薄膜形成方法によってスルーホール内に充填する。
【００７８】
その後、層間絶縁膜１０６の表面が露出する程度にまでエッチバック処理しスルーホールの開口面と絶縁膜表面とを同一面に形成する（ＳＴ１１）。この工程により、側壁及び底面は密接層１０７及び第１酸素バリア層１０８で囲まれたタングステンプラグとしての構造が形成された。
【００７９】
次いで上記第１実施形態と同様にして強誘電体キャパシタＣの層構造を形成する。本実施形態では下部電極１１１に配線層を接続する必要が無いため、第３酸素バリア層１１４のＴｉＡｌＮをマスクとして一回のエッチングで強誘電体キャパシタＣの形状を形成可能である。
【００８０】
その後層間絶縁膜１１７を形成しスルーホールＨ３及びＨ４を設ける点については上記第１実施形態とほぼ同様である。このときスルーホールＨ４については下層側のタングステンプラグであるスルーホールＨ２の直上に位置するように形成する。
【００８１】
スルーホールＨ３及びＨ４内に設ける層構造及びビット線Ｂの形成についても上記第１実施形態と同様に実施できる。
【００８２】
上記第２実施形態によれば、第１水素バリア層１１６、第２水素バリア層１３２、及び第３酸素バリア層１１４については上記第１実施形態と同様の利点がある。
【００８３】
さらに上記第２実施形態によれば、第２酸素バリア層１１０が直接製造時における強誘電体層１１２や第２層間絶縁膜１１７から下層に拡散する酸素を遮蔽する他、この第２酸素バリア層１１０を回り込んで側面からスルーホールＨ１やＨ２に向かう酸素も第１酸素バリア層１０８が遮蔽する。このため酸化されやすいタングステンで形成された第１導電物１０９は事実上酸素から完全に防御される。したがって、酸化作用によるタングステンの高抵抗化を防ぐことができ、信頼性の高い強誘電体メモリを提供することができる。
【００８４】
（第３実施形態）
本発明の第３実施形態は、本発明の半導体装置、強誘電体メモリを備えた電子機器、特にパーソナルコンピュータに関する。
【００８５】
図７は、本第３実施形態におけるパーソナルコンピュータ１０００の構成を示す斜視図である。図７において、パーソナルコンピュータ１０００は、表示パネル１００１と、キーボード１００２を備えた本体部１００４と、から構成されている。当該コンピュータ表示装置１０００の本体部１００４に内蔵されるＣＰＵ基板のメモリ素子等として、本発明に係る構造、または、本発明に係る製造方法で製造された半導体装置、特に誘電体メモリが利用されている。
【００８６】
当該第３実施形態によれば、タングステンプラグを囲んで酸素バリア層が形成されているので、強誘電体層や絶縁膜形成に伴って発生する酸素によってタングステンが酸化され高抵抗化して導通状態が悪化することが防止され、信頼性の高い半導体装置及び電子機器を提供できる。
【００８７】
また当該第３実施形態によれば、水素バリア層を備えるので、タングステンプラグ形成時に発生する水素によって強誘電体層が還元され分極特性が悪化することのない信頼性の高い半導体装置及び電子機器を提供できる。
【００８８】
なお、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱することのない範囲で種々に変更して適用することが可能である。
【００８９】
例えば、第１水素バリア層１１６にＴｉＡｌＮを用いて水素バリア機能を持たせたが、他の金属酸化物その他の絶縁性酸素バリア層に代えてもよい。また当該絶縁性酸素バリア層を水素バリア層と積層して酸素バリア機能と水素バリア機能とを共に持たせてもよい。
【００９０】
また、第４酸素バリア層１３１及び第２水素バリア層１３２の積層順番を逆にしてもよい。また、第３酸素バリア層１１４を排除してもよい。
【図面の簡単な説明】
【図１】第１実施形態における強誘電体メモリの断面図。
【図２】第１実施形態における製造工程断面図（その１）。
【図３】第１実施形態における製造工程断面図（その２）。
【図４】第２実施形態における強誘電体メモリの断面図。
【図５】第２実施形態における製造工程断面図（その１）。
【図６】第２実施形態における製造工程断面図（その２）。
【図７】第３実施形態における電子機器を説明する斜視図。
【符号の説明】
Ｂ…ビット線、Ｃ…強誘電体キャパシタ、Ｗ…ワード線、１ａ、１ｂ…強誘電体メモリ、１００…基板、１０１…素子分離層、１０２…拡散領域、１０３…ゲート絶縁膜、１０４…側壁、１０５…ゲート（ワード線）、１０６…第１層間絶縁膜、１０７…密着層（Ｔｉ／ＴｉＮ）、１０８…第１酸素バリア層（ＴｉＡｌＮ）、１０９…第１導電物（Ｗ）、１１０…第２酸素バリア層（ＴｉＡｌＮ）、１１１…下部電極（Ｐｔ）、１１２…強誘電体層（ＳＢＴ）、１１３…上部電極（Ｐｔ）、１１４…第３酸素バリア層（ＴｉＡｌＮ）、１１５…レジスト、１１６…第１水素バリア層（ＡｌＯｘ）、１１７…第２層間絶縁膜、１２１、１２３…密着層、１２２…配線層（ＡｌＣｕ）、１３１…第４酸素バリア層（ＴｉＡｌＮ）、１３２…第２水素バリア層（ＩｒＯｘ）、１３３…第２導電物（Ｗ）、１４１…第５酸素バリア層、１４２…配線層（ＡｌＣｕ）、１４３…第６酸素バリア層
【発明の属する技術分野】
本発明は、強誘電体メモリに係り、メモリセル面積が小さい高密度集積化に適する強誘電体メモリの構造及びその製造方法に関する。
【０００２】
【従来の技術】
強誘電体メモリはＳＲＡＭに匹敵する書き込み速度や多数回の書き換え可能回数等の特徴を有し、フラッシュＥＥＰＲＯＭに続く次世代の不揮発性メモリとして注目されている。メモリセルの集積度を上げるためは、１Ｔ１Ｃ型といわれるようにトランジスタの直上に強誘電体キャパシタを形成したスタック構造が好ましいとされている。異なる階層で交差するビット線とワード線とを縦方向で接続するためにはタングステンプラグがよく用いられている。
【０００３】
タングステンプラグを形成する際、タングステン（Ｗ）の堆積時に使用されるＷＦ６からフッ素（Ｆ）を取り除くため、還元剤として水素（Ｈ２）が用いられる。この水素が強誘電体キャパシタ中の強誘電体中に拡散すると、強誘電体層中の残留分極特性が極端に劣化し、メモリ保持機能を示さなくなる。このため従来からこの水素による強誘電体の劣化を防ぐ技術が開発されてきた。例えば、特開２００２−１４１４８２号公報には、タングステンプラグの内面に水素の透過を阻止する水素バリア層を設けてからタングステンを充填する技術が開示されている（特許文献１）。水素バリア層によりタングステンプラグ形成時における強誘電体の劣化を防ぐことができるようになっていた。
【０００４】
【特許文献１】
特開２００２−１４１４８２号公報
【発明が解決しようとする課題】
しかしながら、スタック構造の強誘電体メモリではタングステンプラグのさらに上層に絶縁膜を形成したりもう一つの強誘電体キャパシタを設けて酸素アニールしたりすることがあるため、今度は酸素が回り込んでタングステンプラグに悪影響を与える場合があった。すなわちタングステンは非常に酸化され易く、酸化されると高抵抗化し導通路としての作用を果たさなくなってしまう。
【０００５】
そこで本発明は、スタック構造においても配線抵抗の増大を防止できる信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明は、下地面上に形成された層間絶縁膜に設けられた貫通孔内に、ガス成分の拡散を防止する導電性を有する第１バリア層が設けられており、下地面と層間絶縁膜との界面であって貫通孔の外部に、ガス成分の拡散を防止する絶縁性を有する第２バリア層が設けられていることを特徴とする。
【０００７】
上記構成によれば、第１バリア層が導電性を有するためスタック構造における電気伝導は第１バリア層及びそれに接する下地面との間で確保できる。一方、上層側から侵入してくるガス成分は導電路である貫通孔については当該第１バリア層部分で阻止されるし、導電路とはなっていない貫通孔以外の部分については第２バリア層が阻止される。したがってガス成分が下地面以下に透過していく途を悉く遮断するので、ガス成分が下地面の下層側に影響を与えることを効果的に防止できる。
【０００８】
ここで本発明において「層間絶縁膜」はその種類を問わないが、半導体装置の配線や半導体、強誘電体間を埋めるべく形成される膜一般をいい、単層であるか複数層であるかを問わない。
【０００９】
「下地面」とは、当該層構造が形成される下地となる面であり、ガス成分が浸透していくと不具合を生ずるような層構造が形成されている場合を含む。例えば強誘電体メモリにおいて下地面は、強誘電体キャパシタの一部となる。
【００１０】
「貫通孔」は積層方向に配置される素子や配線間を接続するために設けられるコンタクトホールであり、貫通孔であるがその形状に限定は無い。
【００１１】
「ガス成分」は気体であって特にいずれかの層構造に影響を与えうる場合に意味がある。このようなガス成分としては、例えば酸素や水素が考えられる。
【００１２】
本発明は、下地面上に形成された、貫通孔を有する層間絶縁膜と、少なくとも貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第１酸素バリア層と、貫通孔内に充填された導電物と、を備えたことを特徴とする。
【００１３】
上記構造によれば、酸素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば上層の形成過程で酸素が発生したとしてもその酸素が下層側に移動することを防止できる。したがって下地面の下層に酸素によって特性悪化するような層が存在していても障害を生じない。
【００１４】
ここで本発明において、「底面」とは下層側の開口面をいう。
【００１５】
また「酸素バリア層」は酸素の通過を阻止しうる構造の層を意味するが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。この他、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等も酸素バリア層として利用可能である。
【００１６】
「導電物」は、電気伝導性があって微細形状の貫通孔に充填可能な物質であればよく、金属、例えばタングステンやアルミニウム、これらの合金が用いることができる。特にタングステンはアスペクト比（開口径に対する厚み）が大きい孔にも充填できるため高密度化する半導体装置におけるコンタクトホールの充填材として適する。タングステンは酸化されやすいという特性があるが、本発明によれば、酸素バリア層が効果的に酸化を遮断するので、タングステンの酸化を防ぐことが出来る。
【００１７】
ここで、少なくとも前記貫通孔壁面及び底面と前記第１酸素バリア層との間、または、前記第１酸素バリア層と前記導電物との間、の少なくとも一方に形成される、水素の拡散を防止する導電性を有する第１水素バリア層をさらに備えることは好ましい。
【００１８】
上記構造によれば、水素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えば導電物の形成過程で水素が発生したとしてもその水素が下層側に移動することを防止できる。したがって下地面の下層に水素によって特性悪化するような層が存在していても障害を生じない。
【００１９】
ここで「水素バリア層」は水素の通過を阻止しうる構造の層を意味するが、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては所定の金属酸化物や金属（Ｍ）−Ｓｉ−Ｎという組成において金属がＩｒ，Ｐｔ，Ｒｕ，Ｒｅ，Ｎｉ，Ｃｏ，またはＭｏである組成物がよく、特にＩｒＯｘ、ＩｒＳｉＮ、ＰｔＳｉＮが緻密な構造を有しており効果的に水素の通過を阻止するために好ましい。
【００２０】
ここで下地面と層間絶縁膜との間であって貫通孔の外側を囲んで形成された絶縁性を有する第２水素バリア層をさらに備えていてもよい。当該構造によれば、貫通孔の周囲においても導電性はないものの水素バリアが水素の透過を阻止するので、上層と下層との水素の流通を悉く阻止可能である。
【００２１】
なお絶縁性を有する水素バリア層としては、金属（Ｍ）―Ｏｘで表される金属酸化物、例えばＡｌＯｘやＴｉＯｘが挙げられる。
【００２２】
ここで下地面と層間絶縁膜との間であって貫通孔の外側を囲んで形成された絶縁性を有する第２酸素バリア層をさらに備えることは好ましい。当該構造によれば、貫通孔の周囲においても導電性はないものの酸素バリアが酸素の透過を阻止するので、上層と下層との酸素の流通を悉く阻止可能である。
【００２３】
なお絶縁性を有する酸素バリア層としては、金属（Ｍ）―Ｏｘで表される金属酸化物、例えばＡｌＯｘやＴｉＯｘが挙げられる。
【００２４】
本発明は、下地面上に形成された層間絶縁膜に貫通孔を設ける工程と、少なくとも貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第１酸素バリア層を形成する工程と、貫通孔内に導電物を充填する工程と、を備えたことを特徴とする。
【００２５】
上記工程によれば、酸素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば上層の形成過程で酸素が発生したとしてもその酸素が下層側に移動することを防止できる。したがって下地面の下層に酸素によって特性悪化するような層が存在していても障害を生じない。
【００２６】
ここで、少なくとも貫通孔壁面及び底面と第１酸素バリア層との界面、または、第１酸素バリア層と導電物との界面の少なくとも一方に、水素の拡散を防止する導電性を有する第１水素バリア層を形成する工程とをさらに備えることは好ましい。
【００２７】
上記工程によれば、水素バリア層は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えば導電物の形成過程で水素が発生したとしてもその水素が下層側に移動することを防止できる。したがって下地面の下層に水素によって特性悪化するような層が存在していても障害を生じない。
【００２８】
ここで、下地面と層間絶縁膜との界面に絶縁性を有する第２酸素バリア層を形成する工程をさらに備え、層間絶縁膜に貫通孔を設ける工程では、当該第２酸素バリア層に連通させて貫通孔を形成することは好ましい。当該構造によれば、貫通孔の周囲においても導電性はないものの酸素バリアが酸素の透過を阻止するので、上層と下層との酸素の流通を悉く阻止可能である。
【００２９】
ここで、下地面と層間絶縁膜との界面に絶縁性を有する第２水素バリア層を形成する工程をさらに備え、層間絶縁膜に貫通孔を設ける工程では、当該第２水素バリア層に連通させて貫通孔を形成することは好ましい。当該工程によれば、貫通孔の周囲においても導電性はないものの水素バリアが水素の透過を阻止するので、上層と下層との水素の流通を悉く阻止可能である。
【００３０】
本発明は、下地面が強誘電体キャパシタの一部によって形成されている、本発明の半導体装置を備えた強誘電体メモリでもあり、本発明の半導体装置の製造方法によって形成された強誘電体メモリでもある。また本発明はこれらの強誘電体メモリを備えた電子機器でもある。
【００３１】
当該構成によれば、半導体装置や強誘電体メモリ、電子機器は、本発明の層構造を備えているので、水素による強誘電体の劣化を生ずることがなく、信頼性が高い。
【００３２】
ここで「電子機器」とは、本発明に係る半導体装置または強誘電体メモリを備えた一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、上記表示装置を備えるパーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００３３】
なお、強誘電体キャパシタを構成する上部電極または下部電極の少なくとも一方に導電性を有する第３酸素バリア層を備えていることはさらに好ましい。当該構造によれば、第３酸素バリア層が強誘電体キャパシタに密着しているので、強誘電体層の熱処理によって発生し外部に拡散する酸素を阻止しうる。
【００３４】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面を参照しながら説明する。
【００３５】
（第１実施形態）
本発明の第１実施形態は、本発明の半導体装置としての構造を備える強誘電体メモリであり、本発明の半導体装置の製造方法で製造されるものでもある。
【００３６】
図１に、本第１実施形態における強誘電体メモリのメモリセル層構造を示す。構造上、強誘電体メモリはメモリセルに含まれるトランジスタ及び強誘電体キャパシタの数によって幾つかの形式に分けられる。特に、本発明はトランジスタと強誘電体キャパシタとが積層構造になった１Ｔ１Ｃや１Ｔ２Ｃ等の構造に有効であるが、図１は本発明の特徴を示すための層構造の例示に過ぎず、メモリの構造を限定するものではない。
【００３７】
図１に示すように、本強誘電体メモリ１ａは、半導体素子形成のためシリコン等からなる基板１００上にトランジスタＴが形成されている。トランジスタ間は素子分離層１０１によって分離されている。基板１００にはトランジスタのソース・ドレイン領域となる拡散領域１０２が形成されており、そのチャネル領域の上にはゲート絶縁膜１０３を介して側壁１０４に囲まれ、ポリシリコンやＳｉＷ等からなるゲート電極１０５が形成されている。ゲート電極１０５はメモリセルアレイにおけるワード線Ｗを構成するものである。
【００３８】
基板１００上には、第１層間絶縁膜１０６が形成されており、第２層間絶縁膜１１７から連通してスルーホールＨ１及びＨ３が形成されている。スルーホールＨ１及びＨ２には、第１酸素バリア層１２１及び１２３に囲まれた配線層１２２が形成され、プレート線を構成している。
【００３９】
第１層間絶縁膜１０６上部には強誘電体キャパシタＣが形成されている。強誘電体キャパシタＣの下層には第２酸素バリア層１１０が形成されており、上層には第３酸素バリア層１１４が形成されている。強誘電体キャパシタＣは下部電極１１１、強誘電体層１１２、及び上部電極１１３で構成されている。第１層間絶縁膜１０６と第３酸素バリア層１１４の上に第１水素バリア層１１６が全面的に形成されている。第１水素バリア層１１６の上には第２層間絶縁膜１１７が形成されている。
【００４０】
第２層間絶縁膜のうち強誘電体キャパシタＣの上部電極１１３まで直接貫通してスルーホールＨ４が形成されている。また下部電極１１１にまで貫通してスルーホールＨ２が形成されており、配線層１２２が接続されている。また配線層１２２にまで届くスルーホールＨ５も設けられている。
【００４１】
スルーホールＨ４の壁面及び底面には第４酸素バリア層１３１、第２水素バリア層１３２が形成され、内部には第２導電物１３３が充填されている。また第２層間絶縁膜１１７には配線層１２２まで貫通してスルーホールＨ５が形成されている。
【００４２】
第２層間絶縁膜上にはワード線１０５に略直交してビット線Ｂに相当する配線層１４２が敷設されており、その表面に第５酸素バリア層１４１及び第６酸素バリア層１４３が形成されている。当該ビット線ＢはスルーホールＨ４を介して強誘電体キャパシタＣの上部電極１１３と電気的に接続し、配線層１２２と電気的に接続している。
【００４３】
さらに本発明に係る個々の層について具体的に説明する。基板１００及びトランジスタＴに関する構造については公知の層構造が適用できる。
【００４４】
第１層間絶縁膜１０６は、ＳｉＯ２等によって構成されている。その厚みは、強誘電体メモリのスタック構造において、製造上、熱処理が行われる強誘電体キャパシタと離しておくべき距離に応じて定める。あまりに薄いと強誘電体キャパシタ形成時の熱処理によってトランジスタに悪影響があり、あまりに厚いとタングステンプラグであっても完全な導通を確保することが難しくなるからである。
【００４５】
第１酸素バリア層１２１及び１２３はＴｉＮ等で構成されており、配線層１２２と絶縁膜との密着性を向上させる密着層としても作用している。配線層１２２は、導電性を有し製造しやすい通常の配線材料、例えばＡｌＣｕが利用される。
【００４６】
強誘電体キャパシタＣの下層及び上層に設けられている第２酸素バリア層１１０及び第３酸素バリア層１１４は、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。
【００４７】
強誘電体キャパシタＣは公知の層構造である。例えば、上部電極１１１や下部電極１１３は信頼性の高い金属材料、例えば白金（Ｐｔ）やイリジウム（Ｉｒ）で形成されるが、密着性等を考慮しＴｉとの多層構造を有していてもよい。強誘電体層１１２は、メモリとして適する分極特性を有する強誘電体セラミックス材料で構成されており、例えばチタン酸ジルコン酸鉛（ＰＺＴ）、ストロンチウムビスマスタンタレート（ＳＢＴ）、ビスマスタイタネート（ＢＩＴ）等、高い残留分極量を示す材料を利用可能である。
【００４８】
第１水素バリア層１１６は本発明に係り、絶縁性を有し、強誘電体キャパシタＣをカバーし第１層間絶縁膜１０６と第２層間絶縁膜１１７との界面を覆うように形成されている。当該水素バリア層はスルーホールＨ４の形成に用いられるタングステン等の導電物の生成時に発生する水素によって強誘電体キャパシタＣの強誘電体材料が還元され残留分極特性が変化することを防止する。絶縁性を有する水素バリア層としては、金属（Ｍ）―Ｏｘで表される金属酸化物、例えばＡｌＯｘやＴｉＯｘが挙げられる。これらの材料は酸素バリア性能も併せ持っている。絶縁性水素バリア層の厚みは余りに薄いとバリア特性が低くなるため適当な厚みに定められる。
【００４９】
第２層間絶縁膜１１７については第１層間絶縁膜１０６と同様に考えられる。当該層間絶縁膜内に設けられるスルーホールＨ４内にはその壁面及び底面に第４酸素バリア層１３１及び第２水素バリア層１３２が形成されている。
【００５０】
第４酸素バリア層１３１は本発明に係り、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。当該酸素バリア層の厚みは、余りに厚いと充填すべき導電物の充填空間が少なくなり充分な導電性を確保できなくなり、余りに薄いと充分なバリア効果が得られなくなるため、適当な厚みにする。
【００５１】
第２水素バリア層１３２は、主として水素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、ここではＩｒＯｘを用いるものとする。当該酸素バリア層の厚みは、余りに厚いと充填すべき導電物の充填空間が少なくなり充分な導電性を確保できなくなり、余りに薄いと充分なバリア効果が得られなくなるため、適当な厚みにする。
【００５２】
第２導電物１３３の材料としては、電気伝導性があって微細形状の貫通孔に充填可能な金属、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）、これらの合金が用いることができる。特にタングステンはアスペクト比（開口径に対する厚み）が大きい孔にも充填できるため高密度化する半導体装置におけるコンタクトホールの充填材として適し、このようなタングステンを充填した縦方向接続構造はタングステンプラグと呼ばれている。タングステンは酸化されやすいという欠点があるが、本発明によれば、第２水素バリア層１３２が効果的に水素を遮断するので、強誘電体層１１２が還元され分極特性が劣化することを防ぐことが出来る。
【００５３】
配線層１４２については、導電性を有し製造しやすい通常の配線材料、例えばＡｌＣｕが利用される。当該配線層１４２の表面には第５酸化バリア層１４１が形成され、第１水素バリア層１１６を通過した酸素が強誘電体キャパシタＣに移行することを防止する。
【００５４】
上記層構造において、ワード線１０５が選択されビット線Ｂとプレート線との間に電圧が印加されるとその極性に応じ‘１’または‘０’が強誘電体キャパシタに書き込まれる。またプレート線にはワード線Ｗを選択しビット線を所定の電位に固定すると分極状態に応じた電圧が生じるようになっており、これを検出することで、強誘電体キャパシタに記憶されたビット情報を読み出すことができるようになっている。
【００５５】
ここで、スルーホールＨ４内部には、第２導電物１３３としてタングステンが充填されているが、さらに上層の形成工程、例えば強誘電体キャパシタ形成における酸素アニールや層間絶縁膜の形成によって生ずる酸素によって酸化され易い。第４酸素バリア層１４１や第５酸素バリア層１４３は直接的に強誘電体層や層間絶縁膜から拡散してくる酸素を遮蔽するが、周囲からスルーホールＨ４の側面へ回り込んでくる酸素は防ぎきれない。当該実施形態によれば、スルーホールＨ４の壁面には第４酸素バリア層１３１が形成してあるので、周囲からの酸素も遮蔽され、第２導電物１３３が酸化されることを阻止している。
【００５６】
またタングステンの製造時に発生する水素は下層の強誘電体キャパシタＣの強誘電体層１１２を還元し劣化させる。本実施形態によれば、プラグ底面から強誘電体キャパシタＣに向かう水素は導電性の第２水素バリア層１３２が導通を確保しながらも遮蔽する。また、上層から強誘電体キャパシタＣの側面に向かう水素は絶縁性の第１水素バリア層１１６が遮蔽する。このため強誘電体キャパシタを水素から保護することができる。
【００５７】
（製造工程）
次に本第１実施形態における強誘電体メモリ１ａの製造方法を説明する。図２及び図３に本実施形態の製造工程断面図を示す。
【００５８】
まず公知の半導体プロセス技術を適用してシリコン基板１００上にトランジスタＴを形成してから第１層間絶縁膜１０６、第２酸素バリア層１１０、下部電極１１１を形成する（ＳＴ１）。トランジスタＴは強誘電体キャパシタＣのスイッチング素子として作用するものである。層間絶縁膜１０６は、シリコン基板１００に公知の酸化膜形成方法、例えば、熱酸化法を適用して所定の厚みに形成する。
【００５９】
次いで第２酸素バリア層１１０及び強誘電体キャパシタの下部電極１１１を形成する（ＳＴ２）。これらの積層構造の製造方法としては、金属薄膜や金属窒化膜の形成に適し、ある程度均一な厚みで薄膜形成が可能な方法であればよく、層の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ―ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンプレーティング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。ここでは、スパッタ法、蒸着法により第２酸素バリア層１１０及び下部電極１１１を形成する。フォトリソグラフィ法によって下部電極の形状にレジスト１１８をパターニングする。
【００６０】
次いで第２酸素バリア層１１０と下部電極１１１とをパターニングしてから、強誘電体キャパシタの強誘電体層１１２と上部電極１１３を形成する（ＳＴ２）。強誘電体層１１２は所定の結晶状態を得るため、上記強誘電体セラミックス材料の結晶をゾル・ゲル法やＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法、ＣＶＤ法等で形成する。例えばゾル・ゲル法を用いる場合、強誘電体セラミックス材料を含む前駆体溶液を所定の厚み、例えば１２０ｎｍ程度の厚みになるまで塗布する。そして温度や時間を調整した熱処理工程によって乾燥・脱脂・焼成することによって結晶成長させることによって均一で良好な結晶状態の薄膜を形成することが可能である。この熱処理工程において酸素が発生し層構造内を拡散するが、本実施形態では酸素バリア層が酸素を透過させないので、導電物の酸化を効果的に防止できるのである。強誘電体層１１２の結晶化が終了したら、さらに上部電極１１３としてＰｔを公知の薄膜形成技術、例えばスパッタ法や蒸着法により形成する。その上に、第３酸素バリア層１１４としてＴｉＡｌＮを同様の方法により形成する。次いで、フォトリソグラフィ法を適用しレジスト１１５をフォトリソグラフィ法によって強誘電体キャパシタＣの形状にパターニングする。
【００６１】
次いで当該レジスト１１５をマスクとして、まず第３酸素バリア層１１４をパターニングする。次いで当該第３酸素バリア層１１４をマスクとして、上部電極１１３及び強誘電体層１１２をエッチングする（ＳＴ３）。強誘電体キャパシタＣに係る層構造のエッチング法としては異なる層を類似形状に除去していけるドライエッチング（プラズマエッチングなど）を適用できる。次いで強誘電体キャパシタＣ及び第１層間絶縁膜１０６の表面に第１水素バリア層１１６を形成する。水素バリア層１１６には上記材料を用い、スパッタ法や蒸着法を適用して、所定の厚み、例えば４０ｎｍ程度に形成する。
【００６２】
その上に、第２層間絶縁膜１１７を形成し、スルーホールＨ１〜Ｈ３を設け、強誘電体キャパシタＣとトランジスタＴとの接続配線及びプレート線となる配線を形成する（ＳＴ４）。第２層間絶縁膜１１７は第１層間絶縁膜と同様にして形成する。スルーホールＨ１〜Ｈ３は公知技術、例えば微細孔用放電加工やエッチング加工、ドリル加工を適用して設けられる。配線層１２２には所定の導電性材料、例えばＡｌＣｕ、密着層１２１・１２３には絶縁膜との密着性を改善する材料、例えば、Ｐｔ、Ａｕ、Ｗ，Ｔａ，Ｍｏ，Ａｌ，Ｃｒ，Ｔｉまたはこれらを主成分とする合金のような金属が用いられる。例えばＴｉまたはＴｉＮ、またはこれらの積層構造を密着層に用いた場合には、これらの組成自体がある程度の酸素バリア性能を有するため、好ましいといえる。配線層１２２や密着層１２１・１２３は、公知の技術、例えばスパッタ法や蒸着法により形成する。その後、前記層間絶縁膜と同様に第３層間絶縁膜１２４を形成する。
【００６３】
強誘電体キャパシタＣに接続するプラグを形成するために、第３層間絶縁膜１２４、第２層間絶縁膜１１７、第１水素バリア層１１６を貫通してスルーホールＨ４を形成する（ＳＴ５）。スルーホールＨ４はテーパ形状に形成しておくと充填される導電物が形成しやすい。そのため、スルーホールＨ４の側壁の基板面に対する角度を例えば８０度以下となるようにしておく。スルーホールＨ４の下地となる面は第３酸素バリア層１１４である。
【００６４】
当該スルーホールＨ４内に第４酸素バリア層１３１、第２水素バリア層１３２、及び第２導電物１３３を積層していく（ＳＴ６）。第４酸素バリア層１３１は、主として酸素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＴｉＡｌＮが緻密な構造を有しており効果的に酸素の通過を阻止するために好ましい。酸素バリア層の厚みは、スルーホールＨ４の直径に応じて定められる。余りに厚いと第２導電物１３３が充填されにくくなって信頼性を損ない、余りに薄いと酸素バリア効果が薄くなるからである。
【００６５】
第２水素バリア層１３２は、主として水素の通過を阻止しうる導電性材料で構成されるが、無論、他の元素の通過を阻止しうるものであってもよい。このようなバリア層としては金属酸化物や金属窒化物が適し、特にＩｒＯｘが緻密な構造を有しており効果的に水素の通過を阻止するために好ましい。水素バリア層の厚みは、スルーホールＨ４の直径に応じて定められる。余りに厚いと第２導電物１３３が充填されにくくなって信頼性を損ない、余りに薄いと水素バリア効果が薄くなるからである。第２導電物１３３がスルーホールＨ４及びＨ５内に確実に充分に充填されるような厚みにまで、第２導電物をスパッタ法または蒸着法等により積層する。
【００６６】
その後、第３層間絶縁膜１２４の表面が露出する程度にまでエッチバック処理しスルーホールＨ４やＨ５の開口面と絶縁膜表面とを同一面に形成する（ＳＴ７）。この工程により、側壁及び底面は第２水素バリア層１３２及び第４酸素バリア層１３１に囲まれたタングステンプラグとしての構造が形成された。
【００６７】
その後は、図１に示すように、ビット線Ｂに相当する配線を形成するために、スパッタ法や蒸着法等を適用しＴｉＮ等で第５酸素バリア層１４１を形成し、ＡｌＣｕ等で配線層１４２を形成し、第６酸素バリア層１４３を形成することによって、メモリセルの層構造が形成される。
【００６８】
上記第１実施形態によれば、第２水素バリア層１３２は導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への水素の透過を阻止するので、例えばタングステンプラグの形成過程で水素が発生したとしてもその水素が下層側の強誘電体キャパシタＣに移動することを防止できる。したがって水素の還元作用によって強誘電体キャパシタＣの分極特性が低下することを防止できる。
【００６９】
また上記第１実施形態によれば、スルーホールＨ４の周囲においても導電性はないものの第１水素バリア１１６が水素の透過を阻止するので、例えばタングステンプラグの形成過程で水素が発生したとしてもその水素が下層側の強誘電体キャパシタＣに移動することを防止できる。したがって水素の還元作用によって強誘電体キャパシタＣの分極特性が低下することを防止できる。
【００７０】
さらに上記第１実施形態によれば、第４酸素バリア層１３１及び第２酸素バリア層１１０が、導電性があるためスタック構造における電気伝導に寄与する一方、一方から他方への酸素の透過を阻止するので、例えば強誘電体キャパシタや層間絶縁膜の形成過程で酸素が発生したとしてもその酸素が下層側や上層側に移動することを防止できる。したがって強誘電体キャパシタＣの上下にタングステンプラグが存在していても、酸素によって酸化され高抵抗化し導電性を阻害するようなことがない。このため強誘電体キャパシタの信頼性を向上させることができる。
【００７１】
（第２実施形態）
本発明の第２実施形態は、上記第１実施形態と同じ強誘電体メモリに関するが、強誘電体キャパシタの下層側接続にもプラグを用いている点で異なる。上記第１実施形態と同様の構造・工程に係る部分は同一の符号を付することとし、その説明を省略する。
【００７２】
上記第１実施形態ではプラグ構造が強誘電体キャパシタＣの上層側にのみに存在していたが（スルーホールＨ４）、本第２実施形態では、強誘電体キャパシタＣの下層側のスルーホールＨ１並びにビット線Ｂからシリコン基板１００までの接続構造に寄与するスルーホールＨ２及びＨ４にもプラグ構造を設けている点で異なる。
【００７３】
図４に本第２実施形態の強誘電体メモリ１ｂの層構造を示す。図４に示すように、当該強誘電体メモリ１ｂは、第１層間絶縁膜１０６にスルーホールＨ１及びＨ２が形成され、それらの壁面及び底面には密着層１０７、第１酸素バリア層１０８が形成され、第１導電物１０９が充填されている。
【００７４】
密着層１０７は、第１導電物１０９や第１酸素バリア層１０８と絶縁膜１０６との密着性を確保するために用いることができる。この密着層１０７としては、前記密着層１２１・１２３と同様の材料を用い、第１酸素バリア層１０８としては、前記酸素バリア層１１０、１１４、１３１等と同様の材料を用いる。
【００７５】
スルーホールＨ３及びＨ４に係る構造については、上記実施形態１のスルーホールＨ４と同様である。
【００７６】
次に本第２実施形態における強誘電体メモリ１ｂの製造方法を説明する。図５及び図６に本実施形態の製造工程断面図を示す。
【００７７】
第１実施形態と同様にしてトランジスタＴ１・Ｔ２及び第１層間絶縁膜１０６を形成してから（図２：ＳＴ１）、スルーホールＨ１及びＨ２を形成する。次いで密着層１０７、第１酸素バリア層１０８、及び第１導電物１０９をスルーホールの壁面及び底面並びに第１層間絶縁膜１０６上に積層していく（ＳＴ１０）。ここでは密着層１０７としてＴｉとＴｉＮとの積層構造を、第１酸素バリア層１０８としてＴｉＡｌＮを採用する。これら積層構造は、金属薄膜や金属窒化膜の形成に適する上記製造方法、例えばスパッタ法や蒸着法を利用する。次いで第１導電物としてタングステンを、上記同様の薄膜形成方法によってスルーホール内に充填する。
【００７８】
その後、層間絶縁膜１０６の表面が露出する程度にまでエッチバック処理しスルーホールの開口面と絶縁膜表面とを同一面に形成する（ＳＴ１１）。この工程により、側壁及び底面は密接層１０７及び第１酸素バリア層１０８で囲まれたタングステンプラグとしての構造が形成された。
【００７９】
次いで上記第１実施形態と同様にして強誘電体キャパシタＣの層構造を形成する。本実施形態では下部電極１１１に配線層を接続する必要が無いため、第３酸素バリア層１１４のＴｉＡｌＮをマスクとして一回のエッチングで強誘電体キャパシタＣの形状を形成可能である。
【００８０】
その後層間絶縁膜１１７を形成しスルーホールＨ３及びＨ４を設ける点については上記第１実施形態とほぼ同様である。このときスルーホールＨ４については下層側のタングステンプラグであるスルーホールＨ２の直上に位置するように形成する。
【００８１】
スルーホールＨ３及びＨ４内に設ける層構造及びビット線Ｂの形成についても上記第１実施形態と同様に実施できる。
【００８２】
上記第２実施形態によれば、第１水素バリア層１１６、第２水素バリア層１３２、及び第３酸素バリア層１１４については上記第１実施形態と同様の利点がある。
【００８３】
さらに上記第２実施形態によれば、第２酸素バリア層１１０が直接製造時における強誘電体層１１２や第２層間絶縁膜１１７から下層に拡散する酸素を遮蔽する他、この第２酸素バリア層１１０を回り込んで側面からスルーホールＨ１やＨ２に向かう酸素も第１酸素バリア層１０８が遮蔽する。このため酸化されやすいタングステンで形成された第１導電物１０９は事実上酸素から完全に防御される。したがって、酸化作用によるタングステンの高抵抗化を防ぐことができ、信頼性の高い強誘電体メモリを提供することができる。
【００８４】
（第３実施形態）
本発明の第３実施形態は、本発明の半導体装置、強誘電体メモリを備えた電子機器、特にパーソナルコンピュータに関する。
【００８５】
図７は、本第３実施形態におけるパーソナルコンピュータ１０００の構成を示す斜視図である。図７において、パーソナルコンピュータ１０００は、表示パネル１００１と、キーボード１００２を備えた本体部１００４と、から構成されている。当該コンピュータ表示装置１０００の本体部１００４に内蔵されるＣＰＵ基板のメモリ素子等として、本発明に係る構造、または、本発明に係る製造方法で製造された半導体装置、特に誘電体メモリが利用されている。
【００８６】
当該第３実施形態によれば、タングステンプラグを囲んで酸素バリア層が形成されているので、強誘電体層や絶縁膜形成に伴って発生する酸素によってタングステンが酸化され高抵抗化して導通状態が悪化することが防止され、信頼性の高い半導体装置及び電子機器を提供できる。
【００８７】
また当該第３実施形態によれば、水素バリア層を備えるので、タングステンプラグ形成時に発生する水素によって強誘電体層が還元され分極特性が悪化することのない信頼性の高い半導体装置及び電子機器を提供できる。
【００８８】
なお、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱することのない範囲で種々に変更して適用することが可能である。
【００８９】
例えば、第１水素バリア層１１６にＴｉＡｌＮを用いて水素バリア機能を持たせたが、他の金属酸化物その他の絶縁性酸素バリア層に代えてもよい。また当該絶縁性酸素バリア層を水素バリア層と積層して酸素バリア機能と水素バリア機能とを共に持たせてもよい。
【００９０】
また、第４酸素バリア層１３１及び第２水素バリア層１３２の積層順番を逆にしてもよい。また、第３酸素バリア層１１４を排除してもよい。
【図面の簡単な説明】
【図１】第１実施形態における強誘電体メモリの断面図。
【図２】第１実施形態における製造工程断面図（その１）。
【図３】第１実施形態における製造工程断面図（その２）。
【図４】第２実施形態における強誘電体メモリの断面図。
【図５】第２実施形態における製造工程断面図（その１）。
【図６】第２実施形態における製造工程断面図（その２）。
【図７】第３実施形態における電子機器を説明する斜視図。
【符号の説明】
Ｂ…ビット線、Ｃ…強誘電体キャパシタ、Ｗ…ワード線、１ａ、１ｂ…強誘電体メモリ、１００…基板、１０１…素子分離層、１０２…拡散領域、１０３…ゲート絶縁膜、１０４…側壁、１０５…ゲート（ワード線）、１０６…第１層間絶縁膜、１０７…密着層（Ｔｉ／ＴｉＮ）、１０８…第１酸素バリア層（ＴｉＡｌＮ）、１０９…第１導電物（Ｗ）、１１０…第２酸素バリア層（ＴｉＡｌＮ）、１１１…下部電極（Ｐｔ）、１１２…強誘電体層（ＳＢＴ）、１１３…上部電極（Ｐｔ）、１１４…第３酸素バリア層（ＴｉＡｌＮ）、１１５…レジスト、１１６…第１水素バリア層（ＡｌＯｘ）、１１７…第２層間絶縁膜、１２１、１２３…密着層、１２２…配線層（ＡｌＣｕ）、１３１…第４酸素バリア層（ＴｉＡｌＮ）、１３２…第２水素バリア層（ＩｒＯｘ）、１３３…第２導電物（Ｗ）、１４１…第５酸素バリア層、１４２…配線層（ＡｌＣｕ）、１４３…第６酸素バリア層
Claims (13)
- 下地面上に形成された層間絶縁膜に設けられた貫通孔内に、ガス成分の拡散を防止する導電性を有する第１バリア層が設けられており、
前記下地面と前記層間絶縁膜との界面であって前記貫通孔の外部に、ガス成分の拡散を防止する絶縁性を有する第２バリア層が設けられていることを特徴とする半導体装置。 - 下地面上に形成された、貫通孔を有する層間絶縁膜と、
少なくとも前記貫通孔壁面及び底面に形成された、酸素の拡散を防止する導電性を有する第１酸素バリア層と、
前記貫通孔内に充填された導電物と、を備えたことを特徴とする半導体装置。 - 少なくとも前記貫通孔壁面及び底面と前記第１酸素バリア層との間、または、前記第１酸素バリア層と前記導電物との間、の少なくとも一方に形成される、水素の拡散を防止する導電性を有する第１水素バリア層をさらに備える、請求項２に記載の半導体装置。
- 前記下地面と前記層間絶縁膜との間であって前記貫通孔の外側を囲んで形成された絶縁性を有する第２酸素バリア層をさらに備える、請求項２または３に記載の半導体装置。
- 前記下地面と前記層間絶縁膜との間であって前記貫通孔の外側を囲んで形成された絶縁性を有する第２水素バリア層をさらに備える、請求項２乃至４のいずれか一項に記載の半導体装置。
- 下地面上に形成された層間絶縁膜に貫通孔を設ける工程と、
少なくとも前記貫通孔壁面及び底面に、酸素の拡散を防止する導電性を有する第１酸素バリア層を形成する工程と、
前記貫通孔内に導電物を充填する工程と、を備えたことを特徴とする半導体装置の製造方法。 - 少なくとも前記貫通孔壁面及び底面と前記第１酸素バリア層との界面、または、前記第１酸素バリア層と前記導電物との界面の少なくとも一方に、水素の拡散を防止する導電性を有する第１水素バリア層を形成する工程とをさらに備える、請求項６に記載の半導体装置の製造方法。
- 前記下地面と前記層間絶縁膜との界面に絶縁性を有する第２酸素バリア層を形成する工程をさらに備え、
前記層間絶縁膜に貫通孔を設ける工程では、当該第２酸素バリア層に連通させて前記貫通孔を形成する、請求項６または７に記載の半導体装置の製造方法。 - 前記下地面と前記層間絶縁膜との界面に絶縁性を有する第２水素バリア層を形成する工程をさらに備え、
前記層間絶縁膜に貫通孔を設ける工程では、当該第２水素バリア層に連通させて前記貫通孔を形成する、請求項６乃至８のいずれか一項に記載の半導体装置の製造方法。 - 前記下地面が強誘電体キャパシタの一部によって形成されている、請求項１乃至５のいずれか一項に記載の半導体装置を備えたことを特徴とする強誘電体メモリ。
- 前記下地面が強誘電体キャパシタの一部によって形成されている、請求項６乃至９のいずれか一項に記載の半導体装置の製造方法によって形成されたことを特徴とする強誘電体メモリ。
- 前記強誘電体キャパシタを構成する上部電極または下部電極の少なくとも一方に導電性を有する第３酸素バリア層を備えている、請求項１０または１１に記載の強誘電体メモリ。
- 請求項１０乃至１２のいずれか一項に記載の強誘電体メモリを備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003083646A JP2004296535A (ja) | 2003-03-25 | 2003-03-25 | 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003083646A JP2004296535A (ja) | 2003-03-25 | 2003-03-25 | 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004296535A true JP2004296535A (ja) | 2004-10-21 |
Family
ID=33399057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003083646A Pending JP2004296535A (ja) | 2003-03-25 | 2003-03-25 | 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004296535A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036126A (ja) * | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2008066615A (ja) * | 2006-09-11 | 2008-03-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP5076890B2 (ja) * | 2005-06-17 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| WO2016020802A1 (ja) * | 2014-08-08 | 2016-02-11 | 株式会社半導体エネルギー研究所 | 半導体装置、変換回路及び電子機器 |
| CN114203708A (zh) * | 2022-02-15 | 2022-03-18 | 广州粤芯半导体技术有限公司 | 铁电存储器单元、其制备方法及铁电存储器的布局结构 |
-
2003
- 2003-03-25 JP JP2003083646A patent/JP2004296535A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5076890B2 (ja) * | 2005-06-17 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8614104B2 (en) | 2005-06-17 | 2013-12-24 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device |
| JP2007036126A (ja) * | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2008066615A (ja) * | 2006-09-11 | 2008-03-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2016020802A1 (ja) * | 2014-08-08 | 2016-02-11 | 株式会社半導体エネルギー研究所 | 半導体装置、変換回路及び電子機器 |
| CN114203708A (zh) * | 2022-02-15 | 2022-03-18 | 广州粤芯半导体技术有限公司 | 铁电存储器单元、其制备方法及铁电存储器的布局结构 |
| CN114203708B (zh) * | 2022-02-15 | 2022-04-19 | 广州粤芯半导体技术有限公司 | 铁电存储器单元、其制备方法及铁电存储器的布局结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4372437B2 (ja) | ビアエッチング阻止膜を用いる強誘電体メモリ素子及びその製造方法 | |
| US20090127604A1 (en) | Ferroelectric memory device and method for manufacturing the same | |
| US6011284A (en) | Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device | |
| JP2002141478A (ja) | 半導体装置及びその製造方法 | |
| JP2012256702A (ja) | 強誘電体キャパシタ | |
| JP3570153B2 (ja) | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| JP2008084880A (ja) | 不揮発性記憶装置およびその製造方法 | |
| US6686211B1 (en) | Method for manufacturing non-volatile memory device and non-volatile memory and semiconductor device | |
| US7459738B2 (en) | Ferroelectric memory element and method for manufacturing the same | |
| KR19990083038A (ko) | 개선된 강유전성 용량 특성을 갖는 강유전체 메모리 장치 | |
| KR20060135494A (ko) | 반도체장치 및 그 제조방법 | |
| JP2009272319A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| JPH10242409A (ja) | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| JP2003068993A (ja) | 半導体装置およびその製造方法 | |
| JP2004296534A (ja) | 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 | |
| US7550799B2 (en) | Semiconductor device and fabrication method of a semiconductor device | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2004296535A (ja) | 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 | |
| JPH09232527A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| JP4296375B2 (ja) | 強誘電体メモリ素子の製造方法および強誘電体メモリ装置 | |
| JP2007080931A (ja) | 半導体装置 | |
| JP2001345432A (ja) | 誘電体キャパシタを備えた固体電子装置 | |
| JP2004311868A (ja) | 半導体装置 | |
| JP2006059968A (ja) | 半導体装置及びその製造方法、強誘電体キャパシタ構造 |