JP2004296353A - 電気光学装置及びその製造方法並びに表示装置 - Google Patents
電気光学装置及びその製造方法並びに表示装置 Download PDFInfo
- Publication number
- JP2004296353A JP2004296353A JP2003089333A JP2003089333A JP2004296353A JP 2004296353 A JP2004296353 A JP 2004296353A JP 2003089333 A JP2003089333 A JP 2003089333A JP 2003089333 A JP2003089333 A JP 2003089333A JP 2004296353 A JP2004296353 A JP 2004296353A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electro
- optical device
- functional element
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 299
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000007650 screen-printing Methods 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 23
- 238000007639 printing Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000010408 film Substances 0.000 description 50
- 238000005401 electroluminescence Methods 0.000 description 16
- 239000010410 layer Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000001723 curing Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
- H10K59/1275—Electrical connections of the two substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】２枚の基板のそれぞれに対して、複数の画素に対応して形成された複数の機能素子の相互間を接続する技術を提供すること。
【解決手段】複数の画素領域を含んでなる電気光学装置であって、複数の画素領域のそれぞれに対応した複数の第１機能素子が形成された第１基板（１１）と、上記複数領域の画素のそれぞれに対応した複数の第２機能素子が形成された第２基板（２１）と、を含み、上記画素に対応して形成された導電性ペースト（３１）により上記第１機能素子と上記第２機能素子とが接続される。
【選択図】 図３
【解決手段】複数の画素領域を含んでなる電気光学装置であって、複数の画素領域のそれぞれに対応した複数の第１機能素子が形成された第１基板（１１）と、上記複数領域の画素のそれぞれに対応した複数の第２機能素子が形成された第２基板（２１）と、を含み、上記画素に対応して形成された導電性ペースト（３１）により上記第１機能素子と上記第２機能素子とが接続される。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばマトリクス状に配置される複数の画素を含んで構成される電気光学装置（表示装置）とそれらの製造技術に関する。
【０００２】
【従来の技術】
電気光学装置では、異なる機能素子同士を接続することが必要となる場合が多い。例えば、電気光学装置のひとつである、薄膜トランジスタで駆動される有機エレクトロルミネッセンスディスプレイでは、薄膜トランジスタと有機エレクトロルミネッセンス素子を接続する必要がある。従来、薄膜トランジスタに有機エレクトロルミネッセンス素子を積層し、さらに陰極を形成してディスプレイを製造してきたが、薄膜トランジスタを先に形成し、その上に有機エレクトロルミネッセンス素子、さらに陰極を形成する場合は、陰極が発光を遮るため、基板上部を発光部に使用するトップエミッション構造を採用することが難しい。そのため、基板底部から発光させるボトムエミッション構造を採用することとなるが、薄膜トランジスタの部分は発光部に使用できないため、発光面積率が低くなる。また、発光面積率の低さを補うために、有機エレクトロルミネッセンス素子にかける電流と電圧を上げて光量（輝度）を確保する必要がある。そのため、有機エレクトロルミネッセンス素子の発光効率寿命が低下する。
【０００３】
一方、トップエミッション構造にするためには、薄膜トランジスタを形成した後、低仕事関数の金属を蒸着して陰極を形成し、その上に、有機エレクトロルミネッセンス素子を形成する必要がある。しかしながら、陰極の金属を形成し、有機エレクトロルミネッセンス素子を形成するまでの間、陰極界面を活性に保つことが困難である。これは、陰極界面の酸化などに起因する。このため、トップエミッションの薄膜トランジスタ駆動有機エレクトロルミネッセンスディスプレイの作成は困難である。
【０００４】
このような背景から、複数の画素のそれぞれに対応して複数の第１機能素子を形成した第１基板と、上記複数の画素のそれぞれに対応して第２機能素子を形成した第２基板とを最後に接続する手法が考えられた。この手法によれば、第１基板及び第２基板を別々に製造することが出来るので製造上の制約が少なくなり、各々の基板の製造工程を最適化することが容易となる。また、本構成を薄膜トランジスタ駆動型の有機エレクトロルミネッセンスディスプレイに適用すれば、薄膜トランジスタと有機エレクトロルミネッセンス素子の各々の製造工程を最適化することが容易となるだけでなく、有機エレクトロルミネッセンス素子の製造を行う上で、薄膜トランジスタの製造プロセスで要求される高温条件を考慮に入れる必要がないので、トップエミッション型の有機エレクトロルミネッセンス素子を製造することができ、発光面積率の飛躍的な向上、それに伴う省電力化が可能となり、発光効率寿命の向上が期待される。上記の構成を実現する方法の公知文献として、例えば特開平１１−３０４８号公報（特許文献１）がある。
【０００５】
【特許文献１】
特開平１１−３０４８号公報
【発明が解決しようとする課題】
しかしながら、上記特許文献１では、２枚の基板にそれぞれマトリクス状の画素に対応して形成された機能素子間を画素毎に接続する方法について、詳細かつ具体的な製造方法が記載されていない。
【０００６】
そこで、本発明は、２枚の基板のそれぞれに対して形成された機能素子の相互間を容易に接続することを可能とする技術の提供を目的とする。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明の電気光学装置は、複数の画素を含んでなる電気光学装置であって、上記複数の画素のそれぞれに対応して複数の第１機能素子が形成された第１基板と、上記複数の画素のそれぞれに対応して複数の第２機能素子が形成されており、上記第１基板と貼り合わされる第２基板と、を含み、上記第１機能素子と上記第２機能素子との相互間が導電性ペーストを介して接続されることを特徴とする。
【０００８】
また、本発明の電気光学装置は、複数の画素を含んでなる電気光学装置であって、上記複数の画素のそれぞれに対応して、一又は複数の第１機能素子を含む素子チップが形成された第１基板と、上記複数の画素のそれぞれに対応して複数の第２機能素子が形成されており、上記第１基板と貼り合わされる第２基板と、を含み、上記素子チップと上記第２機能素子との相互間が導電性ペーストを介して接続されることを特徴とする。
【０００９】
第１機能素子或いは素子チップを形成した第１基板と、第２機能素子を形成した第２基板とを、導電性ペーストを介して接続するので、第１基板と第２基板の各々の構造や製造工程を各々最適化することが出来る。
【００１０】
また、上記導電性ペーストはスクリーン印刷により形成されるものであることが望ましい。
【００１１】
また、上記導電性ペーストが、上記第１基板と上記第２基板の間のスペーサーを兼ねることも望ましい。これにより、構造の簡略化を図ることができる。
【００１２】
また、第１基板の第１機能素子は薄膜トランジスタであることが望ましい。
【００１３】
また、第２基板の第２機能素子は電気光学素子であり、とくに有機エレクトロルミネッセンス素子であることが望ましい。
【００１４】
また、本発明は、上記した本発明にかかる電気光学装置を用いて構成される電子機器でもある。
【００１５】
ここで、「画素領域」とは、表示領域に複数形成される画素を区画する領域であり、「画素」とは、所定の画像を表示するための最小単位であり、各々の画素は、少なくとも電気光学素子と電極とを含んで構成される。また本発明でいう「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。なお「電気光学素子」としては、上述のＥＬ（エレクトロルミネッセンス）素子や、液晶素子、電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
【００１６】
また、本発明でいう「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。ここで電子機器は、回路基板を一枚または複数備えることが可能である。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００１７】
本発明は、複数の画素を備える電気光学装置の製造方法であって、第１基板に、上記複数の画素のそれぞれに対応する複数の第１機能素子を形成する第１工程と、第２基板に、上記複数の画素のそれぞれに対応する複数の第２機能素子を形成する第２工程と、上記第１基板上又は上記第２基板上の少なくとも一方に、上記第１機能素子と上記第２機能素子とを接続するための導電性ペーストを形成する第３工程と、上記第１基板と上記第２基板と貼り合わせる第４工程と、を備えることを特徴とする。
【００１８】
また、本発明は、複数の画素を備える電気光学装置の製造方法であって、第１基板に、上記複数の画素のそれぞれに対応して、一又は複数の第１機能素子を含む素子チップを形成する第１工程と、第２基板に、上記複数の画素のそれぞれに対応する複数の第２機能素子を形成する第２工程と、上記第１基板上又は上記第２基板上の少なくとも一方に、上記素子チップと上記第２機能素子とを接続するための導電性ペーストを形成する第３工程と、上記第１基板と上記第２基板と貼り合わせる第４工程と、を備えることを特徴とする。
【００１９】
上記第３工程において、導電性ペーストは、第１基板上の第１機能素子及び／または第２基板上の第２機能素子よりも厚く形成されることが望ましい。これにより、第１機能素子と第２機能素子とが接続部以外の部位で接触することを防ぐことができる。
【００２０】
また、上記第３工程は、上記導電性ペーストをスクリーン印刷によって形成することが望ましい。
【００２１】
また、上記導電性ペーストは、上記スクリーン印刷を複数回繰り返し行うことにより積層され、上記第１基板上の上記第１機能素子及び／または上記第２基板上の上記第２機能素子よりも厚く形成されることが望ましい。これにより、第１機能素子と第２機能素子とが接続部以外の部位で接触することを防ぐことができる。
【００２２】
また、上記スクリーン印刷に用いられるスクリーンマスクとの位置合わせのためのパターンを、第１基板または第２基板に形成する第５工程を更に含むことが望ましい。
【００２３】
また、スクリーン印刷による印刷のずれを確認するために、第１基板または第２基板にマークを設け、第１基板または第２基板に形成したパターンに対応したマークを、スクリーン印刷により第１基板または第２基板に印刷することが望ましい。これにより、第１基板または第２基板の接続部への、精度の高い導電性ペーストの印刷を可能とする。
【００２４】
また、スクリーン印刷により印刷されるパターンには、開口構造とすることが望ましい。これにより、閉殻構造のパターンで形成された導電性ペーストと、第１基板、及び第２基板により、雰囲気中の気体を閉じ込め、ペーストの加熱硬化中に気体が膨張して、形成された導電性ペーストの形状が歪むことを防ぐことが可能となる。
【００２５】
また、上記パターンはスクリーンマスクを用いて形成されることが望ましい。
【００２６】
また、スクリーン印刷の際に吸着ステージに生じる余白を塞ぐためのアタッチメントを用いて上記第１基板または上記第２基板を上記吸着ステージに載置することが望ましい。
【００２７】
また、上記第４工程は、上記第１基板と上記第２基板との略平行な状態に保ちながら位置調整を行うように構成した貼り合わせ治具を用いて、上記第１基板と上記第２基板の貼り合わせを行うことが望ましい。
【００２８】
また、貼り合わせ治具は、位置合わせの微調整を行うための少なくとも３本以上のマイクロヘッドを有しており、当該複数のマイクロヘッドを使用して第１基板と第２基板の相対位置の微調整を行うことが望ましい。
【００２９】
また、上記第２基板を上記貼り合わせ治具に載置し、上記第２基板の周囲に配置され、上記第２基板よりも突出した少なくとも３本以上の高さ調整ネジ上に上記第１基板を置き、当該複数の高さ調整ネジを連動して下げることにより、上記第１基板を上記第２基板上へ平行に載せて両者を貼り合わせることが望ましい。
【００３０】
また、上記複数の高さ調整ネジにより画定される範囲よりも上記第２基板が小さく、かつ上記複数の高さ調整ネジ位置により画定される範囲よりも上記第１基板が大きいことが望ましい。
【００３１】
これらの方法によれば、第１基板及び第２基板の位置合わせと、第１基板及び第２基板の平行な貼り合わせを可能とする。
【００３２】
また、上記第１基板を上記貼り合わせ治具上に置き、上記第１基板周囲に配置され、上記第１基板よりも突出した少なくとも３本以上の高さ調整ネジ上に上記第２基板を置き、当該複数の高さ調整ネジを連動して下げることにより、上記第２基板を上記第１基板上に平行に載せて両者を貼り合わせることが望ましい。
【００３３】
また、上記複数の高さ調整ネジにより画定される範囲よりも上記第１基板が小さく、かつ上記複数の高さ調整ネジにより画定される範囲よりも上記第２基板が大きいことが望ましい。
【００３４】
これらの方法によれば、第１基板及び第２基板の位置合わせと、第１基板及び第２基板の平行な貼り合わせを可能とする。
【００３５】
また、第１基板を上記貼り合わせ治具上に置き、上記第１基板よりも高い位置で、上記第２基板を上部より真空吸着により固定し、固定した上記第１基板を上方より降下させて当該第１基板を上記第２基板に水平に載せて両者を貼り合わせることが望ましい。
【００３６】
また、上記第２基板を上記貼り合わせ治具上に置き、上記第２基板よりも高い位置で、上記第１基板を上部より固定し、固定した上記第２基板を上方より降下させて当該第２基板を上記第１基板に水平に載せて両者を貼り合わせることが望ましい。
【００３７】
これらの方法によれば、第１基板及び第２基板の基板は同じ大きさでも良く、第１基板及び第２基板の位置合わせと、第１基板及び第２基板の平行な貼り合わせを可能とする効果を有する。
【００３８】
また、上記第４工程は、上記第１基板と上記第２基板とを貼り合わせた状態にして平板間に挟み込んで加熱し、上記導電性ペーストを硬化させることが望ましい。これにより、第１基板と第２基板を貼り合わせた基板間の導電性ペーストの硬化条件を均一に保つことと、第１基板と第２基板との間の導電性ペーストにかかる圧力を均一に保つことが可能となり、第１及び第２基板の貼り合わせを具合良く行うことができる。
【００３９】
また、上記導電性ペーストの加熱硬化は、真空オーブン内にて行われることが望ましい。これにより、第２基板の第２機能素子（例えば有機エレクトロルミネッセンス素子）の酸素による劣化を抑制することが可能となる。
【００４０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図面に基づいて説明する。
【００４１】
（第１の実施例）
図１は、本発明の第１の実施例における第１機能素子の製造方法の工程図である。ここでは、第１機能素子は薄膜トランジスタである。
【００４２】
まず、図１（ａ）に示すように、第１基板１１上に下地絶縁膜１２を形成する。下地絶縁膜１２としては、例えば、酸化シリコン膜が好適に用いられる。次に、下地絶縁膜１２上に、材料ガスとしてＳｉＨ４を用いたＰＥＣＶＤ法（プラズマ励起ＣＶＤ法）、或いは材料ガスとしてＳｉ２Ｈ６を用いたＬＰＣＶＤ法（減圧ＣＶＤ法）などの方法により半導体膜１３を成膜する。半導体膜１３としては、例えば非晶質シリコン（ａ−Ｓｉ）膜が好適に用いられる。、次に、レーザー光１４の照射により半導体膜１３の結晶化を行う。本例では、結晶化により多結晶シリコン（Ｐｏｌｙ−Ｓｉ）膜を得る。その後、半導体膜１３を所望形状にパターニングして活性層１５を得る。
【００４３】
次に、図１（ｂ）に示すように、ＴＥＯＳ（テトラエトキシシラン）を材料ガスとして用いたＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法（電子サイクロトロン共鳴ＣＶＤ法）などの方法によりゲート絶縁膜１６を成膜する。次に、ゲート絶縁膜１６上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極１７を形成する。イオンインプラやイオンドーピング１８などにより、レジストマスク１ａを用いてＰ（リン）イオンとＢ（ボロン）イオンを選択的に注入し、ソース・ドレイン領域１ｂを形成する。
【００４４】
次に、図１（ｃ）に示すように、第１層間絶縁膜１ｃを成膜し、コンタクトホールを開孔する。次に、第１層間絶縁膜１ｃ上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極１ｅ及び図示しない配線を形成する。これにより、ｎ型薄膜トランジスタ１ｆとｐ型薄膜トランジスタ１ｇとを含んでなるＣＭＯＳ回路が形成される。さらに、第２層間絶縁膜１ｈを成膜し、コンタクトホールを開孔する。次に、第２層間絶縁膜１ｈ上およびコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド１ｊを得る。なお、図１では、１個ずつの素子しか図示していないが、実際には多数の素子が配列して存在する。
【００４５】
図２は、本発明の第１の実施例における第２機能素子の製造方法の工程図である。ここでは、第２機能素子は有機エレクトロルミネッセンス素子である。
【００４６】
まず、図２（ａ）に示すように、第２基板２１上に、透明導電膜（ＩＴＯ膜）を成膜し、陽極２２を得る。親液性材料を成膜し、開孔して親液性バンク２３を得る。撥液性材料を成膜し、開孔して撥液性バンク２４を得る。次に、図２（ｂ）に示すように、インクジェット法（液滴吐出法）などの方法によりＰＥＤＴ（ポリエチレンジオキシチオフェン）を塗布して正孔輸送層２５を形成し、さらに発光材料を塗布して発光層２６を形成する。次に、図２（ｃ）に示すように、低仕事関数の金属のマスク蒸着などの方法によって陰極２７を形成する。
【００４７】
図３は、本発明の第１の実施例における第１基板と第２基板とを貼り合わせた状態を示す図である。第１基板１１の第１機能素子に形成した接続パッド１ｊと、第２基板２１の第２機能素子に形成した陰極２７を、スクリーン印刷により接続パッド１ｊ上に形成した導電性ペースト３１により接着し、第１機能素子の接続パッド１ｊと第２機能素子に形成した陰極２７とを接続する。また、スクリーン印刷により第２機能素子に形成した陰極２７上に導電性ペースト３１を形成し、第１機能素子の接続パッド１ｊと接続しても良い。
【００４８】
このとき、導電性ペースト３１は、第１基板１１上の第１機能素子、及び第２基板２１上の第２機能素子の厚みよりも厚くなるように形成する。この方法によれば、第１機能素子と第２機能素子とが接続部以外の部位で接触することを防ぐことが出来る。
【００４９】
図４は、本発明の第１の実施例におけるスクリーン印刷に用いるスクリーンマスク４１を示す図である。スクリーン印刷において、画素に対応するパターン４２と、電極接続用パターン４３と、第１基板または第２基板と、スクリーンマスクとの位置合わせのためのパターン４４と、スクリーン印刷による印刷のずれを確認するためのマーク４５を印刷する。これらのスクリーン印刷により印刷されるパターンは、開口構造とする。逆に閉口構造（環状）として導電性ペーストを形成した場合、環状に形成された導電性ペーストが壁となり、貼り合わせた第１基板、及び第２基板がそれぞれ底面と蓋の役割を果たし、雰囲気中の気体を閉じ込める。このときペーストを硬化するために、加熱を行うと２枚の基板と導電性ペーストにより閉じ込められた気体が膨張して、形成された導電性ペーストの形状を歪ませることになる。そこで導電性ペーストを、例えばドット状に形成することで気体の出口を確保する。また、印刷されるパターンは同じ大きさにすることが望ましい。この方法によれば、印刷されるパターンの高さを揃えることが出来る。
【００５０】
図５は、本発明の第１の実施例におけるスクリーン印刷に用いるアタッチメント５１を示す図である。図５（ａ）はアタッチメントの平面図、図５（ｂ）はスクリーン印刷機のステージ５４にアタッチメントを使用して、印刷基板５５を吸着した状態を示す斜視図である。図５に示すように、第１基板または第２基板の大きさに応じて、スクリーン印刷機の吸着ステージ５４に生じる余白を塞ぐためにアタッチメント５１を用いる。当該アタッチメント５１は、基板を設置するためのスペース（開口部）５２と、基板を取り出す際にピンセットを差し込むための切り込み５３を有する。
【００５１】
図６は、本発明の第１基板と第２基板とを貼り合わせる工程において、第１基板と第２基板との位置を合わせ、第１基板と第２基板とを平行に貼り合わせるための治具を示す図である。図６（ａ）は貼り合わせ治具を上方から見た平面図であり、図６（ｂ）は貼り合わせ治具の側面図である。また、図６において、基板６２と基板６３の内、一方が第１基板で、もう一方が第２基板に対応する。
【００５２】
図６に示すように、治具６１は、３つの高さ調整ネジ６４を備えている。これらの高さ調整ネジ６４は、図６（ａ）に示すように、これら３つの高さ調整ネジ６４により画定される範囲よりも基板６２が小さく、かつ、これらの高さ調整ネジ６４により画定される範囲よりも基板６３が大きいという関係にある。また、図６（ｂ）に示すように、高さ調整ネジ６４は基板６２よりも突出しており、このとき基板６２と基板６３とは、印刷した導電性ペーストを介して接触しない。
【００５３】
また、図６に示すように、治具６１上に配置した基板６２と基板６３の位置合わせを行うために、微調整用の３本又はそれ以上のマイクロヘッド６５を治具６１に装着した。この３本以上のマイクロヘッド６５の内少なくとも３本を使用して基板６３の位置合わせを行う。図６（ｂ）に示すように基板６２とマイクロヘッド６５とは接触せず、基板６３とマイクロヘッド６５が接触し、マイクロヘッドにより基板６３をスライドさせることで基板６２との位置を調整する。
【００５４】
以上の高さ調整ネジ６４とマイクロヘッド６５を用いて、基板６２と基板６３との平行な貼り合わせを行う。基板６２を治具６１上に配置し、３本の高さ調整ネジ６４上に基板６３を配置し、３本以上のマイクロヘッド６５の内少なくとも３本を使用して基板６３の位置を合わせ、３本の高さ調整ネジ６４を全て下げることにより、基板６３を基板６２上に平行に載せる。
【００５５】
図７は、真空オーブン内に、貼り合わせた基板７２を、２枚の平坦な基板７３及び７４に挟んで配置した状態を示す斜視図である。ここで、貼り合わせた基板７２とは、第１基板と第２基板を貼り合わせたものを言う。この貼り合わせた基板７２の導電性ペーストの硬化条件を均一に保つためと、第１基板と第２基板との間隔を均一に保つために、第１基板と第２基板とを貼り合わせた基板７２を平坦な基板７３上に静置して、当該基板７３ともう一枚の平坦な基板７４とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第２基板の第２機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブン７１を用いて基板７２を減圧雰囲気中に置くようにしている。
【００５６】
（第２の実施例）
図８は、本発明の第２の実施例の貼り合わせ治具を示す図である。第１の実施例と同様の方法で、一方の基板にスクリーン印刷で導電性ペーストを印刷し、もう一方の基板と貼り合わせる工程において、基板８１をステージ８３上に置き、基板８１と基板８２とが導電性ペーストを介して接触しないように、基板８１よりも十分高い位置で、基板８２を上部より真空吸着により固定する。このときの固定のために吸着パッド８４を装着した。吸着パッド８４は、吸着パッド固定板８５に配置され、吸着パッド固定板８５は、アーム８６に固定されている。アーム８６は支柱８７に装着されており、アーム８６が支柱８７をスライドすることにより、基板８１と平行に基板８２を上下させることが出来る。基板８１と基板８２の内、一方が第１基板で、もう一方が第２基板となる。また、基板８１と基板８３は同じ大きさでも良い。
【００５７】
真空オーブン７１による導電性ペーストの硬化は、第１の実施例と同様に行う。具体的には、基板８１と基板８２とを貼り合わせた基板の導電性ペースト硬化条件を均一に保つためと、第１基板と第２基板との間隔を均一に保つために、第１基板と上記第２基板とを貼り合わせた基板を、平坦な基板７３上に静置して、もう一枚の平坦な基板７４とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第２基板の第２機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブン７１を用いる。
【００５８】
（第３の実施例）
図９は、本発明の第３の実施例における第１機能素子を一つ以上含む素子チップの製造方法の工程図である。ここでは、第１機能素子は薄膜トランジスタである。
【００５９】
まず、図９（ａ）に示すように、仮基板９１上に剥離層９２を形成し、その上に下地絶縁膜９３を形成する。ここで「剥離層」とは、エネルギーの付与（例えばレーザー照射）によって状態変化を生じて、仮基板９１及び又は下地絶縁膜９３との固着度合いが弱まる性質を有するものをいい、例えば、非晶質シリコン膜などが好適に用いられる。
【００６０】
次に、下地絶縁膜９３上に、材料ガスとしてＳｉＨ４を用いたＰＥＣＶＤ法、或いは材料ガスとしてＳｉ２Ｈ６を用いたＬＰＣＶＤ法などの方法により半導体膜９３を成膜する。半導体膜９３としては、例えば非晶質シリコン（ａ−Ｓｉ）膜が好適に用いられる。次に、レーザー光９５の照射により半導体膜９３の結晶化を行う。本例では、結晶化により多結晶シリコン（Ｐｏｌｙ−Ｓｉ）膜を得る。その後、半導体膜９３を所望形状にパターニングして活性層９６を得る。
【００６１】
次に、図９（ｂ）に示すように、ＴＥＯＳを材料ガスとして用いたＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法などの方法によりゲート絶縁膜９７を成膜する。次に、ゲート絶縁膜９７上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極９８を形成する。イオンインプラやイオンドーピング９９などにより、レジストマスク９ａを用いてＰ（リン）イオンとＢ（ボロン）イオンを選択的に注入し、ソース・ドレイン領域９ｂを形成する。
【００６２】
次に、図９（ｃ）に示すように、第１層間絶縁膜９ｃを成膜し、第１コンタクトホールを開孔する。次に、第１層間絶縁膜９ｃ上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極９ｅ及び図示しない配線を形成する。これにより、ｎ型薄膜トランジスタ９ｆとｐ型薄膜トランジスタ９ｇとを含んでなるＣＭＯＳ回路が形成される。さらに、第２層間絶縁膜９ｈを成膜し、コンタクトホールを開孔する。次に、第２層間絶縁膜９ｈ上およびコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド９ｊを得る。最後に、素子チップを分離するセパレーション９ｋを形成する。図９では、１個の素子チップしか図示していないが、実際には多数の素子チップが配列して存在する。
【００６３】
図１０は、第３の実施例における第１機能素子を一つ以上含む素子チップの剥離転写方法の工程図である。まず、図１０（ａ）に示すように、仮基板９１上に、剥離層９２を形成し、その上に第３機能素子１０１や接続パッド１０２を形成し、素子チップ１０３を形成する。次に、図１０（ｂ）に示すように、第３基板１０４上に、配線１０５と接続パッド１０６を形成し、接着剤１０７を塗布する。
【００６４】
次に、図１０（ｃ）に示すように、仮基板９１の上面と第３基板１０４の上面とを当接させて両者を貼り合わせ、これらの仮基板９１と第３基板１０４を圧着し、接着剤１０７を用いて、素子チップ１０３の接続パッド１０２と第３基板１０４の接続パッド１０６を電気的に接続する。
【００６５】
その後、仮基板９１の裏面側から剥離層９２に対してレーザー光１０８の照射を行うことにより当該剥離層９２にレーザーアビュレーションによる剥離を生じさせて、第３の機能素子１０１をひとつ以上含む素子チップ１０３を仮基板９１から剥離させる。これにより、図１０（ｄ）に示すように、素子チップ１０３が第３基板１０４上へ転写される。図１０（ｄ）に示すように、当該素子チップ１０３は、薄膜トランジスタ１０１をひとつ以上含む素子チップ１０３の接続パッド１０２と、配線１０５が形成された第３基板１０４の接続パッド１０６とが電気的に接続している。
【００６６】
次に、本発明の第３の実施例における第２機能素子の製造方法について説明する。ここでは、第２機能素子として有機エレクトロルミネッセンス素子を考える。この場合には、上述した第１の実施例における第２機能素子の製造方法と同様にして行うことができる（図２参照）。これにより、第４機能素子を含む第４基板が形成される。
【００６７】
図１１は、本発明の第３の実施例における第１基板と第２基板とを貼り合わせた状態を示す図である。第１基板１０４に形成した接続パッド１０６と、第２基板１２１の第２機能素子（有機エレクトロルミネッセンス素子）に形成した陰極１２７を、スクリーン印刷により接続パッド１０６上に形成した導電性ペースト１３１により接着し、第１機能素子の接続パッド１０６と第２機能素子に形成した陰極１２７とを接続する。また、スクリーン印刷により第２機能素子に形成した陰極１２７上に導電性ペースト１３１を形成し、第１機能素子の接続パッド１０６と接続しても良い。
【００６８】
このとき、導電性ペースト１３１は、第１基板１０４上の第１機能素子を一つ以上含む素子チップ１０３、及び第２基板１２１上の第２機能素子の厚みよりも厚くなるように形成する。この方法によれば、第１機能素子と第２機能素子とが接続部以外の部位で接触することを防ぐことが出来る。
【００６９】
スクリーン印刷において、基板の大きさに応じて前述の第１の実施例に記載のアタッチメントを用いて、基板を印刷機のステージ上に配置し、前述の第１の実施例に記載のスクリーンマスクを用いて、導電性ペーストを印刷する。
【００７０】
本発明の第１基板１０４と第２基板１２１とを貼り合わせる工程は、前述の第１の実施例に記載の貼り合わせ治具を用いて行う。このとき、基板４２と基板４３の内、一方が第１基板で、もう一方が第２基板に対応する。または、第２の実施例に記載の貼り合わせ治具を用いて行うこともできる。このとき、基板５１と基板５２の内、一方が第１基板で、もう一方が第２基板に対応する。
【００７１】
貼り合わせた基板の導電性ペースト硬化条件を均一に保つためと、第１基板１０４と第２基板１２１との間隔を均一に保つために、第１基板１０４と第２基板１２１とを貼り合わせた基板を平坦な基板上に静置して、もう一枚の平坦な基板とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第２基板の第２機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブンを用いる。
【００７２】
（第４の実施例）
次に、本発明に係る電気光学装置を適用して構成される種々の電子機器について説明する。
【００７３】
図１２は、電気光学装置を適用可能な電子機器の例を示す図である。図１２（ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置２００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図６は（ｂ）ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置２００を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図６（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置２００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００７４】
図６（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置２００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図６（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明に係る電気光学装置２００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図６（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は筐体２８２に光学系２８１および本発明に係る電気光学装置２００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置２００は、上述した例に限らず表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における第１機能素子の製造方法の工程図である。
【図２】本発明の第１の実施例における第２機能素子の製造方法の工程図である。
【図３】本発明の第１の実施例における第１基板と第２基板とを貼り合わせた図である。
【図４】本発明の第１の実施例におけるスクリーンマスクを示す図である。
【図５】本発明の第１の実施例におけるアタッチメントを示す図である。
【図６】本発明の第１の実施例における貼り合わせ治具を示す図である。
【図７】本発明の第１の実施例における真空オーブンを用いた加熱硬化を示す図である。
【図８】本発明の第２の実施例における貼り合わせ治具を示す図である。
【図９】本発明の第３の実施例における第１機能素子を一つ以上含む素子チップの製造方法の工程図である。
【図１０】第３の実施例における第１機能素子を一つ以上含む素子チップの剥離転写方法の工程図である。
【図１１】本発明の第３の実施例における第１基板と第２基板とを貼り合わせた図である。
【図１２】電気光学装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１１…第１基板、 １２…下地絶縁膜、 １３…非晶質シリコン、 １４…レーザー光、 １５…活性層、 １６…ゲート絶縁膜、 １７…ゲート電極、 １８…イオンドーピング、 １ａ…レジストマスク、 １ｂ…ソース・ドレイン領域、 １ｃ…第１層間絶縁膜、 １ｅ…ソース・ドレイン電極、 １ｆ…ｎ型薄膜トランジスタ、 １ｇ…ｐ型薄膜トランジスタ、 １ｈ…第２層間絶縁膜、 １ｊ…接続パッド、 ２１…第２基板、 ２２…陽極、 ２３…親液性バンク、２４…撥液性バンク、 ２５…正孔輸送層、 ２６…発光層、 ２７…陰極、３１…導電性ペースト、 ４１…スクリーンマスク、 ４２…画素部の印刷領域、 ４３…電極接続部の印刷領域、 ４４…アライメントマーク、 ４５…印刷ずれ確認用マーク、 ５１…小型基板用アタッチメント ５２…基板設置部、５３…取り出し用切り込み、 ５４…印刷機のステージ、 ５５…印刷基板、６１…ステージ、 ６２…下部基板、 ６３…上部基板、 ６４…高さ調整ネジ、 ６５…マイクロヘッド、 ７１…真空オーブン、 ７２…貼り合わせた基板、 ７３…下側の平坦な基板、 ７４…上側の平坦な基板、 ８１…下部基板、 ８２…上部基板、 ８３…ステージ、 ８４…上部基板吸着用パッド、 ８５…吸着パッド固定板、 ８６…アーム、 ８７…支柱、 ９１…仮基板、 ９２…剥離層、 ９３…下地絶縁膜、 ９４…非晶質シリコン、 ９５…レーザー光、 ９６…活性層、 ９７…ゲート絶縁膜、 ９８…ゲート電極、 ９９…イオンドーピング、 ９ａ…レジストマスク、 ９ｂ…ソース・ドレイン領域、 ９ｃ…第１層間絶縁膜、 ９ｅ…ソース・ドレイン電極、 ９ｆ…ｎ型薄膜トランジスタ、 ９ｇ…ｐ型薄膜トランジスタ、 ９ｈ…第２層間絶縁膜、 ９ｊ…接続パッド、 ９ｋ…セパレーション、 １０１…第１機能素子、 １０２…接続パッド、 １０３…素子チップ、 １０４…第１基板、 １０５…配線、 １０６…接続パッド、 １０７…接着剤、 １０８…レーザー光、 １２１…第２基板、 １２７…陰極、１３１…導電性ペースト
【発明の属する技術分野】
本発明は、例えばマトリクス状に配置される複数の画素を含んで構成される電気光学装置（表示装置）とそれらの製造技術に関する。
【０００２】
【従来の技術】
電気光学装置では、異なる機能素子同士を接続することが必要となる場合が多い。例えば、電気光学装置のひとつである、薄膜トランジスタで駆動される有機エレクトロルミネッセンスディスプレイでは、薄膜トランジスタと有機エレクトロルミネッセンス素子を接続する必要がある。従来、薄膜トランジスタに有機エレクトロルミネッセンス素子を積層し、さらに陰極を形成してディスプレイを製造してきたが、薄膜トランジスタを先に形成し、その上に有機エレクトロルミネッセンス素子、さらに陰極を形成する場合は、陰極が発光を遮るため、基板上部を発光部に使用するトップエミッション構造を採用することが難しい。そのため、基板底部から発光させるボトムエミッション構造を採用することとなるが、薄膜トランジスタの部分は発光部に使用できないため、発光面積率が低くなる。また、発光面積率の低さを補うために、有機エレクトロルミネッセンス素子にかける電流と電圧を上げて光量（輝度）を確保する必要がある。そのため、有機エレクトロルミネッセンス素子の発光効率寿命が低下する。
【０００３】
一方、トップエミッション構造にするためには、薄膜トランジスタを形成した後、低仕事関数の金属を蒸着して陰極を形成し、その上に、有機エレクトロルミネッセンス素子を形成する必要がある。しかしながら、陰極の金属を形成し、有機エレクトロルミネッセンス素子を形成するまでの間、陰極界面を活性に保つことが困難である。これは、陰極界面の酸化などに起因する。このため、トップエミッションの薄膜トランジスタ駆動有機エレクトロルミネッセンスディスプレイの作成は困難である。
【０００４】
このような背景から、複数の画素のそれぞれに対応して複数の第１機能素子を形成した第１基板と、上記複数の画素のそれぞれに対応して第２機能素子を形成した第２基板とを最後に接続する手法が考えられた。この手法によれば、第１基板及び第２基板を別々に製造することが出来るので製造上の制約が少なくなり、各々の基板の製造工程を最適化することが容易となる。また、本構成を薄膜トランジスタ駆動型の有機エレクトロルミネッセンスディスプレイに適用すれば、薄膜トランジスタと有機エレクトロルミネッセンス素子の各々の製造工程を最適化することが容易となるだけでなく、有機エレクトロルミネッセンス素子の製造を行う上で、薄膜トランジスタの製造プロセスで要求される高温条件を考慮に入れる必要がないので、トップエミッション型の有機エレクトロルミネッセンス素子を製造することができ、発光面積率の飛躍的な向上、それに伴う省電力化が可能となり、発光効率寿命の向上が期待される。上記の構成を実現する方法の公知文献として、例えば特開平１１−３０４８号公報（特許文献１）がある。
【０００５】
【特許文献１】
特開平１１−３０４８号公報
【発明が解決しようとする課題】
しかしながら、上記特許文献１では、２枚の基板にそれぞれマトリクス状の画素に対応して形成された機能素子間を画素毎に接続する方法について、詳細かつ具体的な製造方法が記載されていない。
【０００６】
そこで、本発明は、２枚の基板のそれぞれに対して形成された機能素子の相互間を容易に接続することを可能とする技術の提供を目的とする。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明の電気光学装置は、複数の画素を含んでなる電気光学装置であって、上記複数の画素のそれぞれに対応して複数の第１機能素子が形成された第１基板と、上記複数の画素のそれぞれに対応して複数の第２機能素子が形成されており、上記第１基板と貼り合わされる第２基板と、を含み、上記第１機能素子と上記第２機能素子との相互間が導電性ペーストを介して接続されることを特徴とする。
【０００８】
また、本発明の電気光学装置は、複数の画素を含んでなる電気光学装置であって、上記複数の画素のそれぞれに対応して、一又は複数の第１機能素子を含む素子チップが形成された第１基板と、上記複数の画素のそれぞれに対応して複数の第２機能素子が形成されており、上記第１基板と貼り合わされる第２基板と、を含み、上記素子チップと上記第２機能素子との相互間が導電性ペーストを介して接続されることを特徴とする。
【０００９】
第１機能素子或いは素子チップを形成した第１基板と、第２機能素子を形成した第２基板とを、導電性ペーストを介して接続するので、第１基板と第２基板の各々の構造や製造工程を各々最適化することが出来る。
【００１０】
また、上記導電性ペーストはスクリーン印刷により形成されるものであることが望ましい。
【００１１】
また、上記導電性ペーストが、上記第１基板と上記第２基板の間のスペーサーを兼ねることも望ましい。これにより、構造の簡略化を図ることができる。
【００１２】
また、第１基板の第１機能素子は薄膜トランジスタであることが望ましい。
【００１３】
また、第２基板の第２機能素子は電気光学素子であり、とくに有機エレクトロルミネッセンス素子であることが望ましい。
【００１４】
また、本発明は、上記した本発明にかかる電気光学装置を用いて構成される電子機器でもある。
【００１５】
ここで、「画素領域」とは、表示領域に複数形成される画素を区画する領域であり、「画素」とは、所定の画像を表示するための最小単位であり、各々の画素は、少なくとも電気光学素子と電極とを含んで構成される。また本発明でいう「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。なお「電気光学素子」としては、上述のＥＬ（エレクトロルミネッセンス）素子や、液晶素子、電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
【００１６】
また、本発明でいう「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。ここで電子機器は、回路基板を一枚または複数備えることが可能である。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００１７】
本発明は、複数の画素を備える電気光学装置の製造方法であって、第１基板に、上記複数の画素のそれぞれに対応する複数の第１機能素子を形成する第１工程と、第２基板に、上記複数の画素のそれぞれに対応する複数の第２機能素子を形成する第２工程と、上記第１基板上又は上記第２基板上の少なくとも一方に、上記第１機能素子と上記第２機能素子とを接続するための導電性ペーストを形成する第３工程と、上記第１基板と上記第２基板と貼り合わせる第４工程と、を備えることを特徴とする。
【００１８】
また、本発明は、複数の画素を備える電気光学装置の製造方法であって、第１基板に、上記複数の画素のそれぞれに対応して、一又は複数の第１機能素子を含む素子チップを形成する第１工程と、第２基板に、上記複数の画素のそれぞれに対応する複数の第２機能素子を形成する第２工程と、上記第１基板上又は上記第２基板上の少なくとも一方に、上記素子チップと上記第２機能素子とを接続するための導電性ペーストを形成する第３工程と、上記第１基板と上記第２基板と貼り合わせる第４工程と、を備えることを特徴とする。
【００１９】
上記第３工程において、導電性ペーストは、第１基板上の第１機能素子及び／または第２基板上の第２機能素子よりも厚く形成されることが望ましい。これにより、第１機能素子と第２機能素子とが接続部以外の部位で接触することを防ぐことができる。
【００２０】
また、上記第３工程は、上記導電性ペーストをスクリーン印刷によって形成することが望ましい。
【００２１】
また、上記導電性ペーストは、上記スクリーン印刷を複数回繰り返し行うことにより積層され、上記第１基板上の上記第１機能素子及び／または上記第２基板上の上記第２機能素子よりも厚く形成されることが望ましい。これにより、第１機能素子と第２機能素子とが接続部以外の部位で接触することを防ぐことができる。
【００２２】
また、上記スクリーン印刷に用いられるスクリーンマスクとの位置合わせのためのパターンを、第１基板または第２基板に形成する第５工程を更に含むことが望ましい。
【００２３】
また、スクリーン印刷による印刷のずれを確認するために、第１基板または第２基板にマークを設け、第１基板または第２基板に形成したパターンに対応したマークを、スクリーン印刷により第１基板または第２基板に印刷することが望ましい。これにより、第１基板または第２基板の接続部への、精度の高い導電性ペーストの印刷を可能とする。
【００２４】
また、スクリーン印刷により印刷されるパターンには、開口構造とすることが望ましい。これにより、閉殻構造のパターンで形成された導電性ペーストと、第１基板、及び第２基板により、雰囲気中の気体を閉じ込め、ペーストの加熱硬化中に気体が膨張して、形成された導電性ペーストの形状が歪むことを防ぐことが可能となる。
【００２５】
また、上記パターンはスクリーンマスクを用いて形成されることが望ましい。
【００２６】
また、スクリーン印刷の際に吸着ステージに生じる余白を塞ぐためのアタッチメントを用いて上記第１基板または上記第２基板を上記吸着ステージに載置することが望ましい。
【００２７】
また、上記第４工程は、上記第１基板と上記第２基板との略平行な状態に保ちながら位置調整を行うように構成した貼り合わせ治具を用いて、上記第１基板と上記第２基板の貼り合わせを行うことが望ましい。
【００２８】
また、貼り合わせ治具は、位置合わせの微調整を行うための少なくとも３本以上のマイクロヘッドを有しており、当該複数のマイクロヘッドを使用して第１基板と第２基板の相対位置の微調整を行うことが望ましい。
【００２９】
また、上記第２基板を上記貼り合わせ治具に載置し、上記第２基板の周囲に配置され、上記第２基板よりも突出した少なくとも３本以上の高さ調整ネジ上に上記第１基板を置き、当該複数の高さ調整ネジを連動して下げることにより、上記第１基板を上記第２基板上へ平行に載せて両者を貼り合わせることが望ましい。
【００３０】
また、上記複数の高さ調整ネジにより画定される範囲よりも上記第２基板が小さく、かつ上記複数の高さ調整ネジ位置により画定される範囲よりも上記第１基板が大きいことが望ましい。
【００３１】
これらの方法によれば、第１基板及び第２基板の位置合わせと、第１基板及び第２基板の平行な貼り合わせを可能とする。
【００３２】
また、上記第１基板を上記貼り合わせ治具上に置き、上記第１基板周囲に配置され、上記第１基板よりも突出した少なくとも３本以上の高さ調整ネジ上に上記第２基板を置き、当該複数の高さ調整ネジを連動して下げることにより、上記第２基板を上記第１基板上に平行に載せて両者を貼り合わせることが望ましい。
【００３３】
また、上記複数の高さ調整ネジにより画定される範囲よりも上記第１基板が小さく、かつ上記複数の高さ調整ネジにより画定される範囲よりも上記第２基板が大きいことが望ましい。
【００３４】
これらの方法によれば、第１基板及び第２基板の位置合わせと、第１基板及び第２基板の平行な貼り合わせを可能とする。
【００３５】
また、第１基板を上記貼り合わせ治具上に置き、上記第１基板よりも高い位置で、上記第２基板を上部より真空吸着により固定し、固定した上記第１基板を上方より降下させて当該第１基板を上記第２基板に水平に載せて両者を貼り合わせることが望ましい。
【００３６】
また、上記第２基板を上記貼り合わせ治具上に置き、上記第２基板よりも高い位置で、上記第１基板を上部より固定し、固定した上記第２基板を上方より降下させて当該第２基板を上記第１基板に水平に載せて両者を貼り合わせることが望ましい。
【００３７】
これらの方法によれば、第１基板及び第２基板の基板は同じ大きさでも良く、第１基板及び第２基板の位置合わせと、第１基板及び第２基板の平行な貼り合わせを可能とする効果を有する。
【００３８】
また、上記第４工程は、上記第１基板と上記第２基板とを貼り合わせた状態にして平板間に挟み込んで加熱し、上記導電性ペーストを硬化させることが望ましい。これにより、第１基板と第２基板を貼り合わせた基板間の導電性ペーストの硬化条件を均一に保つことと、第１基板と第２基板との間の導電性ペーストにかかる圧力を均一に保つことが可能となり、第１及び第２基板の貼り合わせを具合良く行うことができる。
【００３９】
また、上記導電性ペーストの加熱硬化は、真空オーブン内にて行われることが望ましい。これにより、第２基板の第２機能素子（例えば有機エレクトロルミネッセンス素子）の酸素による劣化を抑制することが可能となる。
【００４０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図面に基づいて説明する。
【００４１】
（第１の実施例）
図１は、本発明の第１の実施例における第１機能素子の製造方法の工程図である。ここでは、第１機能素子は薄膜トランジスタである。
【００４２】
まず、図１（ａ）に示すように、第１基板１１上に下地絶縁膜１２を形成する。下地絶縁膜１２としては、例えば、酸化シリコン膜が好適に用いられる。次に、下地絶縁膜１２上に、材料ガスとしてＳｉＨ４を用いたＰＥＣＶＤ法（プラズマ励起ＣＶＤ法）、或いは材料ガスとしてＳｉ２Ｈ６を用いたＬＰＣＶＤ法（減圧ＣＶＤ法）などの方法により半導体膜１３を成膜する。半導体膜１３としては、例えば非晶質シリコン（ａ−Ｓｉ）膜が好適に用いられる。、次に、レーザー光１４の照射により半導体膜１３の結晶化を行う。本例では、結晶化により多結晶シリコン（Ｐｏｌｙ−Ｓｉ）膜を得る。その後、半導体膜１３を所望形状にパターニングして活性層１５を得る。
【００４３】
次に、図１（ｂ）に示すように、ＴＥＯＳ（テトラエトキシシラン）を材料ガスとして用いたＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法（電子サイクロトロン共鳴ＣＶＤ法）などの方法によりゲート絶縁膜１６を成膜する。次に、ゲート絶縁膜１６上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極１７を形成する。イオンインプラやイオンドーピング１８などにより、レジストマスク１ａを用いてＰ（リン）イオンとＢ（ボロン）イオンを選択的に注入し、ソース・ドレイン領域１ｂを形成する。
【００４４】
次に、図１（ｃ）に示すように、第１層間絶縁膜１ｃを成膜し、コンタクトホールを開孔する。次に、第１層間絶縁膜１ｃ上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極１ｅ及び図示しない配線を形成する。これにより、ｎ型薄膜トランジスタ１ｆとｐ型薄膜トランジスタ１ｇとを含んでなるＣＭＯＳ回路が形成される。さらに、第２層間絶縁膜１ｈを成膜し、コンタクトホールを開孔する。次に、第２層間絶縁膜１ｈ上およびコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド１ｊを得る。なお、図１では、１個ずつの素子しか図示していないが、実際には多数の素子が配列して存在する。
【００４５】
図２は、本発明の第１の実施例における第２機能素子の製造方法の工程図である。ここでは、第２機能素子は有機エレクトロルミネッセンス素子である。
【００４６】
まず、図２（ａ）に示すように、第２基板２１上に、透明導電膜（ＩＴＯ膜）を成膜し、陽極２２を得る。親液性材料を成膜し、開孔して親液性バンク２３を得る。撥液性材料を成膜し、開孔して撥液性バンク２４を得る。次に、図２（ｂ）に示すように、インクジェット法（液滴吐出法）などの方法によりＰＥＤＴ（ポリエチレンジオキシチオフェン）を塗布して正孔輸送層２５を形成し、さらに発光材料を塗布して発光層２６を形成する。次に、図２（ｃ）に示すように、低仕事関数の金属のマスク蒸着などの方法によって陰極２７を形成する。
【００４７】
図３は、本発明の第１の実施例における第１基板と第２基板とを貼り合わせた状態を示す図である。第１基板１１の第１機能素子に形成した接続パッド１ｊと、第２基板２１の第２機能素子に形成した陰極２７を、スクリーン印刷により接続パッド１ｊ上に形成した導電性ペースト３１により接着し、第１機能素子の接続パッド１ｊと第２機能素子に形成した陰極２７とを接続する。また、スクリーン印刷により第２機能素子に形成した陰極２７上に導電性ペースト３１を形成し、第１機能素子の接続パッド１ｊと接続しても良い。
【００４８】
このとき、導電性ペースト３１は、第１基板１１上の第１機能素子、及び第２基板２１上の第２機能素子の厚みよりも厚くなるように形成する。この方法によれば、第１機能素子と第２機能素子とが接続部以外の部位で接触することを防ぐことが出来る。
【００４９】
図４は、本発明の第１の実施例におけるスクリーン印刷に用いるスクリーンマスク４１を示す図である。スクリーン印刷において、画素に対応するパターン４２と、電極接続用パターン４３と、第１基板または第２基板と、スクリーンマスクとの位置合わせのためのパターン４４と、スクリーン印刷による印刷のずれを確認するためのマーク４５を印刷する。これらのスクリーン印刷により印刷されるパターンは、開口構造とする。逆に閉口構造（環状）として導電性ペーストを形成した場合、環状に形成された導電性ペーストが壁となり、貼り合わせた第１基板、及び第２基板がそれぞれ底面と蓋の役割を果たし、雰囲気中の気体を閉じ込める。このときペーストを硬化するために、加熱を行うと２枚の基板と導電性ペーストにより閉じ込められた気体が膨張して、形成された導電性ペーストの形状を歪ませることになる。そこで導電性ペーストを、例えばドット状に形成することで気体の出口を確保する。また、印刷されるパターンは同じ大きさにすることが望ましい。この方法によれば、印刷されるパターンの高さを揃えることが出来る。
【００５０】
図５は、本発明の第１の実施例におけるスクリーン印刷に用いるアタッチメント５１を示す図である。図５（ａ）はアタッチメントの平面図、図５（ｂ）はスクリーン印刷機のステージ５４にアタッチメントを使用して、印刷基板５５を吸着した状態を示す斜視図である。図５に示すように、第１基板または第２基板の大きさに応じて、スクリーン印刷機の吸着ステージ５４に生じる余白を塞ぐためにアタッチメント５１を用いる。当該アタッチメント５１は、基板を設置するためのスペース（開口部）５２と、基板を取り出す際にピンセットを差し込むための切り込み５３を有する。
【００５１】
図６は、本発明の第１基板と第２基板とを貼り合わせる工程において、第１基板と第２基板との位置を合わせ、第１基板と第２基板とを平行に貼り合わせるための治具を示す図である。図６（ａ）は貼り合わせ治具を上方から見た平面図であり、図６（ｂ）は貼り合わせ治具の側面図である。また、図６において、基板６２と基板６３の内、一方が第１基板で、もう一方が第２基板に対応する。
【００５２】
図６に示すように、治具６１は、３つの高さ調整ネジ６４を備えている。これらの高さ調整ネジ６４は、図６（ａ）に示すように、これら３つの高さ調整ネジ６４により画定される範囲よりも基板６２が小さく、かつ、これらの高さ調整ネジ６４により画定される範囲よりも基板６３が大きいという関係にある。また、図６（ｂ）に示すように、高さ調整ネジ６４は基板６２よりも突出しており、このとき基板６２と基板６３とは、印刷した導電性ペーストを介して接触しない。
【００５３】
また、図６に示すように、治具６１上に配置した基板６２と基板６３の位置合わせを行うために、微調整用の３本又はそれ以上のマイクロヘッド６５を治具６１に装着した。この３本以上のマイクロヘッド６５の内少なくとも３本を使用して基板６３の位置合わせを行う。図６（ｂ）に示すように基板６２とマイクロヘッド６５とは接触せず、基板６３とマイクロヘッド６５が接触し、マイクロヘッドにより基板６３をスライドさせることで基板６２との位置を調整する。
【００５４】
以上の高さ調整ネジ６４とマイクロヘッド６５を用いて、基板６２と基板６３との平行な貼り合わせを行う。基板６２を治具６１上に配置し、３本の高さ調整ネジ６４上に基板６３を配置し、３本以上のマイクロヘッド６５の内少なくとも３本を使用して基板６３の位置を合わせ、３本の高さ調整ネジ６４を全て下げることにより、基板６３を基板６２上に平行に載せる。
【００５５】
図７は、真空オーブン内に、貼り合わせた基板７２を、２枚の平坦な基板７３及び７４に挟んで配置した状態を示す斜視図である。ここで、貼り合わせた基板７２とは、第１基板と第２基板を貼り合わせたものを言う。この貼り合わせた基板７２の導電性ペーストの硬化条件を均一に保つためと、第１基板と第２基板との間隔を均一に保つために、第１基板と第２基板とを貼り合わせた基板７２を平坦な基板７３上に静置して、当該基板７３ともう一枚の平坦な基板７４とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第２基板の第２機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブン７１を用いて基板７２を減圧雰囲気中に置くようにしている。
【００５６】
（第２の実施例）
図８は、本発明の第２の実施例の貼り合わせ治具を示す図である。第１の実施例と同様の方法で、一方の基板にスクリーン印刷で導電性ペーストを印刷し、もう一方の基板と貼り合わせる工程において、基板８１をステージ８３上に置き、基板８１と基板８２とが導電性ペーストを介して接触しないように、基板８１よりも十分高い位置で、基板８２を上部より真空吸着により固定する。このときの固定のために吸着パッド８４を装着した。吸着パッド８４は、吸着パッド固定板８５に配置され、吸着パッド固定板８５は、アーム８６に固定されている。アーム８６は支柱８７に装着されており、アーム８６が支柱８７をスライドすることにより、基板８１と平行に基板８２を上下させることが出来る。基板８１と基板８２の内、一方が第１基板で、もう一方が第２基板となる。また、基板８１と基板８３は同じ大きさでも良い。
【００５７】
真空オーブン７１による導電性ペーストの硬化は、第１の実施例と同様に行う。具体的には、基板８１と基板８２とを貼り合わせた基板の導電性ペースト硬化条件を均一に保つためと、第１基板と第２基板との間隔を均一に保つために、第１基板と上記第２基板とを貼り合わせた基板を、平坦な基板７３上に静置して、もう一枚の平坦な基板７４とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第２基板の第２機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブン７１を用いる。
【００５８】
（第３の実施例）
図９は、本発明の第３の実施例における第１機能素子を一つ以上含む素子チップの製造方法の工程図である。ここでは、第１機能素子は薄膜トランジスタである。
【００５９】
まず、図９（ａ）に示すように、仮基板９１上に剥離層９２を形成し、その上に下地絶縁膜９３を形成する。ここで「剥離層」とは、エネルギーの付与（例えばレーザー照射）によって状態変化を生じて、仮基板９１及び又は下地絶縁膜９３との固着度合いが弱まる性質を有するものをいい、例えば、非晶質シリコン膜などが好適に用いられる。
【００６０】
次に、下地絶縁膜９３上に、材料ガスとしてＳｉＨ４を用いたＰＥＣＶＤ法、或いは材料ガスとしてＳｉ２Ｈ６を用いたＬＰＣＶＤ法などの方法により半導体膜９３を成膜する。半導体膜９３としては、例えば非晶質シリコン（ａ−Ｓｉ）膜が好適に用いられる。次に、レーザー光９５の照射により半導体膜９３の結晶化を行う。本例では、結晶化により多結晶シリコン（Ｐｏｌｙ−Ｓｉ）膜を得る。その後、半導体膜９３を所望形状にパターニングして活性層９６を得る。
【００６１】
次に、図９（ｂ）に示すように、ＴＥＯＳを材料ガスとして用いたＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法などの方法によりゲート絶縁膜９７を成膜する。次に、ゲート絶縁膜９７上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極９８を形成する。イオンインプラやイオンドーピング９９などにより、レジストマスク９ａを用いてＰ（リン）イオンとＢ（ボロン）イオンを選択的に注入し、ソース・ドレイン領域９ｂを形成する。
【００６２】
次に、図９（ｃ）に示すように、第１層間絶縁膜９ｃを成膜し、第１コンタクトホールを開孔する。次に、第１層間絶縁膜９ｃ上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極９ｅ及び図示しない配線を形成する。これにより、ｎ型薄膜トランジスタ９ｆとｐ型薄膜トランジスタ９ｇとを含んでなるＣＭＯＳ回路が形成される。さらに、第２層間絶縁膜９ｈを成膜し、コンタクトホールを開孔する。次に、第２層間絶縁膜９ｈ上およびコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド９ｊを得る。最後に、素子チップを分離するセパレーション９ｋを形成する。図９では、１個の素子チップしか図示していないが、実際には多数の素子チップが配列して存在する。
【００６３】
図１０は、第３の実施例における第１機能素子を一つ以上含む素子チップの剥離転写方法の工程図である。まず、図１０（ａ）に示すように、仮基板９１上に、剥離層９２を形成し、その上に第３機能素子１０１や接続パッド１０２を形成し、素子チップ１０３を形成する。次に、図１０（ｂ）に示すように、第３基板１０４上に、配線１０５と接続パッド１０６を形成し、接着剤１０７を塗布する。
【００６４】
次に、図１０（ｃ）に示すように、仮基板９１の上面と第３基板１０４の上面とを当接させて両者を貼り合わせ、これらの仮基板９１と第３基板１０４を圧着し、接着剤１０７を用いて、素子チップ１０３の接続パッド１０２と第３基板１０４の接続パッド１０６を電気的に接続する。
【００６５】
その後、仮基板９１の裏面側から剥離層９２に対してレーザー光１０８の照射を行うことにより当該剥離層９２にレーザーアビュレーションによる剥離を生じさせて、第３の機能素子１０１をひとつ以上含む素子チップ１０３を仮基板９１から剥離させる。これにより、図１０（ｄ）に示すように、素子チップ１０３が第３基板１０４上へ転写される。図１０（ｄ）に示すように、当該素子チップ１０３は、薄膜トランジスタ１０１をひとつ以上含む素子チップ１０３の接続パッド１０２と、配線１０５が形成された第３基板１０４の接続パッド１０６とが電気的に接続している。
【００６６】
次に、本発明の第３の実施例における第２機能素子の製造方法について説明する。ここでは、第２機能素子として有機エレクトロルミネッセンス素子を考える。この場合には、上述した第１の実施例における第２機能素子の製造方法と同様にして行うことができる（図２参照）。これにより、第４機能素子を含む第４基板が形成される。
【００６７】
図１１は、本発明の第３の実施例における第１基板と第２基板とを貼り合わせた状態を示す図である。第１基板１０４に形成した接続パッド１０６と、第２基板１２１の第２機能素子（有機エレクトロルミネッセンス素子）に形成した陰極１２７を、スクリーン印刷により接続パッド１０６上に形成した導電性ペースト１３１により接着し、第１機能素子の接続パッド１０６と第２機能素子に形成した陰極１２７とを接続する。また、スクリーン印刷により第２機能素子に形成した陰極１２７上に導電性ペースト１３１を形成し、第１機能素子の接続パッド１０６と接続しても良い。
【００６８】
このとき、導電性ペースト１３１は、第１基板１０４上の第１機能素子を一つ以上含む素子チップ１０３、及び第２基板１２１上の第２機能素子の厚みよりも厚くなるように形成する。この方法によれば、第１機能素子と第２機能素子とが接続部以外の部位で接触することを防ぐことが出来る。
【００６９】
スクリーン印刷において、基板の大きさに応じて前述の第１の実施例に記載のアタッチメントを用いて、基板を印刷機のステージ上に配置し、前述の第１の実施例に記載のスクリーンマスクを用いて、導電性ペーストを印刷する。
【００７０】
本発明の第１基板１０４と第２基板１２１とを貼り合わせる工程は、前述の第１の実施例に記載の貼り合わせ治具を用いて行う。このとき、基板４２と基板４３の内、一方が第１基板で、もう一方が第２基板に対応する。または、第２の実施例に記載の貼り合わせ治具を用いて行うこともできる。このとき、基板５１と基板５２の内、一方が第１基板で、もう一方が第２基板に対応する。
【００７１】
貼り合わせた基板の導電性ペースト硬化条件を均一に保つためと、第１基板１０４と第２基板１２１との間隔を均一に保つために、第１基板１０４と第２基板１２１とを貼り合わせた基板を平坦な基板上に静置して、もう一枚の平坦な基板とで挟み、導電性ペーストを加熱硬化する。また、導電性ペーストの加熱硬化において、第２基板の第２機能素子の有機エレクトロルミネッセンス素子が、酸素により劣化することを抑制するために、真空オーブンを用いる。
【００７２】
（第４の実施例）
次に、本発明に係る電気光学装置を適用して構成される種々の電子機器について説明する。
【００７３】
図１２は、電気光学装置を適用可能な電子機器の例を示す図である。図１２（ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置２００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図６は（ｂ）ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置２００を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図６（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置２００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００７４】
図６（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置２００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図６（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明に係る電気光学装置２００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図６（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は筐体２８２に光学系２８１および本発明に係る電気光学装置２００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置２００は、上述した例に限らず表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における第１機能素子の製造方法の工程図である。
【図２】本発明の第１の実施例における第２機能素子の製造方法の工程図である。
【図３】本発明の第１の実施例における第１基板と第２基板とを貼り合わせた図である。
【図４】本発明の第１の実施例におけるスクリーンマスクを示す図である。
【図５】本発明の第１の実施例におけるアタッチメントを示す図である。
【図６】本発明の第１の実施例における貼り合わせ治具を示す図である。
【図７】本発明の第１の実施例における真空オーブンを用いた加熱硬化を示す図である。
【図８】本発明の第２の実施例における貼り合わせ治具を示す図である。
【図９】本発明の第３の実施例における第１機能素子を一つ以上含む素子チップの製造方法の工程図である。
【図１０】第３の実施例における第１機能素子を一つ以上含む素子チップの剥離転写方法の工程図である。
【図１１】本発明の第３の実施例における第１基板と第２基板とを貼り合わせた図である。
【図１２】電気光学装置を適用可能な電子機器の例を示す図である。
【符号の説明】
１１…第１基板、 １２…下地絶縁膜、 １３…非晶質シリコン、 １４…レーザー光、 １５…活性層、 １６…ゲート絶縁膜、 １７…ゲート電極、 １８…イオンドーピング、 １ａ…レジストマスク、 １ｂ…ソース・ドレイン領域、 １ｃ…第１層間絶縁膜、 １ｅ…ソース・ドレイン電極、 １ｆ…ｎ型薄膜トランジスタ、 １ｇ…ｐ型薄膜トランジスタ、 １ｈ…第２層間絶縁膜、 １ｊ…接続パッド、 ２１…第２基板、 ２２…陽極、 ２３…親液性バンク、２４…撥液性バンク、 ２５…正孔輸送層、 ２６…発光層、 ２７…陰極、３１…導電性ペースト、 ４１…スクリーンマスク、 ４２…画素部の印刷領域、 ４３…電極接続部の印刷領域、 ４４…アライメントマーク、 ４５…印刷ずれ確認用マーク、 ５１…小型基板用アタッチメント ５２…基板設置部、５３…取り出し用切り込み、 ５４…印刷機のステージ、 ５５…印刷基板、６１…ステージ、 ６２…下部基板、 ６３…上部基板、 ６４…高さ調整ネジ、 ６５…マイクロヘッド、 ７１…真空オーブン、 ７２…貼り合わせた基板、 ７３…下側の平坦な基板、 ７４…上側の平坦な基板、 ８１…下部基板、 ８２…上部基板、 ８３…ステージ、 ８４…上部基板吸着用パッド、 ８５…吸着パッド固定板、 ８６…アーム、 ８７…支柱、 ９１…仮基板、 ９２…剥離層、 ９３…下地絶縁膜、 ９４…非晶質シリコン、 ９５…レーザー光、 ９６…活性層、 ９７…ゲート絶縁膜、 ９８…ゲート電極、 ９９…イオンドーピング、 ９ａ…レジストマスク、 ９ｂ…ソース・ドレイン領域、 ９ｃ…第１層間絶縁膜、 ９ｅ…ソース・ドレイン電極、 ９ｆ…ｎ型薄膜トランジスタ、 ９ｇ…ｐ型薄膜トランジスタ、 ９ｈ…第２層間絶縁膜、 ９ｊ…接続パッド、 ９ｋ…セパレーション、 １０１…第１機能素子、 １０２…接続パッド、 １０３…素子チップ、 １０４…第１基板、 １０５…配線、 １０６…接続パッド、 １０７…接着剤、 １０８…レーザー光、 １２１…第２基板、 １２７…陰極、１３１…導電性ペースト
Claims (16)
- 複数の画素領域を含んでなる電気光学装置であって、
前記複数の画素領域のそれぞれに対応して複数の第１機能素子が形成された第１基板と、
前記複数の画素領域のそれぞれに対応して複数の第２機能素子が形成されており、前記第１基板と貼り合わされる第２基板と、を含み、
前記第１機能素子と前記第２機能素子との相互間が導電性ペーストを介して接続されてなることを特徴とする電気光学装置。 - 複数の画素領域を含んでなる電気光学装置であって、
前記複数の画素領域のそれぞれに対応して、一又は複数の第１機能素子を含む素子チップが形成された第１基板と、
前記複数の画素領域のそれぞれに対応して複数の第２機能素子が形成されており、前記第１基板と貼り合わされる第２基板と、を含み、
前記素子チップと前記第２機能素子との相互間が導電性ペーストを介して接続されることを特徴とする電気光学装置。 - 請求項１又は２において、
前記導電性ペーストはスクリーン印刷により形成されるものであることを特徴とする電気光学装置。 - 請求項１乃至３のいずれかにおいて、
前記導電性ペーストが、前記第１基板と前記第２基板の間のスペーサーを兼ねることを特徴とする電気光学装置。 - 請求項１乃至４のいずれかにおいて、
前記第１機能素子が薄膜トランジスタであることを特徴とする電気光学装置。 - 請求項１乃至４のいずれかにおいて、
前記第２機能素子が有機エレクトロルミネッセンス素子であることを特徴とする電気光学装置。 - 請求項１乃至６のいずれかに記載の電気光学装置を含んで構成される電子機器。
- 複数の画素領域を備える電気光学装置の製造方法であって、
第１基板に、前記複数の画素領域のそれぞれに対応する複数の第１機能素子を形成する第１工程と、
第２基板に、前記複数の画素領域のそれぞれに対応する複数の第２機能素子を形成する第２工程と、
前記第１基板上又は前記第２基板上の少なくとも一方に、前記第１機能素子と前記第２機能素子とを接続するための導電性ペーストを形成する第３工程と、
前記第１基板と前記第２基板と貼り合わせる第４工程と、
を備えることを特徴とする電気光学装置の製造方法。 - 複数の画素領域を備える電気光学装置の製造方法であって、
第１基板に、前記複数の画素の領域それぞれに対応して、一又は複数の第１機能素子を含む素子チップを形成する第１工程と、
第２基板に、前記複数の画素領域のそれぞれに対応する複数の第２機能素子を形成する第２工程と、
前記第１基板上又は前記第２基板上の少なくとも一方に、前記素子チップと前記第２機能素子とを接続するための導電性ペーストを形成する第３工程と、
前記第１基板と前記第２基板と貼り合わせる第４工程と、
を備えることを特徴とする電気光学装置の製造方法。 - 請求項８又は９において、
前記導電性ペーストは、前記第１基板上の前記第１機能素子及び／または前記第２基板上の前記第２機能素子よりも厚く形成されることを特徴とする電気光学装置の製造方法。 - 請求項８乃至１０のいずれかにおいて、
前記導電性ペーストは、前記スクリーン印刷を複数回繰り返し行うことにより積層され、前記第１基板上の前記第１機能素子及び／または前記第２基板上の前記第２機能素子よりも厚く形成されることを特徴とする電気光学装置の製造方法。 - 請求項１１において、
前記スクリーン印刷に用いられるスクリーンマスクとの位置合わせを行うためにパターンを、前記第１基板または前記第２基板に形成する第５工程を更に含むことを特徴とする電気光学装置の製造方法。 - 請求項１２において、
前記スクリーン印刷による印刷のずれを確認するために、前記第１基板または前記第２基板にマークを設け、前記第１基板または前記第２基板に形成した前記パターンに対応したマークを、前記スクリーン印刷により前記第１基板または前記第２基板に印刷することを特徴とする電気光学装置の製造方法。 - 請求項１１乃至１３のいずれかにおいて、
前記スクリーン印刷の際に吸着ステージに生じる余白を塞ぐためのアタッチメントを用いて前記第１基板または前記第２基板を前記吸着ステージに載置することを特徴とする電気光学装置の製造方法。 - 請求項８乃至１４のいずれかにおいて、
前記第４工程は、前記第１基板と前記第２基板との略平行な状態に保ちながら位置調整を行うように構成した貼り合わせ治具を用いて、前記第１基板と前記第２基板の貼り合わせを行うことを特徴とする電気光学装置の製造方法。 - 請求項１５において、
前記貼り合わせ治具は、位置合わせの微調整を行うための少なくとも３本以上のマイクロヘッドを有しており、当該複数のマイクロヘッドを使用して前記第１基板と前記第２基板の相対位置の微調整を行うことを特徴とする電気光学装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003089333A JP2004296353A (ja) | 2003-03-27 | 2003-03-27 | 電気光学装置及びその製造方法並びに表示装置 |
| KR1020040009190A KR20040086524A (ko) | 2003-03-27 | 2004-02-12 | 전기 광학 장치 및 그 제조 방법과 표시 장치 |
| US10/802,825 US20040207322A1 (en) | 2003-03-27 | 2004-03-18 | Electro-optic apparatus, method of manufacturing the same, and display apparatus |
| EP04251652A EP1463384A3 (en) | 2003-03-27 | 2004-03-23 | Electro-optic apparatus, method of manufacturing the same and display apparatus |
| TW093107973A TW200425283A (en) | 2003-03-27 | 2004-03-24 | Optoelectronic device and manufacturing method for the same, and display device |
| CNA2004100332145A CN1534556A (zh) | 2003-03-27 | 2004-03-26 | 电光装置及其制造方法与显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003089333A JP2004296353A (ja) | 2003-03-27 | 2003-03-27 | 電気光学装置及びその製造方法並びに表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004296353A true JP2004296353A (ja) | 2004-10-21 |
Family
ID=32821569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003089333A Withdrawn JP2004296353A (ja) | 2003-03-27 | 2003-03-27 | 電気光学装置及びその製造方法並びに表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040207322A1 (ja) |
| EP (1) | EP1463384A3 (ja) |
| JP (1) | JP2004296353A (ja) |
| KR (1) | KR20040086524A (ja) |
| CN (1) | CN1534556A (ja) |
| TW (1) | TW200425283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266616A (ja) * | 2004-03-19 | 2005-09-29 | Hideki Matsumura | 光学的表示装置及びその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724483B1 (ko) * | 2004-12-29 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR101096719B1 (ko) * | 2004-12-30 | 2011-12-22 | 엘지디스플레이 주식회사 | 유기 전계발광소자 및 그 제조방법 |
| KR101202035B1 (ko) * | 2005-12-12 | 2012-11-16 | 엘지디스플레이 주식회사 | 전계발광소자 및 그 제조방법 |
| CN100353403C (zh) * | 2006-02-09 | 2007-12-05 | 友达光电股份有限公司 | 有机发光显示器 |
| JP2010153813A (ja) | 2008-11-18 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法、並びに、携帯電話機 |
| US8576209B2 (en) | 2009-07-07 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR102446890B1 (ko) * | 2015-06-11 | 2022-09-26 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조 방법 |
| CN112002251B (zh) * | 2020-08-06 | 2022-05-31 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US22403A (en) * | 1858-12-21 | Improved ice-pick | ||
| US6175345B1 (en) * | 1997-06-02 | 2001-01-16 | Canon Kabushiki Kaisha | Electroluminescence device, electroluminescence apparatus, and production methods thereof |
| AU1066599A (en) * | 1997-10-01 | 1999-04-23 | Screen Developments Ltd | Visual display |
| TW516244B (en) * | 1999-09-17 | 2003-01-01 | Semiconductor Energy Lab | EL display device and method for manufacturing the same |
| JP3941481B2 (ja) * | 2000-12-22 | 2007-07-04 | セイコーエプソン株式会社 | 液晶表示装置および電子機器 |
| US6777870B2 (en) * | 2001-06-29 | 2004-08-17 | Intel Corporation | Array of thermally conductive elements in an oled display |
| JP2003066441A (ja) * | 2001-08-30 | 2003-03-05 | Rohm Co Ltd | 反射シートを備えた液晶表示素子及び該反射シートの製造方法 |
-
2003
- 2003-03-27 JP JP2003089333A patent/JP2004296353A/ja not_active Withdrawn
-
2004
- 2004-02-12 KR KR1020040009190A patent/KR20040086524A/ko not_active Application Discontinuation
- 2004-03-18 US US10/802,825 patent/US20040207322A1/en not_active Abandoned
- 2004-03-23 EP EP04251652A patent/EP1463384A3/en not_active Withdrawn
- 2004-03-24 TW TW093107973A patent/TW200425283A/zh unknown
- 2004-03-26 CN CNA2004100332145A patent/CN1534556A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266616A (ja) * | 2004-03-19 | 2005-09-29 | Hideki Matsumura | 光学的表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1534556A (zh) | 2004-10-06 |
| KR20040086524A (ko) | 2004-10-11 |
| US20040207322A1 (en) | 2004-10-21 |
| EP1463384A2 (en) | 2004-09-29 |
| EP1463384A3 (en) | 2005-07-13 |
| TW200425283A (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7105422B2 (en) | Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system | |
| US7226819B2 (en) | Methods for forming wiring and manufacturing thin film transistor and droplet discharging method | |
| US9054199B2 (en) | Light emitting device | |
| CN101044627B (zh) | 半导体器件 | |
| KR101101338B1 (ko) | 반도체 장치의 제조방법 | |
| JP4329368B2 (ja) | 半導体装置及びその製造方法 | |
| KR101088103B1 (ko) | 표시장치, 및 텔레비전 수상기 | |
| TWI355079B (en) | Light-emitting device and method for manufacturing | |
| US7253087B2 (en) | Method of producing thin-film device, electro-optical device, and electronic apparatus | |
| TWI500089B (zh) | 發光裝置及其製造方法 | |
| TW200301669A (en) | Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor | |
| CN107251648B (zh) | 显示装置、用于制造显示装置的方法和电子设备 | |
| TW200949957A (en) | Method for manufacturing thin film transistor and method for manufacturing display device | |
| JP2004296353A (ja) | 電気光学装置及びその製造方法並びに表示装置 | |
| JP2004233444A (ja) | アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置 | |
| US20110042678A1 (en) | Pad area, organic light emitting diode display device having the same, and method of fabricating the same | |
| JP2005093335A (ja) | 電気光学装置及びその製造方法並びに表示装置 | |
| CN100499170C (zh) | 半导体器件、电视机及其制造方法 | |
| JP4986391B2 (ja) | 表示装置の作製方法 | |
| JP2005123149A (ja) | 有機エレクトロルミネッセンスディスプレイパネルのパッケージおよびその製造方法 | |
| JP2005092050A (ja) | 電気光学装置及びその製造方法並びに表示装置 | |
| JP7464541B2 (ja) | 表示バックプレート及びその製作方法、表示パネル及びその製作方法、表示装置 | |
| US20240049559A1 (en) | Display device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051003 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051205 |