JP2004294672A - 電気光学装置及びその駆動方法並びに電子機器 - Google Patents
電気光学装置及びその駆動方法並びに電子機器 Download PDFInfo
- Publication number
- JP2004294672A JP2004294672A JP2003085528A JP2003085528A JP2004294672A JP 2004294672 A JP2004294672 A JP 2004294672A JP 2003085528 A JP2003085528 A JP 2003085528A JP 2003085528 A JP2003085528 A JP 2003085528A JP 2004294672 A JP2004294672 A JP 2004294672A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- scanning
- electro
- driving
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】有機EL装置等の電気光学装置において、開口率を高めつつ、順次点灯同時消去法を行う。
【解決手段】電気光学装置は、基板上の周辺領域に、各画素のスイッチングトランジスタをオン状態とする第1のオン信号を発生する第1走査線駆動回路と、スイッチングトランジスタをオン状態とする第2のオン信号を、第1のオン信号から独立に発生する第2走査線駆動回路と、第1及び第2のオン信号を選択的に走査線に対して走査信号として供給する走査信号制御回路と、データ線駆動回路とを備える。データ線駆動回路は、第1のオン信号が走査線に供給されたときには、ドライビングトランジスタの導通又は非導通を選択するデータ信号をデータ線に対して供給し、第2のオン信号が走査線に供給されたときには、ドライビングトランジスタを非導通とするリセット信号をデータ線に対して供給する。
【選択図】 図1
【解決手段】電気光学装置は、基板上の周辺領域に、各画素のスイッチングトランジスタをオン状態とする第1のオン信号を発生する第1走査線駆動回路と、スイッチングトランジスタをオン状態とする第2のオン信号を、第1のオン信号から独立に発生する第2走査線駆動回路と、第1及び第2のオン信号を選択的に走査線に対して走査信号として供給する走査信号制御回路と、データ線駆動回路とを備える。データ線駆動回路は、第1のオン信号が走査線に供給されたときには、ドライビングトランジスタの導通又は非導通を選択するデータ信号をデータ線に対して供給し、第2のオン信号が走査線に供給されたときには、ドライビングトランジスタを非導通とするリセット信号をデータ線に対して供給する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、例えば有機EL装置等の電気光学装置及びその駆動方法並びにそれを備えた例えば携帯電話等の電子機器の技術分野に属する。
【0002】
【背景技術】
近年電気光学装置としての表示装置は有機EL素子を用いた電気光学装置が注目されている。この種の電気光学装置において有機EL素子の中間調を制御する駆動方式の一つとしてデジタル方式がある。このデジタル方式の一つとして時分割階調方式があり、その時分割階調方式としては同時点灯法と順次点灯同時消去法とが知られている。従来前記順次点灯同時消去法を実現する電気光学装置として、例えば図20に示す構成をとっている装置がある。
【0003】
図20に示すように、電気光学装置100は、データ書き込みのときに走査を行う書き込み用走査線駆動回路140、データリセットのときに走査を行うリセット用走査線駆動回路141、データ線駆動回路142、書き込み用走査線110〜114、リセット用走査線115〜119、データ線120〜125、及び画素130〜132を備えて構成されている。書き込み用走査線駆動回路140と、リセット用走査線駆動回路141と、データ線駆動回路142と、画素130〜132を構成する画素回路とは夫々、薄膜トランジスタを含んでなる。
【0004】
図21は、図20に示した電気光学装置の画素の内部構造を示した回路図である。図21に示すように、各画素では、Nチャンネルトランジスタから成る書き込み用スイッチングトランジスタ160のゲートに走査線150が接続されており、ドレインにデータ線151が接続されており、ソースに保持容量161の負極とPチャンネルトランジスタから成るドライビングトランジスタ162のゲートと消去用スイッチングトランジスタ164のソースが接続される。保持容量161の正極には有機EL素子駆動用電源線152が接続される。又ドライビングトランジスタ162のソースに有機EL素子駆動用電源線152が接続されており、ドレインに有機EL素子163のアノードが接続される。又消去用スイッチングトランジスタ164のゲートに消去用走査線153が接続され、ドレインに有機EL素子駆動用電源線152が接続される。
【0005】
その動作時には、書き込み用スイッチングトランジスタ160は、走査線150に供給されたオン信号に応じてドライビングトランジスタ162のゲート及び保持容量161の負極とデータ線151を導通させる。すると、ドライビングトランジスタ162は、データ線151から供給されたデータ信号に応じて有機EL素子駆動用電源線152と有機EL素子163のアノードを導通または非導通とする。消去用スイッチングトランジスタ164は、消去用走査線153に供給されたオン信号に応じてドライビングトランジスタ162のゲート及び保持容量161の負極と有機EL素子駆動用電源線152とを導通させ、ドライビングトランジスタ162のゲート及び保持容量161の負極に蓄積された負電荷を抜き取り、有機EL素子駆動用電源線152と有機EL素子163のアノードを非導通とする(特許文献1参照)。
【0006】
【特許文献1】
特開2001−343933号公報
【0007】
【発明が解決しようとする課題】
しかしながら、このような従来の順次点灯同時消去法を実現する電気光学装置では、書き込み用走査線に加えてリセット用走査線が必要となり、更にリセット用走査線に対してもスイッチングトランジスタが必要となる。このため、各画素の開口率(即ち、各画素において、その全領域に対する実際に表示に寄与する光が出射する領域の比率)が下がるという問題点がある。
【0008】
他方、走査線駆動回路を構成するシフトレジスタの全部位にクロックを供給した場合、クロックの負荷が増大し高速動作させることができない。このため、画素数や階調数を下げることで走査線駆動回路に要求される動作速度を下げなればならないという問題点がある。
【0009】
更に従来の順次点灯同時消去法を実現する電気光学装置を実施する際にその回路ブロックの配置が最適でない場合、各回路ブロック間の配線長が長くなることやレイアウト上の困難が生じるという問題点がある。
【0010】
そこで本発明は上述の諸事情に鑑みなされたものであり、その課題とする所は高い開口率を有しつつ順次点灯同時消去法を実現する電気光学装置及びその駆動方法並びにそれを具備する各種電子機器を提供することにある。
【0011】
又本発明は、画素数や階調数を下げる必要が無く、高速動作する走査線駆動回路を備えた電気光学装置及びその駆動方法並びにそれを具備する各種電子機器を提供することも課題とする。
【0012】
更に本発明は、回路ブロックが適切に配置された電気光学装置及びその駆動方法並びにそれを具備する各種電子機器を提供することも課題とする。
【0013】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記スイッチングトランジスタをオン状態とする第1のオン信号を発生する第1走査線駆動回路と、前記スイッチングトランジスタをオン状態とする第2のオン信号を前記第1のオン信号から独立に発生する第2走査線駆動回路と、前記第1のオン信号及び前記第2のオン信号を選択的に前記走査線に対して走査信号として供給する走査信号制御回路と、前記第1のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタの導通又は非導通を選択するデータ信号を前記データ線に対して供給すると共に前記第2のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタを非導通とするリセット信号を前記データ線に対して供給するデータ線駆動回路とを備える。
【0014】
本発明の電気光学装置によれば、その動作時には、走査線に対して、第1走査線駆動回路で発生される第1のオン信号及び第2走査線駆動回路で発生される第2のオン信号が、走査信号制御回路によって、選択的に走査信号として供給される。これと並行して、データ線に対して、第1のオン信号が走査線に供給されたときには、データ線駆動回路によって、データ信号が供給される。或いは、データ線に対して、第2のオン信号が走査線に供給されたときには、データ線駆動回路によって、リセット信号が供給される。
【0015】
そして、各画素において、このようなデータ信号の供給により、ドライビングトランジスタは導通又は非導通とされ、リセット信号の供給により、ドライビングトランジスタは非導通とされる。そして、走査信号としての第1又は第2のオン信号の供給により、スイッチングトランジスタは、オン状態又はオフ状態とされる。
【0016】
以上の結果、第1のオン信号に対応してデータ信号をデータ線に供給する、即ち、書き込み動作を行う第1の走査期間と、第2のオン信号に対応してリセット信号をデータ線に供給する、即ちリセット動作を行う第2の走査期間とを、時間軸上で干渉しないように設定可能となるので、各画素にスイッチングトランジスタを1つ備えれば、上述の書き込み動作及びリセット動作の両方を問題なく実行できる。この際、リセット専用のトランジスタやリセット専用の配線が不要となる。従って、画像表示領域内における或いは各画素領域における、このような専用配線や専用トランジスタの負存在によって、各画素の開口率を高められる。これらの結果、高い開口率を有しつつ順次点灯同時消去法を実現できる。
【0017】
更に、このような第1及び第2走査線駆動回路は、基板上における周辺領域に、適切に配置可能である。
【0018】
本発明の電気光学装置の一態様では、前記各画素領域に前記電気光学素子に対する保持容量を更に備える。
【0019】
この態様によれば、各画素領域に備えられた保持容量によって、ドライビングトランジスタによる電気光学素子の駆動電圧の保持特性を向上できる。よって、より高品位の画像表示が可能となる。
【0020】
本発明の電気光学装置の他の態様では、画像表示領域の周囲に位置する周辺領域に、クロック信号の供給を制御するパスゲートを含むクロック制御回路を更に備えており、前記第1及び第2走査線駆動回路は夫々、転送信号を出力するシフトレジスタを含み、前記クロック制御回路は、前記シフトレジスタの動作している部位に対してクロック信号を供給し、前記シフトレジスタの動作していない部位に対してハイレベル又はローレベルの信号を適宜供給する。
【0021】
この態様によれば、クロック制御回路に係るパスゲート(或いは、トランスミッションゲート)の制御下で、第1及び第2走査線駆動回路を構成するシフトレジスタ内の転送信号を伝播している部位に対してクロック信号が供給される。更に、シフトレジスタ内のその他の部位に対してハイレベル又はローレベルの信号が適宜供給される。従って、クロックの負荷を低減し、走査線駆動回路の高速動作を実現し、画素数や階調数を下げる必要をなくすことができる。
【0022】
この態様では、前記第1及び第2走査線駆動回路は、前記周辺領域において、前記走査信号制御回路と前記クロック制御回路との間に配置されており、前記走査信号制御回路は、前記第1及び第2走査線駆動回路と比較して、前記周辺領域内で前記画像表示領域に近い側に配置されているように構成してもよい。
【0023】
このように構成すれば、周辺領域における、第1及び第2走査線駆動回路、走査信号制御回路、並びにクロック制御回路を相互接続する配線や、これらの回路に対する入出力配線についての配線引き回し量を相対的に小さく抑えることが可能となる(図16等参照)。従って、周辺領域における各ブロック間の配線長を最短にしてかつレイアウト上の困難を回避することも可能となる。
【0024】
この場合更に、前記周辺領域において、前記走査信号制御回路と前記画像表示領域との間に、前記走査信号制御手段と前記走査線との間に介在するバッファー回路を更に備えてもよい。
【0025】
このように構成すれば、バッファー回路の入出力配線も含めて、周辺領域における各ブロック間の配線長を最短にしてかつレイアウト上の困難を回避することも可能となる。また、バッファー回路の採用により、各回路の仕様或いは設計自由度も飛躍的に高まると共に、比較的容易に高品位の画像表示を行うことが可能となる。
【0026】
本発明の電気光学装置の他の態様では、前記電気光学素子は、有機EL素子を含む。なお、本発明でいう「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
【0027】
この態様によれば、順次点灯同時消去法を採用しつつ、各画素の開口率が高められており、明るい有機EL表示装置を実現できる。
【0028】
本発明の電気光学装置の駆動方法によれば、走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記スイッチングトランジスタをオン状態とする第1のオン信号を発生する第1走査線駆動回路と、前記スイッチングトランジスタをオン状態とする第2のオン信号を前記第1のオン信号から独立に発生する第2走査線駆動回路と、前記第1のオン信号及び前記第2のオン信号を選択的に前記走査線に対して走査信号として供給する走査信号制御回路と、前記第1のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタの導通又は非導通を選択するデータ信号を前記データ線に対して供給すると共に前記第2のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタを非導通とするリセット信号を前記データ線に対して供給するデータ線駆動回路とを備えた電気光学装置の駆動方法であって、前記データ線駆動回路によって、前記第1のオン信号に対応して前記データ信号を前記データ線に供給する書き込み工程と、前記データ線駆動回路によって、前記第2のオン信号に対応して前記リセット信号を前記データ線に供給するリセット工程とを含み、前記書き込み工程を行う第1の走査期間と前記リセット工程を行う第2の走査期間とは、時間軸上で互いに干渉しないように設定されている。
【0029】
本発明の電気光学装置の駆動方法によれば、第1のオン信号に対応してデータ信号をデータ線に供給する書き込み工程を行う第1の走査期間と、第2のオン信号に対応してリセット信号をデータ線に供給するリセット工程を行う第2の走査期間とは、時間軸上で干渉しないように設定されている。従って、各画素にスイッチングトランジスタを1つ備えれば、上述の書き込み動作及びリセット動作の両方を問題なく実行できる。従って、画像表示領域内における或いは各画素領域における、このような専用配線や専用トランジスタの負存在によって、各画素の開口率を高められる。これらの結果、高い開口率を有しつつ順次点灯同時消去法を実現できる。
【0030】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなる。
【0031】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、明るく高品位の画像表示が可能な、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【0032】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0033】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づき説明する。
【0034】
図1は本発明の電気光学装置を示すブロック図であり、図2は図1に示す電気光学装置の画素の内部構造を示す回路図である。
【0035】
図1に示したように、電気光学装置200は、走査線210〜214の駆動用に、クロック制御回路240、第2走査線駆動回路241、第1走査線駆動回路242、走査信号制御回路243及びバッファー244を備える。そして、これらの回路は、図1で画像表示領域の左側に位置する周辺領域に、素子基板の縁側からこの順に配置されている。また、電気光学装置200は、データ線220〜225の駆動用に、図1で画像表示領域の下側に位置する周辺領域に配置されたデータ線駆動回路245を備える。このように本実施形態では、第1走査線駆動回路242と第2走査線駆動回路241とは、走査信号制御回路243とクロック制御回路240との間に配置されており、走査信号制御回路243は、画素部に近い側、即ち、画素部に隣接配置されたバッファー244の隣に配置されている。そして、走査線210〜214とデータ線220〜225との交点に対応して各画素がマトリクス状に配置されている。
【0036】
図2において、Nチャンネルトランジスタから成るスイッチングトランジスタ260のゲートに走査線250が接続されており、ドレインにデータ線251が接続されており、ソースに保持容量261の負極とPチャンネルトランジスタから成るドライビングトランジスタ262のゲートが接続される。保持容量261の正極には有機EL素子駆動用電源線252が接続される。又ドライビングトランジスタ262のソースに有機EL素子駆動用電源線252が接続されており、ドレインに有機EL素子263のアノードが接続される。
【0037】
スイッチングトランジスタ260は、走査線250に供給されたオン信号に応じて、ドライビングトランジスタ262のゲート及び保持容量261の負極と、データ線251とを導通させる。又ドライビングトランジスタ262は、データ線251から供給されたデータ信号に応じて有機EL素子駆動用電源線252と有機EL素子263のアノードとを導通または非導通とする。
【0038】
本実施形態の電気光学装置においては、1フレームをN分割し、その分割されたサブフレームをSF1〜SFN(但し、Nは2以上の自然数)とする。ここでは図3に示すようにN=6として説明を行う。各サブフレームSF1〜SF6はそれぞれ発光時間(発光期間)TL1〜TL6から成り、本実施形態の順次点灯同時消去法では、これらを以下のように設定している。
【0039】
32TL1=16TL2=8TL3=4TL4=2TL5=TL6
つまり各発光時間TL1〜TL6は、
TL1:TL2:TL3:TL4:TL5:TL6
=1:2:4:8:16:32
となる時間比を設定している。
【0040】
そして「7」の輝度階調を得る場合には第1〜第3サブフレームSF1〜SF3の時にドライビングトランジスタを導通させて有機EL素子を発光させ、第4〜第6サブフレームSF4〜SF6の時にドライビングトランジスタを非導通させて有機EL素子の発光を停止する。又「32」の輝度階調を得る場合には第6サブフレームSF6の時にドライビングトランジスタを導通させて有機EL素子を発光させ、第1〜第5サブフレームSF1〜SF5の時にドライビングトランジスタを非導通させて有機EL素子の発光を停止する。更に「44」の輝度階調を得る場合には第3、第4及び第6サブフレームSF3、SF4、SF6の時にドライビングトランジスタを導通させて有機EL素子を発光させ、第1、第2及び第5サブフレームSF1、SF2、SF5の時にドライビングトランジスタを非導通させて有機EL素子の発光を停止する。このようにして1フレーム毎に各サブフレームSF1〜SF6を適宜選択することで中間調を得ることができる。
【0041】
サブフレームSF1の発光期間の制御は、書き込みステップを行うための第1の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間TL1後、リセットステップのための第2の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【0042】
サブフレームSF2の発光期間の制御は、第1の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間TL2後、第2の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【0043】
またサブフレームSF3の発光期間の制御は、第1の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間TL3後、第2の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【0044】
更にサブフレームSF4の発光期間の制御は、第1の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間TL4後、第2の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。ただし図3に示した実施形態ではサブフレームSF1〜SF4においてリセットステップを用いて発光期間の制御を行っているが、リセットステップを用いて発光期間の制御を行うサブフレームの組み合わせはこの限りではない。
【0045】
図4は、図2に示した電気光学装置の各部の印加波形を示した図である。
【0046】
図4において、信号波形2000は第1走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2000を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線210へ出力される。信号波形2001は、第1走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2001を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線211へ出力される。信号波形2002は、第1走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2002を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線212へ出力される。
【0047】
信号波形2010は、第2走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2010を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線210へ出力される。信号波形2011は、第2走査線駆動回路から出力される走査信号であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2011を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線211へ出力される。信号波形2012は、第2走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2012を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線212へ出力される。
【0048】
信号波形2020は、第1走査信号制御信号の波形であり、信号波形2021は、第2走査信号制御信号の波形である。第1走査信号制御信号がローレベルで且つ第2走査信号制御信号がハイレベルの場合、第1走査線駆動回路から出力された走査信号が走査線へと供給されて走査線に接続されたスイッチングトランジスタのオン信号となる。他方、第1走査信号制御がハイレベルで且つ第2走査信号制御信号がローレベルの場合、第2走査線駆動回路から出力された走査信号が走査線へと供給されて走査線に接続されたスイッチングトランジスタのオン信号となる。
【0049】
信号波形2030は、走査線210に供給されるオン信号とオフ信号との波形であり、信号波形2031は、走査線211に供給されるオン信号とオフ信号との波形であり、信号波形2032は、走査線212に供給されるオン信号とオフ信号との波形である。信号波形2040は、データ線220に供給されるデータ信号とリセット信号との波形であり、信号波形2041は、データ線221に供給されるデータ信号とリセット信号との波形であり、信号波形2042は、データ線222に供給されるデータ信号とリセット信号との波形である。
【0050】
図4において、時間(期間)t0〜t1、t2〜t3、t4〜t5、t6〜t7、t8〜t9、t10〜t11、・・・は、データの書き込み工程の期間であり、この期間が第1の走査期間である。これらの期間では、信号波形2020を有する第1走査信号制御信号はローレベルであり且つ信号波形2021を有する第2走査信号制御信号はハイレベルである。第1走査線駆動回路から出力された信号波形2000〜2002を有する走査信号が、走査信号制御回路により、走査線210〜212へ供給され、走査線210〜212に接続されたスイッチングトランジスタに対して、信号波形2030〜2032を有するオン信号となる。この時、データ線220〜222へはデータ信号が出力され、データ線223〜225についても同様に制御される。
【0051】
従って、時間t0〜t1の期間では、走査線210にオン信号が供給されているので走査線210に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線を介して走査線210に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の導通または非導通が選択され、有機EL素子が発光または発光を停止する。
【0052】
時間t2〜t3の期間では、走査線211にオン信号が供給されているので走査線211に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線を介して走査線211に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の導通または非導通が選択され、有機EL素子が発光または発光を停止する。
【0053】
時間t4〜t5の期間では、走査線212にオン信号が供給されているので走査線212に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線を介して走査線212に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の導通または非導通が選択され、有機EL素子が発光または発光を停止する。以下同様にして走査線213〜214に接続された画素も制御される。
【0054】
他方、時間t1〜t2、t3〜t4、t5〜t6、t7〜t8、t9〜t10、t11〜t12、・・・は、データのリセット工程の期間であり、この期間が第2の走査期間である。これらの期間では、信号波形2020を有する第1走査信号制御信号はハイレベルであり且つ信号波形2021を有する第2走査信号制御信号はローレベルである。第2走査線駆動回路から出力された信号波形2010〜2012を有する走査信号が走査信号制御回路により走査線210〜212へ供給され、走査線210〜212に接続されたスイッチングトランジスタに対して、信号波形2030〜2032を有するオン信号となる。この時、データ線220〜222へはリセット信号が出力され、データ線223〜225についても同様に制御される。
【0055】
従って、時間t5〜t6の期間では、走査線210にオン信号が供給されているので走査線210に接続された全画素のスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線210に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の非導通が選択され、有機EL素子が発光を停止する。
【0056】
時間t7〜t8の期間では、走査線211にオン信号が供給されているので走査線211に接続されたスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線211に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の非導通が選択され、有機EL素子が発光を停止する。
【0057】
時間t9〜t10の期間では、走査線212にオン信号が供給されているので走査線212に接続されたスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線212に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の非導通が選択され、有機EL素子が発光を停止する。以下同様にして走査線213〜214に接続された画素も制御される。
【0058】
上述の様に第1の走査期間たる時間t2n〜t2n+1(n=0,1,2,・・・)には、オン信号を走査線に供給し、第2の走査期間たる時間t2n+1〜t2n+2(n=0,1,2,・・・)には、オン信号を走査線に供給する。このため2つの走査期間は互いに干渉することはない。
【0059】
走査線210に第1の走査期間にオン信号が供給される時間と第2の走査期間にオン信号が供給される時間t0〜t5をTL1(図3参照)に設定すると、走査線210に接続された画素の発光期間はTL1に制御される。又走査線211が第1の走査期間にオン信号が供給される時間と第2の走査期間にオン信号が供給される時間の間隔t2〜t7をTL1に設定すると、走査線211に接続された画素の発光期間はTL1に制御される。更に走査線212が第1の走査期間にオン信号が供給される時間と第2の走査期間にオン信号が供給される時間の間隔t4〜t9をTL1に設定すると、走査線212に接続された画素の発光期間はTL1に制御される。以下走査線213〜214に接続された画素についても同様である。従ってサブフレームSF1では第1の走査期間と第2の走査期間の間隔をTL1とし、サブフレームSF2では第1の走査期間と第2の走査期間の間隔をTL2(図3参照)とし、サブフレームSF3では第1の走査期間と第2の走査期間の間隔をTL3(図3参照)とし、サブフレームSF4では第1の走査期間と第2の走査期間の間隔をTL4(図3参照)とすることで画素の発光期間を制御する。
【0060】
図5は第1走査線駆動回路及び第2走査線駆動回路の一実施形態を示した回路図である。
【0061】
図5において、走査線駆動回路には、入力配線として、スタートパルス信号入力400及びクロック入力410〜414が接続されており、出力配線として、クロック制御信号出力420〜424及び走査信号出力430〜433が接続されており、これらの入出力配線から各信号が入出力される。スタートパルス信号入力400には外部からスタートパルス信号を入力し、クロック入力410〜414には後に詳述するクロック制御回路のクロック出力620〜624を接続する。クロック制御信号出力420〜424には後に詳述するクロック制御回路のクロック制御信号入力610〜614を接続し、走査信号出力430〜433には後に詳述する走査信号制御回路の走査信号入力510〜513に接続する。
【0062】
図6は、図5に示した走査線駆動回路の一実施形態の動作を示したタイミングチャート図である。
【0063】
図6において、信号波形450は、スタートパルス信号入力400に入力されるスタートパルス信号の波形である。信号波形460〜462は夫々、クロック制御信号出力420〜422から出力されるクロック制御信号の波形である。信号波形470〜472は夫々、クロック入力410〜412に入力されるクロックの波形である。
【0064】
信号波形460〜462を有するクロック制御信号がハイレベルの期間後に詳述するクロック制御回路から、信号波形470〜472を有するクロックが供給される。クロック制御信号がクロックの立ち上がりエッジまたは立ち下がりエッジに対して遅延するのは、クロックの立ち上がりエッジまたは立ち下がりエッジにシフトレジスタを構成するクロックドインバーターの出力が変化し、NAND回路にクロックドインバーターの出力が入力され、クロック制御信号が変化するためである。したがって本実施形態では、走査線駆動回路を構成するシフトレジスタのうち走査信号を伝播している部位にのみクロックが供給されることになる。信号波形480及び481は夫々、走査信号出力430及び431に出力される走査信号の波形である。
【0065】
図7は走査信号制御回路の一実施形態を示した回路図である。
【0066】
図7において、走査信号制御回路には、入力配線として、第1走査線駆動回路から発生する走査信号を入力する第1走査信号入力510〜513、第2走査線駆動回路から発生する走査信号を入力する第2走査信号入力520〜523、第1走査信号制御信号入力500、及び第2走査信号制御信号入力501が接続されており、出力配線として、走査信号出力530〜533が接続されており、これらの入出力配線から各信号が入出力される。走査信号制御回路は、走査信号出力制御部540、第1走査信号入力制御部541、及び第2走査信号入力制御部542を備えて構成されている。第1走査信号入力510〜513には先に詳述した第1走査線駆動回路の走査信号出力430〜433を接続する。第2走査信号入力520〜523には先に詳述した第2走査線駆動回路の走査信号出力430〜433を接続する。第1走査信号制御信号入力500には外部から第1走査信号制御信号を入力し、第2走査信号制御信号入力501には外部から第2走査信号制御信号を入力する。走査信号出力530〜533は走査線に接続する。
【0067】
図8は、図7に示した走査信号制御回路の一実施形態の動作を示したタイミングチャート図である。
【0068】
図8において、信号波形550は、第1走査信号入力510に入力される第1走査信号の波形であり、信号波形551は、第2走査信号入力520に入力される第2走査信号の波形であり、信号波形560は、第1走査信号制御信号入力に入力される第1走査信号制御信号の波形であり、信号波形561は、第2走査信号制御信号入力に入力される第2走査信号制御信号の波形であり、信号波形570は、走査信号出力530に出力される走査信号の波形である。
【0069】
データ線駆動回路は、第1走査信号制御信号と第2走査信号制御信号とに同期している。走査信号制御回路は、第1走査信号制御信号がローレベルで且つ第2走査信号制御信号がハイレベルの時に、第1走査線駆動回路から発生した第1走査信号を走査信号出力に出力する。この時データ線駆動回路はデータ信号をデータ線に出力する。
【0070】
走査信号制御回路は、第1走査信号制御信号がハイレベルで且つ第2走査信号制御信号がローレベルの時に、第2走査線駆動回路から発生した第2走査信号を走査信号出力に出力する。この時データ線駆動回路はリセット信号をデータ線に出力する。
【0071】
図9は、クロック制御回路の一実施形態を示した回路図である。
【0072】
図9において、クロック制御回路には、入力配線として、クロック入力600、クロック制御信号入力610〜614が接続されており、出力配線として、クロック出力620〜624が接続されており、これらの入出力配線から各信号が入出力される。クロック入力600には外部からクロックを供給し、クロック制御信号610〜614に前に詳述した走査線駆動回路のクロック制御信号出力420〜424を接続し、クロック出力620〜624を走査線駆動回路のクロック入力410〜414に接続する。
【0073】
図10は、図9に示したクロック制御回路の一実施形態の動作を示したタイミングチャート図である。
【0074】
図10において、信号波形650は、クロック入力600に入力されるクロックの波形であり、信号波形660は、クロック制御信号入力に入力されるクロック制御信号の波形であり、信号波形661は、クロック制御信号入力611に入力されるクロック制御信号の波形である。信号波形670は、クロック出力620に出力されるクロックの波形であり、信号波形671は、クロック出力621に出力されるクロックの波形である。
【0075】
クロック制御信号610がハイレベルの期間、クロック入力600に入力されているクロックがクロック出力620に出力され、クロック制御信号610がローレベルの期間、ローレベルがクロック出力620に出力される。クロック制御信号611がハイレベルの期間、クロック入力600に入力されているクロックがクロック出力621に出力され、クロック制御信号611がローレベルの期間ハイレベルがクロック出力621に出力される。同様にしてクロック出力622〜624も制御される。
【0076】
図11は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の一例を示す、図式的な平面図である。
【0077】
図11に示した如きブロック配置を採用した場合、画素部705の左側を占める周辺領域において、走査信号制御回路703−バッファー704間の配線長が長くなってしまう。一般的に配線長が長くなるにつれ配線容量が増大するため、配線長が長くなるにつれて高速動作に支障が出てくる。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。走査信号制御回路703−バッファー704間の配線を、第2走査信号駆動回路700、第1走査信号駆動回路701、クロック制御回路701中を通した場合、例えばこれらの回路の下層側又は上層側を通して配線した場合も、配線長が長くなり、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0078】
図12は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0079】
図12に示した如きブロック配置を採用した場合、画素部715の左側を占める周辺領域において、走査信号制御回路713−バッファー714間、第2走査信号駆動回路710−走査信号制御回路713、及び第1走査信号駆動回路712−走査信号制御回路713間の配線長が長くなってしまう。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。第2走査信号駆動回路710−走査信号制御回路713間の配線をクロック制御回路711中を通した場合、第1走査信号駆動回路712−走査信号制御回路713間の配線を第2走査信号駆動回路及びクロック制御回路中を通した場合、若しくは、走査信号制御回路713−バッファー714間の配線をクロック制御回路711、第2走査信号駆動回路710及び第1走査信号駆動回路712中を通した場合も、配線長が長くなってしまい、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0080】
図13は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0081】
図13に示した如きブロック配置を採用した場合、画素部725の左側を占める周辺領域において、クロック制御回路721−第2走査信号駆動回路720間、クロック制御回路721−第1走査信号駆動回路間、及び走査信号制御回路723−バッファー724間の配線長が長くなってしまう。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。クロック制御回路721−第2走査信号駆動回路720間の配線を走査信号制御回路723、第1走査信号駆動回路722中を通した場合、クロック制御回路721−第1走査信号駆動回路722間の配線を走査信号制御回路中を通した場合、若しくは、走査信号制御回路723−バッファー724間の配線をクロック制御回路721中を通した場合も、配線長が長くなってしまい、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0082】
図14は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0083】
図14に示した如きブロック配置を採用した場合、画素部735の左側を占める周辺領域において、クロック制御回路731−第2走査信号駆動回路730間、クロック制御回路731−第1走査信号駆動回路間、及び走査信号制御回路733−バッファー734間の配線長が長くなってしまう。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。クロック制御回路731−第2走査信号駆動回路730間の配線を走査信号制御回路733中を通した場合、クロック制御回路731−第1走査信号駆動回路732間の配線を走査信号制御回路733、第2走査信号駆動回路730中を通した場合、若しくは、走査信号制御回路733−バッファー733間の配線を第2走査信号駆動回路730、第1走査信号駆動回路732中を通した場合も、配線長が長くなってしまい、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0084】
図15は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0085】
図15に示した如きブロック配置を採用した場合、画素部745の左側を占める周辺領域において、第2走査信号駆動回路740−走査信号制御回路743間、及び第1走査信号駆動回路741−走査信号制御回路743間の配線長が長くなってしまう。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。第2走査信号駆動回路740−走査信号制御回路743間の配線を第1走査信号駆動回路742及びクロック制御回路741中を通した場合、若しくは、第1走査信号駆動回路742−走査信号制御回路743間の配線をクロック制御回路741中を通した場合も、配線長が長くなってしまい、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0086】
図16は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0087】
図16に示した如きブロック配置を採用した場合、画素部755の左側を占める周辺領域において、走査線の駆動用に、クロック制御回路751、第2走査線駆動回路750、第1走査線駆動回路752、走査信号制御回路753及びバッファー754が、画素部755から遠い側から、この順に配置されている。従って、この場合には、上述した図11〜図15のブロック配置を採用した場合と比較し、配線長は最も短く、配線が交差している部分もないため高速動作やレイアウト上の支障が生じることはない。したがって本発明を実施する際には、図16のブロック配置を採用することが望ましい。
【0088】
尚、図11〜図15に示した本実施形態に係る各種ブロック配置例を採用した場合であっても、図20に示した従来技術と比較すれば、リセット用走査線等が不要であるなどの非常に有利な効果が得られる。
【0089】
(電子機器)
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について図17から図19を参照して説明する。
【0090】
先ず、上述した電気光学装置を、モバイル型コンピュータの表示部に適用した例について説明する。図17は、この構成を示す斜視図である。図17において、コンピュータ1200は、キーボード1202を備えた本体部1204と、表示部として用いられる表示装置1005とを備えている。
【0091】
次に、上述した電気光学装置を、携帯電話の表示部に適用した例について説明する。図18は、この構成を示す斜視図である。図18において、携帯電話1250は、複数の操作ボタン1252のほか、受話口、送話口とともに、上述した電気光学装置を表示装置1005として備えるものである。
【0092】
次に、上述した電気光学装置を、ファインダに用いたデジタルスチルカメラについて説明する。図19は、この構成を背面から示す斜視図である。デジタルスチルカメラ1300におけるケース1302の背面には、上述した電気光学装置が表示装置1005として設けられ、ケース1302の前面に設けられたCCD1304による撮像信号に基づいて、表示を行うようになっている。即ち、表示装置1005は、被写体を表示するファインダとして機能することになる。
【0093】
なお、電子機器としては、これらの他、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーションシステム、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等が挙げられる。
【0094】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその駆動方法並びにそれを備えた電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態を示すブロック図である。
【図2】実施形態に係る画素を示す回路図である。
【図3】実施形態に係る順次点灯同時消去法を説明する概念図である。
【図4】実施形態に係る順次点灯同時消去法を示すタイミングチャート図である。
【図5】実施形態に係る走査信号駆動回路の一例を示す回路図である。
【図6】実施形態に係る走査信号駆動回路の動作を示すタイミングチャート図である。
【図7】実施形態に係る走査信号制御回路の一例を示す回路図である。
【図8】実施形態に係る走査信号制御回路の動作を示すタイミングチャート図である。
【図9】実施形態に係るクロック制御回路の一例を示す回路図である。
【図10】実施形態に係るクロック制御回路の動作を示すタイミングチャート図である。
【図11】実施形態に係る素子基板上における各種周辺回路のブロック配置の一例を示す、図式的な平面図である。
【図12】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図13】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図14】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図15】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図16】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図17】実施形態に係る電気光学装置を適用した電子機器の一例たるモバイル型コンピュータを示す斜視図である。
【図18】実施形態に係る電気光学装置を適用した電子機器の他の例たる携帯電話を示す斜視図である。
【図19】実施形態に係る電気光学装置を適用した電子機器の他の例たるデジタルスチルカメラの構成を示す斜視図である。
【図20】従来例に係る電気光学装置を示すブロック図である。
【図21】図20の電気光学装置に係る画素を示す回路図である。
【符号の説明】
200 電気光学装置、240 クロック制御回路、241 第2走査線駆動回路、242 第1走査線駆動回路、243 走査信号制御回路、244 バッファー、245データ線駆動回路、250 走査線、251 データ線、252 有機EL素子駆動用電源線、260 スイッチングトランジスタ、262 ドライビングトランジスタ、263 有機EL素子
【発明の属する技術分野】
本発明は、例えば有機EL装置等の電気光学装置及びその駆動方法並びにそれを備えた例えば携帯電話等の電子機器の技術分野に属する。
【0002】
【背景技術】
近年電気光学装置としての表示装置は有機EL素子を用いた電気光学装置が注目されている。この種の電気光学装置において有機EL素子の中間調を制御する駆動方式の一つとしてデジタル方式がある。このデジタル方式の一つとして時分割階調方式があり、その時分割階調方式としては同時点灯法と順次点灯同時消去法とが知られている。従来前記順次点灯同時消去法を実現する電気光学装置として、例えば図20に示す構成をとっている装置がある。
【0003】
図20に示すように、電気光学装置100は、データ書き込みのときに走査を行う書き込み用走査線駆動回路140、データリセットのときに走査を行うリセット用走査線駆動回路141、データ線駆動回路142、書き込み用走査線110〜114、リセット用走査線115〜119、データ線120〜125、及び画素130〜132を備えて構成されている。書き込み用走査線駆動回路140と、リセット用走査線駆動回路141と、データ線駆動回路142と、画素130〜132を構成する画素回路とは夫々、薄膜トランジスタを含んでなる。
【0004】
図21は、図20に示した電気光学装置の画素の内部構造を示した回路図である。図21に示すように、各画素では、Nチャンネルトランジスタから成る書き込み用スイッチングトランジスタ160のゲートに走査線150が接続されており、ドレインにデータ線151が接続されており、ソースに保持容量161の負極とPチャンネルトランジスタから成るドライビングトランジスタ162のゲートと消去用スイッチングトランジスタ164のソースが接続される。保持容量161の正極には有機EL素子駆動用電源線152が接続される。又ドライビングトランジスタ162のソースに有機EL素子駆動用電源線152が接続されており、ドレインに有機EL素子163のアノードが接続される。又消去用スイッチングトランジスタ164のゲートに消去用走査線153が接続され、ドレインに有機EL素子駆動用電源線152が接続される。
【0005】
その動作時には、書き込み用スイッチングトランジスタ160は、走査線150に供給されたオン信号に応じてドライビングトランジスタ162のゲート及び保持容量161の負極とデータ線151を導通させる。すると、ドライビングトランジスタ162は、データ線151から供給されたデータ信号に応じて有機EL素子駆動用電源線152と有機EL素子163のアノードを導通または非導通とする。消去用スイッチングトランジスタ164は、消去用走査線153に供給されたオン信号に応じてドライビングトランジスタ162のゲート及び保持容量161の負極と有機EL素子駆動用電源線152とを導通させ、ドライビングトランジスタ162のゲート及び保持容量161の負極に蓄積された負電荷を抜き取り、有機EL素子駆動用電源線152と有機EL素子163のアノードを非導通とする(特許文献1参照)。
【0006】
【特許文献1】
特開2001−343933号公報
【0007】
【発明が解決しようとする課題】
しかしながら、このような従来の順次点灯同時消去法を実現する電気光学装置では、書き込み用走査線に加えてリセット用走査線が必要となり、更にリセット用走査線に対してもスイッチングトランジスタが必要となる。このため、各画素の開口率(即ち、各画素において、その全領域に対する実際に表示に寄与する光が出射する領域の比率)が下がるという問題点がある。
【0008】
他方、走査線駆動回路を構成するシフトレジスタの全部位にクロックを供給した場合、クロックの負荷が増大し高速動作させることができない。このため、画素数や階調数を下げることで走査線駆動回路に要求される動作速度を下げなればならないという問題点がある。
【0009】
更に従来の順次点灯同時消去法を実現する電気光学装置を実施する際にその回路ブロックの配置が最適でない場合、各回路ブロック間の配線長が長くなることやレイアウト上の困難が生じるという問題点がある。
【0010】
そこで本発明は上述の諸事情に鑑みなされたものであり、その課題とする所は高い開口率を有しつつ順次点灯同時消去法を実現する電気光学装置及びその駆動方法並びにそれを具備する各種電子機器を提供することにある。
【0011】
又本発明は、画素数や階調数を下げる必要が無く、高速動作する走査線駆動回路を備えた電気光学装置及びその駆動方法並びにそれを具備する各種電子機器を提供することも課題とする。
【0012】
更に本発明は、回路ブロックが適切に配置された電気光学装置及びその駆動方法並びにそれを具備する各種電子機器を提供することも課題とする。
【0013】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記スイッチングトランジスタをオン状態とする第1のオン信号を発生する第1走査線駆動回路と、前記スイッチングトランジスタをオン状態とする第2のオン信号を前記第1のオン信号から独立に発生する第2走査線駆動回路と、前記第1のオン信号及び前記第2のオン信号を選択的に前記走査線に対して走査信号として供給する走査信号制御回路と、前記第1のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタの導通又は非導通を選択するデータ信号を前記データ線に対して供給すると共に前記第2のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタを非導通とするリセット信号を前記データ線に対して供給するデータ線駆動回路とを備える。
【0014】
本発明の電気光学装置によれば、その動作時には、走査線に対して、第1走査線駆動回路で発生される第1のオン信号及び第2走査線駆動回路で発生される第2のオン信号が、走査信号制御回路によって、選択的に走査信号として供給される。これと並行して、データ線に対して、第1のオン信号が走査線に供給されたときには、データ線駆動回路によって、データ信号が供給される。或いは、データ線に対して、第2のオン信号が走査線に供給されたときには、データ線駆動回路によって、リセット信号が供給される。
【0015】
そして、各画素において、このようなデータ信号の供給により、ドライビングトランジスタは導通又は非導通とされ、リセット信号の供給により、ドライビングトランジスタは非導通とされる。そして、走査信号としての第1又は第2のオン信号の供給により、スイッチングトランジスタは、オン状態又はオフ状態とされる。
【0016】
以上の結果、第1のオン信号に対応してデータ信号をデータ線に供給する、即ち、書き込み動作を行う第1の走査期間と、第2のオン信号に対応してリセット信号をデータ線に供給する、即ちリセット動作を行う第2の走査期間とを、時間軸上で干渉しないように設定可能となるので、各画素にスイッチングトランジスタを1つ備えれば、上述の書き込み動作及びリセット動作の両方を問題なく実行できる。この際、リセット専用のトランジスタやリセット専用の配線が不要となる。従って、画像表示領域内における或いは各画素領域における、このような専用配線や専用トランジスタの負存在によって、各画素の開口率を高められる。これらの結果、高い開口率を有しつつ順次点灯同時消去法を実現できる。
【0017】
更に、このような第1及び第2走査線駆動回路は、基板上における周辺領域に、適切に配置可能である。
【0018】
本発明の電気光学装置の一態様では、前記各画素領域に前記電気光学素子に対する保持容量を更に備える。
【0019】
この態様によれば、各画素領域に備えられた保持容量によって、ドライビングトランジスタによる電気光学素子の駆動電圧の保持特性を向上できる。よって、より高品位の画像表示が可能となる。
【0020】
本発明の電気光学装置の他の態様では、画像表示領域の周囲に位置する周辺領域に、クロック信号の供給を制御するパスゲートを含むクロック制御回路を更に備えており、前記第1及び第2走査線駆動回路は夫々、転送信号を出力するシフトレジスタを含み、前記クロック制御回路は、前記シフトレジスタの動作している部位に対してクロック信号を供給し、前記シフトレジスタの動作していない部位に対してハイレベル又はローレベルの信号を適宜供給する。
【0021】
この態様によれば、クロック制御回路に係るパスゲート(或いは、トランスミッションゲート)の制御下で、第1及び第2走査線駆動回路を構成するシフトレジスタ内の転送信号を伝播している部位に対してクロック信号が供給される。更に、シフトレジスタ内のその他の部位に対してハイレベル又はローレベルの信号が適宜供給される。従って、クロックの負荷を低減し、走査線駆動回路の高速動作を実現し、画素数や階調数を下げる必要をなくすことができる。
【0022】
この態様では、前記第1及び第2走査線駆動回路は、前記周辺領域において、前記走査信号制御回路と前記クロック制御回路との間に配置されており、前記走査信号制御回路は、前記第1及び第2走査線駆動回路と比較して、前記周辺領域内で前記画像表示領域に近い側に配置されているように構成してもよい。
【0023】
このように構成すれば、周辺領域における、第1及び第2走査線駆動回路、走査信号制御回路、並びにクロック制御回路を相互接続する配線や、これらの回路に対する入出力配線についての配線引き回し量を相対的に小さく抑えることが可能となる(図16等参照)。従って、周辺領域における各ブロック間の配線長を最短にしてかつレイアウト上の困難を回避することも可能となる。
【0024】
この場合更に、前記周辺領域において、前記走査信号制御回路と前記画像表示領域との間に、前記走査信号制御手段と前記走査線との間に介在するバッファー回路を更に備えてもよい。
【0025】
このように構成すれば、バッファー回路の入出力配線も含めて、周辺領域における各ブロック間の配線長を最短にしてかつレイアウト上の困難を回避することも可能となる。また、バッファー回路の採用により、各回路の仕様或いは設計自由度も飛躍的に高まると共に、比較的容易に高品位の画像表示を行うことが可能となる。
【0026】
本発明の電気光学装置の他の態様では、前記電気光学素子は、有機EL素子を含む。なお、本発明でいう「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
【0027】
この態様によれば、順次点灯同時消去法を採用しつつ、各画素の開口率が高められており、明るい有機EL表示装置を実現できる。
【0028】
本発明の電気光学装置の駆動方法によれば、走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記スイッチングトランジスタをオン状態とする第1のオン信号を発生する第1走査線駆動回路と、前記スイッチングトランジスタをオン状態とする第2のオン信号を前記第1のオン信号から独立に発生する第2走査線駆動回路と、前記第1のオン信号及び前記第2のオン信号を選択的に前記走査線に対して走査信号として供給する走査信号制御回路と、前記第1のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタの導通又は非導通を選択するデータ信号を前記データ線に対して供給すると共に前記第2のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタを非導通とするリセット信号を前記データ線に対して供給するデータ線駆動回路とを備えた電気光学装置の駆動方法であって、前記データ線駆動回路によって、前記第1のオン信号に対応して前記データ信号を前記データ線に供給する書き込み工程と、前記データ線駆動回路によって、前記第2のオン信号に対応して前記リセット信号を前記データ線に供給するリセット工程とを含み、前記書き込み工程を行う第1の走査期間と前記リセット工程を行う第2の走査期間とは、時間軸上で互いに干渉しないように設定されている。
【0029】
本発明の電気光学装置の駆動方法によれば、第1のオン信号に対応してデータ信号をデータ線に供給する書き込み工程を行う第1の走査期間と、第2のオン信号に対応してリセット信号をデータ線に供給するリセット工程を行う第2の走査期間とは、時間軸上で干渉しないように設定されている。従って、各画素にスイッチングトランジスタを1つ備えれば、上述の書き込み動作及びリセット動作の両方を問題なく実行できる。従って、画像表示領域内における或いは各画素領域における、このような専用配線や専用トランジスタの負存在によって、各画素の開口率を高められる。これらの結果、高い開口率を有しつつ順次点灯同時消去法を実現できる。
【0030】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなる。
【0031】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、明るく高品位の画像表示が可能な、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【0032】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0033】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づき説明する。
【0034】
図1は本発明の電気光学装置を示すブロック図であり、図2は図1に示す電気光学装置の画素の内部構造を示す回路図である。
【0035】
図1に示したように、電気光学装置200は、走査線210〜214の駆動用に、クロック制御回路240、第2走査線駆動回路241、第1走査線駆動回路242、走査信号制御回路243及びバッファー244を備える。そして、これらの回路は、図1で画像表示領域の左側に位置する周辺領域に、素子基板の縁側からこの順に配置されている。また、電気光学装置200は、データ線220〜225の駆動用に、図1で画像表示領域の下側に位置する周辺領域に配置されたデータ線駆動回路245を備える。このように本実施形態では、第1走査線駆動回路242と第2走査線駆動回路241とは、走査信号制御回路243とクロック制御回路240との間に配置されており、走査信号制御回路243は、画素部に近い側、即ち、画素部に隣接配置されたバッファー244の隣に配置されている。そして、走査線210〜214とデータ線220〜225との交点に対応して各画素がマトリクス状に配置されている。
【0036】
図2において、Nチャンネルトランジスタから成るスイッチングトランジスタ260のゲートに走査線250が接続されており、ドレインにデータ線251が接続されており、ソースに保持容量261の負極とPチャンネルトランジスタから成るドライビングトランジスタ262のゲートが接続される。保持容量261の正極には有機EL素子駆動用電源線252が接続される。又ドライビングトランジスタ262のソースに有機EL素子駆動用電源線252が接続されており、ドレインに有機EL素子263のアノードが接続される。
【0037】
スイッチングトランジスタ260は、走査線250に供給されたオン信号に応じて、ドライビングトランジスタ262のゲート及び保持容量261の負極と、データ線251とを導通させる。又ドライビングトランジスタ262は、データ線251から供給されたデータ信号に応じて有機EL素子駆動用電源線252と有機EL素子263のアノードとを導通または非導通とする。
【0038】
本実施形態の電気光学装置においては、1フレームをN分割し、その分割されたサブフレームをSF1〜SFN(但し、Nは2以上の自然数)とする。ここでは図3に示すようにN=6として説明を行う。各サブフレームSF1〜SF6はそれぞれ発光時間(発光期間)TL1〜TL6から成り、本実施形態の順次点灯同時消去法では、これらを以下のように設定している。
【0039】
32TL1=16TL2=8TL3=4TL4=2TL5=TL6
つまり各発光時間TL1〜TL6は、
TL1:TL2:TL3:TL4:TL5:TL6
=1:2:4:8:16:32
となる時間比を設定している。
【0040】
そして「7」の輝度階調を得る場合には第1〜第3サブフレームSF1〜SF3の時にドライビングトランジスタを導通させて有機EL素子を発光させ、第4〜第6サブフレームSF4〜SF6の時にドライビングトランジスタを非導通させて有機EL素子の発光を停止する。又「32」の輝度階調を得る場合には第6サブフレームSF6の時にドライビングトランジスタを導通させて有機EL素子を発光させ、第1〜第5サブフレームSF1〜SF5の時にドライビングトランジスタを非導通させて有機EL素子の発光を停止する。更に「44」の輝度階調を得る場合には第3、第4及び第6サブフレームSF3、SF4、SF6の時にドライビングトランジスタを導通させて有機EL素子を発光させ、第1、第2及び第5サブフレームSF1、SF2、SF5の時にドライビングトランジスタを非導通させて有機EL素子の発光を停止する。このようにして1フレーム毎に各サブフレームSF1〜SF6を適宜選択することで中間調を得ることができる。
【0041】
サブフレームSF1の発光期間の制御は、書き込みステップを行うための第1の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間TL1後、リセットステップのための第2の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【0042】
サブフレームSF2の発光期間の制御は、第1の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間TL2後、第2の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【0043】
またサブフレームSF3の発光期間の制御は、第1の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間TL3後、第2の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。
【0044】
更にサブフレームSF4の発光期間の制御は、第1の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からデータ信号をデータ線に供給し、ドライビングトランジスタをデータ信号に応じて導通または非導通させ、発光時間TL4後、第2の走査期間に走査線に順番にオン信号が供給されると同時にデータ線駆動回路からリセット信号をデータ線に供給し、ドライビングトランジスタを非導通させる。ただし図3に示した実施形態ではサブフレームSF1〜SF4においてリセットステップを用いて発光期間の制御を行っているが、リセットステップを用いて発光期間の制御を行うサブフレームの組み合わせはこの限りではない。
【0045】
図4は、図2に示した電気光学装置の各部の印加波形を示した図である。
【0046】
図4において、信号波形2000は第1走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2000を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線210へ出力される。信号波形2001は、第1走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2001を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線211へ出力される。信号波形2002は、第1走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2002を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線212へ出力される。
【0047】
信号波形2010は、第2走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2010を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線210へ出力される。信号波形2011は、第2走査線駆動回路から出力される走査信号であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2011を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線211へ出力される。信号波形2012は、第2走査線駆動回路から出力される走査信号の波形であり、この信号は、走査信号制御回路に入力される。走査信号制御回路に入力された信号波形2012を有する走査信号は、第1走査信号制御信号と第2走査信号制御信号とに応じて制御されて、走査線212へ出力される。
【0048】
信号波形2020は、第1走査信号制御信号の波形であり、信号波形2021は、第2走査信号制御信号の波形である。第1走査信号制御信号がローレベルで且つ第2走査信号制御信号がハイレベルの場合、第1走査線駆動回路から出力された走査信号が走査線へと供給されて走査線に接続されたスイッチングトランジスタのオン信号となる。他方、第1走査信号制御がハイレベルで且つ第2走査信号制御信号がローレベルの場合、第2走査線駆動回路から出力された走査信号が走査線へと供給されて走査線に接続されたスイッチングトランジスタのオン信号となる。
【0049】
信号波形2030は、走査線210に供給されるオン信号とオフ信号との波形であり、信号波形2031は、走査線211に供給されるオン信号とオフ信号との波形であり、信号波形2032は、走査線212に供給されるオン信号とオフ信号との波形である。信号波形2040は、データ線220に供給されるデータ信号とリセット信号との波形であり、信号波形2041は、データ線221に供給されるデータ信号とリセット信号との波形であり、信号波形2042は、データ線222に供給されるデータ信号とリセット信号との波形である。
【0050】
図4において、時間(期間)t0〜t1、t2〜t3、t4〜t5、t6〜t7、t8〜t9、t10〜t11、・・・は、データの書き込み工程の期間であり、この期間が第1の走査期間である。これらの期間では、信号波形2020を有する第1走査信号制御信号はローレベルであり且つ信号波形2021を有する第2走査信号制御信号はハイレベルである。第1走査線駆動回路から出力された信号波形2000〜2002を有する走査信号が、走査信号制御回路により、走査線210〜212へ供給され、走査線210〜212に接続されたスイッチングトランジスタに対して、信号波形2030〜2032を有するオン信号となる。この時、データ線220〜222へはデータ信号が出力され、データ線223〜225についても同様に制御される。
【0051】
従って、時間t0〜t1の期間では、走査線210にオン信号が供給されているので走査線210に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線を介して走査線210に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の導通または非導通が選択され、有機EL素子が発光または発光を停止する。
【0052】
時間t2〜t3の期間では、走査線211にオン信号が供給されているので走査線211に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線を介して走査線211に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の導通または非導通が選択され、有機EL素子が発光または発光を停止する。
【0053】
時間t4〜t5の期間では、走査線212にオン信号が供給されているので走査線212に接続された全画素のスイッチングトランジスタが全てオン状態となり、データ信号がデータ線を介して走査線212に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の導通または非導通が選択され、有機EL素子が発光または発光を停止する。以下同様にして走査線213〜214に接続された画素も制御される。
【0054】
他方、時間t1〜t2、t3〜t4、t5〜t6、t7〜t8、t9〜t10、t11〜t12、・・・は、データのリセット工程の期間であり、この期間が第2の走査期間である。これらの期間では、信号波形2020を有する第1走査信号制御信号はハイレベルであり且つ信号波形2021を有する第2走査信号制御信号はローレベルである。第2走査線駆動回路から出力された信号波形2010〜2012を有する走査信号が走査信号制御回路により走査線210〜212へ供給され、走査線210〜212に接続されたスイッチングトランジスタに対して、信号波形2030〜2032を有するオン信号となる。この時、データ線220〜222へはリセット信号が出力され、データ線223〜225についても同様に制御される。
【0055】
従って、時間t5〜t6の期間では、走査線210にオン信号が供給されているので走査線210に接続された全画素のスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線210に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の非導通が選択され、有機EL素子が発光を停止する。
【0056】
時間t7〜t8の期間では、走査線211にオン信号が供給されているので走査線211に接続されたスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線211に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の非導通が選択され、有機EL素子が発光を停止する。
【0057】
時間t9〜t10の期間では、走査線212にオン信号が供給されているので走査線212に接続されたスイッチングトランジスタが全てオン状態となり、リセット信号がデータ線を介して走査線212に接続された全画素のドライビングトランジスタへと供給される。よって、有機EL素子のアノードと有機EL素子駆動用電源の非導通が選択され、有機EL素子が発光を停止する。以下同様にして走査線213〜214に接続された画素も制御される。
【0058】
上述の様に第1の走査期間たる時間t2n〜t2n+1(n=0,1,2,・・・)には、オン信号を走査線に供給し、第2の走査期間たる時間t2n+1〜t2n+2(n=0,1,2,・・・)には、オン信号を走査線に供給する。このため2つの走査期間は互いに干渉することはない。
【0059】
走査線210に第1の走査期間にオン信号が供給される時間と第2の走査期間にオン信号が供給される時間t0〜t5をTL1(図3参照)に設定すると、走査線210に接続された画素の発光期間はTL1に制御される。又走査線211が第1の走査期間にオン信号が供給される時間と第2の走査期間にオン信号が供給される時間の間隔t2〜t7をTL1に設定すると、走査線211に接続された画素の発光期間はTL1に制御される。更に走査線212が第1の走査期間にオン信号が供給される時間と第2の走査期間にオン信号が供給される時間の間隔t4〜t9をTL1に設定すると、走査線212に接続された画素の発光期間はTL1に制御される。以下走査線213〜214に接続された画素についても同様である。従ってサブフレームSF1では第1の走査期間と第2の走査期間の間隔をTL1とし、サブフレームSF2では第1の走査期間と第2の走査期間の間隔をTL2(図3参照)とし、サブフレームSF3では第1の走査期間と第2の走査期間の間隔をTL3(図3参照)とし、サブフレームSF4では第1の走査期間と第2の走査期間の間隔をTL4(図3参照)とすることで画素の発光期間を制御する。
【0060】
図5は第1走査線駆動回路及び第2走査線駆動回路の一実施形態を示した回路図である。
【0061】
図5において、走査線駆動回路には、入力配線として、スタートパルス信号入力400及びクロック入力410〜414が接続されており、出力配線として、クロック制御信号出力420〜424及び走査信号出力430〜433が接続されており、これらの入出力配線から各信号が入出力される。スタートパルス信号入力400には外部からスタートパルス信号を入力し、クロック入力410〜414には後に詳述するクロック制御回路のクロック出力620〜624を接続する。クロック制御信号出力420〜424には後に詳述するクロック制御回路のクロック制御信号入力610〜614を接続し、走査信号出力430〜433には後に詳述する走査信号制御回路の走査信号入力510〜513に接続する。
【0062】
図6は、図5に示した走査線駆動回路の一実施形態の動作を示したタイミングチャート図である。
【0063】
図6において、信号波形450は、スタートパルス信号入力400に入力されるスタートパルス信号の波形である。信号波形460〜462は夫々、クロック制御信号出力420〜422から出力されるクロック制御信号の波形である。信号波形470〜472は夫々、クロック入力410〜412に入力されるクロックの波形である。
【0064】
信号波形460〜462を有するクロック制御信号がハイレベルの期間後に詳述するクロック制御回路から、信号波形470〜472を有するクロックが供給される。クロック制御信号がクロックの立ち上がりエッジまたは立ち下がりエッジに対して遅延するのは、クロックの立ち上がりエッジまたは立ち下がりエッジにシフトレジスタを構成するクロックドインバーターの出力が変化し、NAND回路にクロックドインバーターの出力が入力され、クロック制御信号が変化するためである。したがって本実施形態では、走査線駆動回路を構成するシフトレジスタのうち走査信号を伝播している部位にのみクロックが供給されることになる。信号波形480及び481は夫々、走査信号出力430及び431に出力される走査信号の波形である。
【0065】
図7は走査信号制御回路の一実施形態を示した回路図である。
【0066】
図7において、走査信号制御回路には、入力配線として、第1走査線駆動回路から発生する走査信号を入力する第1走査信号入力510〜513、第2走査線駆動回路から発生する走査信号を入力する第2走査信号入力520〜523、第1走査信号制御信号入力500、及び第2走査信号制御信号入力501が接続されており、出力配線として、走査信号出力530〜533が接続されており、これらの入出力配線から各信号が入出力される。走査信号制御回路は、走査信号出力制御部540、第1走査信号入力制御部541、及び第2走査信号入力制御部542を備えて構成されている。第1走査信号入力510〜513には先に詳述した第1走査線駆動回路の走査信号出力430〜433を接続する。第2走査信号入力520〜523には先に詳述した第2走査線駆動回路の走査信号出力430〜433を接続する。第1走査信号制御信号入力500には外部から第1走査信号制御信号を入力し、第2走査信号制御信号入力501には外部から第2走査信号制御信号を入力する。走査信号出力530〜533は走査線に接続する。
【0067】
図8は、図7に示した走査信号制御回路の一実施形態の動作を示したタイミングチャート図である。
【0068】
図8において、信号波形550は、第1走査信号入力510に入力される第1走査信号の波形であり、信号波形551は、第2走査信号入力520に入力される第2走査信号の波形であり、信号波形560は、第1走査信号制御信号入力に入力される第1走査信号制御信号の波形であり、信号波形561は、第2走査信号制御信号入力に入力される第2走査信号制御信号の波形であり、信号波形570は、走査信号出力530に出力される走査信号の波形である。
【0069】
データ線駆動回路は、第1走査信号制御信号と第2走査信号制御信号とに同期している。走査信号制御回路は、第1走査信号制御信号がローレベルで且つ第2走査信号制御信号がハイレベルの時に、第1走査線駆動回路から発生した第1走査信号を走査信号出力に出力する。この時データ線駆動回路はデータ信号をデータ線に出力する。
【0070】
走査信号制御回路は、第1走査信号制御信号がハイレベルで且つ第2走査信号制御信号がローレベルの時に、第2走査線駆動回路から発生した第2走査信号を走査信号出力に出力する。この時データ線駆動回路はリセット信号をデータ線に出力する。
【0071】
図9は、クロック制御回路の一実施形態を示した回路図である。
【0072】
図9において、クロック制御回路には、入力配線として、クロック入力600、クロック制御信号入力610〜614が接続されており、出力配線として、クロック出力620〜624が接続されており、これらの入出力配線から各信号が入出力される。クロック入力600には外部からクロックを供給し、クロック制御信号610〜614に前に詳述した走査線駆動回路のクロック制御信号出力420〜424を接続し、クロック出力620〜624を走査線駆動回路のクロック入力410〜414に接続する。
【0073】
図10は、図9に示したクロック制御回路の一実施形態の動作を示したタイミングチャート図である。
【0074】
図10において、信号波形650は、クロック入力600に入力されるクロックの波形であり、信号波形660は、クロック制御信号入力に入力されるクロック制御信号の波形であり、信号波形661は、クロック制御信号入力611に入力されるクロック制御信号の波形である。信号波形670は、クロック出力620に出力されるクロックの波形であり、信号波形671は、クロック出力621に出力されるクロックの波形である。
【0075】
クロック制御信号610がハイレベルの期間、クロック入力600に入力されているクロックがクロック出力620に出力され、クロック制御信号610がローレベルの期間、ローレベルがクロック出力620に出力される。クロック制御信号611がハイレベルの期間、クロック入力600に入力されているクロックがクロック出力621に出力され、クロック制御信号611がローレベルの期間ハイレベルがクロック出力621に出力される。同様にしてクロック出力622〜624も制御される。
【0076】
図11は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の一例を示す、図式的な平面図である。
【0077】
図11に示した如きブロック配置を採用した場合、画素部705の左側を占める周辺領域において、走査信号制御回路703−バッファー704間の配線長が長くなってしまう。一般的に配線長が長くなるにつれ配線容量が増大するため、配線長が長くなるにつれて高速動作に支障が出てくる。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。走査信号制御回路703−バッファー704間の配線を、第2走査信号駆動回路700、第1走査信号駆動回路701、クロック制御回路701中を通した場合、例えばこれらの回路の下層側又は上層側を通して配線した場合も、配線長が長くなり、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0078】
図12は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0079】
図12に示した如きブロック配置を採用した場合、画素部715の左側を占める周辺領域において、走査信号制御回路713−バッファー714間、第2走査信号駆動回路710−走査信号制御回路713、及び第1走査信号駆動回路712−走査信号制御回路713間の配線長が長くなってしまう。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。第2走査信号駆動回路710−走査信号制御回路713間の配線をクロック制御回路711中を通した場合、第1走査信号駆動回路712−走査信号制御回路713間の配線を第2走査信号駆動回路及びクロック制御回路中を通した場合、若しくは、走査信号制御回路713−バッファー714間の配線をクロック制御回路711、第2走査信号駆動回路710及び第1走査信号駆動回路712中を通した場合も、配線長が長くなってしまい、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0080】
図13は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0081】
図13に示した如きブロック配置を採用した場合、画素部725の左側を占める周辺領域において、クロック制御回路721−第2走査信号駆動回路720間、クロック制御回路721−第1走査信号駆動回路間、及び走査信号制御回路723−バッファー724間の配線長が長くなってしまう。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。クロック制御回路721−第2走査信号駆動回路720間の配線を走査信号制御回路723、第1走査信号駆動回路722中を通した場合、クロック制御回路721−第1走査信号駆動回路722間の配線を走査信号制御回路中を通した場合、若しくは、走査信号制御回路723−バッファー724間の配線をクロック制御回路721中を通した場合も、配線長が長くなってしまい、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0082】
図14は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0083】
図14に示した如きブロック配置を採用した場合、画素部735の左側を占める周辺領域において、クロック制御回路731−第2走査信号駆動回路730間、クロック制御回路731−第1走査信号駆動回路間、及び走査信号制御回路733−バッファー734間の配線長が長くなってしまう。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。クロック制御回路731−第2走査信号駆動回路730間の配線を走査信号制御回路733中を通した場合、クロック制御回路731−第1走査信号駆動回路732間の配線を走査信号制御回路733、第2走査信号駆動回路730中を通した場合、若しくは、走査信号制御回路733−バッファー733間の配線を第2走査信号駆動回路730、第1走査信号駆動回路732中を通した場合も、配線長が長くなってしまい、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0084】
図15は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0085】
図15に示した如きブロック配置を採用した場合、画素部745の左側を占める周辺領域において、第2走査信号駆動回路740−走査信号制御回路743間、及び第1走査信号駆動回路741−走査信号制御回路743間の配線長が長くなってしまう。また配線が交差している部分があり、配線層を変更しなければならないといったレイアウト上の支障も生じる。第2走査信号駆動回路740−走査信号制御回路743間の配線を第1走査信号駆動回路742及びクロック制御回路741中を通した場合、若しくは、第1走査信号駆動回路742−走査信号制御回路743間の配線をクロック制御回路741中を通した場合も、配線長が長くなってしまい、配線層を変更してレイアウトしなければならないといった問題は避けられない。
【0086】
図16は、本実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【0087】
図16に示した如きブロック配置を採用した場合、画素部755の左側を占める周辺領域において、走査線の駆動用に、クロック制御回路751、第2走査線駆動回路750、第1走査線駆動回路752、走査信号制御回路753及びバッファー754が、画素部755から遠い側から、この順に配置されている。従って、この場合には、上述した図11〜図15のブロック配置を採用した場合と比較し、配線長は最も短く、配線が交差している部分もないため高速動作やレイアウト上の支障が生じることはない。したがって本発明を実施する際には、図16のブロック配置を採用することが望ましい。
【0088】
尚、図11〜図15に示した本実施形態に係る各種ブロック配置例を採用した場合であっても、図20に示した従来技術と比較すれば、リセット用走査線等が不要であるなどの非常に有利な効果が得られる。
【0089】
(電子機器)
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について図17から図19を参照して説明する。
【0090】
先ず、上述した電気光学装置を、モバイル型コンピュータの表示部に適用した例について説明する。図17は、この構成を示す斜視図である。図17において、コンピュータ1200は、キーボード1202を備えた本体部1204と、表示部として用いられる表示装置1005とを備えている。
【0091】
次に、上述した電気光学装置を、携帯電話の表示部に適用した例について説明する。図18は、この構成を示す斜視図である。図18において、携帯電話1250は、複数の操作ボタン1252のほか、受話口、送話口とともに、上述した電気光学装置を表示装置1005として備えるものである。
【0092】
次に、上述した電気光学装置を、ファインダに用いたデジタルスチルカメラについて説明する。図19は、この構成を背面から示す斜視図である。デジタルスチルカメラ1300におけるケース1302の背面には、上述した電気光学装置が表示装置1005として設けられ、ケース1302の前面に設けられたCCD1304による撮像信号に基づいて、表示を行うようになっている。即ち、表示装置1005は、被写体を表示するファインダとして機能することになる。
【0093】
なお、電子機器としては、これらの他、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーションシステム、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等が挙げられる。
【0094】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその駆動方法並びにそれを備えた電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態を示すブロック図である。
【図2】実施形態に係る画素を示す回路図である。
【図3】実施形態に係る順次点灯同時消去法を説明する概念図である。
【図4】実施形態に係る順次点灯同時消去法を示すタイミングチャート図である。
【図5】実施形態に係る走査信号駆動回路の一例を示す回路図である。
【図6】実施形態に係る走査信号駆動回路の動作を示すタイミングチャート図である。
【図7】実施形態に係る走査信号制御回路の一例を示す回路図である。
【図8】実施形態に係る走査信号制御回路の動作を示すタイミングチャート図である。
【図9】実施形態に係るクロック制御回路の一例を示す回路図である。
【図10】実施形態に係るクロック制御回路の動作を示すタイミングチャート図である。
【図11】実施形態に係る素子基板上における各種周辺回路のブロック配置の一例を示す、図式的な平面図である。
【図12】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図13】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図14】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図15】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図16】実施形態に係る素子基板上における各種周辺回路のブロック配置の他の一例を示す、図式的な平面図である。
【図17】実施形態に係る電気光学装置を適用した電子機器の一例たるモバイル型コンピュータを示す斜視図である。
【図18】実施形態に係る電気光学装置を適用した電子機器の他の例たる携帯電話を示す斜視図である。
【図19】実施形態に係る電気光学装置を適用した電子機器の他の例たるデジタルスチルカメラの構成を示す斜視図である。
【図20】従来例に係る電気光学装置を示すブロック図である。
【図21】図20の電気光学装置に係る画素を示す回路図である。
【符号の説明】
200 電気光学装置、240 クロック制御回路、241 第2走査線駆動回路、242 第1走査線駆動回路、243 走査信号制御回路、244 バッファー、245データ線駆動回路、250 走査線、251 データ線、252 有機EL素子駆動用電源線、260 スイッチングトランジスタ、262 ドライビングトランジスタ、263 有機EL素子
Claims (8)
- 走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記スイッチングトランジスタをオン状態とする第1のオン信号を発生する第1走査線駆動回路と、前記スイッチングトランジスタをオン状態とする第2のオン信号を前記第1のオン信号から独立に発生する第2走査線駆動回路と、前記第1のオン信号及び前記第2のオン信号を選択的に前記走査線に対して走査信号として供給する走査信号制御回路と、前記第1のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタの導通又は非導通を選択するデータ信号を前記データ線に対して供給すると共に前記第2のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタを非導通とするリセット信号を前記データ線に対して供給するデータ線駆動回路と、
を備えたことを特徴とする電気光学装置。 - 前記各画素領域に前記電気光学素子に対する保持容量を更に備えたことを特徴とする請求項1に記載の電気光学装置。
- 画像表示領域の周囲に位置する周辺領域に、クロック信号の供給を制御するパスゲートを含むクロック制御回路を更に備えており、
前記第1及び第2走査線駆動回路は夫々、転送信号を出力するシフトレジスタを含み、
前記クロック制御回路は、前記シフトレジスタの動作している部位に対してクロック信号を供給し、前記シフトレジスタの動作していない部位に対してハイレベル又はローレベルの信号を適宜供給することを特徴とする請求項1又は2に記載の電気光学装置。 - 前記第1及び第2走査線駆動回路は、前記周辺領域において、前記走査信号制御回路と前記クロック制御回路との間に配置されており、
前記走査信号制御回路は、前記第1及び第2走査線駆動回路と比較して、前記周辺領域内で前記画像表示領域に近い側に配置されていることを特徴とする請求項3に記載の電気光学装置。 - 前記周辺領域において、前記走査信号制御回路と前記画像表示領域との間に、前記走査信号制御手段と前記走査線との間に介在するバッファー回路を更に備えたことを特徴とする請求項4に記載の電気光学装置。
- 前記電気光学素子は、有機EL素子を含むことを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
- 走査線及びデータ線と、該走査線及びデータ線に対応するマトリクス状の各画素領域に配置された電気光学素子と、該電気光学素子を駆動するドライビングトランジスタ及び該ドライビングトランジスタを制御するスイッチングトランジスタと、前記スイッチングトランジスタをオン状態とする第1のオン信号を発生する第1走査線駆動回路と、前記スイッチングトランジスタをオン状態とする第2のオン信号を前記第1のオン信号から独立に発生する第2走査線駆動回路と、前記第1のオン信号及び前記第2のオン信号を選択的に前記走査線に対して走査信号として供給する走査信号制御回路と、前記第1のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタの導通又は非導通を選択するデータ信号を前記データ線に対して供給すると共に前記第2のオン信号が前記走査線に供給されたときに前記ドライビングトランジスタを非導通とするリセット信号を前記データ線に対して供給するデータ線駆動回路とを備えた電気光学装置の駆動方法であって、
前記データ線駆動回路によって、前記第1のオン信号に対応して前記データ信号を前記データ線に供給する書き込み工程と、
前記データ線駆動回路によって、前記第2のオン信号に対応して前記リセット信号を前記データ線に供給するリセット工程とを含み、
前記書き込み工程を行う第1の走査期間と前記リセット工程を行う第2の走査期間とは、時間軸上で互いに干渉しないように設定されていることを特徴とする電気光学装置の駆動方法。 - 請求項1から6のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003085528A JP2004294672A (ja) | 2003-03-26 | 2003-03-26 | 電気光学装置及びその駆動方法並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003085528A JP2004294672A (ja) | 2003-03-26 | 2003-03-26 | 電気光学装置及びその駆動方法並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004294672A true JP2004294672A (ja) | 2004-10-21 |
Family
ID=33400430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003085528A Withdrawn JP2004294672A (ja) | 2003-03-26 | 2003-03-26 | 電気光学装置及びその駆動方法並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004294672A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006062212A1 (en) * | 2004-12-06 | 2006-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus using the same |
JP2006189810A (ja) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその表示装置を用いた電子機器 |
JP2006337986A (ja) * | 2005-05-02 | 2006-12-14 | Semiconductor Energy Lab Co Ltd | 発光装置、及び電子機器 |
JP2013029816A (ja) * | 2011-06-20 | 2013-02-07 | Canon Inc | 表示装置 |
-
2003
- 2003-03-26 JP JP2003085528A patent/JP2004294672A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006062212A1 (en) * | 2004-12-06 | 2006-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus using the same |
JP2006189810A (ja) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその表示装置を用いた電子機器 |
KR101280293B1 (ko) | 2004-12-06 | 2013-07-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 사용한 전자기기 |
US8570266B2 (en) | 2004-12-06 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus using the same |
JP2006337986A (ja) * | 2005-05-02 | 2006-12-14 | Semiconductor Energy Lab Co Ltd | 発光装置、及び電子機器 |
JP2013029816A (ja) * | 2011-06-20 | 2013-02-07 | Canon Inc | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3829778B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
US7425937B2 (en) | Device and driving method thereof | |
JP4244617B2 (ja) | 電気光学装置、電気光学装置の駆動方法 | |
KR100411557B1 (ko) | 화상 표시 장치 | |
JP3986051B2 (ja) | 発光装置、電子機器 | |
KR100592640B1 (ko) | 발광 표시장치 및 주사 구동부 | |
US7525520B2 (en) | Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus | |
JP2006259530A (ja) | 有機el装置及びその駆動方法並びに電子機器 | |
JP5137294B2 (ja) | 発光装置の駆動方法 | |
JP2007256728A (ja) | 表示装置及び電子機器 | |
JP4172250B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
JP2004294672A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP5116202B2 (ja) | 表示装置の駆動方法 | |
JP2004046127A (ja) | 表示装置 | |
JP3982544B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
JP2004294671A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP4107071B2 (ja) | 電子回路、電気光学装置、電気光学装置の制御方法及び電子機器 | |
JP4467900B2 (ja) | 発光装置の駆動方法 | |
JP2004163777A (ja) | 表示装置および表示装置の駆動方法 | |
JP4128601B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2004046129A (ja) | 表示装置 | |
JP2004046130A (ja) | 表示装置 | |
JP5201712B2 (ja) | 表示装置 | |
JP2004354764A (ja) | 電気光学装置の駆動装置及び方法、並びに電子機器 | |
JP2006162762A (ja) | 表示装置、パネル、モジュール、携帯端末、デジタルカメラ、デジタルビデオカメラ、ディスプレイ及びテレビジョン装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |