JP2004289338A - 直接変換回路 - Google Patents
直接変換回路 Download PDFInfo
- Publication number
- JP2004289338A JP2004289338A JP2003076939A JP2003076939A JP2004289338A JP 2004289338 A JP2004289338 A JP 2004289338A JP 2003076939 A JP2003076939 A JP 2003076939A JP 2003076939 A JP2003076939 A JP 2003076939A JP 2004289338 A JP2004289338 A JP 2004289338A
- Authority
- JP
- Japan
- Prior art keywords
- input
- mixer
- baseband
- frequency signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/009—Compensating quadrature phase or amplitude imbalances
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【解決手段】高周波信号が入力される第一及び第二のミキサ2、3と、第一のミキサ2と第二のミキサ3とに位相が互いに直交する局部発振信号を供給する発振器4と、第一及び第二のミキサ2、3からそれぞれ出力されるベースバンド信号を処理するベースバンド処理回路8とを備え、第一及び第二のミキサ2、3の前段に、第一のミキサ2に入力される高周波信号と第二のミキサ3に入力される高周波信号との相対的なレベルを変えてベースバンド処理回路8に入力される二つのベースバンド信号を互いに同レベルに補正するためのレベル差補正回路1を設けた。
【選択図】 図1
Description
【発明の属する技術分野】
本発明はミキサ回路から直接ベースバンド信号を出力する直接変換回路に関する。
【0002】
【従来の技術】
従来の直接変換回路を図3によって説明する。アンテナ101により受信された受信信号131はミキサ103、104に入力され、一方、局部発振信号132が入力された移相器102からはCos波133とSin波134が出力され、それぞれミキサ103、104に入力される。ミキサ103では、受信信号131とCos波33がミキシングされダウンコンバートされて信号135が出力され、ミキサ104では、受信信号131とSin波134がミキシングされダウンコンバートされて信号136が出力される。
【0003】
次に、信号135及び136はそれぞれACカップリング105、106により直流オフセットを除去され、信号137及び138として出力され、ローパスフィルタ107、108で不要周波数成分が除去されて信号139、140として出力される。さらに、信号139、140は増幅器109、110によりそれぞれ所定のレベルに増幅され、その出力信号141、142はアナログルートナイキストフィルタ111、112により波形整形され、それぞれ波形整形されたベースバンドI信号143及びベースバンドQ信号144が得られる。そのベースバンドI信号143及びベースバンドQ信号144はそれぞれA/D変換器113、114によりデジタル信号に変換され、それぞれ信号145、146が得られる(例えば、特許文献1参照。)。
【0004】
【特許文献1】
特開平09−168037号公報(図3)
【0005】
【発明が解決しようとする課題】
上記の従来の構成では一方のミキサ103と他方のミキサ104とに入力される受信信号にレベル差が無くても、例えば、一方のミキサ103の変換利得と他方のミキサ104の変換利得にさがあり、同様に、一方の増幅器109の利得と他方の増幅器110の利得に差が有ると、一方のA/D変換器113に入力されるベースバンドI信号のレベルと他方のA/D変換器114に入力されるベースバンドQ信号との間にレベル差が生じる。このような状態でそれぞれのA/D変換器によってベースバンド信号をデジタル信号に変換すると、ビットエラーが発生する。
【0006】
本発明は、ベースバンド処理回路に入力される二つのベースバンド信号のレベルを等しくしてビットエラーを少なくすることを目的とする。
【0007】
【課題を解決するための手段】
上記の課題を解決するため、本発明の直接変換回路は、高周波信号が入力される第一及び第二のミキサと、前記第一のミキサと前記第二のミキサとに位相が互いに直交する局部発振信号を供給する発振器と、前記第一及び第二のミキサからそれぞれ出力されるベースバンド信号を処理するベースバンド処理回路とを備え、前記第一及び第二のミキサの前段に、前記第一のミキサに入力される前記高周波信号と前記第二のミキサに入力される前記高周波信号との相対的なレベルを変えて前記ベースバンド処理回路に入力される前記二つのベースバンド信号を互いに同レベルに補正するためのレベル差補正回路を設けた。
【0008】
また、前記ベースバンド処理回路からは前記ベースバンド処理回路に入力される前記二つのベースバンド信号のレベル差に対応したレベル補正電圧を出力し、前記レベル補正電圧を前記レベル差補正回路に入力した。
【0009】
また、前記レベル差補正回路は差動接続されると共にベース間に高周波信号が入力される第一及び第二のトランジスタと、エミッタが前記第一のトランジスタのコレクタに接続された第三及び第四のトランジスタと、エミッタが前記第二のトランジスタのコレクタに接続された第五及び第六のトランジスタとを有し、前記第三乃至第六のトランジスタの各コレクタにそれぞれ負荷抵抗を接続し、前記第一及び第三のトランジスタの各コレクタから出力される高周波信号を前記第一のミキサに入力すると共に、前記第二及び第四のトランジスタの各コレクタから出力される高周波信号を前記第二のミキサに入力し、前記第三及び第六のトランジスタの各ベースと前記第四及び第五のトランジスタの各ベースとの間に前記レベル補正電圧を入力した。
【0010】
【発明の実施の形態】
図1及び図2に従って本発明の直接変換回路を説明する。先ず図1において、図示しないアンテナで受信された高周波信号(RF信号)はレベル補正回路1を介して第一のミキサ2と第二のミキサ3とに入力される。第一及び第二のミキサ2、3には発振器4から局部発振信号が入力されるが、一方のミキサ3には90°移相器5を介して入力されるので位相は互いに直交して入力される。局部発振信号の周波数は受信された高周波信号のそれと同じである。よって、第一及び第二のミキサ2、3からはそれぞれ位相が互いに直交するベースバンド信号(I信号/Q信号)が出力される。なお、第一及び第二のミキサ2、3は平衡回路で構成される。
【0011】
第一のミキサ2から出力されたベースバンドI信号はベースバンド増幅器6によって増幅された後ベースバンド処理回路8に入力され、第二のミキサ3から出力されたベースバンドQ信号もベースバンド増幅器7によって増幅された後ベースバンド処理回路8に入力される。なお、各ベースバンド増幅器6、7の前段側及び後段側にはフィルタ等が介挿されるが図示を省略している。
【0012】
ベースバンド処理回路8にはベースバンドI信号をデジタル信号に変換するA/D変換器8a、ベースバンドQ信号をデジタル信号に変換するA/D変換器8b、二つのデジタル信号の差を演算するための減算器8c等が設けられてデジタル信号が処理される。各A/D変換器8a、8bにそれぞれ入力されるベースバンドI信号、ベースバンドQ信号のレベルに差があると、ビットエラーが発生するが、その場合は、ベースバンド処理回路8は入力される各ベースバンド信号のレベル差に対応するレベル補正電圧Cを出力する。このレベル補正電圧Cはレベル差補正回路1に帰還入力される。
【0013】
上記の構成におけるレベル差補正回路1は、入力されたレベル補正電圧によって第一のミキサ2に入力される高周波信号のレベルと第二のミキサ3に入力される高周波信号のレベルとを相対的に変えられるように構成されており、その具体回路を図2に示す。
【0014】
図2において、アンテナからの高周波信号は差動接続された第一及び第二のトランジスタ11、12のベース間に平衡入力される。第一のトランジスタ11のエミッタと第二のトランジスタ12エミッタとは互いのエミッタが定電流源13に接続されることで差動接続される。第一のトランジスタ11のコレクタには第三及び第四のトランジスタ14、15のエミッタが接続され、各コレクタはそれぞれの負荷抵抗16、17によって給電される。また、第二のトランジスタ12のコレクタには第五及び第六のトランジスタ18、19のエミッタが接続され、各コレクタはそれぞれの負荷抵抗20、21によって給電される。
【0015】
第三のトランジスタ14のベースと第六のトランジスタ19のベースとは互いに接続され、また、第四のトランジスタ15のベースと第五のトランジスタ18のベースとが互いに接続される。また、第三及び第六のトランジスタ14、19の各ベースと第四の及び第五のトランジスタ15、18の各ベースとの間にはベースバンド処理回路8から出力された平衡のレベル補正電圧Cが入力される。そして、第三のトランジスタ14のコレクタ(A点)と第五のトランジスタ18のコレクタ(A′)との間に現れる平衡信号が第一のミキサ2に平衡入力され、第四のトランジスタ15のコレクタ(B点)と第六のトランジスタ19のコレクタ(B′)との間に現れる平衡信号が第二のミキサ3に平衡入力される。
【0016】
ここで、レベル補正電圧Cが零の場合、すなわち、第三及び第六のトランジスタ14、19の各ベースと第四の及び第五のトランジスタ15、18の各ベースとが同電位の場合は、A−A′間に現れる高周波信号とB−B′間に現れる高周波信号とは同レベルであるが、第三及び第六のトランジスタ14、19の各ベースの電位が第四の及び第五のトランジスタ15、18の各ベースの電位よりも高くなると、A−A′間に現れる高周波信号のレベルがB−B′間に現れる高周波信号のレベルよりも大きくなり、逆に、第三及び第六のトランジスタ14、19の各ベースの電位が第四の及び第五のトランジスタ15、18の各ベースの電位よりも低くなると、A−A′間に現れる高周波信号のレベルがB−B′間に現れる高周波信号のレベルよりも小さくなる。すなわち、第一のミキサ2に入力される高周波信号のレベルと第二のミキサ3に入力される高周波信号とのレベルとがレベル補正電圧Cによって相対的に変化する。
【0017】
この結果、ベースバンド処理回路8に入力されるベースバンドI信号とベースバンドQ信号とは互いに同レベルとなるように制御される。よって、ベースバンド処理回路8における信号処理の過程でビット誤りが無くなる。
【0018】
【発明の効果】
以上説明したように、本発明では、第一及び第二のミキサの前段に、第一のミキサに入力される高周波信号と第二のミキサに入力される高周波信号との相対的なレベルを変えてベースバンド処理回路に入力される二つのベースバンド信号を互いに同レベルに補正するためのレベル差補正回路を設けたので、ビットエラーを無くすことができる。
【0019】
また、ベースバンド処理回路からはベースバンド処理回路に入力される二つのベースバンド信号のレベル差に対応したレベル補正電圧を出力し、レベル補正電圧をレベル差補正回路に入力したので、ベースバンド処理回路に入力される二つのベースバンド信号間にレベル差があっても同レベルとなるように自動的に補正されてビットエラーが無くなる。
【0020】
また、レベル差補正回路は差動接続されると共にベース間に高周波信号が入力される第一及び第二のトランジスタと、エミッタが第一のトランジスタのコレクタに接続された第三及び第四のトランジスタと、エミッタが第二のトランジスタのコレクタに接続された第五及び第六のトランジスタとを有し、第一及び第三のトランジスタの各コレクタから出力される高周波信号を第一のミキサ回路に入力すると共に、第二及び第四のトランジスタの各コレクタから出力される高周波信号を第二のミキサ回路に入力し、第三及び第六のトランジスタの各ベースと第四及び第五のトランジスタの各ベースとの間にレベル補正電圧を入力したので、第一のミキサに入力される高周波信号と第二のミキサに入力される高周波信号との相対的なレベルを変えることができる。
【図面の簡単な説明】
【図1】本発明の直接変換回路の構成を示す回路図である。
【図2】本発明の直接変換回路に使用されるレベル補正回路の具体回路図である。
【図3】従来の直接変換回路の構成を示す回路図である。
【符号の説明】
1 レベル補正回路
2 第一のミキサ
3 第二のミキサ
4 発振器
5 移相器
6、7 ベースバンド増幅器
8 ベースバンド処理回路
8a、8b A/D変換器
8c 減算器
11 第一のトランジスタ
12 第二のトランジスタ
13 定電流源
14 第三のトランジスタ
15 第四のトランジスタ
16、17 負荷抵抗
18 第五のトランジスタ
19 第六のトランジスタ
20、21 負荷抵抗
Claims (3)
- 高周波信号が入力される第一及び第二のミキサと、前記第一のミキサと前記第二のミキサとに位相が互いに直交する局部発振信号を供給する発振器と、前記第一及び第二のミキサからそれぞれ出力されるベースバンド信号を処理するベースバンド処理回路とを備え、前記第一及び第二のミキサの前段に、前記第一のミキサに入力される前記高周波信号と前記第二のミキサに入力される前記高周波信号との相対的なレベルを変えて前記ベースバンド処理回路に入力される前記二つのベースバンド信号を互いに同レベルに補正するためのレベル差補正回路を設けたことを特徴とする直接変換回路。
- 前記ベースバンド処理回路からは前記ベースバンド処理回路に入力される前記二つのベースバンド信号のレベル差に対応したレベル補正電圧を出力し、前記レベル補正電圧を前記レベル差補正回路に入力したことを特徴とする請求項1に記載の直接変換回路。
- 前記レベル差補正回路は差動接続されると共にベース間に高周波信号が入力される第一及び第二のトランジスタと、エミッタが前記第一のトランジスタのコレクタに接続された第三及び第四のトランジスタと、エミッタが前記第二のトランジスタのコレクタに接続された第五及び第六のトランジスタとを有し、前記第三乃至第六のトランジスタの各コレクタにそれぞれ負荷抵抗を接続し、前記第一及び第三のトランジスタの各コレクタから出力される高周波信号を前記第一のミキサに入力すると共に、前記第二及び第四のトランジスタの各コレクタから出力される高周波信号を前記第二のミキサに入力し、前記第三及び第六のトランジスタの各ベースと前記第四及び第五のトランジスタの各ベースとの間に前記レベル補正電圧を入力したことを特徴とする請求項2に記載の直接変換回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076939A JP2004289338A (ja) | 2003-03-20 | 2003-03-20 | 直接変換回路 |
EP04003498A EP1460770A3 (en) | 2003-03-20 | 2004-02-17 | Direct conversion circuit having reduced bit errors |
US10/801,370 US7209723B2 (en) | 2003-03-20 | 2004-03-16 | Direct conversion circuit having reduced bit errors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076939A JP2004289338A (ja) | 2003-03-20 | 2003-03-20 | 直接変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004289338A true JP2004289338A (ja) | 2004-10-14 |
Family
ID=32821369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003076939A Pending JP2004289338A (ja) | 2003-03-20 | 2003-03-20 | 直接変換回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7209723B2 (ja) |
EP (1) | EP1460770A3 (ja) |
JP (1) | JP2004289338A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101223207B1 (ko) | 2010-10-28 | 2013-01-17 | 광주과학기술원 | 비트토렌트 환경에서 스웜 간 협력을 수행하는 트랙커 노드, 피어 노드 및 스웜간 협력 방법 |
US9231713B2 (en) * | 2014-03-07 | 2016-01-05 | Charlie Chen | Method for designing an analog Nyquist filter |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4866395A (en) * | 1988-11-14 | 1989-09-12 | Gte Government Systems Corporation | Universal carrier recovery and data detection for digital communication systems |
JPH09168037A (ja) | 1995-12-15 | 1997-06-24 | Matsushita Electric Ind Co Ltd | ダイレクトコンバージョン受信機 |
US5878089A (en) * | 1997-02-21 | 1999-03-02 | Usa Digital Radio Partners, L.P. | Coherent signal detector for AM-compatible digital audio broadcast waveform recovery |
US6356736B2 (en) * | 1997-02-28 | 2002-03-12 | Maxim Integrated Products, Inc. | Direct-conversion tuner integrated circuit for direct broadcast satellite television |
US6118322A (en) * | 1998-11-03 | 2000-09-12 | Motorola, Inc. | Method and apparatus for reducing even order distortion in differential circuits |
US6314278B1 (en) * | 1998-12-30 | 2001-11-06 | Uniden America Corporation | Adjusting gain in a receiver using received signal sample values |
US6714776B1 (en) * | 1999-09-28 | 2004-03-30 | Microtune (Texas), L.P. | System and method for an image rejecting single conversion tuner with phase error correction |
US20030003891A1 (en) * | 2001-07-02 | 2003-01-02 | Nokia Corporation | Method to improve I/Q-amplitude balance and receiver quadrature channel performance |
JP2003273947A (ja) | 2002-03-13 | 2003-09-26 | Hitachi Kokusai Electric Inc | ダイレクトコンバージョン受信機 |
TW200733582A (en) * | 2002-11-15 | 2007-09-01 | Interdigital Tech Corp | Compensating for analog radio component impairments to relax specifications |
-
2003
- 2003-03-20 JP JP2003076939A patent/JP2004289338A/ja active Pending
-
2004
- 2004-02-17 EP EP04003498A patent/EP1460770A3/en not_active Withdrawn
- 2004-03-16 US US10/801,370 patent/US7209723B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1460770A3 (en) | 2008-09-17 |
EP1460770A2 (en) | 2004-09-22 |
US20040185812A1 (en) | 2004-09-23 |
US7209723B2 (en) | 2007-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4701346B2 (ja) | ワイヤレス通信装置の送信パス用の補償手段を有する直接変換デバイス | |
JP2001284968A (ja) | 移相器、加算器、イメージリジェクションミキサ及びそれを用いた受信機 | |
JP3398910B2 (ja) | イメージ除去型受信機 | |
KR100672030B1 (ko) | 신호발생장치, 주파수변환장치, 및 수신기 | |
JP5402037B2 (ja) | Fm・am復調装置とラジオ受信機および電子機器ならびにイメージ補正調整方法 | |
JP5429191B2 (ja) | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 | |
JP3606373B2 (ja) | フィルタ具備装置 | |
JP2008067157A (ja) | 差動増幅回路、周波数変換回路、並びに無線通信装置 | |
EP3008819B1 (en) | Quadrature mixer arrangement | |
TWI233270B (en) | Gain imbalance calibration circuit and a method of a receiver | |
JP2004289338A (ja) | 直接変換回路 | |
JP6408291B2 (ja) | Iqミスマッチ補正方法および送受信装置 | |
US20060246864A1 (en) | Post-IM3-Cancellation frequency translation | |
US6792254B1 (en) | Method of comparing the amplitudes of two electric signals | |
JP5218173B2 (ja) | 無線送信機の位相補正装置、無線送信機の歪補償装置 | |
US7443220B2 (en) | Phase shift circuit and phase correcting method | |
JP2000286643A (ja) | 周波数変換回路 | |
JP2013175801A (ja) | 無線受信装置 | |
JP5292061B2 (ja) | 直交復調器 | |
JP3392679B2 (ja) | 周波数変換器およびこれを用いた無線受信機 | |
JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
JP2010056605A (ja) | ミキサ回路、ミキサ回路の製造方法及び半導体集積回路 | |
JP2009218637A (ja) | ミキサ | |
JP6921358B2 (ja) | ミクサ | |
JP6463565B1 (ja) | イメージリジェクションミクサ及び通信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |