JP2004288726A - 電子デバイスの放熱方法 - Google Patents

電子デバイスの放熱方法 Download PDF

Info

Publication number
JP2004288726A
JP2004288726A JP2003076237A JP2003076237A JP2004288726A JP 2004288726 A JP2004288726 A JP 2004288726A JP 2003076237 A JP2003076237 A JP 2003076237A JP 2003076237 A JP2003076237 A JP 2003076237A JP 2004288726 A JP2004288726 A JP 2004288726A
Authority
JP
Japan
Prior art keywords
heat
electronic device
main surface
circuit board
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003076237A
Other languages
English (en)
Other versions
JP4078400B2 (ja
Inventor
Junichi Yasu
淳一 安
Takashi Sugiura
孝 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Tektronix Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Japan Ltd filed Critical Tektronix Japan Ltd
Priority to JP2003076237A priority Critical patent/JP4078400B2/ja
Publication of JP2004288726A publication Critical patent/JP2004288726A/ja
Application granted granted Critical
Publication of JP4078400B2 publication Critical patent/JP4078400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】表面実装された回路基板の電子デバイスを熱で破損することなく熱伝導プレートを半田付けし、放熱できるようにする。
【解決手段】高発熱のICパッケージ10の下の回路基板12の第1主面6及び第2主面8間に複数のサーマルVIA14が設けられ、ICパッケージ10と熱的に結合させる。熱伝導プレート20には突起22があり、この突起22とサーマルVIA14の第2主面上の領域が半田付けで熱的及び物理的に結合される。電子デバイス10で発生した熱は、熱伝導プレート20を介して筐体16に伝わり放熱される。半田付けは、突起22だけで良いので、それほど多くの熱を加える必要がなく、周辺の電子デバイスを破損する危険がすくない。また、ICパッケージ10近くの第2主面にも他の電子デバイス30を配置できる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、電子デバイスの放熱方法に関し、特に回路基板上に実装される小型の電子デバイスで発生する熱を効果的に逃がすための放熱方法に関する。
【0002】
【従来の技術】
【特許文献1】米国特許第6477054号
【0003】
近年、電子機器の小型化に伴い、抵抗、コンデンサ、ICデバイス等の電子デバイスも非常に小型化すると共に、表面実装技術を用いた電子デバイスの回路基板への高密度実装が行われている。
【0004】
また、製品の高性能化に伴い、回路の動作周波数が高速になり、電子デバイスの発熱量が増大している。そこで、電子デバイスの高密度実装と高性能を両立するには、電子デバイスの発する熱を効果的に逃がす方法も重要である。
【0005】
米国特許第6477054号は、従来の放熱方法の一例を開示している。これは、回路基板の上面(第1主面)と下面(第2主面)を貫く複数のサーマルVIAをICデバイスの下に配置し、ICデバイスが発する熱をサーマルVIAを介してヒートシンクに伝達することで、放熱している。特にヒートシンクが、ICデバイスの大きさに比較して広い面積で結合していることが、効果的な放熱を可能にしている。
【0006】
【発明が解決しようとする課題】
しかし、米国特許第6477054号が開示するような一般的な放熱方法では、次のような問題点がある。
【0007】
1つには、ヒートシンクを、回路基板の第2主面に、高い信頼性で半田付けすること難しいことがあげられる。即ち、溶融した半田には、表面張力があるため、広い面積に均一に半田をのせる工程が存在すると、半田付けの信頼性確保が難しくなる。
【0008】
2つ目には、ヒートシンクの取付工程における問題である。ヒートシンクを取り付けてからでは、電子デバイスを表面実装できないので、回路基板には、ヒートシンクを取り付ける前に電子デバイスを実装する。よって、もし米国特許第6477054号が開示するようなICデバイスの大きさに比較して広い面積を専有するヒートシンクを、回路基板の下面(第2主面)に半田付けすると、取付時に半田を溶かすためにヒートシンクに加える熱でICデバイスの近くにある電子デバイスが破壊される恐れがある。このため、ICデバイスの近くに他の電子デバイス(抵抗、コンデンサ等)を配置できなくなり、ICデバイスの特性上の問題が生じることがある。もちろん、高密度実装の実現という点でも問題である。
【0009】
そこでは本発明は、高い信頼性で取付が可能で、高発熱の電子デバイスの近くに他の電子デバイスの配置を容易にする放熱方法を提供しようとするものである。
【0010】
【課題を解決するための手段】
本発明は、第1及び第2主面を有する回路基板の第1主面上に取り付けた電子デバイスの熱を逃がす放熱方法に関する。このとき、第1及び第2主面間に設けられ、電子デバイスと熱的に結合するサーマルVIAの第2主面上の領域に対して熱的及び物理的に結合される突起を有する熱伝導プレートを介して、電子デバイスで発生する熱を放熱媒体に逃がすことを特徴としている。
【0011】
このとき、放熱媒体は単純に電子機器の筐体でも良いし、フィンを有するヒートシンクなどであっても良い。なお、突起には開口を設け、開口から半田を充填することにより、サーマルVIAの第2主面上の領域と突起を熱的及び物理的に結合すると良い。また、突起の高さは、突起近くの第2主面上に電子デバイスを配置できる程度にすると良い。これによって、突起近くの第2主面上にも電子デバイスを配置できるようになる。
【0012】
熱伝導プレートを回路基板の第2主面に半田付けする際には、熱伝導プレート全体でなく、突起の部分のみが充分に加熱されていれば良いので、周辺の電子デバイスを半田付けの熱で破損させる危険を低減できる。
【0013】
【発明の実施の形態】
図1は、本発明の実施形態の一例を示す断面図である。図2は、本発明による熱伝導プレートの斜視図である。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【0014】
マイクロICパッケージ10は、例えば、5mm×5mm程度の小面積で、しかも非常に高い周波数で動作し、信号を出力する。このため、大量の熱を放出する。本発明は、こうした高発熱電子デバイスの熱を逃がすための方法に関する。
【0015】
マイクロICパッケージ10は、表面実装技術を用いて回路基板12の上面(第1主面)6上に実装される。このとき、マイクロICパッケージ10を動作させるのに必要な抵抗、コンデンサなどの周辺電子デバイス30及び32も同時に表面実装技術より回路基板12の第2主面(下面)8や第1主面6に実装される。
【0016】
マイクロICパッケージ10の直ぐ下の第1及び第2主面6及び8の間には、周知の複数のサーマルVIA14が設けられる。サーマルVIA14には、熱伝導性の金属が充填され、表面実装工程において、マイクロICパッケージ10と熱的及び物理的に結合される。
【0017】
複数のサーマルVIA14の端部が現れる第2主面8上の領域は、熱伝導プレート20の突起部22の上端面23と半田によって熱的及び物理的に結合される。熱伝導プレート20を第2主面8に取り付ける工程は、通常、回路基板への電子デバイスの表面実装工程の後に別途行われる。これは、1つにはマイクロICパッケージ10近くの第2主面8上に実装される周辺電子デバイス30は、熱伝導プレート20よりも先に実装する必要があるからである。もう1つには、熱伝導プレート20が、表面実装で通常扱う部品よりも大きいということもある。
【0018】
熱伝導プレート20の突起22を第2主面8に半田付けする工程においては、突起部22に開口24があるので、熱で溶融した半田を第2主面側からこの開口24を通して充填でき、よって半田付けしたい部分(上端面23と第2主面8の接触部分)に容易に半田を届かせることができる。更に、固定する部分が突起22の部分だけであるから、この突起22部分のみを半田付けに必要な程度に熱を加えれば良いので、周辺の電子デバイスを熱で破損する危険を低減できる。
【0019】
熱伝導プレート20は、例えば、熱伝導性の良い銅などで作成すれば良い。突起22は、打ち抜き加工など比較的容易な板金加工で作成できる。突起22の高さHは、第2主面8側に実装する周辺電子デバイス30の高さを考慮して決めれば良い。
【0020】
熱伝導プレート20の高さTは、大きいほど放熱効果は高くなる。その一方で高さTが大きいと、突起22を第2主面8に取り付ける半田付け工程において、それだけ多くの熱を突起22に加える必要が生じ、作業時間の増加と、周辺にある電子デバイスを破損する危険が増大する。よって、これらがバランスするように高さTを選択する。
【0021】
熱伝導プレート20は、熱伝導シート18を介して筐体(シャーシ)16と熱的に結合される。電子機器の筐体(シャーシ)16は、外気と触れており、マイクロICパッケージ10からの熱は、筐体16から外気に放出される。熱伝導シート18は、柔軟性がありながら熱伝導性にも優れたシートである。これがあることで、熱伝導プレート20と筐体16の接触面の不整合を吸収しつつ、熱的な結合を実現している。なお、筐体16の代わりに、フィンを有するヒートシンクなどの放熱媒体を用いてもよいことは言うまでもない。
【0022】
熱伝導プレート20に打ち抜き加工で突起22を設けた結果として、凹みが生じるので、突起22と熱伝導シート18の間に空間26が生じる。この結果、熱伝導プレート20と熱伝導シート18が、よりしっかりとかみ合うように接触する。また、この空間26のために、突起22からの熱がまっすぐ下に伝わらずに外側方向に拡散し、放熱効果を高めている。
【0023】
上述の如く、本発明による放熱方法は、表面実装で回路基板に実装される高発熱電子デバイスの熱を逃がすのに適している。特に、高発熱の電子デバイスの近くに他の電子デバイスを配置しても、熱伝導プレートの突起部分のみを半田付けするだけで良く、加える熱量が少なくて良いので、電子デバイスを半田付けの熱で破損する危険が少ない。また、突起部分のみを半田付けするので、半田付けが容易で作業時間が少なく、コスト低減につながる。突起には開口が設けてあり、ここから溶融した半田を、半田付けしたい突起の上端面とサーマルVIAの第2主面上の領域の部分に届かせるができ、この点でも半田付けが容易となる。また、突起の高さを調節して、高発熱電子デバイス10近くの第2主面に他の電子デバイス30を配置することも可能になる。
【図面の簡単な説明】
【図1】本発明による電子デバイスの放熱方法の実施形態の一例の断面図である。
【図2】本発明による熱伝導プレートの斜視図である。
【符号の説明】
6 回路基板の第1主面
8 回路基板の第2主面
10 高発熱電子デバイス(マイクロICパッケージ)
12 回路基板
14 サーマルVIA
16 電子機器の筐体(放熱媒体)
18 熱伝導シート
20 熱伝導プレート
22 突起
23 突起の上端面
24 突起の開口
26 空間
28 半田
30 周辺電子デバイス(第2主面側)
32 周辺電子デバイス(第1主面側)

Claims (1)

  1. 第1及び第2主面を有する回路基板の上記第1主面上に取り付けた電子デバイスの熱を逃がす放熱方法であって、
    上記第1及び第2主面間に設けられ、上記電子デバイスと熱的に結合するサーマルVIAの上記第2主面上の領域に対して熱的及び物理的に結合される突起を有する熱伝導プレートを介して、上記電子デバイスで発生する熱を放熱媒体に逃がすことを特徴とする電子デバイスの放熱方法。
JP2003076237A 2003-03-19 2003-03-19 電子デバイスの放熱システム Expired - Fee Related JP4078400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003076237A JP4078400B2 (ja) 2003-03-19 2003-03-19 電子デバイスの放熱システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003076237A JP4078400B2 (ja) 2003-03-19 2003-03-19 電子デバイスの放熱システム

Publications (2)

Publication Number Publication Date
JP2004288726A true JP2004288726A (ja) 2004-10-14
JP4078400B2 JP4078400B2 (ja) 2008-04-23

Family

ID=33291343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003076237A Expired - Fee Related JP4078400B2 (ja) 2003-03-19 2003-03-19 電子デバイスの放熱システム

Country Status (1)

Country Link
JP (1) JP4078400B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463128C (zh) * 2005-11-25 2009-02-18 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645393U (ja) * 1992-11-27 1994-06-14 株式会社東芝 発熱素子の放熱構造
JPH08172249A (ja) * 1994-12-16 1996-07-02 Sony Corp チップ部品実装基板
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JPH10502773A (ja) * 1995-01-25 1998-03-10 ノーザン・テレコム・リミテッド 印刷回路基板およびヒートシンク装置
JPH11251497A (ja) * 1998-02-27 1999-09-17 Kyocera Corp 電子回路モジュール
JP2000091884A (ja) * 1998-09-17 2000-03-31 Denso Corp 電子回路装置
JP2002118384A (ja) * 2000-08-01 2002-04-19 Mitsubishi Electric Corp 電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645393U (ja) * 1992-11-27 1994-06-14 株式会社東芝 発熱素子の放熱構造
JPH08172249A (ja) * 1994-12-16 1996-07-02 Sony Corp チップ部品実装基板
JPH10502773A (ja) * 1995-01-25 1998-03-10 ノーザン・テレコム・リミテッド 印刷回路基板およびヒートシンク装置
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JPH11251497A (ja) * 1998-02-27 1999-09-17 Kyocera Corp 電子回路モジュール
JP2000091884A (ja) * 1998-09-17 2000-03-31 Denso Corp 電子回路装置
JP2002118384A (ja) * 2000-08-01 2002-04-19 Mitsubishi Electric Corp 電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463128C (zh) * 2005-11-25 2009-02-18 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制作方法

Also Published As

Publication number Publication date
JP4078400B2 (ja) 2008-04-23

Similar Documents

Publication Publication Date Title
US6178628B1 (en) Apparatus and method for direct attachment of heat sink to surface mount
US5930114A (en) Heat sink mounting assembly for surface mount electronic device packages
JP5106519B2 (ja) 熱伝導基板及びその電子部品実装方法
US6621705B1 (en) Miniature surface mount heatsink element and method of use
JP4742893B2 (ja) 発熱デバイスの実装装置およびその放熱装置
US6097603A (en) Heat sink for direct attachment to surface mount electronic device packages
JP2006351976A (ja) 回路モジュールおよび回路装置
JPH06169189A (ja) チップ形発熱部品及びその実装方法
JP3733783B2 (ja) 発熱素子の放熱構造を有するモジュール
JP2003188565A (ja) 表面実装用電子部品の放熱構造
JP2001168476A (ja) 回路基板上での放熱構造
GB2345576A (en) Heat-sink of ICs and method of mounting to PCBs
JP4078400B2 (ja) 電子デバイスの放熱システム
JPH0322554A (ja) 電子部品の放熱装置
JPH05160527A (ja) 印刷配線板
JP2003318579A (ja) 放熱板付きfetの放熱方法
JP2002151634A (ja) 基板放熱装置
JPH07336009A (ja) 半導体素子の放熱構造
JP2000252657A (ja) 制御機器の放熱装置
JP2000059003A (ja) ハイブリッドモジュール
KR20080004734A (ko) 발열소자의 방열구조
JP2006041199A (ja) 電子装置
JP2006135202A (ja) 電子機器の放熱構造
JP2006514429A (ja) 電子器具用の放熱装置
JP2007173631A (ja) プリント配線板の実装構造とそれを用いた放電灯点灯装置及びプロジェクタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees