JP2004288697A - 固体撮像装置、固体撮像装置の駆動方法およびカメラ - Google Patents
固体撮像装置、固体撮像装置の駆動方法およびカメラ Download PDFInfo
- Publication number
- JP2004288697A JP2004288697A JP2003075767A JP2003075767A JP2004288697A JP 2004288697 A JP2004288697 A JP 2004288697A JP 2003075767 A JP2003075767 A JP 2003075767A JP 2003075767 A JP2003075767 A JP 2003075767A JP 2004288697 A JP2004288697 A JP 2004288697A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- register
- unit
- unit register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 7
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 14
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 12
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Shift Register Type Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】低電圧動作でもブート電圧を低下させないＮＭＯＳダイナミック回路による双方向シフトレジスタを備えた固体撮像装置を提供する。
【解決手段】ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置であって、前記双方向シフトレジスタは、信号を保持する複数段の単位レジスタＲｅｓと、各単位レジスタに信号を入力するトランジスタＴｒ６と、順方向シフトモードにおいてトランジスタＴｒ６に前段の単位レジスタＲｅｓの出力信号Ｎｅｘｔを伝達するトランジスタＴｒ４と、逆方向シフトモードにおいてトランジスタＴｒ６に後段の単位レジスタＲｅｓの出力信号Ｎｅｘｔを伝達するトランジスタＴｒ５とを有する。
【選択図】 図１
【解決手段】ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置であって、前記双方向シフトレジスタは、信号を保持する複数段の単位レジスタＲｅｓと、各単位レジスタに信号を入力するトランジスタＴｒ６と、順方向シフトモードにおいてトランジスタＴｒ６に前段の単位レジスタＲｅｓの出力信号Ｎｅｘｔを伝達するトランジスタＴｒ４と、逆方向シフトモードにおいてトランジスタＴｒ６に後段の単位レジスタＲｅｓの出力信号Ｎｅｘｔを伝達するトランジスタＴｒ５とを有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
ダイナミック型シフトレジスタを含むＭＯＳ型固体撮像装置に関し、特に走査方向を反転するダイナミック型シフトレジスタの改良に関する。
【０００２】
【従来の技術】
近年、固体撮像装置の一つとして、増幅型ＭＯＳセンサを用いた固体撮像装置が注目されている。この固体撮像装置は、画素を表す各セル毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。
【０００３】
このような固体撮像装置では、二次元に配列された画素を有する撮像素子を水平走査又は垂直走査する回路としてダイナミック型シフトレジスタが用いられ、回路の簡素化、高密度化及び低消費電力化を図っている。
【０００４】
図７は、従来の一般的な固体撮像装置の概略構成を示すブロック図である。この固体撮像装置は、二次元に配列された画素を有する撮像部６１と、撮像部６１の一行を選択するための行選択信号を出力するシフトレジスタ６２と、選択された行内の一画素するための画素選択信号を出力するシフトレジスタ６３と、選択された画素から画素信号を取り出す画素処理部６４と、取り出された画素信号を増幅するプリアンプ６５とを備える。
【０００５】
シフトレジスタ６３は、通常は画素を左から右へ一方向に走査するのが一般的である。これに対して、左右反転させた画像を得るために双方向に走査することを可能にする技術が特許文献１に開示されている。
【０００６】
図８は、特許文献１等の従来技術における双方向に走査可能なダイナミック型シフトレジスタの部分的な構成を示すブロック図である。
同図において、Ｒｅｓ１、Ｒｅｓ２・・・（何れか１つを指す場合はＲｅｓと略す）は、入力信号Ｉｎの論理値をクロック信号Ｃｌｋに同期して内部に記憶し、記憶した論理値を出力信号Ｏｕｔ及び出力信号Ｎｅｘｔとして出力する単位レジスタである。Ｔｒ４−１、Ｔｒ４−２・・・（同Ｔｒ４）はそれぞれ通常動作（右シフト）モードでオンになるトランジスタであり、単位レジスタＲｅｓ（Ｎ）の保持値を単位レジスタＲｅｓ（Ｎ＋１）に伝える。Ｔｒ５−１、Ｔｒ５−２・・・（同Ｔｒ５）はそれぞれ反転動作（左シフト）モードでオンになるトランジスタであり、単位レジスタＲｅｓ（Ｎ）の保持値を単位レジスタＲｅｓ（Ｎ−１）に伝える。
【０００７】
また、図中のＮｏｒｍ信号及びＲｅｖ信号は、外部から通常動作モードか反転動作モードかを指定するための信号であり何れか一方がハイレベルに指定される。通常動作モードではＮｏｒｍ号がハイレベル、反転動作モードではＲｅｖ信号がハイレベルである。
【０００８】
図９（ａ）は、右にシフトする通常動作を示すタイムチャートである。同図において、Ｃｌｋ１信号及びＣｌｋ２信号はシフト動作の基準となる二相クロック信号である。Ｃｌｋ１信号は奇数番目の単位レジスタに、Ｃｌｋ２信号は偶数番目の単位レジスタに入力される。これにより、奇数番目の単位レジスタと偶数番目の単位レジスタとが交互に動作する。
【０００９】
まず、単位レジスタＲｅｓ１は、Ｃｌｋ１信号（図中▲１▼）に同期して、ハイレベル状態の入力信号Ｉｎ１を昇圧して（ブートと呼ぶ）内部に保持する（同▲２▼）。これと同時に画素選択信号としてＯｕｔ１信号を出力し（同▲３▼）、Ｎｅｘｔ１信号をハイレベルにする。このとき、Ｃｌｋ１信号が入力された他の奇数番目の単位レジスタは、その入力がローレベル（又はハイインピーダンス状態）であり、内部にハイレベルを取り込まない。
【００１０】
通常モードでは、Ｎｅｘｔ１信号のハイレベルはトランジスタＴｒ４−１を介して単位レジスタＲｅｓ２の入力信号Ｉｎ２として単位レジスタＲｅｓ２に入力される。
次に、単位レジスタＲｅｓ２は、Ｃｌｋ２信号（図中▲４▼）に同期してハイレベル状態である入力信号Ｉｎ２（Ｎｅｘｔ１でもある）をブートして内部に保持する（同▲５▼）と同時に画素選択信号としてＯｕｔ２を出力し（同▲６▼）、Ｎｅｘｔ２信号をハイレベルにする。このとき、Ｃｌｋ２信号が入力された他の偶数番目の単位レジスタは、その入力がローレベル（又はハイインピーダンス状態）であり、内部にハイレベルを取り込まない。
【００１１】
このように通常動作では、左から右にＯｕｔ１、Ｏｕｔ２、Ｏｕｔ３・・・を順に出力する。
図９（ｂ）は、左シフトする反転動作モードを示すタイムチャートである。反転動作モードでは、トランジスタＴｒ４群ではなくトランジスタＴｒ５群がオンになっている。これにより、各単位レジスタのＮｅｘｔ（Ｎ）信号は左の単位レジスタのＩｎ（Ｎ−１）信号に入力される。その結果、同図（ｂ）では、同図（ａ）とは異なり、Ｉｎ３、Ｉｎ２、Ｉｎ１の順に単位レジスタ内部にハイレベルが保持され、Ｏｕｔ３、Ｏｕｔ２、Ｏｕｔ１の順に画素選択信号が出力される。
【００１２】
図１０（ａ）は、単位レジスタの構成を示す回路図である。同図のように単位レジスタは、ＮＭＯＳ型トランジスタＴｒ１、Ｔｒ２、キャパシタＣ１からなる。入力信号Ｉｎがハイレベルである場合の単位レジスタの動作説明図を図１０（ｂ）に示す。入力信号Ｉｎがハイレベルであるので、クロック信号Ｃｌｋの立ち上がり（図中▲１▼）の前に、トランジスタＴｒ１のゲート容量及びキャパシタＣ１の電位によってトランジスタＴｒ１のゲート電極は既にハイレベルになっている。この状態で、クロック信号Ｃｌｋがローレベルからハイレベルに立ち上がると、トランジスタＴｒ１のゲート電圧ＩｎがキャパシタＣ１を介してブートされる（同▲２▼）。また、トランジスタＴｒ１はゲートにハイレベルよりも高電圧が印加されることから、ゲート下のポテンシャルがクロック（ｃｌｋ）のハイレベル以上になり、Ｏｕｔ信号にＣｌｋ信号のハイレベルが出力される（同▲３▼）。Ｃｌｋ信号が立ち下がると、Ｏｕｔ信号にＣｌｋ信号のローレベルが出力される。このとき、Ｎｅｘｔ信号は、一方向性トランジスタＴｒ２のゲート容量にハイレベルが保持されているので、Ｃｌｋ信号が立ち下がった後もハイレベルを出力する。
【００１３】
一方、入力信号Ｉｎがローレベル（又はフローティング）である場合にはブートトランジスタＴｒ１がオンしないので、クロック信号Ｃｌｋが入力されても、Ｏｕｔ信号、Ｎｅｘｔ信号は何れもローレベル（又はフローティング）のままである。
【００１４】
なお、キャパシタＣ１は、次段のＯｕｔ出力によってローレベルにリセットされる。図８の示したブロック図では、キャパシタＣ１をリセットする回路を省略している。
【００１５】
このように、従来の双方向シフトレジスタは、単位レジスタは２つのＮＭＯＳトランジスタと１つのキャパシタという簡素なダイナミックロジック回路により構成される。
【００１６】
【特許文献１】
特開昭６４−４４１７８号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、上記従来技術おける双方向シフトレジスタによれば通常動作モードと反転動作モードとを選択可能にするために単位レジスタ毎にトランジスタＴｒ４とトランジスタＴｒ５とを備えることから、図１０（ａ）に示した入力信号Ｉｎ（トランジスタＴｒ１のゲートとキャパシタＣ１への入力）の浮遊容量が大きくなり、ＮＭＯＳダイナックロジック回路で形成されるシフトレジスタの安定動作に不可欠であるブート電圧が低下するという問題がある。この場合の入力Ｉｎに対する浮遊容量としては、トランジスタＴｒ４とトランジスタＴｒ５のそれぞれの容量成分と、その配線における浮遊容量である。
【００１８】
特に、近年のカメラ付き携帯電話機やデジタルカメラなどにおける電源の低電圧化に伴って、ＮＭＯＳダイナミックロジック回路の動作電圧マージンが少なくなっている。低電圧で動作する固体撮像装置においてはブート電圧低下の問題はより顕著になる。上記シフトレジスタは数百〜数千のオーダの段数を有するので、ブート電圧の低下は後段になるほど蓄積されて選択信号が出力されなくなる可能性がある。そうなれば、例えば、画像におけるある行またはある列以降における画素が真っ黒になる等の動作不良につながる。また、
上記問題に鑑み本発明は、低電圧動作でもブート電圧を低下させないＮＭＯＳダイナミック回路による双方向シフトレジスタを備えた固体撮像装置、固体撮像装置の方法及びカメラを提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するため本発明の固体撮像装置は、ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置であって、前記双方向シフトレジスタは、信号を保持する複数段の単位レジスタと、各単位レジスタに信号を入力する第１トランジスタと、順方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第１トランジスタに伝達する第２トランジスタと、逆方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第１トランジスタに伝達する第３トランジスタとを有する。
【００２０】
この構成によれば、単位レジスタへの入力信号は順方向モードと逆方向モードの何れの場合であっても、必ず第１トランジスタを介して入力されるので、単位レジスタの入力における浮遊容量は、第１トランジスタの容量成分のみとなる。これにより、第２トランジスタの容量成分と、第３トランジスタの容量成分と、後段の単位レジスタから第３トランジスタを介して引き回される配線の浮遊容量とが、単位レジスタの入力負荷となることを解消しているので、入力負荷を小さくしている。単位レジスタ内におけるブート電圧が上記入力負荷により低下することを防止することができるという効果がある。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。
【００２１】
ここで、前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、位相が異なる第１クロック信号と第２クロック信号により交互に動作し、前記各第１トランジスタは、第１クロック信号及び第２クロック信号のうち、信号入力先の単位レジスタのクロック信号とは異なるクロック信号によりオンするように構成してもよい。
【００２２】
この構成によれば、単位レジスタの動作時（ブート時）には第１トランジスタがオフになっているので、第１トランジスタのゲートによる容量成分が入力負荷となることをも防止することができる。
【００２３】
ここで、前記各第１トランジスタは常時オンであるように構成してもよい。
この構成によれば、単位レジスタの動作時（ブート時）には第１トランジスタがオンになっているので、第１トランジスタのゲートによる容量成分も入力負荷としてブート電圧に影響するが、第１トランジスタをクロック信号によりオンオフによる電力消費が発生しないので回路の低消費電力化を図り、第１トランジスタへのクロック信号の配線が不要なので回路の簡素化を図ることができる。
【００２４】
また、本発明の固体撮像装置の駆動方法及びカメラも上記と同様の手段、作用、効果を有する。
【００２５】
【発明の実施の形態】
図１は、本発明の実施の形態におけるシフトレジスタの構成を示すブロック図である。このシフトレジスタは、図６のような固体撮像装置を備えるカメラにおいて、行選択信号を出力するシフトレジスタ６２、画素選択信号を出力するシフトレジスタ６３の何れか、又は両者として備えられる。
【００２６】
図１のようにシフトレジスタは、単位レジスタＲｅｓ１、Ｒｅｓ２、・・・と、トランジスタＴｒ４−１、Ｔｒ４−２・・・（何れか１つを指す場合はＴｒ４と略す）と、トランジスタＴｒ５−１、Ｔｒ５−２・・・（同Ｔｒ５）と、トランジスタＴｒ６−１、Ｔｒ６−２・・・（同Ｔｒ６）とを備え、トランジスタＴｒ６を単位レジスタＲｅｓの入力Ｉｎの直前に備えることにより、入力Ｉｎの浮遊容量の低減を図っている。
【００２７】
単位レジスタＲｅｓは、入力信号Ｉｎの論理値をクロック信号Ｃｌｋに同期して内部に記憶し、記憶した論理値を出力信号Ｏｕｔ及び出力信号Ｎｅｘｔとして出力する。ここで論理値はハイレベルとフローティングの２状態の何れか又はハイレベルとローレベルの２つの状態の何れかである。ただし、入力信号Ｉｎの現れる電圧は、単位レジスタ内部でブートされるので一時的にハイレベルよりも高電圧になる。単位レジスタｒｅｓの個々の構成は図１０（ａ）に示した構成と同じであり、内部動作タイミングも図１０（ｂ）と同じであるので説明を省略する。
【００２８】
トランジスタＴｒ４は、それぞれ通常動作（順方向シフト）モードでオンになるトランジスタであり、左からＮ番目の単位レジスタＲｅｓＮから出力される論理値を（Ｎ＋１）番目の単位レジスタＲｅｓ（Ｎ＋１）に伝える。
【００２９】
トランジスタＴｒ５は、それぞれ反転動作（逆方向シフト）モードでオンになるトランジスタであり、単位レジスタＲｅｓＮから出力される論理値を単位レジスタＲｅｓ（Ｎ−１）に伝える。
【００３０】
トランジスタＴｒ６は、それぞれ単位レジスタの入力ＩｎとトランジスタＴｒ４及びＴｒ５との間に設けられ、当該単位レジスタのシフト動作の前にオンになりシフト動作時はオフになるように、当該単位レジスタの動作クロックとは逆相のクロック信号によりオンオフする。
【００３１】
図中のＮｏｒｍ信号及びＲｅｖ信号は、外部から通常動作モードか反転動作モードかを指定するための信号であり何れか一方がＨ（ハイ）レベルに指定される。通常動作モードではＮｏｒｍ信号がハイレベル、反転動作モードではＲｅｖ信号がハイレベルである。
【００３２】
Ｃｌｋ１信号は、Ｃｌｋ２信号は、位相が異なるクロック信号であり（図２（ａ）、（ｂ）参照）、奇数番目の各単位レジスタと偶数番目の各単位レジスタとが交互に入力信号を取り込む動作をするように供給される。そんため、Ｃｌｋ１信号は奇数番目の各単位レジスタに供給され、Ｃｌｋ２信号は偶数番目の各単位レジスタに供給されている。これに加えて、本実施形態では、Ｃｌｋ２信号は奇数番目の各単位レジスタ入力側のトランジスタＴｒ６にも供給され、Ｃｌｋ１信号は偶数番目の各単位レジスタ入力側のトランジスタＴｒ６にもに供給されている。これにより、各単位レジスタにおける入力信号の取り込み動作時にはトランジスタＴｒ６がオフになり、トランジスタＴｒ４及びトランジスタＴｒ５による容量成分の負荷を遮断することに加えて、トランジスタＴｒ６のゲート容量も単位レジスタ入力の負荷としてかからなくなる。
【００３３】
なお、図１０（ａ）に示したキャパシタＣ１は、次段のＯｕｔ出力によってローレベルにリセットされる。図１の示したブロック図では、キャパシタＣ１をリセットする回路は本発明の主眼はないので省略している。
【００３４】
図２（ａ）は、順方向シフトする通常動作を示すタイムチャートである。同図において、Ｃｌｋ１信号及びＣｌｋ２信号はシフト動作の基準となる二相クロック信号である。順方向シフトする通常動作では、Ｎｏｒｍ信号、Ｒｅｖ信号は、ハイレベル、ローレベルにそれぞれ設定される。これにより、トランジスタＴｒ４がオン状態に、トランジスタＴｒ４がオフ状態になる。
【００３５】
まず、単位レジスタＲｅｓ１は、Ｃｌｋ１信号（例えば図中▲１▼）に同期して、ハイレベル状態の入力信号Ｉｎ１をブートして（昇圧して）内部に保持する（同▲２▼）。これと同時に画素選択信号としてＯｕｔ１信号を出力し（同▲３▼）、Ｎｅｘｔ１信号をハイレベルにする。上記Ｃｌｋ１信号の立ち上がりから立下りまでの期間、偶数番目のトランジスタＴｒ６−２はオンになり（同▲２▼）、単位レジスタＲｅｓ１のＮｅｘｔ信号が単位レジスタＲｅｓ２のＩｎ入力に伝達される（同▲３▼）。これにより単位レジスタＲｅｓ２内のキャパシタＣ１にハイレベルが入力され、Ｃｌｋ１が立下った後も保持される。
【００３６】
このときの様子を図３に示す。同図のように、Ｃｌｋ１信号がハイレベルになり単位レジスタＲｅｓ１の出力信号Ｎｅｘｔ１が、トランジスタＴｒ４−１及びトランジスタＴｒ６−１を介して後段の単位レジスタＲｅｓ２の入力信号Ｉｎ２として入力される。
【００３７】
さらに、図２（ａ）において、Ｃｌｋ２信号が立ち上がると（同▲４▼）、単位レジスタＲｅｓ２内のキャパシタＣ１に保持された信号はブートされ（同▲５▼）、単位レジスタＲｅｓ２からＯｕｔ２信号及びＮｅｘｔ２信号が出力される。
【００３８】
このときの様子を図４に示す。Ｃｌｋ２信号がハイレベルの期間は、トランジスタＴｒ６−２がオフなので、このときの単位レジスタＲｅｓ２入力における浮遊容量はトランジスタＴｒ６−２の容量成分のみとなり、ブート電圧の低下を防止することになる。
【００３９】
また、図２（ｂ）は、逆方向シフトする反転動作を示すタイムチャートである。逆方向シフトする反転動作では、Ｎｏｒｍ信号、Ｒｅｖ信号は、ローレベル、ハイレベルにそれぞれ設定される。これにより、トランジスタＴｒ４がオフ状態に、トランジスタＴｒ４がオン状態になる。これにより、図２（ａ）におけるトランジスタＴｒ４の代わりにトランジスタＴｒ５を介して、順方向では後段の単位レジスタの出力信号Ｎｅｘｔがその前段の単位レジスタの入力信号Ｉｎとして入力されることになる。その結果逆方向にシフトすることになる。ここで、「前段」とは一段上流側の単位レジスタをいう。「後段」とは信号の一段下流側の単位レジスタをいう。
【００４０】
このような逆方向のシフト動作は、双方向シフトレジスタが固体撮像装置の行を選択する場合には、固体撮像装置は上下反転画像を出力することになる。例えば、カメラにおいて回転可能な表示パネルを有している場合に、表示パネルが正面方向を向いている場合は、順方向シフトによる通常動作モード、表示パネルが正面とは反対の方向を向いている場合は、逆方向シフトによる反転動作モードとして利用することができる。
【００４１】
また、双方向シフトレジスタが固体撮像装置の列を選択する場合には、固体撮像装置は左右反転画像を出力することになる。例えば、カメラにおいてミラーの反射を介して撮影する場合などに利用することができる。
【００４２】
以上説明してきたように本発明の実施形態におけるダイナミックＮＭＯＳ型双方向シフトレジスタによれば、単位レジスタＲｅｓへの入力信号は順方向モードと逆方向モードの何れの場合であっても、必ずトランジスタＴｒ６を直前に介して入力されるので、単位レジスタＲｅｓの入力Ｉｎにおける浮遊容量は、トランジスタＴｒ６の容量成分のみとなる。これにより、トランジスタＴｒ４の容量成分と、トランジスタＴｒ５の容量成分と、後段の単位レジスタからトランジスタＴｒ５を介して引き回される配線の浮遊容量とが、単位レジスタＲｅｓの入力負荷となることを遮断しているので、単位レジスタＲｅｓ入力の負荷容量を小さくしている。これにより単位レジスタＲｅｓ内におけるブート電圧が上記入力負荷により低下することを防止することができる。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。
【００４３】
図５は、本発明の他の実施形態におけるダイナミックＮＭＯＳ型双方向シフトレジスタの構成を示す図である。同図の双方向シフトレジスタは、図４に示したシフトレジスタと比較して、トランジスタＴｒ６のゲートにクロック信号が入力される代わりに電源電圧ＶＤＤが印加されている点が異なっている。この構成によれば、各トランジスタＴｒ６は、常にオン状態となる。単位レジスタｒｅｓの動作時（ブート時）にはトランジスタＴｒ６がオンになっているので、トランジスタＴｒ６オン時容量成分が入力負荷となるが、２つのトランジスタＴｒ４、トランジスタＴｒ５の容量成分よりも小さい。
【００４４】
図６（ａ）は図５のトランジスタＴｒ６、同図（ｂ）は図１のトランジスタＴｒ６の容量についての説明図である。同図（ａ）（ｂ）において、横軸の右は単位レジスタ内のキャパシタＣ１に、横軸の左はトランジスタＴｒ４及びＴｒ５に接続されている。縦軸は下方向にトランジスタＴｒ６における電位及びブート電圧の大きさを表している。図中の黒塗りは浮遊容量を表している。白抜き部分はトランジスタ内のゲート電極により形成される電位の障壁の大きさを模式的に表している。
【００４５】
同図（ａ）ではトランジスタＴｒ６のゲートが電源電圧ＶＤＤであることからトランジスタがオンしている。単位レジスタの入力Ｉｎのキャパシタから見れば、黒塗りで示した容量Ｃｆが負荷容量となる。
【００４６】
同図（ｂ）では、ブート時にトランジスタＴｒ６がオフすることにより、黒塗りで示した浮遊容量Ｃｆが障壁により遮断され、負荷容量としてもの影響がなくなる。
【００４７】
このように、同図（ｂ）の方がブート電圧の低下を防止する程度が優れているといえるが、同図（ａ）の方がクロック信号によりトランジスタＴｒ６のオンオフによる電力消費が発生しない点と制御が不要である点で優れている。電源電圧がより低い場合は図１のシフトレジスタ、比較的高い場合は図５のシフトレジスタを採用する等適宜選択的に利用などの使い分けをすればよい。
【００４８】
【発明の効果】
本発明によれば、単位レジスタへの入力信号は順方向モードと逆方向モードの何れの場合であっても、単位レジスタの入力における浮遊容量は、第１トランジスタの容量成分のみとなり、単位レジスタ入力の負荷を小さくしている。これにより、単位レジスタ内におけるブート電圧が上記入力負荷により低下することを防止するという効果がある。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。
【００４９】
また、単位レジスタの動作時（ブート時）には第１トランジスタをオフにすれば、第１トランジスタのゲートによる容量成分が入力負荷となることをも防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるダイナミックＮＭＯＳ型双方向シフトレジスタの構成を示すブロック図である。
【図２】（ａ）順方向シフトする通常動作を示すタイムチャートである。
（ｂ）逆方向シフトする反転動作を示すタイムチャートである。
【図３】トランジスタＴｒ６を介して、前段の信号を入力する様子を示す説明図である。
【図４】トランジスタＴｒ６がオフのときの単位レジスタ内部のブートする様子を示す説明図である。
【図５】本発明の他の実施形態におけるダイナミックＮＭＯＳ型双方向シフトレジスタの構成を示す図である。
【図６】（ａ）ブート時にトランジスタＴｒ６がオンである場合の説明図である。
（ｂ）ブート時にトランジスタＴｒ６がオフである場合の説明図である。
【図７】従来の一般的な固体撮像装置の概略構成を示すブロック図である。
【図８】従来技術における双方向に走査可能なダイナミック型シフトレジスタの部分的な構成を示すブロック図である。
【図９】（ａ）右にシフトする通常動作を示すタイムチャートである。
（ｂ）左にシフトする反転動作を示すタイムチャートである。
【図１０】（ａ）単位レジスタの構成を示す回路図である。
（ｂ）入力信号がハイレベルである場合の単位レジスタの動作説明図である。
【符号の説明】
６１ 撮像部
６２ シフトレジスタ
６３ シフトレジスタ
６４ 信号処理部
６５ プリアンプ
Ｒｅｓ 単位レジスタ
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｔｒ４ トランジスタ
Ｔｒ５ トランジスタ
Ｔｒ６ トランジスタ
Ｃ１ キャパシタ
【発明の属する技術分野】
ダイナミック型シフトレジスタを含むＭＯＳ型固体撮像装置に関し、特に走査方向を反転するダイナミック型シフトレジスタの改良に関する。
【０００２】
【従来の技術】
近年、固体撮像装置の一つとして、増幅型ＭＯＳセンサを用いた固体撮像装置が注目されている。この固体撮像装置は、画素を表す各セル毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。
【０００３】
このような固体撮像装置では、二次元に配列された画素を有する撮像素子を水平走査又は垂直走査する回路としてダイナミック型シフトレジスタが用いられ、回路の簡素化、高密度化及び低消費電力化を図っている。
【０００４】
図７は、従来の一般的な固体撮像装置の概略構成を示すブロック図である。この固体撮像装置は、二次元に配列された画素を有する撮像部６１と、撮像部６１の一行を選択するための行選択信号を出力するシフトレジスタ６２と、選択された行内の一画素するための画素選択信号を出力するシフトレジスタ６３と、選択された画素から画素信号を取り出す画素処理部６４と、取り出された画素信号を増幅するプリアンプ６５とを備える。
【０００５】
シフトレジスタ６３は、通常は画素を左から右へ一方向に走査するのが一般的である。これに対して、左右反転させた画像を得るために双方向に走査することを可能にする技術が特許文献１に開示されている。
【０００６】
図８は、特許文献１等の従来技術における双方向に走査可能なダイナミック型シフトレジスタの部分的な構成を示すブロック図である。
同図において、Ｒｅｓ１、Ｒｅｓ２・・・（何れか１つを指す場合はＲｅｓと略す）は、入力信号Ｉｎの論理値をクロック信号Ｃｌｋに同期して内部に記憶し、記憶した論理値を出力信号Ｏｕｔ及び出力信号Ｎｅｘｔとして出力する単位レジスタである。Ｔｒ４−１、Ｔｒ４−２・・・（同Ｔｒ４）はそれぞれ通常動作（右シフト）モードでオンになるトランジスタであり、単位レジスタＲｅｓ（Ｎ）の保持値を単位レジスタＲｅｓ（Ｎ＋１）に伝える。Ｔｒ５−１、Ｔｒ５−２・・・（同Ｔｒ５）はそれぞれ反転動作（左シフト）モードでオンになるトランジスタであり、単位レジスタＲｅｓ（Ｎ）の保持値を単位レジスタＲｅｓ（Ｎ−１）に伝える。
【０００７】
また、図中のＮｏｒｍ信号及びＲｅｖ信号は、外部から通常動作モードか反転動作モードかを指定するための信号であり何れか一方がハイレベルに指定される。通常動作モードではＮｏｒｍ号がハイレベル、反転動作モードではＲｅｖ信号がハイレベルである。
【０００８】
図９（ａ）は、右にシフトする通常動作を示すタイムチャートである。同図において、Ｃｌｋ１信号及びＣｌｋ２信号はシフト動作の基準となる二相クロック信号である。Ｃｌｋ１信号は奇数番目の単位レジスタに、Ｃｌｋ２信号は偶数番目の単位レジスタに入力される。これにより、奇数番目の単位レジスタと偶数番目の単位レジスタとが交互に動作する。
【０００９】
まず、単位レジスタＲｅｓ１は、Ｃｌｋ１信号（図中▲１▼）に同期して、ハイレベル状態の入力信号Ｉｎ１を昇圧して（ブートと呼ぶ）内部に保持する（同▲２▼）。これと同時に画素選択信号としてＯｕｔ１信号を出力し（同▲３▼）、Ｎｅｘｔ１信号をハイレベルにする。このとき、Ｃｌｋ１信号が入力された他の奇数番目の単位レジスタは、その入力がローレベル（又はハイインピーダンス状態）であり、内部にハイレベルを取り込まない。
【００１０】
通常モードでは、Ｎｅｘｔ１信号のハイレベルはトランジスタＴｒ４−１を介して単位レジスタＲｅｓ２の入力信号Ｉｎ２として単位レジスタＲｅｓ２に入力される。
次に、単位レジスタＲｅｓ２は、Ｃｌｋ２信号（図中▲４▼）に同期してハイレベル状態である入力信号Ｉｎ２（Ｎｅｘｔ１でもある）をブートして内部に保持する（同▲５▼）と同時に画素選択信号としてＯｕｔ２を出力し（同▲６▼）、Ｎｅｘｔ２信号をハイレベルにする。このとき、Ｃｌｋ２信号が入力された他の偶数番目の単位レジスタは、その入力がローレベル（又はハイインピーダンス状態）であり、内部にハイレベルを取り込まない。
【００１１】
このように通常動作では、左から右にＯｕｔ１、Ｏｕｔ２、Ｏｕｔ３・・・を順に出力する。
図９（ｂ）は、左シフトする反転動作モードを示すタイムチャートである。反転動作モードでは、トランジスタＴｒ４群ではなくトランジスタＴｒ５群がオンになっている。これにより、各単位レジスタのＮｅｘｔ（Ｎ）信号は左の単位レジスタのＩｎ（Ｎ−１）信号に入力される。その結果、同図（ｂ）では、同図（ａ）とは異なり、Ｉｎ３、Ｉｎ２、Ｉｎ１の順に単位レジスタ内部にハイレベルが保持され、Ｏｕｔ３、Ｏｕｔ２、Ｏｕｔ１の順に画素選択信号が出力される。
【００１２】
図１０（ａ）は、単位レジスタの構成を示す回路図である。同図のように単位レジスタは、ＮＭＯＳ型トランジスタＴｒ１、Ｔｒ２、キャパシタＣ１からなる。入力信号Ｉｎがハイレベルである場合の単位レジスタの動作説明図を図１０（ｂ）に示す。入力信号Ｉｎがハイレベルであるので、クロック信号Ｃｌｋの立ち上がり（図中▲１▼）の前に、トランジスタＴｒ１のゲート容量及びキャパシタＣ１の電位によってトランジスタＴｒ１のゲート電極は既にハイレベルになっている。この状態で、クロック信号Ｃｌｋがローレベルからハイレベルに立ち上がると、トランジスタＴｒ１のゲート電圧ＩｎがキャパシタＣ１を介してブートされる（同▲２▼）。また、トランジスタＴｒ１はゲートにハイレベルよりも高電圧が印加されることから、ゲート下のポテンシャルがクロック（ｃｌｋ）のハイレベル以上になり、Ｏｕｔ信号にＣｌｋ信号のハイレベルが出力される（同▲３▼）。Ｃｌｋ信号が立ち下がると、Ｏｕｔ信号にＣｌｋ信号のローレベルが出力される。このとき、Ｎｅｘｔ信号は、一方向性トランジスタＴｒ２のゲート容量にハイレベルが保持されているので、Ｃｌｋ信号が立ち下がった後もハイレベルを出力する。
【００１３】
一方、入力信号Ｉｎがローレベル（又はフローティング）である場合にはブートトランジスタＴｒ１がオンしないので、クロック信号Ｃｌｋが入力されても、Ｏｕｔ信号、Ｎｅｘｔ信号は何れもローレベル（又はフローティング）のままである。
【００１４】
なお、キャパシタＣ１は、次段のＯｕｔ出力によってローレベルにリセットされる。図８の示したブロック図では、キャパシタＣ１をリセットする回路を省略している。
【００１５】
このように、従来の双方向シフトレジスタは、単位レジスタは２つのＮＭＯＳトランジスタと１つのキャパシタという簡素なダイナミックロジック回路により構成される。
【００１６】
【特許文献１】
特開昭６４−４４１７８号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、上記従来技術おける双方向シフトレジスタによれば通常動作モードと反転動作モードとを選択可能にするために単位レジスタ毎にトランジスタＴｒ４とトランジスタＴｒ５とを備えることから、図１０（ａ）に示した入力信号Ｉｎ（トランジスタＴｒ１のゲートとキャパシタＣ１への入力）の浮遊容量が大きくなり、ＮＭＯＳダイナックロジック回路で形成されるシフトレジスタの安定動作に不可欠であるブート電圧が低下するという問題がある。この場合の入力Ｉｎに対する浮遊容量としては、トランジスタＴｒ４とトランジスタＴｒ５のそれぞれの容量成分と、その配線における浮遊容量である。
【００１８】
特に、近年のカメラ付き携帯電話機やデジタルカメラなどにおける電源の低電圧化に伴って、ＮＭＯＳダイナミックロジック回路の動作電圧マージンが少なくなっている。低電圧で動作する固体撮像装置においてはブート電圧低下の問題はより顕著になる。上記シフトレジスタは数百〜数千のオーダの段数を有するので、ブート電圧の低下は後段になるほど蓄積されて選択信号が出力されなくなる可能性がある。そうなれば、例えば、画像におけるある行またはある列以降における画素が真っ黒になる等の動作不良につながる。また、
上記問題に鑑み本発明は、低電圧動作でもブート電圧を低下させないＮＭＯＳダイナミック回路による双方向シフトレジスタを備えた固体撮像装置、固体撮像装置の方法及びカメラを提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するため本発明の固体撮像装置は、ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置であって、前記双方向シフトレジスタは、信号を保持する複数段の単位レジスタと、各単位レジスタに信号を入力する第１トランジスタと、順方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第１トランジスタに伝達する第２トランジスタと、逆方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第１トランジスタに伝達する第３トランジスタとを有する。
【００２０】
この構成によれば、単位レジスタへの入力信号は順方向モードと逆方向モードの何れの場合であっても、必ず第１トランジスタを介して入力されるので、単位レジスタの入力における浮遊容量は、第１トランジスタの容量成分のみとなる。これにより、第２トランジスタの容量成分と、第３トランジスタの容量成分と、後段の単位レジスタから第３トランジスタを介して引き回される配線の浮遊容量とが、単位レジスタの入力負荷となることを解消しているので、入力負荷を小さくしている。単位レジスタ内におけるブート電圧が上記入力負荷により低下することを防止することができるという効果がある。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。
【００２１】
ここで、前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、位相が異なる第１クロック信号と第２クロック信号により交互に動作し、前記各第１トランジスタは、第１クロック信号及び第２クロック信号のうち、信号入力先の単位レジスタのクロック信号とは異なるクロック信号によりオンするように構成してもよい。
【００２２】
この構成によれば、単位レジスタの動作時（ブート時）には第１トランジスタがオフになっているので、第１トランジスタのゲートによる容量成分が入力負荷となることをも防止することができる。
【００２３】
ここで、前記各第１トランジスタは常時オンであるように構成してもよい。
この構成によれば、単位レジスタの動作時（ブート時）には第１トランジスタがオンになっているので、第１トランジスタのゲートによる容量成分も入力負荷としてブート電圧に影響するが、第１トランジスタをクロック信号によりオンオフによる電力消費が発生しないので回路の低消費電力化を図り、第１トランジスタへのクロック信号の配線が不要なので回路の簡素化を図ることができる。
【００２４】
また、本発明の固体撮像装置の駆動方法及びカメラも上記と同様の手段、作用、効果を有する。
【００２５】
【発明の実施の形態】
図１は、本発明の実施の形態におけるシフトレジスタの構成を示すブロック図である。このシフトレジスタは、図６のような固体撮像装置を備えるカメラにおいて、行選択信号を出力するシフトレジスタ６２、画素選択信号を出力するシフトレジスタ６３の何れか、又は両者として備えられる。
【００２６】
図１のようにシフトレジスタは、単位レジスタＲｅｓ１、Ｒｅｓ２、・・・と、トランジスタＴｒ４−１、Ｔｒ４−２・・・（何れか１つを指す場合はＴｒ４と略す）と、トランジスタＴｒ５−１、Ｔｒ５−２・・・（同Ｔｒ５）と、トランジスタＴｒ６−１、Ｔｒ６−２・・・（同Ｔｒ６）とを備え、トランジスタＴｒ６を単位レジスタＲｅｓの入力Ｉｎの直前に備えることにより、入力Ｉｎの浮遊容量の低減を図っている。
【００２７】
単位レジスタＲｅｓは、入力信号Ｉｎの論理値をクロック信号Ｃｌｋに同期して内部に記憶し、記憶した論理値を出力信号Ｏｕｔ及び出力信号Ｎｅｘｔとして出力する。ここで論理値はハイレベルとフローティングの２状態の何れか又はハイレベルとローレベルの２つの状態の何れかである。ただし、入力信号Ｉｎの現れる電圧は、単位レジスタ内部でブートされるので一時的にハイレベルよりも高電圧になる。単位レジスタｒｅｓの個々の構成は図１０（ａ）に示した構成と同じであり、内部動作タイミングも図１０（ｂ）と同じであるので説明を省略する。
【００２８】
トランジスタＴｒ４は、それぞれ通常動作（順方向シフト）モードでオンになるトランジスタであり、左からＮ番目の単位レジスタＲｅｓＮから出力される論理値を（Ｎ＋１）番目の単位レジスタＲｅｓ（Ｎ＋１）に伝える。
【００２９】
トランジスタＴｒ５は、それぞれ反転動作（逆方向シフト）モードでオンになるトランジスタであり、単位レジスタＲｅｓＮから出力される論理値を単位レジスタＲｅｓ（Ｎ−１）に伝える。
【００３０】
トランジスタＴｒ６は、それぞれ単位レジスタの入力ＩｎとトランジスタＴｒ４及びＴｒ５との間に設けられ、当該単位レジスタのシフト動作の前にオンになりシフト動作時はオフになるように、当該単位レジスタの動作クロックとは逆相のクロック信号によりオンオフする。
【００３１】
図中のＮｏｒｍ信号及びＲｅｖ信号は、外部から通常動作モードか反転動作モードかを指定するための信号であり何れか一方がＨ（ハイ）レベルに指定される。通常動作モードではＮｏｒｍ信号がハイレベル、反転動作モードではＲｅｖ信号がハイレベルである。
【００３２】
Ｃｌｋ１信号は、Ｃｌｋ２信号は、位相が異なるクロック信号であり（図２（ａ）、（ｂ）参照）、奇数番目の各単位レジスタと偶数番目の各単位レジスタとが交互に入力信号を取り込む動作をするように供給される。そんため、Ｃｌｋ１信号は奇数番目の各単位レジスタに供給され、Ｃｌｋ２信号は偶数番目の各単位レジスタに供給されている。これに加えて、本実施形態では、Ｃｌｋ２信号は奇数番目の各単位レジスタ入力側のトランジスタＴｒ６にも供給され、Ｃｌｋ１信号は偶数番目の各単位レジスタ入力側のトランジスタＴｒ６にもに供給されている。これにより、各単位レジスタにおける入力信号の取り込み動作時にはトランジスタＴｒ６がオフになり、トランジスタＴｒ４及びトランジスタＴｒ５による容量成分の負荷を遮断することに加えて、トランジスタＴｒ６のゲート容量も単位レジスタ入力の負荷としてかからなくなる。
【００３３】
なお、図１０（ａ）に示したキャパシタＣ１は、次段のＯｕｔ出力によってローレベルにリセットされる。図１の示したブロック図では、キャパシタＣ１をリセットする回路は本発明の主眼はないので省略している。
【００３４】
図２（ａ）は、順方向シフトする通常動作を示すタイムチャートである。同図において、Ｃｌｋ１信号及びＣｌｋ２信号はシフト動作の基準となる二相クロック信号である。順方向シフトする通常動作では、Ｎｏｒｍ信号、Ｒｅｖ信号は、ハイレベル、ローレベルにそれぞれ設定される。これにより、トランジスタＴｒ４がオン状態に、トランジスタＴｒ４がオフ状態になる。
【００３５】
まず、単位レジスタＲｅｓ１は、Ｃｌｋ１信号（例えば図中▲１▼）に同期して、ハイレベル状態の入力信号Ｉｎ１をブートして（昇圧して）内部に保持する（同▲２▼）。これと同時に画素選択信号としてＯｕｔ１信号を出力し（同▲３▼）、Ｎｅｘｔ１信号をハイレベルにする。上記Ｃｌｋ１信号の立ち上がりから立下りまでの期間、偶数番目のトランジスタＴｒ６−２はオンになり（同▲２▼）、単位レジスタＲｅｓ１のＮｅｘｔ信号が単位レジスタＲｅｓ２のＩｎ入力に伝達される（同▲３▼）。これにより単位レジスタＲｅｓ２内のキャパシタＣ１にハイレベルが入力され、Ｃｌｋ１が立下った後も保持される。
【００３６】
このときの様子を図３に示す。同図のように、Ｃｌｋ１信号がハイレベルになり単位レジスタＲｅｓ１の出力信号Ｎｅｘｔ１が、トランジスタＴｒ４−１及びトランジスタＴｒ６−１を介して後段の単位レジスタＲｅｓ２の入力信号Ｉｎ２として入力される。
【００３７】
さらに、図２（ａ）において、Ｃｌｋ２信号が立ち上がると（同▲４▼）、単位レジスタＲｅｓ２内のキャパシタＣ１に保持された信号はブートされ（同▲５▼）、単位レジスタＲｅｓ２からＯｕｔ２信号及びＮｅｘｔ２信号が出力される。
【００３８】
このときの様子を図４に示す。Ｃｌｋ２信号がハイレベルの期間は、トランジスタＴｒ６−２がオフなので、このときの単位レジスタＲｅｓ２入力における浮遊容量はトランジスタＴｒ６−２の容量成分のみとなり、ブート電圧の低下を防止することになる。
【００３９】
また、図２（ｂ）は、逆方向シフトする反転動作を示すタイムチャートである。逆方向シフトする反転動作では、Ｎｏｒｍ信号、Ｒｅｖ信号は、ローレベル、ハイレベルにそれぞれ設定される。これにより、トランジスタＴｒ４がオフ状態に、トランジスタＴｒ４がオン状態になる。これにより、図２（ａ）におけるトランジスタＴｒ４の代わりにトランジスタＴｒ５を介して、順方向では後段の単位レジスタの出力信号Ｎｅｘｔがその前段の単位レジスタの入力信号Ｉｎとして入力されることになる。その結果逆方向にシフトすることになる。ここで、「前段」とは一段上流側の単位レジスタをいう。「後段」とは信号の一段下流側の単位レジスタをいう。
【００４０】
このような逆方向のシフト動作は、双方向シフトレジスタが固体撮像装置の行を選択する場合には、固体撮像装置は上下反転画像を出力することになる。例えば、カメラにおいて回転可能な表示パネルを有している場合に、表示パネルが正面方向を向いている場合は、順方向シフトによる通常動作モード、表示パネルが正面とは反対の方向を向いている場合は、逆方向シフトによる反転動作モードとして利用することができる。
【００４１】
また、双方向シフトレジスタが固体撮像装置の列を選択する場合には、固体撮像装置は左右反転画像を出力することになる。例えば、カメラにおいてミラーの反射を介して撮影する場合などに利用することができる。
【００４２】
以上説明してきたように本発明の実施形態におけるダイナミックＮＭＯＳ型双方向シフトレジスタによれば、単位レジスタＲｅｓへの入力信号は順方向モードと逆方向モードの何れの場合であっても、必ずトランジスタＴｒ６を直前に介して入力されるので、単位レジスタＲｅｓの入力Ｉｎにおける浮遊容量は、トランジスタＴｒ６の容量成分のみとなる。これにより、トランジスタＴｒ４の容量成分と、トランジスタＴｒ５の容量成分と、後段の単位レジスタからトランジスタＴｒ５を介して引き回される配線の浮遊容量とが、単位レジスタＲｅｓの入力負荷となることを遮断しているので、単位レジスタＲｅｓ入力の負荷容量を小さくしている。これにより単位レジスタＲｅｓ内におけるブート電圧が上記入力負荷により低下することを防止することができる。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。
【００４３】
図５は、本発明の他の実施形態におけるダイナミックＮＭＯＳ型双方向シフトレジスタの構成を示す図である。同図の双方向シフトレジスタは、図４に示したシフトレジスタと比較して、トランジスタＴｒ６のゲートにクロック信号が入力される代わりに電源電圧ＶＤＤが印加されている点が異なっている。この構成によれば、各トランジスタＴｒ６は、常にオン状態となる。単位レジスタｒｅｓの動作時（ブート時）にはトランジスタＴｒ６がオンになっているので、トランジスタＴｒ６オン時容量成分が入力負荷となるが、２つのトランジスタＴｒ４、トランジスタＴｒ５の容量成分よりも小さい。
【００４４】
図６（ａ）は図５のトランジスタＴｒ６、同図（ｂ）は図１のトランジスタＴｒ６の容量についての説明図である。同図（ａ）（ｂ）において、横軸の右は単位レジスタ内のキャパシタＣ１に、横軸の左はトランジスタＴｒ４及びＴｒ５に接続されている。縦軸は下方向にトランジスタＴｒ６における電位及びブート電圧の大きさを表している。図中の黒塗りは浮遊容量を表している。白抜き部分はトランジスタ内のゲート電極により形成される電位の障壁の大きさを模式的に表している。
【００４５】
同図（ａ）ではトランジスタＴｒ６のゲートが電源電圧ＶＤＤであることからトランジスタがオンしている。単位レジスタの入力Ｉｎのキャパシタから見れば、黒塗りで示した容量Ｃｆが負荷容量となる。
【００４６】
同図（ｂ）では、ブート時にトランジスタＴｒ６がオフすることにより、黒塗りで示した浮遊容量Ｃｆが障壁により遮断され、負荷容量としてもの影響がなくなる。
【００４７】
このように、同図（ｂ）の方がブート電圧の低下を防止する程度が優れているといえるが、同図（ａ）の方がクロック信号によりトランジスタＴｒ６のオンオフによる電力消費が発生しない点と制御が不要である点で優れている。電源電圧がより低い場合は図１のシフトレジスタ、比較的高い場合は図５のシフトレジスタを採用する等適宜選択的に利用などの使い分けをすればよい。
【００４８】
【発明の効果】
本発明によれば、単位レジスタへの入力信号は順方向モードと逆方向モードの何れの場合であっても、単位レジスタの入力における浮遊容量は、第１トランジスタの容量成分のみとなり、単位レジスタ入力の負荷を小さくしている。これにより、単位レジスタ内におけるブート電圧が上記入力負荷により低下することを防止するという効果がある。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。
【００４９】
また、単位レジスタの動作時（ブート時）には第１トランジスタをオフにすれば、第１トランジスタのゲートによる容量成分が入力負荷となることをも防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるダイナミックＮＭＯＳ型双方向シフトレジスタの構成を示すブロック図である。
【図２】（ａ）順方向シフトする通常動作を示すタイムチャートである。
（ｂ）逆方向シフトする反転動作を示すタイムチャートである。
【図３】トランジスタＴｒ６を介して、前段の信号を入力する様子を示す説明図である。
【図４】トランジスタＴｒ６がオフのときの単位レジスタ内部のブートする様子を示す説明図である。
【図５】本発明の他の実施形態におけるダイナミックＮＭＯＳ型双方向シフトレジスタの構成を示す図である。
【図６】（ａ）ブート時にトランジスタＴｒ６がオンである場合の説明図である。
（ｂ）ブート時にトランジスタＴｒ６がオフである場合の説明図である。
【図７】従来の一般的な固体撮像装置の概略構成を示すブロック図である。
【図８】従来技術における双方向に走査可能なダイナミック型シフトレジスタの部分的な構成を示すブロック図である。
【図９】（ａ）右にシフトする通常動作を示すタイムチャートである。
（ｂ）左にシフトする反転動作を示すタイムチャートである。
【図１０】（ａ）単位レジスタの構成を示す回路図である。
（ｂ）入力信号がハイレベルである場合の単位レジスタの動作説明図である。
【符号の説明】
６１ 撮像部
６２ シフトレジスタ
６３ シフトレジスタ
６４ 信号処理部
６５ プリアンプ
Ｒｅｓ 単位レジスタ
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｔｒ４ トランジスタ
Ｔｒ５ トランジスタ
Ｔｒ６ トランジスタ
Ｃ１ キャパシタ
Claims (9)
- ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置であって、
前記双方向シフトレジスタは、
信号を保持する複数段の単位レジスタと、
各単位レジスタに信号を伝達する第１トランジスタと、
順方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第１トランジスタに伝達する第２トランジスタと、
逆方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第１トランジスタに伝達する第３トランジスタと
を有することを特徴とする固体撮像装置。 - 前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、位相が異なる第１クロック信号と第２クロック信号により交互に動作し、
前記各第１トランジスタは、第１クロック信号及び第２クロック信号のうち、信号入力先の単位レジスタのクロック信号とは異なるクロック信号によりオンする
ことを特徴とする請求項１記載の固体撮像装置。 - 前記各第１トランジスタは常時オンである
ことを特徴とする請求項１記載の固体撮像装置。 - ダイナミックロジックにより形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置において反転画像と通常画像とを取得するための撮像素子の駆動方法であって、
前記双方向シフトレジスタは、信号を保持する複数段の単位レジスタと、各単位レジスタに信号を伝達する第１トランジスタと、順方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第１トランジスタに伝達する第２トランジスタと、逆方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第１トランジスタに伝達する第３トランジスタとを有し、
前記駆動方法は、
反転画像取得モードにおいて各第２トランジスタをオフに各第３トランジスタをオンに設定し、通常画像取得モードにおいて各第２トランジスタをオンに各第３トランジスタをオフに設定する設定ステップと、
第２及び第３トランジスタが設定された後前記双方向シフトレジスタをシフト動作させるシフトステップと
を有することを特徴とする固体撮像装置の駆動方法。 - 前記シフトステップにおいて、
前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、第１クロック信号及び第２クロック信号により交互に動作させ、
前記各第１トランジスタを、第１クロック信号及び第２クロック信号のうち、信号入力先の単位レジスタの動作クロックとは異なるクロック信号によりオンする
ことを特徴とする請求項４記載の固体撮像装置の駆動方法。 - 前記シフトステップにおいて、前記各第１トランジスタを常時オンにする
ことを特徴とする請求項４記載の固体撮像装置の駆動方法。 - ダイナミックロジックにより形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置を備えるカメラであって、
前記双方向シフトレジスタは、
信号を保持する複数段の単位レジスタと、
各単位レジスタに信号を伝達する第１トランジスタと、
順方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第１トランジスタに伝達する第２トランジスタと、
逆方向シフトモードにおいて第１トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第１トランジスタに伝達する第３トランジスタと
を有することを特徴とするカメラ。 - 前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、第１クロック信号及び第２クロック信号により交互に動作し、
前記各第１トランジスタは、第１クロック信号及び第２クロック信号のうち、信号入力先の単位レジスタの動作クロックとは異なるクロック信号によりオンする
ことを特徴とする請求項７記載のカメラ。 - 前記各第１トランジスタは常時オンである
ことを特徴とする請求項７記載のカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075767A JP4391107B2 (ja) | 2003-03-19 | 2003-03-19 | 固体撮像装置、固体撮像装置の駆動方法およびカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075767A JP4391107B2 (ja) | 2003-03-19 | 2003-03-19 | 固体撮像装置、固体撮像装置の駆動方法およびカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004288697A true JP2004288697A (ja) | 2004-10-14 |
| JP4391107B2 JP4391107B2 (ja) | 2009-12-24 |
Family
ID=33290999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075767A Expired - Fee Related JP4391107B2 (ja) | 2003-03-19 | 2003-03-19 | 固体撮像装置、固体撮像装置の駆動方法およびカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4391107B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098882B2 (en) * | 2002-11-29 | 2006-08-29 | Toshiba Matsushita Display Technology Co., Ltd. | Bidirectional shift register shifting pulse in both forward and backward directions |
| US7366274B2 (en) * | 2005-08-30 | 2008-04-29 | Chi Mei El Corporation | Bidirectional shift register |
| US8654056B2 (en) | 2007-07-17 | 2014-02-18 | Nlt Technologies, Ltd. | Semiconductor circuit and display apparatus employing the same |
-
2003
- 2003-03-19 JP JP2003075767A patent/JP4391107B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098882B2 (en) * | 2002-11-29 | 2006-08-29 | Toshiba Matsushita Display Technology Co., Ltd. | Bidirectional shift register shifting pulse in both forward and backward directions |
| US7366274B2 (en) * | 2005-08-30 | 2008-04-29 | Chi Mei El Corporation | Bidirectional shift register |
| US8654056B2 (en) | 2007-07-17 | 2014-02-18 | Nlt Technologies, Ltd. | Semiconductor circuit and display apparatus employing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4391107B2 (ja) | 2009-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019111528A1 (ja) | 固体撮像装置、固体撮像装置の制御方法およびコンピュータプログラム | |
| JP3512152B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US20120324714A1 (en) | Solid-state imaging device and camera system | |
| JPH06113215A (ja) | 固体撮像装置 | |
| JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| US8421892B2 (en) | Solid-state imaging device and imaging apparatus | |
| US7298405B2 (en) | Image sensing apparatus having photoelectric conversion elements and a scanning circuit | |
| JP2006311374A (ja) | 固体撮像装置及びその駆動方法 | |
| TWI462579B (zh) | 固態攝像裝置及固態攝像裝置之控制方法 | |
| JP2009296311A (ja) | 半導体装置および固体撮像装置 | |
| JP4391107B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
| CN101309350A (zh) | 固态成像装置和照相机 | |
| JP4283014B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
| JP6317622B2 (ja) | 固体撮像装置 | |
| JP2000152087A (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US20040201762A1 (en) | Solid-state imaging apparatus | |
| JP2007208685A (ja) | シフトレジスタ回路及びこれを用いた固体撮像装置 | |
| JP4230259B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
| JP2007003553A (ja) | エリアフォトセンサ付きマトリクス表示装置 | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| JP4534727B2 (ja) | 固体撮像装置 | |
| JP4387684B2 (ja) | 固体撮像装置、その駆動方法及びカメラ | |
| KR100619551B1 (ko) | 고체 촬상 장치 및 화소 데이터 판독 전압 인가 방법 | |
| JP4310125B2 (ja) | 固体撮像装置、その駆動方法及びカメラ | |
| CN109246369B (zh) | 摄像装置及照相机系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |