JP2004271587A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2004271587A
JP2004271587A JP2003058343A JP2003058343A JP2004271587A JP 2004271587 A JP2004271587 A JP 2004271587A JP 2003058343 A JP2003058343 A JP 2003058343A JP 2003058343 A JP2003058343 A JP 2003058343A JP 2004271587 A JP2004271587 A JP 2004271587A
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
display device
crystal display
wiring capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003058343A
Other languages
English (en)
Inventor
Migaku Ezaki
琢 江▲崎▼
Masayuki Iida
正幸 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003058343A priority Critical patent/JP2004271587A/ja
Publication of JP2004271587A publication Critical patent/JP2004271587A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】液晶表示装置の画像劣化を防止すること。
【解決手段】本発明では、複数の行信号線と複数の列信号線との交差部に表示画素をそれぞれ形成した液晶表示装置において、各行信号線又は各列信号線の配線容量を調整するための配線容量調整手段を有しており、同配線容量調整手段として、液晶パネル上で有効な表示を行う複数個の画素からなる有効表示領域よりも外側に予め形成されているダミー画素を構成する画素コンデンサを用いることにした。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示装置に関するものである。
【0002】
【従来の技術】
従来より液晶表示装置は、各種電子機器の表示手段として広範囲に使用されている。
【0003】
かかる液晶表示装置は、複数の行信号線と複数の列信号線との交差部に表示画素をそれぞれ形成し、複数のうちから選択した行信号線と列信号線との交差部の表示画素を順次駆動することによって、画面全体で画像を表示するようにしていた。
【0004】
その液晶表示装置の具体的な構造について説明すると、図2に示すように、液晶表示装置101は、複数の行信号線102と複数の列信号線103との交差部に駆動トランジスタ104と画素コンデンサ105とから構成した表示画素106をそれぞれ形成するとともに、行信号線102に垂直駆動回路107を接続する一方、列信号線103にビデオ信号入力線108を選択スイッチ109を介して接続し、さらには、選択スイッチ109に水平駆動回路110を接続している(たとえば、特許文献1)。
【0005】
そして、液晶表示装置101は、垂直駆動回路107で複数の行信号線102のうちから1本の行信号線102にのみ駆動制御信号を印加することによって1本の行信号線102に接続された駆動トランジスタ104を駆動するとともに、水平駆動回路110で複数の選択スイッチ109のうちから1個の選択スイッチ109のみを導通状態とすることによって1本の列信号線103にのみビデオ信号入力線108からビデオ信号を入力して、1個の表示画素106を駆動するようにしており、駆動する表示画素106を列方向及び行方向に順に走査することで、1画面の画像を表示するようにしていた。
【0006】
ここで、1本の列信号線103に接続した複数の表示画素106のうち最も外側に位置する表示画素106とそれよりも内側に位置する表示画素106とを比較すると、最も外側に位置する表示画素106は片側にのみ隣接する表示画素106が存在するのに対して、内側に位置する表示画素106は両側に隣接する表示画素106が存在するため、表示画素106の有する寄生容量が異なり、これにより、画像が劣化するおそれがあった。
【0007】
そのため、従来の液晶表示装置101では、列信号線103の端部に擬似的に寄生容量を発生させるためのダミー配線111を形成して、各表示画素106の有する寄生容量をできるだけ等しくするようにしていた。
【0008】
【特許文献1】
特開平11−194370号公報
【0009】
【発明が解決しようとする課題】
ところが、上記した従来の液晶表示装置101にあっては、列信号線103にダミー配線111を形成することで、列信号線103に容量が固定的な擬似コンデンサを接続し、これにより、隣接する表示画素106同士の寄生容量をできるだけ等しくするものであった。
【0010】
そのため、選択スイッチ109などの存在に起因して複数の列信号線103それぞれが有する寄生容量に製造上の個体差が発生している場合には、ダミー配線111による固定容量の擬似コンデンサでは列信号線103同士の寄生容量を等しくすることができず、結果的に画像上に縦筋状のノイズが現出するといった画像劣化が生じるおそれがあった。
【0011】
【課題を解決するための手段】
そこで、請求項1に係る本発明では、複数の行信号線と複数の列信号線との交差部に表示画素をそれぞれ形成した液晶表示装置において、各行信号線又は各列信号線の配線容量を調整するための配線容量調整手段を有することにした。
【0012】
また、請求項2に係る本発明では、前記請求項1に係る本発明において、前記配線容量調整手段は、各行信号線又は各列信号線にコンデンサを接続するとともに、同コンデンサを選択的に使用するように構成することにした。
【0013】
また、請求項3に係る本発明では、前記請求項1又は請求項2に係る本発明において、前記配線容量調整手段は、各行信号線又は各列信号線に複数個のコンデンサを並列接続するとともに、同複数個のコンデンサのうちのいずれかのコンデンサを選択して使用するように構成することにした。
【0014】
また、請求項4に係る本発明では、前記請求項1〜請求項3のいずれかに記載の本発明において、前記複数個のコンデンサは、それぞれ異なる容量とした。
【0015】
また、請求項5に係る本発明では、前記請求項2〜請求項4のいずれかに記載の本発明において、前記コンデンサとして、液晶パネル上で有効な表示を行う複数個の画素からなる有効表示領域よりも外側に予め形成されているダミー画素を構成する画素コンデンサを用いることにした。
【0016】
【発明の実施の形態】
本発明に係る液晶表示装置は、複数の行信号線と複数の列信号線との交差部に表示画素をそれぞれ形成している。
【0017】
しかも、液晶表示装置は、各行信号線又は各列信号線に各行信号線又は各列信号線の配線容量を調整するための配線容量調整手段を設けている。
【0018】
かかる配線容量調整手段は、各行信号線又は各列信号線に複数個のコンデンサを並列接続するとともに、同複数個のコンデンサのうちのいずれかのコンデンサを選択して使用するように構成している。
【0019】
特に、コンデンサとしては、液晶パネル上で有効な表示を行う複数個の画素からなる有効表示領域よりも外側に予め形成されているダミー画素を構成する画素コンデンサを用いている。
【0020】
このように、液晶表示装置に配線容量調整手段を設けることによって、製造時に行信号線又は列信号線の配線容量に個体差が生じていても、配線容量調整手段によって調整することで配線容量の個体差を解消することができる。
【0021】
そして、各行信号線又は各列信号線の配線容量の個体差を無くすことで、行信号線又は列信号線の配線容量に起因する液晶表示装置での画像の劣化を未然に防止することができる。
【0022】
特に、配線容量調整手段を、各行信号線又は各列信号線にコンデンサを接続するとともに、同コンデンサを選択的に使用するように構成した場合には、配線容量調整手段の構造を簡単なものとすることができ、配線容量調整手段を負荷したことによる消費電力の増加や回路規模の増大を可及的に小さくすることができる。
【0023】
また、配線容量調整手段を、各行信号線又は各列信号線に複数個のコンデンサを並列接続するとともに、同複数個のコンデンサのうちのいずれかのコンデンサを選択して使用するように構成した場合には、複数個のコンデンサを適宜組合わせて使用することができ、配線容量の調整範囲を増大することができる。
【0024】
また、複数個のコンデンサをそれぞれ異なる容量とした場合には、配線容量の調整範囲をより一層増大することができる。
【0025】
また、コンデンサとして、液晶パネル上で有効な表示を行う複数個の画素からなる有効表示領域よりも外側に予め形成されているダミー画素を構成する画素コンデンサを用いた場合には、配線容量を調整するために専用のコンデンサを別個独立して形成する必要がなくなり、製造コストの増大を防止することができる。
【0026】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【0027】
本発明に係る液晶表示装置1は、図1に示すように、複数の行信号線2と複数の列信号線3との交差部に表示画素4をそれぞれ形成しており、このようにマトリクス状に配置された複数個の表示画素4によって液晶パネル上で有効な画像の表示を行うための有効表示領域5を形成している。
【0028】
各表示画素4は、駆動トランジスタ6と画素コンデンサ7とから構成しており、行信号線2に駆動トランジスタ6のゲート端子を接続するとともに、ドレイン端子に列信号線3を接続する一方、ソース端子に画素コンデンサ7の一端を接続し、同画素コンデンサ7の他端を接地している。
【0029】
また、液晶表示装置1は、行信号線2に垂直駆動回路8を接続する一方、列信号線3にビデオ信号入力線9を選択スイッチ10を介して接続し、さらには、選択スイッチ10に水平駆動回路11を接続している。
【0030】
ここで、垂直駆動回路8は、複数の行信号線2のうちから1本の行信号線2にのみ駆動制御信号を印加することによって1本の行信号線2に接続された表示画素4の駆動トランジスタ6を駆動するものである。
【0031】
また、水平駆動回路11は、複数の選択スイッチ10のうちから1個の選択スイッチ10のみを導通状態とすることによって1本の列信号線3にのみビデオ信号入力線9からビデオ信号を入力して、1個の表示画素4を駆動するものである。
【0032】
そして、液晶表示装置1は、垂直駆動回路8と水平駆動回路11とによって駆動する表示画素4を列方向及び行方向に順に走査することで、1画面の画像を表示するようにしている。
【0033】
本発明に係る液晶表示装置1では、液晶パネルの有効表示領域5よりも外側にダミー画素12を上下に2個ずつ予め形成している。
【0034】
各ダミー画素12は、表示画素4と同様に、駆動トランジスタ13と画素コンデンサ14とから構成しており、駆動トランジスタ13のゲート端子に駆動制御信号線15を接続するとともに、ドレイン端子に列信号線3を接続する一方、ソース端子に画素コンデンサ14の一端を接続し、同画素コンデンサ14の他端を接地しており、駆動制御信号線15は、駆動制御回路16に接続されている。
【0035】
ここで、各列信号線3に接続した各ダミー画素12の画素コンデンサ14は、それぞれ異なる容量のものとしている。なお、本液晶表示装置1では、各列信号線3に複数個のダミー画素12を設けているが、各列信号線3に1個のダミー画素12を設けるだけでもよい。
【0036】
そして、駆動制御回路16、駆動制御信号線15、及びダミー画素12は、各列信号線3の配線容量を調整するための配線容量調整手段を構成している。
【0037】
すなわち、駆動制御回路16からの駆動制御信号によって全てのダミー画素12の駆動トランジスタ13を駆動状態(導通状態)とした場合には、列信号線3の配線容量として4個分のダミー画素12の画素コンデンサ14の総和の容量が付加されたことになり、また、駆動制御回路16からの駆動制御信号によって複数個(たとえば、2個)のダミー画素12の駆動トランジスタ13だけを駆動状態(導通状態)とした場合には、列信号線3の配線容量として複数個(2個)分のダミー画素12の画素コンデンサ14の総和の容量が付加されたことになり、さらには、駆動制御回路16からの駆動制御信号によって全てのダミー画素12の駆動トランジスタ13を非駆動状態(非導通状態)とした場合には、列信号線3の配線容量の増大がないことになる。
【0038】
したがって、駆動制御回路16で駆動させるダミー画素12の画素コンデンサ14の個数によって列信号線3の配線容量を調整することができる。
【0039】
このように、液晶表示装置1に配線容量調整手段を設けることによって、製造時に列信号線3の配線容量に個体差が生じていても、配線容量調整手段によって調整することで配線容量の個体差を解消することができるので、列信号線3の配線容量に起因する液晶表示装置1での画像の劣化を未然に防止することができる。
【0040】
特に、本液晶表示装置1の場合のように、列信号線3に選択スイッチ10を接続した場合には、選択スイッチ10が通常一対のnチャネルTFTとpチャネルTFTとで構成され、選択スイッチ10での寄生容量が列信号線3の配線容量として付加されるため、選択スイッチ10の製造時の個体差の影響で列信号線3の配線容量の個体差が大きくなってしまうが、配線容量調整手段としての画素コンデンサ14の容量で列信号線3の配線容量の個体差を小さくすることができ、液晶表示装置1での画像の劣化を防止することができる。
【0041】
すなわち、ビデオ信号入力線9から選択スイッチ10を通過して列信号線3に入力されるビデオ信号の電位をVとし、列信号線3での容量カップリングによる電位変化をΔVとすると、
ΔV=V*Csw/(Csig+Csw)
と表せる。ここで、Cswは選択スイッチ10の寄生容量、Csigは列信号線3の配線容量である。
【0042】
そのため、列信号線3の配線容量を大きくすることで、列信号線3での容量カップリングによるビデオ信号の電位変化(ΔV)を小さくすることができ、これにより、液晶表示装置1での画像の劣化を防止することができる。
【0043】
なお、選択スイッチ10の寄生容量は、選択スイッチ10の動作速度やON抵抗などで決定されてしまい、容量を自由に増大させるができない。一方、ダミー画素12の画素コンデンサ14は、画像を表示するものではないため、容量を自由に変更することができ、また、画素コンデンサ14ごとに異なる容量とすることもできる。
【0044】
本液晶表示装置1では、列信号線3に配線容量調整手段を設けた場合について説明したが、行信号線2に配線容量調整手段を設けてもよく、また、列信号線3と行信号線2の両方ともに配線容量調整手段を設けてもよい。その場合には、配線容量調整手段によって行信号線2の配線容量或いは列信号線3と行信号線2の両方ともの配線容量を調節することができる。
【0045】
また、本液晶表示装置1では、複数個のコンデンサ(4個の画素コンデンサ14)を選択的に使用する場合について説明したが、列信号線3又は/及び行信号線2に1個のコンデンサを接続し、その1個のコンデンサを選択的に使用するようにしてもよい。この場合には、配線容量調整手段の構造を簡単なものとすることができ、配線容量調整手段を負荷したことによる消費電力の増加や回路規模の増大を可及的に小さくすることができる。
【0046】
また、本液晶表示装置1では、複数個のコンデンサの容量をそれぞれ異なる容量としたが、全て同じ容量のものを使用してもよく、また、ダミー画素12の画素コンデンサ14を用いずに専用のコンデンサを別個独立して用いてもよい。
【0047】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【0048】
すなわち、請求項1に係る本発明では、複数の行信号線と複数の列信号線との交差部に表示画素をそれぞれ形成した液晶表示装置において、各行信号線又は各列信号線の配線容量を調整するための配線容量調整手段を有するため、製造時に行信号線又は列信号線の配線容量に個体差が生じていても、配線容量調整手段によって調整することで配線容量の個体差を解消することができ、これにより、行信号線又は列信号線の配線容量に起因する液晶表示装置での画像の劣化を未然に防止することができる。
【0049】
また、請求項2に係る本発明では、配線容量調整手段を、各行信号線又は各列信号線にコンデンサを接続するとともに、同コンデンサを選択的に使用するように構成しているため、配線容量調整手段の構造を簡単なものとすることができ、配線容量調整手段を負荷したことによる消費電力の増加や回路規模の増大を可及的に小さくすることができる。
【0050】
また、請求項3に係る本発明では、配線容量調整手段を、各行信号線又は各列信号線に複数個のコンデンサを並列接続するとともに、同複数個のコンデンサのうちのいずれかのコンデンサを選択して使用するように構成しているため、複数個のコンデンサを適宜組合わせて使用することができ、配線容量の調整範囲を増大することができる。
【0051】
また、請求項4に係る本発明では、複数個のコンデンサをそれぞれ異なる容量としているため、配線容量の調整範囲をより一層増大することができる。
【0052】
また、請求項5に係る本発明では、コンデンサとして、液晶パネル上で有効な表示を行う複数個の画素からなる有効表示領域よりも外側に予め形成されているダミー画素を構成する画素コンデンサを用いているため、配線容量を調整するために専用のコンデンサを別個独立して形成する必要がなくなり、製造コストの増大を防止することができる。
【図面の簡単な説明】
【図1】本発明に係る液晶表示装置を示す回路図。
【図2】従来の液晶表示装置を示す回路図。
【符号の説明】
1 液晶表示装置
2 行信号線
3 列信号線
4 表示画素
5 有効表示領域
6 駆動トランジスタ
7 画素コンデンサ
8 垂直駆動回路
9 ビデオ信号入力線
10 選択スイッチ
11 水平駆動回路
12 ダミー画素
13 駆動トランジスタ
14 画素コンデンサ
15 駆動制御信号線
16 駆動制御回路

Claims (5)

  1. 複数の行信号線と複数の列信号線との交差部に表示画素をそれぞれ形成した液晶表示装置において、
    各行信号線又は各列信号線の配線容量を調整するための配線容量調整手段を有することを特徴とする液晶表示装置。
  2. 前記配線容量調整手段は、各行信号線又は各列信号線にコンデンサを接続するとともに、同コンデンサを選択的に使用するように構成したことを特徴とする請求項1に記載の液晶表示装置。
  3. 前記配線容量調整手段は、各行信号線又は各列信号線に複数個のコンデンサを並列接続するとともに、同複数個のコンデンサのうちのいずれかのコンデンサを選択して使用するように構成したことを特徴とする請求項1又は請求項2に記載の液晶表示装置。
  4. 前記複数個のコンデンサは、それぞれ異なる容量であることを特徴とする請求項3に記載の液晶表示装置。
  5. 前記コンデンサとして、液晶パネル上で有効な表示を行う複数個の画素からなる有効表示領域よりも外側に予め形成されているダミー画素を構成する画素コンデンサを用いたことを特徴とする請求項2〜請求項4のいずれかに記載の液晶表示装置。
JP2003058343A 2003-03-05 2003-03-05 液晶表示装置 Pending JP2004271587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003058343A JP2004271587A (ja) 2003-03-05 2003-03-05 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003058343A JP2004271587A (ja) 2003-03-05 2003-03-05 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2004271587A true JP2004271587A (ja) 2004-09-30

Family

ID=33121472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003058343A Pending JP2004271587A (ja) 2003-03-05 2003-03-05 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2004271587A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026344A1 (fr) * 2006-08-31 2008-03-06 Sharp Kabushiki Kaisha Panneau d'affichage et dispositif d'affichage comportant ledit panneau
CN103268879A (zh) * 2012-12-26 2013-08-28 厦门天马微电子有限公司 一种阵列基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026344A1 (fr) * 2006-08-31 2008-03-06 Sharp Kabushiki Kaisha Panneau d'affichage et dispositif d'affichage comportant ledit panneau
JP4860699B2 (ja) * 2006-08-31 2012-01-25 シャープ株式会社 表示パネルおよびそれを備えた表示装置
US8330691B2 (en) 2006-08-31 2012-12-11 Sharp Kabushiki Kaisha Display panel including dummy pixels and display device having the panel
CN103268879A (zh) * 2012-12-26 2013-08-28 厦门天马微电子有限公司 一种阵列基板

Similar Documents

Publication Publication Date Title
US7839374B2 (en) Liquid crystal display device and method of driving the same
KR101189273B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP6215490B2 (ja) アクティブマトリクス基板及び表示パネル
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
JP5483517B2 (ja) 液晶表示装置
JP5245292B2 (ja) シフトレジスタ回路及び表示装置
JP6515090B2 (ja) 表示装置
KR20080076129A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
WO2016140281A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
US20120229444A1 (en) Display device
US20160334923A1 (en) Touch control and display circuit and touch control and display method of touch screen, and method for controlling touch screen
JP3063670B2 (ja) マトリクス表示装置
US11488561B2 (en) Demultiplexer circuit, array substrate, display panel and device, and driving method
JP2015187672A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
KR101134964B1 (ko) 표시 장치 및 주사선 구동 장치
JP2003202592A (ja) 液晶表示パネル
US6563481B1 (en) Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same
US7102612B2 (en) Power-saving circuits and methods for driving active matrix display elements
JP4022990B2 (ja) アクティブマトリクス型液晶表示装置
JP3367481B2 (ja) 液晶表示装置
JP2004271587A (ja) 液晶表示装置
JP6844041B2 (ja) 共通電圧発生回路及び液晶ディスプレイ
US20090160850A1 (en) Display panel and driving method thereof
JP2003114657A (ja) アクティブマトリクス型表示装置、そのスイッチ部駆動回路、及びその走査線駆動回路、並びにその駆動方法
KR101174630B1 (ko) 액정패널과 이를 구비한 액정표시장치

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040818