JP2004266006A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004266006A JP2004266006A JP2003053174A JP2003053174A JP2004266006A JP 2004266006 A JP2004266006 A JP 2004266006A JP 2003053174 A JP2003053174 A JP 2003053174A JP 2003053174 A JP2003053174 A JP 2003053174A JP 2004266006 A JP2004266006 A JP 2004266006A
- Authority
- JP
- Japan
- Prior art keywords
- region
- floating gate
- shield electrode
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】Pチャネル型EPROMにおいて、プロセス中の電子の注入を減少させ、特性が安定すると同時に製造工程終了時点での紫外線の照射が不要になる半導体記憶装置及びその製造方法を提供しようとするものである。
【解決手段】シリコン基板にチャネル領域11及びチャネル領域11を隔てたソース・ドレイン領域141,142が形成されている。チャネル11上に絶縁膜を介してフローティングゲート13が設けられている。フローティングゲート13の上方を覆いつつ紫外線透過用の領域が確保された所定電位にバイアスされるシールド電極18が設けられている。紫外線消去用の領域は、シールド電極18において設けられるフローティングゲート13の少なくともエッジの一部上を除いたスリット31である。
【選択図】 図3
【解決手段】シリコン基板にチャネル領域11及びチャネル領域11を隔てたソース・ドレイン領域141,142が形成されている。チャネル11上に絶縁膜を介してフローティングゲート13が設けられている。フローティングゲート13の上方を覆いつつ紫外線透過用の領域が確保された所定電位にバイアスされるシールド電極18が設けられている。紫外線消去用の領域は、シールド電極18において設けられるフローティングゲート13の少なくともエッジの一部上を除いたスリット31である。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、特にデータの書き換え頻度の少ない紫外線消去型のPチャネル型EPROM(消去及びプログラム可能メモリ)に着目した半導体記憶装置及びその製造方法に関する。
【0002】
【従来の技術】
メモリ等、半導体集積回路装置内部において、特定不良箇所の救済、置換のための冗長回路、ヒューズ代用、ユーザプログラム部分等、EPROMセルが配備されることがある。このようなEPROMセルは紫外線消去型であることが多い。すなわち、紫外線がフローティングゲートまたはその近傍に吸収されると、しきい値を制御するフローティングゲートに蓄積された電子が十分なエネルギーを持ち、外部に放出される。
【0003】
最近のウェハプロセスでは、真空中のプラズマ放電現象を利用したCVD、スパッタリング、エッチング、アッシング等が多い。これにより、上記EPROMセルのフローティングゲートに対し、プロセス中に電子を注入してしまう現象が起こる。フローティングゲート内に電子を注入するか否かでメモリセルの書き込み状態を保持するEPROMにとって、ウェハプロセス終了時点で電子が注入されてしまっていることは致命的である。
【0004】
【発明が解決しようとする課題】
ウェハプロセス終了時点で電子が注入されてしまっている場合、その電子を放出するために、上述したように紫外線を用いる。しかし、最上層保護膜にはシリコン窒化膜が使用されている場合が多い。シリコン窒化膜は紫外線の透過率が低く、容易には放出できない。紫外線照射時間を長くして電子の放出を促すしかなく、効率が悪い。
【0005】
本発明は上記のような事情を考慮してなされたもので、Pチャネル型EPROMにおいて、プロセス中の電子の注入を減少させ、特性が安定すると同時に製造工程終了時点での紫外線照射が不要になる半導体記憶装置及びその製造方法を提供しようとするものである。
【0006】
【課題を解決するための手段】
本発明に係る半導体記憶装置は、紫外線消去型のプログラム可能なメモリセルに関し、半導体基板上に形成されたチャネル領域及びチャネル領域を隔てたソース・ドレイン領域と、前記チャネル上に絶縁膜を介して設けられるフローティングゲートと、前記フローティングゲートの上方を覆い所定電位にバイアスされるシールド電極と、を具備したことを特徴とする。
【0007】
上記本発明に係る半導体記憶装置によれば、フローティングゲートは、上方を覆うシールド電極によってプラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。また、ゲート−ソース間容量がシールド電極のない場合と比べて増加する。このため、より多くの電子をフローティングゲート内に保持できるようになり、保持特性が向上する。
【0008】
なお、上記本発明に係る半導体記憶装置において、次のような特徴構成を少なくとも一つ含むことが好ましい。
前記シールド電極は前記フローティングゲートへの紫外線透過用の領域が確保されており、前記紫外線透過用の領域は、前記シールド電極において設けられる前記フローティングゲートの少なくともエッジの一部上を除いたスリットであることを特徴とする。
前記シールド電極は前記フローティングゲートへの紫外線透過用の領域が確保されており、前記紫外線透過用の領域は、前記フローティングゲートの側部近傍で前記シールド電極の覆いを除いた領域であることを特徴とする。
前記シールド電極は、少なくとも前記ソース領域側と前記半導体基板側のいずれかと同電位になるように接続部を有することを特徴とする。
前記シールド電極は、次層の配線層を利用したことを特徴とする。
前記シールド電極は、不純物をドープしたポリシリコンを利用したことを特徴とする。
前記シールド電極は、高融点金属膜を含むことを特徴とする。
【0009】
本発明に係る半導体記憶装置の製造方法は、紫外線消去型のプログラム可能なメモリセルの作製に関し、半導体基板上のチャネル領域にゲート絶縁膜を介してフローティングゲートを形成する工程と、前記フローティングゲートの領域をマスクとして前記チャネル領域を隔てたソース・ドレイン領域を形成する工程と、前記フローティングゲートを覆う絶縁膜を形成する工程と、前記絶縁膜に対し少なくとも前記ソース・ドレイン領域へのコンタクト開孔部を形成する工程と、前記絶縁膜を覆い前記コンタクト開孔部を埋める配線層を形成する工程と、前記配線層のパターニングに伴い少なくとも前記フローティングゲートの上方を所定領域覆い、かつ所定電位にバイアスされるようシールド電極を形成する工程と、を具備したことを特徴とする。
【0010】
上記本発明に係る半導体記憶装置の製造方法によれば、フローティングゲートは、所定電位にバイアスされるようにしたシールド電極の形成によって、以降に実施されるプラズマ処理において電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。
なお好ましくは、前記コンタクト開孔部の形成では前記シールド電極と接続される前記半導体基板側へのコンタクト開孔を形成する工程が含まれることを特徴とする。
【0011】
本発明に係る半導体記憶装置の製造方法は、紫外線消去型のプログラム可能なメモリセルの作製に関し、半導体基板上のチャネル領域にゲート絶縁膜を介してフローティングゲートを形成する工程と、前記フローティングゲートの領域をマスクとして前記チャネル領域を隔てたソース・ドレイン領域を形成する工程と、前記フローティングゲートを覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に少なくとも前記フローティングゲートの上方を覆う不純物ドープのポリシリコン層を形成する工程と、前記ポリシリコン層を少なくとも前記フローティングゲートの上方を所定領域覆うシールド電極としてパターニングする工程と、前記シールド電極を覆う第2の絶縁膜を形成する工程と、前記第1または第2の絶縁膜に対し少なくとも前記ソース・ドレイン領域及び前記シールド電極へのコンタクト開孔部を形成する工程と、前記第2の絶縁膜を覆い前記コンタクト開孔部を埋める配線層を形成する工程と、前記配線層のパターニングに伴い少なくとも前記シールド電極が少なくとも前記ソース領域側と前記半導体基板側のいずれかと同電位になるように接続部を形成する工程と、を具備したことを特徴とする。
【0012】
上記本発明に係る半導体記憶装置の製造方法によれば、フローティングゲートは、コンタクト開孔部の形成、ソース領域側と半導体基板側のいずれかと同電位になるようにしたシールド電極の形成によって、プラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。
また、前記ポリシリコン層は前記シールド電極としてシリサイド化する工程を具備することを特徴とする。これにより、導電性の向上に寄与する。
【0013】
【発明の実施の形態】
図1(a),(b)は、それぞれ本発明の第1実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。N型のシリコン基板またはN型ウェル基板に、チャネル領域11を隔てたP型のソース・ドレイン領域(P+)141,142が形成されている。チャネル11上にゲート絶縁膜12を介してフローティングゲート13が設けられている。フローティングゲート13の上方を覆うシールド電極18が設けられている。ここでのシールド電極18はソース・ドレインの配線層18S,18Dの形成と共に作られる。シールド電極18は層間の絶縁膜16に形成された所定の開孔部17を介してソース領域141側に導通するよう接続されると共に基板に導通するよう高濃度N型領域(N+)15に接続されている。
【0014】
上記構成に関しその製造方法を説明する。N型のシリコン基板またはN型ウェル基板における所定のチャネル領域11上にゲート絶縁膜12を介してフローティングゲート13を形成する。フローティングゲート13のパターニングは例えばプラズマを伴う異方性エッチングを含む。このとき、フローティングゲート13は、まだ完全に絶縁物で覆われる状態にはなく、プラズマに晒されても自然放電が作用すると考えられ、プロセス書き込みの問題はない。次に、フローティングゲート13の領域をマスクとしてチャネル領域11を隔てたソース・ドレイン領域141,142を形成する。ソース・ドレイン領域141,142は所定のイオン注入法によりB(ボロン)等P型の不純物が導入される(P+)。次に、高濃度N型領域(N+)15を形成する。すなわち、N+の形成予定領域以外をマスクしてイオン注入法によりP(リン)またはAs(ヒ素)等N型の不純物が導入される。次に、フローティングゲート13を覆う層間の絶縁膜16を形成する。絶縁膜16は常圧CVDや減圧CVD法等のプラズマを伴わない形成方法が望ましい。次に、絶縁膜16に対しリソグラフィ工程、エッチング工程を経てソース・ドレイン領域141,142、N型領域(N+)15へのそれぞれ所定のコンタクト開孔部17を形成する。次に、絶縁膜16を覆いコンタクト開孔部17を埋める配線層(18)を形成する。配線層(18)は例えばバリアメタルの被覆を伴うアルミニウム合金配線とする。配線層(18)は所定のリソグラフィ工程、エッチング工程を経てパターニングされ、ソース・ドレインの配線層18S,18Dを形成する。その際、少なくともフローティングゲート13の上方を所定領域覆うようにしシールド電極18を形成する。
【0015】
上記第1実施形態及び方法によれば、フローティングゲート13は、上方を覆うシールド電極18によって、少なくとも配線層(18)のパターニング時に伴うプラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制され、特性が安定する。また、シールド電極18のない場合と比べてゲート−ソース間容量が増加する。このため、より多くの電子をフローティングゲート13内に保持できるようになり、保持特性が向上する。
なお、シールド電極18はソース領域141と同電位であれば、必ずしも基板(またはNウェル)と接続されていなくてもよい。すなわち、シールド電極18の接続領域として高濃度N型領域(N+)15の存在は必須ではない。また、高濃度N型領域(N+)15を設けるにしても、上記構成のようにソース領域141に隣接して配置しなくてもよい。セルが複数配されるユニット単位で各シールド電極18が所定部に設けられた高濃度N型領域(N+)15と接続されることも考えられる。また、シールド電極18の形状は、フローティングゲート13への紫外線照射領域を考慮したその他の構成が考えられる。
このような実施形態の構成、方法によって、製造工程終了時点での紫外線照射(改めてのデータ初期化)が不要になる。仮に、必要とした場合でも極短時間の照射で済むようになる。
【0016】
図2(a),(b)は、それぞれ本発明の第2実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。前記第1実施形態と同様の箇所には図1(a),(b)と同一の符号を付してある。シールド電極18の形状を、より紫外線照射領域を考慮した構成に変えてある。すなわち、シールド電極18は、フローティングゲート13の片方のエッジ部上方を除くように覆っている。これにより、フローティングゲート13への紫外線透過用の領域21が確保されている。その他の構成は前記第1実施形態と同様である。また、その製造方法もシールド電極18のパターニングを変更すれば達成できる。上記第1実施形態で述べた効果が得られると共に紫外線照射領域の確保が可能である。
【0017】
図3(a),(b)は、それぞれ本発明の第3実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。前記第1実施形態と同様の箇所には図1(a),(b)と同一の符号を付してある。シールド電極18の形状を、より紫外線照射領域を考慮した構成に変えてある。すなわち、シールド電極18は、フローティングゲート13の片方のエッジ部上方にスリット31を設けている。これにより、フローティングゲート13への紫外線透過用の領域が確保されている。その他の構成は前記第1実施形態と同様である。また、その製造方法もシールド電極18のパターニングを変更すれば達成できる。上記第1実施形態で述べた効果が得られると共に紫外線照射領域の確保が可能である。
【0018】
図4(a),(b)は、それぞれ本発明の第4実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。前記第1実施形態と同様の箇所には図1(a),(b)と同一の符号を付してある。シールド電極18の形状を、より紫外線照射領域を考慮した構成に変えてある。すなわち、シールド電極18はフローティングゲート13の上方に、くし状のスリット41を設けている。これにより、フローティングゲート13への紫外線透過用の領域が確保されている。その他の構成は前記第1実施形態と同様である。また、その製造方法もシールド電極18のパターニングを変更すれば達成できる。上記第1実施形態で述べた効果が得られると共に紫外線照射領域の確保が可能である。
【0019】
図5(a),(b)は、それぞれ本発明の第5実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。N型のシリコン基板またはN型ウェル基板に、チャネル領域51を隔てたP型のソース・ドレイン領域(P+)541,542が形成されている。チャネル51上にゲート絶縁膜52を介してフローティングゲート53が設けられている。フローティングゲート53の上方を覆うシールド電極57が設けられている。ここでのシールド電極57は不純物をドープしたポリシリコン層で構成される。シールド電極57は層間の絶縁膜56,58間に形成されている。シールド電極57は絶縁膜58に形成された所定の開孔部59を介して配線層60によってソース領域541側に導通するよう接続されると共に基板に導通するよう高濃度N型領域(N+)55に接続されている。
【0020】
上記構成に関しその製造方法を説明する。N型のシリコン基板またはN型ウェル基板における所定のチャネル領域51上にゲート絶縁膜52を介してフローティングゲート53を形成する。フローティングゲート53のパターニングは例えばプラズマを伴う異方性エッチングを含む。フローティングゲート53の領域をマスクとしてチャネル領域51を隔てたソース・ドレイン領域541,542を形成する。ソース・ドレイン領域541,542は所定のイオン注入法によりB(ボロン)等P型の不純物が導入される(P+)。次に、高濃度N型領域(N+)55を形成する。すなわち、N+の形成予定領域以外をマスクしてイオン注入法によりP(リン)またはAs(ヒ素)等N型の不純物が導入される。次に、フローティングゲート53を覆う層間の絶縁膜56を形成する。絶縁膜56は常圧CVDや減圧CVD法等のプラズマを伴わない形成方法が望ましい。次に、絶縁膜56を覆う不純物をドープしたポリシリコン層(57)を形成しリソグラフィ工程、エッチング工程を経てパターニングする(シールド電極57)。次に、層間の絶縁膜58を形成し、この絶縁膜58に対しリソグラフィ工程、エッチング工程を経てソース・ドレイン領域141,142、N型領域(N+)15、シールド電極57へのそれぞれ所定のコンタクト開孔部59を形成する。次に、絶縁膜58を覆いコンタクト開孔部59を埋める配線層60を形成する。配線層60は例えばバリアメタルの被覆を伴うアルミニウム合金配線とする。配線層60は所定のリソグラフィ工程、エッチング工程を経てパターニングされ、ソース・ドレインの配線層60S,60Dを形成する。その際、配線層60Sはシールド電極57及びN型領域(N+)55と接続されるようにする。
【0021】
上記第5実施形態及び方法によれば、フローティングゲート53は、上方を覆うシールド電極57によって、少なくとも配線層60のパターニング時に伴うプラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。また、シールド電極57のない場合と比べてゲート−ソース間容量が増加する。このため、より多くの電子をフローティングゲート53内に保持できるようになり、保持特性が向上する。
【0022】
なお、シールド電極57はソース領域541と同電位であれば、必ずしも基板(またはNウェル)と接続されていなくてもよい。すなわち、シールド電極57の接続領域として高濃度N型領域(N+)55の存在は必須ではない。また、高濃度N型領域(N+)55を設けるにしても、上記構成のようにソース領域541に隣接して配置しなくてもよい。セルが複数配されるユニット単位で各シールド電極57が所定部に設けられた高濃度N型領域(N+)55と接続されることも考えられる。また、シールド電極57の材料はポリシリコン層の他、高融点金属を用いることも考えられる。例えば、シールド電極57となるポリシリコン層をシリサイド化する工程を加える。
このような実施形態の構成、方法によって、製造工程終了時点での紫外線照射(改めてのデータ初期化)が不要になる。仮に、必要とした場合でも極短時間の照射で済むようになる。
【0023】
図6(a),(b)は、それぞれ本発明の第6実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。前記第5実施形態と同様の箇所には図5(a),(b)と同一の符号を付してある。シールド電極57の形状を、より紫外線照射領域を考慮した構成に変えてある。すなわち、シールド電極57は、フローティングゲート53の片方のエッジ部上方を除くように覆っている。これにより、フローティングゲート53への紫外線透過用の領域61が確保されている。その他の構成は前記第5実施形態と同様である。また、その製造方法もシールド電極57のパターニングを変更すれば達成できる。上記第5実施形態で述べた効果が得られると共に紫外線照射領域の確保が可能である。フローティングゲート53への紫外線照射領域を考慮した構成はその他様々考えられる。
【0024】
以上説明したように、本発明によれば、少なくともフローティングゲート上方が所定電位にバイアスされるシールド電極により覆われ、フローティングゲートは、プラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。この結果、Pチャネル型EPROMにおいて、プロセス中の電子の注入を減少させ、特性が安定すると同時に製造工程終了時点での紫外線照射の不要化が期待できる半導体記憶装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】第1実施形態に係るPチャネル型EPROMのセル構造の各図。
【図2】第2実施形態に係るPチャネル型EPROMのセル構造の各図。
【図3】第3実施形態に係るPチャネル型EPROMのセル構造の各図。
【図4】第4実施形態に係るPチャネル型EPROMのセル構造の各図。
【図5】第5実施形態に係るPチャネル型EPROMのセル構造の各図。
【図6】第6実施形態に係るPチャネル型EPROMのセル構造の各図。
【符号の説明】
11,51…チャネル領域、12,52…ゲート絶縁膜、13,53…フローティングゲート、141,142,541,542…ソース・ドレイン領域、15,55…高濃度N型領域(N+)、16,56,58…絶縁膜、17,59…開孔部、18,57…シールド電極(または配線層)、21,61…紫外線透過用の領域、31,41…スリット、60…配線層。
【発明の属する技術分野】
本発明は、特にデータの書き換え頻度の少ない紫外線消去型のPチャネル型EPROM(消去及びプログラム可能メモリ)に着目した半導体記憶装置及びその製造方法に関する。
【0002】
【従来の技術】
メモリ等、半導体集積回路装置内部において、特定不良箇所の救済、置換のための冗長回路、ヒューズ代用、ユーザプログラム部分等、EPROMセルが配備されることがある。このようなEPROMセルは紫外線消去型であることが多い。すなわち、紫外線がフローティングゲートまたはその近傍に吸収されると、しきい値を制御するフローティングゲートに蓄積された電子が十分なエネルギーを持ち、外部に放出される。
【0003】
最近のウェハプロセスでは、真空中のプラズマ放電現象を利用したCVD、スパッタリング、エッチング、アッシング等が多い。これにより、上記EPROMセルのフローティングゲートに対し、プロセス中に電子を注入してしまう現象が起こる。フローティングゲート内に電子を注入するか否かでメモリセルの書き込み状態を保持するEPROMにとって、ウェハプロセス終了時点で電子が注入されてしまっていることは致命的である。
【0004】
【発明が解決しようとする課題】
ウェハプロセス終了時点で電子が注入されてしまっている場合、その電子を放出するために、上述したように紫外線を用いる。しかし、最上層保護膜にはシリコン窒化膜が使用されている場合が多い。シリコン窒化膜は紫外線の透過率が低く、容易には放出できない。紫外線照射時間を長くして電子の放出を促すしかなく、効率が悪い。
【0005】
本発明は上記のような事情を考慮してなされたもので、Pチャネル型EPROMにおいて、プロセス中の電子の注入を減少させ、特性が安定すると同時に製造工程終了時点での紫外線照射が不要になる半導体記憶装置及びその製造方法を提供しようとするものである。
【0006】
【課題を解決するための手段】
本発明に係る半導体記憶装置は、紫外線消去型のプログラム可能なメモリセルに関し、半導体基板上に形成されたチャネル領域及びチャネル領域を隔てたソース・ドレイン領域と、前記チャネル上に絶縁膜を介して設けられるフローティングゲートと、前記フローティングゲートの上方を覆い所定電位にバイアスされるシールド電極と、を具備したことを特徴とする。
【0007】
上記本発明に係る半導体記憶装置によれば、フローティングゲートは、上方を覆うシールド電極によってプラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。また、ゲート−ソース間容量がシールド電極のない場合と比べて増加する。このため、より多くの電子をフローティングゲート内に保持できるようになり、保持特性が向上する。
【0008】
なお、上記本発明に係る半導体記憶装置において、次のような特徴構成を少なくとも一つ含むことが好ましい。
前記シールド電極は前記フローティングゲートへの紫外線透過用の領域が確保されており、前記紫外線透過用の領域は、前記シールド電極において設けられる前記フローティングゲートの少なくともエッジの一部上を除いたスリットであることを特徴とする。
前記シールド電極は前記フローティングゲートへの紫外線透過用の領域が確保されており、前記紫外線透過用の領域は、前記フローティングゲートの側部近傍で前記シールド電極の覆いを除いた領域であることを特徴とする。
前記シールド電極は、少なくとも前記ソース領域側と前記半導体基板側のいずれかと同電位になるように接続部を有することを特徴とする。
前記シールド電極は、次層の配線層を利用したことを特徴とする。
前記シールド電極は、不純物をドープしたポリシリコンを利用したことを特徴とする。
前記シールド電極は、高融点金属膜を含むことを特徴とする。
【0009】
本発明に係る半導体記憶装置の製造方法は、紫外線消去型のプログラム可能なメモリセルの作製に関し、半導体基板上のチャネル領域にゲート絶縁膜を介してフローティングゲートを形成する工程と、前記フローティングゲートの領域をマスクとして前記チャネル領域を隔てたソース・ドレイン領域を形成する工程と、前記フローティングゲートを覆う絶縁膜を形成する工程と、前記絶縁膜に対し少なくとも前記ソース・ドレイン領域へのコンタクト開孔部を形成する工程と、前記絶縁膜を覆い前記コンタクト開孔部を埋める配線層を形成する工程と、前記配線層のパターニングに伴い少なくとも前記フローティングゲートの上方を所定領域覆い、かつ所定電位にバイアスされるようシールド電極を形成する工程と、を具備したことを特徴とする。
【0010】
上記本発明に係る半導体記憶装置の製造方法によれば、フローティングゲートは、所定電位にバイアスされるようにしたシールド電極の形成によって、以降に実施されるプラズマ処理において電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。
なお好ましくは、前記コンタクト開孔部の形成では前記シールド電極と接続される前記半導体基板側へのコンタクト開孔を形成する工程が含まれることを特徴とする。
【0011】
本発明に係る半導体記憶装置の製造方法は、紫外線消去型のプログラム可能なメモリセルの作製に関し、半導体基板上のチャネル領域にゲート絶縁膜を介してフローティングゲートを形成する工程と、前記フローティングゲートの領域をマスクとして前記チャネル領域を隔てたソース・ドレイン領域を形成する工程と、前記フローティングゲートを覆う第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に少なくとも前記フローティングゲートの上方を覆う不純物ドープのポリシリコン層を形成する工程と、前記ポリシリコン層を少なくとも前記フローティングゲートの上方を所定領域覆うシールド電極としてパターニングする工程と、前記シールド電極を覆う第2の絶縁膜を形成する工程と、前記第1または第2の絶縁膜に対し少なくとも前記ソース・ドレイン領域及び前記シールド電極へのコンタクト開孔部を形成する工程と、前記第2の絶縁膜を覆い前記コンタクト開孔部を埋める配線層を形成する工程と、前記配線層のパターニングに伴い少なくとも前記シールド電極が少なくとも前記ソース領域側と前記半導体基板側のいずれかと同電位になるように接続部を形成する工程と、を具備したことを特徴とする。
【0012】
上記本発明に係る半導体記憶装置の製造方法によれば、フローティングゲートは、コンタクト開孔部の形成、ソース領域側と半導体基板側のいずれかと同電位になるようにしたシールド電極の形成によって、プラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。
また、前記ポリシリコン層は前記シールド電極としてシリサイド化する工程を具備することを特徴とする。これにより、導電性の向上に寄与する。
【0013】
【発明の実施の形態】
図1(a),(b)は、それぞれ本発明の第1実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。N型のシリコン基板またはN型ウェル基板に、チャネル領域11を隔てたP型のソース・ドレイン領域(P+)141,142が形成されている。チャネル11上にゲート絶縁膜12を介してフローティングゲート13が設けられている。フローティングゲート13の上方を覆うシールド電極18が設けられている。ここでのシールド電極18はソース・ドレインの配線層18S,18Dの形成と共に作られる。シールド電極18は層間の絶縁膜16に形成された所定の開孔部17を介してソース領域141側に導通するよう接続されると共に基板に導通するよう高濃度N型領域(N+)15に接続されている。
【0014】
上記構成に関しその製造方法を説明する。N型のシリコン基板またはN型ウェル基板における所定のチャネル領域11上にゲート絶縁膜12を介してフローティングゲート13を形成する。フローティングゲート13のパターニングは例えばプラズマを伴う異方性エッチングを含む。このとき、フローティングゲート13は、まだ完全に絶縁物で覆われる状態にはなく、プラズマに晒されても自然放電が作用すると考えられ、プロセス書き込みの問題はない。次に、フローティングゲート13の領域をマスクとしてチャネル領域11を隔てたソース・ドレイン領域141,142を形成する。ソース・ドレイン領域141,142は所定のイオン注入法によりB(ボロン)等P型の不純物が導入される(P+)。次に、高濃度N型領域(N+)15を形成する。すなわち、N+の形成予定領域以外をマスクしてイオン注入法によりP(リン)またはAs(ヒ素)等N型の不純物が導入される。次に、フローティングゲート13を覆う層間の絶縁膜16を形成する。絶縁膜16は常圧CVDや減圧CVD法等のプラズマを伴わない形成方法が望ましい。次に、絶縁膜16に対しリソグラフィ工程、エッチング工程を経てソース・ドレイン領域141,142、N型領域(N+)15へのそれぞれ所定のコンタクト開孔部17を形成する。次に、絶縁膜16を覆いコンタクト開孔部17を埋める配線層(18)を形成する。配線層(18)は例えばバリアメタルの被覆を伴うアルミニウム合金配線とする。配線層(18)は所定のリソグラフィ工程、エッチング工程を経てパターニングされ、ソース・ドレインの配線層18S,18Dを形成する。その際、少なくともフローティングゲート13の上方を所定領域覆うようにしシールド電極18を形成する。
【0015】
上記第1実施形態及び方法によれば、フローティングゲート13は、上方を覆うシールド電極18によって、少なくとも配線層(18)のパターニング時に伴うプラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制され、特性が安定する。また、シールド電極18のない場合と比べてゲート−ソース間容量が増加する。このため、より多くの電子をフローティングゲート13内に保持できるようになり、保持特性が向上する。
なお、シールド電極18はソース領域141と同電位であれば、必ずしも基板(またはNウェル)と接続されていなくてもよい。すなわち、シールド電極18の接続領域として高濃度N型領域(N+)15の存在は必須ではない。また、高濃度N型領域(N+)15を設けるにしても、上記構成のようにソース領域141に隣接して配置しなくてもよい。セルが複数配されるユニット単位で各シールド電極18が所定部に設けられた高濃度N型領域(N+)15と接続されることも考えられる。また、シールド電極18の形状は、フローティングゲート13への紫外線照射領域を考慮したその他の構成が考えられる。
このような実施形態の構成、方法によって、製造工程終了時点での紫外線照射(改めてのデータ初期化)が不要になる。仮に、必要とした場合でも極短時間の照射で済むようになる。
【0016】
図2(a),(b)は、それぞれ本発明の第2実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。前記第1実施形態と同様の箇所には図1(a),(b)と同一の符号を付してある。シールド電極18の形状を、より紫外線照射領域を考慮した構成に変えてある。すなわち、シールド電極18は、フローティングゲート13の片方のエッジ部上方を除くように覆っている。これにより、フローティングゲート13への紫外線透過用の領域21が確保されている。その他の構成は前記第1実施形態と同様である。また、その製造方法もシールド電極18のパターニングを変更すれば達成できる。上記第1実施形態で述べた効果が得られると共に紫外線照射領域の確保が可能である。
【0017】
図3(a),(b)は、それぞれ本発明の第3実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。前記第1実施形態と同様の箇所には図1(a),(b)と同一の符号を付してある。シールド電極18の形状を、より紫外線照射領域を考慮した構成に変えてある。すなわち、シールド電極18は、フローティングゲート13の片方のエッジ部上方にスリット31を設けている。これにより、フローティングゲート13への紫外線透過用の領域が確保されている。その他の構成は前記第1実施形態と同様である。また、その製造方法もシールド電極18のパターニングを変更すれば達成できる。上記第1実施形態で述べた効果が得られると共に紫外線照射領域の確保が可能である。
【0018】
図4(a),(b)は、それぞれ本発明の第4実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。前記第1実施形態と同様の箇所には図1(a),(b)と同一の符号を付してある。シールド電極18の形状を、より紫外線照射領域を考慮した構成に変えてある。すなわち、シールド電極18はフローティングゲート13の上方に、くし状のスリット41を設けている。これにより、フローティングゲート13への紫外線透過用の領域が確保されている。その他の構成は前記第1実施形態と同様である。また、その製造方法もシールド電極18のパターニングを変更すれば達成できる。上記第1実施形態で述べた効果が得られると共に紫外線照射領域の確保が可能である。
【0019】
図5(a),(b)は、それぞれ本発明の第5実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。N型のシリコン基板またはN型ウェル基板に、チャネル領域51を隔てたP型のソース・ドレイン領域(P+)541,542が形成されている。チャネル51上にゲート絶縁膜52を介してフローティングゲート53が設けられている。フローティングゲート53の上方を覆うシールド電極57が設けられている。ここでのシールド電極57は不純物をドープしたポリシリコン層で構成される。シールド電極57は層間の絶縁膜56,58間に形成されている。シールド電極57は絶縁膜58に形成された所定の開孔部59を介して配線層60によってソース領域541側に導通するよう接続されると共に基板に導通するよう高濃度N型領域(N+)55に接続されている。
【0020】
上記構成に関しその製造方法を説明する。N型のシリコン基板またはN型ウェル基板における所定のチャネル領域51上にゲート絶縁膜52を介してフローティングゲート53を形成する。フローティングゲート53のパターニングは例えばプラズマを伴う異方性エッチングを含む。フローティングゲート53の領域をマスクとしてチャネル領域51を隔てたソース・ドレイン領域541,542を形成する。ソース・ドレイン領域541,542は所定のイオン注入法によりB(ボロン)等P型の不純物が導入される(P+)。次に、高濃度N型領域(N+)55を形成する。すなわち、N+の形成予定領域以外をマスクしてイオン注入法によりP(リン)またはAs(ヒ素)等N型の不純物が導入される。次に、フローティングゲート53を覆う層間の絶縁膜56を形成する。絶縁膜56は常圧CVDや減圧CVD法等のプラズマを伴わない形成方法が望ましい。次に、絶縁膜56を覆う不純物をドープしたポリシリコン層(57)を形成しリソグラフィ工程、エッチング工程を経てパターニングする(シールド電極57)。次に、層間の絶縁膜58を形成し、この絶縁膜58に対しリソグラフィ工程、エッチング工程を経てソース・ドレイン領域141,142、N型領域(N+)15、シールド電極57へのそれぞれ所定のコンタクト開孔部59を形成する。次に、絶縁膜58を覆いコンタクト開孔部59を埋める配線層60を形成する。配線層60は例えばバリアメタルの被覆を伴うアルミニウム合金配線とする。配線層60は所定のリソグラフィ工程、エッチング工程を経てパターニングされ、ソース・ドレインの配線層60S,60Dを形成する。その際、配線層60Sはシールド電極57及びN型領域(N+)55と接続されるようにする。
【0021】
上記第5実施形態及び方法によれば、フローティングゲート53は、上方を覆うシールド電極57によって、少なくとも配線層60のパターニング時に伴うプラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。また、シールド電極57のない場合と比べてゲート−ソース間容量が増加する。このため、より多くの電子をフローティングゲート53内に保持できるようになり、保持特性が向上する。
【0022】
なお、シールド電極57はソース領域541と同電位であれば、必ずしも基板(またはNウェル)と接続されていなくてもよい。すなわち、シールド電極57の接続領域として高濃度N型領域(N+)55の存在は必須ではない。また、高濃度N型領域(N+)55を設けるにしても、上記構成のようにソース領域541に隣接して配置しなくてもよい。セルが複数配されるユニット単位で各シールド電極57が所定部に設けられた高濃度N型領域(N+)55と接続されることも考えられる。また、シールド電極57の材料はポリシリコン層の他、高融点金属を用いることも考えられる。例えば、シールド電極57となるポリシリコン層をシリサイド化する工程を加える。
このような実施形態の構成、方法によって、製造工程終了時点での紫外線照射(改めてのデータ初期化)が不要になる。仮に、必要とした場合でも極短時間の照射で済むようになる。
【0023】
図6(a),(b)は、それぞれ本発明の第6実施形態に係るPチャネル型のEPROMのセル構造を示す平面図及び断面図である。前記第5実施形態と同様の箇所には図5(a),(b)と同一の符号を付してある。シールド電極57の形状を、より紫外線照射領域を考慮した構成に変えてある。すなわち、シールド電極57は、フローティングゲート53の片方のエッジ部上方を除くように覆っている。これにより、フローティングゲート53への紫外線透過用の領域61が確保されている。その他の構成は前記第5実施形態と同様である。また、その製造方法もシールド電極57のパターニングを変更すれば達成できる。上記第5実施形態で述べた効果が得られると共に紫外線照射領域の確保が可能である。フローティングゲート53への紫外線照射領域を考慮した構成はその他様々考えられる。
【0024】
以上説明したように、本発明によれば、少なくともフローティングゲート上方が所定電位にバイアスされるシールド電極により覆われ、フローティングゲートは、プラズマ処理での電子の注入が大幅に低減される。これにより、プロセス書き込みは抑制される。この結果、Pチャネル型EPROMにおいて、プロセス中の電子の注入を減少させ、特性が安定すると同時に製造工程終了時点での紫外線照射の不要化が期待できる半導体記憶装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】第1実施形態に係るPチャネル型EPROMのセル構造の各図。
【図2】第2実施形態に係るPチャネル型EPROMのセル構造の各図。
【図3】第3実施形態に係るPチャネル型EPROMのセル構造の各図。
【図4】第4実施形態に係るPチャネル型EPROMのセル構造の各図。
【図5】第5実施形態に係るPチャネル型EPROMのセル構造の各図。
【図6】第6実施形態に係るPチャネル型EPROMのセル構造の各図。
【符号の説明】
11,51…チャネル領域、12,52…ゲート絶縁膜、13,53…フローティングゲート、141,142,541,542…ソース・ドレイン領域、15,55…高濃度N型領域(N+)、16,56,58…絶縁膜、17,59…開孔部、18,57…シールド電極(または配線層)、21,61…紫外線透過用の領域、31,41…スリット、60…配線層。
Claims (11)
- 紫外線消去型のプログラム可能なメモリセルに関し、
半導体基板上に形成されたチャネル領域及びチャネル領域を隔てたソース・ドレイン領域と、
前記チャネル上に絶縁膜を介して設けられるフローティングゲートと、
前記フローティングゲートの上方を覆い所定電位にバイアスされるシールド電極と、
を具備したことを特徴とする半導体記憶装置。 - 前記シールド電極は前記フローティングゲートへの紫外線透過用の領域が確保されており、前記紫外線透過用の領域は、前記シールド電極において設けられる前記フローティングゲートの少なくともエッジの一部上を除いたスリットであることを特徴とする請求項1記載の半導体記憶装置。
- 前記シールド電極は前記フローティングゲートへの紫外線透過用の領域が確保されており、前記紫外線透過用の領域は、前記フローティングゲートの側部近傍で前記シールド電極の覆いを除いた領域であることを特徴とする請求項1記載の半導体記憶装置。
- 前記シールド電極は、少なくとも前記ソース領域側と前記半導体基板側のいずれかと同電位になるように接続部を有することを特徴とする請求項1〜3いずれか一つに記載の半導体記憶装置。
- 前記シールド電極は、次層の配線層を利用したことを特徴とする請求項1〜4いずれか一つに記載の半導体記憶装置。
- 前記シールド電極は、不純物をドープしたポリシリコンを利用したことを特徴とする請求項1〜4いずれか一つに記載の半導体記憶装置。
- 前記シールド電極は、高融点金属膜を含むことを特徴とする請求項1〜4いずれか一つに記載の半導体記憶装置。
- 紫外線消去型のプログラム可能なメモリセルの作製に関し、半導体基板上のチャネル領域にゲート絶縁膜を介してフローティングゲートを形成する工程と、
前記フローティングゲートの領域をマスクとして前記チャネル領域を隔てたソース・ドレイン領域を形成する工程と、
前記フローティングゲートを覆う絶縁膜を形成する工程と、
前記絶縁膜に対し少なくとも前記ソース・ドレイン領域へのコンタクト開孔部を形成する工程と、
前記絶縁膜を覆い前記コンタクト開孔部を埋める配線層を形成する工程と、
前記配線層のパターニングに伴い少なくとも前記フローティングゲートの上方を所定領域覆い、かつ所定電位にバイアスされるようシールド電極を形成する工程と、
を具備したことを特徴とする半導体記憶装置の製造方法。 - 前記コンタクト開孔部の形成では前記シールド電極と接続される前記半導体基板側へのコンタクト開孔を形成する工程が含まれることを特徴とする請求項8記載の半導体記憶装置の製造方法。
- 紫外線消去型のプログラム可能なメモリセルの作製に関し、
半導体基板上のチャネル領域にゲート絶縁膜を介してフローティングゲートを形成する工程と、
前記フローティングゲートの領域をマスクとして前記チャネル領域を隔てたソース・ドレイン領域を形成する工程と、
前記フローティングゲートを覆う第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に少なくとも前記フローティングゲートの上方を覆う不純物ドープのポリシリコン層を形成する工程と、
前記ポリシリコン層を少なくとも前記フローティングゲートの上方を所定領域覆うシールド電極としてパターニングする工程と、
前記シールド電極を覆う第2の絶縁膜を形成する工程と、
前記第1または第2の絶縁膜に対し少なくとも前記ソース・ドレイン領域及び前記シールド電極へのコンタクト開孔部を形成する工程と、
前記第2の絶縁膜を覆い前記コンタクト開孔部を埋める配線層を形成する工程と、
前記配線層のパターニングに伴い少なくとも前記シールド電極が少なくとも前記ソース領域側と前記半導体基板側のいずれかと同電位になるように接続部を形成する工程と、
を具備したことを特徴とする半導体記憶装置の製造方法。 - 前記ポリシリコン層は前記シールド電極としてシリサイド化する工程を具備することを特徴とする請求項8〜10いずれか一つに記載の半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053174A JP2004266006A (ja) | 2003-02-28 | 2003-02-28 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053174A JP2004266006A (ja) | 2003-02-28 | 2003-02-28 | 半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004266006A true JP2004266006A (ja) | 2004-09-24 |
Family
ID=33117857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003053174A Withdrawn JP2004266006A (ja) | 2003-02-28 | 2003-02-28 | 半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004266006A (ja) |
-
2003
- 2003-02-28 JP JP2003053174A patent/JP2004266006A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3606596B2 (ja) | 集積デバイスの製造方法 | |
JP2007281514A (ja) | セルフアラインソース工程を用いる不揮発性メモリ装置の製造方法 | |
JP4663836B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
JPH10163427A (ja) | 半導体装置およびその製造方法 | |
JP2003243545A (ja) | メモリ・デバイスの保護層とそのための方法 | |
KR100286731B1 (ko) | 플래시메모리제조방법 | |
KR20010014742A (ko) | 반도체장치 및 그 제조방법 | |
JPH04348072A (ja) | 不揮発性半導体記憶装置の製造方法 | |
US5497345A (en) | Nonvolatile EPROM, EEPROM of flash-EEPROM memory with tunnel oxide protection | |
JP2000106423A (ja) | 不揮発性メモリ装置の製造方法 | |
US20060281255A1 (en) | Method for forming a sealed storage non-volative multiple-bit memory cell | |
US8026552B2 (en) | Protection element and fabrication method for the same | |
US7419876B2 (en) | Method for manufacturing non-volatile memory devices integrated in a semiconductor substrate | |
US6611031B2 (en) | Semiconductor device and method for its manufacture | |
JP2004266006A (ja) | 半導体記憶装置及びその製造方法 | |
JPH05304154A (ja) | 半導体装置 | |
JPH08306922A (ja) | 半導体メモリ素子のポリシリコンゲートとその製造方法 | |
JP4255142B2 (ja) | 半導体装置 | |
US6458659B1 (en) | Method of fabricating non-volatile memory devices integrated in a semiconductor substrate and organized into memory matrices | |
US7564056B2 (en) | Method for manufacturing a semiconductor device | |
KR20150004634A (ko) | 반도체 소자의 안티퓨즈 어레이 및 그 동작 방법 | |
KR100575613B1 (ko) | 반도체장치의 게이트산화막 손상방지방법 | |
JP2019212667A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100475033B1 (ko) | 불휘발성 메모리소자 제조방법 | |
KR101001445B1 (ko) | 반도체 소자의 이온 주입 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |