JP2004259273A - 集積回路の動作モードを選択する方法および装置 - Google Patents

集積回路の動作モードを選択する方法および装置 Download PDF

Info

Publication number
JP2004259273A
JP2004259273A JP2004046083A JP2004046083A JP2004259273A JP 2004259273 A JP2004259273 A JP 2004259273A JP 2004046083 A JP2004046083 A JP 2004046083A JP 2004046083 A JP2004046083 A JP 2004046083A JP 2004259273 A JP2004259273 A JP 2004259273A
Authority
JP
Japan
Prior art keywords
memory
symbol
integrated circuit
cur
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004046083A
Other languages
English (en)
Inventor
Yannick Teglia
テグリア ヤニック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of JP2004259273A publication Critical patent/JP2004259273A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】決定的にロックすることができ、ヒューズまたは同様の問題を提示する逆ヒューズを含まない集積回路の動作モードを選択するためのデバイス、および、その製造方法を提供する。
【解決手段】製造後にプログラミングに先立って初期内容を提示する、プログラム可能な不揮発メモリと、メモリの初期内容を表す第1の記号を記憶するための手段と、メモリの現在の内容を表す第2の記号を計算するための手段、および、第1と第2の記号との間の差を評価するため、および、差が所定の閾値より大きい時に動作モード選択信号を非活性化するための手段を含む集積回路の動作モードを選択するためのデバイス。
【選択図】図2

Description

本発明は、集積回路の動作モードをいくつかのモードの中から選択することに関し、詳細には、所定の動作モードを確実に禁止または選択することに関する。
従来の集積回路は全ての回路機能へのアクセスを可能にする予約モード、および、限られた数の回路機能にアクセスを可能にするユーザ・モードを含む。このようなデバイスは、例えば回路を起動させるために最初に予約モードで使用され、回路の試験および回路内の機密情報の記憶を可能にする。続いて、選択用デバイスは、回路がユーザ・モードでのみ開始できるようにロックすることができ、それによって、記憶された機密情報を読み取る、あるいは修正することができない。
図1は、例えばスマート・カードに対応し、機能ブロック4(FUNCT)を含む安全な応用例のために意図された集積回路2(IC)の概略を示す。ブロック4は選択デバイス6(SELECT)の入力端子に制御信号COMを送り、デバイス6の出力端子から選択信号SELを受け取る。デバイス6は電源電圧Vddとデバイス6の出力端子との間に接続されるヒューズ7を含み、その溶融は活性信号COMの受領によって制御される。入出力アクセス8によってブロック4に接続される回路2の環境は図示しない。
ブロック4は、活性信号SELを受け取る場合、すなわち、ヒューズ7が溶融していない限り、予約モードで動作し、そうでなければ、ユーザ・モードで動作するように構成される。均等なシステムは、機能を不活性にするために回路を閉じる逆ヒューズも使用することができる。信号COMは、オペレータがその活性化を制御しない限り不活性である。最初に、すなわち、回路の製造後、ヒューズ7は溶融しておらず、ブロック4は予約モードで動作する。オペレータはアクセス8を介してブロック4を試験し、プログラムすることができる。ブロック4の試験およびプログラムミングが完了した後で、オペレータは、ヒューズ7を溶融し、ユーザ・モードを確実に選択させるために、ブロック4を制御し、デバイス6の入力端子に活性信号COMを送る。
ヒューズ7は、ユーザに、信号SELのキー入力によって予約モードを再活性化することを禁止するように集積回路内で構成される。残念ながら、このようなヒューズは、ある条件下で、溶融した後に再び形成することがある。したがって、ヒューズによって実施される信号SELの状態のプログラミングの不揮発特性は失われる。
さらに、ヒューズの溶融を制御することは大きな電力を必要とし、このことは、ブロック4またはデバイス6が電源要素を含むことを必要とする。このような要素は回路のサイズおよび電力消費量を増大させる。
さらに、集積回路内にヒューズを形成することは、例えばトンネル酸化物の堆積のステップなどある種の製造工程を必要とし、それらは、例えば強磁性メモリを備える集積回路の工程など、全ての集積回路製造工程において利用可能というわけではない。したがって、図1にあるものなどの動作モード選択デバイスを設けた強磁性メモリを備える回路を形成することは、現在、可能ではない。
本発明の目的は、確実にロックすることができ、ヒューズまたは同様の問題を提示する逆ヒューズを含まない集積回路の動作モードを選択するためのデバイスを提供することである。
本発明の他の目的は、占有する表面積が少ないデバイスを提供することである。
本発明の他の目的は、電力消費量が少ないデバイスを提供することである。
本発明はそのような選択デバイスを含む集積回路およびそのような回路を製造するための方法も目的とする。
また、本発明は集積回路の動作モードを選択するための方法を目的とする。
これらおよび他の目的を達成するために、本発明は
製造後にプログラミングに先立って初期内容を提示する、プログラム可能な不揮発メモリと、
メモリの初期内容を表す第1の記号を記憶する手段と、
メモリの現在の内容を表す第2の記号を計算する手段と、
第1と第2の記号との間の差を評価するための、および、差が所定の閾値より大きい時に動作モード選択信号を非活性化するための手段とを含む集積回路の動作モードを選択するためのデバイスを提供する。
本発明の実施形態によれば、メモリは、それぞれが複数の値のいずれか1つを取れるサブ領域に分割され、
第1の記号は、前記サブ領域における複数の値それぞれのいくつかの初期の発生を含み、および、
第2の記号は、前記サブ領域における複数の値それぞれのいくつかの現在の発生を含む。
本発明の実施形態によれば、第1と第2の記号との間の差を評価するための手段は、第1と第2との記号における複数の値それぞれについて、それぞれ発生数の間の差を計算し、差の絶対値を合計する。
本発明は、動作モード選択信号が活性である限りは第1のモードで、そうでなければ第2のモードで動作する選択デバイスを含む集積回路も提供する。
本発明の実施形態によれば、選択デバイスのメモリの少なくとも一部は、第1の動作モードで書込むことのみができるメモリまたはメモリ領域である。
本発明の実施形態によれば、第2の記号は回路に電源が入れられる毎に計算される。
本発明は、製造後にプログラム可能な不揮発メモリを含む集積回路の動作モードを選択するための方法であって、
集積回路を製造した時点で、プログラミングに先立って、記憶手段内のメモリの初期の内容を表す第1の記号を記憶するステップと、
集積回路の製造後、メモリの現在の内容を表す第2の記号を制御可能に計算し、第1と第2の記号との間の差を評価し、差が所定の閾値より大きい時に動作モード選択信号を非活性化するステップとを含む方法も提供する。
本発明の前述の目的、特徴、および、利点は添付の図面と関連して特定の実施形態の以下の非限定的な説明において詳細に説明する。
同じ要素は異なる図面においても同じ参照番号で指定されている。本発明の理解に必要な要素のみを示す。
図2は、入出力アクセス8によって(図示しない)環境に接続される機能ブロック4(FUNCT)を有する集積回路9(IC)の概略を示す。ブロック4は、書込みバス(WR)によって本発明の特徴による選択デバイス10(SELECT)に接続され、デバイス10から信号SELを受け取る。本発明の実施形態によれば、デバイス10は、製造後にプログラム可能な、例えばFeRAM型の不揮発性メモリ12(NVMEM)を含み、書込みバス11を受け取る。メモリ12はROMではない。ROM14などの記憶手段は、メモリ12の製造後いかなるプログラミングにも先立って、メモリ12の初期の内容を表す第1の信号INITを記憶する。メモリ12の初期の内容が評価される方法は以下に説明する。計算手段16(PROC)は、メモリ12から読出し、メモリ12の現在の内容を表す第2の信号CURを発生するように制御可能に構成される。制御手段18(COM)は記号INITおよびCURを、この2つの記号間の差を計算するために受け取り、差が所定の閾値より小さい限り活性であり、そうでなければ不活性である信号SELを発生するように構成される。
ブロック4は、既に説明したように、もしこれが活性信号SELを受け取れば、予約モードで、また、そうでなければユーザ・モードで動作する。メモリ12への書込みが発生しない限り、記号CURは実質的に記号INITに等しく、信号SELは活性である。したがって、ブロック4は、最初、予約モードで動作する。ユーザ・モードを選択するために、オペレータは所定の値をメモリ12に書込むためにブロック4を制御できる。所定の値は、記号CURが記号INITとは(所定の許容誤差で)異なるように、かつ、制御手段18が信号SELを非活性化するように選択される。例えば、計算手段16は、図示しない手段によって発生される電源を入れる信号PWONを受領した時点での回路9の電源を入れる毎の時点において、記号CURを計算するために制御することができる。
好ましくは、ブロック4は、予約モード以外でのメモリ12へのいかなる書込みも禁止する。それによって、ユーザ・モードに入った後で、記号CURを修正するためにメモリ12に不正に書込み、予約モードに戻ることが不可能になる。したがって、ユーザ・モードの選択は決定的になる。
したがって、本発明はヒューズまたは逆ヒューズを含まない確実にロック可能な集積回路の動作モードを選択するためのデバイスを提供する。
本発明の他の利点は、不揮発性プログラマブル・メモリ、特に強磁性メモリの製造を可能にするいかなる技術においても、そのようなデバイスを形成できることである。
本発明の他の長所は、そのようなデバイスが、可能なヒューズを溶融するための電源要素を必要としないことである。
本発明は、不揮発性プログラマブル・メモリが機能ブロックから分離された実施形態に関して説明された。しかし、実際的な理由のために、選択デバイスのプログラマブル・メモリは機能ブロックのプログラマブル・メモリの予約された領域であってもよい。好ましくは、選択ブロックのプログラマブル・メモリは、予約モードにおいて独占的に接触/利用が可能な機密のソフトウェアまたはデータを記憶することを意図された機能ブロックのプログラマブル・メモリの領域であってもよい。
図3に関連して説明する代替の実施形態によれば、選択デバイスは機能ブロックのプログラマブル・メモリ全体の内容に相当する記号INITおよびCURの比較も行う。
図3において、集積回路19(IC)は機能ブロック4’(FUNCT)を含む。ブロック4’は、(図示しない)環境に入出力アクセス8によって、また、製造後にプログラム可能な不揮発性メモリ22(NVMEM)に書込み/読出しバス(WR/RD)によって接続されるマイクロプロセッサ20(μP)を含む。前述のブロック4と実質的に同じ動作を有するブロック4’は、選択デバイス24から信号SELを受け取る。この代替によれば、デバイス24は図2の同様のデバイス10、読出し専用メモリ14、計算手段16、および、制御手段18を含む。しかし、ROM14は、製造後に、かつ、いかなるプログラミングにも先立って、メモリ22の初期の内容を表す記号INITを記憶し、計算手段16はメモリ22の現在の内容を表す記号CURを制御可能に計算するためにバスWR/RDに接続される。
メモリ22に書込みが発生しない限り、記号CURは記号INITに実質的に等しく、記号SELは活性であり、ブロック4は予約モードで動作する。メモリ22へのいかなる書込みも、次に電源を入れる際に、記号INITとは異なる記号CURを生じる。続いて、制御手段18は信号SELを非活性化し、ブロック4は予約モードでは最早動作できなくなる。
既に見たように、メモリ22は予約モードにおいてのみ接触/利用が可能な領域を含むことができる。さらに、記号が計算される基礎となる内容の拡大されたサイズは、記号INITに近い記号CURを発生する可能性の高いそのような内容の不正な書込みを特に困難にする。
選択デバイスは、別個の計算手段16および制御手段18を含むように示した。代替として、計算手段16および制御手段18は、マイクロプロセッサ、例えば図3のマイクロプロセッサ20の手段によってソフトウェアの形態で実施することができる。
図4は、製造後にプログラム可能なメモリ12または22の初期の内容、および、図2または3のデバイスのROM14の対応する内容の例を示す。図の例において、メモリ12は、それぞれが0と15との間の範囲にある16個の値の1つを取ることができる128個の4ビットの領域またはデータワードに分割されている。記号INITは、16個の値の集合であり、そのそれぞれは最初に0から15の16個の値の1つを有するメモリ12のワードの数にそれぞれ対応する。図の例において、2つのデータワードは初期値1を有し、6つのデータワードは初期値2を有し、3つのデータワードは初期値14を有し、他の117個のデータワードは初期値0を有する。記号INITは、以下の数の集合をROM14に最も低い階数から最も高い階数に記憶する。すなわち、117、2、6、0、0、0、0、0、0、0、0、0、0、0、3、0である。実際には、メモリ12は、別のサイズを有し、それぞれが複数の異なる値を取ることができる異なる数のワードを含むことができる。ROM14は、好ましくは異なるワードの値があるだけ多くの数を含む記号INITを記憶することを選択される。ROM14に記憶される各数は、メモリ12のワードの数に等しい最大値を有する。
記号CURは記号INITと同様である。図の例において、記号CURは16個の数の集合であり、そのそれぞれは0から15の16個の値の1つを有するメモリ12の現在のワードの数に相当する。記号CURを計算するために、計算手段16はメモリ12の各ワードの値を読出し、値のそれぞれの発生数を計数する。本発明の実施形態によれば、制御手段18は、2つの記号の同じ階数の数を除算すること、および、異なる除算の絶対値を加算することによって記号INITとCURとの間の差を計算する。当業者の能力の範囲内である計算手段16および制御手段18の構造は説明しない。
本発明による記号INITおよびCURの削減されたサイズは、ROM14のサイズがメモリ12のサイズに関して削減されるようになっている。同様に、記号CURを計算するための手段16および記号を処理するための制御手段18は、比較的単純な構造および削減されたサイズを有することができる。その結果、選択デバイス10または24は削減されたチップ表面積を取り、これは本発明の追加の長所である。
記号の特定のタイプ、および、記号間の差を測定するための特定の手段は説明したが、本発明は、いかなる均等な記号および記号の差の測定にも容易に適合する。例えば、選択デバイスの削減されたサイズのプログラマブル・メモリの場合、記号はメモリの実際の内容に等しくてもよい。
メモリ12の初期の内容は、メモリ12のサイズおよび構造などの様々なパラメータ、ならびに、その製造工程の進歩によって決定される。メモリ12が製造される前にメモリの初期内容が何になるかを予測することは困難である。その一方で、ROM14内の記号INITの記憶は、所謂ROMプログラミング工程の中で金属化マスクの手段によって従来は実施される。したがって、デバイスの製造中にメモリ12の初期内容を測定するために本発明を実施することが好ましい。
本発明は、製造後に、同じウェハ上に(同じ方法で)製造されたいくつかの同一の不揮発性プログラマブル・メモリが同じ初期内容を有することを利用する。
したがって、本発明の特徴によれば、(後に破壊されることを意図された)所謂特性決定バッチは、好ましくは、不揮発性メモリの初期内容を統計的に決定するために使用される。したがって、記号INITが決定され、同じ工程によって製造された(完成品の一部となることを意図された)所謂生産バッチのROMに記憶される。
実際には、同じバッチの各メモリ12の初期内容は、例えば予測されない製造の変動のために、参照メモリに対して測定された内容とは僅かに異なる。したがって、制御手段18の閾値は、好ましくは、そのような差が信号SELの非活性化を引き起こさないように、メモリ12のサイズ、構造、および、製造工程に従って選択される。
参照メモリに対する1回または少数回の測定におけるウェハの回路のプログラマブル・メモリの初期値の評価は迅速であり、回路を損傷する可能性が低く、これは本発明の追加の長所である。
当然、本発明には、当業者に容易に発想される様々な代替、変形形態、改良がある可能性が高い。特に、多数の動作モードを提供することができる。したがって、予約モードは複数の予約サブ・モードに分割することができる。例として、各予約サブ・モードは、初期内容の記号により近い、または、それからより離れた現在の内容の記号に相当してもよく、現在の内容の記号が初期内容の記号により近くなるにつれ、より大きなユーザの権利を許諾する。さらに、ユーザ・モードはいくつかの動作サブ・モードに分割することができ、それの選択はソフトウェアまたは特定のピンの活性化によって従来のように制御することができる。
さらに、現在の内容の記号は、回路の電源が入れられる時に、周期的に計算することができる。
さらに、本発明は均等な動作を有するいかなる機能ブロック構造にも容易に適合する。
さらに、いくつかのメモリまたはメモリ領域の初期内容の複数の記号を、いくつかのメモリまたはメモリ領域の対応する複数の現在の内容の記号と比較する選択デバイスを設けることができる。図2および3の実施形態の組み合わせも当業者の能力の範囲内である。
本発明によるデバイスのプログラマブル・メモリが、予約モードのみで接触/利用が可能であり、かつ、予約モードを出るために所定の値が書込まれメモリまたはメモリ領域である場合、所定の値はいかなる適切な方法でも選択される。例として、初期内容に基づいてこの値を計算すること、および、それを回路内に記憶することが可能である。
当業者は、機能ブロックのプログラマブル・メモリの恒久的に接触/利用が可能な部分を使用してのみ、本発明をデバイスに容易に適合する。
最後に、機能ブロックは、信号SELが活性である電源の入れられる毎に行われる認証試験などの追加の保安レベルを実施することができる。
このような代替、変形形態、および、改良は本開示の一部であることを意図され、本発明の精神および範囲内であることを意図される。したがって、上述の説明は例の方法のみにより、限定することは意図されない。本発明は冒頭の特許請求の範囲において規定されるように、および、その均等物にのみ限定される。
既に説明した、従来の動作モード選択デバイスを設けた集積回路を示す概略図である。 本発明の実施形態による動作モード選択デバイスを設けた集積回路を示す概略図である。 本発明の代替となる実施形態による動作モード選択デバイスを設けた集積回路を示す概略図である。 本発明によるデバイスの実施形態のプログラム可能なメモリおよびROMの構造の例を示す概略図である。
符号の説明
2 集積回路
4、4’ ブロック
6、10、24 選択デバイス
7 ヒューズ
9、19 集積回路
10 デバイス
11 書込みバス
12、22 メモリ
14 ROM
16 計算手段
18 制御手段
20 マイクロプロセッサ
COM 制御信号
Vdd 電源電圧
SEL 選択信号
INIT 第1の信号
CUR 第2の信号
WR/RD バス

Claims (7)

  1. 集積回路の動作モードを選択するためのデバイス(10;24)であって、
    製造後にプログラミングに先立って初期内容を有する、プログラム可能な不揮発メモリ(12;22)と、
    前記メモリ(12;22)の初期内容を表す第1の記号(INIT)を記憶する手段(14)と、
    前記メモリ(12;22)の現在の内容を表す第2の記号(CUR)を計算する手段(16)と、
    前記記号(INIT、CUR)間の差を評価するための、および、前記差が所定の閾値より大きい時に動作モード選択信号(SEL)を非活性化する手段(18)とを含む選択デバイス。
  2. 前記メモリ(12;22)は、それぞれが複数の値のいずれか1つを取れるサブ領域に分割され、
    前記第1の記号(INIT)は前記サブ領域内における複数の値それぞれの初期発生数を含み、
    前記第2の記号(CUR)は前記サブ領域内における複数の値それぞれの現在の発生数を含む請求項1に記載の選択デバイス。
  3. 前記記号(INIT、CUR)間の前記差を評価するための前記手段(18)は、前記第1および第2の記号内における前記複数の値それぞれについて、それぞれ発生数の差を計算し、前記差の絶対値を合計する請求項2に記載の選択デバイス。
  4. 前記動作モード選択信号(SEL)が活性である限り第1のモードで動作し、そうでなければ第2のモードで動作する請求項1に記載の選択デバイス(12;22)を含む集積回路(9;19)。
  5. 前記選択デバイスの前記メモリの少なくとも一部は、前記第1の動作モードにおいてのみ書込むことができるメモリまたはメモリ領域(12)である請求項4に記載の集積回路。
  6. 前記第2の記号(CUR)は前記回路の電源が入れられる毎に再び計算される請求項4に記載の集積回路。
  7. 製造後にプログラム可能な不揮発メモリ(12;22)を含む集積回路(9;19)の動作モードを選択するための方法であって、
    前記集積回路を製造した時点で、プログラミングに先立って、記憶手段(14)内における前記メモリ(12;22)の初期の内容を表す第1の記号(INIT)を記憶するステップと、
    前記集積回路の製造後、前記メモリ(12;22)の現在の内容を表す第2の記号(CUR)を制御可能に計算し、前記第1と前記第2の記号との間に存在する差を評価し、前記差が所定の閾値より大きい時に動作モード選択信号(SEL)を非活性化するステップとを含む方法。
JP2004046083A 2003-02-24 2004-02-23 集積回路の動作モードを選択する方法および装置 Withdrawn JP2004259273A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0302227 2003-02-24

Publications (1)

Publication Number Publication Date
JP2004259273A true JP2004259273A (ja) 2004-09-16

Family

ID=32865168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004046083A Withdrawn JP2004259273A (ja) 2003-02-24 2004-02-23 集積回路の動作モードを選択する方法および装置

Country Status (4)

Country Link
US (1) US7325181B2 (ja)
EP (1) EP1467313B1 (ja)
JP (1) JP2004259273A (ja)
DE (1) DE602004020414D1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875949A1 (fr) * 2004-09-28 2006-03-31 St Microelectronics Sa Verrouillage d'un circuit integre
US8863230B1 (en) * 2006-06-09 2014-10-14 Xilinx, Inc. Methods of authenticating a programmable integrated circuit in combination with a non-volatile memory device
US7987358B1 (en) * 2006-06-09 2011-07-26 Xilinx, Inc. Methods of authenticating a user design in a programmable integrated circuit
US9497099B2 (en) * 2013-12-16 2016-11-15 Artesyn Embedded Computing, Inc. Voting architecture for safety and mission critical systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521853A (en) * 1982-06-30 1985-06-04 Texas Instruments Incorporated Secure microprocessor/microcomputer with secured memory
FR2600795B1 (fr) * 1986-06-27 1990-11-09 Eurotechnique Sa Procede de gestion d'un circuit electronique et circuit mettant en oeuvre un tel procede
FR2666671B1 (fr) * 1990-09-12 1994-08-05 Gemplus Card Int Procede de gestion d'un programme d'application charge dans un support a microcircuit.
JPH06236447A (ja) * 1993-02-09 1994-08-23 Mitsubishi Electric Corp Icカード用マイクロコンピュータ
DE19711478A1 (de) * 1997-03-19 1998-10-01 Siemens Ag Integrierte Schaltung und Verfahren zum Testen der integrierten Schaltung
US6282522B1 (en) * 1997-04-30 2001-08-28 Visa International Service Association Internet payment system using smart card
US7050892B1 (en) * 1999-12-21 2006-05-23 Spx Corporation Diagnostic tool security key
US20020047049A1 (en) 2000-09-13 2002-04-25 David Perron Authentication device with self-personalization capabilities
US20020144121A1 (en) * 2001-03-30 2002-10-03 Ellison Carl M. Checking file integrity using signature generated in isolated execution
JP4488354B2 (ja) * 2002-09-16 2010-06-23 テレフオンアクチーボラゲット エル エム エリクソン(パブル) 電子機器へのデータのローディング方法

Also Published As

Publication number Publication date
US20040168072A1 (en) 2004-08-26
EP1467313B1 (fr) 2009-04-08
DE602004020414D1 (de) 2009-05-20
US7325181B2 (en) 2008-01-29
EP1467313A1 (fr) 2004-10-13

Similar Documents

Publication Publication Date Title
US5826007A (en) Memory data protection circuit
EP1173805B1 (en) Method and apparatus for controlling available capabilities of a device
US7603248B2 (en) Testing circuit and testing method for semiconductor device and semiconductor chip
KR100232670B1 (ko) 멀티프로그램 실행제어장치
US5991849A (en) Rewriting protection of a size varying first region of a reprogrammable non-volatile memory
JP2002342164A (ja) 記憶装置及びデータ処理装置並びに記憶部制御方法
JP2006164273A (ja) 保安ブート装置及び方法
JP2000122931A (ja) デジタル集積回路
CN110020561B (zh) 半导体装置和操作半导体装置的方法
US6836433B2 (en) Rewrite disable control method for determining rewrite enable/disable based on result of majority decision
JP2009054275A (ja) マルチビット及びシングルビット方式でデータを格納するフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステム
JP2000268584A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100971406B1 (ko) 플래시 메모리 컨트롤러를 구성하기 위한 디바이스 및 방법
JP2004259273A (ja) 集積回路の動作モードを選択する方法および装置
CN113557500A (zh) 多模式受保护存储器
US6925569B2 (en) Secured microprocessor comprising a system for allocating rights to libraries
US6304100B1 (en) Programmable semiconductor device providing security of circuit information
US5941987A (en) Reference cell for integrated circuit security
US6693829B2 (en) Testing method for a reading operation in a non volatile memory
JPH07114799A (ja) 半導体記憶装置
JP2002099468A (ja) 書き込み制御回路
US7194570B2 (en) Method and device for selecting the operating mode of an integrated circuit
US20240241994A1 (en) Detection of Short Resets of an Electronic Device
JP2007188383A (ja) マイクロコンピュータ
JP2000250815A (ja) 電子メモリおよびこのようなメモリを備えた電子デバイス

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501