JP2004253685A - Ｅｅｐｒｏｍを形成する方法 - Google Patents
Ｅｅｐｒｏｍを形成する方法 Download PDFInfo
- Publication number
- JP2004253685A JP2004253685A JP2003043844A JP2003043844A JP2004253685A JP 2004253685 A JP2004253685 A JP 2004253685A JP 2003043844 A JP2003043844 A JP 2003043844A JP 2003043844 A JP2003043844 A JP 2003043844A JP 2004253685 A JP2004253685 A JP 2004253685A
- Authority
- JP
- Japan
- Prior art keywords
- doped region
- type
- type doped
- floating gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】リーク電流を発生する従来の技術の欠点を解決するため、新しい構造をもつ不揮発性メモリーセルからなるＥＥＰＲＯＭを形成し、ＭＯＳトランジスターのリーク電流を低める方法を提供する。
【解決手段】Ｎ型ウェル１６において第一Ｐ型ドープ領域１８と、第二Ｐ型ドープ領域２０と、第三Ｐ型ドープ領域２２とを形成し、第一Ｐ型ドープ領域１８と第二Ｐ型ドープ領域２０との間にコントロールゲート２４を形成し、第二Ｐ型ドープ領域２０と該第三Ｐ型ドープ領域２２との間にＰ型フローティングゲート６６を形成する。
【選択図】 図４
【解決手段】Ｎ型ウェル１６において第一Ｐ型ドープ領域１８と、第二Ｐ型ドープ領域２０と、第三Ｐ型ドープ領域２２とを形成し、第一Ｐ型ドープ領域１８と第二Ｐ型ドープ領域２０との間にコントロールゲート２４を形成し、第二Ｐ型ドープ領域２０と該第三Ｐ型ドープ領域２２との間にＰ型フローティングゲート６６を形成する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
この発明はＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ、電気的消去可能ピーロム）を形成する方法に関し、特にリーク電流を低めるＥＥＰＲＯＭを形成する方法に関する。
【０００２】
【従来の技術】
不揮発性メモリーは電源を切っても保存する内容の保持、データの書き換え、高速伝送などの長所があるため、永続データを保存するものとして用いられる。数多くの情報、通信及び消費性電子製品は不揮発性メモリーを必要素子とする。パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話などの小型携帯型電子製品の需要が日増しに増加することより、不揮発性メモリー及びロジック回路を具える埋め込み型チップまたはシステムオンチップ（ＳＯＣ）の需要もそれによって増加しつつある。
【０００３】
不揮発性メモリーは複数の同じ構造をもつ不揮発性メモリーセルにより構成される。説明の便利性を考えるうえ、以下は単一の不揮発性メモリーセルの構造をもって説明する。図１は従来の不揮発性メモリーセル１０の断面図である。不揮発性メモリーセル１０は第一ＰＭＯＳトランジスター１２と、第二ＰＭＯＳトランジスター１４とを含んでなる。第一ＰＭＯＳトランジスター１２と、第二ＰＭＯＳトランジスター１４とはＮ型ウェル１６に形成され、第二ＰＭＯＳトランジスター１４は第一ＰＭＯＳトランジスター１２とともに第二ｐ＋ドープ領域２０を共用する形により第一ＰＭＯＳトランジスター１２に直列接続される。第一ＰＭＯＳトランジスター１２は第一ＰＭＯＳトランジスター１２のドレイン電極とされる第一ｐ＋ドープ領域１８と、第一ｐ＋ドープ領域１８と第二ｐ＋ドープ領域２０との間に設けられるコントロールゲート２４と、ソース電極２０（即ち第二ｐ＋ドープ領域２０）と、コントロールゲート２４とＮ型ウェル１６との間に形成されるコントロールゲート酸化膜３４とを含んでなる。第二ＰＭＯＳトランジスター１４はドレイン電極２０（即ち第二ｐ＋ドープ領域２０）と、第二ＰＭＯＳトランジスター１４のソース電極とされる第三ｐ＋ドープ領域２２と、Ｎ型単層ポリシリコンにより形成されるフローティングゲート２６と、フローティングゲート２６とＮ型ウェル１６との間に形成されるフローティングゲート酸化膜３２とを含んでなる。
【０００４】
図２は従来の不揮発性メモリーセル１０が紫外線を利用してデータを消去する前（即ち熱平衡状態）のエネルギー帯図であり、図３は従来の不揮発性メモリーセル１０が紫外線を利用してデータを消去した後のエネルギー帯図である。そのうちＥｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミ準位、矢印１は電場の方向とそれぞれ示している。図２が示すように、熱平衡状態において、半導体の真空準位は連続状態をもち、フェルミ準位と同一準位にせねばならない。不揮発性メモリーセル１０のデータを消去する場合、紫外線が不揮発性メモリーセル１０に照射され、理論的に本来フローティングゲート２６に保存される自由電子は紫外線により励起され酸化膜３２のエネルギー障壁の制限を超え、酸化膜３２をトンネリングしてフローティングゲート２６を離れ、フローティングゲート２６において電子が存在しないようにさせる。しかし実際に、Ｅ＝−（ｄＶ／ｄｘ）であるため（Ｅは電場、Ｖは電位、ｘは方向とそれぞれ示す）、言い換えれば電場は電位の負勾配であるため、本来フローティングゲート２６に保存される電子が離れる場合、電位Ｖｂｉはフローティングゲート２６―Ｎ型ウェル１６方向と平行する（即ち矢印１が示す方向）電場を発生し、Ｎ型ウェル１６における電子が吸引されやすく酸化膜３２を透過しフローティングゲート２６に流れるようにさせ、進んでリーク電流を発生し、増加されたリーク電流により余分の電力消費をもたらす。また、Ｎ型ウェル１６からフローティングゲート２６に流れる電子は更に第二トランジスター１４のドレイン電極２０とソース電極２２に拡散し、ドレイン電極２０またはソース電極２２とＮ型ウェル１５との接合部に累積し、接合部の降伏電圧の降下をもたらし、デバイスの機能に影響を及ぼす。そのため、いかにその残存の遊離電荷とリーク電流を解決するかは至急かつ重要な課題である。
【０００５】
【発明が解決しようとする課題】
この発明は従来の技術の欠点を解決するため、新しい構造をもつ不揮発性メモリーセルからなるＥＥＰＲＯＭを形成し、ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスターのリーク電流を低める方法を提供することを課題とする。
【０００６】
【課題を解決するための手段】
この発明は以下のステップを含んでなる。Ｎ型ウェルにおいて第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成し、該第一Ｐ型ドープ領域と該第二Ｐ型ドープ領域との間にコントロールゲートを形成し、該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間にＰ型フローティングゲートを形成する。
【０００７】
この発明は更に以下のステップを含んでなる方法を提供する。Ｎ型ウェルにおいて第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成し、該第一Ｐ型ドープ領域と該第二Ｐ型ドープ領域との間にコントロールゲートを形成し、該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間にＮ型フローティングゲートを形成し、該Ｎ型ウェルが該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間におけるドナーイオン濃度を増やす。
【０００８】
【発明の実施の形態】
この発明はリーク電流を低めるＥＥＰＲＯＭを形成する方法を提供するものであり、以下のステップを含んでなる。Ｎ型ウェルにおいて第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成し、該第一Ｐ型ドープ領域と該第二Ｐ型ドープ領域との間にコントロールゲートを形成し、該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間にＰ型フローティングゲートを形成する。更に、この発明は以下のステップを含んでなる方法を提供する。Ｎ型ウェルにおいて第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成し、該第一Ｐ型ドープ領域と該第二Ｐ型ドープ領域との間にコントロールゲートを形成し、該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間にＮ型フローティングゲートを形成し、該Ｎ型ウェルが該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間におけるドナーイオン濃度を増やす。
【０００９】
かかるＥＥＰＲＯＭを形成する方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【００１０】
（第１の実施例）
図４はこの発明の第１の実施例による不揮発性メモリーセル５０の断面図である。不揮発性メモリーセル５０と従来の不揮発性メモリーセル１０との相違はフローティングゲート２６のみにある。従来の不揮発性メモリーセル１０と同じように、不揮発性メモリーセル５０も第一ＰＭＯＳトランジスター１２と第二ＰＭＯＳトランジスター５４とを含んでなる。不揮発性メモリーセル５０を形成するステップは以下の通りである。
【００１１】
（ａ）Ｐ型基板３０においてＮ型ウェル１６を形成する。
【００１２】
（ｂ）Ｎ型ウェル１６において第一Ｐ型ドープ領域１８と、第二Ｐ型ドープ領域２０と、第三Ｐ型ドープ領域２２とを形成する。
【００１３】
（ｃ）Ｎ型ウェル１６においてフローティングゲート酸化膜３２とコントロールゲート酸化膜３４とを形成する。
【００１４】
（ｄ）第一Ｐ型ドープ領域１８と第二Ｐ型ドープ領域２０との間並びにコントロールゲート酸化膜３４の上においてコントロールゲート２４を形成し、コントロールゲート酸化膜３４によりＮ型ウェル１６とコントロールゲート２４を分離する。
【００１５】
（ｅ）第二Ｐ型ドープ領域２０と第三Ｐ型ドープ領域２２との間並びにフローティングゲート酸化膜３２の上においてＰ型フローティングゲート６６を形成し、フローティングゲート酸化膜３２によりＰ型フローティングゲート６６とＮ型ウェル１６とを分離する。
【００１６】
注意すべき点は、第二ＰＭＯＳトランジスター５４のフローティングゲート６６はＰ型導電単層ポリシリコンにより形成され、Ｎ型導電単層ポリシリコンにより形成されるものでないことである。
【００１７】
図２と図５を参照するに、図５はこの発明による不揮発性メモリーセル５０が紫外線を利用してデータを消去した後のエネルギー帯図である。そのうち、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミ準位、Ｖｂｉは内蔵電圧、矢印２は電場の方向とそれぞれ示している。この発明は紫外線を利用してフローティングゲート６６に保存されるデータを消去する。紫外線がフローティングゲート６６に照射された後、フローティングゲート６６における励起される電子は酸化膜３２を透過するが、図５が示すように、フローティングゲート６６はＮ型単層ポリシリコンでなくＰ型単層ポリシリコンを入れ替えられるため、Ｐ型単層ポリシリコンからなるフローティングゲート６６とＮ型ウェル１６との間が熱平衡状態における内蔵電位Ｖｂｉの極性はＮ型単層ポリシリコンからなるフローティングゲート２６とＮ型ウェル１６との内蔵電位と正反対する。前述通りに、Ｅ＝―（ｄＶ／ｄｘ）であり（Ｅは電場、Ｖは電位、ｘは方向とそれぞれ示している）、電場が電位の負勾配であるため、フローティングゲート６６の電場の方向（即ち矢印２が示す方向）は従来のフローティングゲート２６の電場の方向（即ち矢印１が示す方向）と正反対し、電子がＮ型ウェル１６からフローティングゲート６６への流入を抑制し、リーク電流を低める。
【００１８】
図６はこの発明による不揮発性メモリーセル５０と従来の不揮発性メモリーセル１０との消去電流と電圧の対照図である。そのうち横軸は電圧（Ｖ）、縦軸は電流値（μＡ）をそれぞれ示す。図６が示すように、Ｐ型単層ポリシリコンを利用するフローティングゲート６６のリーク電流は従来のＮ型単層ポリシリコンを利用するフローティングゲートのリーク電流より少ないことは明らかである。
【００１９】
（第２の実施例）
図７はこの発明の第２の実施例による不揮発性メモリーセル１００の断面図である。不揮発性メモリーセル１００と従来の不揮発性メモリーセル１０との相違はＮ型ウェル１６のみにある。従来の不揮発性メモリーセル１０と同じように、不揮発性メモリーセル１００も第一ＰＭＯＳトランジスター１２と第二ＰＭＯＳトランジスター１１４とを含んでなる。不揮発性メモリーセル５０を形成するステップは以下の通りである。
【００２０】
（ａ）Ｐ型基板３０においてＮ型ウェル１６を形成する。
【００２１】
（ｂ）Ｎ型ウェル１６において第一Ｐ型ドープ領域１８と、第二Ｐ型ドープ領域２０と、第三Ｐ型ドープ領域２２とを形成する。
【００２２】
（ｃ）多重ドープ方式によりＮ型ウェル１６が第二Ｐ型ドープ領域２０と第三Ｐ型ドープ領域との間におけるドナーイオン濃度を増やし、Ｎ―型ドープ領域１１８を形成する。
【００２３】
（ｄ）第二Ｐ型ドープ領域２０と第三Ｐ型ドープ領域２２との間並びにＮ―型ドープ領域１１８においてフローティングゲート酸化膜３２を形成し、第一Ｐ型ドープ領域１８と第二Ｐ型ドープ領域２０との間並びにＮ型ウェル１６においてコントロールゲート酸化膜３４とを形成する。
【００２４】
（ｅ）コントロールゲート酸化膜３４の上においてコントロールゲート２４を形成し、コントロールゲート酸化膜３４によりＮ型ウェル１６とコントロールゲート２４を分離する。
【００２５】
（ｆ）フローティングゲート酸化膜３２の上においてフローティングゲート２６を形成し、フローティングゲート酸化膜３２によりフローティングゲート２６とＮ型ウェル１６とを分離する。
【００２６】
図７と、図８と図９を参照するに、図８は一般濃度のＮ型ウェル１６を利用する不揮発性メモリーセル１０が紫外線を利用してデータを消去した後のエネルギー帯図であり、図９は第二Ｐ型ドープ領域２０と第三Ｐ型ドープ領域２２との間におけるＮ型ドープ領域１１８のドナーイオン濃度が増やされたＮ型ウェル１６を利用する不揮発性メモリーセル１０が、紫外線を利用してデータを消去した後のエネルギー帯図である。そのうち、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミ準位、Ｖｂｉは内蔵電圧、矢印３と４は電場の方向とそれぞれ示している。この発明は紫外線を利用してフローティングゲート２６に保存されるデータを消去する。図９におけるＮ型ウェル１６が酸化膜３２の付近にあるＮ―型ドープ領域１１８においてより高いドナーイオン濃度をもつため、一般濃度のＮ型ウェル１６と比較して、その内蔵電圧もより小さい方である。Ｅ＝―（ｄＶ／ｄｘ）であるため（Ｅは電場、Ｖは電位、ｘは方向とそれぞれ示している）、高ドープ濃度の酸化膜３２における電場（図９における矢印４）は従来の一般濃度の酸化膜３２（図８における矢印３）より弱く、Ｎ型ウェル１６における電子が電場に吸引されにくく酸化膜３２を透過しフローティングゲート２６へ流れないようにされ、リーク電流の発生は抑制される。
【００２７】
図１０はこの発明による不揮発性メモリーセル１００と従来の不揮発性メモリーセル１０との消去電流と電圧の対照図である。そのうち横軸は電圧（Ｖ）、縦軸は電流値（μＡ）をそれぞれ示す。図１０が示すように、高ドープ濃度を利用するＮ型ウェル１０６のリーク電流は従来の一般濃度を利用するＮ型ウェル１６のリーク電流より少ないことは明らかである。
【００２８】
注意すべき点は、この発明による二種類の方法で形成されるＥＥＰＲＯＭは複数の不揮発性メモリーセル５０、１００からなり、ＥＥＰＲＯＭはワンタイムプログラマブルメモリーであることである。
【００２９】
【発明の効果】
従来の技術と比べ、この発明は従来のＮ型導電単層ポリシリコンフローティングゲートをＰ型導電単層ポリシリコンフローティングゲートに入れ替え、酸化膜電場の方向を変えて従来の技術のと正反対させることによって、Ｎ型ウェルにおける電子が従来の技術と異なってＮ型ウェルからフローティングゲートに流れないようにさせる。この発明によるもう一つの方法は、Ｎ型ウェルにおけるフローティングゲートとソース電極とドレイン電極との間にある領域に、多重ドープ方式で該領域のドープ濃度を増やすことによって、Ｎ型ウェルとフローティングゲートとの間の内蔵電位を有効に低め、Ｎ型ウェルとフローティングゲートとの間の電場を小さくする。以上の二種類の方式によって、紫外線でフローティングゲートに保存されるデータを消去した後、Ｎ型ウェルからフローティングゲートに流れる電子によって発生されるリーク電流を有効に抑制することができる。
【図面の簡単な説明】
【図１】従来の不揮発性メモリーセルの断面図である。
【図２】従来の不揮発性メモリーセル１０が紫外線を利用してデータを消去する前（即ち熱平衡状態）のエネルギー帯図である。
【図３】従来の不揮発性メモリーセル１０が紫外線を利用してデータを消去した後のエネルギー帯図である。
【図４】この発明の第１の実施例による不揮発性メモリーセルの断面図である。
【図５】この発明の第１の実施例による不揮発性メモリーセルが紫外線を利用してデータを消去した後のエネルギー帯図である。
【図６】この発明の第１の実施例による不揮発性メモリーセルと従来の不揮発性メモリーセルとの消去電流と電圧の対照図である。
【図７】この発明の第２の実施例による不揮発性メモリーセルの断面図である。
【図８】従来の一般濃度のＮ型ウェルを利用する不揮発性メモリーセルが紫外線を利用してデータを消去した後のエネルギー帯図である。
【図９】この発明の第２の実施例による不揮発性メモリーセルが紫外線を利用してデータを消去した後のエネルギー帯図である。
【図１０】この発明の第２の実施例による不揮発性メモリーセルと従来の不揮発性メモリーセルとの消去電流と電圧の対照図である。
【符号の説明】
１０、５０、１００ 不揮発性メモリーセル
１２ 第一ＰＭＯＳトランジスター
１４、５４、１１４ 第二ＰＭＯＳトランジスター
１６ Ｎ型ウェル
１８ 第一Ｐ＋ドープ領域
２０ 第二Ｐ＋ドープ領域
２２ 第三Ｐ＋ドープ領域
２４ コントロールゲート
２６、６６ フローティングゲート
３０ Ｐ型基板
３２ フローティングゲート酸化膜
３４ コントロールゲート酸化膜
１１８ Ｎ―型ドープ領域
【発明の属する技術分野】
この発明はＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ、電気的消去可能ピーロム）を形成する方法に関し、特にリーク電流を低めるＥＥＰＲＯＭを形成する方法に関する。
【０００２】
【従来の技術】
不揮発性メモリーは電源を切っても保存する内容の保持、データの書き換え、高速伝送などの長所があるため、永続データを保存するものとして用いられる。数多くの情報、通信及び消費性電子製品は不揮発性メモリーを必要素子とする。パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話などの小型携帯型電子製品の需要が日増しに増加することより、不揮発性メモリー及びロジック回路を具える埋め込み型チップまたはシステムオンチップ（ＳＯＣ）の需要もそれによって増加しつつある。
【０００３】
不揮発性メモリーは複数の同じ構造をもつ不揮発性メモリーセルにより構成される。説明の便利性を考えるうえ、以下は単一の不揮発性メモリーセルの構造をもって説明する。図１は従来の不揮発性メモリーセル１０の断面図である。不揮発性メモリーセル１０は第一ＰＭＯＳトランジスター１２と、第二ＰＭＯＳトランジスター１４とを含んでなる。第一ＰＭＯＳトランジスター１２と、第二ＰＭＯＳトランジスター１４とはＮ型ウェル１６に形成され、第二ＰＭＯＳトランジスター１４は第一ＰＭＯＳトランジスター１２とともに第二ｐ＋ドープ領域２０を共用する形により第一ＰＭＯＳトランジスター１２に直列接続される。第一ＰＭＯＳトランジスター１２は第一ＰＭＯＳトランジスター１２のドレイン電極とされる第一ｐ＋ドープ領域１８と、第一ｐ＋ドープ領域１８と第二ｐ＋ドープ領域２０との間に設けられるコントロールゲート２４と、ソース電極２０（即ち第二ｐ＋ドープ領域２０）と、コントロールゲート２４とＮ型ウェル１６との間に形成されるコントロールゲート酸化膜３４とを含んでなる。第二ＰＭＯＳトランジスター１４はドレイン電極２０（即ち第二ｐ＋ドープ領域２０）と、第二ＰＭＯＳトランジスター１４のソース電極とされる第三ｐ＋ドープ領域２２と、Ｎ型単層ポリシリコンにより形成されるフローティングゲート２６と、フローティングゲート２６とＮ型ウェル１６との間に形成されるフローティングゲート酸化膜３２とを含んでなる。
【０００４】
図２は従来の不揮発性メモリーセル１０が紫外線を利用してデータを消去する前（即ち熱平衡状態）のエネルギー帯図であり、図３は従来の不揮発性メモリーセル１０が紫外線を利用してデータを消去した後のエネルギー帯図である。そのうちＥｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミ準位、矢印１は電場の方向とそれぞれ示している。図２が示すように、熱平衡状態において、半導体の真空準位は連続状態をもち、フェルミ準位と同一準位にせねばならない。不揮発性メモリーセル１０のデータを消去する場合、紫外線が不揮発性メモリーセル１０に照射され、理論的に本来フローティングゲート２６に保存される自由電子は紫外線により励起され酸化膜３２のエネルギー障壁の制限を超え、酸化膜３２をトンネリングしてフローティングゲート２６を離れ、フローティングゲート２６において電子が存在しないようにさせる。しかし実際に、Ｅ＝−（ｄＶ／ｄｘ）であるため（Ｅは電場、Ｖは電位、ｘは方向とそれぞれ示す）、言い換えれば電場は電位の負勾配であるため、本来フローティングゲート２６に保存される電子が離れる場合、電位Ｖｂｉはフローティングゲート２６―Ｎ型ウェル１６方向と平行する（即ち矢印１が示す方向）電場を発生し、Ｎ型ウェル１６における電子が吸引されやすく酸化膜３２を透過しフローティングゲート２６に流れるようにさせ、進んでリーク電流を発生し、増加されたリーク電流により余分の電力消費をもたらす。また、Ｎ型ウェル１６からフローティングゲート２６に流れる電子は更に第二トランジスター１４のドレイン電極２０とソース電極２２に拡散し、ドレイン電極２０またはソース電極２２とＮ型ウェル１５との接合部に累積し、接合部の降伏電圧の降下をもたらし、デバイスの機能に影響を及ぼす。そのため、いかにその残存の遊離電荷とリーク電流を解決するかは至急かつ重要な課題である。
【０００５】
【発明が解決しようとする課題】
この発明は従来の技術の欠点を解決するため、新しい構造をもつ不揮発性メモリーセルからなるＥＥＰＲＯＭを形成し、ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスターのリーク電流を低める方法を提供することを課題とする。
【０００６】
【課題を解決するための手段】
この発明は以下のステップを含んでなる。Ｎ型ウェルにおいて第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成し、該第一Ｐ型ドープ領域と該第二Ｐ型ドープ領域との間にコントロールゲートを形成し、該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間にＰ型フローティングゲートを形成する。
【０００７】
この発明は更に以下のステップを含んでなる方法を提供する。Ｎ型ウェルにおいて第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成し、該第一Ｐ型ドープ領域と該第二Ｐ型ドープ領域との間にコントロールゲートを形成し、該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間にＮ型フローティングゲートを形成し、該Ｎ型ウェルが該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間におけるドナーイオン濃度を増やす。
【０００８】
【発明の実施の形態】
この発明はリーク電流を低めるＥＥＰＲＯＭを形成する方法を提供するものであり、以下のステップを含んでなる。Ｎ型ウェルにおいて第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成し、該第一Ｐ型ドープ領域と該第二Ｐ型ドープ領域との間にコントロールゲートを形成し、該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間にＰ型フローティングゲートを形成する。更に、この発明は以下のステップを含んでなる方法を提供する。Ｎ型ウェルにおいて第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成し、該第一Ｐ型ドープ領域と該第二Ｐ型ドープ領域との間にコントロールゲートを形成し、該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間にＮ型フローティングゲートを形成し、該Ｎ型ウェルが該第二Ｐ型ドープ領域と該第三Ｐ型ドープ領域との間におけるドナーイオン濃度を増やす。
【０００９】
かかるＥＥＰＲＯＭを形成する方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【００１０】
（第１の実施例）
図４はこの発明の第１の実施例による不揮発性メモリーセル５０の断面図である。不揮発性メモリーセル５０と従来の不揮発性メモリーセル１０との相違はフローティングゲート２６のみにある。従来の不揮発性メモリーセル１０と同じように、不揮発性メモリーセル５０も第一ＰＭＯＳトランジスター１２と第二ＰＭＯＳトランジスター５４とを含んでなる。不揮発性メモリーセル５０を形成するステップは以下の通りである。
【００１１】
（ａ）Ｐ型基板３０においてＮ型ウェル１６を形成する。
【００１２】
（ｂ）Ｎ型ウェル１６において第一Ｐ型ドープ領域１８と、第二Ｐ型ドープ領域２０と、第三Ｐ型ドープ領域２２とを形成する。
【００１３】
（ｃ）Ｎ型ウェル１６においてフローティングゲート酸化膜３２とコントロールゲート酸化膜３４とを形成する。
【００１４】
（ｄ）第一Ｐ型ドープ領域１８と第二Ｐ型ドープ領域２０との間並びにコントロールゲート酸化膜３４の上においてコントロールゲート２４を形成し、コントロールゲート酸化膜３４によりＮ型ウェル１６とコントロールゲート２４を分離する。
【００１５】
（ｅ）第二Ｐ型ドープ領域２０と第三Ｐ型ドープ領域２２との間並びにフローティングゲート酸化膜３２の上においてＰ型フローティングゲート６６を形成し、フローティングゲート酸化膜３２によりＰ型フローティングゲート６６とＮ型ウェル１６とを分離する。
【００１６】
注意すべき点は、第二ＰＭＯＳトランジスター５４のフローティングゲート６６はＰ型導電単層ポリシリコンにより形成され、Ｎ型導電単層ポリシリコンにより形成されるものでないことである。
【００１７】
図２と図５を参照するに、図５はこの発明による不揮発性メモリーセル５０が紫外線を利用してデータを消去した後のエネルギー帯図である。そのうち、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミ準位、Ｖｂｉは内蔵電圧、矢印２は電場の方向とそれぞれ示している。この発明は紫外線を利用してフローティングゲート６６に保存されるデータを消去する。紫外線がフローティングゲート６６に照射された後、フローティングゲート６６における励起される電子は酸化膜３２を透過するが、図５が示すように、フローティングゲート６６はＮ型単層ポリシリコンでなくＰ型単層ポリシリコンを入れ替えられるため、Ｐ型単層ポリシリコンからなるフローティングゲート６６とＮ型ウェル１６との間が熱平衡状態における内蔵電位Ｖｂｉの極性はＮ型単層ポリシリコンからなるフローティングゲート２６とＮ型ウェル１６との内蔵電位と正反対する。前述通りに、Ｅ＝―（ｄＶ／ｄｘ）であり（Ｅは電場、Ｖは電位、ｘは方向とそれぞれ示している）、電場が電位の負勾配であるため、フローティングゲート６６の電場の方向（即ち矢印２が示す方向）は従来のフローティングゲート２６の電場の方向（即ち矢印１が示す方向）と正反対し、電子がＮ型ウェル１６からフローティングゲート６６への流入を抑制し、リーク電流を低める。
【００１８】
図６はこの発明による不揮発性メモリーセル５０と従来の不揮発性メモリーセル１０との消去電流と電圧の対照図である。そのうち横軸は電圧（Ｖ）、縦軸は電流値（μＡ）をそれぞれ示す。図６が示すように、Ｐ型単層ポリシリコンを利用するフローティングゲート６６のリーク電流は従来のＮ型単層ポリシリコンを利用するフローティングゲートのリーク電流より少ないことは明らかである。
【００１９】
（第２の実施例）
図７はこの発明の第２の実施例による不揮発性メモリーセル１００の断面図である。不揮発性メモリーセル１００と従来の不揮発性メモリーセル１０との相違はＮ型ウェル１６のみにある。従来の不揮発性メモリーセル１０と同じように、不揮発性メモリーセル１００も第一ＰＭＯＳトランジスター１２と第二ＰＭＯＳトランジスター１１４とを含んでなる。不揮発性メモリーセル５０を形成するステップは以下の通りである。
【００２０】
（ａ）Ｐ型基板３０においてＮ型ウェル１６を形成する。
【００２１】
（ｂ）Ｎ型ウェル１６において第一Ｐ型ドープ領域１８と、第二Ｐ型ドープ領域２０と、第三Ｐ型ドープ領域２２とを形成する。
【００２２】
（ｃ）多重ドープ方式によりＮ型ウェル１６が第二Ｐ型ドープ領域２０と第三Ｐ型ドープ領域との間におけるドナーイオン濃度を増やし、Ｎ―型ドープ領域１１８を形成する。
【００２３】
（ｄ）第二Ｐ型ドープ領域２０と第三Ｐ型ドープ領域２２との間並びにＮ―型ドープ領域１１８においてフローティングゲート酸化膜３２を形成し、第一Ｐ型ドープ領域１８と第二Ｐ型ドープ領域２０との間並びにＮ型ウェル１６においてコントロールゲート酸化膜３４とを形成する。
【００２４】
（ｅ）コントロールゲート酸化膜３４の上においてコントロールゲート２４を形成し、コントロールゲート酸化膜３４によりＮ型ウェル１６とコントロールゲート２４を分離する。
【００２５】
（ｆ）フローティングゲート酸化膜３２の上においてフローティングゲート２６を形成し、フローティングゲート酸化膜３２によりフローティングゲート２６とＮ型ウェル１６とを分離する。
【００２６】
図７と、図８と図９を参照するに、図８は一般濃度のＮ型ウェル１６を利用する不揮発性メモリーセル１０が紫外線を利用してデータを消去した後のエネルギー帯図であり、図９は第二Ｐ型ドープ領域２０と第三Ｐ型ドープ領域２２との間におけるＮ型ドープ領域１１８のドナーイオン濃度が増やされたＮ型ウェル１６を利用する不揮発性メモリーセル１０が、紫外線を利用してデータを消去した後のエネルギー帯図である。そのうち、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミ準位、Ｖｂｉは内蔵電圧、矢印３と４は電場の方向とそれぞれ示している。この発明は紫外線を利用してフローティングゲート２６に保存されるデータを消去する。図９におけるＮ型ウェル１６が酸化膜３２の付近にあるＮ―型ドープ領域１１８においてより高いドナーイオン濃度をもつため、一般濃度のＮ型ウェル１６と比較して、その内蔵電圧もより小さい方である。Ｅ＝―（ｄＶ／ｄｘ）であるため（Ｅは電場、Ｖは電位、ｘは方向とそれぞれ示している）、高ドープ濃度の酸化膜３２における電場（図９における矢印４）は従来の一般濃度の酸化膜３２（図８における矢印３）より弱く、Ｎ型ウェル１６における電子が電場に吸引されにくく酸化膜３２を透過しフローティングゲート２６へ流れないようにされ、リーク電流の発生は抑制される。
【００２７】
図１０はこの発明による不揮発性メモリーセル１００と従来の不揮発性メモリーセル１０との消去電流と電圧の対照図である。そのうち横軸は電圧（Ｖ）、縦軸は電流値（μＡ）をそれぞれ示す。図１０が示すように、高ドープ濃度を利用するＮ型ウェル１０６のリーク電流は従来の一般濃度を利用するＮ型ウェル１６のリーク電流より少ないことは明らかである。
【００２８】
注意すべき点は、この発明による二種類の方法で形成されるＥＥＰＲＯＭは複数の不揮発性メモリーセル５０、１００からなり、ＥＥＰＲＯＭはワンタイムプログラマブルメモリーであることである。
【００２９】
【発明の効果】
従来の技術と比べ、この発明は従来のＮ型導電単層ポリシリコンフローティングゲートをＰ型導電単層ポリシリコンフローティングゲートに入れ替え、酸化膜電場の方向を変えて従来の技術のと正反対させることによって、Ｎ型ウェルにおける電子が従来の技術と異なってＮ型ウェルからフローティングゲートに流れないようにさせる。この発明によるもう一つの方法は、Ｎ型ウェルにおけるフローティングゲートとソース電極とドレイン電極との間にある領域に、多重ドープ方式で該領域のドープ濃度を増やすことによって、Ｎ型ウェルとフローティングゲートとの間の内蔵電位を有効に低め、Ｎ型ウェルとフローティングゲートとの間の電場を小さくする。以上の二種類の方式によって、紫外線でフローティングゲートに保存されるデータを消去した後、Ｎ型ウェルからフローティングゲートに流れる電子によって発生されるリーク電流を有効に抑制することができる。
【図面の簡単な説明】
【図１】従来の不揮発性メモリーセルの断面図である。
【図２】従来の不揮発性メモリーセル１０が紫外線を利用してデータを消去する前（即ち熱平衡状態）のエネルギー帯図である。
【図３】従来の不揮発性メモリーセル１０が紫外線を利用してデータを消去した後のエネルギー帯図である。
【図４】この発明の第１の実施例による不揮発性メモリーセルの断面図である。
【図５】この発明の第１の実施例による不揮発性メモリーセルが紫外線を利用してデータを消去した後のエネルギー帯図である。
【図６】この発明の第１の実施例による不揮発性メモリーセルと従来の不揮発性メモリーセルとの消去電流と電圧の対照図である。
【図７】この発明の第２の実施例による不揮発性メモリーセルの断面図である。
【図８】従来の一般濃度のＮ型ウェルを利用する不揮発性メモリーセルが紫外線を利用してデータを消去した後のエネルギー帯図である。
【図９】この発明の第２の実施例による不揮発性メモリーセルが紫外線を利用してデータを消去した後のエネルギー帯図である。
【図１０】この発明の第２の実施例による不揮発性メモリーセルと従来の不揮発性メモリーセルとの消去電流と電圧の対照図である。
【符号の説明】
１０、５０、１００ 不揮発性メモリーセル
１２ 第一ＰＭＯＳトランジスター
１４、５４、１１４ 第二ＰＭＯＳトランジスター
１６ Ｎ型ウェル
１８ 第一Ｐ＋ドープ領域
２０ 第二Ｐ＋ドープ領域
２２ 第三Ｐ＋ドープ領域
２４ コントロールゲート
２６、６６ フローティングゲート
３０ Ｐ型基板
３２ フローティングゲート酸化膜
３４ コントロールゲート酸化膜
１１８ Ｎ―型ドープ領域
Claims (12)
- ＥＥＰＲＯＭを形成する方法であって、
Ｎ型ウェルに第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成するステップと、
上記第一Ｐ型ドープ領域と上記第二Ｐ型ドープ領域との間にコントロールゲートを形成するステップと、
上記第二Ｐ型ドープ領域と上記第三Ｐ型ドープ領域との間にＰ型フローティングゲートを形成するステップとを含むことを特徴とするＥＥＰＲＯＭを形成する方法。 - 上記ＥＥＰＲＯＭがワンタイムプログラマブルメモリーであることを特徴とする請求項１記載のＥＥＰＲＯＭを形成する方法。
- 上記ＥＥＰＲＯＭが更に上記Ｎ型ウェルが形成されるＰ型基板を含んでなることを特徴とする請求項１記載のＥＥＰＲＯＭを形成する方法。
- 上記方法において、更に上記Ｎ型ウェルと上記コントロールゲートとを分離するため、上記Ｎ型ウェルと上記コントロールゲートとの間に第一酸化膜を形成するステップと、
上記Ｎ型ウェルと上記フローティングゲートとを分離するため、上記Ｎ型ウェルと上記フローティングゲートとの間に第二酸化膜を形成するステップとを含むことを特徴とする請求項１記載のＥＥＰＲＯＭを形成する方法。 - 上記フローティングゲートが導電ポリシリコンであることを特徴とする請求項１記載のＥＥＰＲＯＭを形成する方法。
- 上記方法において、更に上記フローティングゲートに保存されるデータを紫外線を利用して消去するステップを含むことを特徴とする請求項１記載のＥＥＰＲＯＭを形成する方法。
- ＥＥＰＲＯＭを形成する方法であって、
Ｎ型ウェルに第一Ｐ型ドープ領域と、第二Ｐ型ドープ領域と、第三Ｐ型ドープ領域とを形成するステップと、
上記第一Ｐ型ドープ領域と上記第二Ｐ型ドープ領域との間にコントロールゲートを形成するステップと、
上記第二Ｐ型ドープ領域と上記第三Ｐ型ドープ領域との間にＮ型フローティングゲートを形成するステップと、
上記Ｎ型ウェルの上記第二Ｐ型ドープ領域と上記第三ドープ領域との間におけるドナーイオン濃度を高め、Ｎ型ドープ領域を形成するステップとを含むことを特徴とするＥＥＰＲＯＭを形成する方法。 - 上記ＥＥＰＲＯＭがワンタイムプログラマブルメモリーであることを特徴とする請求項７記載のＥＥＰＲＯＭを形成する方法。
- 上記ＥＥＰＲＯＭが更に上記Ｎ型ウェルが形成されるＰ型基板を含んでなることを特徴とする請求項７記載のＥＥＰＲＯＭを形成する方法。
- 上記方法において、更に上記Ｎ型ウェルと上記コントロールゲートとを分離するため、上記Ｎ型ウェルと上記コントロールゲートとの間に第一酸化膜を形成するステップと、
上記Ｎ型ウェルと上記フローティングゲートとを分離するため、上記Ｎ型ウェルと上記フローティングゲートとの間に第二酸化膜を形成するステップとを含むことを特徴とする請求項７記載のＥＥＰＲＯＭを形成する方法。 - 上記フローティングゲートが導電ポリシリコンであることを特徴とする請求項７記載のＥＥＰＲＯＭを形成する方法。
- 上記方法において、更に上記フローティングゲートに保存されるデータを紫外線を利用して消去するステップを含むことを特徴とする請求項７記載のＥＥＰＲＯＭを形成する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003043844A JP2004253685A (ja) | 2003-02-21 | 2003-02-21 | Ｅｅｐｒｏｍを形成する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003043844A JP2004253685A (ja) | 2003-02-21 | 2003-02-21 | Ｅｅｐｒｏｍを形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004253685A true JP2004253685A (ja) | 2004-09-09 |
Family
ID=33026732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003043844A Pending JP2004253685A (ja) | 2003-02-21 | 2003-02-21 | Ｅｅｐｒｏｍを形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004253685A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8351254B2 (en) | 2009-06-25 | 2013-01-08 | Renesas Electronics Corporation | Semiconductor device |
-
2003
- 2003-02-21 JP JP2003043844A patent/JP2004253685A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8351254B2 (en) | 2009-06-25 | 2013-01-08 | Renesas Electronics Corporation | Semiconductor device |
| US8705271B2 (en) | 2009-06-25 | 2014-04-22 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545511B2 (ja) | 集積回路メモリ | |
| US6580630B1 (en) | Initialization method of P-type silicon nitride read only memory | |
| JP4784940B2 (ja) | 単層ポリシリコン不揮発性メモリーセルの動作方法 | |
| TWI268623B (en) | Semiconductor integrated circuit device and method of manufacturing the same reading memory information at high speed from the transistor-carried nonvolatile memory cell transistor | |
| WO2006049143A1 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
| JPH10256400A (ja) | 不揮発性半導体記憶装置 | |
| CN101814322B (zh) | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 | |
| KR20130077616A (ko) | 싱글 폴리형 이이피롬과 그 제조 방법 | |
| US20140063957A1 (en) | Nor flash memory array structure, mixed nonvolatile flash memory and memory system comprising the same | |
| US8921916B2 (en) | Single poly electrically erasable programmable read only memory (single poly EEPROM) device | |
| US10964391B2 (en) | Programming circuit and programming method of flash memory and flash memory | |
| CN103378105A (zh) | 非挥发性存储器及非挥发性存储器的制造方法 | |
| US6740556B1 (en) | Method for forming EPROM with low leakage | |
| JP2004253685A (ja) | Ｅｅｐｒｏｍを形成する方法 | |
| US11468951B2 (en) | Method for programming flash memory | |
| KR100192584B1 (ko) | 불휘발성 반도체 메모리 장치의 소거 방법 | |
| KR920005298A (ko) | 박막 메모리셀 | |
| JP4093359B2 (ja) | 電気的に消去可能なプログラマブルロジックデバイス | |
| CN102945850B (zh) | 镜像闪存器件及其操作方法 | |
| JP3998098B2 (ja) | 半導体記憶装置 | |
| CN1267988C (zh) | 形成电可编程只读存储器的方法 | |
| CN106129124B (zh) | 半导体存储装置 | |
| TW579594B (en) | Method for forming EPROM with low leakage | |
| CN104332469B (zh) | n沟道非易失性存储元件及其编译方法 | |
| JPH0352269A (ja) | 紫外線消去型半導体不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081021 |