JP2004248098A - 電圧電流変換回路 - Google Patents
電圧電流変換回路 Download PDFInfo
- Publication number
- JP2004248098A JP2004248098A JP2003037296A JP2003037296A JP2004248098A JP 2004248098 A JP2004248098 A JP 2004248098A JP 2003037296 A JP2003037296 A JP 2003037296A JP 2003037296 A JP2003037296 A JP 2003037296A JP 2004248098 A JP2004248098 A JP 2004248098A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- comparator
- differential amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】入力段オフセット量を精度良く検出し、出力電流のオフセットを解消した電圧電流変換回路を提供する。
【解決手段】コンパレータ１３が、少しでも電流が流れた際に発生する、ダイオード１６、１７の順方向電圧（Ｖｔｈ）を入力電圧として動作し、差動増幅器５の入力段オフセット量（α）の検出時に、入力電圧印加手段１が、抵抗素子３を介して差動増幅器５の非反転入力端子（＋）に基準電圧（Ｖｒｅｆ）と同じ値の電圧を印加し、制御部１４が、差動増幅器５の反転入力端子（−）に印加する帰還点電圧（Ｖｆ）を変化させ、スイッチ１５を介したコンパレータの出力電圧が変化した際の帰還点電圧を設定値（Ｖｆｓ）として固定する。
【選択図】 図１
【解決手段】コンパレータ１３が、少しでも電流が流れた際に発生する、ダイオード１６、１７の順方向電圧（Ｖｔｈ）を入力電圧として動作し、差動増幅器５の入力段オフセット量（α）の検出時に、入力電圧印加手段１が、抵抗素子３を介して差動増幅器５の非反転入力端子（＋）に基準電圧（Ｖｒｅｆ）と同じ値の電圧を印加し、制御部１４が、差動増幅器５の反転入力端子（−）に印加する帰還点電圧（Ｖｆ）を変化させ、スイッチ１５を介したコンパレータの出力電圧が変化した際の帰還点電圧を設定値（Ｖｆｓ）として固定する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、入力段オフセット量を検出してそれを解消する機能を有する電圧電流変換回路に関する。
【０００２】
【従来の技術】図５は、入力段オフセット量を検出する機能を有する従来の電圧電流変換回路の一構成例を示す回路図である。
【０００３】
図５において、１は入力電圧印加手段、２は基準電圧発生器、３、４は抵抗素子、５は差動増幅器、６は定電流源、７、８、９はトランジスタ、１０は出力用の吐出し側カレントミラー、１１は出力用の吸込み側カレントミラー、１２は抵抗素子、１３はコンパレータ、１４は制御部、１５はスイッチである。なお、Ａ３はコンパレータ１３の一方の入力ノード、Ｂ３は基準電圧発生器２からの基準電圧が印加される、コンパレータ１３の他方の入力ノードである。
【０００４】
次に、このように構成された従来の電圧電流変換回路の動作について説明する。
【０００５】
入力電圧印加手段１からの入力電圧Ｖｉｎと基準電圧発生器２からの基準電圧Ｖｒｅｆとの差電圧（Ｖｉｎ−Ｖｒｅｆ）が、差動増幅器５に入力されると、差動増幅器５は、コレクタに定電流源６が接続されたトランジスタ７のベース電圧を制御することで、トランジスタ８もしくはトランジスタ９をオンさせる。これにより、差動増幅器５の非反転端子（＋）に電圧帰還がかかることになる。
【０００６】
このため、抵抗素子３の抵抗値をＲ３とした場合、差電圧（Ｖｉｎ−Ｖｒｅｆ）は、電流Ｉ＝（Ｖｉｎ−Ｖｒｅｆ）／Ｒ３に変換され、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも高い場合は、トランジスタ９がオンし、出力用の吸い込み側カレントミラー１１へと電流出力される。一方、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも低い場合は、トランジスタ８がオンし、出力用の吐き出し側カレントミラー１０から電流出力される。その時、スイッチ１５はオフ状態にある。
【０００７】
次に、差動増幅器５の入力段オフセット量を検出するために、スイッチ１５をオンして、入力電圧印加手段１から入力電圧Ｖｉｎとして基準電圧Ｖｒｅｆを印加する。制御部１４により帰還点電圧Ｖｆを変化させ、出力電流の方向が変化した際、つまりトランジスタ８、９のオン、オフが切り替った時に、カレントミラー１０、１１の電流の方向が変化するが、その両カレントミラーの出力電流をコンパレータ１３の両入力ノード間に接続された抵抗素子１２に流すことより、電流を電圧へと変換し、この電圧によりコンパレータ１３の出力電圧を変化させる。コンパレータ１３の出力電圧が変化した時の制御部１４からの帰還点電圧Ｖｆである設定値Ｖｆｓと基準電圧Ｖｒｅｆとの差電圧（Ｖｆｓ−Ｖｒｅｆ）が差動増幅器５の入力段オフセット量αとなる。
【０００８】
【特許文献１】
特開２０００−２０７８５８号公報
【０００９】
【発明が解決しようとする課題】
図６は、図５に示す電圧電流変換回路の入出力特性を示す図である。
【００１０】
入力段にオフセット量αがある場合は、帰還点の電圧にオフセット量αが加算されることになり、帰還点電圧ＶｆがＶｒｅｆ＋αとなり、Ｖｉｎ＝Ｖｒｅｆ＋αの場合に、出力電流がゼロとなる。
【００１１】
入力電圧印加手段１から入力電圧Ｖｉｎとして最小値が基準電圧Ｖｒｅｆである正弦波電圧を入力した際に、差動増幅器５の入力段オフセット量がゼロである場合（特性Ｃ２）、出力電流Ｉｏｕｔ２は、最小値をゼロとして正常な波形となる。
【００１２】
しかし、差動増幅器５の入力段オフセット量が＋αである場合（特性Ｃ１）、出力電流Ｉｏｕｔ１のうち、入力電圧のＶｒｅｆからＶｒｅｆ＋αに対応する下側部分がクリップされてしまう。また、差動増幅器５の入力段オフセット量が−αである場合（特性Ｃ３）、出力電流Ｉｏｕｔ３は、入力電圧のαに対応するオフセットＩ（α）を有するため、出力ダイナミックレンジを狭めてしまうことになる。
【００１３】
かかる問題は、制御部１４を用いて帰還点電圧Ｖｆを調整することで解決することができる。つまり、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい時に、出力電流Ｉｏｕｔがゼロとなるように、帰還点電圧Ｖｆを設定することで上記の問題が解決される。この際に、差動増幅器５の入力段オフセット量αを精度良く検出する必要がある。
【００１４】
図５に示す従来の構成では、コンパレータ１３と制御部１４を用いて、制御部１４からの帰還点電圧Ｖｆを変化させ、コンパレータ１３の出力電圧が変化する際の帰還点電圧Ｖｆである設定値Ｖｆｓを検出できるような構成となっている。つまり、コンパレータ１３の出力電圧が変化する際の設定値Ｖｆｓを用いて、入力段オフセット量α＝（Ｖｆｓ−Ｖｒｅｆ）として検出される。
【００１５】
その結果、帰還点電圧を制御部１４によりＶｆｓに設定することで、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい場合に、常に出力電流Ｉｏｕｔのオフセット量がゼロとなるように調整することが可能となる。
【００１６】
しかしながら、コンパレータ１３の入力電圧として、カレントミラー１０、１１の差電流ΔＩと抵抗素子１２（抵抗値をＲ１２とする）による変換電圧（Ｒ１２×ΔＩ）を用いていており、差電流ΔＩ自身はコンパレータ１３の動作点付近で微小な値となってしまうため、変換電圧（Ｒ１２×ΔＩ）が微小となり、コンパレータ１３の入力段オフセット量（βとする）を無視することができなくなる。
【００１７】
図７は、コンパレータ１３の入力段オフセット量βがゼロの場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ（ノードＡ３の電圧；Ｖａ１、Ｖａ２、Ｖａ３）および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図である。
【００１８】
図７において、差動増幅器５の入力段オフセット量として＋αが発生した場合、コンパレータ１３の入力電圧特性はＶａ１で表され、コンパレータ１３の出力電圧Ｖｃｏ１がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧ＶｆであるＶｆｓ１は、Ｖｆｓ１＝Ｖｒｅｆ−αとなり、差動増幅器５の入力段オフセット量が＋αであると分かる。また、差動増幅器５の入力段オフセット量がゼロの場合、コンパレータ１３の入力電圧特性はＶａ２で表され、コンパレータ１３の出力電圧Ｖｃｏ２がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧ＶｆであるＶｆｓ２は、Ｖｆｓ２＝Ｖｒｅｆとなり、差動増幅器５の入力段オフセット量がゼロであると分かる。さらに、差動増幅器５の入力段オフセット量として−αが発生した場合、コンパレータ１３の入力電圧特性はＶａ３で表され、コンパレータ１３の出力電圧Ｖｃｏ３がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧ＶｆであるＶｆｓ３は、Ｖｆｓ３＝Ｖｒｅｆ＋αとなり、差動増幅器５の入力段オフセット量が−αであると分かる。
【００１９】
図８は、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量が＋β、ゼロ、−βである場合における、コンパレータ１３の出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図である。
【００２０】
図８において、Ｖａ２、Ｖａ３は、図７のそれぞれに対応する。差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量がゼロである場合、コンパレータ１３の出力電圧Ｖｃｏ２がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ２は、Ｖｆｓ２＝Ｖｒｅｆ＋αとなり、差動増幅器５の入力段オフセット量が−αであると分かる。
【００２１】
一方、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として＋βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ１がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ１は、Ｖｆｓ１＝Ｖｒｅｆ＋α＋γ０１で表され、差動増幅器５の入力段オフセット量は−（α＋γ０１）となって、実際の入力段オフセット量である−αよりもγｏ１だけ小さい量を検出してしまう。
【００２２】
逆に、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として−βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ３がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ３は、Ｖｆｓ３＝Ｖｒｅｆ＋α−γ０３で表され、差動増幅器５の入力段オフセット量は−（α−γ０３）となって、実際の入力段オフセット量である−αよりもγ０３だけ大きい量を検出してしまう。
【００２３】
さらに、カレントミラー１０、１１のミラー比のバラツキにより、γｏ１とγｏ３の値が変動する。
【００２４】
したがって、検出した制御部１４の設定値Ｖｆｓにオフセット調整したとしても、実際には−γ０１または＋γ０３分のオフセット量が残ってしまい、さらに、カレントミラー１０、１１のミラー比のバラツキにより、γ０１とγ０３の値が変動するという問題がある。
【００２５】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、コンパレータの入力段オフセット量を無視することができ、差動増幅器の入力段オフセット量を精度良く検出して、出力電流のオフセットを解消した電圧電流変換回路を提供することにある。
【００２６】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の電圧電流検出回路は、入力段オフセット量（α）の検出手段を有する電圧電流変換回路であって、検出手段は、入力段に設けられた差動増幅器への帰還点電圧（Ｖｆ）を変化させる制御部と、差動増幅器の出力電圧に基づいて吐き出し側カレントミラーまたは吸い込み側カレントミラーに出力電流が流れた際に、基準電圧（Ｖｒｅｆ）に対して接続されたダイオードに発生する順方向電圧（Ｖｔｈ）を入力電圧とするコンパレータとを備え、制御部は、帰還点電圧を変化させている間に、コンパレータの出力電圧が変化した際の帰還点電圧（Ｖｆｓ）に基づいて、入力段オフセット量を検出することを特徴とする。
【００２７】
前記の目的を達成するため、本発明に係る第２の電圧電流検出回路は、入力電圧（Ｖｉｎ）が第１の抵抗素子を介して一方の入力端子に印加され、基準電圧（Ｖｒｅｆ）が第２の抵抗素子を介して他方の入力端子に印加され、基準電圧に対する入力電圧の差電圧を増幅する差動増幅器と、ベースに差動増幅器からの出力電圧が供給され、コレクタに定電流源が接続され、エミッタが接地電位に接続された第１のトランジスタと、ベースが第１のトランジスタのコレクタに接続され、エミッタが差動増幅器の一方の端子に接続された第２のトランジスタと、ベースが第１のトランジスタのコレクタに接続され、エミッタが第２のトランジスタのエミッタに接続された第３のトランジスタと、１次側端子が第２のトランジスタのコレクタに接続され、２次側端子から第２のトランジスタに流れる電流の値に応じた電流出力を行う吐出し側カレントミラーと、１次側端子が第３のトランジスタのコレクタに接続され、吐出し側カレントミラーの２次側端子に接続された２次側端子から第３のトランジスタに流れる電流の値に応じた電流出力を行う吸込み側カレントミラーと、一方の入力端子（Ａ１）が吐出し側カレントミラーおよび吸込み側カレントミラーの２次側端子に接続され、他方の入力端子（Ｂ１）に基準電圧が印加されるコンパレータと、通常時にはコンパレータからの出力電圧を遮断し、差動増幅器の入力段オフセット量の検出時にはコンパレータからの出力電圧を導通させるスイッチと、差動増幅器の入力段オフセット量の検出時に、入力電圧は基準電圧と同じ値に設定され、差動増幅器の他方の入力端子に印加する帰還点電圧（Ｖｆ）を変化させ、スイッチを介したコンパレータの出力電圧が変化したときの帰還点電圧（Ｖｆｓ）を設定値として固定する制御部と、コンパレータの一方の入力端子と他方の入力端子との間に設けられ、互いに逆方向に並列接続された一対のダイオードとを備えたことを特徴とする。
【００２８】
上記第１および第２の電圧電流変換回路の構成によれば、差動増幅器の入力段オフセット量αを検出するために、吐出し側カレントミラーの２次側端子から、または吸込み側カレントミラーの２次側端子へと出力電流が少しでも流れた際に発生するダイオードの順方向電圧Ｖｔｈの変動を用いることで、コンパレータの一方の入力端子への基準電圧に対する入力電圧ＶａをＶｒｅｆ＋Ｖｔｈ、もしくはＶｒｅｆ−Ｖｔｈと大きくとることができ、コンパレータの入力段オフセット量βを無視することができるようになり、差動増幅器の入力段オフセット量を精度良く検出することが可能になる。
【００２９】
前記の目的を達成するため、本発明に係る第３の電圧電流検出回路は、入力段オフセット量（α）の検出手段を有する電圧電流変換回路であって、検出手段は、入力段に設けられた差動増幅器への帰還点電圧（Ｖｆ）を変化させる制御部と、差動増幅器の出力電圧に基づいてカレントミラーへと出力電流を流す、それぞれのベースおよびエミッタが共通接続された一対のトランジスタのベース・エミッタ間電圧（Ｖｂｅ）を入力電圧とするコンパレータとを備え、制御部は、帰還点電圧を変化させている間に、コンパレータの出力電圧が変化した際の帰還点電圧（Ｖｆｓ）に基づいて、入力段オフセット量を検出することを特徴とする。
【００３０】
前記の目的を達成するため、本発明に係る第４の電圧電流検出回路は、入力電圧（Ｖｉｎ）が第１の抵抗素子を介して一方の入力端子に印加され、基準電圧（Ｖｒｅｆ）が第２の抵抗素子を介して他方の入力端子に印加され、基準電圧に対する入力電圧の差電圧を増幅する差動増幅器と、ベースに差動増幅器からの出力電圧が供給され、コレクタに定電流源が接続され、エミッタが接地電位に接続された第１のトランジスタと、ベースが第１のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが差動増幅器の一方の端子に接続された第２のトランジスタと、ベースが第１のトランジスタのコレクタに接続され、エミッタが第２のトランジスタのエミッタに接続された第３のトランジスタと、第３のトランジスタのコレクタに接続され、第３のトランジスタに流れる電流の値に応じた電流出力を行うカレントミラーと、第２および第３のトランジスタのベース・エミッタ間電圧（Ｖｂｅ）を入力電圧として動作するコンパレータと、通常時にはコンパレータからの出力電圧を遮断し、差動増幅器の入力段オフセット量の検出時にはコンパレータからの出力電圧を導通させるスイッチと、差動増幅器の入力段オフセット量の検出時に、入力電圧は基準電圧と同じ値に設定され、差動増幅器の他方の入力端子に印加する帰還点電圧（Ｖｆ）を変化させ、スイッチを介したコンパレータの出力電圧が変化したときの帰還点電圧（Ｖｆｓ）を設定値として固定する制御部とを備えたことを特徴とする。
【００３１】
上記第３および第４の電圧電流変換回路の構成によれば、差動増幅器の入力段オフセット量αを検出するために、吸込み側カレントミラーへと出力電流が少しでも流れた際に発生する、第２および第３のトランジスタのベース・エミッタ間電圧Ｖｂｅの変動を用いることで、コンパレータの一方の入力端子への基準電圧に対する入力電圧をＶｒｅｆ＋α＋Ｖｂｅ、もしくはＶｒｅｆ＋α−Ｖｂｅと大きくとることが可能となる。これにより、コンパレータの入力段オフセット量βを無視することができ、差動増幅器の入力段オフセット量αを精度良く検出することが可能になる。この結果、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい場合における出力電流のオフセットを解消することが可能になる。
【００３２】
さらに、従来の電圧電流変換回路と比較して、吐出し側カレントミラーと、吐出し側カレントミラーと吸込み側カレントミラーの差電流ΔＩを電圧に変換する抵抗素子を必要とせず、また第１および第２の電圧電流変換回路と比較して、吐出し側カレントミラーと一対のダイオードを必要としないため、少ない素子数で回路を構成できるという利点も有する。
【００３３】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
【００３４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電圧電流変換回路の構成例を示す回路図である。なお、図１において、従来例の説明の際に参照した図５と同じ構成および機能を有する部分については、同一の符号を付してその説明を省略する。
【００３５】
本実施形態が従来例と異なるのは、吐出し側カレントミラー１０と吸込み側カレントミラー１１の差電流ΔＩを電圧に変換する抵抗素子１２に代えて、互いに逆方向に電流が流れるように並列に接続された一対のダイオード１６、１７を設けた点にある。ここで、ダイオード１６、１７の順方向電圧をＶｔｈとする。なお、制御部１４は、帰還点電圧Ｖｆとして基準電圧Ｖｒｅｆ付近の電圧を設定可能な構成を有する。
【００３６】
次に、このように構成された電圧電流変換器の動作について説明する。
【００３７】
制御部１４は、帰還点電圧Ｖｆを基準電圧Ｖｒｅｆよりも低い側から高い側へと変化させ、出力電流ＩｏｕｔがゼロとなるＶｆである設定値Ｖｆｓを検出する。原理としては、少しでも電流が流れた際に発生する、ダイオード１６または１７の順方向電圧Ｖｔｈの変化を、コンパレータ１３に入力することで、コンパレータ１３の入力電圧Ｖａ（ノードＢ１に対するノードＡ１の電圧）をＶｒｅｆ＋Ｖｔｈ、もしくはＶｒｅｆ−Ｖｔｈと大きくすることが可能となる。これにより、コンパレータ１３の入力段オフセット量βを無視することができ、差動増幅器５の入力段オフセット量を精度良く検出することが可能となる。この理由について、図２を参照してさらに説明する。
【００３８】
図２は、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図である。
【００３９】
図２において、Ｖａ２は、差動増幅器５の入力段オフセット量がゼロである場合におけるコンパレータ１３の入力電圧である。
【００４０】
差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量がゼロである場合、コンパレータ１３の出力電圧Ｖｃｏ２がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ２は、Ｖｆｓ２＝Ｖｒｅｆ＋αとなり、制御部１４の設定値Ｖｆｓ２から差動増幅器５の入力段オフセット量−αを求めることができる。
【００４１】
一方、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として＋βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ１がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ１は、Ｖｆｓ１＝Ｖｒｅｆ＋α＋γ１１で表され、差動増幅器５の入力段オフセット量は−（α＋γ１１）となって、実際の入力段オフセット量である−αよりもγ１１だけ小さい量を検出してしまう。
【００４２】
逆に、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として−βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ３がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ３は、Ｖｆｓ３＝Ｖｒｅｆ＋α−γ１３で表され、差動増幅器５の入力段オフセット量は−（α−γ１３）となって、実際の入力段オフセット量である−αよりもγ１３だけ大きい量を検出してしまう。
【００４３】
しかし、γ１１およびγ１３の大きさはαに比べて非常に小さく、コンパレータ１３の入力段オフセット量＋β、−βはほとんど無視でき、検出されるオフセット量αは、α＝Ｖｆｓ−Ｖｒｅｆとなり、差動増幅器５の入力段オフセット量を精度良く検出することが可能となる。
【００４４】
一般的に、ダイオード１６、１７の順方向電圧Ｖｔｈは約０．７Ｖであり、コンパレータ１３の入力段オフセット量±βは通常±１０ｍＶ程度である。本実施形態では、コンパレータ１３の入力電圧が２×Ｖｔｈ（約１．４Ｖ）変化した際に、出力電圧が変化するように構成できるため、コンパレータ１３の入力段オフセット量β（約１０ｍＶ）と比べて充分大きな値となり、入力段オフセット量の検出精度を向上させることができる。
【００４５】
これに対して、従来例の場合、抵抗素子１２に流れる差電流ΔＩ自身は微小な値であり、例えば０．１μＡ程度であると想定して、抵抗素子１２により、本実施形態によるコンパレータ１３の入力電圧として２×Ｖｔｈ（約１．４Ｖ）を実現しようとすると、抵抗素子１２の抵抗値が１４ＭΩとなり、この抵抗値を集積回路内で構成するには大きな面積を必要とし、現実的ではない。
【００４６】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る電圧電流変換回路の構成例を示す回路図である。なお、図３において、第１の実施形態の説明の際に参照した図１と同じ構成および機能を有する部分については、同一の符号を付してその説明を省略する。
【００４７】
本実施形態が第１の実施形態と異なるのは、出力用吐き出し側カレントミラー１０およびダイオード１６、１７を削除し、トランジスタ８のコレクタを電源電圧ＶＣＣに接続し、コンパレータ１３の一方の入力端子（ノードＡ２）をトランジスタ８のベースに接続し、その他方の入力端子（ノードＢ２）をトランジスタ８、９のエミッタに接続した構成をとっている（すなわち、コンパレータ１３により、トランジスタ８またはトランジスタ９のベース・エミッタ間電圧Ｖｂｅの変化を検出する）点にある。なお、制御部１４は、帰還点電圧Ｖｆとして基準電圧Ｖｒｅｆ付近の電圧を設定可能な構成を有する。
【００４８】
次に、このように構成された電圧電流変換器の動作について説明する。
【００４９】
制御部１４は、帰還点電圧Ｖｆを基準電圧Ｖｒｅｆよりも低い側から高い側へと変化させ、出力電流ＩｏｕｔがゼロとなるＶｆである設定値Ｖｆｓを検出する。原理としては、少しでも電流が流れた際に発生する、トランジスタ８またはトランジスタ９のベース・エミッタ間電圧Ｖｂｅの変化を、コンパレータ１３に入力することで、コンパレータ１３の入力電圧（ノードＢ２に対するノードＡ２の電圧）をＶｒｅｆ＋α＋Ｖｂｅ、もしくはＶｒｅｆ＋α−Ｖｂｅと大きくすることが可能となる。これにより、コンパレータ１３の入力段オフセット量βを無視することができ、差動増幅器５の入力段オフセット量を精度良く検出することが可能となる。この理由について、図４を参照してさらに説明する。
【００５０】
図４は、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図である。
【００５１】
図４において、破線で示すＶａ２は、差動増幅器５の入力段オフセット量がゼロである場合におけるコンパレータ１３の入力電圧である。
【００５２】
差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量がゼロである場合、コンパレータ１３の出力電圧Ｖｃｏ２がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ２は、Ｖｆｓ２＝Ｖｒｅｆ＋αとなり、制御部１４の設定値Ｖｆｓ２から差動増幅器５の入力段オフセット量−αを求めることができる。
【００５３】
一方、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として＋βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ１がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ１は、Ｖｆｓ１＝Ｖｒｅｆ＋α＋γ２１で表され、差動増幅器５の入力段オフセット量は−（α＋γ２１）となって、実際の入力段オフセット量である−αよりもγ２１だけ小さい量を検出してしまう。
【００５４】
逆に、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として−βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ３がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ３は、Ｖｆｓ３＝Ｖｒｅｆ＋α−γ２３で表され、差動増幅器５の入力段オフセット量は−（α−γ２３）となって、実際の入力段オフセット量である−αよりもγ２３だけ大きい量を検出してしまう。
【００５５】
しかし、γ２１およびγ２３の大きさはαに比べて非常に小さく、コンパレータ１３の入力段オフセット量＋β、−βはほとんど無視でき、検出されるオフセット量αは、α＝Ｖｆｓ−Ｖｒｅｆとなり、差動増幅器５の入力段オフセット量を精度良く検出することが可能となる。
【００５６】
一般的に、トランジスタ８、９のベース・エミッタ間電圧Ｖｂｅは約０．７Ｖであり、コンパレータ１３の入力段オフセット量±βは通常±１０ｍＶ程度である。本実施形態では、コンパレータ１３の入力電圧が２×Ｖｂｅ（約１．４Ｖ）変化した際に、出力電圧が変化するように構成できるため、コンパレータ１３の入力段オフセット量β（約１０ｍＶ）と比べて充分大きな値となり、入力段オフセット量の検出精度を向上させることができる。
【００５７】
これに対して、従来例の場合、抵抗素子１２に流れる電流ΔＩ自身は微小な値であり、例えば０．１μＡ程度であると想定して、抵抗素子１２により、本実施形態によるコンパレータ１３の入力電圧として２×Ｖｂｅ（約１．４Ｖ）を実現しようとすると、抵抗素子１２の抵抗値が１４ＭΩとなり、この抵抗値を集積回路内で構成するには大きな面積を必要とし、現実的ではない。
【００５８】
さらに、本実施形態によれば、従来の電圧電流変換回路と比較して、吐出し側カレントミラーと、吐出し側カレントミラーと吸込み側カレントミラーの差電流ΔＩを電圧に変換する抵抗素子を必要とせず、また第１の実施形態と比較して、吐出し側カレントミラーと一対のダイオードを必要としないため、少ない素子数で回路を構成できるという利点も有する。
【００５９】
なお、本実施形態では、電流出力が吸込み側のカレントミラー１０のみを用いたが、本発明はこれに限定されず、吐出し側のカレントミラーのみ、もしくは吸込みと吐出しの両側電流出力を有するカレントミラーを用いた構成に適用したとしても、入力段オフセット量を精度良く検出することができる点で有効である。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、コンパレータの入力段オフセット量の影響を受けることなく、電圧電流変換回路の入力段オフセット量を精度良く検出することができ、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい場合における出力電流のオフセットを解消することが可能になる、という格別な効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電圧電流変換回路の構成例を示す回路図
【図２】第１の実施形態において、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図
【図３】本発明の第２の実施形態に係る電圧電流変換回路の構成例を示す回路図
【図４】第２の実施形態において、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図
【図５】従来の電圧電流変換回路の構成例を示す回路図
【図６】図５の電圧電流変換回路の入出力特性を示す図
【図７】図５の電圧電流変換回路において、コンパレータ１３の入力段オフセット量をゼロとしたときの、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ（ノードＡ３の電圧；Ｖａ１、Ｖａ２、Ｖａ３）および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図
【図８】図５の電圧電流変換回路において、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図
【符号の説明】
１ 入力電圧印加手段
２ 基準電圧発生器
３、４ 抵抗素子
５ 差動増幅器
６ 定電流源
７、８、９ トランジスタ
１０ 出力用の吐出し側カレントミラー
１１ 出力用の吸込み側カレントミラー
１２ 抵抗素子
１３ コンパレータ
１４ 制御部
１５ スイッチ
１６、１７ ダイオード
【発明の属する技術分野】
本発明は、入力段オフセット量を検出してそれを解消する機能を有する電圧電流変換回路に関する。
【０００２】
【従来の技術】図５は、入力段オフセット量を検出する機能を有する従来の電圧電流変換回路の一構成例を示す回路図である。
【０００３】
図５において、１は入力電圧印加手段、２は基準電圧発生器、３、４は抵抗素子、５は差動増幅器、６は定電流源、７、８、９はトランジスタ、１０は出力用の吐出し側カレントミラー、１１は出力用の吸込み側カレントミラー、１２は抵抗素子、１３はコンパレータ、１４は制御部、１５はスイッチである。なお、Ａ３はコンパレータ１３の一方の入力ノード、Ｂ３は基準電圧発生器２からの基準電圧が印加される、コンパレータ１３の他方の入力ノードである。
【０００４】
次に、このように構成された従来の電圧電流変換回路の動作について説明する。
【０００５】
入力電圧印加手段１からの入力電圧Ｖｉｎと基準電圧発生器２からの基準電圧Ｖｒｅｆとの差電圧（Ｖｉｎ−Ｖｒｅｆ）が、差動増幅器５に入力されると、差動増幅器５は、コレクタに定電流源６が接続されたトランジスタ７のベース電圧を制御することで、トランジスタ８もしくはトランジスタ９をオンさせる。これにより、差動増幅器５の非反転端子（＋）に電圧帰還がかかることになる。
【０００６】
このため、抵抗素子３の抵抗値をＲ３とした場合、差電圧（Ｖｉｎ−Ｖｒｅｆ）は、電流Ｉ＝（Ｖｉｎ−Ｖｒｅｆ）／Ｒ３に変換され、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも高い場合は、トランジスタ９がオンし、出力用の吸い込み側カレントミラー１１へと電流出力される。一方、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも低い場合は、トランジスタ８がオンし、出力用の吐き出し側カレントミラー１０から電流出力される。その時、スイッチ１５はオフ状態にある。
【０００７】
次に、差動増幅器５の入力段オフセット量を検出するために、スイッチ１５をオンして、入力電圧印加手段１から入力電圧Ｖｉｎとして基準電圧Ｖｒｅｆを印加する。制御部１４により帰還点電圧Ｖｆを変化させ、出力電流の方向が変化した際、つまりトランジスタ８、９のオン、オフが切り替った時に、カレントミラー１０、１１の電流の方向が変化するが、その両カレントミラーの出力電流をコンパレータ１３の両入力ノード間に接続された抵抗素子１２に流すことより、電流を電圧へと変換し、この電圧によりコンパレータ１３の出力電圧を変化させる。コンパレータ１３の出力電圧が変化した時の制御部１４からの帰還点電圧Ｖｆである設定値Ｖｆｓと基準電圧Ｖｒｅｆとの差電圧（Ｖｆｓ−Ｖｒｅｆ）が差動増幅器５の入力段オフセット量αとなる。
【０００８】
【特許文献１】
特開２０００−２０７８５８号公報
【０００９】
【発明が解決しようとする課題】
図６は、図５に示す電圧電流変換回路の入出力特性を示す図である。
【００１０】
入力段にオフセット量αがある場合は、帰還点の電圧にオフセット量αが加算されることになり、帰還点電圧ＶｆがＶｒｅｆ＋αとなり、Ｖｉｎ＝Ｖｒｅｆ＋αの場合に、出力電流がゼロとなる。
【００１１】
入力電圧印加手段１から入力電圧Ｖｉｎとして最小値が基準電圧Ｖｒｅｆである正弦波電圧を入力した際に、差動増幅器５の入力段オフセット量がゼロである場合（特性Ｃ２）、出力電流Ｉｏｕｔ２は、最小値をゼロとして正常な波形となる。
【００１２】
しかし、差動増幅器５の入力段オフセット量が＋αである場合（特性Ｃ１）、出力電流Ｉｏｕｔ１のうち、入力電圧のＶｒｅｆからＶｒｅｆ＋αに対応する下側部分がクリップされてしまう。また、差動増幅器５の入力段オフセット量が−αである場合（特性Ｃ３）、出力電流Ｉｏｕｔ３は、入力電圧のαに対応するオフセットＩ（α）を有するため、出力ダイナミックレンジを狭めてしまうことになる。
【００１３】
かかる問題は、制御部１４を用いて帰還点電圧Ｖｆを調整することで解決することができる。つまり、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい時に、出力電流Ｉｏｕｔがゼロとなるように、帰還点電圧Ｖｆを設定することで上記の問題が解決される。この際に、差動増幅器５の入力段オフセット量αを精度良く検出する必要がある。
【００１４】
図５に示す従来の構成では、コンパレータ１３と制御部１４を用いて、制御部１４からの帰還点電圧Ｖｆを変化させ、コンパレータ１３の出力電圧が変化する際の帰還点電圧Ｖｆである設定値Ｖｆｓを検出できるような構成となっている。つまり、コンパレータ１３の出力電圧が変化する際の設定値Ｖｆｓを用いて、入力段オフセット量α＝（Ｖｆｓ−Ｖｒｅｆ）として検出される。
【００１５】
その結果、帰還点電圧を制御部１４によりＶｆｓに設定することで、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい場合に、常に出力電流Ｉｏｕｔのオフセット量がゼロとなるように調整することが可能となる。
【００１６】
しかしながら、コンパレータ１３の入力電圧として、カレントミラー１０、１１の差電流ΔＩと抵抗素子１２（抵抗値をＲ１２とする）による変換電圧（Ｒ１２×ΔＩ）を用いていており、差電流ΔＩ自身はコンパレータ１３の動作点付近で微小な値となってしまうため、変換電圧（Ｒ１２×ΔＩ）が微小となり、コンパレータ１３の入力段オフセット量（βとする）を無視することができなくなる。
【００１７】
図７は、コンパレータ１３の入力段オフセット量βがゼロの場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ（ノードＡ３の電圧；Ｖａ１、Ｖａ２、Ｖａ３）および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図である。
【００１８】
図７において、差動増幅器５の入力段オフセット量として＋αが発生した場合、コンパレータ１３の入力電圧特性はＶａ１で表され、コンパレータ１３の出力電圧Ｖｃｏ１がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧ＶｆであるＶｆｓ１は、Ｖｆｓ１＝Ｖｒｅｆ−αとなり、差動増幅器５の入力段オフセット量が＋αであると分かる。また、差動増幅器５の入力段オフセット量がゼロの場合、コンパレータ１３の入力電圧特性はＶａ２で表され、コンパレータ１３の出力電圧Ｖｃｏ２がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧ＶｆであるＶｆｓ２は、Ｖｆｓ２＝Ｖｒｅｆとなり、差動増幅器５の入力段オフセット量がゼロであると分かる。さらに、差動増幅器５の入力段オフセット量として−αが発生した場合、コンパレータ１３の入力電圧特性はＶａ３で表され、コンパレータ１３の出力電圧Ｖｃｏ３がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧ＶｆであるＶｆｓ３は、Ｖｆｓ３＝Ｖｒｅｆ＋αとなり、差動増幅器５の入力段オフセット量が−αであると分かる。
【００１９】
図８は、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量が＋β、ゼロ、−βである場合における、コンパレータ１３の出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図である。
【００２０】
図８において、Ｖａ２、Ｖａ３は、図７のそれぞれに対応する。差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量がゼロである場合、コンパレータ１３の出力電圧Ｖｃｏ２がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ２は、Ｖｆｓ２＝Ｖｒｅｆ＋αとなり、差動増幅器５の入力段オフセット量が−αであると分かる。
【００２１】
一方、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として＋βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ１がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ１は、Ｖｆｓ１＝Ｖｒｅｆ＋α＋γ０１で表され、差動増幅器５の入力段オフセット量は−（α＋γ０１）となって、実際の入力段オフセット量である−αよりもγｏ１だけ小さい量を検出してしまう。
【００２２】
逆に、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として−βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ３がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ３は、Ｖｆｓ３＝Ｖｒｅｆ＋α−γ０３で表され、差動増幅器５の入力段オフセット量は−（α−γ０３）となって、実際の入力段オフセット量である−αよりもγ０３だけ大きい量を検出してしまう。
【００２３】
さらに、カレントミラー１０、１１のミラー比のバラツキにより、γｏ１とγｏ３の値が変動する。
【００２４】
したがって、検出した制御部１４の設定値Ｖｆｓにオフセット調整したとしても、実際には−γ０１または＋γ０３分のオフセット量が残ってしまい、さらに、カレントミラー１０、１１のミラー比のバラツキにより、γ０１とγ０３の値が変動するという問題がある。
【００２５】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、コンパレータの入力段オフセット量を無視することができ、差動増幅器の入力段オフセット量を精度良く検出して、出力電流のオフセットを解消した電圧電流変換回路を提供することにある。
【００２６】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の電圧電流検出回路は、入力段オフセット量（α）の検出手段を有する電圧電流変換回路であって、検出手段は、入力段に設けられた差動増幅器への帰還点電圧（Ｖｆ）を変化させる制御部と、差動増幅器の出力電圧に基づいて吐き出し側カレントミラーまたは吸い込み側カレントミラーに出力電流が流れた際に、基準電圧（Ｖｒｅｆ）に対して接続されたダイオードに発生する順方向電圧（Ｖｔｈ）を入力電圧とするコンパレータとを備え、制御部は、帰還点電圧を変化させている間に、コンパレータの出力電圧が変化した際の帰還点電圧（Ｖｆｓ）に基づいて、入力段オフセット量を検出することを特徴とする。
【００２７】
前記の目的を達成するため、本発明に係る第２の電圧電流検出回路は、入力電圧（Ｖｉｎ）が第１の抵抗素子を介して一方の入力端子に印加され、基準電圧（Ｖｒｅｆ）が第２の抵抗素子を介して他方の入力端子に印加され、基準電圧に対する入力電圧の差電圧を増幅する差動増幅器と、ベースに差動増幅器からの出力電圧が供給され、コレクタに定電流源が接続され、エミッタが接地電位に接続された第１のトランジスタと、ベースが第１のトランジスタのコレクタに接続され、エミッタが差動増幅器の一方の端子に接続された第２のトランジスタと、ベースが第１のトランジスタのコレクタに接続され、エミッタが第２のトランジスタのエミッタに接続された第３のトランジスタと、１次側端子が第２のトランジスタのコレクタに接続され、２次側端子から第２のトランジスタに流れる電流の値に応じた電流出力を行う吐出し側カレントミラーと、１次側端子が第３のトランジスタのコレクタに接続され、吐出し側カレントミラーの２次側端子に接続された２次側端子から第３のトランジスタに流れる電流の値に応じた電流出力を行う吸込み側カレントミラーと、一方の入力端子（Ａ１）が吐出し側カレントミラーおよび吸込み側カレントミラーの２次側端子に接続され、他方の入力端子（Ｂ１）に基準電圧が印加されるコンパレータと、通常時にはコンパレータからの出力電圧を遮断し、差動増幅器の入力段オフセット量の検出時にはコンパレータからの出力電圧を導通させるスイッチと、差動増幅器の入力段オフセット量の検出時に、入力電圧は基準電圧と同じ値に設定され、差動増幅器の他方の入力端子に印加する帰還点電圧（Ｖｆ）を変化させ、スイッチを介したコンパレータの出力電圧が変化したときの帰還点電圧（Ｖｆｓ）を設定値として固定する制御部と、コンパレータの一方の入力端子と他方の入力端子との間に設けられ、互いに逆方向に並列接続された一対のダイオードとを備えたことを特徴とする。
【００２８】
上記第１および第２の電圧電流変換回路の構成によれば、差動増幅器の入力段オフセット量αを検出するために、吐出し側カレントミラーの２次側端子から、または吸込み側カレントミラーの２次側端子へと出力電流が少しでも流れた際に発生するダイオードの順方向電圧Ｖｔｈの変動を用いることで、コンパレータの一方の入力端子への基準電圧に対する入力電圧ＶａをＶｒｅｆ＋Ｖｔｈ、もしくはＶｒｅｆ−Ｖｔｈと大きくとることができ、コンパレータの入力段オフセット量βを無視することができるようになり、差動増幅器の入力段オフセット量を精度良く検出することが可能になる。
【００２９】
前記の目的を達成するため、本発明に係る第３の電圧電流検出回路は、入力段オフセット量（α）の検出手段を有する電圧電流変換回路であって、検出手段は、入力段に設けられた差動増幅器への帰還点電圧（Ｖｆ）を変化させる制御部と、差動増幅器の出力電圧に基づいてカレントミラーへと出力電流を流す、それぞれのベースおよびエミッタが共通接続された一対のトランジスタのベース・エミッタ間電圧（Ｖｂｅ）を入力電圧とするコンパレータとを備え、制御部は、帰還点電圧を変化させている間に、コンパレータの出力電圧が変化した際の帰還点電圧（Ｖｆｓ）に基づいて、入力段オフセット量を検出することを特徴とする。
【００３０】
前記の目的を達成するため、本発明に係る第４の電圧電流検出回路は、入力電圧（Ｖｉｎ）が第１の抵抗素子を介して一方の入力端子に印加され、基準電圧（Ｖｒｅｆ）が第２の抵抗素子を介して他方の入力端子に印加され、基準電圧に対する入力電圧の差電圧を増幅する差動増幅器と、ベースに差動増幅器からの出力電圧が供給され、コレクタに定電流源が接続され、エミッタが接地電位に接続された第１のトランジスタと、ベースが第１のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが差動増幅器の一方の端子に接続された第２のトランジスタと、ベースが第１のトランジスタのコレクタに接続され、エミッタが第２のトランジスタのエミッタに接続された第３のトランジスタと、第３のトランジスタのコレクタに接続され、第３のトランジスタに流れる電流の値に応じた電流出力を行うカレントミラーと、第２および第３のトランジスタのベース・エミッタ間電圧（Ｖｂｅ）を入力電圧として動作するコンパレータと、通常時にはコンパレータからの出力電圧を遮断し、差動増幅器の入力段オフセット量の検出時にはコンパレータからの出力電圧を導通させるスイッチと、差動増幅器の入力段オフセット量の検出時に、入力電圧は基準電圧と同じ値に設定され、差動増幅器の他方の入力端子に印加する帰還点電圧（Ｖｆ）を変化させ、スイッチを介したコンパレータの出力電圧が変化したときの帰還点電圧（Ｖｆｓ）を設定値として固定する制御部とを備えたことを特徴とする。
【００３１】
上記第３および第４の電圧電流変換回路の構成によれば、差動増幅器の入力段オフセット量αを検出するために、吸込み側カレントミラーへと出力電流が少しでも流れた際に発生する、第２および第３のトランジスタのベース・エミッタ間電圧Ｖｂｅの変動を用いることで、コンパレータの一方の入力端子への基準電圧に対する入力電圧をＶｒｅｆ＋α＋Ｖｂｅ、もしくはＶｒｅｆ＋α−Ｖｂｅと大きくとることが可能となる。これにより、コンパレータの入力段オフセット量βを無視することができ、差動増幅器の入力段オフセット量αを精度良く検出することが可能になる。この結果、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい場合における出力電流のオフセットを解消することが可能になる。
【００３２】
さらに、従来の電圧電流変換回路と比較して、吐出し側カレントミラーと、吐出し側カレントミラーと吸込み側カレントミラーの差電流ΔＩを電圧に変換する抵抗素子を必要とせず、また第１および第２の電圧電流変換回路と比較して、吐出し側カレントミラーと一対のダイオードを必要としないため、少ない素子数で回路を構成できるという利点も有する。
【００３３】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
【００３４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電圧電流変換回路の構成例を示す回路図である。なお、図１において、従来例の説明の際に参照した図５と同じ構成および機能を有する部分については、同一の符号を付してその説明を省略する。
【００３５】
本実施形態が従来例と異なるのは、吐出し側カレントミラー１０と吸込み側カレントミラー１１の差電流ΔＩを電圧に変換する抵抗素子１２に代えて、互いに逆方向に電流が流れるように並列に接続された一対のダイオード１６、１７を設けた点にある。ここで、ダイオード１６、１７の順方向電圧をＶｔｈとする。なお、制御部１４は、帰還点電圧Ｖｆとして基準電圧Ｖｒｅｆ付近の電圧を設定可能な構成を有する。
【００３６】
次に、このように構成された電圧電流変換器の動作について説明する。
【００３７】
制御部１４は、帰還点電圧Ｖｆを基準電圧Ｖｒｅｆよりも低い側から高い側へと変化させ、出力電流ＩｏｕｔがゼロとなるＶｆである設定値Ｖｆｓを検出する。原理としては、少しでも電流が流れた際に発生する、ダイオード１６または１７の順方向電圧Ｖｔｈの変化を、コンパレータ１３に入力することで、コンパレータ１３の入力電圧Ｖａ（ノードＢ１に対するノードＡ１の電圧）をＶｒｅｆ＋Ｖｔｈ、もしくはＶｒｅｆ−Ｖｔｈと大きくすることが可能となる。これにより、コンパレータ１３の入力段オフセット量βを無視することができ、差動増幅器５の入力段オフセット量を精度良く検出することが可能となる。この理由について、図２を参照してさらに説明する。
【００３８】
図２は、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図である。
【００３９】
図２において、Ｖａ２は、差動増幅器５の入力段オフセット量がゼロである場合におけるコンパレータ１３の入力電圧である。
【００４０】
差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量がゼロである場合、コンパレータ１３の出力電圧Ｖｃｏ２がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ２は、Ｖｆｓ２＝Ｖｒｅｆ＋αとなり、制御部１４の設定値Ｖｆｓ２から差動増幅器５の入力段オフセット量−αを求めることができる。
【００４１】
一方、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として＋βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ１がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ１は、Ｖｆｓ１＝Ｖｒｅｆ＋α＋γ１１で表され、差動増幅器５の入力段オフセット量は−（α＋γ１１）となって、実際の入力段オフセット量である−αよりもγ１１だけ小さい量を検出してしまう。
【００４２】
逆に、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として−βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ３がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ３は、Ｖｆｓ３＝Ｖｒｅｆ＋α−γ１３で表され、差動増幅器５の入力段オフセット量は−（α−γ１３）となって、実際の入力段オフセット量である−αよりもγ１３だけ大きい量を検出してしまう。
【００４３】
しかし、γ１１およびγ１３の大きさはαに比べて非常に小さく、コンパレータ１３の入力段オフセット量＋β、−βはほとんど無視でき、検出されるオフセット量αは、α＝Ｖｆｓ−Ｖｒｅｆとなり、差動増幅器５の入力段オフセット量を精度良く検出することが可能となる。
【００４４】
一般的に、ダイオード１６、１７の順方向電圧Ｖｔｈは約０．７Ｖであり、コンパレータ１３の入力段オフセット量±βは通常±１０ｍＶ程度である。本実施形態では、コンパレータ１３の入力電圧が２×Ｖｔｈ（約１．４Ｖ）変化した際に、出力電圧が変化するように構成できるため、コンパレータ１３の入力段オフセット量β（約１０ｍＶ）と比べて充分大きな値となり、入力段オフセット量の検出精度を向上させることができる。
【００４５】
これに対して、従来例の場合、抵抗素子１２に流れる差電流ΔＩ自身は微小な値であり、例えば０．１μＡ程度であると想定して、抵抗素子１２により、本実施形態によるコンパレータ１３の入力電圧として２×Ｖｔｈ（約１．４Ｖ）を実現しようとすると、抵抗素子１２の抵抗値が１４ＭΩとなり、この抵抗値を集積回路内で構成するには大きな面積を必要とし、現実的ではない。
【００４６】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る電圧電流変換回路の構成例を示す回路図である。なお、図３において、第１の実施形態の説明の際に参照した図１と同じ構成および機能を有する部分については、同一の符号を付してその説明を省略する。
【００４７】
本実施形態が第１の実施形態と異なるのは、出力用吐き出し側カレントミラー１０およびダイオード１６、１７を削除し、トランジスタ８のコレクタを電源電圧ＶＣＣに接続し、コンパレータ１３の一方の入力端子（ノードＡ２）をトランジスタ８のベースに接続し、その他方の入力端子（ノードＢ２）をトランジスタ８、９のエミッタに接続した構成をとっている（すなわち、コンパレータ１３により、トランジスタ８またはトランジスタ９のベース・エミッタ間電圧Ｖｂｅの変化を検出する）点にある。なお、制御部１４は、帰還点電圧Ｖｆとして基準電圧Ｖｒｅｆ付近の電圧を設定可能な構成を有する。
【００４８】
次に、このように構成された電圧電流変換器の動作について説明する。
【００４９】
制御部１４は、帰還点電圧Ｖｆを基準電圧Ｖｒｅｆよりも低い側から高い側へと変化させ、出力電流ＩｏｕｔがゼロとなるＶｆである設定値Ｖｆｓを検出する。原理としては、少しでも電流が流れた際に発生する、トランジスタ８またはトランジスタ９のベース・エミッタ間電圧Ｖｂｅの変化を、コンパレータ１３に入力することで、コンパレータ１３の入力電圧（ノードＢ２に対するノードＡ２の電圧）をＶｒｅｆ＋α＋Ｖｂｅ、もしくはＶｒｅｆ＋α−Ｖｂｅと大きくすることが可能となる。これにより、コンパレータ１３の入力段オフセット量βを無視することができ、差動増幅器５の入力段オフセット量を精度良く検出することが可能となる。この理由について、図４を参照してさらに説明する。
【００５０】
図４は、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図である。
【００５１】
図４において、破線で示すＶａ２は、差動増幅器５の入力段オフセット量がゼロである場合におけるコンパレータ１３の入力電圧である。
【００５２】
差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量がゼロである場合、コンパレータ１３の出力電圧Ｖｃｏ２がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ２は、Ｖｆｓ２＝Ｖｒｅｆ＋αとなり、制御部１４の設定値Ｖｆｓ２から差動増幅器５の入力段オフセット量−αを求めることができる。
【００５３】
一方、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として＋βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ１がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ１は、Ｖｆｓ１＝Ｖｒｅｆ＋α＋γ２１で表され、差動増幅器５の入力段オフセット量は−（α＋γ２１）となって、実際の入力段オフセット量である−αよりもγ２１だけ小さい量を検出してしまう。
【００５４】
逆に、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３のオフセット量として−βが発生した場合、コンパレータ１３の出力電圧Ｖｃｏ３がＬｏｗレベルからＨｉｇｈレベルに変化する時の帰還点電圧Ｖｆである、制御部１４の設定値Ｖｆｓ３は、Ｖｆｓ３＝Ｖｒｅｆ＋α−γ２３で表され、差動増幅器５の入力段オフセット量は−（α−γ２３）となって、実際の入力段オフセット量である−αよりもγ２３だけ大きい量を検出してしまう。
【００５５】
しかし、γ２１およびγ２３の大きさはαに比べて非常に小さく、コンパレータ１３の入力段オフセット量＋β、−βはほとんど無視でき、検出されるオフセット量αは、α＝Ｖｆｓ−Ｖｒｅｆとなり、差動増幅器５の入力段オフセット量を精度良く検出することが可能となる。
【００５６】
一般的に、トランジスタ８、９のベース・エミッタ間電圧Ｖｂｅは約０．７Ｖであり、コンパレータ１３の入力段オフセット量±βは通常±１０ｍＶ程度である。本実施形態では、コンパレータ１３の入力電圧が２×Ｖｂｅ（約１．４Ｖ）変化した際に、出力電圧が変化するように構成できるため、コンパレータ１３の入力段オフセット量β（約１０ｍＶ）と比べて充分大きな値となり、入力段オフセット量の検出精度を向上させることができる。
【００５７】
これに対して、従来例の場合、抵抗素子１２に流れる電流ΔＩ自身は微小な値であり、例えば０．１μＡ程度であると想定して、抵抗素子１２により、本実施形態によるコンパレータ１３の入力電圧として２×Ｖｂｅ（約１．４Ｖ）を実現しようとすると、抵抗素子１２の抵抗値が１４ＭΩとなり、この抵抗値を集積回路内で構成するには大きな面積を必要とし、現実的ではない。
【００５８】
さらに、本実施形態によれば、従来の電圧電流変換回路と比較して、吐出し側カレントミラーと、吐出し側カレントミラーと吸込み側カレントミラーの差電流ΔＩを電圧に変換する抵抗素子を必要とせず、また第１の実施形態と比較して、吐出し側カレントミラーと一対のダイオードを必要としないため、少ない素子数で回路を構成できるという利点も有する。
【００５９】
なお、本実施形態では、電流出力が吸込み側のカレントミラー１０のみを用いたが、本発明はこれに限定されず、吐出し側のカレントミラーのみ、もしくは吸込みと吐出しの両側電流出力を有するカレントミラーを用いた構成に適用したとしても、入力段オフセット量を精度良く検出することができる点で有効である。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、コンパレータの入力段オフセット量の影響を受けることなく、電圧電流変換回路の入力段オフセット量を精度良く検出することができ、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい場合における出力電流のオフセットを解消することが可能になる、という格別な効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電圧電流変換回路の構成例を示す回路図
【図２】第１の実施形態において、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図
【図３】本発明の第２の実施形態に係る電圧電流変換回路の構成例を示す回路図
【図４】第２の実施形態において、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図
【図５】従来の電圧電流変換回路の構成例を示す回路図
【図６】図５の電圧電流変換回路の入出力特性を示す図
【図７】図５の電圧電流変換回路において、コンパレータ１３の入力段オフセット量をゼロとしたときの、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ（ノードＡ３の電圧；Ｖａ１、Ｖａ２、Ｖａ３）および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図
【図８】図５の電圧電流変換回路において、差動増幅器５の入力段オフセット量として−αが発生し、コンパレータ１３の入力段オフセット量が＋β、ゼロ、−βである場合における、制御部１４からの帰還点電圧Ｖｆに対するコンパレータ１３の入力電圧Ｖａ３および出力電圧Ｖｃｏ（Ｖｃｏ１、Ｖｃｏ２、Ｖｃｏ３）の特性を示す図
【符号の説明】
１ 入力電圧印加手段
２ 基準電圧発生器
３、４ 抵抗素子
５ 差動増幅器
６ 定電流源
７、８、９ トランジスタ
１０ 出力用の吐出し側カレントミラー
１１ 出力用の吸込み側カレントミラー
１２ 抵抗素子
１３ コンパレータ
１４ 制御部
１５ スイッチ
１６、１７ ダイオード
Claims (4)
- 入力段オフセット量の検出手段を有する電圧電流変換回路であって、前記検出手段は、
入力段に設けられた差動増幅器への帰還点電圧を変化させる制御部と、
前記差動増幅器の出力電圧に基づいて吐き出し側カレントミラーまたは吸い込み側カレントミラーに出力電流が流れた際に、基準電圧に対して接続されたダイオードに発生する順方向電圧を入力電圧とするコンパレータとを備え、
前記制御部は、前記帰還点電圧を変化させている間に、前記コンパレータの出力電圧が変化した際の帰還点電圧に基づいて、入力段オフセット量を検出することを特徴とする電圧電流変換回路。 - 入力電圧が第１の抵抗素子を介して一方の入力端子に印加され、基準電圧が第２の抵抗素子を介して他方の入力端子に印加され、基準電圧に対する入力電圧の差電圧を増幅する差動増幅器と、
ベースに前記差動増幅器からの出力電圧が供給され、コレクタに定電流源が接続され、エミッタが接地電位に接続された第１のトランジスタと、
ベースが前記第１のトランジスタのコレクタに接続され、エミッタが前記差動増幅器の一方の端子に接続された第２のトランジスタと、
ベースが前記第１のトランジスタのコレクタに接続され、エミッタが前記第２のトランジスタのエミッタに接続された第３のトランジスタと、
１次側端子が前記第２のトランジスタのコレクタに接続され、２次側端子から前記第２のトランジスタに流れる電流の値に応じた電流出力を行う吐出し側カレントミラーと、
１次側端子が前記第３のトランジスタのコレクタに接続され、前記吐出し側カレントミラーの２次側端子に接続された２次側端子から前記第３のトランジスタに流れる電流の値に応じた電流出力を行う吸込み側カレントミラーと、
一方の入力端子が前記吐出し側カレントミラーおよび前記吸込み側カレントミラーの２次側端子に接続され、他方の入力端子に前記基準電圧が印加されるコンパレータと、
通常時には前記コンパレータからの出力電圧を遮断し、前記差動増幅器の入力段オフセット量の検出時には前記コンパレータからの出力電圧を導通させるスイッチと、
前記差動増幅器の入力段オフセット量の検出時に、前記入力電圧は前記基準電圧と同じ値に設定され、前記差動増幅器の他方の入力端子に印加する帰還点電圧を変化させ、前記スイッチを介した前記コンパレータの出力電圧が変化したときの帰還点電圧を設定値として固定する制御部と、
前記コンパレータの一方の入力端子と他方の入力端子との間に設けられ、互いに逆方向に並列接続された一対のダイオードとを備えたことを特徴とする電圧電流変換回路。 - 入力段オフセット量の検出手段を有する電圧電流変換回路であって、前記検出手段は、
入力段に設けられた差動増幅器への帰還点電圧を変化させる制御部と、
前記差動増幅器の出力電圧に基づいてカレントミラーへと出力電流を流す、それぞれのベースおよびエミッタが共通接続された一対のトランジスタのベース・エミッタ間電圧を入力電圧とするコンパレータとを備え、
前記制御部は、前記帰還点電圧を変化させている間に、前記コンパレータの出力電圧が変化した際の帰還点電圧に基づいて、入力段オフセット量を検出することを特徴とする電圧電流変換回路。 - 入力電圧が第１の抵抗素子を介して一方の入力端子に印加され、基準電圧が第２の抵抗素子を介して他方の入力端子に印加され、基準電圧に対する入力電圧の差電圧を増幅する差動増幅器と、
ベースに前記差動増幅器からの出力電圧が供給され、コレクタに定電流源が接続され、エミッタが接地電位に接続された第１のトランジスタと、
ベースが前記第１のトランジスタのコレクタに接続され、コレクタに電源電圧が供給され、エミッタが前記差動増幅器の一方の端子に接続された第２のトランジスタと、
ベースが前記第１のトランジスタのコレクタに接続され、エミッタが前記第２のトランジスタのエミッタに接続された第３のトランジスタと、
前記第３のトランジスタのコレクタに接続され、前記第３のトランジスタに流れる電流の値に応じた電流出力を行うカレントミラーと、
前記第２および第３のトランジスタのベース・エミッタ間電圧を入力電圧として動作するコンパレータと、
通常時には前記コンパレータからの出力電圧を遮断し、前記差動増幅器の入力段オフセット量の検出時には前記コンパレータからの出力電圧を導通させるスイッチと、
前記差動増幅器の入力段オフセット量の検出時に、前記入力電圧は前記基準電圧と同じ値に設定され、前記差動増幅器の他方の入力端子に印加する帰還点電圧を変化させ、前記スイッチを介した前記コンパレータの出力電圧が変化したときの帰還点電圧を設定値として固定する制御部とを備えたことを特徴とする電圧電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037296A JP2004248098A (ja) | 2003-02-14 | 2003-02-14 | 電圧電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037296A JP2004248098A (ja) | 2003-02-14 | 2003-02-14 | 電圧電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004248098A true JP2004248098A (ja) | 2004-09-02 |
Family
ID=33022158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003037296A Pending JP2004248098A (ja) | 2003-02-14 | 2003-02-14 | 電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004248098A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795006B1 (ko) * | 2006-06-12 | 2008-01-16 | 주식회사 하이닉스반도체 | 오프셋 전압 측정 장치 |
| US7576664B2 (en) | 2005-11-29 | 2009-08-18 | Hynix Semiconductor Inc. | Apparatus and method of generating DBI signal in semiconductor memory apparatus |
-
2003
- 2003-02-14 JP JP2003037296A patent/JP2004248098A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7576664B2 (en) | 2005-11-29 | 2009-08-18 | Hynix Semiconductor Inc. | Apparatus and method of generating DBI signal in semiconductor memory apparatus |
| KR100795006B1 (ko) * | 2006-06-12 | 2008-01-16 | 주식회사 하이닉스반도체 | 오프셋 전압 측정 장치 |
| US7579846B2 (en) | 2006-06-12 | 2009-08-25 | Hynix Semiconductor Inc. | Offset voltage measuring apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4541358B2 (ja) | 電源装置 | |
| JP3889402B2 (ja) | 過電流検出回路及びそれを備えたレギュレータ | |
| JP4742454B2 (ja) | レギュレータ回路 | |
| US8729829B2 (en) | Power supply arrangement and method for the power supply of an electrical load | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| JPH03201818A (ja) | 比較回路 | |
| JP2007133533A (ja) | 基準電圧生成回路 | |
| US6992472B2 (en) | Circuit and method for setting the operation point of a BGR circuit | |
| JP2009037372A (ja) | 定電流・定電圧回路 | |
| JP3556482B2 (ja) | 定電圧発生回路 | |
| US6798179B2 (en) | Stabilized direct-current power supply device | |
| JP2004248098A (ja) | 電圧電流変換回路 | |
| KR100930500B1 (ko) | 비교기를 이용한 밴드갭 기준회로 | |
| JP2007219901A (ja) | 基準電流源回路 | |
| JP2001245469A (ja) | 電流―電圧変換回路およびそれを利用したｄｃ−ｄｃコンバータ | |
| JP3680513B2 (ja) | 電流検出回路 | |
| JP4487680B2 (ja) | 半導体装置 | |
| KR100593929B1 (ko) | 자동 전압 조절 기능을 갖는 스위치 모드 전원 공급장치 | |
| US6940329B2 (en) | Hysteresis circuit used in comparator | |
| KR0153055B1 (ko) | 히스테리시스를 제어할 수 있는 온도 보상된 비교기 회로 | |
| JPH1048268A (ja) | ピーク検波回路 | |
| JPH10225106A (ja) | 安定化電源回路 | |
| US20230184813A1 (en) | Current sense circuit | |
| JP3920530B2 (ja) | クリップ回路 | |
| JP2005167865A (ja) | クランプ回路及びこれを備えた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081106 |