JP2004247626A

JP2004247626A - 固体撮像素子及びその製造方法

Info

Publication number: JP2004247626A
Application number: JP2003037623A
Authority: JP
Inventors: Yoshihiro Okada; 吉弘岡田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-02-17
Filing date: 2003-02-17
Publication date: 2004-09-02

Abstract

【課題】特性の劣化を伴うことなくチャネル領域を狭小化した固体撮像素子を提供する。
【解決手段】半導体基板の表面に形成される半導体基板と同導電型を有するチャネル領域２８と、チャネル領域２８の表面領域に互いに略平行に延在して形成された逆導電型を有する分離領域２６と、分離領域２６に略直交し、互いに略平行に延在して配置された複数の転送電極３２とを含み、複数の分離領域２６相互の間隔は、転送電極３２に電圧を印加することによってチャネル領域２８内にポテンシャル井戸が形成される距離とした固体撮像素子。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
図６は、フレーム転送方式のＣＣＤ固体撮像素子の構成を示す概略図である。フレーム転送方式のＣＣＤ固体撮像素子は、撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄから基本的に構成される。撮像部１０ｉには、光電変換素子列を兼ねる垂直シフトレジスタが蓄積部１０ｓに向かう方向に延在して互いに平行に配置される。撮像部１０ｉに入射した光は、各光電変換素子によって情報電荷に変換され、垂直転送されて蓄積部１０ｓに出力される。蓄積部１０ｓは、撮像部１０ｉの垂直シフトレジスタに連続する遮光された垂直シフトレジスタから構成される。情報電荷は一旦蓄積部１０ｓに保持された後、１行ずつ水平転送部１０ｈへ転送される。水平転送部１０ｈは、出力部１０ｄに向かう方向に延在する１行の水平シフトレジスタから構成される。水平転送部１０ｈは、蓄積部１０ｓから転送された情報電荷を受けて、情報電荷を１画素単位で出力部１０ｄへ転送する。出力部１０ｄは１画素毎の電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力として取り出される。
【０００３】
図７は、従来のＣＣＤ固体撮像素子の撮像部１０ｉの構造を示す平面図である。また、図８は、図７に示す撮像部１０ｉをＸ−Ｘ方向に切り取った構造を示す断面図である。
【０００４】
Ｎ型の半導体基板２０に、Ｐ型の不純物が添加されたＰウェル２２が形成される。このＰウェル２２の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル２４が形成される。Ｎウェル２４には、所定の間隔Ｗｃをもって互いに平行にＰ型の不純物が添加された分離領域２６が配置される。分離領域２６は幅Ｗｄを有する。Ｎウェル２４は、隣接する分離領域２６によって電気的に区画され、分離領域２６に挟まれた領域が情報電荷の転送経路であるチャネル領域２８となる。
【０００５】
Ｎウェル２４上には絶縁膜３０が設けられ、この絶縁膜３０を介してチャネル領域２８の延在方向に直行して複数の転送電極３２が互いに平行に配置される。これらの転送電極３２には、例えば、隣接する３つの転送電極３２−１，３２−２，３２−３の組合せ毎に３相の転送クロックφ１〜φ３が印加され、転送電極３２−１，３２−２，３２−３の下にあるチャネル領域２８のポテンシャルが制御されて情報電荷が転送される（例えば、特開２００１−１５６２８４号公報）。
【０００６】
通常、各分離領域２６の幅Ｗｄは１μｍ程度であり、各チャネル領域２８の幅Ｗｃは２．５μｍ以上である。また、Ｐウェル２２にはＰ型の不純物が１０^１５／ｃｍ^３程度、Ｎウェル２４にはＮ型の不純物が１０^１６／ｃｍ^３程度、分離領域２６にはＰ型の不純物が１０^１７／ｃｍ^３程度の不純物濃度で添加される。
【０００７】
図９は、チャネル領域２８における深さ方向のポテンシャルの変化を示す図である。
【０００８】
転送電極３２に半導体基板２０に対して正電位Ｖ_Ｈを印加した場合、転送電極３２と絶縁膜３０との界面から除々にポテンシャルが低下し、Ｎウェル２４内でポテンシャルの極小値をとる。ポテンシャルの極小値を超えると、再びポテンシャルは上昇してＰウェル２２でポテンシャルの極大値をとり、半導体基板２０に向かってポテンシャルは低下する。その結果、Ｎウェル２４内にポテンシャル井戸が形成され、情報電荷の蓄積が可能となる。ここで、ポテンシャル井戸の蓄積許容量を超える情報電荷が発生した場合には、過剰な電荷はＮウェル２４とＰウェル２２との間のポテンシャル障壁を越えて半導体基板２０に排出される。
【０００９】
【特許文献１】
特開２００１−１５６２８４号公報
【００１０】
【発明が解決しようとする課題】
ＣＣＤ固体撮像素子はデジタルカメラやカメラ付き携帯電話に用いられており、カメラの解像度を向上するために画素密度を増加させ、消費電力を低減する等の利点からＣＣＤ固体撮像素子の小型化が求められている。
【００１１】
しかしながら、ＣＣＤ固体撮像素子を小型化するためにチャネル領域２８の幅Ｗｃを狭くしていくと、分離領域２６によるチャネル領域２８への影響が大きくなり、チャネル領域２８のＮウェル２４内におけるポテンシャルのプロファイルが変化する狭チャネル効果を生ずる。その結果、チャネル領域２８から半導体基板２０に向けて形成されるポテンシャルの状態が変化し、ＣＣＤ固体撮像素子の特性が劣化する問題を生ずる。
【００１２】
本発明は、上記従来技術の問題を鑑み、特性の劣化を伴うことなくチャネル領域を狭小化した固体撮像素子及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決できる本発明は、半導体基板の一主面に配置される前記半導体基板と同一導電型の半導体領域と、前記半導体領域内に所定の間隔を隔てて互いに略平行に配置され、前記半導体領域を区画する前記半導体基板と逆導電型の複数の分離領域と、前記半導体基板上に前記分離領域と交差する方向に延在して互いに略平行に配置される複数の転送電極とを備え、前記複数の分離領域の相互間隔は、基板深さ方向に対してポテンシャル障壁を形成させるよりも狭い幅に設定されることを特徴とする固体撮像素子である。
【００１４】
ここで、前記ポテンシャル障壁が前記チャネル領域と前記半導体基板との境界付近に形成されることが好適である。
【００１５】
上記課題を解決できる本発明の別の形態は、半導体基板の一主面に前記半導体基板と同一導電型の不純物を注入して半導体領域を形成する第１の工程と、前記半導体領域に前記半導体基板と逆導電型の不純物を所定の間隔を隔てて互いに略平行に注入して複数の分離領域を形成すると共に、隣接する前記分離領域の間にチャネル領域を規定する第２の工程と、前記半導体基板上に前記複数の分離領域と交差し、互いに略平行に配列される複数の転送電極を形成する第３の工程と、を有し、前記第２の工程は、前記複数の分離領域の相互間隔を、基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定することを特徴とする固体撮像素子の製造方法である。
【００１６】
ここで、前記第２の工程は、前記分離領域の不純物濃度及び拡散深さの少なくとも一方を調整することにより、前記ポテンシャル障壁を前記チャネル領域と前記半導体基板との境界付近に形成させることが好適である。
【００１７】
また、上記課題を解決できる本発明の別の態様は、半導体基板の一主面に前記半導体基板と同一導電型の不純物を注入して半導体領域を形成する第１の工程と、前記半導体基板上に互いに略平行に配列される複数の転送電極を形成する第２の工程と、前記半導体領域に前記複数の転送電極と交差する方向で、かつ、互いに略平行に所定の間隔を隔てて前記半導体基板と逆導電型の不純物を注入して複数の分離領域を形成し、隣接する前記分離領域の間にチャネル領域を規定する第３の工程と、を有し、前記第３の工程は、前記複数の分離領域の相互間隔を、基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定することを特徴とする固体撮像素子の製造方法である。
【００１８】
ここで、前記第３の工程は、前記分離領域の不純物濃度及び拡散深さの少なくとも一方を調整することにより、前記ポテンシャル障壁を前記チャネル領域と前記半導体基板との境界付近に形成させることが好適である。
【００１９】
【発明の実施の形態】
＜固体撮像素子の構造＞
本発明の実施の形態におけるＣＣＤ固体撮像素子について図を参照して詳細に説明する。本実施の形態におけるＣＣＤ固体撮像素子の全体構成は、図７と同様に、撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄから基本的に構成される。
【００２０】
図１に、本実施の形態におけるＣＣＤ固体撮像素子の撮像部１０ｉの平面図を示す。また、図２には、蓄積部１０ｓをＸ−Ｘ方向に切り取った断面構造を示す。
【００２１】
Ｎ型の半導体基板２０の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル２４が形成される。半導体基板２０としては、例えば、シリコン基板、砒化ガリウム基板等の一般的な半導体材料を用いることができる。半導体基板２０に含まれるＮ型の不純物濃度は、１０^１４／ｃｍ^３以上１０^１６／ｃｍ^３以下とすることが好適である。また、Ｎウェル２４に添加されるＮ型不純物には砒素（Ａｓ）、燐（Ｐ）、アンチモン（Ｓｂ）等を用いることができ、Ｎウェル２４内の不純物濃度は１０^１６／ｃｍ^３以上１０^１８／ｃｍ^３以下とすることが好適であり、さらに１０^１６／ｃｍ^３以上１０^１７／ｃｍ^３以下とすることがより好適である。
【００２２】
Ｎウェル２４には、所定の間隔Ｗｃをもって互いに平行にＰ型の不純物が添加された分離領域２６が配置される。分離領域２６は幅Ｗｄを有する。Ｎウェル２４は、隣り合う２つの分離領域２６によって電気的に区画され、この分離領域２６によって区画された領域が情報電荷の転送経路であるチャネル領域２８となる。分離領域２６の幅Ｗｄは、ＣＣＤ固体撮像素子を小型化するためにはできるだけ狭い方が良いが、分離領域２６の不純物を十分に活性化するために１μｍ以上であることが好適である。一方、チャネル領域２８の幅Ｗｃは、０．５μｍ以上２μｍ以下であることが好適である。
【００２３】
分離領域２６に添加されるＰ型不純物はボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等を用いることができ、分離領域２６内の不純物濃度は１０^１６／ｃｍ^３以上１０^２０／ｃｍ^３以下とすることが好適であり、さらに１０^１７／ｃｍ^３以上１０^１８／ｃｍ^３以下とすることがより好適である。
【００２４】
Ｎウェル２４上には、絶縁膜３０が設けられる。絶縁膜３０としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜等のシリコン系材料や酸化チタン系材料等を用いることができる。絶縁膜３０の膜厚は、１０ｎｍ以上１０００ｎｍ以下とすることが好適であり、さらに５０ｎｍ以上２００ｎｍ以下とすることがより好適である。
【００２５】
この絶縁膜３０を介してチャネル領域２８の延在方向に直行して複数の転送電極３２が互いに平行に配置される。転送電極３２には、金属、多結晶シリコン等の導電性材料を用いることができる。これらの転送電極３２には、例えば、連続する３つの転送電極３２−１，３２−２，３２−３の組合せ毎に３相の転送クロックφ１〜φ３が印加され、転送電極３２−１，３２−２，３２−３の下にあるチャネル領域２８のポテンシャルが制御されて情報電荷が転送される。
【００２６】
図３は、チャネル領域２８におけるポテンシャルの状態を模式的に示す図である。図３（ａ）は、チャネル領域２８の幅Ｗｃを２．５μｍとして、転送電極３２に半導体基板２０に対して数Ｖ程度の正電位Ｖ_Ｈを印加した場合のチャネル領域２８内のポテンシャルを示す。図３（ｂ）は、チャネル領域２８の幅Ｗｃを１．８μｍとした場合のチャネル領域２８内のポテンシャルを示す。
【００２７】
図３（ａ）では、分離領域２６のＰ型不純物濃度とチャネル領域２８のＮ型不純物濃度との濃度差によってチャネル領域２８側に電位分布が広がる。このとき、チャネル領域２８の幅Ｗｃが広いために等電位線の密度は低くなり、分離領域２６からチャネル領域２８の中心線Ｚ−Ｚ付近のポテンシャルへの影響は小さくなる。中心線Ｚ−Ｚに沿ったチャネル領域２８の深さ方向へのポテンシャルの変化は図４の破線Ａのように示され、Ｎウェル２４内にはポテンシャル井戸が形成されず、半導体基板２０の表面から深部に向かってなだらかな傾斜を有するものとなる。
【００２８】
一方、図３（ｂ）のようにチャネル領域２８の幅Ｗｃを狭くすると、隣接する分離領域２６からの影響が大きくなり、チャネル領域２８の中心線Ｚ’−Ｚ’付近に対して支配的となる。この結果、中心線Ｚ’−Ｚ’に沿ったチャネル領域２８の深さ方向へのポテンシャルの変化は図４の実線Ｂのように示され、Ｎウェル２４内にポテンシャル井戸が形成される。すなわち、半導体基板２０の表面からポテンシャルが低下してＮウェル２４内で極小値をとり、再びＮウェル２４と半導体基板２０の界面に向かってポテンシャルが上昇して界面付近で極大値をとり、半導体基板２０の深部に向かってポテンシャルがなだらかに低下するものとなる。
【００２９】
以上のように、本実施の形態のＣＣＤ固体撮像素子によれば、チャネル領域の幅Ｗｃを小さくした場合においても、転送電極に対する正電位Ｖ_Ｈの印加によってＮウェル２４内にポテンシャル井戸を形成することができる。このポテンシャル井戸には情報電荷を蓄積することが可能である。従って、ＣＣＤ固体撮像素子の特性を損なうことなく、そのサイズを小型化することを可能とする。
【００３０】
また、連続する３つの転送電極３２−１，３２−２，３２−３の組合せ毎に３相の転送クロックφ１〜φ３を印加することによって、転送電極３２−１，３２−２，３２−３の下にあるチャネル領域２８のポテンシャル井戸の深さを制御して情報電荷を順次転送することができる。
【００３１】
ここで、ポテンシャル井戸の蓄積許容量を超える情報電荷が発生した場合には、過剰な電荷はＮウェル２４と半導体基板２０との間のポテンシャル障壁を越えて半導体基板２０の深部に排出される。
【００３２】
なお、本実施の形態では蓄積部１０ｓの構造について説明を行ったが、同様の構造を撮像部１０ｉの垂直シフトレジスタに適用することも可能である。
【００３３】
＜固体撮像素子の製造方法＞
図５は、本実施の形態におけるＣＣＤ固体撮像素子の製造方法のプロセスフロー図である。ここでは、ＣＣＤ固体撮像素子の撮像部１０ｉのみの製造方法を説明するが、他の構成部分については一般的なＣＣＤ固体撮像素子の製造方法を適用することができる。
【００３４】
半導体基板２０の表面における素子を形成する領域にＮ型の不純物を拡散させる。例えば、半導体基板２０としてはシリコン基板を用い、Ｎ型不純物には燐（Ｐ）を用いることができる。このＮ型不純物導入工程により、半導体基板２０の表面領域にＮウェル２４が形成される（図５（ａ））。ここで、Ｎウェル２４内の実効的なＮ型不純物濃度が１０^１７／ｃｍ^３以上１０^１８／ｃｍ^３以下となるようにすることが好適である。
【００３５】
続いて、互いに間隔Ｗｃを隔てて幅Ｗｄを有する開口を有するレジストパターン４０で半導体基板２０の表面を覆い、このレジストパターン４０をマスクとしてＰ型不純物を導入する（図５（ｂ））。例えば、Ｐ型不純物にはボロン（Ｂ）を用いることができる。このＰ型不純物導入工程により、Ｎウェル２４内に幅Ｗｄを有する分離領域２６と、これらの分離領域２６の間に幅Ｗｃを有するチャネル領域２８が形成される。ここで、分離領域２６の幅Ｗｄは１μｍ以上とし、チャネル領域２８の幅Ｗｃは０．５μｍ以上２μｍ以下とし、分離領域２６内のＰ型不純物濃度は１０^１６／ｃｍ^３以上１０^２０／ｃｍ^３以下とすることが好適である。
【００３６】
次に、レジストパターン４０を取り除いた後に、分離領域２６及びチャネル領域２８を覆うように絶縁膜３０として酸化シリコン膜を形成する。この絶縁膜３０の上に多結晶シリコン膜を積層し、この多結晶シリコン膜をパターンニングすることによって転送電極３２を形成する（図５（ｃ））。
【００３７】
【発明の効果】
本発明によれば、ＣＣＤ固体撮像素子において特性の劣化を伴うことなくチャネル領域を狭小化することができる。本発明は、特に、ＣＣＤ固体撮像素子のサイズの小型化に有効である。
【図面の簡単な説明】
【図１】本発明の実施の形態における固体撮像素子の撮像部の構成を示す平面図である。
【図２】本発明の実施の形態における固体撮像素子の撮像部の構成を示す断面図である。
【図３】固体撮像素子のＮウェル内のポテンシャルプロファイルを示す図である。
【図４】固体撮像素子のＮウェル深さ方向へのポテンシャルの変化を示す図である。
【図５】本発明の実施の形態における固体撮像素子の製造方法のプロセスフローを示す図である。
【図６】ＣＣＤ固体撮像素子の構成を示す概略図である。
【図７】従来の固体撮像素子の撮像部の構成を示す平面図である。
【図８】従来の固体撮像素子の撮像部の構成を示す断面図である。
【図９】従来の固体撮像素子のＮウェル内のポテンシャルプロファイルを示す図である。
【符号の説明】
１０ｉ撮像部、１０ｓ蓄積部、１０ｈ水平転送部、１０ｄ出力部、２０半導体基板、２２Ｐウェル、２４Ｎウェル、２６分離領域、２８チャネル領域、３０絶縁膜、３２転送電極、４０レジストパターン。

Claims

半導体基板の一主面に配置される前記半導体基板と同一導電型の半導体領域と、
前記半導体領域内に所定の間隔を隔てて互いに略平行に配置され、前記半導体領域を区画する前記半導体基板と逆導電型の複数の分離領域と、
前記半導体基板上に前記分離領域と交差する方向に延在して互いに略平行に配置される複数の転送電極と、を備え、
前記複数の分離領域の相互間隔は、基板深さ方向に対してポテンシャル障壁を形成させるよりも狭い幅に設定されることを特徴とする固体撮像素子。
請求項１に記載の固体撮像素子において、
前記ポテンシャル障壁が前記チャネル領域と前記半導体基板との境界付近に形成されることを特徴とする固体撮像素子。
半導体基板の一主面に前記半導体基板と同一導電型の不純物を注入して半導体領域を形成する第１の工程と、
前記半導体領域に前記半導体基板と逆導電型の不純物を所定の間隔を隔てて互いに略平行に注入して複数の分離領域を形成すると共に、隣接する前記分離領域の間にチャネル領域を規定する第２の工程と、
前記半導体基板上に前記複数の分離領域と交差し、互いに略平行に配列される複数の転送電極を形成する第３の工程と、を有し、
前記第２の工程は、前記複数の分離領域の相互間隔を、基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定することを特徴とする固体撮像素子の製造方法。
請求項３に記載の固体撮像素子の製造方法において、
前記第２の工程は、前記分離領域の不純物濃度及び拡散深さの少なくとも一方を調整することにより、前記ポテンシャル障壁を前記チャネル領域と前記半導体基板との境界付近に形成させることを特徴とする固体撮像素子の製造方法。
半導体基板の一主面に前記半導体基板と同一導電型の不純物を注入して半導体領域を形成する第１の工程と、
前記半導体基板上に互いに略平行に配列される複数の転送電極を形成する第２の工程と、
前記半導体領域に前記複数の転送電極と交差する方向で、かつ、互いに略平行に所定の間隔を隔てて前記半導体基板と逆導電型の不純物を注入して複数の分離領域を形成し、隣接する前記分離領域の間にチャネル領域を規定する第３の工程と、を有し、
前記第３の工程は、前記複数の分離領域の相互間隔を、基板深さ方向に対してポテンシャル障壁を形成させるよりも狭く設定することを特徴とする固体撮像素子の製造方法。
請求項５に記載の固体撮像素子の製造方法において、
前記第３の工程は、前記分離領域の不純物濃度及び拡散深さの少なくとも一方を調整することにより、前記ポテンシャル障壁を前記チャネル領域と前記半導体基板との境界付近に形成させることを特徴とする固体撮像素子の製造方法。