JP2004235183A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004235183A JP2004235183A JP2003018264A JP2003018264A JP2004235183A JP 2004235183 A JP2004235183 A JP 2004235183A JP 2003018264 A JP2003018264 A JP 2003018264A JP 2003018264 A JP2003018264 A JP 2003018264A JP 2004235183 A JP2004235183 A JP 2004235183A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- semiconductor device
- wafer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】安価な製造装置で短期間に絶縁膜を形成でき、ヒューズ領域上方にもはんだバンプおよび再配線を配置することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、素子の不良救済のためのヒューズ７０を有しヒューズ７０を被う絶縁膜９０を有し絶縁膜９０上にバンプ１０４を有するものであって、絶縁膜９０は有機材料により形成されている。絶縁膜が感光材料により形成されることもある。また製造方法は、ウエハ上に素子２０〜２２およびヒューズ７０を形成する工程と、ウエハの素子の検査後にヒューズ７０を切断する工程と、ヒューズ７０を切断後に絶縁膜９０を形成する工程と、絶縁膜９０上にバンプ１０４を形成する工程とを含み、絶縁膜９０の形成をフューズ７０を形成する工程以降の後工程において実施する。
【選択図】 図６
【解決手段】半導体装置は、素子の不良救済のためのヒューズ７０を有しヒューズ７０を被う絶縁膜９０を有し絶縁膜９０上にバンプ１０４を有するものであって、絶縁膜９０は有機材料により形成されている。絶縁膜が感光材料により形成されることもある。また製造方法は、ウエハ上に素子２０〜２２およびヒューズ７０を形成する工程と、ウエハの素子の検査後にヒューズ７０を切断する工程と、ヒューズ７０を切断後に絶縁膜９０を形成する工程と、絶縁膜９０上にバンプ１０４を形成する工程とを含み、絶縁膜９０の形成をフューズ７０を形成する工程以降の後工程において実施する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ上に例えばはんだバンプを形成し、フリップチップ工法にて組立てを行う半導体装置に関するものである。
【０００２】
【従来の技術】
半導体チップ上にはんだバンプを形成し、はんだバンプをパッケージ基板にフリップチップ工法で実装する組立てを行う場合、通常は半導体チップに予め用意されたパッドにはんだバンプを形成するか、若しくはパッドからチップ上のパッシベーション上に再配線を施し、再配線上にはんだバンプを形成する。
【０００３】
半導体チップにメモリ素子が存在する場合には、通常、欠陥による歩留まり低下を救済する方法をとる。これは、チップ上にあらかじめ用意されたヒューズを切断することにより、メモリの不良セルを冗長セルに置き換える冗長救済が行われる。この冗長救済は、ウエハ状態で半導体チップの検査を実施して冗長救済の情報を作成し、レーザーによる不良メモリのヒューズ切断を行う必要があるため、冗長救済後には切断されたヒューズ領域はパッシベーションが開口して、チップのメタル配線が剥き出しの状態となっている。このため、ヒューズ上の領域にはんだバンプや、再配線を配置する事ができなくなる。
【０００４】
また、はんだバンプ形成の工法によっては、ウエハ上全面にはんだバンプ冶金金属（以下ＵＢＭ）が蒸着されるため、ヒューズ領域の上方にはんだバンプを配置しない場合にも、ＵＢＭの蒸着により切断したヒューズがショートしたり、パターンエッチング時に腐食する場合があり、冗長救済が正しく反映されなくなるという問題があった。
【０００５】
この問題に対して、特開２００２−２８９６９２では、ヒューズ切断後、フューズ領域上方の保護として、ウエハ全体をＴＥＯＳ膜やＢＰＳＧ膜などの無機絶縁膜を形成した後、リソグラフィ工程とエッチング工程とを追加してはんだバンプと電極とを接続するための無機絶縁膜の開口部を形成する事により、問題の解決を図っている。
【０００６】
【特許文献１】
特開２００２−２８９６９２
【０００７】
【発明が解決しようとする課題】
しかしながら、特開２００２−２８９６９２による方法では、ヒューズを切断したウエハを拡散の前工程に戻す必要があるため、クリーン度を保ったまま、ヒューズ切断を実施、若しくはウエハ洗浄をする工法、環境を確立する必要があり、高価な設備が必要となる。また、ウエハ拡散工程でのリソグラフィ工法とエッチング工程にて無機絶縁膜の開口部を形成するために、プロセスコストの増加や製造期間の長期化などの課題を有していた。
【０００８】
したがって、この発明の目的は、安価な製造方法で短期間に絶縁膜を形成でき、ヒューズ領域上方にもはんだバンプおよび再配線を配置することができる半導体装置およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
請求項１記載の半導体装置は、素子の不良救済のためのヒューズを有しヒューズを被う絶縁膜を有し絶縁膜上にバンプを有する半導体装置であって、絶縁膜が有機材料により形成されたことを特徴とするものである。
【００１０】
請求項１記載の半導体装置によれば、メモリセルなどの冗長救済を行うためのヒューズ領域に、例えばポリイミド、ベンゾシクロブテン、ポリベンゾオキサイド等の有機材料で絶縁膜を形成することにより、リソグラフィ工程で形成する必要がある無機材質の絶縁膜に比較して、安価な製造装置で短期間に絶縁膜を形成でき、ヒューズの場所に制約されることなく、ヒューズ領域上方にもはんだバンプおよび再配線を配置することができる。またウエハ拡散工程の前工程ではなく、組み立て以降の後工程で膜付け以降のすべての処理を実施することができ、このようにした場合、コスト削減、期間短縮を実現できる。
【００１１】
請求項２記載の半導体装置は、請求項１において、絶縁膜が、ポリイミド、ベンゾシクロブテン、またはポリベンゾオキサイドにより形成されているものである。
【００１２】
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
【００１３】
請求項３記載の半導体装置は、素子の不良救済のためのヒューズを有しヒューズを被う絶縁膜を有し絶縁膜上にバンプを有する半導体装置であって、絶縁膜が感光材料により形成されたことを特徴とするものである。
【００１４】
請求項３記載の半導体装置によれば、請求項１と同様な効果のほか、ヒューズ領域上方の絶縁膜を感光性材料で形成することにより、現像とケミカルエッチングで膜付けおよびパターンニングできるため、リソグラフィ工程でのステッパ装置や、ドライエッチ装置を必要が無くなるので、製造期間と、コストを削減することができる。
【００１５】
請求項４記載の半導体装置の製造方法は、請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および素子の不良救済のためのヒューズを形成する工程と、ウエハの素子の検査後にヒューズを切断する工程と、ヒューズを切断後にヒューズを被う絶縁膜を形成する工程と、絶縁膜上にバンプを形成する工程とを含み、絶縁膜の形成をヒューズを形成する工程以降の後工程において実施することを特徴とする半導体装置の製造方法。
【００１６】
請求項４記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果のほか、ウエハ拡散の前工程ではなくウエハ検査以降の後工程にて絶縁膜の膜付け、パターンニングが可能となるため、試作および生産を通じてコスト削減、期間短縮、および加工自由度の向上を実現することができる。
【００１７】
請求項５記載の半導体装置の製造方法は、請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および素子の不良救済のためのヒューズを形成する工程と、ウエハの素子の検査後にヒューズを切断する工程と、ヒューズを切断後にヒューズを被う絶縁膜を形成する工程と、絶縁膜上にバンプを形成する工程とを含み、絶縁膜およびバンプの形成を、ウエハ検査完了後の、良品チップのみに実施することを特徴とするものである。
【００１８】
請求項５記載の半導体装置の製造方法によれば、請求項４と同様な効果のほか、ウエハ上のチップ全体ではなく、検査した後の良品チップのみに加工することができるので、試作、生産を通じてコスト削減、期間短縮および加工自由度の向上を実現することができる。
【００１９】
請求項６記載の半導体装置の製造方法は、請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および前記素子の不良救済のためのヒューズを形成する工程と、前記ウエハの前記素子の検査後に前記ヒューズを切断する工程と、前記ヒューズを切断後に前記ヒューズを被う絶縁膜を形成する絶縁膜形成工程と、ダイシング工程と、前記絶縁膜上にバンプを形成する工程とを含み、前記絶縁膜および前記バンプの形成を、前記ウエハの検査および前記ダイシングの完了後のチップ状態で実施することを特徴とするものである。
【００２０】
請求項６記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果のほか、ウエハ上のチップ全体ではなく、ダイシングした後の単体チップにも加工することができ、試作、生産を通じてコスト削減、期間短縮、加工自由度の向上を実現することができる。
【００２１】
【発明の実施の形態】
本発明の第１の実施の形態の半導体装置について、図面を参照しながら説明する。図１は、本発明の半導体装置の断面図である。
【００２２】
１は半導体チップの基板、２０および２１はウエハ拡散工程により基板内に生成されたロジックトランジスタ領域、２２は同様に生成されたメモリセル領域、３０および３１はロジック領域のトランジスタと配線層を接続するコンタクト、３２および３３はメモリ領域のトランジスタと配線とを接続するコンタクト、４０〜４３は第一層のメタル配線、５０〜５３は第一層のメタル配線４０〜４３と、第二層のメタル配線６０、６１および冗長救済を行うためのヒューズ７０とを接続するビアである。８０は各メタル層間と、チップ表面を保護する保護膜である。６０ａ、６１ａは第二層のメタル配線６０、６１にあって、検査および再配線を実施する際に使用するパッドであり、パッド６０ａ、６１ａ上の保護膜８０は開口している。ヒューズ７０はメモリセル領域上方に配置されており、ヒューズ７０を切断しない場合に表面から内部配線、素子を保護するために、通常保護膜８０が薄膜状態で膜付けされている。
【００２３】
本実施の形態では第一層と第二層のメタル配線４０〜４３、６０、６１の２層配線の例を示しているが、配線層は何層でも同様である。また、本実施の形態ではヒューズ７０は最上層のメタル配線６０、６１と同層のメタルを使用しているが、下位層のメタルで形成される場合もある。
【００２４】
上記のように製造されたウエハに対して、ウエハ内の各チップの検査を実施してメモリセルの良否判定を行い、不良判定されたメモリのうち、予め用意された冗長セルで救済可能なチップに対しては、救済するための情報を検査結果より生成し、ヒューズ７０を切断することにより救済を実施する。
【００２５】
図２は、ヒューズ切断を実施し、冗長救済された後のチップの断面図である。ヒューズ７０はレーザーの照射等の方法により切断される。また、ヒューズ７０上の保護膜８０もヒューズ切断に伴って同様に切断されるため、切断後はヒューズ７０を形成するメタルが剥き出しの状態となっている。
【００２６】
このように、メモリ冗長救済が実施され、ヒューズ７０の箇所のメタルが剥き出しになったチップに対して、ヒューズ７０上に絶縁膜を形成する事により、ヒューズ領域上に再配線およびバンプ例えばはんだバンプを配置する。本実施の形態では、有機材料であるポリイミドにて絶縁膜を形成する。
【００２７】
図３において、９０はウエハの表面に塗布されたポリイミドの絶縁膜である。ポリイミドは常温で液体であるため、塗布は常温でスピンコート等の工法により実施できる。次に塗布したポリイミド膜の上にフォトレジスト９１を塗布する。
フォトレジスト９１をパターン化されたマスク等によって感光させる。
【００２８】
図４はフォトレジスト９１が感光した状態を示す。フォトレジスト９１の部位９２および９３は、再配線を接続するパッド６０ａ、６１ａを使用するため開口させる部位であり、これらの部分を残して硬化させる。次にフォトレジスト９１およびポリイミドを溶解する薬品により、部位９２および９３のフォトレジスト９０および下方のポリイミド膜をケミカルエッチングする。
【００２９】
図５はケミカルエッチング後のウエハ状態を示す。パッド６０ａ、６１ａ上には開口部６０ｂ、６１ｂが形成され、ヒューズ７０は絶縁膜９０であるポリイミド膜により絶縁され保護される。
【００３０】
この後絶縁膜９０を硬化させるために熱処理を行うが、通常無機膜の形成温度として約４００℃以上の高温が必要となるのに対し、ポリイミドやその他の有機絶縁膜の場合は約３００〜３５０℃での温度で硬化処理を行う事が可能である。
【００３１】
図６ははんだバンプ形成後の状態である。１００はメタルからなる再配線で、パッド６０ａ、６１ａ の開口部６０ｂ、６１ｂからチップの絶縁膜９０上にメタルにより再配線１００が施される。再配線１００の再配線金属と、はんだバンプ１０４の接合を強化するＵＢＭ１０２を再配線上に施しＵＢＭ上にはんだバンプ１０４を形成する。
【００３２】
はんだバンプ１０４を形成後、ダイシングを行い、ウエハ検査の結果をもとに良品チップをウエハより採り出して、パッケージ基板にフリップチップ実装する。
【００３３】
本発明の第一の実施の形態では、絶縁膜９０としてポリイミドの例を示したが、同様の工法を実現できるベンゾシクロブテンやポリベンゾオキサイド、その他の有機材料を使用しても、常温での膜付け、ケミカルエッチング、低温での熱効果での絶縁膜９０の形成が可能である。
【００３４】
以上のように、本発明の第一の実施の形態の半導体装置によれば、有機材料で生成した絶縁膜９０により、ヒューズ領域に制約されることなくチップ全体に再配線１００およびはんだバンプ１０４を配置する事ができるため、チップ上の全領域を有効に使用することができる。また、通常ウエハ拡散を行う前工程での無機膜を形成する場合には、ドライエッチングを行うために、真空、プラズマ等の条件、装置が必要となるのに比べ、フォトレジスト９１によるケミカルエッチングで絶縁膜９０の生成が可能となるため、低コストで、短期間に実現することができる。また、無機膜を形成する際に必要な高温条件が必要で無く、拡散が完了したチップに対する熱による影響も少なくすることができる。なお、冗長救済でのレーザーによるフューズ加工の場合の他に、電圧調整トリミングにフューズを切断する場合に適用できる事は言うまでもない。
【００３５】
次に本発明の第二の実施の形態について説明する。本発明の第一の実施の形態と同様に、図２のウエハを検査後メモリ冗長救済を実施したウエハに対して絶縁膜９０を形成する。ここでは、感光性を持つ例えばポリイミドで絶縁膜を形成する場合を説明する。図７は、冗長救済を実施したウエハに対して感光性を持つポリイミドの絶縁膜１１０を塗布している。このウエハに対して、パターン化されたマスク等によって感光させる。通常ポリイミドは、感光部が硬化するネガ特性を持つため、図８のポリイミドを開口させる部位１１１および１１２を遮光して感光させる。なお、感光性絶縁膜がポジ型の場合とネガ型の場合では、露光により残る観光性有機絶縁膜が逆となるので、感光部を逆に設定する必要がある。
【００３６】
次にポリイミドを溶解する薬品により、部位１１１および１１２のポリイミドをケミカルエッチングする。ケミカルエッチング後のウエハ状態は、図５と同一となる。すなわち、パッド６０ａおよび６１ａ の上部は開口され、ヒューズ７０はポリイミド１１０により絶縁される。この後、熱処理によりポリイミド膜を硬化させ、その後は第一の実施の形態と同様に再配線、バンプを形成して、ダイシング後フリップチップ工法でパッケージ基板に実装する。この実施の形態では、感光性を持つポリイミドを絶縁膜１１０として形成したが、ポリイミド以外の感光性有機膜を使用する場合も、同様の工程にて絶縁膜形成、ヒューズ領域上の再配線、およびはんだバンプ配置を実現することができる。
【００３７】
以上のように、本発明の第二の実施の形態の半導体装置によれば、絶縁膜１１０に感光性材料を使用することにより、レジストによるパターンニング工程を省略できる。また、ウエハ拡散を行う前工程での無機膜を形成する方式に比較して、低コストで、短期間に絶縁膜を形成することができる。さらに、無機材質の絶縁膜を形成する際に必要な高温を与える必要が無く、拡散が完了したチップに対する熱により影響も少なくすることができる。
【００３８】
次に本発明の第三の実施の形態について説明する。チップ上に無機膜を形成するためは、真空状態や、気相成長のためのプラズマＣＶＤ装置等の設備が必要となり、ウエハ拡散を行う半導体製造の前工程での膜形成が必要となる。本発明では、チップ上に形成する絶縁膜として、有機材料を使用するため、常温で有機樹脂の塗布、感光性樹脂の現像、および薬品によるケミカルエッチングで膜形成ができる。
【００３９】
このため、本発明の半導体装置の製造方法では、絶縁膜の形成を前工程で実施する必要が無くなる。これにより、ウエハを検査した後の組立て工程において、良品チップのみに絶縁膜のパターンニング、再配線およびはんだバンプの形成を実施し、不良チップに対する処理を省略する事により、コスト削減、製造期間の短縮を実現することができる。
【００４０】
さらに、ダイシング後の単体チップに対しても、絶縁膜形成、再配線、はんだバンプの生成をすることができるため、コスト削減、製造期間の短縮が可能になると共に、チップごとに条件を変更した組立て実験や、製造工程の最適化、歩留まり確認などが容易にできる。
【００４１】
このように本発明の半導体装置の製造方法によれば、絶縁膜形成以降を半導体製造の後工程で実施することができるため、製造コスト削減、製造期間短縮が可能であると共に、組立て自由度の向上を実現することができる。
【００４２】
以上説明したように、本発明の半導体装置では、有機膜によるヒューズ領域の絶縁を行うことにより、ヒューズの場所に制約されることなく再配線、はんだバンプをチップ上に形成できると共に、製造コスト削減、製造期間の短縮を実現し、さらに、拡散した半導体チップを無機膜形成時に必要な温度に比較して、より低温ですることができる。また、本発明の半導体装置の製造方法によれば、絶縁膜の形成以降を半導体組立て以降の後工程で行うことができるため、製造コストの削減、製造期間の短縮と、組立てアウトソーシング、実験、解析など製造の自由度の向上を実現する事ができる。
【００４３】
【発明の効果】
請求項１記載の半導体装置によれば、メモリセルなどの冗長救済を行うためのヒューズ領域に、例えばポリイミド、ベンゾシクロブテン、ポリベンゾオキサイド等の有機材料で絶縁膜を形成することにより、リソグラフィ工程で形成する必要がある無機材質の絶縁膜に比較して、安価な製造装置で短期間に絶縁膜を形成でき、ヒューズの場所に制約されることなく、ヒューズ領域上方にもはんだバンプおよび再配線を配置することができる。またウエハ拡散工程の前工程ではなく、組み立て以降の後工程で膜付け以降のすべての処理を実施することができ、このようにした場合、コスト削減、期間短縮を実現できる。
【００４４】
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
【００４５】
請求項３記載の半導体装置によれば、請求項１と同様な効果のほか、ヒューズ領域上方の絶縁膜を感光性材料で形成することにより、現像とケミカルエッチングで膜付けおよびパターンニングできるため、リソグラフィ工程でのステッパ装置や、ドライエッチ装置を必要が無くなるので、製造期間と、コストを削減することができる。
【００４６】
請求項４記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果のほか、ウエハ拡散の前工程ではなくウエハ検査以降の後工程にて絶縁膜の膜付け、パターンニングが可能となるため、試作および生産を通じてコスト削減、期間短縮、および加工自由度の向上を実現することができる。
【００４７】
請求項５記載の半導体装置の製造方法によれば、請求項４と同様な効果のほか、ウエハ上のチップ全体ではなく、検査した後の良品チップのみに加工することができるので、試作、生産を通じてコスト削減、期間短縮および加工自由度の向上を実現することができる。
【００４８】
請求項６記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果のほか、ウエハ上のチップ全体ではなく、ダイシングした後の単体チップにも加工することができ、試作、生産を通じてコスト削減、期間短縮、加工自由度の向上を実現することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の半導体装置の断面図である。
【図２】本発明の第一の実施の形態の半導体装置のヒューズ切断時の断面図である。
【図３】本発明の第一の実施の形態の半導体装置のフォトレジスト塗布後の断面図である。
【図４】本発明の第一の実施の形態の半導体装置のフォトレジスト感光後の断面図である。
【図５】本発明の第二の実施の形態の絶縁膜形成後の断面図である。
【図６】本発明の第二の実施の形態の再配線、はんだバンプ形成後の断面図である。
【図７】本発明の第二の実施の形態の絶縁膜形成後の断面図である。
【図８】本発明の第二の実施の形態の絶縁膜感光後の断面図である。
【符号の説明】
１：半導体チップ基板
２０、２１：ロジック素子領域
２２：メモリ素子領域
３０、３１：ロジック素子と配線とのコンタクト
３２、３３：メモリ素子と配線とのコンタクト
４０〜４３：第一層配線
５０〜５３：第一層配線と第二層配線とのビア
６０、６１：第二層配線
６０ａ、６１ａ：パッド
７０ ：ヒューズ
８０ ：絶縁膜
９０ ：有機膜
９１ ：フォトレジスト
９２〜９３：フォトレジストエッチング領域
１００、１０１：再配線
１０２、１０３：はんだバンプした冶金（ＵＢＭ）
１０４、１０５：はんだバンプ
１１０：感光性材料による絶縁膜
１１１、１１２：絶縁膜のエッチング領域
【発明の属する技術分野】
本発明は、半導体チップ上に例えばはんだバンプを形成し、フリップチップ工法にて組立てを行う半導体装置に関するものである。
【０００２】
【従来の技術】
半導体チップ上にはんだバンプを形成し、はんだバンプをパッケージ基板にフリップチップ工法で実装する組立てを行う場合、通常は半導体チップに予め用意されたパッドにはんだバンプを形成するか、若しくはパッドからチップ上のパッシベーション上に再配線を施し、再配線上にはんだバンプを形成する。
【０００３】
半導体チップにメモリ素子が存在する場合には、通常、欠陥による歩留まり低下を救済する方法をとる。これは、チップ上にあらかじめ用意されたヒューズを切断することにより、メモリの不良セルを冗長セルに置き換える冗長救済が行われる。この冗長救済は、ウエハ状態で半導体チップの検査を実施して冗長救済の情報を作成し、レーザーによる不良メモリのヒューズ切断を行う必要があるため、冗長救済後には切断されたヒューズ領域はパッシベーションが開口して、チップのメタル配線が剥き出しの状態となっている。このため、ヒューズ上の領域にはんだバンプや、再配線を配置する事ができなくなる。
【０００４】
また、はんだバンプ形成の工法によっては、ウエハ上全面にはんだバンプ冶金金属（以下ＵＢＭ）が蒸着されるため、ヒューズ領域の上方にはんだバンプを配置しない場合にも、ＵＢＭの蒸着により切断したヒューズがショートしたり、パターンエッチング時に腐食する場合があり、冗長救済が正しく反映されなくなるという問題があった。
【０００５】
この問題に対して、特開２００２−２８９６９２では、ヒューズ切断後、フューズ領域上方の保護として、ウエハ全体をＴＥＯＳ膜やＢＰＳＧ膜などの無機絶縁膜を形成した後、リソグラフィ工程とエッチング工程とを追加してはんだバンプと電極とを接続するための無機絶縁膜の開口部を形成する事により、問題の解決を図っている。
【０００６】
【特許文献１】
特開２００２−２８９６９２
【０００７】
【発明が解決しようとする課題】
しかしながら、特開２００２−２８９６９２による方法では、ヒューズを切断したウエハを拡散の前工程に戻す必要があるため、クリーン度を保ったまま、ヒューズ切断を実施、若しくはウエハ洗浄をする工法、環境を確立する必要があり、高価な設備が必要となる。また、ウエハ拡散工程でのリソグラフィ工法とエッチング工程にて無機絶縁膜の開口部を形成するために、プロセスコストの増加や製造期間の長期化などの課題を有していた。
【０００８】
したがって、この発明の目的は、安価な製造方法で短期間に絶縁膜を形成でき、ヒューズ領域上方にもはんだバンプおよび再配線を配置することができる半導体装置およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
請求項１記載の半導体装置は、素子の不良救済のためのヒューズを有しヒューズを被う絶縁膜を有し絶縁膜上にバンプを有する半導体装置であって、絶縁膜が有機材料により形成されたことを特徴とするものである。
【００１０】
請求項１記載の半導体装置によれば、メモリセルなどの冗長救済を行うためのヒューズ領域に、例えばポリイミド、ベンゾシクロブテン、ポリベンゾオキサイド等の有機材料で絶縁膜を形成することにより、リソグラフィ工程で形成する必要がある無機材質の絶縁膜に比較して、安価な製造装置で短期間に絶縁膜を形成でき、ヒューズの場所に制約されることなく、ヒューズ領域上方にもはんだバンプおよび再配線を配置することができる。またウエハ拡散工程の前工程ではなく、組み立て以降の後工程で膜付け以降のすべての処理を実施することができ、このようにした場合、コスト削減、期間短縮を実現できる。
【００１１】
請求項２記載の半導体装置は、請求項１において、絶縁膜が、ポリイミド、ベンゾシクロブテン、またはポリベンゾオキサイドにより形成されているものである。
【００１２】
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
【００１３】
請求項３記載の半導体装置は、素子の不良救済のためのヒューズを有しヒューズを被う絶縁膜を有し絶縁膜上にバンプを有する半導体装置であって、絶縁膜が感光材料により形成されたことを特徴とするものである。
【００１４】
請求項３記載の半導体装置によれば、請求項１と同様な効果のほか、ヒューズ領域上方の絶縁膜を感光性材料で形成することにより、現像とケミカルエッチングで膜付けおよびパターンニングできるため、リソグラフィ工程でのステッパ装置や、ドライエッチ装置を必要が無くなるので、製造期間と、コストを削減することができる。
【００１５】
請求項４記載の半導体装置の製造方法は、請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および素子の不良救済のためのヒューズを形成する工程と、ウエハの素子の検査後にヒューズを切断する工程と、ヒューズを切断後にヒューズを被う絶縁膜を形成する工程と、絶縁膜上にバンプを形成する工程とを含み、絶縁膜の形成をヒューズを形成する工程以降の後工程において実施することを特徴とする半導体装置の製造方法。
【００１６】
請求項４記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果のほか、ウエハ拡散の前工程ではなくウエハ検査以降の後工程にて絶縁膜の膜付け、パターンニングが可能となるため、試作および生産を通じてコスト削減、期間短縮、および加工自由度の向上を実現することができる。
【００１７】
請求項５記載の半導体装置の製造方法は、請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および素子の不良救済のためのヒューズを形成する工程と、ウエハの素子の検査後にヒューズを切断する工程と、ヒューズを切断後にヒューズを被う絶縁膜を形成する工程と、絶縁膜上にバンプを形成する工程とを含み、絶縁膜およびバンプの形成を、ウエハ検査完了後の、良品チップのみに実施することを特徴とするものである。
【００１８】
請求項５記載の半導体装置の製造方法によれば、請求項４と同様な効果のほか、ウエハ上のチップ全体ではなく、検査した後の良品チップのみに加工することができるので、試作、生産を通じてコスト削減、期間短縮および加工自由度の向上を実現することができる。
【００１９】
請求項６記載の半導体装置の製造方法は、請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および前記素子の不良救済のためのヒューズを形成する工程と、前記ウエハの前記素子の検査後に前記ヒューズを切断する工程と、前記ヒューズを切断後に前記ヒューズを被う絶縁膜を形成する絶縁膜形成工程と、ダイシング工程と、前記絶縁膜上にバンプを形成する工程とを含み、前記絶縁膜および前記バンプの形成を、前記ウエハの検査および前記ダイシングの完了後のチップ状態で実施することを特徴とするものである。
【００２０】
請求項６記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果のほか、ウエハ上のチップ全体ではなく、ダイシングした後の単体チップにも加工することができ、試作、生産を通じてコスト削減、期間短縮、加工自由度の向上を実現することができる。
【００２１】
【発明の実施の形態】
本発明の第１の実施の形態の半導体装置について、図面を参照しながら説明する。図１は、本発明の半導体装置の断面図である。
【００２２】
１は半導体チップの基板、２０および２１はウエハ拡散工程により基板内に生成されたロジックトランジスタ領域、２２は同様に生成されたメモリセル領域、３０および３１はロジック領域のトランジスタと配線層を接続するコンタクト、３２および３３はメモリ領域のトランジスタと配線とを接続するコンタクト、４０〜４３は第一層のメタル配線、５０〜５３は第一層のメタル配線４０〜４３と、第二層のメタル配線６０、６１および冗長救済を行うためのヒューズ７０とを接続するビアである。８０は各メタル層間と、チップ表面を保護する保護膜である。６０ａ、６１ａは第二層のメタル配線６０、６１にあって、検査および再配線を実施する際に使用するパッドであり、パッド６０ａ、６１ａ上の保護膜８０は開口している。ヒューズ７０はメモリセル領域上方に配置されており、ヒューズ７０を切断しない場合に表面から内部配線、素子を保護するために、通常保護膜８０が薄膜状態で膜付けされている。
【００２３】
本実施の形態では第一層と第二層のメタル配線４０〜４３、６０、６１の２層配線の例を示しているが、配線層は何層でも同様である。また、本実施の形態ではヒューズ７０は最上層のメタル配線６０、６１と同層のメタルを使用しているが、下位層のメタルで形成される場合もある。
【００２４】
上記のように製造されたウエハに対して、ウエハ内の各チップの検査を実施してメモリセルの良否判定を行い、不良判定されたメモリのうち、予め用意された冗長セルで救済可能なチップに対しては、救済するための情報を検査結果より生成し、ヒューズ７０を切断することにより救済を実施する。
【００２５】
図２は、ヒューズ切断を実施し、冗長救済された後のチップの断面図である。ヒューズ７０はレーザーの照射等の方法により切断される。また、ヒューズ７０上の保護膜８０もヒューズ切断に伴って同様に切断されるため、切断後はヒューズ７０を形成するメタルが剥き出しの状態となっている。
【００２６】
このように、メモリ冗長救済が実施され、ヒューズ７０の箇所のメタルが剥き出しになったチップに対して、ヒューズ７０上に絶縁膜を形成する事により、ヒューズ領域上に再配線およびバンプ例えばはんだバンプを配置する。本実施の形態では、有機材料であるポリイミドにて絶縁膜を形成する。
【００２７】
図３において、９０はウエハの表面に塗布されたポリイミドの絶縁膜である。ポリイミドは常温で液体であるため、塗布は常温でスピンコート等の工法により実施できる。次に塗布したポリイミド膜の上にフォトレジスト９１を塗布する。
フォトレジスト９１をパターン化されたマスク等によって感光させる。
【００２８】
図４はフォトレジスト９１が感光した状態を示す。フォトレジスト９１の部位９２および９３は、再配線を接続するパッド６０ａ、６１ａを使用するため開口させる部位であり、これらの部分を残して硬化させる。次にフォトレジスト９１およびポリイミドを溶解する薬品により、部位９２および９３のフォトレジスト９０および下方のポリイミド膜をケミカルエッチングする。
【００２９】
図５はケミカルエッチング後のウエハ状態を示す。パッド６０ａ、６１ａ上には開口部６０ｂ、６１ｂが形成され、ヒューズ７０は絶縁膜９０であるポリイミド膜により絶縁され保護される。
【００３０】
この後絶縁膜９０を硬化させるために熱処理を行うが、通常無機膜の形成温度として約４００℃以上の高温が必要となるのに対し、ポリイミドやその他の有機絶縁膜の場合は約３００〜３５０℃での温度で硬化処理を行う事が可能である。
【００３１】
図６ははんだバンプ形成後の状態である。１００はメタルからなる再配線で、パッド６０ａ、６１ａ の開口部６０ｂ、６１ｂからチップの絶縁膜９０上にメタルにより再配線１００が施される。再配線１００の再配線金属と、はんだバンプ１０４の接合を強化するＵＢＭ１０２を再配線上に施しＵＢＭ上にはんだバンプ１０４を形成する。
【００３２】
はんだバンプ１０４を形成後、ダイシングを行い、ウエハ検査の結果をもとに良品チップをウエハより採り出して、パッケージ基板にフリップチップ実装する。
【００３３】
本発明の第一の実施の形態では、絶縁膜９０としてポリイミドの例を示したが、同様の工法を実現できるベンゾシクロブテンやポリベンゾオキサイド、その他の有機材料を使用しても、常温での膜付け、ケミカルエッチング、低温での熱効果での絶縁膜９０の形成が可能である。
【００３４】
以上のように、本発明の第一の実施の形態の半導体装置によれば、有機材料で生成した絶縁膜９０により、ヒューズ領域に制約されることなくチップ全体に再配線１００およびはんだバンプ１０４を配置する事ができるため、チップ上の全領域を有効に使用することができる。また、通常ウエハ拡散を行う前工程での無機膜を形成する場合には、ドライエッチングを行うために、真空、プラズマ等の条件、装置が必要となるのに比べ、フォトレジスト９１によるケミカルエッチングで絶縁膜９０の生成が可能となるため、低コストで、短期間に実現することができる。また、無機膜を形成する際に必要な高温条件が必要で無く、拡散が完了したチップに対する熱による影響も少なくすることができる。なお、冗長救済でのレーザーによるフューズ加工の場合の他に、電圧調整トリミングにフューズを切断する場合に適用できる事は言うまでもない。
【００３５】
次に本発明の第二の実施の形態について説明する。本発明の第一の実施の形態と同様に、図２のウエハを検査後メモリ冗長救済を実施したウエハに対して絶縁膜９０を形成する。ここでは、感光性を持つ例えばポリイミドで絶縁膜を形成する場合を説明する。図７は、冗長救済を実施したウエハに対して感光性を持つポリイミドの絶縁膜１１０を塗布している。このウエハに対して、パターン化されたマスク等によって感光させる。通常ポリイミドは、感光部が硬化するネガ特性を持つため、図８のポリイミドを開口させる部位１１１および１１２を遮光して感光させる。なお、感光性絶縁膜がポジ型の場合とネガ型の場合では、露光により残る観光性有機絶縁膜が逆となるので、感光部を逆に設定する必要がある。
【００３６】
次にポリイミドを溶解する薬品により、部位１１１および１１２のポリイミドをケミカルエッチングする。ケミカルエッチング後のウエハ状態は、図５と同一となる。すなわち、パッド６０ａおよび６１ａ の上部は開口され、ヒューズ７０はポリイミド１１０により絶縁される。この後、熱処理によりポリイミド膜を硬化させ、その後は第一の実施の形態と同様に再配線、バンプを形成して、ダイシング後フリップチップ工法でパッケージ基板に実装する。この実施の形態では、感光性を持つポリイミドを絶縁膜１１０として形成したが、ポリイミド以外の感光性有機膜を使用する場合も、同様の工程にて絶縁膜形成、ヒューズ領域上の再配線、およびはんだバンプ配置を実現することができる。
【００３７】
以上のように、本発明の第二の実施の形態の半導体装置によれば、絶縁膜１１０に感光性材料を使用することにより、レジストによるパターンニング工程を省略できる。また、ウエハ拡散を行う前工程での無機膜を形成する方式に比較して、低コストで、短期間に絶縁膜を形成することができる。さらに、無機材質の絶縁膜を形成する際に必要な高温を与える必要が無く、拡散が完了したチップに対する熱により影響も少なくすることができる。
【００３８】
次に本発明の第三の実施の形態について説明する。チップ上に無機膜を形成するためは、真空状態や、気相成長のためのプラズマＣＶＤ装置等の設備が必要となり、ウエハ拡散を行う半導体製造の前工程での膜形成が必要となる。本発明では、チップ上に形成する絶縁膜として、有機材料を使用するため、常温で有機樹脂の塗布、感光性樹脂の現像、および薬品によるケミカルエッチングで膜形成ができる。
【００３９】
このため、本発明の半導体装置の製造方法では、絶縁膜の形成を前工程で実施する必要が無くなる。これにより、ウエハを検査した後の組立て工程において、良品チップのみに絶縁膜のパターンニング、再配線およびはんだバンプの形成を実施し、不良チップに対する処理を省略する事により、コスト削減、製造期間の短縮を実現することができる。
【００４０】
さらに、ダイシング後の単体チップに対しても、絶縁膜形成、再配線、はんだバンプの生成をすることができるため、コスト削減、製造期間の短縮が可能になると共に、チップごとに条件を変更した組立て実験や、製造工程の最適化、歩留まり確認などが容易にできる。
【００４１】
このように本発明の半導体装置の製造方法によれば、絶縁膜形成以降を半導体製造の後工程で実施することができるため、製造コスト削減、製造期間短縮が可能であると共に、組立て自由度の向上を実現することができる。
【００４２】
以上説明したように、本発明の半導体装置では、有機膜によるヒューズ領域の絶縁を行うことにより、ヒューズの場所に制約されることなく再配線、はんだバンプをチップ上に形成できると共に、製造コスト削減、製造期間の短縮を実現し、さらに、拡散した半導体チップを無機膜形成時に必要な温度に比較して、より低温ですることができる。また、本発明の半導体装置の製造方法によれば、絶縁膜の形成以降を半導体組立て以降の後工程で行うことができるため、製造コストの削減、製造期間の短縮と、組立てアウトソーシング、実験、解析など製造の自由度の向上を実現する事ができる。
【００４３】
【発明の効果】
請求項１記載の半導体装置によれば、メモリセルなどの冗長救済を行うためのヒューズ領域に、例えばポリイミド、ベンゾシクロブテン、ポリベンゾオキサイド等の有機材料で絶縁膜を形成することにより、リソグラフィ工程で形成する必要がある無機材質の絶縁膜に比較して、安価な製造装置で短期間に絶縁膜を形成でき、ヒューズの場所に制約されることなく、ヒューズ領域上方にもはんだバンプおよび再配線を配置することができる。またウエハ拡散工程の前工程ではなく、組み立て以降の後工程で膜付け以降のすべての処理を実施することができ、このようにした場合、コスト削減、期間短縮を実現できる。
【００４４】
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
【００４５】
請求項３記載の半導体装置によれば、請求項１と同様な効果のほか、ヒューズ領域上方の絶縁膜を感光性材料で形成することにより、現像とケミカルエッチングで膜付けおよびパターンニングできるため、リソグラフィ工程でのステッパ装置や、ドライエッチ装置を必要が無くなるので、製造期間と、コストを削減することができる。
【００４６】
請求項４記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果のほか、ウエハ拡散の前工程ではなくウエハ検査以降の後工程にて絶縁膜の膜付け、パターンニングが可能となるため、試作および生産を通じてコスト削減、期間短縮、および加工自由度の向上を実現することができる。
【００４７】
請求項５記載の半導体装置の製造方法によれば、請求項４と同様な効果のほか、ウエハ上のチップ全体ではなく、検査した後の良品チップのみに加工することができるので、試作、生産を通じてコスト削減、期間短縮および加工自由度の向上を実現することができる。
【００４８】
請求項６記載の半導体装置の製造方法によれば、請求項１、請求項２または請求項３と同様な効果のほか、ウエハ上のチップ全体ではなく、ダイシングした後の単体チップにも加工することができ、試作、生産を通じてコスト削減、期間短縮、加工自由度の向上を実現することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の半導体装置の断面図である。
【図２】本発明の第一の実施の形態の半導体装置のヒューズ切断時の断面図である。
【図３】本発明の第一の実施の形態の半導体装置のフォトレジスト塗布後の断面図である。
【図４】本発明の第一の実施の形態の半導体装置のフォトレジスト感光後の断面図である。
【図５】本発明の第二の実施の形態の絶縁膜形成後の断面図である。
【図６】本発明の第二の実施の形態の再配線、はんだバンプ形成後の断面図である。
【図７】本発明の第二の実施の形態の絶縁膜形成後の断面図である。
【図８】本発明の第二の実施の形態の絶縁膜感光後の断面図である。
【符号の説明】
１：半導体チップ基板
２０、２１：ロジック素子領域
２２：メモリ素子領域
３０、３１：ロジック素子と配線とのコンタクト
３２、３３：メモリ素子と配線とのコンタクト
４０〜４３：第一層配線
５０〜５３：第一層配線と第二層配線とのビア
６０、６１：第二層配線
６０ａ、６１ａ：パッド
７０ ：ヒューズ
８０ ：絶縁膜
９０ ：有機膜
９１ ：フォトレジスト
９２〜９３：フォトレジストエッチング領域
１００、１０１：再配線
１０２、１０３：はんだバンプした冶金（ＵＢＭ）
１０４、１０５：はんだバンプ
１１０：感光性材料による絶縁膜
１１１、１１２：絶縁膜のエッチング領域
Claims (6)
- 素子の不良救済のためのヒューズを有し前記ヒューズを被う絶縁膜を有し前記絶縁膜上にバンプを有する半導体装置であって、前記絶縁膜が有機材料により形成されたことを特徴とする半導体装置。
- 絶縁膜が、ポリイミド、ベンゾシクロブテン、またはポリベンゾオキサイドにより形成されている請求項１記載の半導体装置。
- 素子の不良救済のためのヒューズを有し前記ヒューズを被う絶縁膜を有し前記絶縁膜上にバンプを有する半導体装置であって、前記絶縁膜が感光材料により形成されたことを特徴とする半導体装置。
- 請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および前記素子の不良救済のためのヒューズを形成する工程と、前記ウエハの前記素子の検査後に前記ヒューズを切断する工程と、前記ヒューズを切断後に前記ヒューズを被う絶縁膜を形成する工程と、前記絶縁膜上にバンプを形成する工程とを含み、前記絶縁膜の形成を前記ヒューズを形成する工程以降の後工程において実施することを特徴とする半導体装置の製造方法。
- 請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および前記素子の不良救済のためのヒューズを形成する工程と、前記ウエハの前記素子の検査後に前記ヒューズを切断する工程と、前記ヒューズを切断後に前記ヒューズを被う絶縁膜を形成する工程と、前記絶縁膜上にバンプを形成する工程とを含み、前記絶縁膜および前記バンプの形成を、前記ウエハ検査完了後の、良品チップのみに実施することを特徴とする半導体装置の製造方法。
- 請求項１、請求項２または請求項３記載の半導体装置の製造方法であって、ウエハ上に素子および前記素子の不良救済のためのヒューズを形成する工程と、前記ウエハの前記素子の検査後に前記ヒューズを切断する工程と、前記ヒューズを切断後に前記ヒューズを被う絶縁膜を形成する絶縁膜形成工程と、ダイシング工程と、前記絶縁膜上にバンプを形成する工程とを含み、前記絶縁膜および前記バンプの形成を、前記ウエハの検査および前記ダイシングの完了後のチップ状態で実施することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018264A JP2004235183A (ja) | 2003-01-28 | 2003-01-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018264A JP2004235183A (ja) | 2003-01-28 | 2003-01-28 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004235183A true JP2004235183A (ja) | 2004-08-19 |
Family
ID=32948441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003018264A Pending JP2004235183A (ja) | 2003-01-28 | 2003-01-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004235183A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173476A (ja) * | 2004-12-17 | 2006-06-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2013168491A (ja) * | 2012-02-15 | 2013-08-29 | Semiconductor Components Industries Llc | 半導体装置の製造方法 |
| WO2020030757A1 (fr) * | 2018-08-10 | 2020-02-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Transistor à effet de champ et procédé de fabrication associé |
-
2003
- 2003-01-28 JP JP2003018264A patent/JP2004235183A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173476A (ja) * | 2004-12-17 | 2006-06-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4547247B2 (ja) * | 2004-12-17 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2013168491A (ja) * | 2012-02-15 | 2013-08-29 | Semiconductor Components Industries Llc | 半導体装置の製造方法 |
| WO2020030757A1 (fr) * | 2018-08-10 | 2020-02-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Transistor à effet de champ et procédé de fabrication associé |
| US11824000B2 (en) | 2018-08-10 | 2023-11-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Field effect transistor and associated manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090017466A (ko) | 반도체 집적 회로 장치 | |
| TWI495067B (zh) | 包括凸塊結構之半導體裝置及形成包含保護層之凸塊結構的方法 | |
| US20100062600A1 (en) | Method of manufacturing a semiconductor device | |
| US20100164098A1 (en) | Semiconductor device including a cost-efficient chip-package connection based on metal pillars | |
| JP2009513013A (ja) | ウエハレベルチップスケールパッケージのための再配線層およびその製造方法 | |
| TW202021041A (zh) | 半導體結構及其製造方法 | |
| KR101132825B1 (ko) | 알루미늄이 함유되지 않은 솔더 범프 연결용 다이 영역 및 알루미늄이 함유되지 않은 와이어 본딩 용 테스트 구조를 포함하는 반도체 디바이스 | |
| US20090267181A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8143693B2 (en) | Semiconductor device including redistribution line structure and method of fabricating the same | |
| JP4547247B2 (ja) | 半導体装置 | |
| US20210183677A1 (en) | Method of manufacturing semiconductor package | |
| KR100741990B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20100059895A1 (en) | Semiconductor device having an interlayer insulating film wiring laminated structure section and method of fabricating the same | |
| JP2000183089A (ja) | チップサイズパッケージ及びその製造方法 | |
| US20100283129A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2004235183A (ja) | 半導体装置およびその製造方法 | |
| KR100754895B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| US6127721A (en) | Soft passivation layer in semiconductor fabrication | |
| JP2003100744A (ja) | 半導体装置及びその製造方法 | |
| US8841140B2 (en) | Technique for forming a passivation layer without a terminal metal | |
| JP4274715B2 (ja) | 半導体装置及びその製造方法 | |
| US11756912B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
| US20230067143A1 (en) | Chip structure and method for forming the same | |
| US20240055468A1 (en) | Package with integrated voltage regulator and method forming the same | |
| TW498531B (en) | A wafer level packaging process for making flip chips |