JP2004221407A - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP2004221407A JP2004221407A JP2003008482A JP2003008482A JP2004221407A JP 2004221407 A JP2004221407 A JP 2004221407A JP 2003008482 A JP2003008482 A JP 2003008482A JP 2003008482 A JP2003008482 A JP 2003008482A JP 2004221407 A JP2004221407 A JP 2004221407A
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- molybdenum
- tungsten
- wiring
- connection portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は半導体素子やコンデンサ、抵抗器等の電子部品が搭載される配線基板に関するものである。
【0002】
【従来の技術】
従来、電子部品、例えば、半導体素子が搭載される配線基板は、酸化アルミニウム質焼結体から成り、その表面に半導体素子が搭載される搭載部を有する絶縁基体と、該絶縁基体の半導体素子搭載部に形成され、前記半導体素子の電極が半田等の金属材料から成る金属バンプ等を介して接続される多数の電極パッドと、各電極パッドと接続して前記絶縁基体の搭載部から下面等の外表面にかけて導出されている、例えば、タングステンやモリブデン等の高融点金属粉末から成る複数個の配線導体とから構成されており、絶縁基体の搭載部に半導体素子を搭載するとともに、半導体素子の各電極を錫−鉛半田等から成る金属バンプを介して電極パッドに電気的に接続し、しかる後、必要に応じて前記半導体素子を蓋体や封止樹脂で気密封止させることによって半導体装置となる。
【0003】
なお、半導体素子の各電極と配線基板の電極パッドとの金属バンプを介しての接続は、半導体素子の各電極の表面にあらかじめ錫−鉛半田等から成る金属バンプを被着させておき、これらの金属バンプを配線基板の電極パッドに位置決め当接するとともに加熱溶融させることにより行なわれる。
【0004】
かかる半導体装置は、例えば、外部電気回路基板上に、該外部電気回路基板の回路配線と絶縁基体の下面に導出された配線導体の露出部とが、間に錫−鉛半田等の低融点ロウ材を挟んで対向するよう載置させ、しかる後、前記低融点ロウ材を約200℃〜300℃の温度で加熱溶融させ、外部電気回路基板の回路配線と絶縁基体の下面等に導出された配線導体とを接合させることによって外部電気回路基板上に実装され、同時に配線基板に搭載されている半導体素子の各電極も電極パッド、金属バンプおよび配線導体を介して外部電気回路基板に電気的に接続されることとなる。
【0005】
しかしながら、上記従来の半導体素子が搭載される配線基板は絶縁基体が酸化アルミニウム質焼結体で形成されるとともに、配線導体および電極パッドがタングステンやモリブデン等の高融点金属で形成されており、該高融点金属は電気抵抗が高い(電気抵抗率(20℃)で、タングステン:5.5×10−6Ω・cm、モリブデン:5.7×10−6Ω・cm)ことから電極パッドや配線導体を、半導体素子の演算速度の高速化等に対応して十分に低抵抗とすることができないという欠点があった。
【0006】
そこで、この従来の欠点を解決する方法として、本出願人は先に酸化アルミニウムを主成分とする相対密度が95%以上のセラミックスから成る絶縁基体と、該絶縁基体の表面および/または内部に銅を10〜70体積%、タングステンおよび/またはモリブデンを30〜90体積%の割合で含有したメタライズ層(電極パッド、配線導体)を具備する配線基板およびその製造方法を提案した(特開2000−188453号参照)。
【0007】
この配線基板によれば、メタライズ層(電極パッド、配線導体)が低抵抗の銅を含有するため電極パッドや配線導体を形成する導体の電気抵抗を低く(電気抵抗率(20℃)で約3×10−6〜5×10−6Ω・cm)することができ、また絶縁基体が酸化アルミニウム質焼結体等から成り、かつ相対密度が高く緻密であるため熱伝導性を高くすることもできる。
【0008】
このような配線基板は、例えば、酸化アルミニウムを主成分とし、酸化マンガン(MnO2)を2.0〜6.0質量%の割合で含有するセラミック成分をシート状に成形して得た複数枚のセラミックグリーンシートの表面に、銅粉末を10〜70体積%、平均粒径が1〜10μmのタングステンおよび/またはモリブデンを30〜90体積%の割合で含有してなる導体ペーストを印刷塗布し、このセラミックグリーンシートを上下に積層するとともに、非酸化性雰囲気中で1200〜1500℃の温度で焼成することによって製作される。
【0009】
〔特許文献1〕
特開平11−111886号公報
〔特許文献2〕
特開2000−188453号公報
【0010】
【発明が解決しようとする課題】
しかしながら、上記配線基板は、電極パッドや配線導体を低抵抗とすることができるものの電極パッドや配線導体の主成分である銅の融点以上の温度で焼成されることから銅粉末同士が融着し、銅粉末の絶縁基体に対する焼結一体化が不十分なものとなり、電極パッドや配線導体の絶縁基体に対する接着強度が低いものであった。
【0011】
また、上記配線基板は絶縁基体が酸化アルミニウム質焼結体等のセラミックス材料で形成されており、その熱膨張係数が約6.5×10−6/℃〜8×10− 6/℃であるのに対し、シリコン等から成る半導体素子の熱膨張係数が約2.5×10−6/℃であり、相違することから、半導体素子を配線基板に搭載して半導体装置となし、この半導体装置を外部電気回路基板に実装した後、半導体素子の作動時に発する熱が半導体素子と配線基板の絶縁基体に繰り返し作用すると、両者間に両者の熱膨張係数の差に起因して水平方向に熱応力が繰り返し生じるとともにこの熱応力が電極パッドの外周縁に沿って集中する。
【0012】
また、半導体素子の電極を配線基板に接続する金属バンプとして、従来の錫−鉛半田に代わり錫−銀−ビスマス系等の鉛非含有半田が用いられるようになり、このような鉛非含有半田は硬く変形しにくいため熱応力を吸収緩和する作用が弱く、従来の錫−鉛半田の場合に比べて大きな熱応力が電極パッドに作用する。
【0013】
そしてその結果、電極パッドが、外周縁部分から捲れるようにして、絶縁基体の表面から剥がれ、半導体素子と配線基板の配線導体との電気的接続が短期間で破れてしまうという問題があった。
【0014】
【課題を解決するための手段】
本発明の配線基板は、電気絶縁材料から成り、表面に電子部品が搭載される搭載部を有する絶縁基体と、該絶縁基体の前記搭載部に形成され、前記電子部品の電極が金属バンプを介して接続される多数の電極パッドと、前記絶縁基体の電極パッドから外表面にかけて導出されている複数個の配線導体とから成る配線基板であって、前記各電極パッドは、タングステンおよび/またはモリブデンと銅とから成る前記配線導体と直接接続する主接続部と、タングステンおよび/またはモリブデンと鉄族金属とから成る前記主接続部の外周部から前記絶縁基体の表面にかけて被着された補助接続部とにより形成されていることを特徴とするものである。
【0015】
本発明の配線基板によれば、各電極パッドを、タングステンおよび/またはモリブデンと銅とから成る前記配線導体と直接接続する主接続部と、タングステンおよび/またはモリブデンと鉄族金属とから成る前記主接続部の外周部から前記絶縁基体の表面にかけて被着された補助接続部とにより形成し、前記主接続部が低抵抗の銅を主成分として含有していることから、電極パッドを低抵抗とすることができる。
【0016】
また同時に、前記電極パッドは、前記主接続部の外周縁から絶縁基体の表面にかけて、絶縁基体および主接続部に対し強固に接合することが可能なタングステンおよび/またはモリブデンと鉄族金属とから成る補助接続部を被着形成していることから、この補助接続部により主接続部の外周部を絶縁基体に対して強固に接合させておくことができ、電極パッドに対して熱応力が作用したとしても、その外周部から剥がれが発生することを効果的に防止することができ、半導体素子と配線基板との接続信頼性を高くすることができる。
【0017】
【発明の実施の形態】
次に本発明を添付の図面を基にして詳細に説明する。
【0018】
図1は、本発明の配線基板を使用した半導体素子収納用パッケージの一実施例を示す断面図であり、1は絶縁基体、2は配線導体である。この絶縁基体1と配線導体2とで半導体素子3を搭載する配線基板4が構成される。
【0019】
前記絶縁基体1は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体等のセラミック焼結体により形成され、その上面に半導体素子3が搭載される搭載部1aを有し、該搭載部1a上に半導体素子3が搭載される。
【0020】
前記絶縁基体1は、その熱伝導性および機械的強度を良好とする上では、相対密度95%以上の高緻密体から構成されるものであることが望ましい。
【0021】
更に本発明では、前記絶縁基体1は、配線導体2との同時焼成による保形性を達成する上では、1200℃乃至1500℃の低温で焼成することが必要となるが、本発明によれば、このような低温での焼成においても相対密度95%以上に緻密化することが望ましい。
【0022】
かかる観点から、本発明における絶縁基体1は、例えば、酸化アルミニウムを主成分とするもの、具体的には酸化アルミニウムを90質量%以上の割合で含有するものが好適に使用され、第2の成分として、Mn化合物をMnO2換算で2.0乃至6.0質量%の割合で含有するものが望ましい。即ち、マンガン化合物が2.0質量%よりも少ないと、1200℃乃至1500℃での緻密化が達成されにくく、また6.0質量%よりも多いと絶縁基体1の絶縁性が低下する。マンガン化合物の最適な範囲はMnO2換算で3乃至7質量%である。
【0023】
また、この絶縁基体1中には、第3の成分として、SiO2およびMgO、CaO、SrO等のアルカリ土類元素酸化物を低温焼結性を高めるために合計で0.4乃至8質量%の割合で含有せしめることが望ましい。
【0024】
さらに、この絶縁基体1中には、着色成分や誘電率などの誘電特性の向上のためにW、Mo、Crなどの金属を着色成分とし2質量%以下の割合で含んでもよい。
【0025】
上記酸化アルミニウム以外の成分は、酸化アルミニウム主結晶相の粒界に非晶質相あるいは結晶相として存在するが、熱伝導性を高める上で粒界中に助剤成分を含有する結晶相が形成されていることが望ましい。
【0026】
また前記絶縁基体1を酸化アルミニウムを主成分として形成した場合、酸化アルミニウム主結晶相は、粒状または柱状の結晶として存在するが、これら主結晶相の平均結晶粒径は、1.5乃至5.0μmであることが望ましい。
【0027】
なお、主結晶相が柱状結晶からなる場合、上記平均結晶粒径は、短軸径に基づくものである。この主結晶相の平均結晶粒径が1.5μmよりも小さいと、高熱伝導化が難しく、平均粒径が5.0μmよりも大きいと基板材料として用いる場合に要求される十分な強度が得られにくくなるためである。
【0028】
このような絶縁基体1は、例えば、酸化アルミニウムを主成分とする原料粉末に有機バインダーや溶媒を添加してスラリー(泥漿状物)となすとともに、これをドクターブレード法等でシート状に成形して得たセラミックグリーンシートを非酸化性雰囲気中、1200℃〜1500℃の温度で焼成することにより形成される。
【0029】
また前記絶縁基体1は、図2に示すように、その搭載部1a上面に多数の電極パッド5が形成されており、搭載部1aに搭載される半導体素子3の各電極を対応する電極パッド5と錫−銀系の鉛非含有半田等から成る金属バンプ6を介して接続することにより半導体素子3が搭載部1a上に固定される。
【0030】
前記多数の電極パッド5から、それぞれ絶縁基体1の外表面(この実施例では下面)にかけて複数個の配線導体2が導出されており、各配線導体2は、電極パッド5と接続し、これを絶縁基体1の下面等の外表面に導出する作用をなす。
【0031】
そして、半導体素子3の電極を配線基板4の電極パッド5に接続するとともに、配線導体2の絶縁基体1下面に導出された露出端部を外部電気回路基板の回路配線に低融点ロウ材等を介して接合することにより半導体素子3の電極が外部電気回路基板の回路配線と電気的に接続される。
【0032】
前記配線導体2は、タングステン、モリブデン、銅等の金属材料から成り、配線導体2を低抵抗とするとともに、酸化アルミニウム質焼結体から成る絶縁基体1との同時焼成による形成を可能とする上では、タングステンおよび/またはモリブデンと銅とにより形成することが好ましい。
【0033】
前記配線導体2は、絶縁基体1となるセラミックグリーンシートにタングステンおよび/またはモリブデン粉末と、銅粉末とを所定の割合で有機溶剤、バインダーとともに混練してなる導電ペーストを前記セラミックグリーンシートの表面にスクリーン印刷法等により印刷塗布することにより形成することができる。
【0034】
前記配線導体2は、銅を10乃至70体積%、タングステン及び/またはモリブデンを30乃至90体積%の割合で含有することが望ましい。これは、配線導体2の低抵抗化と、上記絶縁基体1との同時焼結性を達成するとともに、特に配線導体2の同時焼成時の保形成を維持するためであり、上記銅量が10体積%よりも少なく、タングステンやモリブデン量が90体積%よりも多いと、配線導体2の抵抗が高く(電気抵抗率で約5.5×10−6Ω・cm以上)なる。また銅量が70体積%よりも多く、タングステンやモリブデン量が30体積%よりも少ないと、配線導体2の、特に絶縁基体1表面に露出した部分で、同時焼成時の保形成が低下し、配線導体2においてにじみが発生したり、溶融した銅によって配線導体2が凝集して断線が生じるとともに、絶縁基体1と配線導体2との熱膨張系数差により配線導体2の剥離が発生するためである。最適な組成範囲は、銅を40乃至60体積%、タングステンおよび/またはモリブデンを60乃至40体積%である。
【0035】
また、本発明においては、配線導体2中におけるタングステンおよび/またはモリブデンは、平均粒径1乃至10μmの球状あるいは数個の粒子による焼結粒子として銅からなるマトリックス中に分散含有していることが望ましい。これは、上記平均粒径が、1μmよりも小さい場合、配線導体2の保形性が悪くなるとともに組織が多孔質化し、配線導体2の抵抗が高くなり、10μmを越えると銅のマトリックスがタングステンやモリブデンの粒子によって分断されてしまい配線導体2の抵抗が高くなったり、銅成分が分離してにじみなどが発生するためである。タングステンおよび/またはモリブデンは平均粒径1.3乃至5μm、特に1.3乃至3μmの大きさで分散されていることが最も望ましい。
【0036】
また、上記配線導体2中には、絶縁基体1との密着性を改善するために、アルミナ、または絶縁基体1と同じ成分のセラミックスを0.05乃至2体積%の割合で含有させることも可能である。
【0037】
さらに、本発明の配線基板4においては、銅を含有する配線導体2を銅の融点を越える温度で絶縁基体1と同時焼成することにより、配線導体2中の銅成分が絶縁基体1中に拡散する場合があるが、本発明によれば、上記少なくとも銅を含む配線導体2の周囲のセラミックスへの銅の拡散距離が20μm以下、特に10μm以下であることが望ましい。これは、銅のセラミックス中への拡散距離が20μmを越えると、電気回路形成時に配線導体2間の絶縁性が低下し電気回路の信頼性が低下するためである。
【0038】
この銅の拡散距離を20μm以下とすることにより、配線導体2のうち、同一平面内に形成された各配線導体2間の最小線間距離を100μm以下、特に90μm以下の高密度化を図ることができる。
【0039】
また、本発明の配線基板4においては、図3、図4に示すように、各電極パッド5を、タングステンおよび/またはモリブデンと銅とから成り前記配線導体2と直接接続する主接続部5aと、タングステンおよび/またはモリブデンと鉄族金属とから成り前記主接続部5aの外周部から前記絶縁基体1の表面にかけて被着された補助接続部5bとにより形成することが重要である。
【0040】
各電極パッド5を、タングステンおよび/またはモリブデンと銅とから成る配線導体2と直接接続する主接続部5aと、タングステンおよび/またはモリブデンと鉄族金属とから成る前記主接続部5aの外周部から絶縁基体1の表面にかけて被着された補助接続部5bとにより形成しておくと、前記主接続部5aが低抵抗の銅を主成分として含有していることから、電極パッド5を低抵抗とすることができ、鉛非含有半田等から成る金属バンプ6と電極パッド5との接触抵抗を低くすることができる。また、前記補助接続部5bは、絶縁基体1および主接続部5aのいずれに対しても強固に接合することが可能なタングステンおよび/またはモリブデンと鉄族金属とから成り、主接続部5aの外周部を絶縁基体1表面と一体的に被覆するようにして被着されることから、主接続部5aの外周部を絶縁基体1に対して強固に接合させる被覆層として作用し、電極パッド5に対して熱応力が作用したとしても、その外周部から剥がれが発生することを効果的に防止することができ、半導体素子3と配線基板4との接続信頼性を高くすることができる。
【0041】
前記電極パッド5の主接続部5aは、配線導体2と直接接続しており、金属バンプ6を介して接続される半導体素子3の電極を配線導体2に接続させるための主導体として作用し、前記絶縁基体1の搭載部1aとなるセラミックグリーンシート表面にタングステンおよび/またはモリブデン粉末と、銅粉末とを所定の割合で有機溶剤、バインダーとともに混練してなる導電ペーストを前記セラミックグリーンシートの表面にスクリーン印刷法等により印刷塗布することにより形成することができる。
【0042】
この場合、電極パッド5の主接続部5aは、上記配線導体2をタングステンおよび/またはモリブデンと銅とにより形成する場合と同様の材料を用いることが望ましく、例えば、銅を10乃至70体積%、タングステン及び/またはモリブデンを30乃至90体積%の割合で含有することが望ましい。また、タングステンおよび/またはモリブデンは、平均粒径1乃至10μmの球状あるいは数個の粒子による焼結粒子として銅からなるマトリックス中に分散含有していることが望ましい。さらに、アルミナ、または絶縁基体1と同じ成分のセラミックスを0.05乃至2体積%の割合で含有させることも可能である。
【0043】
また、前記電極パッド5は、前記主接続部5aの外周縁から絶縁基体1の表面にかけて、絶縁基体1および主接続部5aに対し強固に接合することが可能なタングステンおよび/またはモリブデンと鉄族金属とから成る補助接続部5bを被着形成していることから、主接続部5aの外周部を絶縁基体1に対して強固に接合させておくことができ、電極パッド5に対して熱応力が作用したとしても、その外周部から剥がれが発生することを効果的に防止することができ、半導体素子3と配線基板4との接続信頼性を高くすることができる。
【0044】
この場合、主接続部5aの外周部から絶縁基体1表面にかけて覆うようにして被着されている補助接続部5bが、導電性を有し、金属バンプ6との間で一定の接合強度確保することもできるため、電極パッド5と絶縁基体1との間の接合を強固とすることに加え、電極パッド5と金属バンプ6との接合面積を広く確保することもでき、電極パッド5と金属バンプ6との間の接続の信頼性を確保することもできる。また、電極パッド5と金属バンプ6との間の接触抵抗の増加を防止することもできる。これにより、半導体素子3と配線基板4との接続信頼性を極めて高くすることができる。
【0045】
なお、前記電極パッド5の補助接続部5bは、主接続部5aおよび配線導体2と同時焼成によって形成する場合、その焼成温度が1200〜1500℃の低温で焼成する必要がある。そのため本発明ではこれを達成するため補助接続部5bを、タングステンおよび/またはモリブデンに、鉄族金属を含有せしめている。
【0046】
前記補助接続部5bを、タングステンおよび/またはモリブデンに、鉄族金属を含有せしめて形成すると低温での焼成性を高めて絶縁基体1と同時焼成によって、また絶縁基体1に対し密着強度を強固として形成することができる。
【0047】
前記補助接続部5bは鉄族金属の量が酸化物換算で0.1体積%未満の場合には補助接続部5bの緻密化が進行せず焼結不良になって絶縁基体1との接着強度が低下する。逆に、5体積%を超える場合には、タングステン、モリブデンの粒子が異常粒成長し絶縁基体1との接着強度が低下する。従って、上記鉄族金属の量は、酸化物換算で0.1乃至5体積%、好適には0.5乃至2体積%としておくことが望ましい。
【0048】
なお上記補助接続部5b中の鉄族金属としては、鉄、ニッケル、コバルトが挙げられるがこれらの中でもニッケルが最も望ましい。また酸化物換算量は、鉄(Fe)はFe2O3、ニッケル(Ni)はNiO、コバルト(Co)はCo3O4の形態で換算した量である。
【0049】
更に、この補助接続部5b中には、酸化アルミニウム等を主成分とする絶縁基体1との接着強度を高めるために、酸化アルミニウム等の絶縁基体1と同種のセラミック粉末を添加することも有効である。しかし、その含有量が45体積%よりも多いと焼結不良を招くおそれがある。従って、補助接続部5bに酸化アルミニウムを添加する場合、その含有量は特に2乃至35体積%が望ましい。
【0050】
なお、前記補助接続部5bは、主接続部5aの外周部に外縁から100μm以上の幅で被着し、かつ絶縁基体1表面に対して少なくとも100μm以上の幅で被着するようにして形成しておくことが好ましい。主接続部5aや絶縁基体1と補助接続部5bとの被着の幅が100μm未満となると、補助接続部5bの被着強度が低下し、主接続部5aの絶縁基体1に対する被着を効果的に強固なものとすることが困難となる。
【0051】
また、前記電極パッド5は、円形または楕円形としておくと、外周の一部に熱応力が集中して、その部分から剥がれを生じることを効果的に防止することができ、配線基板4としての信頼性をより一層確実に優れたものとすることができる。したがって、前記電極パッド5は、円形または楕円形としておくことが好ましい。
【0052】
この場合、前記電極パッド5の主接続部5aと補助接続部5bとは、同心円状として、主接続部5aの外周部の全周をほぼ同じ幅で補助接続部5bが被着し覆うようにしてもよく、また、長軸方向が絶縁基体1上面(搭載部1a)の対角線方向(熱応力が大きく作用する方向)となるような楕円状とし、熱応力が大きく作用する方向で、電極パッド5と絶縁基体1、および電極パッド5と金属バンプ6の接合の強度をより高めるようにしてもよい。
【0053】
また、前記配線導体2および電極パッド5の主接続5a、補助接続部5bは、その露出表面をニッケル、銅、金等のめっき金属層で被覆するようにしておくと、配線導体2および電極パッド5の酸化腐食を防止することができるとともに、鉛非含有半田等から成る金属バンプ6の電極パッド5に対する接続強度や、配線導体2の絶縁基体1下面に露出した部位を外部電気回路基板の回路配線に低融点ロウ材を介して接続する際の低融点ロウ材の濡れ性等をより一層良好とすることができる。従って、前記配線導体2および電極パッド5の主接続5a、補助接続部5bは、その露出表面をニッケル、銅、金等のめっき金属層(図示せず)で被覆しておくことが好ましい。
【0054】
この場合、各めっき金属層は全領域で均一な層構成、厚みとする必要はなく、各被着される部位に応じて、適宜、層構成や厚み等を変えるようにしてもよい。
【0055】
例えば、配線導体2を、高周波信号の伝送等に対応するため、より一層低抵抗とする場合であれば、配線導体2の表面に銅めっき層を2μm乃至15μm、特に3μm乃至6μm程度の厚みで被着させるようにしておくことが好ましく、電極パッド5に対する金属バンプ6の接続を強固とする場合には、ニッケルめっき層を3〜8μm、金めっき層を0.05〜0.8μmの厚みで、順次被着させるようにしておくことが好ましい。
【0056】
(製造方法)
次に、上記配線基板4の製造方法の一例を、絶縁基体1が酸化アルミニウム質焼結体から成る場合について具体的に説明する。
【0057】
まず、絶縁基体1を形成するために、セラミックス焼結体の主成分となる酸化アルミニウム原料粉末として、平均粒径が0.5μm乃至2.5μm、特に0.5μm乃至2.0μmの粉末を用いる。これは、平均粒径は0.5μmよりも小さいと、粉末の取扱いが難しく、また粉末のコストが高くなり、2.5μmよりも大きいと、1500℃以下の温度で焼成することが難しくなるためである。
【0058】
そして、上記酸化アルミニウム粉末に対して、第2の成分として、MnO2を2.0乃至8.0質量%、特に3.0乃至7.0質量%の割合で添加する。また適宜、第3の成分として、SiO2、MgO、CaO、SrO2粉末等を0.4乃至8質量%、第4の成分として、W、Mo、Crなどの遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で2質量%以下の割合で添加する。
【0059】
なお、上記酸化物の添加にあたっては、酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩などとして添加してもよい。
【0060】
そして次に、この混合粉末を用いて絶縁基体1を形成するためのセラミックグリーンシートを複数枚作製する。セラミックグリーンシートは、周知の成形方法によって作製することができる。例えば、上記混合粉末に有機バインダーや溶媒を添加してスラリーを調整した後、ドクターブレード法によって形成したり、混合粉末に有機バインダーを加え、プレス成形、圧延成形等により所定の厚みのセラミックグリーンシートを作製できる。
【0061】
このようにして作製したセラミックグリーンシートに対して、まず、配線導体2および電極パッド5の主接続部5aとなる導体成分として、平均粒径が1乃至10μmの銅粉末を10乃至70体積%、特に40乃至60体積%、平均粒径が1乃至10μmのタングステンおよび/またはモリブデン粉末を30乃至90体積%、特に40乃至60体積%の割合で添加してなる固形成分に対して有機バインダーや溶剤を添加混合することにより作製した導体ペーストを調整し、このペーストを前記セラミックグリーンシートの表面にスクリーン印刷、グラビア印刷等の手法によって印刷塗布する。
【0062】
なお、前記導体ペースト中には、絶縁基体1との密着性を高めるために、酸化アルミニウム粉末や、絶縁基体1を形成する酸化物セラミックス成分と同一の組成物粉末を0.05〜2体積%の割合で添加することも可能である。
【0063】
次に、電極パッド5の補助接続部5bとなる導体ペーストを、前記印刷した主接続部5aとなる導体ペーストの外周部からグリーンシートの表面にかけて一体的に覆うようにして印刷塗布する。
【0064】
なお、前記補助接続部5bとなる導体ペーストは、例えば、平均粒径が0.5〜5μmのタングステンおよび/またはモリブデンに、酸化ニッケル等の鉄族金属の酸化物粉末を0.1〜5体積%、アルミナ粉末を0〜45体積%の割合で含有する固形成分に対して、有機バインダーや溶剤を添加混合することにより作製される。
【0065】
そして最後に、各配線導体2、主接続部5a、補助接続部5bとなる導体ペーストを印刷塗布したセラミックグリーンシートを位置合わせして積層圧着した後、この積層体を、非酸化性雰囲気中、焼成最高温度が1200〜1500℃の温度となる条件で焼成する。
【0066】
このときの上記焼成温度が1200℃より低いと、通常の原料を用いた場合において、酸化アルミニウム質焼結体から成る絶縁基体が相対密度95%以上まで緻密化できず、熱伝導性や機械的強度が低下し、1500℃よりも高いと、配線導体2および電極パッド5の主接続部5aにおいて、タングステンあるいはモリブデン自体の焼結が進み、銅との均一組織を維持できなく、ひいては低抵抗を維持することが困難となりシート抵抗や低融点ロウ材との接触抵抗等が高くなってしまう。また、酸化物セラミックスの主結晶相の粒径が大きくなり異常粒成長が発生したり、銅がセラミックス中へ拡散するときのパスである粒界の長さが短くなるとともに拡散速度も速くなる結果、拡散距離を30μm以下に制御することが困難となるためである。好適には1350〜1450℃の範囲がよい。
【0067】
また、この焼成時の非酸化性雰囲気としては、窒素、あるいは窒素と水素との混合雰囲気であることが望ましいが、特に、配線導体2や主接続部5a中の銅の拡散を抑制する上では、水素および窒素を含み露点+10℃以下、特に−10℃以下の非酸化性雰囲気であることが望ましい。なお、この雰囲気には所望により、アルゴンガス等の不活性ガスを混入してもよい。焼成時の露点が+10℃より高いと、焼成中に酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成し、この酸化膜と銅含有導体の銅が反応してしまい、導体の低抵抗化の妨げとなるのみでなく、銅の拡散を助長してしまうためである。
【0068】
さらにまた、上記のように焼成温度および雰囲気を制御して焼成することによって、絶縁基体1の表面の算術平均粗さRaを1μm以下、特に0.7μm以下の平滑性に優れた表面を形成できる。
【0069】
かくして本発明の配線基板によれば、絶縁基体1の搭載部1a上に半導体素子を搭載するとともにこの半導体素子3の各電極を電極パッド5に金属バンプ6を介して電気的、機械的に接続し、しかる後、絶縁基体1の上面に金属やセラミックスから成る蓋体7をガラスや樹脂、ロウ材等の封止材を介して接合させ、絶縁基体1と蓋体7とから成る容器内部に半導体素子3を気密に収容することによって製品としての半導体装置が完成する。
【0070】
なお、本発明の配線基板は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上記の実施例では本発明の配線基板を半導体素子収納用パッケージに用いた例について説明したが、これを混成集積回路基板等に用いてもよい。
【0071】
【発明の効果】
本発明の配線基板によれば、各電極パッドを、タングステンおよび/またはモリブデンと銅とから成る前記配線導体と直接接続する主接続部と、タングステンおよび/またはモリブデンと鉄族金属とから成る前記主接続部の外周部から前記絶縁基体の表面にかけて被着された補助接続部とにより形成し、前記主接続部が低抵抗の銅を主成分として含有していることから、電極パッドを低抵抗とすることができる。
【0072】
また同時に、前記電極パッドは、前記主接続部の外周縁から絶縁基体の表面にかけて、絶縁基体および主接続部に対し強固に接合することが可能なタングステンおよび/またはモリブデンと鉄族金属とから成る補助接続部を被着形成していることから、この補助接続部により主接続部の外周部を絶縁基体に対して強固に接合させておくことができ、電極パッドに対して熱応力が作用したとしても、その外周部から剥がれが発生することを効果的に防止することができ、半導体素子と配線基板との接続信頼性を高くすることができる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施例を示す断面図である。
【図2】図1に示す配線基板の上面図である。
【図3】図1に示す配線基板の要部拡大上面図である。
【図4】図1に示す配線基板の要部拡大断面図である。
【符号の説明】
1・・・・絶縁基体
1a・・・搭載部
2・・・・配線導体
3・・・・半導体素子
4・・・・配線基板
5・・・・電極パッド
5a・・・主接続部
5b・・・補助接続部
6・・・・金属バンプ
7・・・・蓋体[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring board on which electronic components such as a semiconductor element, a capacitor, and a resistor are mounted.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, an electronic component, for example, a wiring board on which a semiconductor element is mounted is made of an aluminum oxide sintered body, and has an insulating base having a mounting portion on which a semiconductor element is mounted on a surface thereof, and a semiconductor element mounting of the insulating base. A plurality of electrode pads formed on a portion, and the electrodes of the semiconductor element are connected via metal bumps or the like made of a metal material such as solder. It is composed of a plurality of wiring conductors made of a refractory metal powder such as tungsten or molybdenum, which are led out to the outer surface.The semiconductor element is mounted on the mounting portion of the insulating base, and each of the semiconductor elements is mounted. The electrodes are electrically connected to the electrode pads via metal bumps made of tin-lead solder or the like, and then, if necessary, the semiconductor element is hermetically sealed with a lid or a sealing resin. A semiconductor device by.
[0003]
The connection between the electrodes of the semiconductor element and the electrode pads of the wiring board via the metal bumps is performed by depositing a metal bump made of tin-lead solder or the like on the surface of each electrode of the semiconductor element in advance. This is done by positioning and abutting the metal bumps on the electrode pads of the wiring board and melting them by heating.
[0004]
In such a semiconductor device, for example, a low melting point solder such as tin-lead solder is provided between the circuit wiring of the external electric circuit board and the exposed portion of the wiring conductor led out to the lower surface of the insulating base on the external electric circuit board. The low melting point brazing material was heated and melted at a temperature of about 200 ° C. to 300 ° C., and was led out to the circuit wiring of the external electric circuit board and the lower surface of the insulating base. The electrodes are mounted on the external electric circuit board by bonding with the wiring conductor, and at the same time, each electrode of the semiconductor element mounted on the wiring board is also electrically connected to the external electric circuit board via the electrode pad, the metal bump and the wiring conductor. It will be connected.
[0005]
However, in the wiring substrate on which the above-described conventional semiconductor element is mounted, the insulating base is formed of an aluminum oxide sintered body, and the wiring conductor and the electrode pad are formed of a refractory metal such as tungsten or molybdenum. The refractory metal has high electric resistance (electrical resistivity (20 ° C.), tungsten: 5.5 × 10-6Ω · cm, molybdenum: 5.7 × 10-6Ω · cm), the electrode pads and the wiring conductors have a drawback that they cannot have a sufficiently low resistance in response to an increase in the operation speed of the semiconductor element.
[0006]
Therefore, as a method of solving this conventional disadvantage, the present applicant has firstly made an insulating base made of ceramics containing aluminum oxide as a main component and having a relative density of 95% or more, and copper on the surface and / or inside of the insulating base. A metallized layer (electrode pads, wiring conductors) containing 10 to 70% by volume of tungsten and / or 30 to 90% by volume of tungsten and / or molybdenum, and a method for manufacturing the same (Japanese Patent Laid-Open No. 2000-188453). No.).
[0007]
According to this wiring board, since the metallized layer (electrode pad, wiring conductor) contains low-resistance copper, the electric resistance of the conductor forming the electrode pad and the wiring conductor is reduced (about 3 at electric resistivity (20 ° C.)). × 10-6~ 5 × 10-6Ω · cm), and since the insulating base is made of an aluminum oxide sintered body or the like and has a high relative density and a high density, the thermal conductivity can also be increased.
[0008]
Such a wiring board contains, for example, aluminum oxide as a main component and manganese oxide (MnO 2).2) Is formed at a ratio of 2.0 to 6.0% by mass into a sheet-like ceramic green sheet. A conductor paste containing 1 to 10 μm of tungsten and / or molybdenum in a ratio of 30 to 90% by volume is applied by printing, and the ceramic green sheets are laminated one above the other and 1200 to 1500 ° C. in a non-oxidizing atmosphere. It is manufactured by firing at a temperature of
[0009]
[Patent Document 1]
JP-A-11-111886
[Patent Document 2]
JP 2000-188453 A
[0010]
[Problems to be solved by the invention]
However, although the above-mentioned wiring board can reduce the resistance of the electrode pads and the wiring conductor, it is baked at a temperature equal to or higher than the melting point of copper, which is a main component of the electrode pads and the wiring conductor. In addition, the sintering and integration of the copper powder with the insulating substrate became insufficient, and the adhesive strength of the electrode pads and wiring conductors to the insulating substrate was low.
[0011]
The wiring substrate has an insulating base made of a ceramic material such as an aluminum oxide sintered body, and has a thermal expansion coefficient of about 6.5 × 10 5.-6/ ℃ ~ 8 × 10− 6/ ° C, whereas the coefficient of thermal expansion of a semiconductor element made of silicon or the like is about 2.5 × 10-6/ ° C., and the difference is that the semiconductor element is mounted on a wiring board to form a semiconductor device, and after this semiconductor device is mounted on an external electric circuit board, heat generated when the semiconductor element operates is generated by the semiconductor element and the wiring board. When repeatedly acting on the insulating substrate, thermal stress is repeatedly generated in the horizontal direction due to the difference in thermal expansion coefficient between the two, and the thermal stress is concentrated along the outer peripheral edge of the electrode pad.
[0012]
Further, as a metal bump for connecting an electrode of a semiconductor element to a wiring board, a lead-free solder such as tin-silver-bismuth is used instead of a conventional tin-lead solder. Since it is hard and hard to deform, the effect of absorbing and relaxing the thermal stress is weak, and a large thermal stress acts on the electrode pad as compared with the conventional tin-lead solder.
[0013]
As a result, there is a problem that the electrode pad is peeled off from the surface of the insulating base so as to be turned up from the outer peripheral portion, and the electrical connection between the semiconductor element and the wiring conductor of the wiring board is broken in a short time. .
[0014]
[Means for Solving the Problems]
The wiring board of the present invention is made of an electrically insulating material, and has an insulating base having a mounting portion on the surface of which an electronic component is mounted, and an insulating base formed on the mounting portion of the insulating base, wherein an electrode of the electronic component is provided via a metal bump. And a plurality of wiring conductors extending from the electrode pads of the insulating base to the outer surface, wherein each of the electrode pads is made of tungsten and / or molybdenum. A main connection portion directly connected to the wiring conductor made of copper, and an auxiliary connection portion attached from an outer peripheral portion of the main connection portion made of tungsten and / or molybdenum and an iron group metal to a surface of the insulating base. Characterized by being formed by:
[0015]
According to the wiring board of the present invention, each electrode pad is directly connected to the wiring conductor made of tungsten and / or molybdenum and copper, and the main connection part made of tungsten and / or molybdenum and iron group metal is used. It is formed by an auxiliary connection portion attached from the outer peripheral portion of the connection portion to the surface of the insulating base, and the main connection portion contains low-resistance copper as a main component. can do.
[0016]
At the same time, the electrode pad is made of tungsten and / or molybdenum and an iron group metal that can be firmly joined to the insulating base and the main connecting portion from the outer peripheral edge of the main connecting portion to the surface of the insulating base. Since the auxiliary connection portion is formed by attachment, the outer peripheral portion of the main connection portion can be firmly joined to the insulating base by the auxiliary connection portion, and thermal stress acts on the electrode pad. However, peeling from the outer peripheral portion can be effectively prevented, and the connection reliability between the semiconductor element and the wiring board can be increased.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, the present invention will be described in detail with reference to the accompanying drawings.
[0018]
FIG. 1 is a cross-sectional view showing one embodiment of a package for housing a semiconductor element using a wiring board of the present invention, wherein 1 is an insulating base, and 2 is a wiring conductor. The insulating
[0019]
The insulating
[0020]
In order to improve the thermal conductivity and mechanical strength of the insulating
[0021]
Further, in the present invention, in order to achieve the shape retention by simultaneous firing with the
[0022]
From this point of view, the insulating
[0023]
Further, in the insulating
[0024]
Further, the insulating
[0025]
The components other than the aluminum oxide are present as an amorphous phase or a crystal phase at the grain boundaries of the aluminum oxide main crystal phase, but a crystal phase containing an auxiliary component is formed in the grain boundaries to enhance thermal conductivity. It is desirable to have been.
[0026]
When the insulating
[0027]
When the main crystal phase is composed of columnar crystals, the average crystal grain size is based on the minor axis diameter. When the average crystal grain size of the main crystal phase is smaller than 1.5 μm, it is difficult to achieve high thermal conductivity. When the average crystal grain size is larger than 5.0 μm, sufficient strength required for use as a substrate material can be obtained. This is because it becomes difficult.
[0028]
Such an insulating
[0029]
As shown in FIG. 2, the insulating
[0030]
A plurality of
[0031]
Then, the electrodes of the semiconductor element 3 are connected to the
[0032]
The
[0033]
The
[0034]
Preferably, the
[0035]
In the present invention, tungsten and / or molybdenum in the
[0036]
In order to improve the adhesion to the insulating
[0037]
Further, in the wiring board 4 of the present invention, the copper component in the
[0038]
By setting the copper diffusion distance to 20 μm or less, the minimum line distance between the wiring
[0039]
In the wiring board 4 of the present invention, as shown in FIGS. 3 and 4, each
[0040]
Each of the
[0041]
The
[0042]
In this case, it is preferable that the
[0043]
Further, the
[0044]
In this case, the
[0045]
When the
[0046]
When the
[0047]
When the amount of the iron group metal is less than 0.1% by volume in terms of oxide, the
[0048]
Examples of the iron group metal in the
[0049]
Further, it is effective to add the same type of ceramic powder as the insulating
[0050]
The
[0051]
When the
[0052]
In this case, the
[0053]
The exposed surface of the
[0054]
In this case, it is not necessary for each plated metal layer to have a uniform layer configuration and thickness in all regions, and the layer configuration, thickness, and the like may be appropriately changed according to each portion to be deposited.
[0055]
For example, if the
[0056]
(Production method)
Next, an example of a method for manufacturing the wiring board 4 will be specifically described in a case where the insulating
[0057]
First, in order to form the insulating
[0058]
And, as the second component,
[0059]
In addition, in addition to the oxide powder, the oxide may be added as a carbonate, a nitrate, an acetate or the like which can form an oxide by firing.
[0060]
Next, a plurality of ceramic green sheets for forming the insulating
[0061]
First, 10 to 70 volume% of copper powder having an average particle size of 1 to 10 μm is used as a conductor component to be the
[0062]
In order to enhance the adhesiveness with the insulating
[0063]
Next, the conductive paste to be the auxiliary connecting
[0064]
The conductive paste to be the
[0065]
Lastly, the ceramic green sheets on which the conductor pastes to be the
[0066]
If the firing temperature at this time is lower than 1200 ° C., the insulating substrate made of an aluminum oxide sintered body cannot be densified to a relative density of 95% or more when a normal raw material is used, and the thermal conductivity and mechanical If the strength is lowered and is higher than 1500 ° C., sintering of tungsten or molybdenum itself proceeds in the
[0067]
The non-oxidizing atmosphere at the time of this firing is preferably nitrogen or a mixed atmosphere of nitrogen and hydrogen. In particular, in order to suppress the diffusion of copper in the
[0068]
Further, by controlling the firing temperature and atmosphere as described above, the surface of the insulating
[0069]
Thus, according to the wiring board of the present invention, the semiconductor element is mounted on the mounting portion 1a of the insulating
[0070]
It should be noted that the wiring board of the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present invention. Although the example in which the wiring board is used for the package for housing the semiconductor element has been described, this may be used for a hybrid integrated circuit board or the like.
[0071]
【The invention's effect】
According to the wiring board of the present invention, each electrode pad is directly connected to the wiring conductor made of tungsten and / or molybdenum and copper, and the main connection part made of tungsten and / or molybdenum and iron group metal is used. It is formed by an auxiliary connection portion attached from the outer peripheral portion of the connection portion to the surface of the insulating base, and the main connection portion contains low-resistance copper as a main component. can do.
[0072]
At the same time, the electrode pad is made of tungsten and / or molybdenum and an iron group metal that can be firmly joined to the insulating base and the main connecting portion from the outer peripheral edge of the main connecting portion to the surface of the insulating base. Since the auxiliary connection portion is formed by attachment, the outer peripheral portion of the main connection portion can be firmly joined to the insulating base by the auxiliary connection portion, and thermal stress acts on the electrode pad. However, peeling from the outer peripheral portion can be effectively prevented, and the connection reliability between the semiconductor element and the wiring board can be increased.
[Brief description of the drawings]
FIG. 1 is a sectional view showing one embodiment of a wiring board of the present invention.
FIG. 2 is a top view of the wiring board shown in FIG.
FIG. 3 is an enlarged top view of a main part of the wiring board shown in FIG. 1;
FIG. 4 is an enlarged sectional view of a main part of the wiring board shown in FIG. 1;
[Explanation of symbols]
1 ... Insulating substrate
1a: Mounting part
2 .... Wiring conductor
3. Semiconductor device
4. Wiring board
5 ... Electrode pad
5a: Main connection part
5b Auxiliary connection
6 Metal bumps
7 ··· Lid
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008482A JP2004221407A (en) | 2003-01-16 | 2003-01-16 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008482A JP2004221407A (en) | 2003-01-16 | 2003-01-16 | Wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004221407A true JP2004221407A (en) | 2004-08-05 |
Family
ID=32898262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003008482A Pending JP2004221407A (en) | 2003-01-16 | 2003-01-16 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004221407A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077469A (en) * | 2009-10-02 | 2011-04-14 | Murata Mfg Co Ltd | Method of manufacturing ceramic substrate, and ceramic substrate |
WO2012132762A1 (en) * | 2011-03-28 | 2012-10-04 | 株式会社村田製作所 | Glass ceramic substrate and method for producing same |
WO2012157436A1 (en) * | 2011-05-16 | 2012-11-22 | 株式会社村田製作所 | Ceramic electronic component and manufacturing method thereof |
-
2003
- 2003-01-16 JP JP2003008482A patent/JP2004221407A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077469A (en) * | 2009-10-02 | 2011-04-14 | Murata Mfg Co Ltd | Method of manufacturing ceramic substrate, and ceramic substrate |
WO2012132762A1 (en) * | 2011-03-28 | 2012-10-04 | 株式会社村田製作所 | Glass ceramic substrate and method for producing same |
CN103477727A (en) * | 2011-03-28 | 2013-12-25 | 株式会社村田制作所 | Glass ceramic substrate and method for producing same |
JP5737388B2 (en) * | 2011-03-28 | 2015-06-17 | 株式会社村田製作所 | Glass ceramic substrate and manufacturing method thereof |
US9466425B2 (en) | 2011-03-28 | 2016-10-11 | Murata Manufacturing Co., Ltd. | Glass ceramic substrate and method for producing the same |
WO2012157436A1 (en) * | 2011-05-16 | 2012-11-22 | 株式会社村田製作所 | Ceramic electronic component and manufacturing method thereof |
CN103535121A (en) * | 2011-05-16 | 2014-01-22 | 株式会社村田制作所 | Ceramic electronic component and manufacturing method thereof |
JP5708798B2 (en) * | 2011-05-16 | 2015-04-30 | 株式会社村田製作所 | Manufacturing method of ceramic electronic component |
US10178774B2 (en) | 2011-05-16 | 2019-01-08 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959079B2 (en) | Package for storing semiconductor elements | |
US6787706B2 (en) | Ceramic circuit board | |
JP3566569B2 (en) | Wiring board and method of manufacturing the same | |
JP3762352B2 (en) | Wiring board | |
JP3538549B2 (en) | Wiring board and method of manufacturing the same | |
JP2004221407A (en) | Wiring board | |
JP4530524B2 (en) | Wiring board | |
JP3493310B2 (en) | Multilayer wiring board | |
JP2004247677A (en) | Wiring board | |
JP2006140538A (en) | Wiring board | |
JP2004111846A (en) | Wiring board | |
JP3808376B2 (en) | Wiring board | |
JP2703426B2 (en) | Circuit board | |
JP4493158B2 (en) | Ceramic circuit board | |
JP4530525B2 (en) | Wiring board | |
JP2001210948A (en) | Ceramic circuit board | |
JP2002217336A (en) | Wiring board | |
JP4191860B2 (en) | Ceramic circuit board | |
JP4299421B2 (en) | Manufacturing method of ceramic circuit board | |
JP4454183B2 (en) | Wiring board manufacturing method | |
JP2002324874A (en) | Wiring board | |
JP2003234552A (en) | Wiring board | |
JP2003338578A (en) | Substrate for mounting semiconductor element | |
JP2003007923A (en) | Wiring board | |
JP2685159B2 (en) | Electronic component storage package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |