JP2011077469A - Method of manufacturing ceramic substrate, and ceramic substrate - Google Patents
Method of manufacturing ceramic substrate, and ceramic substrate Download PDFInfo
- Publication number
- JP2011077469A JP2011077469A JP2009230230A JP2009230230A JP2011077469A JP 2011077469 A JP2011077469 A JP 2011077469A JP 2009230230 A JP2009230230 A JP 2009230230A JP 2009230230 A JP2009230230 A JP 2009230230A JP 2011077469 A JP2011077469 A JP 2011077469A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pattern
- electrode
- width
- pattern
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、セラミック基板の製造方法およびセラミック基板に関し、詳しくは、基板本体の表面に、ＩＣなどの実装素子を搭載するための電極パッドやワイヤーボンディング用導体配線部などの表面電極を備えたセラミック基板の製造方法およびセラミック基板に関する。 The present invention relates to a method for manufacturing a ceramic substrate and a ceramic substrate, and more particularly, a ceramic having surface electrodes such as electrode pads for mounting mounting elements such as ICs and conductor wiring portions for wire bonding on the surface of the substrate body. The present invention relates to a substrate manufacturing method and a ceramic substrate.
セラミック基板には、通常、その表面に、ＩＣ等の実装素子を搭載するための電極パッドやワイヤーボンディング用導体配線部などの表面電極が設けられている。 The ceramic substrate is usually provided with surface electrodes such as electrode pads for mounting mounting elements such as ICs and conductor wiring portions for wire bonding on the surface thereof.
このような表面電極を備えたセラミック基板の製造方法としては、導電性ペーストを印刷することにより内部電極パターンや表面電極パターンを形成したセラミックグリーンシート、さらには、電極パターンが形成されていないセラミックグリーンシートなどを用意し、これらを所定の順序で積層した後、圧着し、得られた積層体を焼成することによりセラミック基板を製造する方法が広く用いられている。 As a method of manufacturing a ceramic substrate having such a surface electrode, a ceramic green sheet in which an internal electrode pattern or a surface electrode pattern is formed by printing a conductive paste, and further, a ceramic green without an electrode pattern is formed. A method of manufacturing a ceramic substrate by preparing a sheet or the like, laminating these in a predetermined order, and then crimping and firing the obtained laminate is widely used.
上述のように、導電性ペーストとセラミックグリーンシートを同時に焼成する方法の場合、内部電極は、セラミックグリーンシートが焼成されることにより形成されるセラミック層間に挟まれた状態で保持されるため、特に剥離が問題になるようなことは少ないが、表面電極の場合、セラミック層間に挟まれておらず、最外層のセラミック層に密着（固着）しているだけであることから、剥離の問題を生じやすい。 As described above, in the case of the method of firing the conductive paste and the ceramic green sheet at the same time, the internal electrode is held in a state sandwiched between the ceramic layers formed by firing the ceramic green sheet. Peeling is rarely a problem, but in the case of a surface electrode, it is not sandwiched between ceramic layers, but only adheres (adheres) to the outermost ceramic layer. Cheap.
ここで、セラミック層を構成するセラミック材料がガラス成分を含有している場合や、焼成工程でガラス成分を生成する材料を含んでいる場合には、セラミック材料側からのガラス成分の供給により、セラミック層との密着強度を確保したり、表面電極自体の焼結性を高めたりすることが可能になる。 Here, when the ceramic material constituting the ceramic layer contains a glass component, or when it contains a material that generates a glass component in the firing step, the ceramic component is supplied by supplying the glass component from the ceramic material side. It becomes possible to secure the adhesion strength with the layer and to enhance the sinterability of the surface electrode itself.
このとき、セラミック層と表面電極との密着力を向上させるために、表面電極形成用の導電性ペーストにガラス成分を添加する方法もある。しかし、ガラス成分の添加量によっては表面電極の導電性が低下したり、めっき付着性やはんだ付け性が不十分になったりするという問題点がある。 At this time, in order to improve the adhesion between the ceramic layer and the surface electrode, there is also a method of adding a glass component to the conductive paste for forming the surface electrode. However, depending on the amount of the glass component added, there are problems that the conductivity of the surface electrode is lowered and the plating adhesion and solderability are insufficient.
そこで、上記問題点を解決するために、セラミック層との密着性が高く、かつ、表面平滑性に優れた電極パターンを形成することが可能な導電性ペーストおよびそれを用いて製造されるセラミック多層基板が提案されている（特許文献１参照）。 Accordingly, in order to solve the above problems, a conductive paste capable of forming an electrode pattern having high adhesion to the ceramic layer and excellent in surface smoothness, and a ceramic multilayer produced using the same A substrate has been proposed (see Patent Document 1).
この特許文献１の導電性ペーストは、Ｃｕ粉末、セラミック粉末及び有機ビヒクルからなる導電性ペーストであって、セラミック粉末が、(ａ)Ａｌ2Ｏ3、ＳｉＯ2及びＢａＯからなる群より選ばれる少なくとも１種であり、(ｂ)平均粒径０．１〜３．５μｍであり、(ｃ)Ｃｕ粉末に対する添加量が１〜１５体積％という要件を満たすように構成されている。
The conductive paste of
そして、この導電性ペーストを、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系のガラス複合材料からなるセラミックグリーンシート上に印刷し、得られたセラミックグリーンシートを積層、焼成する。特許文献１の導電性ペーストによれば、焼成工程においてセラミック層に生成されるガラス成分を、セラミック粉末が表面電極に吸い上げることができる。そのため、セラミック層との密着性が高く、かつ、表面平滑性に優れた表面電極（電極パターン）を形成できるとされている。
Then, this conductive paste is printed on a ceramic green sheet made of a BaO—Al 2 O 3 —SiO 2 glass composite material, and the obtained ceramic green sheets are laminated and fired. According to the conductive paste of
しかしながら、電極の周縁部は、印刷時のダレやにじみの影響で、中央部よりも電極厚みが薄くなる傾向にある。そのため、上述の導電性ペーストを用いた場合にも、図３(ａ)，(ｂ)に模式的に示すように、セラミックグリーンシート５１の表面に印刷された表面電極パターン６１の周縁部が薄くなり、その表面にガラス成分が浮き出して、表面電極へのめっき付着性が低下したり、導電性が低くなりすぎたりして、得られるセラミック多層基板の信頼性が低下する場合があるのが実情である。
However, the electrode peripheral portion tends to be thinner than the central portion due to sagging and blurring during printing. Therefore, even when the above-described conductive paste is used, the peripheral portion of the
本発明は、上記実情に鑑みてなされたものであり、めっき付着性が良好で、剥離強度に優れた、信頼性の高い表面電極を備えたセラミック基板を確実に製造することが可能なセラミック基板の製造方法、および該セラミック基板の製造方法により製造されるめっき付着性が良好で、剥離強度に優れた表面電極を備えた、信頼性の高いセラミック基板を提供することを目的とする。 The present invention has been made in view of the above circumstances, and is a ceramic substrate capable of reliably producing a ceramic substrate having a highly reliable surface electrode with good plating adhesion and excellent peel strength. It is an object of the present invention to provide a highly reliable ceramic substrate provided with a surface electrode having good plating adhesion and excellent peel strength, which is produced by the production method described above and the method for producing a ceramic substrate.
上記課題を解決するために、本発明のセラミック基板の製造方法は、
基板本体の表面に配設された所定のパターンを有する表面電極を備えた低温焼成型のセラミック基板の製造方法であって、
焼成後に前記基板本体の表層を構成することになる、ガラス成分を含有しているかまたは焼成工程でガラス成分を生成する材料を含有するセラミックグリーンシートの表面に導電性ペーストを塗布して第１電極パターンを形成する工程と、
前記第１電極パターンの表面の周縁部に、額縁状に導電性ペーストを印刷して第２電極パターンを形成することにより、前記第１電極パターンと前記第２電極パターンを備えた表面電極パターンを形成する工程と
を備え、かつ、
(ａ)前記第２電極パターンの幅を前記第１電極パターンの幅の０．５〜２０％、
(ｂ)前記第１電極パターンと前記第２電極パターンの合計厚みを５〜４０μｍ、
(ｃ)前記第１電極パターンと前記第２電極パターンの厚みの比率：（第１電極パターン／第２電極パターン）を０．６〜２．０
とすることを特徴としている。
In order to solve the above problems, a method for producing a ceramic substrate of the present invention comprises:
A method for producing a low-temperature fired ceramic substrate comprising a surface electrode having a predetermined pattern disposed on the surface of a substrate body,
A conductive paste is applied to the surface of the ceramic green sheet that contains the glass component or the material that generates the glass component in the firing step, which constitutes the surface layer of the substrate body after firing. Forming a pattern;
A surface electrode pattern including the first electrode pattern and the second electrode pattern is formed by printing a conductive paste in a frame shape on a peripheral portion of the surface of the first electrode pattern to form a second electrode pattern. And forming a process, and
(a) The width of the second electrode pattern is 0.5 to 20% of the width of the first electrode pattern,
(b) The total thickness of the first electrode pattern and the second electrode pattern is 5 to 40 μm,
(c) Thickness ratio between the first electrode pattern and the second electrode pattern: (first electrode pattern / second electrode pattern) is 0.6 to 2.0.
It is characterized by that.
また、本発明においては、
(ａ')前記第２電極パターンの幅を前記第１電極パターンの幅の１．０〜５．０％、
(ｂ')前記第１電極パターンと前記第２電極パターンの合計厚みを５〜２０μｍ、
(ｃ')前記第１電極パターンと前記第２電極パターンの厚みの比率：（第１電極パターン／第２電極パターン）を０．８５〜１．５０
とすることがさらに望ましい。
In the present invention,
(a ′) The width of the second electrode pattern is 1.0 to 5.0% of the width of the first electrode pattern,
(b ′) The total thickness of the first electrode pattern and the second electrode pattern is 5 to 20 μm,
(c ′) Thickness ratio between the first electrode pattern and the second electrode pattern: (first electrode pattern / second electrode pattern) is 0.85 to 1.50.
Is more desirable.
また、前記第１電極パターンの形成に用いられる導電性ペースト、および、前記第２電極パターンの形成に用いられる導電性ペーストとして、同じ導電性ペーストを用いることが望ましい。 Further, it is desirable to use the same conductive paste as the conductive paste used for forming the first electrode pattern and the conductive paste used for forming the second electrode pattern.
本発明のセラミック基板は、
基板本体の表面に配設された所定のパターンを有する表面電極を備えたセラミック基板であって、
前記表面電極は、前記表面電極の中央部を構成する中央領域と、前記表面電極の周縁部を構成する、前記中央領域よりも厚みが大きい額縁状の周縁領域とを備え、
前記周縁領域の幅が前記表面電極の幅の０．５〜２０％、前記周縁領域の厚みが４〜３２μｍであること
を特徴としている。
The ceramic substrate of the present invention is
A ceramic substrate including a surface electrode having a predetermined pattern disposed on a surface of a substrate body,
The surface electrode includes a central region that forms a central portion of the surface electrode, and a frame-shaped peripheral region that forms a peripheral portion of the surface electrode and has a larger thickness than the central region,
The width of the peripheral region is 0.5 to 20% of the width of the surface electrode, and the thickness of the peripheral region is 4 to 32 μm.
また、本発明においては、前記周縁領域の幅が前記表面電極の幅の１．０〜５．０％、前記周縁領域の厚みが４〜１６μｍであることが望ましい。 In the present invention, it is desirable that the width of the peripheral region is 1.0 to 5.0% of the width of the surface electrode, and the thickness of the peripheral region is 4 to 16 μm.
本発明のセラミック基板の製造方法は、セラミックグリーンシートの表面に導電性ペーストを塗布して第１電極パターンを形成した後、第１電極パターンの表面の周縁部に、導電性ペーストを印刷して額縁状の第２電極パターンを形成して第１電極パターンと第２電極パターンを備えた表面電極パターンを形成する。そして、(ａ)第２電極パターンの幅を第１電極パターンの幅の０．５〜２０％、(ｂ)第１電極パターンと第２電極パターンの合計厚みを５〜４０μｍ、(ｃ)第１電極パターンと第２電極パターンの厚みの比率：（第１電極パターン／第２電極パターン）を０．６〜２．０とするようにしているので、基板本体を構成するセラミック層側から供給されるガラスが表面電極の表面に浮き上がるのを抑制、防止することが可能になる。また、表面電極が厚くなりすぎた場合に生じるような、セラミック層側からのガラスの供給が不足して表面電極が脆弱になることによる表面電極自体での剥離の発生を抑制防止することが可能になる。そのため、めっき付着性が良好で、剥離強度に優れた表面電極を備えた、信頼性の高い表面電極を備えたセラミック基板を効率よく製造することができる。 In the method for manufacturing a ceramic substrate of the present invention, a conductive paste is applied to the surface of a ceramic green sheet to form a first electrode pattern, and then the conductive paste is printed on a peripheral portion of the surface of the first electrode pattern. A frame-shaped second electrode pattern is formed to form a surface electrode pattern including the first electrode pattern and the second electrode pattern. And (a) the width of the second electrode pattern is 0.5 to 20% of the width of the first electrode pattern, (b) the total thickness of the first electrode pattern and the second electrode pattern is 5 to 40 μm, and (c) the first Ratio of thickness of 1 electrode pattern and 2nd electrode pattern: Since (first electrode pattern / second electrode pattern) is set to 0.6 to 2.0, supply from the ceramic layer side constituting the substrate body It is possible to suppress or prevent the glass to be lifted up on the surface of the surface electrode. In addition, it is possible to suppress the occurrence of peeling on the surface electrode itself due to the lack of glass supply from the ceramic layer side and the surface electrode becoming brittle, which occurs when the surface electrode becomes too thick become. Therefore, it is possible to efficiently manufacture a ceramic substrate having a highly reliable surface electrode having a surface electrode with good plating adhesion and excellent peel strength.
すなわち、第１電極パターンの周縁部に第２電極パターンを形成しない場合、周縁部に向かって徐々に薄くなり、焼成工程で、表面電極の周縁部表面にガラス成分が浮き上がって、めっき付着性が低下し、めっき膜と表面電極の間で剥離が生じやすくなるが、本発明によれば、第２電極パターンが形成されて厚みの大きい周縁部において、セラミック層（基板本体）側からのガラスが表面電極の表面に浮き上がることを確実に防止することが可能になり、めっき付着性を向上させることが可能になる。
また、表面電極の中央領域では適度にガラス成分が供給されるため、全体として十分に焼結した、表面電極自体で剥離が生じたりすることのない表面電極を形成することができる。
That is, when the second electrode pattern is not formed on the peripheral edge of the first electrode pattern, the thickness gradually decreases toward the peripheral edge, and the glass component floats on the peripheral surface of the surface electrode in the firing step, thereby preventing the plating adhesion. However, according to the present invention, the glass from the ceramic layer (substrate body) side is formed at the peripheral portion where the second electrode pattern is formed and the thickness is large. It is possible to reliably prevent the surface electrode from floating on the surface electrode, and it is possible to improve plating adhesion.
In addition, since the glass component is appropriately supplied in the central region of the surface electrode, it is possible to form a surface electrode that is sufficiently sintered as a whole and that does not cause peeling on the surface electrode itself.
本発明において、第２電極パターンの幅を、第１電極パターンの幅の０．５〜２０％の範囲としている。これは、第２電極パターンの幅が０．５％未満の場合、表面電極の周縁部におけるガラスの浮き上がりを完全に防止することができず、めっき付着性が低下するからである。また、第２電極パターンの幅が２０％を超えると、良好なめっき付着性を確保することはできるが、表面電極の焼結不足が生じる。すなわち、セラミック層側から表面電極へのガラスの供給は、電極厚みが薄いほど起こりやすく、電極厚みが厚いところでは起こりにくいため、第２電極パターンの幅が２０％を超えると中央部に近い部分において第２電極パターンの焼結に必要なガラス供給が受けられなくなる。 In the present invention, the width of the second electrode pattern is in the range of 0.5 to 20% of the width of the first electrode pattern. This is because, when the width of the second electrode pattern is less than 0.5%, it is not possible to completely prevent the glass from rising at the peripheral portion of the surface electrode, and the plating adhesion is reduced. Moreover, when the width | variety of a 2nd electrode pattern exceeds 20%, although favorable plating adhesiveness can be ensured, the sintering of a surface electrode will arise. That is, glass supply from the ceramic layer side to the surface electrode is more likely to occur as the electrode thickness is thinner, and is less likely to occur where the electrode thickness is thicker. Therefore, when the width of the second electrode pattern exceeds 20%, the portion close to the center portion However, the glass supply necessary for sintering the second electrode pattern cannot be received.
なお、本発明における表面電極パターンにおいて、第２電極パターンの幅を、第１電極パターンの幅の０．５〜２０％の範囲にするとは、図１(ａ)，(ｂ)を参照して説明すると、表面電極の平面形状が方形の場合において、第１電極パターン１の一対の辺１ａ側に形成された、第２電極パターン２の一対の領域２ａの幅Ｗ２ａが、第１電極パターン１の他の一対の辺１ｂの長さＬ１ｂの０．５〜２０％の範囲になるようにし、また、第１電極パターン１の他の一対の辺１ｂ側に形成された第２電極パターン２の他の一対の領域２ｂの幅Ｗ２ｂが、第１電極パターン１の一対の辺１ａの長さＬ１ａの０．５〜２０％の範囲になるようにすることを意味している。
In the surface electrode pattern according to the present invention, the width of the second electrode pattern is set within a range of 0.5 to 20% of the width of the first electrode pattern with reference to FIGS. 1 (a) and 1 (b). To explain, when the planar shape of the surface electrode is square, the width W2a of the pair of
また、本発明のセラミック基板の製造方法においては、(ａ')第２電極パターンの幅を第１電極パターンの幅の１．０〜５．０％、(ｂ')第１電極パターンと第２電極パターンの合計厚みを５〜２０μｍ、(ｃ')第１電極パターンと第２電極パターンの厚みの比率：（第１電極パターン／第２電極パターン）を０．８５〜１．５０とすることにより、表面電極のめっき付着性および剥離強度をさらに向上させることが可能になる。 In the method for manufacturing a ceramic substrate of the present invention, (a ′) the width of the second electrode pattern is 1.0 to 5.0% of the width of the first electrode pattern, and (b ′) the first electrode pattern and the first electrode pattern. The total thickness of the two electrode patterns is 5 to 20 μm, (c ′) the ratio of the thicknesses of the first electrode pattern and the second electrode pattern: (first electrode pattern / second electrode pattern) is 0.85 to 1.50. As a result, the plating adhesion and peel strength of the surface electrode can be further improved.
また、第１電極パターンの形成に用いられる導電性ペースト、および、第２電極パターンの形成に用いられる導電性ペーストとして、同じ導電性ペーストを用いることにより、第１電極パターンと第２電極パターンの親和性に優れた表面電極パターンを形成することが可能になり、焼成後に確実に一体化した緻密で信頼性の高い表面電極を得ることができる。
また、用意すべき導電性ペーストの種類が少なくなり、生産性の見地からも有利になる。
Further, by using the same conductive paste as the conductive paste used for forming the first electrode pattern and the conductive paste used for forming the second electrode pattern, the first electrode pattern and the second electrode pattern It becomes possible to form a surface electrode pattern with excellent affinity, and a dense and highly reliable surface electrode that is surely integrated after firing can be obtained.
In addition, the number of conductive pastes to be prepared is reduced, which is advantageous from the viewpoint of productivity.
本発明のセラミック基板は、表面電極が、その中央部を構成する中央領域と、表面電極の周縁部を構成する、中央領域よりも厚みが大きい額縁状の周縁領域とを備えており、周縁領域の幅が表面電極の幅の０．５〜２０％、周縁領域の厚みが４〜３２μｍの範囲となるように構成されていることから、表面電極の周縁領域へのガラスの浮き上がりを効率よく抑制、防止することが可能で、めっき付着性および剥離強度に優れた信頼性の高い表面電極を備えたセラミック基板を提供することができる。 In the ceramic substrate of the present invention, the surface electrode includes a central region constituting the central portion thereof and a frame-shaped peripheral region constituting the peripheral portion of the surface electrode and having a thickness larger than that of the central region. Since the width of the electrode is 0.5 to 20% of the width of the surface electrode and the thickness of the peripheral region is in the range of 4 to 32 μm, it is possible to efficiently suppress the glass from rising to the peripheral region of the surface electrode. It is possible to provide a ceramic substrate having a highly reliable surface electrode that can be prevented and has excellent plating adhesion and peel strength.
なお、このセラミック基板は本発明のセラミック基板の製造方法により効率よく製造することができる。 This ceramic substrate can be efficiently manufactured by the method for manufacturing a ceramic substrate of the present invention.
本発明のセラミック基板を製造するにあたっては、焼成工程で表面電極パターンが焼結収縮を生じるが、全体的にほぼ均一に２０％程度収縮するため、本発明の製造方法を適用することにより、周縁領域の幅を、表面電極の幅の０．５〜２０％、周縁領域の厚みを４〜３２μｍの範囲にすることができる。 In producing the ceramic substrate of the present invention, the surface electrode pattern undergoes sintering shrinkage in the firing step, but the entire shrinkage is approximately 20%, so that the peripheral edge can be obtained by applying the production method of the present invention. The width of the region can be in the range of 0.5 to 20% of the width of the surface electrode, and the thickness of the peripheral region can be in the range of 4 to 32 μm.
以下、本発明の実施例を示して、本発明をさらに詳しく説明する。 Hereinafter, the present invention will be described in more detail with reference to examples of the present invention.
［１］セラミックグリーンシートの作製
出発原料粉末として、ＳｉＯ2、ＢａＣＯ3、Ａｌ2Ｏ3、ＣｅＯ2、ＺｒＯ2、ＴｉＯ2、Ｍｇ（ＯＨ）2およびＮｂ2Ｏ5を用意した。そして、この原料粉末を、湿式混合粉砕、乾燥を経て得られた混合物を８００〜１０００℃で１〜３時間仮焼して仮焼粉末を得た。
[1] as prepared starting raw material powder of the ceramic green sheets were prepared SiO 2, BaCO 3, Al 2 O 3,
それから、仮焼粉末にＭｎＣＯ3、および適当量の有機バインダ、分散剤、可塑剤を加えて混合粉砕し、セラミックスラリーを作製した。 Then, MnCO 3 and appropriate amounts of an organic binder, a dispersant, and a plasticizer were added to the calcined powder and mixed and ground to prepare a ceramic slurry.
そして、このセラミックスラリーをドクターブレード法によってシート状に成形、乾燥し、得られたシートを所定の大きさにカットして、セラミック基板の製造に用いられるセラミックグリーンシートを得た。
なお、上記セラミックグリーンシートは焼成工程でガラス成分が生成する材料を含むものであって、低温焼結型のセラミック基板の製造に用いるのに適したセラミックグリーンシートである。
And this ceramic slurry was shape | molded and dried by the doctor blade method, and the obtained sheet | seat was cut into the predetermined magnitude | size, and the ceramic green sheet used for manufacture of a ceramic substrate was obtained.
In addition, the said ceramic green sheet contains the material which a glass component produces | generates by a baking process, Comprising: It is a ceramic green sheet suitable for using for manufacture of a low-temperature sintering type ceramic substrate.
［２］表面電極パターンの形成
上述のようにして得たセラミックグリーンシートのうちの１枚に、以下の方法により導電性ペースト（電極ペースト）を印刷して、第１電極パターンと第２電極パターンを備えた表面電極パターンを形成した。なお、他のセラミックグリーンシートには必要に応じて内部導体形成用の導体パターンを形成する。
[2] Formation of Surface Electrode Pattern A conductive paste (electrode paste) is printed on one of the ceramic green sheets obtained as described above by the following method, and the first electrode pattern and the second electrode pattern The surface electrode pattern provided with was formed. A conductive pattern for forming an internal conductor is formed on the other ceramic green sheets as necessary.
まず、スクリーン印刷により、表１に示す組成を有する電極ペーストを印刷して、図２(ａ)，(ｂ)に示すように、セラミックグリーンシート１０上に２ｍｍ（２０００μｍ）□の第１電極パターン１を形成した。
First, an electrode paste having the composition shown in Table 1 is printed by screen printing, and a 2 mm (2000 μm) □ first electrode pattern is formed on the ceramic
次に、図１(ａ)，(ｂ)に示すように、第１電極パターン１の表面の周縁部に表１に示す組成を有する電極ペーストを印刷して、第１電極パターン１の周縁部を覆う額縁状の第２電極パターン２を形成することにより、第１電極パターン１と第２電極パターン２とを備えた表面電極パターン３を形成した。
Next, as shown in FIGS. 1A and 1B, an electrode paste having the composition shown in Table 1 is printed on the periphery of the surface of the
なお、この実施例では、表面電極の平面形状は正方形であることから、第１電極パターン１の一対の辺１ａと他の一対の辺１ｂの長さ（第１電極パターンの幅）Ｌ１ａとＬ１ｂは同一値となる。
In this embodiment, since the planar shape of the surface electrode is a square, the length (width of the first electrode pattern) L1a and L1b of the pair of
したがって、第１電極パターン１の一対の辺１ａ側に形成された、第２電極パターン２の一対の領域２ａの幅Ｗ２ａおよび、第１電極パターン１の他の一対の辺１ｂ側に形成された第２電極パターン２の他の一対の領域２ｂの幅Ｗ２ｂの、本発明において規定されている好ましい範囲，すなわち、第１電極パターンの幅（Ｌ１ａあるいはＬ１ｂ）の０．５〜２０％の範囲、より好ましくは，１．０〜５．０％の範囲）は、同じとなる。
Accordingly, the width W2a of the pair of
なお、
(ａ)第２電極パターン２の幅Ｗ（Ｗ２ａまたはＷ２ｂ）、
(ｂ)第１電極パターン１の幅Ｌ（Ｌ１ａまたはＬ１ｂ）との比率、
(ｃ)第１電極パターン１および第２電極パターン２の厚み、
(ｄ)第１電極パターン１と第２電極パターン２の合計厚み、
(ｅ)第１電極パターン１と第２電極パターン２の厚みの比率：（第１電極パターン／第２電極パターン）
は表２，表３に示す値になるようにした。
In addition,
(a) the width W (W2a or W2b) of the
(b) the ratio to the width L (L1a or L1b) of the
(c) the thicknesses of the
(d) the total thickness of the
(e) Thickness ratio between the
The values shown in Tables 2 and 3 were used.
［３］電極剥離強度の測定
上述のようにして作製した、表面電極パターンを備えたセラミックグリーンシートが表層部に位置するよう複数のセラミックグリーンシートを所定の順序で積層し、温度６０〜８０℃および圧力１０００〜１５００ｋｇ／ｃｍ3の条件で熱圧着を施し、未焼成の積層体を得た。
[3] Measurement of electrode peel strength A plurality of ceramic green sheets prepared as described above are laminated in a predetermined order so that the ceramic green sheets having a surface electrode pattern are positioned on the surface layer portion, and the temperature is 60 to 80 ° C. And thermocompression bonding was performed under conditions of 1000 to 1500 kg / cm 3 , and an unfired laminate was obtained.
それから、この未焼成の積層体を、Ｎ2−Ｈ2−Ｈ2Ｏ非酸化性雰囲気下で焼成することにより、積層体を構成するセラミック層間には内部導体を備え、積層体の表面には表面電極を備えた焼結積層体を得た。 Then, this unfired laminate is fired in an N 2 —H 2 —H 2 O non-oxidizing atmosphere so that an internal conductor is provided between the ceramic layers constituting the laminate, and the surface of the laminate is provided on the surface of the laminate. A sintered laminate provided with a surface electrode was obtained.
次に、得られた焼結積層体の表層電極に、ＮｉめっきおよびＡｕめっきの順でめっき処理を施し、表層電極にＮｉめっき膜層、金めっき膜層を形成した。 Next, the surface layer electrode of the obtained sintered laminate was plated in the order of Ni plating and Au plating to form a Ni plating film layer and a gold plating film layer on the surface layer electrode.
なお、Ｎｉめっきを行うにあたっては、焼結積層体をｐＨ４〜５で５０〜１００℃の無電解めっき液（ＮｉＳＯ4、硫酸銅、酒石酸、水酸化ナトリウム、ホルムアルデヒドなどを含む水溶液）に約５〜１５０分浸漬し、約０．５〜１０μｍの厚みのＮｉめっき膜を析出させた後、水洗浄を行った。 When performing Ni plating, the sintered laminate is added to an electroless plating solution (an aqueous solution containing NiSO 4 , copper sulfate, tartaric acid, sodium hydroxide, formaldehyde, etc.) at a pH of 4 to 5 at 50 to 100 ° C. After immersing for 150 minutes to deposit a Ni plating film having a thickness of about 0.5 to 10 μm, washing with water was performed.
また、金めっきを行うにあたっては、Ｎｉめっきを行った後の試料を、ｐＨ７〜８のＡｕＣＮなどを主成分とする水溶液に約５〜１５０分浸漬し、約０．０１〜５．０μｍの厚みの金めっき膜を析出させた後、水洗浄を行った。 In performing gold plating, the sample after Ni plating is immersed in an aqueous solution mainly composed of AuCN having a pH of 7 to 8 for about 5 to 150 minutes, and has a thickness of about 0.01 to 5.0 μm. After the gold plating film was deposited, it was washed with water.
それから、上述のようにして作製した試料（焼結積層体）について、電極剥離強度を測定した。なお、電極剥離強度は、基板表面の１辺２ｍｍの角型電極にＬ字のリード線をはんだ付けし、基板表面の垂直方向への引っ張り試験を行って評価した。
電極剥離強度の測定結果を表２，表３に示す。なお、表２，表３において、試料番号に＊を付したものは本発明の要件を備えていない比較例の試料である。
Then, the electrode peel strength was measured for the sample (sintered laminate) produced as described above. The electrode peel strength was evaluated by soldering an L-shaped lead wire to a 2 mm square electrode on the surface of the substrate and performing a tensile test in the vertical direction of the substrate surface.
Tables 2 and 3 show the measurement results of the electrode peel strength. In Tables 2 and 3, the sample numbers marked with * are comparative samples that do not have the requirements of the present invention.
表２，表３に示すように、本発明の要件すなわち、
(ａ)第２電極パターンの幅が第１電極パターンの幅の０．５〜２０％、
(ｂ)第１電極パターンと第２電極パターンの合計厚みを５〜４０μｍ、
(ｃ)第１電極パターンと第２電極パターンの厚みの比率：（第１電極パターン／第２電極パターン）が０．６〜２．０
の要件を備えた試料（表２，表３において試料番号に＊を付していない試料）については、２５Ｎ／４ｍｍ2以上と良好な電極剥離強度を備えていることが確認された。なお、これらの試料の焼成後の表面電極は、周縁領域の幅が表面電極の幅の０．５〜２０％、周縁領域の厚みが４〜３２μｍの要件を備えていた。
As shown in Tables 2 and 3, the requirements of the present invention, that is,
(a) The width of the second electrode pattern is 0.5 to 20% of the width of the first electrode pattern,
(b) The total thickness of the first electrode pattern and the second electrode pattern is 5 to 40 μm,
(c) Thickness ratio between the first electrode pattern and the second electrode pattern: (first electrode pattern / second electrode pattern) is 0.6 to 2.0
It was confirmed that the samples having the above requirements (samples in which sample numbers are not marked with * in Tables 2 and 3) have a good electrode peel strength of 25 N / 4 mm 2 or more. In addition, the surface electrode after baking of these samples was provided with the requirements that the width of the peripheral region is 0.5 to 20% of the width of the surface electrode and the thickness of the peripheral region is 4 to 32 μm.
特に、本発明の要件を備えた（表２，表３において試料番号に＊を付していない試料）の中でも、
(ａ)第２電極パターンの幅が第１電極パターンの幅の１．０〜５．０％、
(ｂ)第１電極パターンと第２電極パターンの合計厚みを５〜２０μｍ、
(ｃ)第１電極パターンと第２電極パターンの厚みの比率：（第１電極パターン／第２電極パターン）が０．８５〜１．５０
の要件を満たす試料（表３における試料番号２７〜３６の試料）の場合、電極剥離強度が３０Ｎ／４ｍｍ2以上で、特に電極剥離強度に優れていることが確認された。また、これらの試料の焼成後の表面電極は、周縁領域の幅が表面電極の幅の１．０〜５．０％、周縁領域の厚みが４〜１６μｍの要件を備えていた。
In particular, with the requirements of the present invention (samples in which sample numbers are not marked with * in Tables 2 and 3),
(a) The width of the second electrode pattern is 1.0 to 5.0% of the width of the first electrode pattern,
(b) The total thickness of the first electrode pattern and the second electrode pattern is 5 to 20 μm,
(c) Thickness ratio between the first electrode pattern and the second electrode pattern: (first electrode pattern / second electrode pattern) is 0.85 to 1.50.
In the case of the sample satisfying the above requirements (samples Nos. 27 to 36 in Table 3), the electrode peel strength was 30 N / 4 mm 2 or more, and it was confirmed that the electrode peel strength was particularly excellent. Moreover, the surface electrode after baking of these samples had the requirements that the width | variety of a peripheral region is 1.0 to 5.0% of the width | variety of a surface electrode, and the thickness of a peripheral region is 4-16 micrometers.
上述の結果より、本発明の要件を満たす試料の場合、表面電極の周縁部の厚みが中央領域よりも厚くなり、ガラス成分が電極表面に浮き上がることが抑制されることにより、電極剥離強度が向上することが確認された。 From the above results, in the case of a sample that satisfies the requirements of the present invention, the peripheral edge of the surface electrode is thicker than the central region, and the glass component is prevented from floating on the electrode surface, thereby improving the electrode peel strength. Confirmed to do.
なお、本発明の要件を満たす試料の場合、表面電極へのガラス成分の浮き上がりが抑制され、めっき付着性にも優れていることが確認された。 In the case of a sample satisfying the requirements of the present invention, it was confirmed that the glass component was not lifted to the surface electrode and was excellent in plating adhesion.
これに対し，本発明の要件を満たさない試料（表２，表３において試料番号に＊を付した試料）の場合、表面電極の周縁部においてガラス成分の浮き上がりが著しく、めっき付着性が低下して、電極剥離強度が低くなる（めっき膜と表面電極との界面で剥離が生じやすくなる）ことが確認された。 On the other hand, in the case of samples that do not satisfy the requirements of the present invention (samples with * in the sample numbers in Tables 2 and 3), the glass component is significantly lifted at the peripheral edge of the surface electrode, and the plating adhesion is reduced. Thus, it was confirmed that the electrode peeling strength is low (peeling is likely to occur at the interface between the plating film and the surface electrode).
なお、上記実施例では、セラミックグリーンシートとして、焼成工程でガラス成分を生成するものを用いたが，予めガラス成分を配合した材料からなるセラミックグリーンシートを用いることも可能である。 In the above embodiment, a ceramic green sheet that generates a glass component in the firing step is used. However, a ceramic green sheet made of a material in which a glass component is blended in advance can also be used.
本発明はさらにその他の点においても上記実施例に限定されるものではなく、基板本体を構成するセラミック材料の種類、セラミック層の積層数、表面電極パターンの寸法、表面電極の形成に用いられる導電性ペースト（電極ペースト）の組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。 The present invention is not limited to the above embodiments in other respects as well, and the type of ceramic material constituting the substrate body, the number of laminated ceramic layers, the size of the surface electrode pattern, and the conductivity used for forming the surface electrode. With respect to the composition of the conductive paste (electrode paste), various applications and modifications can be added within the scope of the invention.
１ 第１電極パターン
２ 第２電極パターン
３ 表面電極パターン
１ａ 第１電極パターンの一対の辺
１ｂ 第１電極パターンの他の一対の辺
２ａ 第２電極パターンの一対の領域
２ｂ 第２電極パターンの他の一対の領域
１０ セラミックグリーンシート
Ｌ１ａ 第１電極パターンの一対の辺の長さ（第１電極パターンの幅）
Ｌ１ｂ 第１電極パターンの他の一対の辺の長さ（第１電極パターンの幅）
Ｗ２ａ 第２電極パターンの一対の領域の幅
Ｗ２ｂ 第２電極パターンの他の一対の領域の幅
DESCRIPTION OF
L1b Length of the other pair of sides of the first electrode pattern (width of the first electrode pattern)
W2a Width of a pair of regions of the second electrode pattern W2b Width of another pair of regions of the second electrode pattern
Claims (5)
焼成後に前記基板本体の表層を構成することになる、ガラス成分を含有しているかまたは焼成工程でガラス成分を生成する材料を含有するセラミックグリーンシートの表面に導電性ペーストを塗布して第１電極パターンを形成する工程と、
前記第１電極パターンの表面の周縁部に、額縁状に導電性ペーストを印刷して第２電極パターンを形成することにより、前記第１電極パターンと前記第２電極パターンを備えた表面電極パターンを形成する工程と
を備え、かつ、
(ａ)前記第２電極パターンの幅を前記第１電極パターンの幅の０．５〜２０％、
(ｂ)前記第１電極パターンと前記第２電極パターンの合計厚みを５〜４０μｍ、
(ｃ)前記第１電極パターンと前記第２電極パターンの厚みの比率：（第１電極パターン／第２電極パターン）を０．６〜２．０
とすることを特徴とするセラミック基板の製造方法。 A method for producing a low-temperature fired ceramic substrate comprising a surface electrode having a predetermined pattern disposed on the surface of a substrate body,
A conductive paste is applied to the surface of the ceramic green sheet that contains the glass component or the material that generates the glass component in the firing step, which constitutes the surface layer of the substrate body after firing. Forming a pattern;
A surface electrode pattern including the first electrode pattern and the second electrode pattern is formed by printing a conductive paste in a frame shape on a peripheral portion of the surface of the first electrode pattern to form a second electrode pattern. And forming a process, and
(a) The width of the second electrode pattern is 0.5 to 20% of the width of the first electrode pattern,
(b) The total thickness of the first electrode pattern and the second electrode pattern is 5 to 40 μm,
(c) Thickness ratio between the first electrode pattern and the second electrode pattern: (first electrode pattern / second electrode pattern) is 0.6 to 2.0.
A method for manufacturing a ceramic substrate.
(ｂ')前記第１電極パターンと前記第２電極パターンの合計厚みを５〜２０μｍ、
(ｃ')前記第１電極パターンと前記第２電極パターンの厚みの比率：（第１電極パターン／第２電極パターン）を０．８５〜１．５０
とすることを特徴とする請求項１記載のセラミック基板の製造方法。 (a ′) The width of the second electrode pattern is 1.0 to 5.0% of the width of the first electrode pattern,
(b ') the total thickness of the first electrode pattern and the second electrode pattern 5~20μ m,
(c ′) Thickness ratio between the first electrode pattern and the second electrode pattern: (first electrode pattern / second electrode pattern) is 0.85 to 1.50.
The method for manufacturing a ceramic substrate according to claim 1, wherein:
前記表面電極は、前記表面電極の中央部を構成する中央領域と、前記表面電極の周縁部を構成する、前記中央領域よりも厚みが大きい額縁状の周縁領域とを備え、
前記周縁領域の幅が前記表面電極の幅の０．５〜２０％、前記周縁領域の厚みが４〜３２μｍであること
を特徴とするセラミック基板。 A ceramic substrate including a surface electrode having a predetermined pattern disposed on a surface of a substrate body,
The surface electrode includes a central region that forms a central portion of the surface electrode, and a frame-shaped peripheral region that forms a peripheral portion of the surface electrode and has a larger thickness than the central region,
The width of the peripheral region is 0.5 to 20% of the width of the surface electrode, and the thickness of the peripheral region is 4 to 32 μm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009230230A JP5446696B2 (en) | 2009-10-02 | 2009-10-02 | Method for manufacturing ceramic substrate and ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009230230A JP5446696B2 (en) | 2009-10-02 | 2009-10-02 | Method for manufacturing ceramic substrate and ceramic substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011077469A true JP2011077469A (en) | 2011-04-14 |
| JP5446696B2 JP5446696B2 (en) | 2014-03-19 |
Family
ID=44021087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009230230A Active JP5446696B2 (en) | 2009-10-02 | 2009-10-02 | Method for manufacturing ceramic substrate and ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5446696B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214721A (en) * | 2012-03-05 | 2013-10-17 | Kyocera Corp | Wiring board |
| US20140022699A1 (en) * | 2011-03-28 | 2014-01-23 | Murata Manufacturing Co., Ltd. | Glass ceramic substrate and method for producing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818201A (en) * | 1994-06-29 | 1996-01-19 | Mitsubishi Materials Corp | Thick film circuit board and its manufacture |
| JP2004221407A (en) * | 2003-01-16 | 2004-08-05 | Kyocera Corp | Wiring board |
-
2009
- 2009-10-02 JP JP2009230230A patent/JP5446696B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818201A (en) * | 1994-06-29 | 1996-01-19 | Mitsubishi Materials Corp | Thick film circuit board and its manufacture |
| JP2004221407A (en) * | 2003-01-16 | 2004-08-05 | Kyocera Corp | Wiring board |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140022699A1 (en) * | 2011-03-28 | 2014-01-23 | Murata Manufacturing Co., Ltd. | Glass ceramic substrate and method for producing the same |
| US9466425B2 (en) * | 2011-03-28 | 2016-10-11 | Murata Manufacturing Co., Ltd. | Glass ceramic substrate and method for producing the same |
| JP2013214721A (en) * | 2012-03-05 | 2013-10-17 | Kyocera Corp | Wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5446696B2 (en) | 2014-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5195758B2 (en) | Multilayer coil component and manufacturing method thereof | |
| CN103219151B (en) | Laminated ceramic electronic component and its manufacture method | |
| JP2014236072A (en) | Multilayered wiring board | |
| JP2011040604A (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| WO2011102040A1 (en) | Substrate for mounting element, and method for manufacturing the substrate | |
| US9466425B2 (en) | Glass ceramic substrate and method for producing the same | |
| JP4524876B2 (en) | Conductive paste and multilayer ceramic substrate | |
| JP5446696B2 (en) | Method for manufacturing ceramic substrate and ceramic substrate | |
| US11647581B2 (en) | Ceramic electronic component | |
| US8231961B2 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
| JP2012009556A (en) | Ceramic electronic component and method of manufacturing the same | |
| JP2001303112A (en) | Method for producing metal powder, metal powder, electrically conductive paste using the same and laminated ceramic electronic parts using the same | |
| JP5464107B2 (en) | Device mounting substrate manufacturing method | |
| JP4844317B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| JP5648682B2 (en) | Metal base substrate | |
| JP5675389B2 (en) | Probe card wiring board and probe card | |
| JP4022102B2 (en) | Multilayer wiring board | |
| WO2023058497A1 (en) | Electronic component | |
| JP2002084051A (en) | Metallized copper composition, low-temperature sintered ceramic wiring board, and method of manufacturing the same | |
| JP2007088182A (en) | Ceramic electronic component and its manufacturing method | |
| JP5533120B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| CN117652210A (en) | Circuit substrate | |
| WO2017217174A1 (en) | Ceramic electronic component | |
| JP2014183273A (en) | Substrate and process of manufacturing the same | |
| JP3689988B2 (en) | Conductive composition and multilayer ceramic substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5446696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |