JP4844317B2 - Ceramic electronic component and manufacturing method thereof - Google Patents
Ceramic electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP4844317B2 JP4844317B2 JP2006257149A JP2006257149A JP4844317B2 JP 4844317 B2 JP4844317 B2 JP 4844317B2 JP 2006257149 A JP2006257149 A JP 2006257149A JP 2006257149 A JP2006257149 A JP 2006257149A JP 4844317 B2 JP4844317 B2 JP 4844317B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- unfired
- electronic component
- metal oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この発明は、セラミック電子部品およびその製造方法に関するもので、特に、セラミック電子部品の表面に沿って形成される表面電極の構造および製造方法に関するものである。 The present invention relates to a ceramic electronic component and a manufacturing method thereof, and more particularly to a structure and a manufacturing method of a surface electrode formed along the surface of a ceramic electronic component.
この発明にとって興味あるセラミック電子部品として、たとえば多層セラミック基板のように、セラミック素体の表面に沿って表面電極が形成された構造を有するものがある。このようなセラミック電子部品が有する構造において、一般に、セラミックと金属とは互いに接合しにくい性質を有しているので、セラミック素体と表面電極との間で十分な接合強度を得ることは比較的容易ではない。この問題を解決するため、以下のような技術が提案されている。 As a ceramic electronic component which is interesting for the present invention, there is one having a structure in which a surface electrode is formed along the surface of a ceramic body, such as a multilayer ceramic substrate. In the structure of such a ceramic electronic component, since ceramic and metal generally have a property of being difficult to bond to each other, it is relatively difficult to obtain sufficient bonding strength between the ceramic body and the surface electrode. It's not easy. In order to solve this problem, the following techniques have been proposed.
たとえば、特開平8−181441号公報(特許文献1)では、セラミック素体の表面に沿って形成される表面電極が、セラミック素体に接するように配置され、銅を主成分とし、たとえばアルミナのような接合強化剤を含んで構成される、第1層と、第1層上に形成され、銅を主成分としながら、上記接合強化剤を含まない、第2層とをもって構成されることが記載されている。 For example, in JP-A-8-181441 (Patent Document 1), a surface electrode formed along the surface of a ceramic body is disposed so as to be in contact with the ceramic body, and is mainly composed of copper, such as alumina. The first layer is configured to include such a bonding reinforcing agent, and the second layer is formed on the first layer and includes the second layer that is mainly composed of copper and does not include the bonding reinforcing agent. Are listed.
次に、特開2001−326301号公報(特許文献2)では、セラミック素体の表面上に形成される表面電極が、セラミック素体に接するように形成され、導電成分および上記セラミック素体を構成するセラミックと同一組成系のセラミック成分を含む、第1層と、第1層上に形成され、導電成分およびガラス成分を含む、第2層とをもって構成されることが記載されている。 Next, in Japanese Patent Laid-Open No. 2001-326301 (Patent Document 2), a surface electrode formed on the surface of a ceramic body is formed so as to be in contact with the ceramic body, and the conductive component and the ceramic body are configured. It is described that it comprises a first layer including a ceramic component having the same composition system as the ceramic to be formed, and a second layer formed on the first layer and including a conductive component and a glass component.
次に、特開昭61−284995号公報(特許文献3)では、セラミック素体の表面上に形成される表面電極が、導電物質およびセラミック素体と同一材質の混合物よりなるものであることが記載されている。 Next, in Japanese Patent Application Laid-Open No. 61-284959 (Patent Document 3), the surface electrode formed on the surface of the ceramic body is made of a mixture of a conductive material and the same material as the ceramic body. Are listed.
しかしながら、上記特許文献1〜3に記載された各技術には、解決されるべき課題がある。
However, each technique described in
すなわち、特許文献1に記載のものでは、第1層に含まれる接合強化剤の含有量が、特許文献2に記載のものでは、第1層に含まれるセラミック成分の含有量が、そして、特許文献3に記載のものでは、表面電極に含まれるセラミック素体と同一材質のものの含有量がそれぞれ多くされるほど、接合強度を高くすることができる。言い換えると、上記接合強化剤またはセラミック成分の含有量をある程度多くしないと、十分な接合強度が得られない。
That is, in the one described in
上述のように、接合強化剤またはセラミック成分の含有量を多くすると、めっき付与性が低下するとともに、導電率が低下する。より具体的には、特許文献1および2に記載のものでは、第1層の導電率が低下し、特許文献3に記載のものでは、表面電極全体の導電率が低下することになる。しかしながら、このように、第1層または表面電極全体の導電率が低下した場合であっても、導電性が多少とも維持されているため、電気的特性の悪化を招くことになる。
そこで、この発明の目的は、上述のような問題を解決し得る、セラミック電子部品およびその製造方法を提供しようとすることである。 Therefore, an object of the present invention is to provide a ceramic electronic component and a method for manufacturing the same, which can solve the above-described problems.
この発明は、低温焼結セラミックからなるセラミック素体と、このセラミック素体の表面に沿って形成される表面電極とを備える、セラミック電子部品にまず向けられる。前述した技術的課題を解決するため、この発明では、表面電極は、セラミック素体に接するように形成され、低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分とし、かつ金属酸化物を副成分とする、下地層と、この下地層上に形成され、低融点金属を主成分とし、かつ上記金属酸化物と同組成の金属酸化物を副成分とする、表面層とを有し、上記金属酸化物は、表面層と下地層との界面付近に偏在していることを特徴としている。 The present invention is first directed to a ceramic electronic component including a ceramic body made of a low-temperature sintered ceramic and a surface electrode formed along the surface of the ceramic body. In order to solve the above-mentioned technical problem, in the present invention, the surface electrode is formed so as to be in contact with the ceramic body, is mainly composed of a low-temperature sintered ceramic having substantially the same composition as the low-temperature sintered ceramic, and a metal. An underlayer comprising an oxide as a subcomponent, and a surface layer formed on the underlayer, comprising a low melting point metal as a main component and a metal oxide having the same composition as the metal oxide as a subcomponent. Yes, and the metal oxide is characterized in that is unevenly distributed in the vicinity of the interface between the surface layer and the underlying layer.
上記下地層および表面層における金属酸化物は、Al2O3、ZrO2、TiO2、SiO2、Nb2O5およびTa2O5からなる群より選ばれた少なくとも1種の金属酸化物であることが好ましい。 The metal oxide in the underlayer and the surface layer is at least one metal oxide selected from the group consisting of Al 2 O 3 , ZrO 2 , TiO 2 , SiO 2 , Nb 2 O 5 and Ta 2 O 5. Preferably there is.
表面層における金属酸化物の含有割合は1〜12重量%であることが好ましく、下地層における金属酸化物の含有割合は0.1〜20重量%であることが好ましい。 The metal oxide content in the surface layer is preferably 1 to 12% by weight, and the metal oxide content in the underlayer is preferably 0.1 to 20% by weight.
表面層における低融点金属は、Ag、Cu、AuおよびNiからなる群より選ばれた少なくとも1種の低融点金属であることが好ましい。 The low melting point metal in the surface layer is preferably at least one low melting point metal selected from the group consisting of Ag, Cu, Au and Ni.
表面層の厚みは1〜50μmであることが好ましく、他方、下地層の厚みは1〜10μmであることが好ましい。 The thickness of the surface layer is preferably 1 to 50 μm, and the thickness of the underlayer is preferably 1 to 10 μm.
また、この発明に係るセラミック電子部品において、表面層の表面側周縁部の少なくとも一部分が、下地層と実質的に同組成の保護層によって覆われていることが好ましい。 In the ceramic electronic component according to the present invention, it is preferable that at least a part of the surface side peripheral portion of the surface layer is covered with a protective layer having substantially the same composition as that of the base layer.
また、この発明に係るセラミック電子部品に備えるセラミック素体は、低温焼結セラミックからなる複数の低温焼結セラミック層を積層してなる積層構造を有していることが好ましい。 Moreover, it is preferable that the ceramic body provided in the ceramic electronic component according to the present invention has a laminated structure in which a plurality of low-temperature sintered ceramic layers made of low-temperature sintered ceramics are laminated.
また、この発明に係るセラミック電子部品は、表面層を介して搭載される表面実装型電子部品をさらに備えていてもよい。 The ceramic electronic component according to the present invention may further include a surface mount electronic component mounted via a surface layer.
この発明は、また、上述したようなセラミック電子部品を製造する方法にも向けられる。この発明に係るセラミック電子部品の製造方法は、低温焼結セラミック粉末を含む未焼成セラミック素体を用意する工程と、未焼成セラミック素体の表面上に、低温焼結セラミック粉末と実質的に同組成の低温焼結セラミック粉末を主成分とし、金属酸化物粉末を副成分とする、未焼成下地層を形成する工程と、未焼成下地層上に、低融点金属粉末を主成分とし、上述の金属酸化物粉末と同組成の金属酸化物粉末を副成分とする、未焼成表面層を形成する工程と、未焼成セラミック素体、未焼成下地層および未焼成表面層を焼結させるため、焼成する工程とを備え、この焼成する工程において、上記金属酸化物粉末に由来する金属酸化物が、上記未焼成表面層に由来する表面層と上記未焼成下地層に由来する下地層との界面付近に偏在するようにされることを特徴としている。 The present invention is also directed to a method of manufacturing a ceramic electronic component as described above. The method for manufacturing a ceramic electronic component according to the present invention includes a step of preparing an unfired ceramic body including a low-temperature sintered ceramic powder, and substantially the same as the low-temperature sintered ceramic powder on the surface of the unfired ceramic body. A step of forming an unfired underlayer comprising a low-temperature sintered ceramic powder of a composition as a main component and a metal oxide powder as a subcomponent, and a low-melting-point metal powder as a main component on the unfired underlayer; A step of forming an unfired surface layer using a metal oxide powder of the same composition as the metal oxide powder as a subcomponent, and firing to sinter the unfired ceramic body, unfired underlayer and unfired surface layer In this firing step, the metal oxide derived from the metal oxide powder is near the interface between the surface layer derived from the unfired surface layer and the foundation layer derived from the unfired foundation layer. Are unevenly distributed It is characterized in that it is in.
この発明によれば、表面電極が、セラミック素体に接するように形成される下地層と、下地層上に形成される表面層とを有し、下地層がセラミック素体を構成する低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分とするとともに、下地層および表面層の双方が互いに同組成の金属酸化物を副成分として含んでいるので、表面電極とセラミック素体との間での収縮挙動の差を緩和することができるとともに、表面電極とセラミック素体との界面にアンカーを形成することができる。これらのことから、表面電極は、セラミック素体に対して高い接合強度を実現することができる。 According to the present invention, the surface electrode has a base layer formed so as to be in contact with the ceramic body and a surface layer formed on the base layer, and the base layer constitutes the ceramic body at a low temperature. Since the main component is a low-temperature sintered ceramic having substantially the same composition as the ceramic, and both the underlayer and the surface layer contain metal oxides having the same composition as subcomponents, the surface electrode and the ceramic body The difference in shrinkage behavior between the surface electrode and the ceramic body can be reduced, and an anchor can be formed. From these things, the surface electrode can implement | achieve high joint strength with respect to a ceramic body.
また、表面電極における下地層自体は絶縁体であるため、この下地層によって電気的特性の悪化がもたらされることはない。 In addition, since the underlying layer itself in the surface electrode is an insulator, the electrical characteristics are not deteriorated by the underlying layer.
また、前述したような高い接合強度は、下地層の存在により得られるので、表面層において含有される金属酸化物の含有量を低減することができ、そのため、表面層において、良好なめっき付与性および高い導電率を得ることができる。 In addition, since the high bonding strength as described above is obtained by the presence of the underlayer, the content of the metal oxide contained in the surface layer can be reduced, and therefore, good plating impartability in the surface layer. And high conductivity can be obtained.
この発明において、表面層の表面側周縁部の少なくとも一部分が、下地層と実質的に同組成の保護層によって覆われていると、表面電極の接合強度をより高めることができる。 In this invention, when at least a part of the surface side peripheral portion of the surface layer is covered with a protective layer having substantially the same composition as the underlayer, the bonding strength of the surface electrode can be further increased.
図1は、この発明の第1の実施形態によるセラミック電子部品およびその製造方法を説明するための断面図である。図1において、(A)は、未焼成段階にある未焼成セラミック電子部品1aを示し、(B)は、(A)に示した未焼成セラミック電子部品1aを焼成して得られた焼結後のセラミック電子部品1を示している。
FIG. 1 is a cross-sectional view for explaining a ceramic electronic component and a method for manufacturing the same according to a first embodiment of the present invention. In FIG. 1, (A) shows an unfired ceramic electronic component 1a in an unfired stage, and (B) shows a post-sintering obtained by firing the unfired ceramic electronic component 1a shown in (A). The ceramic
図1(B)を参照して、セラミック電子部品1は、低温焼結セラミックの焼結体からなるセラミック素体2と、セラミック素体2の表面に沿って形成される表面電極3とを備えている。表面電極3は、セラミック素体2に接するように形成される下地層4と、下地層4上に形成される表面層5とを有している。
Referring to FIG. 1B, a ceramic
セラミック素体2を構成する低温焼結セラミックは、1050℃以下の温度で焼結可能なセラミックであって、Au、Ag、Cu、Ni等の低融点金属と同時焼成が可能なセラミックである。低温焼結セラミック材料としては、具体的には、(1)アルミナ、ジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸ガラス等のガラス粉末を混合してなるガラス複合系低温焼結セラミック材料、(2)ZnO−MgO−Al2O3−SiO2系結晶化ガラス等の結晶化ガラス系低温焼結セラミック材料、(3)BaO−Al2O3−SiO2系セラミック粉末やAl2O3−CaO−SiO2−MgO−B2O3系セラミック粉末等の非ガラス系低温焼結セラミック材料がある。低温焼結セラミック粉末は、一般的には、複数の原料組成物を混合・仮焼することにより得られた複合粉末であり、この点で、「金属酸化物粉末」とは異なる。
The low-temperature sintered ceramic constituting the
表面電極3において、下地層4は、セラミック素体2を構成する低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分としながら、金属酸化物を副成分とするものである。なお、セラミック素体2を構成する低温焼結セラミックと実質的に同組成の低温焼結セラミックとは、セラミック素体2を構成する低温焼結セラミックの主構成元素が同一で、その構成比もほぼ同じ低温焼結セラミックのことを言う。
In the
下地層4は、上述のように、低温焼結セラミックを主成分とし、金属酸化物を副成分としていればよく、たとえば、低温焼結セラミック粉末と金属酸化物粉末との混合粉末を焼結させて得られた層であっても、低温焼結セラミック粉末の表面に金属酸化物をコーティングした粉末を焼結させて得られた層であってもよい。
As described above, the
表面電極3において、表面層5は、低融点金属を主成分としながら、下地層4に含まれる金属酸化物と同組成の金属酸化物を副成分とするものである。このように、表面層5は、低融点金属を主成分とし、金属酸化物を副成分としていればよく、たとえば、低融点金属粉末と金属酸化物粉末との混合粉末を焼結させて得られた層であっても、低融点金属粉末の表面に金属酸化物をコーティングした粉末を焼結させて得られた層であってもよい。
In the
下地層4および表面層5において副成分として含まれる金属酸化物は、Al2O3、ZrO2、TiO2、SiO2、Nb2O5およびTa2O5からなる群より選ばれた少なくとも1種の金属酸化物であることが好ましい。これらの金属酸化物は、表面層5においては低融点金属の焼結を遅らせ、下地層4においては低温焼結セラミックの焼結を促進する。これによって、セラミック素体2と表面層5との収縮挙動を合わせるように作用する。なお、金属酸化物としては、特にAl2O3が好適である。
The metal oxide contained as a subcomponent in the
表面層5における金属酸化物の含有割合は、導電率の点では、少なければ少ないほど好ましいが、少なすぎると、セラミック素体2との接合強度が低下する。この点で、表面層5における金属酸化物の含有割合は1〜12重量%であることが好ましい。この発明では、表面層5における金属酸化物の含有割合が上記のように少量であっても、表面電極3が下地層4をも形成した多層構造となっているので、セラミック素体2との接合強度を十分に保つことができる。表面層5における金属酸化物の含有割合が1重量%未満であると、セラミック素体2との接合強度を十分に確保することが困難になる傾向があり、他方、12重量%を超えると、表面層5の導電率が小さくなって、高周波用途に向けられる場合、高周波特性を阻害する傾向がある。
The content ratio of the metal oxide in the
下地層4における金属酸化物の含有割合は、セラミック素体2を構成する材料と表面層5を構成する材料との収縮挙動の差を緩和するような量であること、具体的には、0.1〜20重量%であることが好ましい。この含有割合が0.1重量%未満であると、その収縮挙動差を緩和するのが難しくなり、また、下地層4と表面層5との間の接合強度が低下し、結果として、表面電極3とセラミック素体2との接合強度が低下する傾向がある、他方、上記含有割合が20重量%を超えると、収縮挙動差を緩和することが難しくなるとともに、下地層4とセラミック素体2との接合強度が低下し、結果として、表面電極3とセラミック素体2との接合強度が低下する傾向がある。
The content ratio of the metal oxide in the
表面層5に主成分として含まれる低融点金属としては、代表的には、Ag、Cu、AuおよびNiからなる群より選ばれた少なくとも1種が用いられる。これらの金属は、導電率が大きいので、特に高周波帯域において優れた電気的特性を有する導体パターンを形成することができる。
As the low melting point metal contained in the
通常の表面電極の厚みは1〜10μm程度である。これは、表面電極があまり厚くなると、セラミック素体との収縮挙動差に基づく欠陥(剥がれ等)が発生しやすくなるからである。これに対して、この発明によれば、表面層5の厚みが10μm以上、さらには20μm以上というように、極めて厚くなったとしても、セラミック素体2との接合強度が優れているので、剥がれ等の欠陥が生じにくくなる。なお、表面層5の厚みが50μmを超えると、表面層5のパターニングが困難になる。
The thickness of a normal surface electrode is about 1 to 10 μm. This is because if the surface electrode becomes too thick, defects (peeling, etc.) based on the difference in shrinkage behavior from the ceramic body tend to occur. On the other hand, according to this invention, even if the thickness of the
下地層4の厚みは1〜10μmであることが好ましい。この厚みが1μm未満では、下地層4としての役割を十分に発揮することが困難になり、他方、10μmを超えると、パターニングが困難になる傾向がある。なお、表面層5の厚みは下地層4の厚みより厚いことが好ましい。表面層5の厚みが厚いほど、導電率が大きくなるからである。
The thickness of the
図1(B)に示したセラミック電子部品1を得るため、図1(A)に示した未焼成セラミック電子部品1aが作製される。未焼成セラミック電子部品1aは、それぞれ、セラミック素体2、下地層4および表面層5となる未焼成セラミック素体2a、未焼成下地層4aおよび未焼成表面層5aを備えている。
In order to obtain the ceramic
未焼成セラミック素体2aは、たとえばBaO―Al2O3−SiO2系セラミック粉末のような低温焼結セラミック粉末の集合体をもって構成される。より具体的には、低温焼結セラミック粉末に、ポリビニルブチラールのような有機バインダと、トルエンおよびイソプロピルアルコールのような溶剤と、ジ−n−ブチルフタレートのような可塑剤と、その他、必要に応じて、分散剤等の添加物とを加えてスラリー化し、得られたスラリーを、たとえばドクターブレード法を適用して成形する、各工程を経ることによって、未焼成セラミック素体2aが得られる。
The unfired
未焼成下地層4aは、たとえばBaO―Al2O3−SiO2系セラミック粉末のような未焼成セラミック素体2aに含まれる低温焼結セラミック粉末と実質的に同組成の低温焼結セラミック粉末を主成分とし、Al2O3粉末のような金属酸化物粉末を副成分とするものである。未焼成表面層5aは、たとえばAg粉末のような低融点金属粉末を主成分とし、たとえばAl2O3のような未焼成下地層4aに含まれる金属酸化物粉末と同組成の金属酸化物粉末を副成分とするものである。
The unfired underlayer 4a is made of a low-temperature sintered ceramic powder having substantially the same composition as that of the low-temperature sintered ceramic powder contained in the unfired
より具体的には、未焼成下地層4aは、低温焼結セラミック粉末および金属酸化物粉末に、エチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂のような有機バインダと、テレピオール、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類のような溶剤とを加えてペースト化し、このペーストを未焼成セラミック素体2aの表面上に印刷することによって形成される。このペーストの粘度は、良好な印刷性を得るため、10〜700Pa・s−1であることが好ましい。また、ペースト中において、有機バインダおよび溶剤からなる有機ビヒクルは10〜55重量%の範囲内であることが好ましい。
More specifically, the unfired underlayer 4a is composed of a low-temperature sintered ceramic powder and a metal oxide powder, an organic binder such as ethyl cellulose, acrylic resin, polyvinyl butyral, and methacrylic resin, terediol, butyl carbitol, and butyl carbyl. It is formed by adding a solvent such as tall acetate or alcohol to form a paste, and printing this paste on the surface of the unfired
未焼成表面層5aについても、上述した未焼成下地層4aにおける低温焼結セラミック粉末に代えて低融点金属粉末を含むこと、および未焼成下地層4a上に印刷により形成されることを除いて、未焼成下地層4aの場合と実質的に同様である。
The
図1(A)に示した未焼成セラミック素体2a、未焼成下地層4aおよび未焼成表面層5aは、1050℃以下の温度で焼成される。これによって、図1(B)に示した焼成後のセラミック電子部品1が得られる。
The green
図1(A)において、未焼成下地層4aおよび未焼成表面層5aの双方に含まれる金属酸化物6が、球形の粒子として模式的に図示されている。焼成前では、図1(A)に示すように、未焼成下地層4aおよび未焼成表面層5aにおいて、金属酸化物6は均一に分散している。しかしながら、上述した焼成工程において、金属酸化物6は、未焼成下地層4aと未焼成表面層5aとの界面付近に集まるように移動し、焼成後では、図1(B)に示すように、金属酸化物6は、下地層4と表面層5との界面付近に偏在する。
In FIG. 1A, the
これは、未焼成表面層5aに含まれる低融点金属が金属粉末同士でネッキングを始め(つまり、焼結し始め)、未焼成下地層4aに含まれる低温焼結セラミックが、未焼成セラミック素体2aに含まれる低温焼結セラミックと同様のプロファイルをもって、低温焼結セラミック粉末同士でネッキングを始める(つまり、焼結する)ためである。その結果、焼結後において、金属酸化物6は下地層4と表面層5との界面付近に集まり、下地層4および表面層5の各々に属していた金属酸化物6のアンカー効果により、下地層4と表面層5とが互いに強固に接合する状態が得られる。
This is because the low melting point metal contained in the
なお、図1(B)でも、金属酸化物6を粒子状に図示したが、これはあくまでも模式的に示したものである。金属酸化物6がたとえばAl2O3の場合には、焼成後において、その一部または全部がガラス化することがわかっている。
In FIG. 1B, the
また、焼成後において、下地層4と表面層5との界面は、図1(B)に示すほど明確に現われるものではない。また、焼成後の表面電極3は、金属酸化物6の分布密度に注目すれば、金属酸化物6が疎な層、密な層および疎な層からなる3層構造であるとも言える。
Further, after firing, the interface between the
図2は、この発明の第2の実施形態によるセラミック電子部品11を示す断面図である。図2において、図1(B)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 2 is a sectional view showing a ceramic
図1に示したセラミック電子部品1では、表面電極3において、下地層4と表面層5とが互いに同じ平面形状で、互いに実質的に同じ面積を有していたが、図2に示したセラミック電子部品11では、表面電極3において、下地層4は、その平面形状が表面層5の平面形状と相似するが、表面層5の面積より大きい面積を有していることを特徴としている。言い換えると、下地層4の外周縁は、表面層5の外周縁より外側に位置していることを特徴としている。
In the ceramic
これによって、表面層5がセラミック素体2に直接接触することを確実に防止することができる。なお、表面層5とセラミック素体2との接触部分ができてしまうと、そこからクラック等が入り、結果として、表面層5の接合強度が低下してしまうことがあるので好ましくない。
This can reliably prevent the
図3は、この発明の第3の実施形態によるセラミック電子部品11aを示す断面図である。図3に示した第3の実施形態は、図2に示した第2の実施形態の変形例に相当する。図3において、図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 3 is a sectional view showing a ceramic
図3に示したセラミック電子部品11aは、図2に示したセラミック電子部品11と比較して、表面電極3がセラミック素体2内に埋め込まれるように形成されていることを特徴としている。セラミック素体2がたとえば積層体である場合、セラミック素体2の未焼成段階にある未焼成セラミック素体上に、下地層4となるべき未焼成下地層および表面層5となるべき未焼成表面層が形成された後、未焼成セラミック素体の積層構造をより緻密にするため、通常、焼成工程前において、積層方向にプレスされる。このプレスによって、未焼成下地層および未焼成表面層は未焼成セラミック素体内に埋め込まれた状態となる。その結果、焼成後のセラミック電子部品11aにおいて、表面電極3がセラミック素体2内に埋め込まれた状態となる。
The ceramic
図4は、この発明の第4の実施形態によるセラミック電子部品21を示す断面図である。図4において、図1または図2に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 4 is a sectional view showing a ceramic
図4に示したセラミック電子部品21では、表面電極3において、表面層5の表面側周縁部の少なくとも一部分が、下地層4と実質的に同組成の保護層22によって覆われていることを特徴としている。このような構造によれば、表面層5は保護層22によって押さえられているので、表面層5の接合強度をより向上させることができ、また、表面層5と下地層4との界面からクラック等が生じる可能性を低減することができる。
In the ceramic
図5は、この発明の第5の実施形態によるセラミック電子部品21aを示す断面図である。図5に示した第5の実施形態は、図4に示した第4の実施形態の変形例に相当する。図5において、図4に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
FIG. 5 is a sectional view showing a ceramic
図5に示したセラミック電子部品21aは、図4に示したセラミック電子部品21と比較して、表面電極3がセラミック素体2内に埋め込まれるように形成されていることを特徴としている。すなわち、前述の図3に示したセラミック電子部品11aと同様の特徴を有している。図5に示したセラミック電子部品21aの場合においても、セラミック素体2の未焼成段階にある未焼成セラミック素体上に、下地層4となるべき未焼成下地層、表面層5となるべき未焼成表面層および保護層22となるべき未焼成保護層が形成された後、積層方向にプレスされることによって、未焼成下地層、未焼成表面層および未焼成保護層が未焼成セラミック素体内に埋め込まれた状態となり、その結果、焼成後のセラミック電子部品21aにおいて、表面電極3がセラミック素体2内に埋め込まれた状態となる。
The ceramic
図6は、この発明の第6の実施形態によるセラミック電子部品31を示す断面図である。
FIG. 6 is a sectional view showing a ceramic
図6に示したセラミック電子部品31は、多層セラミック基板を構成するもので、低温焼結セラミックからなる複数の低温焼結セラミック層32を積層してなる積層構造を有するセラミック素体33を備えている。セラミック層32の特定のものに関連して種々の導体パターンが設けられている。
A ceramic
上述した導体パターンとしては、セラミック素体33の積層方向における両端に位置する端面上にそれぞれ形成されるいくつかの表面電極34および35、セラミック層32の間の特定の界面に沿って形成されるいくつかの内部導体膜36、ならびにセラミック層32の特定のものを貫通するように形成されるいくつかのビアホール導体37等がある。
The conductor pattern described above is formed along a specific interface between the
上述した表面電極34は、図7に示されるように、セラミック素体33の外表面上に搭載されるべき表面実装型電子部品38および39に対する電気的接続のために用いられる。表面実装型電子部品38は、たとえばチップコンデンサであって、面状の端子電極40を備え、この端子電極40が、はんだ41を介して、表面電極34に電気的に接続される。表面実装型電子部品39は、たとえば半導体ICであって、バンプ電極42を備え、このバンプ電極42が表面電極34に電気的に接続される。
The
表面電極35は、図7に示すように、このセラミック電子部品31を実装するマザーボード43に対する電気的接続のために用いられる。より詳細には、マザーボード43上に形成された導電ランド44に、はんだ45を介して、表面電極35が電気的に接続される。
As shown in FIG. 7, the
再び図6を参照して、セラミック電子部品31の製造方法について説明する。
With reference to FIG. 6 again, the manufacturing method of the ceramic
セラミック電子部品31に備えるセラミック素体33は、低温焼結セラミック層32となるべき複数の積層された未焼成セラミック層からなる未焼成セラミック素体を、導電性ペーストによってそれぞれ形成された表面電極34および35、内部導体膜36ならびにビアホール導体37ととともに、焼成することによって得られるものである。
The
上述した未焼成セラミック素体における未焼成セラミック層の積層構造は、典型的には、低温焼結セラミック粉末を含むスラリーを成形して得られた複数枚のセラミックグリーンシートを積層することによって与えられ、導体パターン、特に内部の導体パターンについては、積層前のセラミックグリーンシートに設けられる。導体パターンをセラミックグリーンシートに設けるにあたっては、導電性ペーストが用いられ、セラミックグリーンシートにビアホール導体37のための貫通孔が設けられ、貫通孔に導電性ペーストが充填されるとともに、内部導体膜36のための導電性ペースト膜がたとえばスクリーン印刷法によって形成される。また、表面電極34および35についても、この段階で形成されてもよい。表面電極34および35については、図1に示したように、未焼成下地層4aと未焼成表面層5aとを有する2層構造をもって形成される。
The laminated structure of the unfired ceramic layer in the unfired ceramic body described above is typically provided by laminating a plurality of ceramic green sheets obtained by molding a slurry containing low-temperature sintered ceramic powder. The conductor pattern, particularly the inner conductor pattern, is provided on the ceramic green sheet before lamination. When the conductive pattern is provided on the ceramic green sheet, a conductive paste is used. A through hole for the via-
上述した内部導体膜36およびビアホール導体37を形成するために用いられる導電性ペーストならびに表面電極34および35の未焼成表面層を形成するために用いられる導電性ペーストの各々に含まれる導電性金属としては、Ag、Cu、AuおよびNiからなる群より選ばれた少なくとも1種の低融点金属を有利に用いることができる。
As the conductive metal contained in each of the conductive paste used for forming the above-described
次に、複数枚のセラミックグリーンシートが、所定の順序で積層され、積層方向に圧着されることによって、未焼成セラミック素体が得られる。前述した表面電極34および35のための未焼成下地層および未焼成表面層を形成する工程は、未焼成セラミック素体が得られた後に実施されてもよい。
Next, an unfired ceramic body is obtained by laminating a plurality of ceramic green sheets in a predetermined order and pressing them in the laminating direction. The step of forming the green base layer and the green surface layer for the
その後、未焼成セラミック素体が焼成され、それによって焼成後のセラミック素体33が得られる。その後、必要に応じて、表面実装型電子部品38および39がセラミック素体33上に実装される。
Thereafter, the unfired ceramic body is fired, whereby the fired
次に、この発明による効果を確認するために実施した実験例について説明する。 Next, experimental examples carried out to confirm the effects of the present invention will be described.
まず、以下のように、この発明の範囲から外れる比較例1および2の各々に係る評価用試料、ならびにこの発明の範囲内の実施例に係る評価用試料を作製した。 First, an evaluation sample according to each of Comparative Examples 1 and 2 deviating from the scope of the present invention and an evaluation sample according to an example within the scope of the present invention were prepared as follows.
(比較例1)
低温焼結セラミックからなるセラミック素体上に、固形分として平均粒径3μmのCu粉末と平均粒径1μmのセラミック素体を構成するセラミックと同組成のセラミック粉末とを50:50の重量比で含むペーストを印刷して、未焼成下地層を形成し、次いで、未焼成下地層上に、固形分として平均粒径3μmのCu粉末のみを含むペーストを印刷して、未焼成表面層を形成した後、焼成することによって、セラミック素体上に表面電極が形成された、比較例1に係る評価用試料を得た。この評価用試料において、焼結した下地層は、厚みが2.5μmであり、面積が2mm×2mmであり、表面層は、厚みが4μmであり、面積が1.8mm×1.8mmであった。
(Comparative Example 1)
On a ceramic body made of low-temperature sintered ceramic, a Cu powder having an average particle diameter of 3 μm as a solid content and a ceramic powder having the same composition as the ceramic constituting the ceramic body having an average particle diameter of 1 μm in a weight ratio of 50:50 A paste containing only a Cu powder having an average particle size of 3 μm as a solid content was printed on the unfired undercoat layer to form an unfired surface layer. Thereafter, the sample for evaluation according to Comparative Example 1 in which the surface electrode was formed on the ceramic body was obtained by firing. In this evaluation sample, the sintered base layer has a thickness of 2.5 μm and an area of 2 mm × 2 mm, and the surface layer has a thickness of 4 μm and an area of 1.8 mm × 1.8 mm. It was.
(比較例2)
低温焼結セラミックからなるセラミック素体上に、固形分として平均粒径3μmのCu粉末と平均粒径1μmのAl2O3粉末とを93:7の重量比で含むペーストを印刷して、未焼成表面電極を形成した後、焼成することによって、セラミック素体上に表面電極が形成された、比較例2に係る評価用試料を得た。この評価用試料において、焼結した表面電極は、厚みが4μmであり、面積が2mm×2mmであった。
(Comparative Example 2)
A paste containing a Cu powder having an average particle diameter of 3 μm and an Al 2 O 3 powder having an average particle diameter of 1 μm in a weight ratio of 93: 7 as a solid content is printed on a ceramic body made of low-temperature sintered ceramic. After forming the fired surface electrode, the sample for evaluation according to Comparative Example 2 in which the surface electrode was formed on the ceramic body was obtained by firing. In this evaluation sample, the sintered surface electrode had a thickness of 4 μm and an area of 2 mm × 2 mm.
(実施例)
低温焼結セラミックからなるセラミック素体上に、固形分として平均粒径1μmのセラミック素体を構成するセラミックと同組成のセラミック粉末と平均粒径1μmのAl2O3粉末とを95:5の重量比で含むペーストを印刷して、未焼成下地層を形成し、次いで、未焼成下地層上に、固形分として平均粒径3μmのCu粉末と平均粒径1μmのAl2O3粉末とを93:7の重量比で含むペーストを印刷して、未焼成表面層を形成した後、焼成することによって、セラミック素体上に表面電極が形成された、実施例に係る評価用試料を得た。この評価用試料において、焼結した下地層は、厚みが2.5μmであり、面積が2.2mm×2.2mmであり、表面層は、厚みが4μmであり、面積が2mm×2mmであった。
(Example)
On a ceramic body made of low-temperature sintered ceramic, a ceramic powder having the same composition as that of a ceramic body having an average particle diameter of 1 μm as a solid content and an Al 2 O 3 powder having an average particle diameter of 1 μm of 95: 5 A paste containing a weight ratio is printed to form an unfired underlayer, and then, on the unfired underlayer, a Cu powder having an average particle diameter of 3 μm and an Al 2 O 3 powder having an average particle diameter of 1 μm as a solid content. A paste containing 93: 7 by weight was printed to form an unfired surface layer, and then fired to obtain a sample for evaluation according to an example in which surface electrodes were formed on the ceramic body. . In this evaluation sample, the sintered base layer has a thickness of 2.5 μm and an area of 2.2 mm × 2.2 mm, and the surface layer has a thickness of 4 μm and an area of 2 mm × 2 mm. It was.
(評価)
以上のようにして得られた比較例1、比較例2および実施例の各々に係る評価用試料について、表面電極の接合強度を引っ張り強度試験にて評価した。その結果が、表1に示されている。
(Evaluation)
For the evaluation samples according to each of Comparative Example 1, Comparative Example 2, and Examples obtained as described above, the bonding strength of the surface electrode was evaluated by a tensile strength test. The results are shown in Table 1.
表1からわかるように、実施例によれば、比較例1および2のいずれよりも高い接合強度が得られている。 As can be seen from Table 1, according to the example, higher bonding strength than those of Comparative Examples 1 and 2 is obtained.
1,11,11a,21,21a,31 セラミック電子部品
1a 未焼成セラミック電子部品
2,33 セラミック素体
2a 未焼成セラミック素体
3,34,35 表面電極
4 下地層
4a 未焼成下地層
5 表面層
5a 未焼成表面層
6 金属酸化物
22 保護層
32 低温焼結セラミック層
38,39 表面実装型電子部品
1,11,11a, 21,21a, 31 Ceramic electronic component 1a Unfired ceramic
Claims (11)
前記表面電極は、前記セラミック素体に接するように形成され、前記低温焼結セラミックと実質的に同組成の低温焼結セラミックを主成分とし、かつ金属酸化物を副成分とする、下地層と、前記下地層上に形成され、低融点金属を主成分とし、かつ前記金属酸化物と同組成の金属酸化物を副成分とする、表面層とを有し、
前記金属酸化物は、前記表面層と前記下地層との界面付近に偏在している、
セラミック電子部品。 A ceramic body made of low-temperature sintered ceramic, and a surface electrode formed along the surface of the ceramic body,
The surface electrode is formed so as to be in contact with the ceramic element body, and comprises a base layer comprising a low-temperature sintered ceramic having substantially the same composition as the low-temperature sintered ceramic as a main component and a metal oxide as a subcomponent. the formed on an underlying layer, as a main component low-melting metal, and to the metal oxide having the same composition of metal oxides as subcomponent, it has a surface layer,
The metal oxide is unevenly distributed in the vicinity of the interface between the surface layer and the base layer.
Ceramic electronic components.
前記未焼成セラミック素体の表面上に、前記低温焼結セラミック粉末と実質的に同組成の低温焼結セラミック粉末を主成分とし、金属酸化物粉末を副成分とする、未焼成下地層を形成する工程と、
前記未焼成下地層上に、低融点金属粉末を主成分とし、前記金属酸化物粉末と同組成の金属酸化物粉末を副成分とする、未焼成表面層を形成する工程と、
前記未焼成セラミック素体、前記未焼成下地層および前記未焼成表面層を焼結させるため、焼成する工程と
を備え、
前記焼成する工程において、前記金属酸化物粉末に由来する金属酸化物が、前記未焼成表面層に由来する表面層と前記未焼成下地層に由来する下地層との界面付近に偏在するようにされる、
セラミック電子部品の製造方法。 Preparing a green ceramic body containing low-temperature sintered ceramic powder;
On the surface of the unfired ceramic body, an unfired underlayer is formed, the main component of which is a low-temperature sintered ceramic powder having substantially the same composition as the low-temperature sintered ceramic powder, and the metal oxide powder is a minor component. And a process of
On the unfired underlayer, a step of forming an unfired surface layer comprising a low melting point metal powder as a main component and a metal oxide powder having the same composition as the metal oxide powder as a subcomponent;
In order to sinter the unfired ceramic body, the unfired underlayer and the unfired surface layer, and a step of firing ,
In the firing step, the metal oxide derived from the metal oxide powder is unevenly distributed near the interface between the surface layer derived from the unfired surface layer and the foundation layer derived from the unfired foundation layer. The
Manufacturing method of ceramic electronic components.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257149A JP4844317B2 (en) | 2006-09-22 | 2006-09-22 | Ceramic electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257149A JP4844317B2 (en) | 2006-09-22 | 2006-09-22 | Ceramic electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078453A JP2008078453A (en) | 2008-04-03 |
JP4844317B2 true JP4844317B2 (en) | 2011-12-28 |
Family
ID=39350197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006257149A Active JP4844317B2 (en) | 2006-09-22 | 2006-09-22 | Ceramic electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4844317B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5773630B2 (en) * | 2010-12-03 | 2015-09-02 | 京セラ株式会社 | Light-emitting element mounting substrate and manufacturing method thereof |
KR20140023339A (en) * | 2011-04-04 | 2014-02-26 | 세람테크 게엠베하 | Led lamp comprising an led as the luminaire and a glass or plastic lampshade |
CN110024061A (en) | 2016-12-20 | 2019-07-16 | 株式会社村田制作所 | Electronic component and its manufacturing method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01197378A (en) * | 1988-01-30 | 1989-08-09 | Murata Mfg Co Ltd | Method for joining ceramics and metal |
JP3401102B2 (en) * | 1994-12-21 | 2003-04-28 | 株式会社日立製作所 | Circuit board and method of manufacturing the same, electronic device package, green sheet |
JP4038602B2 (en) * | 1998-12-02 | 2008-01-30 | 株式会社村田製作所 | Conductive paste and ceramic multilayer substrate |
JP2001326301A (en) * | 2000-05-12 | 2001-11-22 | Murata Mfg Co Ltd | Ceramic electronic component and electronic device |
-
2006
- 2006-09-22 JP JP2006257149A patent/JP4844317B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008078453A (en) | 2008-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5104761B2 (en) | Ceramic substrate and manufacturing method thereof | |
JP5263226B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2011040604A (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
JP4844317B2 (en) | Ceramic electronic component and manufacturing method thereof | |
JPWO2019059017A1 (en) | Ceramic substrate manufacturing method, ceramic substrate, and module | |
JP4059148B2 (en) | Conductive paste and ceramic multilayer substrate | |
JPH1095686A (en) | Copper-metalizing composition and glass ceramic wiring substrate using the same | |
KR101188770B1 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
JP5780035B2 (en) | Ceramic electronic components | |
JPWO2017187753A1 (en) | Multilayer ceramic substrate | |
JP3630372B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP4496529B2 (en) | Multilayer ceramic substrate manufacturing method and multilayer ceramic substrate | |
JP5015550B2 (en) | Glass ceramic circuit board and manufacturing method thereof | |
JP2003224338A (en) | Glass ceramic wiring substrate | |
JP2010278117A (en) | Method of manufacturing wiring board | |
JP2008037675A (en) | Low temperature-sinterable ceramic composition, ceramic substrate, method for manufacturing the same, and electronic component | |
JP4869005B2 (en) | Multilayer substrate manufacturing method | |
JP2009231542A (en) | Glass ceramic multilayer wiring board and method for manufacturing the same | |
JP5194635B2 (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JP2010098023A (en) | Ceramic electronic component and electronic device using the same | |
JP2010153554A (en) | Ceramic substrate, and method of manufacturing the same | |
JP4762564B2 (en) | Conductor composition, wiring board using the same, and method for producing the same | |
JP4530864B2 (en) | Wiring board with built-in capacitor | |
JP2006173422A (en) | Laminated electronic component and method for manufacturing the same | |
JP5533120B2 (en) | Manufacturing method of multilayer ceramic substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4844317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |