JP2004219796A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004219796A JP2004219796A JP2003008024A JP2003008024A JP2004219796A JP 2004219796 A JP2004219796 A JP 2004219796A JP 2003008024 A JP2003008024 A JP 2003008024A JP 2003008024 A JP2003008024 A JP 2003008024A JP 2004219796 A JP2004219796 A JP 2004219796A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- capacitance line
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【解決手段】薄膜トランジスタ基板1の上面の各所定の箇所に、Al系金属等の高反射性金属からなるゲート電極7および補助容量ライン6を同時に形成する。補助容量ライン6上に、ゲート絶縁膜9および層間絶縁膜16を介して、画素電極2を形成する。この場合、補助容量ライン6は画素電極2のほぼ半分と重合されている。そして、ブラックマスク22の開口部22a内において、補助容量ライン6の画素電極2と重合する部分は反射層を兼ねることにより反射部を構成し、画素電極2の補助容量ライン6と重合しない部分は透過部を構成している。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は液晶表示装置に関する。
【0002】
【従来の技術】
従来の半透過反射型の液晶表示装置には、2枚の基板間に液晶が封入され、2枚の基板のうちの表示面側とは反対側の基板の内面側に透過電極と反射電極とからなる画素電極が設けられ、透過電極と反射電極との間に層間絶縁膜が設けられ、透過電極と反射電極とが層間絶縁膜に設けられたコンタクトホールを介して接続されているものがある(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平11−316382号公報
【0004】
そして、上記従来の液晶表示装置を透過型として使用する場合には、表示面側とは反対側の基板の外面側に配置されたバックライトからの光が表示面側とは反対側の基板、透過電極、液晶および表示面側の基板を透過して表示面側の基板の表示面側に出射され、これにより表示を行なう。一方、反射型として使用する場合には、バックライトを点灯させず、表示面側の基板の表示面側から入射された光が表示面側の基板および液晶を透過して反射電極で反射され、この反射光が液晶および表示面側の基板を透過して表示面側の基板の表示面側に出射され、これにより表示を行なう。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶表示装置では、透過電極と反射電極とをそれぞれそれ専用の製造工程で形成しているため、製造工程数が多く、コスト高になってしまうという問題があった。
そこで、この発明は、製造工程数を少なくすることができる液晶表示装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
請求項1に記載の発明は、2枚の基板間に液晶が封入され、前記2枚の基板のうちの表示面側とは反対側の基板の内面側に複数の画素電極がマトリクス状に配置された液晶表示装置において、前記表示面側とは反対側の基板の内面側において前記各画素電極の一部と重合する位置に反射層を兼ねた補助容量ラインが設けられていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記補助容量ラインの前記画素電極と重合する部分は直線状であることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記補助容量ラインの前記画素電極と重合する部分は櫛歯状であることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記補助容量ラインは前記画素電極の大部分と重合し、この重合部分における前記補助容量ラインに1つまたは複数の開口部が設けられていることを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記複数の画素電極にそれぞれスイッチング素子が接続され、前記補助容量ラインは前記スイッチング素子を構成する電極のいずれかと同一の平面上に該電極と同一の材料によって形成されて設けられていることを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記スイッチング素子の前記電極の表面には酸化膜が形成され、前記補助容量ラインの表面には酸化膜が形成されていないことを特徴とするものである。
請求項7に記載の発明は、請求項1に記載の発明において、前記補助容量ラインの前記各画素電極と重合する部分の面積は、前記各画素電極の面積の35%〜65%であることを特徴とするものである。
そして、この発明によれば、各画素電極の一部と重合する位置に反射層を兼ねた補助容量ラインを設けているので、各画素電極において、補助容量ラインと重合する領域が反射部となり、補助容量ラインと重合しない領域が透過部となり、したがって半透過反射型の液晶表示装置として機能することができる。この場合、反射層を兼ねた補助容量ラインを高反射性金属によって形成すればよく、従来の反射電極をそれ専用の製造工程で形成する場合と比較して、製造工程数を少なくすることができる。
【0007】
【発明の実施の形態】
(第1実施形態)
図1はこの発明の第1実施形態としての液晶表示装置の要部の断面図を示し、図2は同液晶表示装置の薄膜トランジスタ基板側の要部の透過平面図を示したものである。ただし、この場合、図1は図2のA−A線に沿う部分に相当する断面図である。
【0008】
この液晶表示装置は、ガラス基板等からなる薄膜トランジスタ基板1および対向基板21を備えている。薄膜トランジスタ基板1の上面(対向基板21との対向面)側には、マトリクス状に配置された複数の画素電極2と、これらの画素電極2にそれぞれ接続された複数の薄膜トランジスタ3と、行方向に配置され、薄膜トランジスタ3に走査信号を供給する複数の走査ライン4と、列方向に配置され、薄膜トランジスタ3にデータ信号を供給する複数のデータライン5と、行方向に配置され、各画素電極2と重合する部分で補助容量部を形成する複数の補助容量ライン6とが設けられている。
【0009】
すなわち、薄膜トランジスタ基板1の上面の各所定の箇所には、Al、Al合金、APC等の高反射性金属からなるゲート電極7を含む走査ライン4および補助容量ライン6が設けられている。この場合、ゲート電極7を含む走査ライン4の表面には陽極酸化膜8が設けられているが、補助容量ライン6の表面には陽極酸化膜は設けられていない。
【0010】
ゲート電極7等を含む薄膜トランジスタ基板1の上面には窒化シリコンからなるゲート絶縁膜9が設けられている。ゲート絶縁膜9の上面の所定の箇所でゲート電極7に対応する部分には真性アモルファスシリコンからなる半導体薄膜10が設けられている。半導体薄膜10の上面のほぼ中央部には窒化シリコンからなるチャネル保護膜11が設けられている。
【0011】
チャネル保護膜11の上面両側およびその両側における半導体薄膜10の上面にはn型アモルファスシリコンからなるオーミックコンタクト層12、13が設けられている。一方のオーミックコンタクト層12の上面にはAl系金属等からなるソース電極14が設けられている。他方のオーミックコンタクト層13の上面およびゲート絶縁膜9の上面の所定の箇所にはAl系金属等からなるドレイン電極15を含むデータライン5が設けられている。
【0012】
そして、ゲート電極7、陽極酸化膜8、ゲート絶縁膜9、半導体薄膜10、チャネル保護膜11、オーミックコンタクト層12、13、ソース電極14およびドレイン電極15により、薄膜トランジスタ3が構成されている。
【0013】
薄膜トランジスタ3を含むゲート絶縁膜9の上面には窒化シリコンからなる層間絶縁膜16が設けられている。ソース電極14の所定の箇所に対応する部分における層間絶縁膜16にはコンタクトホール17が設けられている。層間絶縁膜16の上面の所定の箇所にはITO等からなる画素電極2がコンタクトホール17を介してソース電極14に接続されて形成されている。画素電極2を含む層間絶縁膜16の上面には配向膜18が設けられている。
【0014】
一方、対向基板21の下面(薄膜トランジスタ基板1との対向面)にはブラックマスク22および赤、緑、青のカラーフィルタ23が設けられ、その下面にはITO等からなる対向電極24が設けられ、その下面には配向膜25が設けられている。そして、薄膜トランジスタ基板1と対向基板21とはシール材(図示せず)を介して互いに貼り合わされている。また、シール材の内側における両基板1、21の配向膜18、25間には液晶26が封入されている。なお、図2において、画素電極2よりもやや小さめの一点鎖線で囲まれた領域は、ブラックマスク22の開口部22aである。
【0015】
薄膜トランジスタ基板1の下面(外面)には位相差板31が貼り付けられ、その下面には偏光板32が貼り付けられている。対向基板21の上面(外面)には拡散フィルム33が貼り付けられ、その上面には位相差板34が貼り付けられ、その上面には偏光板35が貼り付けられている。
【0016】
ここで、図2に示すように、補助容量ライン6は一定の幅を有して行方向に直線状に形成されている。そして、高反射性金属からなる補助容量ライン6は画素電極2の図2における上側ほぼ半分と重合されている。このため、各画素電極2において、つまりブラックマスク22の各開口部22a内において、補助容量ライン6の画素電極2の上側ほぼ半分と重合する部分は反射層を兼ねることにより反射部36を構成し、画素電極2の補助容量ライン6と重合しない部分つまり画素電極2の下側ほぼ半分は透過部37を構成している。
【0017】
反射部36の面積は透過部37の面積の35%〜65%程度であり、明るい場所での使用、すなわち、バックライトを点灯せず、反射型としての使用を重視する場合はその面積を大きく、暗い場所での使用、すなわち、バックライトを点灯し、透過型としての使用を重視する場合はその面積を小さくする等、使用環境に応じて任意に設定することができる。なお、補助容量ライン6と画素電極2との重合部分により補助容量部が形成されているが、当該重合部分の面積つまり反射部36の面積が大きくなりすぎて、補助容量が大きくなりすぎる場合には、図1に示すように、補助容量ライン6と画素電極2との間に設けられたゲート絶縁膜9または層間絶縁膜16あるいは両絶縁膜の膜厚を厚くして補助容量を調整するようにすることもできる。
【0018】
そして、この液晶表示装置を透過型として使用する場合には、薄膜トランジスタ基板1下の偏光板32の下面側に配置されたバックライト(図示せず)を点灯させると、バックライトからの光が偏光板32、位相差板31、薄膜トランジスタ基板1、補助容量ライン6と重合しない部分における両絶縁膜11、18と画素電極2つまり透過部37、配向膜18、液晶26、配向膜25、対向電極24、カラーフィルタ23、対向基板21、拡散フィルム33、位相差板34および偏光板35を透過して偏光板35の上面側(表示面側)に出射され、これにより表示を行う。
【0019】
一方、この液晶表示装置を反射型として使用する場合には、バックライトを点灯させず、対向基板21上の偏光板35の上面側から入射された外光が偏光板35、位相差板34、拡散フィルム33、対向基板21、カラーフィルタ23、対向電極24、配向膜25、液晶26、配向膜18、画素電極2および両絶縁膜18、11を透過して補助容量ライン6つまり反射部36で反射され、この反射光が上記とは逆の光路を経て対向基板21上の偏光板35の上面側に出射され、これにより表示を行う。
【0020】
次に、図1および図2に示す液晶表示装置の薄膜トランジスタ基板1側の製造方法の一例について説明する。まず、図3に示すように、薄膜トランジスタ基板1の上面全体にスパッタ法によりAl系金属等からなる高反射性金属膜41を成膜する。次に、高反射性金属膜41をフォトリソグラフィ法によりパターニングすることにより、ゲート電極7を含む走査ライン4および補助容量ライン6を形成する。
【0021】
この場合、補助容量ライン6を、ゲート電極7を含む走査ライン4の形成と同時にゲート電極7等と同一の材料つまり高反射性金属膜41によって形成しているので、製造工程数が増加しないようにすることができる。したがって、従来の反射電極をそれ専用の製造工程で形成する場合と比較して、製造工程数を少なくすることができ、ひいてはコストを低減することができる。
【0022】
次に、図4に示すように、陽極酸化処理を行うことにより、ゲート電極7を含む走査ライン4の表面に陽極酸化膜8を形成する。この場合、陽極酸化用ライン(図示せず)に走査ライン4を接続し、補助容量ライン6を接続していないと、補助容量ライン6には陽極酸化用電流が供給されず、したがって補助容量ライン6の表面には陽極酸化膜は形成されない。このように、陽極酸化処理の前にパターニングしておくと、非陽極酸化部分である補助容量ライン6上にレジストを形成することなく陽極酸化処理を行うことが可能となり、プロセスの増加は生じない。
【0023】
次に、図5に示すように、ゲート電極7等を含む薄膜トランジスタ基板1の上面全体にCVD法により窒化シリコンからなるゲート絶縁膜9、真性アモルファスシリコン膜42および窒化シリコン膜を連続して成膜し、そのうちの窒化シリコン膜をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜11を形成する。次に、真性アモルファスシリコン膜42の上面に形成された自然酸化膜(図示せず)をNH4F溶液を用いて除去する。
【0024】
次に、チャネル保護膜11を含む真性アモルファスシリコン膜42の上面全体にCVD法によりn型アモルファスシリコン膜43を成膜する。次に、n型アモルファスシリコン膜43および真性アモルファスシリコン膜42をフォトリソグラフィ法により連続してパターニングすることにより、図6に示すように、オーミックコンタクト層12、13および半導体薄膜10を形成する。
【0025】
次に、半導体薄膜10およびオーミックコンタクト層12、13を含むゲート絶縁膜9の上面全体にスパッタ法により例えばAl系金属膜を成膜し、このAl系金属膜をフォトリソグラフィ法によりパターニングすることにより、図1に示すように、ソース電極14およびドレイン電極15を含むデータライン5を形成する。
【0026】
次に、薄膜トランジスタ3を含むゲート絶縁膜9の上面全体にCVD法により窒化シリコンからなる層間絶縁膜16を形成する。次に、ソース電極14の所定の箇所に対応する部分における層間絶縁膜16にフォトリソグラフィ法によりコンタクトホール17を形成する。
【0027】
次に、コンタクトホール17内を含む層間絶縁膜16の上面全体にスパッタ法により例えばITO膜を成膜し、ITO膜をフォトリソグラフィ法によりパターニングすることにより、画素電極2をコンタクトホール17を介してソース電極14に接続させて形成する。次に、画素電極2を含む層間絶縁膜16の上面に配向膜18を形成する。かくして、図1に示す薄膜トランジスタ基板1側が得られる。
【0028】
(第2実施形態)
図7はこの発明の第2実施形態としての液晶表示装置の薄膜トランジスタ基板1側の図1同様の断面図を示したものである。この液晶表示装置において、図1に示す場合と異なる点は、補助容量ライン6を櫛歯状としたことである。すなわち、補助容量ライン6は、図7において、画素電極2の上辺部と重合する直線部6aと、画素電極2の左右辺部と重合する櫛歯部6bと、該両櫛歯部6b間における画素電極2の所定の2箇所と重合する櫛歯部6cとを有する構成となっている。この場合、櫛歯部6b、6cの先端部はブラックマスクの開口部22aの外側に配置されている。
【0029】
(第3実施形態)
図8はこの発明の第3実施形態としての液晶表示装置の薄膜トランジスタ基板1側の図1同様の断面図を示したものである。この液晶表示装置において、図1に示す場合と異なる点は、補助容量ライン6を画素電極2の大部分と重合させ、画素電極2の中央部に対応する部分における補助容量ライン6に1つの開口部6dを設けたことである。
【0030】
(第4実施形態)
図9はこの発明の第4実施形態としての液晶表示装置の薄膜トランジスタ基板1側の図1同様の断面図を示したものである。この液晶表示装置において、図1に示す場合と異なる点は、補助容量ライン6を画素電極2の大部分と重合させ、画素電極2と重合する部分における補助容量ライン6に複数の開口部6eを設けたことである。
【0031】
なお、上記実施形態では、チャネル保護タイプのアモルファスシリコン薄膜トランジスタについて説明したが、これに限らず、チャネルエッチタイプのアモルファスシリコン薄膜トランジスタやボトムゲートタイプのポリシリコン薄膜トランジスタ等であってもよい。また、スイッチング素子として、薄膜トランジスタの他、MIM等の非線形素子を用いた液晶表示装置にも適用可能である。
【0032】
【発明の効果】
以上説明したように、この発明によれば、各画素電極の一部と重合する位置に反射層を兼ねた補助容量ラインを設けているので、各画素電極において、補助容量ラインと重合する領域が反射部となり、補助容量ラインと重合しない領域が透過部となり、したがって半透過反射型の液晶表示装置として機能することができる。この場合、反射層を兼ねた補助容量ラインを高反射性金属によって形成すればよく、従来の反射電極をそれ専用の製造工程で形成する場合と比較して、製造工程数を少なくすることができ、ひいてはコストを低減することができる。
【図面の簡単な説明】
【図1】この発明の第1実施形態としての液晶表示装置の要部の断面図。
【図2】図1に示す液晶表示装置の薄膜トランジスタ基板側の透過平面図。
【図3】図1および図2に示す液晶表示装置の薄膜トランジスタ基板側の製造に際し、当初の製造工程の断面図。
【図4】図3に続く製造工程の断面図。
【図5】図4に続く製造工程の断面図。
【図6】図5に続く製造工程の断面図。
【図7】この発明の第2実施形態としての液晶表示装置の薄膜トランジスタ基板側の図1同様の断面図。
【図8】この発明の第3実施形態としての液晶表示装置の薄膜トランジスタ基板側の図1同様の断面図。
【図9】この発明の第4実施形態としての液晶表示装置の薄膜トランジスタ基板側の図1同様の断面図。
【符号の説明】
1 薄膜トランジスタ基板
2 画素電極
3 薄膜トランジスタ
4 走査ライン
5 データライン
6 補助容量ライン
7 ゲート電極
9 ゲート絶縁膜
16 層間絶縁膜
21 対向基板
26 液晶
Claims (7)
- 2枚の基板間に液晶が封入され、前記2枚の基板のうちの表示面側とは反対側の基板の内面側に複数の画素電極がマトリクス状に配置された液晶表示装置において、前記表示面側とは反対側の基板の内面側において前記各画素電極の一部と重合する位置に反射層を兼ねた補助容量ラインが設けられていることを特徴とする液晶表示装置。
- 請求項1に記載の発明において、前記補助容量ラインの前記画素電極と重合する部分は直線状であることを特徴とする液晶表示装置。
- 請求項1に記載の発明において、前記補助容量ラインの前記画素電極と重合する部分は櫛歯状であることを特徴とする液晶表示装置。
- 請求項1に記載の発明において、前記補助容量ラインは前記画素電極の大部分と重合し、この重合部分における前記補助容量ラインに1つまたは複数の開口部が設けられていることを特徴とする液晶表示装置。
- 請求項1に記載の発明において、前記複数の画素電極にそれぞれスイッチング素子が接続され、前記補助容量ラインは前記スイッチング素子を構成する電極のいずれかと同一の平面上に該電極と同一の材料によって形成されて設けられていることを特徴とする液晶表示装置。
- 請求項5に記載の発明において、前記スイッチング素子の前記電極の表面には酸化膜が形成され、前記補助容量ラインの表面には酸化膜が形成されていないことを特徴とする液晶表示装置。
- 請求項1に記載の発明において、前記補助容量ラインの前記各画素電極と重合する部分の面積は、前記各画素電極の面積の35%〜65%であることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008024A JP4587265B2 (ja) | 2003-01-16 | 2003-01-16 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008024A JP4587265B2 (ja) | 2003-01-16 | 2003-01-16 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004219796A true JP2004219796A (ja) | 2004-08-05 |
JP4587265B2 JP4587265B2 (ja) | 2010-11-24 |
Family
ID=32897948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003008024A Expired - Fee Related JP4587265B2 (ja) | 2003-01-16 | 2003-01-16 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4587265B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007139934A (ja) * | 2005-11-16 | 2007-06-07 | Hitachi Displays Ltd | 液晶表示装置 |
JP2007193303A (ja) * | 2006-01-18 | 2007-08-02 | Au Optronics Corp | 液晶表示パネルおよび液晶表示パネルを組み込んだ液晶表示装置 |
JP2008009199A (ja) * | 2006-06-30 | 2008-01-17 | Sony Corp | 液晶表示装置 |
US7683987B2 (en) | 2004-12-17 | 2010-03-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
-
2003
- 2003-01-16 JP JP2003008024A patent/JP4587265B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683987B2 (en) | 2004-12-17 | 2010-03-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
JP2007139934A (ja) * | 2005-11-16 | 2007-06-07 | Hitachi Displays Ltd | 液晶表示装置 |
JP2007193303A (ja) * | 2006-01-18 | 2007-08-02 | Au Optronics Corp | 液晶表示パネルおよび液晶表示パネルを組み込んだ液晶表示装置 |
US7903213B2 (en) | 2006-01-18 | 2011-03-08 | Au Optronics Corp. | Liquid crystal display panel and liquid crystal display device incorporating the same |
JP2008009199A (ja) * | 2006-06-30 | 2008-01-17 | Sony Corp | 液晶表示装置 |
US8115879B2 (en) | 2006-06-30 | 2012-02-14 | Sony Corporation | Liquid crystal display with slitted pixel electrodes to orient liquid crystal material |
KR101295103B1 (ko) * | 2006-06-30 | 2013-08-09 | 재팬 디스프레이 웨스트 인코포레이트 | 액정 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4587265B2 (ja) | 2010-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003222854A (ja) | 液晶表示装置およびその製造方法 | |
JP5307319B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR101125254B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 | |
KR101398643B1 (ko) | 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널 | |
KR101139522B1 (ko) | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100741537B1 (ko) | 반투과형 액정표시장치 및 그 제조방법 | |
US7643114B2 (en) | Transflective display device with reflection pattern on the color filter substrate | |
JP4439448B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2002174821A (ja) | 液晶表示装置 | |
US20070188682A1 (en) | Method for manufacturing a display device | |
KR20070111201A (ko) | 반투과형 다이오드 기판 및 그 제조 방법 | |
KR20060073374A (ko) | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 | |
TW201248825A (en) | Electrooptic device substrate, electrooptic device, method of manufacturing electrooptic device, and electronic apparatus | |
JP4107047B2 (ja) | 半透過型液晶表示装置 | |
JP4587265B2 (ja) | 液晶表示装置 | |
US20070171340A1 (en) | Display apparatus and method of fabricating the same | |
JP2004020688A (ja) | 表示装置およびその製造方法 | |
JPH0385530A (ja) | アクティブマトリクス表示装置 | |
KR100742985B1 (ko) | 반사형 및 투과반사형 액정표시장치와 그 제조방법 | |
KR100655273B1 (ko) | 반사 투과 복합형 박막트랜지스터 액정표시장치의 화소전극 형성방법 및 이에 의해 이루어지는 박막트랜지스터 액정표시장치 | |
JP2009122601A (ja) | 液晶装置の製造方法 | |
JP2010091854A (ja) | 液晶表示装置及びその製造方法 | |
JP3645769B2 (ja) | 反射型液晶表示装置 | |
KR20020041213A (ko) | 반사투과형 액정표시장치와 그 제조방법 | |
JPH09292628A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090528 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |