JP2004215107A - フェーズドアレーアンテナ装置 - Google Patents

フェーズドアレーアンテナ装置 Download PDF

Info

Publication number
JP2004215107A
JP2004215107A JP2003001482A JP2003001482A JP2004215107A JP 2004215107 A JP2004215107 A JP 2004215107A JP 2003001482 A JP2003001482 A JP 2003001482A JP 2003001482 A JP2003001482 A JP 2003001482A JP 2004215107 A JP2004215107 A JP 2004215107A
Authority
JP
Japan
Prior art keywords
array antenna
phased array
data
direction component
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003001482A
Other languages
English (en)
Inventor
Shinichi Morita
晋一 森田
Susumu Hishinuma
進 菱沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003001482A priority Critical patent/JP2004215107A/ja
Publication of JP2004215107A publication Critical patent/JP2004215107A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】送受信モジュールの配列数が増えても、データ信号線数は変わらず、重量、消費電流、発熱等を抑えるフェーズドアレーアンテナ装置を得る。
【解決手段】ビーム制御器3およびフェーズドアレーアンテナ開口2間に1本配線され、ビーム走査データのX方向成分を複数の送受信モジュール1に転送するX用データ信号線5と、ビーム制御器3およびフェーズドアレーアンテナ開口間2に1本配線され、ビーム走査データのY方向成分を複数の送受信モジュール1に転送するY用データ信号線6とを備えた。ビーム制御器3およびフェーズドアレーアンテナ開口2間の配線数は、X用データ信号線5の1本とY用データ信号線6の1本との計2本で済むため、フェーズドアレーアンテナ装置全体の配線数を削減でき、また、送受信モジュール1の配列数が増加しても配線数は増加することなく、重量、消費電流、発熱等を抑えることができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
この発明は、複数の送受信モジュールにビーム走査データを転送するビーム制御器を備えたフェーズドアレーアンテナ装置に関するものである。
【0002】
【従来の技術】
従来のフェーズドアレーアンテナ装置としては、マトリックス状に配列された複数の送受信モジュールからなるフェーズドアレーアンテナ開口と、それら各送受信モジュールに対してビーム走査データを送出するビーム制御器とを備えたものがある。
ここで、例えば、フェーズドアレーアンテナ開口が4×4配列の送受信モジュールからなる場合には、ビーム制御器から送出されるビーム走査データをフェーズドアレーアンテナ開口に転送するデータ信号線は、4本のXデータ信号線と、4本のYデータ信号線からなり、Xデータ信号線にビーム走査データを出力するX用モジュールI/Fと、Yデータ信号線にビーム走査データを出力するY用モジュールI/Fとはビーム制御器に別々に用意される。X用およびY用モジュールI/Fの内部には出力するデータ信号線数、例えば、4本の場合、4つの個別のパラレル/シリアル変換レジスタを具備しているため、回路規模が大きく一般的にLSI等の集積回路を使用することが多い(例えば、特許文献1)。
【0003】
【特許文献1】
特開平8−237022号公報
【0004】
【発明が解決しようとする課題】
従来のフェーズドアレーアンテナ装置は以上のように構成されているので、XY平面上にマトリックス状に配列された複数の送受信モジュールに対して、全Xアドレスと全Yアドレス分、つまり4×4配列のフェーズドアレーアンテナ装置の場合、4本のXデータ信号線および4本のYデータ信号線からなっており、素子配列の多い大規模なフェーズドアレーアンテナ装置の場合、横X列、縦Y行、合計X+Y本のデータ信号線が必要になってしまう。
このように、データ信号線数が増加してしまうことで、フェーズドアレーアンテナ装置に占める重量の増大や信頼性の低下を招いてしまい、軽量化および冷却効率の向上を目指す現在のフェーズドアレーアンテナ装置の傾向に追従できなくなってしまう課題があった。
また、データ信号線数が増加してしまうことで、モジュールI/Fの回路規模も同様に増大してしまい、それに伴うLSIの新規開発に多額のコストがかかってしまう課題があった。
【0005】
この発明は上記のような課題を解決するためになされたもので、送受信モジュールの配列数が増えても、データ信号線数は変わらず、重量、消費電流、発熱等を抑え、また、モジュールインターフェースの回路規模および開発コストを小さく抑えるフェーズドアレーアンテナ装置を得ることを目的とする。
【0006】
【課題を解決するための手段】
この発明に係るフェーズドアレーアンテナ装置は、ビーム制御器およびフェーズドアレーアンテナ開口間に1本配線され、ビーム走査データの列方向成分を複数の送受信モジュールに転送する列用データ信号線と、ビーム制御器およびフェーズドアレーアンテナ開口間に1本配線され、ビーム走査データの行方向成分を複数の送受信モジュールに転送する行用データ信号線とを備えたものである。
【0007】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるフェーズドアレーアンテナ装置を示す構成図であり、図において、複数の送受信モジュール1は、フェーズドアレーアンテナ開口2にX(列)方向およびY(行)方向にマトリックス状に配列されている。
ビーム制御器3は、各送受信モジュール1に対してビーム走査データを送出するものであり、ビーム走査データのX方向成分を送出するX用モジュールI/F4aと、ビーム走査データのY方向成分を送出するY用モジュールI/F4bとを備えたものである。
X用データ信号線(列用データ信号線)5は、X用モジュールI/F4aおよびフェーズドアレーアンテナ開口2間に1本配線され、ビーム走査データのX方向成分を複数の送受信モジュール1に転送し、Y用データ信号線(行用データ信号線)6は、Y用モジュールI/F4bおよびフェーズドアレーアンテナ開口2間に1本配線され、ビーム走査データのY方向成分を複数の送受信モジュール1に転送するものである。
図2はこの発明の実施の形態1による送受信モジュールの内部構成を示す構成図であり、図において、送受信モジュール1は、乗算器7と、加算器8と、メモリ9と、移相器10とを備えたものである。
【0008】
次に動作について説明する。
図1において、4行4列の送受信モジュール1が挿入されたフェーズドアレーアンテナ開口2上で、全ての送受信モジュール1は同じ1本のX用データ信号線5で接続され、同様に全ての送受信モジュール1は同じ1本のY用データ信号線6で接続され、各送受信モジュール1はX用データ信号線5およびY用データ信号線6によってマトリクス状に接続されている。そして、ビーム制御器3内には、X方向およびY方向のビーム走査データを送受信モジュール1が受け取れる形に変換し出力するモジュールI/Fが、X用およびY用に具備されている。ここでモジュールI/Fの変換とは、通常、送受信モジュール1内の移相器10が複数ビットで構成される場合、ビット数分のパラレルの信号線で送ると、送受信モジュール1の数が多くなると、多数のデータ信号線が必要になってしまい配線数の膨大な増加につながってしまうので、ビーム制御器3および送受信モジュール1間のビーム走査データの転送には、パラレルのビーム走査データをシリアルデータにするものである。そして、モジュールI/Fからビーム走査データをX用およびY用のそれぞれ1本のデータ信号線で転送する。
【0009】
ところで、XY座標系平面形状であるフェーズドアレーアンテナ開口2において、図には示していないが、アレー平面より円筒座標系の(θ,φ)方向にビームを指向させる時、座標(x+idx,y+jdy)の位置にある送受信モジュール1の移相器10に与えるべき移相量Φ(x+idx,y+jdy)は次式で与えられる。但し、全ての送受信モジュール1のX座標、Y座標は、フェーズドアレーアンテナ開口2上のある1点を座標原点としてそこからの距離で与えられている。
Figure 2004215107
ここで、kは波長により決まる波長データ、x,yはフェーズドアレーアンテナ装置により決まる定数、i,jは整数、dxはX方向の隣り合う送受信モジュール1間の間隔、dyはY方向の隣り合う送受信モジュール1間の間隔、δ(x+idx,y+jdy)は理想的な波面を得るために座標(x+idx,y+jdy)の送受信モジュール1の移相器10に与えられる補正データである。
【0010】
まず、フェーズドアレーアンテナ開口2上の全ての送受信モジュール1に対して一意なビーム走査データである座標データ(x+idx,y+jdy)および補正データδ(x+idx,y+jdy)は、この図1で示したX用およびY用のデータ信号線5,6では転送できないため、送受信モジュール1がフェーズドアレーアンテナ開口2に挿入される前に、挿入される座標に応じて各送受信モジュール1の内部のメモリ9に記憶させておく。
ビームを指向させる時は、各送受信モジュール1に対して共通なビーム走査データをビーム制御器3から送出する。例えば、どちらの方向にビームを向けるかを示す方向余弦データ(sinθcosφ,sinθsinφ)および波長データkは全ての送受信モジュール1に対して同じデータであるため、X用データ信号線5およびY用データ信号線6がそれぞれ1本ずつであっても各送受信モジュール1に対して転送することができる。
【0011】
この時、ビーム制御器3において例えば方向余弦データを送出する場合、X用モジュールI/F4aは、方向余弦データのX方向成分(sinθcosφ)を送出し、Y用モジュールI/F4bは、方向余弦データのY方向成分(sinθsinφ)を送出する。また、X用データ信号線5は、X用モジュールI/F4aから送出された方向余弦データのX方向成分を各送受信モジュール1に転送し、Y用データ信号線6は、Y用モジュールI/F4bから送出された方向余弦データのY方向成分を各送受信モジュール1に転送する。各送受信モジュール1では、X用データ信号線5およびY用データ信号線6の両方から同時に方向余弦データが転送されてきた場合、その方向余弦データは自モジュールを対象に転送されていると認識し、その方向余弦データを内部のメモリ9に取り込む動作をする。なお、波長データについては、XYの方向成分がないが、この場合は、波長データをX用データ信号線5を通じて転送し、ヌルデータをY用データ信号線6を通じて転送することで、XYの両方のデータ信号線から同時にデータを転送し、メモリ9に取り込ませるようにすれば良い。
各送受信モジュール1では、メモリ9に予め記憶された座標データおよび補正データと、新たに記憶された方向余弦データおよび波長データとに応じて、乗算器7および加算器8を用いて上記式に基づいて移相量を演算し、その演算した移相量に応じて移相器10を制御する。
【0012】
以上のように、この実施の形態1によれば、図1において構成されるように、ビーム制御器3と送受信モジュール1との間のデータ信号線数は、X用データ信号線5の1本とY用データ信号線6の1本との計2本で済むため、フェーズドアレーアンテナ装置全体としての配線数を削減でき、重量、消費電流、発熱等を抑えることができる。
また、データ信号線数が列方向および行方向ともに1本になることで、送受信モジュール1に対してデータを出力するX用およびY用モジュールI/F4a,4bの回路規模は、従来の方法では4出力分必要だったのに対し、1出力分で済み、従来ではLSI(大規模集積回路)が必要だったX用およびY用モジュールI/F4a,4bは、小規模のレジスタとドライバで構成でき、X用およびY用モジュールI/F4a,4bの回路規模削減の効果も同時に得られる。
図3は従来のフェーズドアレーアンテナ装置を示す構成図であり、図4は従来の送受信モジュールの内部構成を示す構成図である。これら図3および図4は、実施の形態1で示した図1および図2に基づいて従来のフェーズドアレーアンテナ装置の構成を書き直したものである。
具体的に、図1と図3のフェーズドアレーアンテナ装置で比較すると、図3の場合、列(X)方向:4本、行(Y)方向:4本の計8本のデータ信号線が必要であるが、図1の場合は計2本で済むので、配線数が75%削減できている。これが例えば32列×32行のフェーズドアレーアンテナ装置の場合、従来の手法では、列(X)方向:32本、行(Y)方向:32本の形64本のデータ信号線数が必要であるのに対し、実施の形態1の場合、やはり計2本で良く、この場合配線数は96%削減でき、効果は非常に大きい。
【0013】
実施の形態2.
図5はこの発明の実施の形態2によるフェーズドアレーアンテナ装置を示す構成図であり、図において、X用バッファモジュール(列用バッファモジュール)21は、フェーズドアレーアンテナ開口2に設けられると共にX用データ信号線5に接続され、転送されたビーム走査データを波形整形し、複数の送受信モジュール1に分配するものであり、Y用バッファモジュール(行用バッファモジュール)22は、フェーズドアレーアンテナ開口2に設けられると共にY用データ信号線6に接続され、転送されたビーム走査データを波形整形し、複数の送受信モジュール1に分配するものである。
図6はこの発明の実施の形態2による送受信モジュールおよびバッファモジュールの内部構成を示す構成図であり、図において、X用およびY用のバッファモジュール21,22は、1個の入力用レシーバ23と、2個の出力用ドライバ24とを備えたものであり、X用の出力用ドライバ24は、X用バッファ出力信号線25に接続され、Y用の出力用ドライバ24は、Y用バッファ出力信号線26に接続されたものである。
その他の構成については、図1および図2と同一である。
【0014】
次に動作について説明する。
上記実施の形態1に示したフェーズドアレーアンテナ装置では、フェーズドアレーアンテナ開口2とビーム制御器3との間の距離が大きくなると、X用およびY用のモジュールI/F4a,4bが出力したデジタル信号であるビーム走査データが、送受信モジュール1へ届く際に、線材の寄生容量または内部インダクタンス等により、パルス波形が変形したり外乱による影響を受ける等、いわゆるノイズの問題が顕著になる。
従って、X用およびY用のモジュールI/F4a,4bが出力するデジタルデータを、送受信モジュール1が受け取る間に波形整形するX用およびY用のバッファモジュール21,22を、送受信モジュール1と同じフェーズドアレーアンテナ開口2面上に挿入し、X用およびY用のモジュールI/F4a,4bとX用およびY用のバッファモジュール21,22間のX用データ信号線5とY用データ信号線6とを、ノイズに強い伝送方式、例えば、差動伝送方式等とする。
X用およびY用のバッファモジュール21,22において、入力用レシーバ23は、ビーム制御器3側の電圧に基づいて構成され、出力用ドライバ24は、送受信モジュール1側の電圧に基づいて構成されたものである。入力用レシーバ23および出力用ドライバ24により、デジタルデータの信号電圧を変換すると共に、波形整形し複数の送受信モジュール1へと分配出力する。
なお、ここでも、X用データ信号線5とY用データ信号線6の本数は、列方向、行方向でそれぞれ1本ずつであるという特徴は維持されているが、上記式において、個々の送受信モジュール1で一意な値である座標データおよび補正データは、この図5で示したX用およびY用のデータ信号線5,6では転送できないため、フェーズドアレーアンテナ開口2に挿入する前に、送受信モジュール1が挿入される座標に応じて、内部のメモリ9に記憶させた上で挿入する必要がある。
【0015】
以上のように、この実施の形態2によれば、X用およびY用のバッファモジュール21,22により、送受信モジュール1への転送デジタルデータの耐ノイズ性を強化でき、安定した動作を保証することができる。
【0016】
実施の形態3.
図7はこの発明の実施の形態3によるフェーズドアレーアンテナ装置を示す構成図であり、図において、X用エンコーダI/F31aは、ビーム制御器3に設けられ、ビーム走査データのX方向成分をいずれの送受信モジュール1に送出するか選択する選択制御信号のX方向成分を送出するものであり、Y用エンコーダI/F31bは、ビーム制御器3に設けられ、ビーム走査データのY方向成分をいずれの送受信モジュール1に送出するか選択する選択制御信号のY方向成分を送出するものである。
X用デコーダ制御線(列用選択制御線)32は、X用エンコーダI/F31aおよびフェーズドアレーアンテナ開口2間に複数本配線され、選択制御信号のX方向成分を転送するものであり、Y用デコーダ制御線(行用選択制御線)33は、Y用エンコーダI/F31bおよびフェーズドアレーアンテナ開口2間に複数本配線され、選択制御信号のY方向成分を転送するものである。
X用バッファモジュール(列用バッファモジュール)34は、フェーズドアレーアンテナ開口2に設けられると共にX用データ信号線5およびX用デコーダ制御線32に接続され、転送された選択制御信号のX方向成分に応じて転送されたビーム走査データを波形整形し、送受信モジュール1への転送先を制御するものであり、Y用バッファモジュール(行用バッファモジュール)35は、フェーズドアレーアンテナ開口2に設けられると共にY用データ信号線6およびY用デコーダ制御線33に接続され、転送された選択制御信号のY方向成分に応じて転送されたビーム走査データを波形整形し、送受信モジュール1への転送先を制御するものである。
図8はこの発明の実施の形態3による送受信モジュールおよびバッファモジュールの内部構成を示す構成図であり、図において、X用およびY用のバッファモジュール34,35は、1個の入力用レシーバ23と、2個の出力用ドライバ24と、X用デコーダ制御線32またはY用デコーダ制御線33に接続され、転送された選択制御信号をデコードするデコーダ回路36とを備えたものである。
その他の構成については、図5および図6と同一である。
【0017】
次に動作について説明する。
上記実施の形態1および上記実施の形態2で示したフェーズドアレーアンテナ装置では、上記式において個々の送受信モジュール1で一意な値である座標データおよび補正データを転送することができなかった。このため、フェーズドアレーアンテナ開口2のどの位置に挿入されるかで、送受信モジュール1内のメモリ9に予め記憶させておく必要があった。この手法では、送受信モジュール1の挿入位置を決めると、その座標以外の位置には挿入できなくなる。すなわち、送受信モジュール1同士の互換性が無くなってしまう。
図7に示したフェーズドアレーアンテナ装置は、X用データ信号線5:1本、Y用データ信号線6:1本という特徴を維持しながら、フェーズドアレーアンテナ開口2上の複数の送受信モジュール1の中から1個を特定できるように、ビーム制御器3内のX用およびY用のエンコーダI/F31a,31bと、X用およびY用のバッファモジュール34,35との間に、X用デコーダ制御線32とY用デコーダ制御線33とを接続し、X用およびY用のバッファモジュール34,35内のデコーダ回路36を制御し、複数の出力用ドライバ24の中から任意の1個を選択できるように構成したものである。X用デコーダ制御線32とY用デコーダ制御線33の本数は、X用およびY用のバッファモジュール34,35内の出力用ドライバ24の数に応じて決められる。図8に示したように、出力用ドライバ24の数が2個の場合、X用デコーダ制御線32、Y用デコーダ制御線33とも2本必要になる。これは2本のデコーダ制御線で表す2ビットの真理値が、(00)の時:両方の出力用ドライバ24を不活性、(01)の時:出力用ドライバ24のチャンネル1を選択、(10)の時:出力用ドライバ24のチャンネル2を選択、(11)の時:両方の出力用ドラバ24を選択、と割り付けるためである。
【0018】
以上のように、この実施の形態3によれば、この実施の形態3のフェーズドアレーアンテナ装置と、従来の装置とで、ビーム制御器3とフェーズドアレーアンテナ開口2との間の配線数を比較してみると、4列×4行の送受信モジュール1の場合、従来の手法では、図3に示したように計8本、実施の形態3の手法では、図7に示したように計10本である。32列×32行のフェーズドアレーアンテナ装置の場合、従来の手法で計64本、実施の形態3の手法で計66本である。但し、バッファモジュール内の出力ドライバの数は2個とした。このように出力用ドライバ24の数が2個の時は、従来の手法に比べ配線数が多くなってしまう。X用デコーダ制御線32およびY用デコーダ制御線33をそれぞれ3本、出力用ドライバ24の数を6個とした場合は、実施の形態3の手法で38本となる。但し、どちらの場合も、X用データ信号線5とY用データ信号線6は一本ずつで済み、ビーム制御器3内のX用およびY用のモジュールI/F4a,4bの回路規模は小さくて良いという特徴は維持している。
このように、実施の形態3によれば、このビーム走査データの内、全ての送受信モジュール1で共通な方向余弦データや波長データだけでなく、個々の送受信モジュール1で固有な座標データや補正データ等も同じく2本のデータ信号線のみで転送することができる。
【0019】
実施の形態4.
図9はこの発明の実施の形態4によるフェーズドアレーアンテナ装置を示す構成図であり、図において、X用エンコーダI/F41aは、所望の送出先である送受信モジュール1の元となるX用バッファモジュールの座標情報のX方向成分を送出するものであり、Y用エンコーダI/F41bは、所望の送出先である送受信モジュール1の元となるY用バッファモジュールの座標情報のY方向成分を送出するものであり、その他の機能は、図7で示したX用エンコーダI/F31a,Y用エンコーダI/F31bと同一である。
X用デコーダ制御線(列用選択制御線)42は、X用エンコーダI/F41aおよびフェーズドアレーアンテナ開口2間に複数本配線され、選択制御信号のX方向成分および座標情報のX方向成分を転送するものであり、Y用デコーダ制御線(行用選択制御線)43は、Y用エンコーダI/F41bおよびフェーズドアレーアンテナ開口2間に複数本配線され、選択制御信号のY方向成分および座標情報のY方向成分を転送するものである。
X用バッファモジュール(列用バッファモジュール)44a,44bは、フェーズドアレーアンテナ開口2に設けられると共にX用データ信号線5およびX用デコーダ制御線42に接続され、転送された座標情報のX方向成分と当該X用バッファモジュールに応じた座標情報のX方向成分との照合、および転送された選択制御信号のX方向成分に応じて送受信モジュール1への転送先を制御するものであり、Y用バッファモジュール(行用バッファモジュール)45a,45bは、フェーズドアレーアンテナ開口2に設けられると共にY用データ信号線6およびY用デコーダ制御線43に接続され、転送された座標情報のY方向成分と当該Y用バッファモジュールに応じた座標情報のY方向成分との照合、および転送された選択制御信号のY方向成分に応じて送受信モジュール1への転送先を制御するものである。
図10はこの発明の実施の形態4による送受信モジュールおよびバッファモジュールの内部構成を示す構成図であり、図において、X用およびY用のバッファモジュール44a,45aには、X用デコーダ制御線42またはY用デコーダ制御線43に接続され、転送された座標情報のX方向成分またはY方向成分と当該X用または当該Y用のバッファモジュール44a,45aに応じた座標情報47のX方向成分またはY方向成分とを照合し、転送された選択制御信号をデコードするデコーダ回路46とを備えたものである。
その他の構成については、図7および図8と同一である。
【0020】
次に動作について説明する。
上記実施の形態3に示したフェーズドアレーアンテナ装置から、フェーズドアレーアンテナ開口2とビーム制御器3間のデコーダ制御線をさらに削減するため、図9に示すように、上記実施の形態3では個々のX用およびY用のバッファモジュール34,35毎に必要だったデコーダ制御線32,33を、全てのX用およびY用のバッファモジュール44a,44b,45a,45bで共通としている。図9に示すフェーズドアレーアンテナ装置では、4行×4列の送受信モジュール1に対し、X方向2個、Y方向2個のバッファモジュール44a,44b,45a,45bにより接続されている。図9では4本のX用デコーダ制御線42、4本のY用デコーダ制御線43を備えているが、この4本の内訳は次のようになっている。
例えば、説明を簡単にするためにX用デコーダ制御線42についてだけ説明すれば、4本のうちの2本のX用デコーダ制御線42を用いて、所望の送出先である送受信モジュール1の元となるX用バッファモジュール44a(または44b)の座標情報のX方向成分を転送し、デコーダ回路46によりデコードする。各X用バッファモジュール44a,44bには、そのX用バッファモジュールのX座標に応じた座標情報47が供給され、所望の送出先であるX用バッファモジュールの座標情報のX方向成分と、当該X用バッファモジュールのX座標に応じた座標情報47のX方向成分とを比較照合する。
ここで座標が一致した場合には、4本のうちの残り2本のX用デコーダ制御線42から供給される選択制御信号が当該X用バッファモジュール宛ての信号であると判断して、そのデコード出力を許可する。
この2本のX用デコーダ制御線42で表す2ビットの真理値は、上記実施の形態3と同様であり、(00)の時:両方の出力用ドライバ24を不活性、(01)の時:出力用ドライバ24のチャンネル1を選択、(10)の時:出力用ドライバ24のチャンネル2を選択、(11)の時:両方の出力用ドラバ24を選択するものである。
なお、4本のY用デコーダ制御線43についても同様の内訳である。
また、座標情報47は、対象となるX用およびY用のバッファモジュール44a,44b,45a,45bがフェーズドアレーアンテナ開口2の中でどの座標に挿入されるかで一意に決まってくる情報であり、全てのバッファモジュールで互換性を持たせるために、フェーズドアレーアンテナ開口2よりコネクタ等を介して座標情報47を与える構成が望ましい。
【0021】
以上のように、この実施の形態4によれば、4本のX用デコーダ制御線42、4本のY用デコーダ制御線43をもって、X用データ信号線5:1本、Y用データ信号線6:1本の合計2本のデータ信号線のみでも、4行×4列の送受信モジュール1の中から任意の1個の送受信モジュール1にビーム制御器3からのビーム走査データを転送することができる。4行×4列の場合、X用およびY用のデコーダ制御線42,43の本数は上記実施の形態3のものと結果的に同じになっているが、例えば、8行×8列のフェーズドアレーアンテナ装置を考えた場合、バッファモジュールが同じく2チャンネルの出力用ドライバ24を具備しているとすると、上記実施の形態3の場合、8本のX用デコーダ制御線42、8本のY用デコーダ制御線43、合計16本のデコーダ制御線が必要なのに対し、実施の形態4では、5本のX用デコーダ制御線、5本のY用デコーダ制御線の合計10本のデコーダ制御線で済む。また、図9、図10では、バッファモジュールの出力用ドライバ24を、2チャンネルとして表記しているが、チャンネル数が増えても、配線数の減少効果は維持される。例えば、8行×8列のフェーズドアレーアンテナ装置を考えた場合、バッファモジュールの出力用ドライバ24が6チャンネルの時、上記実施の形態3では、6本のX用デコーダ制御線、6本のY用デコーダ制御線、合計12本のデコーダ制御線が必要であるが、実施の形態4では、5本のX用デコーダ制御線、5本のY用デコーダ制御線、合計10本のデコーダ制御線で良い。
このように、実施の形態4によれば、送受信モジュール1へのビーム走査データを2本のデータ信号線で転送でき、また、デコーダ制御線の本数を削減することができる。
【0022】
【発明の効果】
以上のように、この発明によれば、ビーム制御器およびフェーズドアレーアンテナ開口間に1本配線され、ビーム走査データの列方向成分を複数の送受信モジュールに転送する列用データ信号線と、ビーム制御器およびフェーズドアレーアンテナ開口間に1本配線され、ビーム走査データの行方向成分を複数の送受信モジュールに転送する行用データ信号線とを備えるように構成したので、ビーム制御器およびフェーズドアレーアンテナ開口間の配線数は、列用データ信号線の1本と行用データ信号線の1本との計2本で済むため、フェーズドアレーアンテナ装置全体の配線数を削減でき、また、送受信モジュールの配列数が増加しても配線数は増加することなく、重量、消費電流、発熱等を抑えることができる。
また、データ信号線が列用データ信号線の1本と行用データ信号線の1本になることで、ビーム制御器内における列方向用および行方向用のビーム走査データを送出する各モジュールインターフェースは、それぞれ1出力分で済み、モジュールインターフェースの回路規模を抑えることができる効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるフェーズドアレーアンテナ装置を示す構成図である。
【図2】この発明の実施の形態1による送受信モジュールの内部構成を示す構成図である。
【図3】従来のフェーズドアレーアンテナ装置を示す構成図である。
【図4】従来の送受信モジュールの内部構成を示す構成図である。
【図5】この発明の実施の形態2によるフェーズドアレーアンテナ装置を示す構成図である。
【図6】この発明の実施の形態2による送受信モジュールおよびバッファモジュールの内部構成を示す構成図である。
【図7】この発明の実施の形態3によるフェーズドアレーアンテナ装置を示す構成図である。
【図8】この発明の実施の形態3による送受信モジュールおよびバッファモジュールの内部構成を示す構成図である。
【図9】この発明の実施の形態4によるフェーズドアレーアンテナ装置を示す構成図である。
【図10】この発明の実施の形態4による送受信モジュールおよびバッファモジュールの内部構成を示す構成図である。
【符号の説明】
1 送受信モジュール、2 フェーズドアレーアンテナ開口、3 ビーム制御器、4a X用モジュールI/F、4b Y用モジュールI/F、5 X用データ信号線(列用データ信号線)、6 Y用データ信号線(行用データ信号線)、7 乗算器、8 加算器、9 メモリ、10 移相器、21,34,44a,44b X用バッファモジュール(列用バッファモジュール)、22,35,45a,45b Y用バッファモジュール(行用バッファモジュール)、23 入力用レシーバ、24 出力用ドライバ、25 X用バッファ出力信号線、26 Y用バッファ出力信号線、31a,41a X用エンコーダI/F、31b,41b Y用エンコーダI/F、32,42 X用デコーダ制御線(列用選択制御線)、33,43 Y用デコーダ制御線(行用選択制御線)、36,46 デコーダ回路、47 座標情報。

Claims (4)

  1. 複数列および複数行に配列された送受信モジュールからなるフェーズドアレーアンテナ開口と、
    上記各送受信モジュールに対して共通のビーム走査データを送出するビーム制御器と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に1本配線され、上記ビーム走査データの列方向成分を上記複数の送受信モジュールに転送する列用データ信号線と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に1本配線され、上記ビーム走査データの行方向成分を上記複数の送受信モジュールに転送する行用データ信号線とを備えたフェーズドアレーアンテナ装置。
  2. フェーズドアレーアンテナ開口に設けられると共に列用データ信号線に接続され、転送されたビーム走査データを波形整形し、複数の送受信モジュールに分配する列用バッファモジュールと、
    上記フェーズドアレーアンテナ開口に設けられると共に行用データ信号線に接続され、転送されたビーム走査データを波形整形し、上記複数の送受信モジュールに分配する行用バッファモジュールとを備えたことを特徴とする請求項1記載のフェーズドアレーアンテナ装置。
  3. 複数列および複数行に配列された送受信モジュールからなるフェーズドアレーアンテナ開口と、
    上記各送受信モジュールに対して共通または一意なビーム走査データおよびそのビーム走査データの所望の転送先に応じた選択制御信号を送出するビーム制御器と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に1本配線され、上記ビーム走査データの列方向成分を上記送受信モジュールに転送する列用データ信号線と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に1本配線され、上記ビーム走査データの行方向成分を上記送受信モジュールに転送する行用データ信号線と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に複数本配線され、上記選択制御信号の列方向成分を転送する列用選択制御線と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に複数本配線され、上記選択制御信号の行方向成分を転送する行用選択制御線と、
    上記フェーズドアレーアンテナ開口に設けられると共に上記列用データ信号線および上記列用選択制御線に接続され、転送された選択制御信号の列方向成分に応じて転送されたビーム走査データの送受信モジュールへの転送先を制御する列用バッファモジュールと、
    上記フェーズドアレーアンテナ開口に設けられると共に上記行用データ信号線および上記行用選択制御線に接続され、転送された選択制御信号の行方向成分に応じて転送されたビーム走査データの送受信モジュールへの転送先を制御する行用バッファモジュールとを備えたフェーズドアレーアンテナ装置。
  4. 複数列および複数行に配列された送受信モジュールからなるフェーズドアレーアンテナ開口と、
    上記各送受信モジュールに対して共通または一意なビーム走査データ、およびそのビーム走査データの所望の転送先に応じた選択制御信号およびバッファモジュールの座標情報を送出するビーム制御器と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に1本配線され、上記ビーム走査データの列方向成分を上記送受信モジュールに転送する列用データ信号線と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に1本配線され、上記ビーム走査データの行方向成分を上記送受信モジュールに転送する行用データ信号線と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に複数本配線され、上記選択制御信号および上記バッファモジュールの座標情報の列方向成分を転送する列用選択制御線と、
    上記ビーム制御器および上記フェーズドアレーアンテナ開口間に複数本配線され、上記選択制御信号および上記バッファモジュールの座標情報の行方向成分を転送する行用選択制御線と、
    上記フェーズドアレーアンテナ開口に設けられると共に上記列用データ信号線および上記列用選択制御線に接続され、転送されたバッファモジュールの座標情報の列方向成分と当該列用バッファモジュールに応じた座標情報の列方向成分との照合、および転送された選択制御信号の列方向成分に応じて転送されたビーム走査データの送受信モジュールへの転送先を制御する列用バッファモジュールと、
    上記フェーズドアレーアンテナ開口に設けられると共に上記行用データ信号線および上記行用選択制御線に接続され、転送されたバッファモジュールの座標情報の行方向成分と当該行用バッファモジュールに応じた座標情報の行方向成分との照合、および転送された選択制御信号の行方向成分に応じて転送されたビーム走査データの送受信モジュールへの転送先を制御する行用バッファモジュールとを備えたフェーズドアレーアンテナ装置。
JP2003001482A 2003-01-07 2003-01-07 フェーズドアレーアンテナ装置 Pending JP2004215107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003001482A JP2004215107A (ja) 2003-01-07 2003-01-07 フェーズドアレーアンテナ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003001482A JP2004215107A (ja) 2003-01-07 2003-01-07 フェーズドアレーアンテナ装置

Publications (1)

Publication Number Publication Date
JP2004215107A true JP2004215107A (ja) 2004-07-29

Family

ID=32819500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003001482A Pending JP2004215107A (ja) 2003-01-07 2003-01-07 フェーズドアレーアンテナ装置

Country Status (1)

Country Link
JP (1) JP2004215107A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093563A (ja) * 2008-10-08 2010-04-22 Denso Corp アンテナ装置
US11296745B2 (en) 2016-12-12 2022-04-05 Sumitomo Electric Industries, Ltd. Mobile station, RF front-end module for mobile station, and front-end integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093563A (ja) * 2008-10-08 2010-04-22 Denso Corp アンテナ装置
US11296745B2 (en) 2016-12-12 2022-04-05 Sumitomo Electric Industries, Ltd. Mobile station, RF front-end module for mobile station, and front-end integrated circuit

Similar Documents

Publication Publication Date Title
US6587077B2 (en) Phased array antenna providing enhanced element controller data communication and related methods
US8364873B2 (en) Data transmission system and a programmable SPI controller
JP4920039B2 (ja) ニブル・デスキュー方法、装置、及びシステム
KR100968636B1 (ko) 메모리 칩 및 이를 포함하는 시스템
US20070126474A1 (en) Crossbar switch architecture for multi-processor SoC platform
US9152585B2 (en) Memory interface with reduced read-write turnaround delay
US10104332B2 (en) Semiconductor device and image processing method
CN108877634B (zh) 同步控制器、显示装置及其控制方法
US11474727B2 (en) Memory system including a memory controller
JP2005312025A (ja) 高速アナログ信号処理可能なcmosイメージセンサ
US11138036B2 (en) Arbitration device
US20090086551A1 (en) Semiconductor device
JP2000047768A (ja) 多値論理デバイス、バスシステム及びネットワークシステム
JP2004215107A (ja) フェーズドアレーアンテナ装置
JPH07177298A (ja) センサシステム
TWI399749B (zh) 非揮發性記憶體儲存裝置及其運作方法
EP1752877A2 (en) A processing module
JP2002271425A (ja) 信号伝送方法
CN1185587C (zh) 电子设备和计算机系统
CN117632825B (zh) 一种多路复用通信系统
US8094654B2 (en) Information transfer in electronic modules
EP1271333B1 (en) Electrical circuit for a bus interface and/or bus bridge
KR20050066502A (ko) 라인부하가 감소된 리드데이터 라인을 구비하는 반도체장치
CN115600540A (zh) 一种多阵列相控子阵天线波控系统及数据传输方法
TW201017636A (en) Source driver integrated circuit capable of interfacing multi-pair data and display panel driving system having the integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807