CN115600540A - 一种多阵列相控子阵天线波控系统及数据传输方法 - Google Patents

Abstract

本发明公开了一种多阵列相控子阵天线波控系统及数据传输方法，该系统包括多个相控子阵天线阵元和SPI总线主设备，所述相控子阵天线阵元包括P行Q列阵列式排布，奇数列与偶数列的阵元交错分布，每4个天线阵元组成1个天线芯片，天线芯片为SPI总线从设备，其中P和Q为大于等于2的正整数，所述系统采用菊花链模式控制天线芯片。本发明通过将SPI通信总线以菊花链的形式实现解决了相控阵子阵阵元数量巨大的情况下波控数据传输的问题。

Description

一种多阵列相控子阵天线波控系统及数据传输方法

技术领域

本发明属于相控阵天线波控设计技术领域，尤其涉及一种多阵列相控子阵天线波控系统及数据传输方法。

背景技术

相控阵天线由多个连接有移相器和放大器的辐射单元排列组合而成的阵列天线，通过控制阵列天线中辐射单元的相位改变方向图可以实现波束扫描，当前已经广泛应用于卫星通信、雷达、测控等领域。

相控阵天线可分为砖快式相控阵天线和瓦片式相控阵天线。其中砖快式相控阵天线设计和制造工艺简单，但集成度、纵向尺寸大，成本较高。而瓦片式相控阵天线集成度高，纵向尺寸小，散热路径短，成本相对低，已逐渐成为相控阵天线发展的新趋势。然而瓦片式相控阵天线设计和实现难度也较大，如同层中器件和电路排布、各层之间信号的分配、天线的加工工艺等等。

相控阵天线一般采用多个相控阵子阵拼接成一个天线的形式，本发明以下均以单个相控子阵为例说明。当相控子阵天线阵元数较少时，其波控设计方案一般采用与阵元数相同数量的SPI总线一对一直接控制阵列天线中辐射单元的相位改变方向图来实现波束扫描。而当相控阵的子阵天线阵元较多时，SPI总线一对一直接控制的方法会对FPGA的IO资源、电路的信号排布以及加工造成很大的实现难度。

现有专利如申请号为201911008814.9，名称为《基于并行SPI总线的行列矩阵式波控系统数据传输方法》的发明专利，其公开了一种利用分组控制和分时数据输入方法波束控制，其相控阵天线每个子阵仅64阵元，其依旧属于子阵阵元数较少的情况。当相控子阵天线的阵元有几百甚至上千个时，该专利的方法无法适用于这种相控阵子阵阵元数较多的情况。在上述这种情况下，数据在传输的过程中会产生巨大的延时，很大概率会出现数据错位或者数据丢包的情况，这就使得相控阵天线效果大打折扣。

发明内容

本发明的目的在于，为克服现有技术缺陷，提供了一种多阵列相控子阵天线波控系统及数据传输方法,以解决相控阵子阵阵元数量巨大的情况下波控数据传输的问题。同时本发明充分考虑了相控阵子阵天线PCB板设计和加工的问题，缩减了大量的数字信号走线，使得PCB板器件和电路排布、各层之间信号的分配以及加工工艺容易实现。

本发明目的通过下述技术方案来实现：

一种多阵列相控子阵天线波控系统，所述系统包括多个相控子阵天线阵元和SPI总线主设备，所述相控子阵天线阵元包括P行Q列阵列式排布，奇数列与偶数列的阵元交错分布，每4个天线阵元组成1个天线芯片，天线芯片为SPI总线从设备，其中P和Q为大于等于2的正整数，所述系统采用菊花链模式控制天线芯片。

进一步的，所述阵元大于256个。

进一步的，所述系统的每一组菊花链串联的天线芯片数量根据菊花链模式下估算出的整个波控系统数据传输的时间延迟进行推算。

进一步的，所述系统根据所述每一组菊花链串联的天线芯片数量将整个相控子阵分为M*N/X组数据，所述SPI总线主设备同时向M*N/X组SPI总线从设备输出SPI通信数据，其中，M*N＝P*Q/4表示天线芯片数量，X表示每一组菊花链串联的天线芯片数量。

进一步的，所述系统的PCB板布线采用树装布局和等长线布线。

进一步的，所述SPI总线主设备包括FPGA芯片。

另一方面，本发明还提供了一种数据传输方法，所述方法用于传输前述任一种的波控系统的数据，所述方法包括：

获取控制天线波束的方位角和俯仰角；

根据所述方位角和俯仰角计算所需波控数据；

将所述波控数据打包以菊花链的形式传输至每一个天线单元。

进一步的，在天线单元接收到数据的同时将当前状态以菊花链的形式反馈给SPI总线主设备再打包反馈给计算机。

进一步的，所述SPI总线主设备采用移位寄存的方式进行数据传输。

进一步的，所述移位寄存具体包括：

所述SPI总线主设备将数据信号下发至每一组SPI通信总线的第一个从设备；

每组SPI通信总线的第一个从设备再将数据信号依次向下转发至每组SPI通信总线的最后一个从设备；

所述每一组SPI通信总线的最后一个从设备将所有该组从设备的反馈数据信号反馈给所述SPI总线主设备。

本发明的有益效果在于：

(1)本发明采用的菊花链数据传输结构相比一对一直接控制阵列天线阵元传输的结构能有效的减少下发数据的时钟延时、减少下发数据的丢包率同时增加了数据在传输过程中的准确度。

(2)本发明大幅度的减少了FPGA芯片IO的资源使用，增加了FPGA的工作效率以及其算法的运算能力，在上述条件下可以将FPGA芯片资源转移到其他方面从客观上减少了整个波束算法的控制时间，并且在PCB板的布局方面极大的简化了电子元器件摆放缩小了整个PCB板的面积。

(3)本发明PCB板采用树装布局和等长线布线从硬件角度减少了SPI通信数据的延时同时也降低了不同数据线路之间的数字干扰作用，增强了数据的准确度，同时也增强了PCB板各层之间信号的抗干扰能力。简化了PCB的加工工艺，降低了加工成本，适合于大规模的批量生产，极大的提高了产能。

附图说明

图1是本发明实施例相控子阵天线阵元行列式排布图；

图2是本发明实施例相控子阵天线芯片排布原理图；

图3是本发明实施例采用的菊花链原理图；

图4是本发明实施例单个SPI主设备的数据传输时序图；

图5是本发明实施例相控子阵天线SPI通信总线原理图；

图6是本发明实施例相控阵天线芯片分布和SPI串联控制数据流示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

当相控阵的子阵天线阵元较多时，SPI总线一对一直接控制的方法会对FPGA的IO资源、电路的信号排布以及加工造成很大的实现难度。

当相控子阵天线的阵元有几百甚至上千个时，现有技术无法适用于这种相控阵子阵阵元数较多的情况。在上述这种情况下，数据在传输的过程中会产生巨大的延时，很大概率会出现数据错位或者数据丢包的情况，这就使得相控阵天线效果大打折扣。

为了解决上述技术问题，提出了本发明一种多阵列相控子阵天线波控系统及数据传输方法的下述各个实施例。

实施例1

本实施例提供了一种多阵列相控子阵天线波控系统，该系统包括多个相控子阵天线阵元和SPI总线主设备，天线芯片为SPI总线从设备，其中P和Q为大于等于2的正整数，系统采用菊花链模式控制天线芯片。

参照图1，如图1所示是本实施例相控子阵天线阵元行列式排布图，相控子阵天线阵元包括P行Q列阵列式排布，奇数列与偶数列的阵元交错分布。

对于多阵元，子阵越大天线阵元数量越多，本实施例中的P×Q相控子阵，子阵总共有P×Q(P×Q大于256)个天线阵元。本实施例以相控阵天线芯片为16行16列排布，其中每个天线芯片包含4个天线阵元为例进行说明。每一组SPI菊花链总线串联8个天线芯片，相控子阵分为32组SPI通信总线。

其中1个天线芯片拥有4个天线阵元，P×Q个天线阵元需要M×N(P×Q÷4＝M×N)个天线芯片。为了有效减少控制线路、提升控制效率，采用菊花链模式控制天线芯片即将多个天线芯片视为一组链路下发控制数据。

本实施例采用菊花链的模式来控制多个天线芯片以达到控制整个子阵阵元的目的，每一组菊花链路的特征为：第一个天线芯片连接控制芯片，第二个天线芯片连接第一个天线芯片，第三个天线芯片连接第二个天线芯片，第四个天线芯片连接第三个天线芯片......依次类推直至最后一个天线芯片，最后一个天线芯片再连接回控制芯片，形成一个链式回路。

本实施例根据菊花链模式估算出整个波控系统数据传输的时间延迟，由此推算出菊花链控制的从设备(相控子阵天线芯片)数量，每一组菊花链最多串联X个天线芯片。

本实施例SPI的主设备(Master)向从设备1(Slave 1)下发数据，从设备1再将数据下发给从设备2(Slave 2)直至从设备N(Slave N)最后将从设备N(Slave N)的反馈数据返回主设备(Master)。

本实施例根据菊花链最大阵元数量确定每一组SPI通信从设备数量为X，将整个相控子阵分为M*N/X组数据，主设备同时向M*N/X组从设备输出上述的SPI通信数据。

本实施例中PCB板布局布线的特征为：采用树装布局和等长线布线，使得所有组SPI通信数据的延时在传输中保持一致，且降低了每一组SPI数据线之间的相互干扰也使得其工艺更容易被加工。

本实施例数据传输线路的特征为：数据传输线路数量从M*N条线路减少为M*N/X条线路，需要的FPGA芯片IO资源也从M*N/减少为M*N/X。

本实施例采用的菊花链数据传输结构相比一对一直接控制阵列天线阵元传输的结构能有效的减少下发数据的时钟延时、减少下发数据的丢包率同时增加了数据在传输过程中的准确度。

大幅度的减少了FPGA芯片IO的资源使用，增加了FPGA的工作效率以及其算法的运算能力，在上述条件下可以将FPGA芯片资源转移到其他方面从客观上减少了整个波束算法的控制时间，并且在PCB板的布局方面极大的简化了电子元器件摆放缩小了整个PCB板的面积。

PCB板采用树装布局和等长线布线从硬件角度减少了SPI通信数据的延时同时也降低了不同数据线路之间的数字干扰作用，增强了数据的准确度，同时也增强了PCB板各层之间信号的抗干扰能力。

简化了PCB的加工工艺，降低了加工成本，适合于大规模的批量生产，极大的提高了产能。

图2是本实施例相控子阵天线芯片排布原理图，其中每一个黑点即为一个天线芯片，其中M＝N＝16、dx＝dy保证行列相邻之间的天线芯片距离一致。

图3是本实施例采用的菊花链原理图，图4是本实施例单个SPI主设备的数据传输时序图，采用了移位寄存的方式进行数据传输。数据从Master下发至IC1，以移位寄存的方式从IC1下发至IC2，再以移位寄存的方式从IC2下发至IC3，以此类推直到数据下发至ICn，最后ICn再以移位寄存的方式将反馈数据传输回Master。

图5是本实施例相控子阵天线SPI通信总线原理图。数据信号从主设备(FPGA芯片)下发至每一组SPI通信总线的第一个从设备(天线芯片)，不同的数据信号在下发过程中也必须一一对应；第一个从设备再将各种数据信号转发至第二个从设备......直至最后一个从设备；每一组SPI通信总线的最后一个从设备将所有该组从设备的反馈数据信号再回给主设备。

图4和图5中信号定义说明：FPGA_SPI_CLK1为主设备下发SPI时钟信号数据；FPGA_SPI_CSB1_A为主设备下发A组SPI总线片选信号数据；FPGA_SPI_CSB1_B为主设备下发B组SPI总线片选信号数据；FPGA_SPI_SDO1为主设备下发SPI总线输入的控制信号数据；FPGA_SPI_SDI1为主设备回读SPI总线输出的控制信号数据；SPI_CLK为从设备时钟信号数据；SPI_CSB为从设备片选信号数据；SPI_SDI为从设备输入信号数据；SPI_SDO为从设备输出信号数据。

图6是本实施例相控阵天线芯片分布和SPI串联控制数据流示意图。天线芯片以行列两端对齐的形式排列，方便能在PCB布局布线时能够将天线芯片树装布局和将各个数据信号线等长线布线，以此来保证数据信号传输延时的一致性的同时又能减少不同数据线路之间的数字干扰作用、增强PCB板各层之间信号的抗干扰能力。

本实施例整个波控系统数据传输方法的顶层包括波束控制算法模块、SPI总线传输模块、UART通信模块，具体波控传输流程为：计算机将控制天线波束的方位角、俯仰角下发至UART通信芯片再打包转发至FPGA芯片实现波控算法的计算并将计算出的波控数据打包通过SPI模块以菊花链的形式传输至每一个天线单元，在天线单元接收到数据的同时会将当前状态以菊花链的形式通过SPI模块反馈给FPGA芯片再打包转发给UART通信芯片最后将处理后的数据反馈给计算机。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多阵列相控子阵天线波控系统，其特征在于，所述系统包括多个相控子阵天线阵元和SPI总线主设备，所述相控子阵天线阵元包括P行Q列阵列式排布，奇数列与偶数列的阵元交错分布，每4个天线阵元组成1个天线芯片，天线芯片为SPI总线从设备，其中P和Q为大于等于2的正整数，所述系统采用菊花链模式控制天线芯片。

2.如权利要求1所述的多阵列相控子阵天线波控系统，其特征在于，所述阵元大于256个。

3.如权利要求1所述的多阵列相控子阵天线波控系统，其特征在于，所述系统的每一组菊花链串联的天线芯片数量根据菊花链模式下估算出的整个波控系统数据传输的时间延迟进行推算。

4.如权利要求3所述的多阵列相控子阵天线波控系统，其特征在于，所述系统根据所述每一组菊花链串联的天线芯片数量将整个相控子阵分为M*N/X组数据，所述SPI总线主设备同时向M*N/X组SPI总线从设备输出SPI通信数据，其中，M*N＝P*Q/4表示天线芯片数量，X表示每一组菊花链串联的天线芯片数量。

5.如权利要求1所述的多阵列相控子阵天线波控系统，其特征在于，所述系统的PCB板布线采用树装布局和等长线布线。

6.如权利要求1所述的多阵列相控子阵天线波控系统，其特征在于，所述SPI总线主设备包括FPGA芯片。

7.一种数据传输方法，其特征在于，所述方法用于传输权利要求1-5任一所述的波控系统的数据，所述方法包括：

获取控制天线波束的方位角和俯仰角；

根据所述方位角和俯仰角计算所需波控数据；

将所述波控数据打包以菊花链的形式传输至每一个天线单元。

8.如权利要求7所述的数据传输方法，其特征在于，在天线单元接收到数据的同时将当前状态以菊花链的形式反馈给SPI总线主设备再打包反馈给计算机。

9.如权利要求7所述的数据传输方法，其特征在于，所述SPI总线主设备采用移位寄存的方式进行数据传输。

10.如权利要求7所述的数据传输方法，其特征在于，所述移位寄存具体包括：

所述SPI总线主设备将数据信号下发至每一组SPI通信总线的第一个从设备；

每组SPI通信总线的第一个从设备再将数据信号依次向下转发至每组SPI通信总线的最后一个从设备；

所述每一组SPI通信总线的最后一个从设备将所有该组从设备的反馈数据信号反馈给所述SPI总线主设备。

Images