JP2004213423A - 情報処理装置及び方法、並びに情報処理プログラム - Google Patents
情報処理装置及び方法、並びに情報処理プログラム Download PDFInfo
- Publication number
- JP2004213423A JP2004213423A JP2003000546A JP2003000546A JP2004213423A JP 2004213423 A JP2004213423 A JP 2004213423A JP 2003000546 A JP2003000546 A JP 2003000546A JP 2003000546 A JP2003000546 A JP 2003000546A JP 2004213423 A JP2004213423 A JP 2004213423A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- processor
- request
- control port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
- Multi Processors (AREA)
Abstract
【課題】処理要求に係る処理を行うプロセッサでの省電力化や処理効率向上を図ること。
【解決手段】プロセッサ2からプロセッサ1に処理要求が行われ、プロセッサ1でのその処理完了の度に、割込み要求5が割込み制御ポート4を介し割込み信号6としてプロセッサ2にあった場合、プロセッサ2により割込み処理が行われた後に、割込み信号6がクリアされるに際し、そのクリアに同期して、割込み制御ポート4からプロセッサ1に対し割込み信号8が発生されることで、割込み信号8があるまでの間、プロセッサ1は、省電力モード状態、処理続行状態等におかれることが可能となる。
【選択図】 図1
【解決手段】プロセッサ2からプロセッサ1に処理要求が行われ、プロセッサ1でのその処理完了の度に、割込み要求5が割込み制御ポート4を介し割込み信号6としてプロセッサ2にあった場合、プロセッサ2により割込み処理が行われた後に、割込み信号6がクリアされるに際し、そのクリアに同期して、割込み制御ポート4からプロセッサ1に対し割込み信号8が発生されることで、割込み信号8があるまでの間、プロセッサ1は、省電力モード状態、処理続行状態等におかれることが可能となる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、少なくとも、第1,第2のプロセッサ間に割込み制御ポートが介在されてなる情報処理装置及び方法、更には、情報処理プログラムに係わり、特に第1のプロセッサが、第2のプロセッサからの処理要求に係る処理を効率的に処理しながらも、第1のプロセッサでの消費電力が抑制可能とされた情報処理装置及び方法、更には、情報処理プログラムに関する。
【0002】
【従来の技術】
これまでにも、マスタ側プロセッサからスレーブ側プロセッサに対してある処理要求が行われた場合、スレーブ側プロセッサでは、その処理要求に係る処理が処理された上、その処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号としてマスタ側プロセッサに通知されるようになっている。この通知に基づき、マスタ側プロセッサでは、割込み処理が行われた後に、割込み制御ポートからの割込み信号がマスタ側プロセッサによりクリアされる、といった具合にして、マスタ側プロセッサからの処理要求が一連の処理として処理されている。
【0003】
一方、スレーブ側プロセッサでは、割込み制御ポートのステータス、即ち、割込み制御ポートからマスタ側プロセッサに対し、割込み信号が発生されていないことをポーリング方式により確認することで、初めてマスタ側プロセッサからの処理要求が完結したことが知れるようになっている。
【0004】
因みに、特許文献1には、タイマは、CPUが通信を制御するビット毎に、そのCPUからの指示に基づいて所定の設定値を選択し、設定値に基づいて割込みタイミングを調節し、また、割込みコントローラは、タイマから割込みの発生が要求されたとき、CPUに対して割込みを発生する技術が記載されている。即ち、クロック発生時のタイミング等を工夫して様々な通信条件に適合させるような技術が記載されている。
【0005】
【特許文献1】
特開2002―312308号公報
【0006】
【発明が解決しようとする課題】
以上のように、これまでにあっては、割込み制御ポートからの割込み信号がマスタ側プロセッサによりクリアされたことが、何等積極的にスレーブ側プロセッサには通知されていなく、これがために、スレーブ側プロセッサでは、割込み制御ポートからマスタ側プロセッサに対し、割込み信号が発生されていないことをポーリング方式により確認することで、初めてマスタ側プロセッサからの処理要求が完結したことが知れるようになっている。
【0007】
割込み信号がマスタ側プロセッサによりクリアされたことを、積極的にスレーブ側プロセッサに通知するには、例えば、マスタ側プロセッサからスレーブ側プロセッサに対し、特別に用意された信号線を介し割込み信号を別途発生させたり、スレーブ側プロセッサには、ソフトウェアによる処理追加等が必要であった。
【0008】
本発明の目的は、プロセッサ間に何等信号線を特別に用意することなく、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上が図れる情報処理装置を提供することにある。
【0009】
本発明の他の目的は、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理方法を提供することにある。
【0010】
本発明の更なる他の目的は、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理プログラムを提供することにある。
【0011】
【課題を解決するための手段】
第2のプロセッサから第1のプロセッサに対して処理の処理要求が行われ、第1のプロセッサでの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として第2のプロセッサにあった場合、第2のプロセッサにより割込み処理が行われた後に、その割込み信号がクリアされるに際しては、そのクリアに同期して、割込み制御ポートから第1のプロセッサに対し割込み信号が発生されるようにした。
【0012】
したがって、割込み制御ポートから第1のプロセッサに割込み信号があるまでの間、第1のプロセッサは、省電力モード状態、又は処理続行状態におかれることが可能となり、その結果として、処理効率の向上や消費電力の抑制が図れることになる。
【0013】
【発明の実施の形態】
以下、本発明の一実施の形態を図1から図により説明する。
先ず本発明の情報処理装置について説明すれば、図1にその一例での概要構成を示す。これにより、その構成と処理動作について説明すれば、プロセッサ(ワイヤード・ロジック(布線論理)のものを含む)2からプロセッサ(ワイヤード・ロジック(布線論理)のものを含む)1に対しては、適当なルートを介し、随時、処理要求が行われる。その処理要求は、具体的には、例えばプロセッサ1側のコマンドレジスタにプロセッサ2により値が書込みされると、プロセッサ1に割込みをかける、といった形で行われる。
【0014】
プロセッサ2から処理要求があった場合、プロセッサ1では、処理要求に係る処理が行われるが、その処理完了の度に、処理完了、即ち、処理が完了した旨(処理内容如何によっては、処理結果を伴う場合もある)は、割込み通知データとして共有メモリ3に書込みされる一方では、割込み制御ポート4 に対しては、割込み要求5が通知される。この通知に基づき、割込み制御ポート(レジスタにして、値を通知、特定の値でクリアできるようにしてもよい)4では、プロセッサ2への割込み信号6が発生されることで、プロセッサ2では、それに対する割込み処理が行われる。具体的に、その割込み処理では、プロセッサ1により共有メモリ3に書込みされている割込み通知データがプロセッサ2に読み出された上、所定に処理されているものである。因みに、以上では、割込み通知データは共有メモリ3を介しプロセッサ2に転送されているが、直接転送されるようにしてもよい。
【0015】
プロセッサ2で、やがて、その割込み処理が終了すれば、割込み制御ポート4からの割込み信号6がクリアされるべく、プロセッサ2から割込み制御ポート4に対しては、割込みクリア処理7が行われる。したがって、ここまでの一連の処理は、これまでの場合と同様である。これまでにあっては、割込み信号6がクリアされていない限りにおいては、プロセッサ1による割込み制御ポート4 への割込み要求5の通知は、不可とされていたものである。
【0016】
これまでにあっては、割込みクリア処理7の終了を以って、プロセッサ2からの処理要求が一連の処理として終了されていたが、本発明の第1の特徴としては、割込み信号6がクリアされるのに同期して、割込み制御ポート4からプロセッサ1に対して、自動的に割込み信号8が発生されることが挙げられる。
【0017】
実に、その特徴により、プロセッサ1で、プロセッサ2からの処理要求に係る複数の処理が行われる場合、処理完了に伴い、プロセッサ1が処理要求5の通知を割込み制御ポート4に対して行うべく、割込み制御ポート4から割込み信号6が発生されているか否か、そのステータスをポーリング方式により繰返して確認することは不要として、割込み信号6が発生されている場合には、割込み制御ポート4から割込み信号8が発生されるまでの間、プロセッサ1は、省電力モード状態、又は処理続行状態におかれることが可能となっている。
【0018】
以下、プロセッサ2からの処理要求に係る処理の処理完了の度に行われる情報処理内容、あるいはその処理完了の度に実行される情報処理プログラムの内容について説明する。先ずプロセッサ1が省電力モード状態におかれる場合を図2に示す。図2には、一例での内容が示されているが、図示のように、処理完了の確認を待って、先ず割込み制御ポートのステータスから、割込み要求の割込み制御ポートへの出力が可能か否かが判定される(割込み要求出力可否判定ステップ21)。その判定で、もしも、他プロセッサでの、前回割込み要求に基づく割込み処理が遅れていることを要因として、割込み要求出力が不可能と判定された場合には、割込み制御ポートからの割込み信号でウェイクアップ(Wakeup)処理を行うことが設定される(ウェイクアップ処理設定ステップ23)。その後は、自プロセッサは、一旦、省電力モード状態に移行される(省電力モード移行ステップ24)。
【0019】
自プロセッサが省電力モード状態におかれている状態で、やがて、割込み制御ポートから割込み信号が発生されれば、ウェイクアップ処理が行われることで、自プロセッサは省電力モード状態から復帰され(ウェイクアップ処理ステップ25)、その後に、割込み要求出力が割込み制御ポートに対して行われる(割込み要求出力ステップ22)。また、もしも、割込み要求出力可否判定ステップ21で、割込み要求出力が可能と判定された場合には、即、割込み要求出力が行われる(割込み要求出力ステップ22)。
【0020】
一方、プロセッサ1が処理続行状態におかれる場合での情報処理内容、あるいは情報処理プログラムの内容について説明すれば、その一例での内容を図3に示す。図示のように、処理完了の確認を待って、先ず割込み制御ポートのステータスから、割込み要求の割込み制御ポートへの出力が可能か否かが判定される(割込み要求出力可否判定ステップ31)。その判定で、もしも、他プロセッサでの、前回割込み要求に基づく割込み処理が遅れていることを要因として、割込み要求出力が不可能と判定された場合には、割込み制御ポートからの割込み信号で割込み処理を行うことが設定される(割込み処理設定ステップ33)。次には、割込み通知データとしての処理完了、又は処理結果を伴う処理完了がバッファリング(リングバッファや優先度付キュー等、必要とされる要件に応じてデータ構造は任意に選択可能)される(データバッファリングステップ34)。その後、処理されるべき他の処理にジャンプする(ジャンプステップ35)。
【0021】
以上の処理が行われているか、あるいは繰返し行われている状態で、割込み制御ポートから割込み信号が発生されれば、割込み処理が行われ(割込み処理ステップ36)、その後に、バッファリングされている割込み通知データに基づき、割込み要求の出力が行われる(この場合での出力順番は、バッファリングされている通りの順番か、優先度大のものを最優先して出力する等、その出力順番はデータ構造に依存)(割込み要求出力ステップ32)。また、もしも、割込み要求出力可否判定ステップ31で、割込み要求出力が可能と判定された場合には、即、割込み要求出力が行われる(割込み要求出力ステップ32)。
【0022】
実際には、プロセッサ2からの処理要求頻度は常時一定とは限らなく、一般的には、様々に変化すると考えられることから、図2,図3に示す情報処理内容、あるいは情報処理プログラム内容が組合せられた状態として併用されればよい。
【0023】
以上、本発明者によってなされた発明を実施の形態に基づき、具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変更可能であることはいうまでもない。
【0024】
【発明の効果】
プロセッサ間に何等信号線を特別に用意することなく、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上が図れる情報処理装置が提供される。
【0025】
割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理方法が提供される。
【0026】
割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理プログラムが提供される。
【図面の簡単な説明】
【図1】本発明の情報処理装置の一例での概要構成を示す図である。
【図2】プロセッサが省電力モード状態におかれる場合での情報処理内容の一例を示す図である。
【図3】プロセッサが処理続行状態におかれる場合で情報処理内容の一例を示す図である。
【符号の説明】
1,2…プロセッサ、3…共有メモリ、4…割込み制御ポート、5…割込み要求、6,8…割込み信号、7…割込みクリア処理
【発明の属する技術分野】
本発明は、少なくとも、第1,第2のプロセッサ間に割込み制御ポートが介在されてなる情報処理装置及び方法、更には、情報処理プログラムに係わり、特に第1のプロセッサが、第2のプロセッサからの処理要求に係る処理を効率的に処理しながらも、第1のプロセッサでの消費電力が抑制可能とされた情報処理装置及び方法、更には、情報処理プログラムに関する。
【0002】
【従来の技術】
これまでにも、マスタ側プロセッサからスレーブ側プロセッサに対してある処理要求が行われた場合、スレーブ側プロセッサでは、その処理要求に係る処理が処理された上、その処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号としてマスタ側プロセッサに通知されるようになっている。この通知に基づき、マスタ側プロセッサでは、割込み処理が行われた後に、割込み制御ポートからの割込み信号がマスタ側プロセッサによりクリアされる、といった具合にして、マスタ側プロセッサからの処理要求が一連の処理として処理されている。
【0003】
一方、スレーブ側プロセッサでは、割込み制御ポートのステータス、即ち、割込み制御ポートからマスタ側プロセッサに対し、割込み信号が発生されていないことをポーリング方式により確認することで、初めてマスタ側プロセッサからの処理要求が完結したことが知れるようになっている。
【0004】
因みに、特許文献1には、タイマは、CPUが通信を制御するビット毎に、そのCPUからの指示に基づいて所定の設定値を選択し、設定値に基づいて割込みタイミングを調節し、また、割込みコントローラは、タイマから割込みの発生が要求されたとき、CPUに対して割込みを発生する技術が記載されている。即ち、クロック発生時のタイミング等を工夫して様々な通信条件に適合させるような技術が記載されている。
【0005】
【特許文献1】
特開2002―312308号公報
【0006】
【発明が解決しようとする課題】
以上のように、これまでにあっては、割込み制御ポートからの割込み信号がマスタ側プロセッサによりクリアされたことが、何等積極的にスレーブ側プロセッサには通知されていなく、これがために、スレーブ側プロセッサでは、割込み制御ポートからマスタ側プロセッサに対し、割込み信号が発生されていないことをポーリング方式により確認することで、初めてマスタ側プロセッサからの処理要求が完結したことが知れるようになっている。
【0007】
割込み信号がマスタ側プロセッサによりクリアされたことを、積極的にスレーブ側プロセッサに通知するには、例えば、マスタ側プロセッサからスレーブ側プロセッサに対し、特別に用意された信号線を介し割込み信号を別途発生させたり、スレーブ側プロセッサには、ソフトウェアによる処理追加等が必要であった。
【0008】
本発明の目的は、プロセッサ間に何等信号線を特別に用意することなく、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上が図れる情報処理装置を提供することにある。
【0009】
本発明の他の目的は、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理方法を提供することにある。
【0010】
本発明の更なる他の目的は、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理プログラムを提供することにある。
【0011】
【課題を解決するための手段】
第2のプロセッサから第1のプロセッサに対して処理の処理要求が行われ、第1のプロセッサでの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として第2のプロセッサにあった場合、第2のプロセッサにより割込み処理が行われた後に、その割込み信号がクリアされるに際しては、そのクリアに同期して、割込み制御ポートから第1のプロセッサに対し割込み信号が発生されるようにした。
【0012】
したがって、割込み制御ポートから第1のプロセッサに割込み信号があるまでの間、第1のプロセッサは、省電力モード状態、又は処理続行状態におかれることが可能となり、その結果として、処理効率の向上や消費電力の抑制が図れることになる。
【0013】
【発明の実施の形態】
以下、本発明の一実施の形態を図1から図により説明する。
先ず本発明の情報処理装置について説明すれば、図1にその一例での概要構成を示す。これにより、その構成と処理動作について説明すれば、プロセッサ(ワイヤード・ロジック(布線論理)のものを含む)2からプロセッサ(ワイヤード・ロジック(布線論理)のものを含む)1に対しては、適当なルートを介し、随時、処理要求が行われる。その処理要求は、具体的には、例えばプロセッサ1側のコマンドレジスタにプロセッサ2により値が書込みされると、プロセッサ1に割込みをかける、といった形で行われる。
【0014】
プロセッサ2から処理要求があった場合、プロセッサ1では、処理要求に係る処理が行われるが、その処理完了の度に、処理完了、即ち、処理が完了した旨(処理内容如何によっては、処理結果を伴う場合もある)は、割込み通知データとして共有メモリ3に書込みされる一方では、割込み制御ポート4 に対しては、割込み要求5が通知される。この通知に基づき、割込み制御ポート(レジスタにして、値を通知、特定の値でクリアできるようにしてもよい)4では、プロセッサ2への割込み信号6が発生されることで、プロセッサ2では、それに対する割込み処理が行われる。具体的に、その割込み処理では、プロセッサ1により共有メモリ3に書込みされている割込み通知データがプロセッサ2に読み出された上、所定に処理されているものである。因みに、以上では、割込み通知データは共有メモリ3を介しプロセッサ2に転送されているが、直接転送されるようにしてもよい。
【0015】
プロセッサ2で、やがて、その割込み処理が終了すれば、割込み制御ポート4からの割込み信号6がクリアされるべく、プロセッサ2から割込み制御ポート4に対しては、割込みクリア処理7が行われる。したがって、ここまでの一連の処理は、これまでの場合と同様である。これまでにあっては、割込み信号6がクリアされていない限りにおいては、プロセッサ1による割込み制御ポート4 への割込み要求5の通知は、不可とされていたものである。
【0016】
これまでにあっては、割込みクリア処理7の終了を以って、プロセッサ2からの処理要求が一連の処理として終了されていたが、本発明の第1の特徴としては、割込み信号6がクリアされるのに同期して、割込み制御ポート4からプロセッサ1に対して、自動的に割込み信号8が発生されることが挙げられる。
【0017】
実に、その特徴により、プロセッサ1で、プロセッサ2からの処理要求に係る複数の処理が行われる場合、処理完了に伴い、プロセッサ1が処理要求5の通知を割込み制御ポート4に対して行うべく、割込み制御ポート4から割込み信号6が発生されているか否か、そのステータスをポーリング方式により繰返して確認することは不要として、割込み信号6が発生されている場合には、割込み制御ポート4から割込み信号8が発生されるまでの間、プロセッサ1は、省電力モード状態、又は処理続行状態におかれることが可能となっている。
【0018】
以下、プロセッサ2からの処理要求に係る処理の処理完了の度に行われる情報処理内容、あるいはその処理完了の度に実行される情報処理プログラムの内容について説明する。先ずプロセッサ1が省電力モード状態におかれる場合を図2に示す。図2には、一例での内容が示されているが、図示のように、処理完了の確認を待って、先ず割込み制御ポートのステータスから、割込み要求の割込み制御ポートへの出力が可能か否かが判定される(割込み要求出力可否判定ステップ21)。その判定で、もしも、他プロセッサでの、前回割込み要求に基づく割込み処理が遅れていることを要因として、割込み要求出力が不可能と判定された場合には、割込み制御ポートからの割込み信号でウェイクアップ(Wakeup)処理を行うことが設定される(ウェイクアップ処理設定ステップ23)。その後は、自プロセッサは、一旦、省電力モード状態に移行される(省電力モード移行ステップ24)。
【0019】
自プロセッサが省電力モード状態におかれている状態で、やがて、割込み制御ポートから割込み信号が発生されれば、ウェイクアップ処理が行われることで、自プロセッサは省電力モード状態から復帰され(ウェイクアップ処理ステップ25)、その後に、割込み要求出力が割込み制御ポートに対して行われる(割込み要求出力ステップ22)。また、もしも、割込み要求出力可否判定ステップ21で、割込み要求出力が可能と判定された場合には、即、割込み要求出力が行われる(割込み要求出力ステップ22)。
【0020】
一方、プロセッサ1が処理続行状態におかれる場合での情報処理内容、あるいは情報処理プログラムの内容について説明すれば、その一例での内容を図3に示す。図示のように、処理完了の確認を待って、先ず割込み制御ポートのステータスから、割込み要求の割込み制御ポートへの出力が可能か否かが判定される(割込み要求出力可否判定ステップ31)。その判定で、もしも、他プロセッサでの、前回割込み要求に基づく割込み処理が遅れていることを要因として、割込み要求出力が不可能と判定された場合には、割込み制御ポートからの割込み信号で割込み処理を行うことが設定される(割込み処理設定ステップ33)。次には、割込み通知データとしての処理完了、又は処理結果を伴う処理完了がバッファリング(リングバッファや優先度付キュー等、必要とされる要件に応じてデータ構造は任意に選択可能)される(データバッファリングステップ34)。その後、処理されるべき他の処理にジャンプする(ジャンプステップ35)。
【0021】
以上の処理が行われているか、あるいは繰返し行われている状態で、割込み制御ポートから割込み信号が発生されれば、割込み処理が行われ(割込み処理ステップ36)、その後に、バッファリングされている割込み通知データに基づき、割込み要求の出力が行われる(この場合での出力順番は、バッファリングされている通りの順番か、優先度大のものを最優先して出力する等、その出力順番はデータ構造に依存)(割込み要求出力ステップ32)。また、もしも、割込み要求出力可否判定ステップ31で、割込み要求出力が可能と判定された場合には、即、割込み要求出力が行われる(割込み要求出力ステップ32)。
【0022】
実際には、プロセッサ2からの処理要求頻度は常時一定とは限らなく、一般的には、様々に変化すると考えられることから、図2,図3に示す情報処理内容、あるいは情報処理プログラム内容が組合せられた状態として併用されればよい。
【0023】
以上、本発明者によってなされた発明を実施の形態に基づき、具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変更可能であることはいうまでもない。
【0024】
【発明の効果】
プロセッサ間に何等信号線を特別に用意することなく、割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上が図れる情報処理装置が提供される。
【0025】
割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理方法が提供される。
【0026】
割込み制御ポートからの割込み信号が一方のプロセッサによりクリアされたことが、他方のプロセッサに積極的に通知されることで、その他方のプロセッサでの処理効率の向上や消費電力の抑制が図れる情報処理プログラムが提供される。
【図面の簡単な説明】
【図1】本発明の情報処理装置の一例での概要構成を示す図である。
【図2】プロセッサが省電力モード状態におかれる場合での情報処理内容の一例を示す図である。
【図3】プロセッサが処理続行状態におかれる場合で情報処理内容の一例を示す図である。
【符号の説明】
1,2…プロセッサ、3…共有メモリ、4…割込み制御ポート、5…割込み要求、6,8…割込み信号、7…割込みクリア処理
Claims (9)
- 少なくとも、第1,第2のプロセッサ間に割込み制御ポートが介在されてなる情報処理装置であって、
第1のプロセッサに対して処理の処理要求を行う一方、該第1のプロセッサでの処理要求に係る処理の処理完了に伴い、割込み要求が割込み制御ポートを介し割込み信号としてあった場合に、割込み処理を行った後に、上記割込み信号をクリアする第2のプロセッサと、
第1のプロセッサでの処理要求に係る処理の処理完了に伴い、該第1のプロセッサからの割込み要求を割込み信号として第2のプロセッサに通知する一方、該割込み信号の第2のプロセッサによるクリアに同期して、第1のプロセッサに対し割込み信号を発生する割込み制御ポートと、
第2のプロセッサからの処理要求に係る処理の処理完了に伴い、割込み要求を割込み制御ポートに通知する一方、該割込み制御ポートから割込み信号があるまでの間、省電力モード状態、処理続行状態、又は処理続行状態後に省電力モード状態におかれる第1のプロセッサと
を含む情報処理装置。 - 請求項1記載の情報処理装置において、
第1のプロセッサでの処理要求に係る処理の処理完了に伴い、割込み通知データとしての処理完了、又は処理結果を伴う処理完了は、直接間接に第2のプロセッサに通知される情報処理装置。 - 請求項1記載の情報処理装置において、
第1のプロセッサが処理続行状態におかれる際には、第1のプロセッサでの処理要求に係る処理の処理完了の度に、割込み通知データとしての処理完了、又は処理結果を伴う処理完了は、一時的にバッファリングされる情報処理装置。 - 第2のプロセッサから第1のプロセッサに対して処理の処理要求が行われ、該第1のプロセッサでの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として第2のプロセッサあった場合、該第2のプロセッサにより割込み処理が行われた後に、上記割込み信号がクリアされる場合での情報処理方法であって、
割込み信号がクリアされるのに同期して、割込み制御ポートから第1のプロセッサに対し割込み信号が発生されるまでの間、第1のプロセッサは、省電力モード状態、又は処理続行状態におかれる情報処理方法。 - 請求項4記載の情報処理方法において、
第1のプロセッサでの処理要求に係る処理の処理完了に伴い、割込み通知データとしての処理完了、又は処理結果を伴う処理完了は、直接間接に第2のプロセッサに通知される情報処理方法。 - 請求項4記載の情報処理方法において、
第1のプロセッサが省電力状態におかれるべく、
割込み要求の割込み制御ポートへの出力が可能か否かを判定する割込み要求出力可否判定ステップと、
該割込み要求出力可否判定ステップで割込み要求出力が不可能と判定された場合に、割込み制御ポートからの割込み信号でウェイクアップ処理を設定するウェイクアップ処理設定ステップと、
該ウェイクアップ処理設定ステップ後に、自プロセッサを省電力モード状態に移行させる省電力モード移行ステップと、
割込み制御ポートからの割込み信号でウェイクアップ処理を行うウェイクアップ処理ステップと、
上記割込み要求出力可否判定ステップで割込み要求出力が可能と判定された場合、又は上記ウェイクアップ処理ステップ後に割込み要求出力を行う割込み要求出力ステップと
を含む情報処理方法。 - 請求項4記載の情報処理方法において、
第1のプロセッサが処理続行状態におかれるべく、
割込み要求の割込み制御ポートへの出力が可能か否かを判定する割込み要求出力可否判定ステップと、
該割込み要求出力可否判定ステップで割込み要求出力が不可能と判定された場合に、割込み制御ポートからの割込み信号で割込み処理を設定する割込み処理設定ステップと、
該割込み処理設定ステップ後に、割込み通知データとしての処理完了、又は処理結果を伴う処理完了をバッファリングするデータバッファリングステップと、
該データバッファリングステップ後に、他の処理へジャンプするジャンプステップと、
割込み制御ポートからの割込み信号で割込み処理を行う割込み処理ステップと、
上記割込み要求出力可否判定ステップで割込み要求出力が可能と判定された場合、又は上記割込み処理ステップ後に割込み要求出力を行う割込み要求出力ステップと
を含む情報処理方法。 - 他プロセッサからの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として他プロセッサに通知される一方、該割込み信号に対する応答として、上記他プロセッサでは、割込み処理が行われた後に、該他プロセッサにより上記割込み信号がクリアされるのに同期して、割込み制御ポートから自プロセッサに対し割込み信号が発生される場合での、他プロセッサからの処理要求に係る処理の処理完了の度に実行される情報処理プログラムであって、
割込み要求の割込み制御ポートへの出力が可能か否かを判定する割込み要求出力可否判定ステップと、
該割込み要求出力可否判定ステップで割込み要求出力が不可能と判定された場合に、割込み制御ポートからの割込み信号でウェイクアップ処理を設定するウェイクアップ処理設定ステップと、
該ウェイクアップ処理設定ステップ後に、自プロセッサを省電力モード状態に移行させる省電力モード移行ステップと、
割込み制御ポートからの割込み信号でウェイクアップ処理を行うウェイクアップ処理ステップと、
上記割込み要求出力可否判定ステップで割込み要求出力が可能と判定された場合、又は上記ウェイクアップ処理ステップ後に割込み要求出力を行う割込み要求出力ステップと
を含む情報処理プログラム。 - 他プロセッサからの処理要求に係る処理の処理完了の度に、割込み要求が割込み制御ポートを介し割込み信号として他プロセッサに通知される一方、該割込み信号に対する応答として、上記他プロセッサでは、割込み処理が行われた後に、該他プロセッサにより上記割込み信号がクリアされるのに同期して、割込み制御ポートから自プロセッサに対し割込み信号が発生される場合での、他プロセッサからの処理要求に係る処理の処理完了の度に実行される情報処理プログラムであって、
割込み要求の割込み制御ポートへの出力が可能か否かを判定する割込み要求出力可否判定ステップと、
該割込み要求出力可否判定ステップで割込み要求出力が不可能と判定された場合に、割込み制御ポートからの割込み信号で割込み処理を設定する割込み処理設定ステップと、
該割込み処理設定ステップ後に、割込み通知データとしての処理完了、又は処理結果を伴う処理完了をバッファリングするデータバッファリングステップと、
該データバッファリングステップ後に、他の処理へジャンプするジャンプステップと、
割込み制御ポートからの割込み信号で割込み処理を行う割込み処理ステップと、
上記割込み要求出力可否判定ステップで割込み要求出力が可能と判定された場合、又は上記割込み処理ステップ後に割込み要求出力を行う割込み要求出力ステップと
を含む情報処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000546A JP2004213423A (ja) | 2003-01-06 | 2003-01-06 | 情報処理装置及び方法、並びに情報処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003000546A JP2004213423A (ja) | 2003-01-06 | 2003-01-06 | 情報処理装置及び方法、並びに情報処理プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004213423A true JP2004213423A (ja) | 2004-07-29 |
Family
ID=32818822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003000546A Pending JP2004213423A (ja) | 2003-01-06 | 2003-01-06 | 情報処理装置及び方法、並びに情報処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004213423A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016515260A (ja) * | 2013-03-12 | 2016-05-26 | クアルコム,インコーポレイテッド | コンピュータビジョンアプリケーションのための適応型データパス |
JP2017531270A (ja) * | 2015-07-01 | 2017-10-19 | 小米科技有限責任公司Xiaomi Inc. | Mcuウェイクアップ方法及び装置 |
-
2003
- 2003-01-06 JP JP2003000546A patent/JP2004213423A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016515260A (ja) * | 2013-03-12 | 2016-05-26 | クアルコム,インコーポレイテッド | コンピュータビジョンアプリケーションのための適応型データパス |
JP2017531270A (ja) * | 2015-07-01 | 2017-10-19 | 小米科技有限責任公司Xiaomi Inc. | Mcuウェイクアップ方法及び装置 |
US10088889B2 (en) | 2015-07-01 | 2018-10-02 | Xiaomi Inc. | Method and device for waking up a controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0776894B2 (ja) | プロセッサ用クロック信号の制御方法及び情報処理システム | |
US20070076246A1 (en) | Image processing apparatus | |
JP2007207026A (ja) | Dma転送装置 | |
JP2009268082A (ja) | 画像処理装置、画像出力制御システム、画像形成システムおよびプログラム | |
TWI595353B (zh) | 用於控制處理器核心之電力模式的基於延遲電力模式單元以及相關方法及系統 | |
JP2004213423A (ja) | 情報処理装置及び方法、並びに情報処理プログラム | |
JP2006065471A (ja) | 半導体集積回路およびその節電制御方法および節電制御プログラム | |
JP2006236241A (ja) | 周辺装置 | |
JP2005085079A (ja) | データ転送制御装置 | |
JP5018814B2 (ja) | 割り込み制御装置及び画像形成装置 | |
JP2007272554A (ja) | データ処理装置 | |
JP2004127093A (ja) | 画像処理装置および画像処理方法 | |
JP4862395B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP4190969B2 (ja) | バスシステム及びambaにおけるバス調停システム | |
JPH10254721A (ja) | 印刷装置、その割込要求処理方法、及び記憶媒体 | |
JP2011060066A (ja) | データ処理回路 | |
JP3728641B2 (ja) | 画像形成装置 | |
JP2004078642A (ja) | 割込み制御回路 | |
JPH09218859A (ja) | マルチプロセッサ制御システム | |
JP2004118298A (ja) | データ処理制御装置 | |
JP2006252454A (ja) | メモリ制御方法及びメモリ制御回路及び同回路を有する半導体装置及び同回路を有する記憶装置 | |
JP2005158036A (ja) | プロセッサ制御回路および情報処理装置 | |
JP3007404B2 (ja) | 印刷装置および印刷方法 | |
JP2004021713A (ja) | 半導体記憶装置 | |
JP2011107922A (ja) | 情報処理システム |