JP2004207345A - 裏面入射型受光素子 - Google Patents

Abstract

【課題】半導体基板と電極間に生じる静電容量（寄生容量）を小さくできる裏面入射型受光素子を提供し、裏面入射型受光素子の応答速度を向上させる。
【解決手段】裏面入射型受光素子１は、裏面９から光が入射される半導体基板３の表面５にｐ電極１５とｎ電極１７が設けられ、各電極１５、１７に対応して電極パターン１１３、１１５が設けられたサブマウント基板１１９に対し、半導体基板３の表面５を下にして各電極１５、１７と電極パターン１１３、１１５との間が直接ボンディングされる。半導体基板３の表面５で、ｐ電極１５とサブマウント基板１１９の電極パターン１１３とが対向する一部分には、厚み方向に低くした凹部２３を形成する。これにより、電極パターン１１３と半導体基板３の表面５との間隔が凹部２３の深さ分だけ拡大し、半導体基板と電極との間に生じる寄生容量が小さくなる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、光ファイバ通信に用いる裏面入射型受光素子に関し、さらに詳しくは、光ファイバからの光を半導体基板の裏面に入射させ、この入射した光を半導体基板の表面に設けた受光部で受光し、この受光量に応じた電気信号（光電流）を出力する裏面入射型受光素子に関する。
【０００２】
【従来の技術】
光ファイバを利用した光通信では、光ファイバから伝送されてくる光信号を受光素子に入射させて電気信号に変換している。この受光素子としては、図４に示す構成の裏面入射型受光素子１１１が提案されている。この裏面入射型受光素子１１１は、受光部１０３と、その電極（ｐ電極１０５、ｎ電極１０７）とがｎ−ＩｎＰ半導体基板１００の表面１０１に設けられている。この裏面入射型受光素子１１１では、図示しない光ファイバからの光を半導体基板１００の裏面１０９に入射させ、表面１０１に設けた受光部１０３で受光し、この受光量に応じた光電流を発生して出力している。
【０００３】
この種の裏面入射型受光素子１１１において、各電極１０５、１０７から信号を取り出す場合には、各電極１０５、１０７と導通接続される図５に示す電極パターン１１３、１１５が例えばセラミック基板１１７に形成されたサブマウント基板１１９が用いられる。半導体基板１００は、表面１０１を下にしたフェースダウン状態で、電極パターン１１３にＰ電極１０５、電極パターン１１５にＮ電極１０７を直接ボンディングし、図６に示すようにサブマウント基板１１９に固定する。これにより、半導体基板１００の下面に位置する各電極１０５、１０７からの信号は、サブマウント基板１１９の表出した電極パターン１１３、１１５を介して取り出し可能となった。
【０００４】
【発明が解決しようとする課題】
しかしながら、サブマウント基板１１９を用いて信号の取り出しを行う上記構成による裏面入射型受光素子１１１では、図７に示すように、半導体基板１００とサブマウント基板１１９上の電極パターン１１３、１１５とが狭い間隔ｄを挟んで対向している。そして、ｎ電極１０７は、低抵抗の半導体基板１００と電気的に繋がっているため、半導体基板１００と電極パターン１１３との間で大きな静電容量が生じ、半導体基板１００と電極１０５との間に寄生容量Ｃ_P を有している。
【０００５】
例えば半導体基板１００の厚みｔ１が１００μｍ、サブマウント基板１１９の厚みｔ２が２５０μｍ、電極パターン１１３、１１５の厚みｔ３が１μｍで構成された裏面入射型受光素子１１１の場合、電極パターン１１３、１１５の幅Ｗを６０μｍ、長さＬを３００μｍ、間隔ｄを５μｍとすると、Ｃ_P ＝ε₀ ε_S （Ｗ・Ｌ）／ｄの式（但し、ε₀ は真空中の誘電率、ε_S は誘電体の誘電率）によって算出できる。この場合、誘電体は空気なので、寄生容量Ｃ_P は、Ｃ_P ＝ε₀ ε_S （Ｗ・Ｌ）／ｄ＝８．８５×１０^-12 ×（０．０６×１０^-3×０．３×１０^-3）／０．００５×１０^-3≒３２ｆＦとなる。
【０００６】
また、裏面入射型受光素子１１１の受光層が持つ寄生容量Ｃ_APD は、受光径によって異なるが、１０ＧＨｚの周波数帯で受光径がφ３０〜φ４０μｍの場合、１２０ｆＦ程度となる。
【０００７】
従って、全体の寄生容量Ｃ_total は、Ｃ_total ＝Ｃ_P ＋Ｃ_APD ＝１５２ｆＦと大きくなる。そして、この寄生容量Ｃ_total が大きいと、入出力電極間寄生容量の場合、帰還容量として高周波利得の安定性に欠けるという問題がある。また、接地電極との間の寄生容量の場合には、利得帯域幅を悪くし、その結果、応答速度が低下するという問題がある。
【０００８】
そこで、本発明は上述した課題に鑑みてなされたものであって、半導体基板と電極間に生じる静電容量（寄生容量）を小さくでき、応答速度の向上を図ることができる裏面入射型受光素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
次に、上記の課題を解決するための手段を、実施の形態に対応する図面を参照して説明する。
この発明の請求項１記載の裏面入射型受光素子は、裏面９から光が入射される半導体基板３の表面５にｐ電極１５とｎ電極１７が設けられ、前記各電極に対応して電極パターン１１３、１１５が設けられたサブマウント基板１１９に対し、前記半導体基板の表面を下にして前記各電極と前記電極パターンとの間を直接ボンディングする裏面入射型受光素子１であって、
前記電極パターンの幅をＷ、長さをＬ、前記半導体基板と前記サブマウント基板との間隔ｄとしたときに、前記半導体基板と前記サブマウント基板との間の静電容量Ｃ_p を示す式Ｃ_p ＝ε₀ ε_S （Ｗ・Ｌ）／ｄ（但し、ε₀ は真空中の誘電率、ε_S は誘電体の誘電率）のｄを大きくする凹部（２３）が前記半導体基板の表面に形成されていることを特徴とする。
【００１０】
請求項２記載の裏面入射型受光素子は、裏面９から光が入射される半導体基板３の表面５にｐ電極１５とｎ電極１７が設けられ、前記各電極に対応して電極パターン１１３、１１５が設けられたサブマウント基板１１９に対し、前記半導体基板の表面を下にして前記各電極と電極パターンとの間を直接ボンディングする裏面入射型受光素子１であって、
前記半導体基板の表面で、少なくとも前記ｐ電極と前記サブマウント基板の前記電極パターンとが対向する一部分には、厚み方向に低くした凹部２３が形成されていることを特徴とする。
【００１１】
請求項３記載の裏面入射型受光素子は、請求項２記載の裏面入射型受光素子１において、
前記凹部２３は、前記半導体基板表面５の周縁３７を残して形成されたことを特徴とする。
【００１２】
本発明に係る裏面入射型受光素子１では、サブマウント基板１１９上に、半導体基板の表面５を下にしてフリップチップ接続した場合、半導体基板３とサブマウント基板１１９との間隔ｄ、すなわち電極パターンをなすｐ電極用信号ライン１１３と半導体基板表面５との間隔が凹部２３の深さ分だけ拡大される。これにより、凹部２３を形成しない場合に比べ、間隔ｄが拡大した分、半導体基板３とｐ電極用信号ライン１１３との間に生じる寄生容量が小さくなり、裏面入射型受光素子１における応答速度が高まる。
【００１３】
また、半導体基板表面５の周縁３７を残して凹部２３を形成すれば、半導体基板３の側面４１に周縁３７の一部分が薄厚となった切欠部の出現することがなく、この切欠部による基板強度の低下が防止される。これにより、複数の素子パターンが形成された素板を切断し、多数の半導体基板３を製造する際、基板強度の低下した切欠部から半導体基板３にヒビが入る、所謂へき開等による素子破壊が防止される。
【００１４】
【発明の実施の形態】
以下、本発明に係る裏面入射型受光素子の好適な実施の形態を図面を参照して詳細に説明する。
【００１５】
図１は本発明に係る裏面入射型受光素子を表面から見た平面図、図２は図１の裏面入射型受光素子とサブマウント基板とのフリップチップ接続の状況を示す斜視図、図３はフリップチップ接続された裏面入射型受光素子とサブマウント基板との縦断面図である。
【００１６】
なお、本発明において、図４〜図７に示した部材・部位と同一の部材・部位には同一の符号を付し、重複する説明は省略するものとする。
【００１７】
本実施の形態による裏面入射型受光素子（以下、単に「受光素子」という）１は、半導体基板３の表面５側に受光部７が設けられ、半導体基板３の裏面９側が光ファイバ１１からの光が入射される受光面１３となる。そして、この受光素子１では、光ファイバ１１からの光が受光面１３に入射されると、その光が半導体基板３を透過して受光部７に入射する。
【００１８】
受光素子１は、ｐ電極１５とｎ電極１７を有している。本例では、受光部７の中央上部にｐ電極１５が形成され、受光部７の周囲に一つ又は複数（図１の例ではｐ電極を挟むように受光部７の左右上下に４つ）のｎ電極１７が形成され、半導体基板３中にはｐｎ接合部が形成されている。受光素子１は、受光面１３に光が入射すると、光によって対生成された電子及び正孔が接合部の内部電界により、ｐ領域の電子がｎ領域に移動し、ｎ領域の正孔がｐ領域に移動する。その結果、ｎ領域が負に帯電し、ｐ領域が正に帯電する。これにより、ｐ電極１５及びｎ電極１７に接続した不図示の外部回路の両端に電圧（光起電力）が発生し、光電流が流れる。
【００１９】
受光素子１のｎ電極１７には逆バイアス電圧が加えられ、感光領域内（接合部とその近傍）でつくられたキャリアが全部光電流として有効に収集されるようになっている。すなわち、ｐ電極１５は、ｎ電極１７にバイアス電圧が与えられている状態で、光が入射したときに、その光電流を出力として取り出すための電極となっている。
【００２０】
なお、本例の受光素子１には、内部に電流増倍作用を持つアバランシェフォトダイオード（ＡＰＤ：avalanche photodiode）を採用しているが、本発明の適用範囲はＡＰＤに限定されるものではなく、例えばｐ層とｎ層との間に高抵抗層を設けたｐｉｎ接合形のＰＩＮフォトダイオードであっても良い。
【００２１】
この受光素子１の各電極１５、１７から信号を取り出す場合には、図２に示すような各電極１５、１７と導通接続される電極パターン１１３、１１５が例えばセラミック基板１１７に形成されたサブマウント基板１１９が用いられる。受光素子１は、表面５を下にしたフェースダウン状態で、電極パターン１１３にｐ電極１５、電極パターン１１５にｎ電極１７を直接ボンディングし、図３に示すように、サブマウント基板１１９に固定する。これにより、半導体基板３の下面に位置する各電極１５、１７からの信号は、サブマウント基板１１９の表出した電極パターン１１３、１１５を介して取り出し可能となっている。
【００２２】
ここで、サブマウント基板１１９の電極パターン（ｐ電極用信号ライン）１１３と対面する半導体基板３の表面５における対面領域２１の少なくとも一部分には、表面５を厚み方向に低くした凹部２３が形成されている。図１の例では、ｐ電極用信号ライン１１３と対面する半導体基板３の表面５における対面領域２１のみを二点鎖線で示している。そして、ｐ電極から所定距離をおいた位置から端部にかけて電極パターン１１３に沿って直線状の凹部２３が半導体基板３の表面５に形成されている。これにより、サブマウント基板１１９に半導体基板３を固定した状態で、この凹部２３には他の部分より大きな空隙２５が形成されることになる。
【００２３】
本実施の形態において、凹部２３は、図１〜図３に示すように、電極パターン１１３に沿うように直線状に形成され、半導体基板３の周縁３７を含めて側面４１の端部まで連通して彫り込んだ溝で構成される。これにより、凹部２３の内周面３９は、半導体基板３の側面４１で開放されている。
【００２４】
また、凹部２３は、半導体基板３の表面５の周縁３７（図１の破線部の周縁３７ａ参照）を残して形成し、内周面３９が側面４１で開放されないものであっても良い。このような凹部２３の形状とすれば、半導体基板３の側面４１に周縁３７の一部分が薄厚となった切欠部がなく、この切欠部による基板強度の低下が防止される。これにより、複数の素子パターンが形成された素板を切断し、多数の半導体基板３を製造する際、基板強度の低下した切欠部から半導体基板３にヒビが入る、所謂へき開等による素子破壊を防止することができる。
【００２５】
なお、上述した凹部２３は、電極パターン１１３、１１５の幅をＷ、長さをＬ、半導体基板３とサブマウント基板１１９との間隔ｄとしたときに、ε₀ ε_S （Ｗ・Ｌ）／ｄ（但し、ε₀ は真空中の誘電率、ε_S は誘電体の誘電率）の式中のｄを大きくする形状で半導体基板３の表面５に形成されていれば良い。
【００２６】
そして、上記のように凹部２３を有した本実施の形態による受光素子１では、従来と同様に、半導体基板３の厚みｔ１が１００μｍ、サブマウント基板１１９の厚みｔ２が２５０μｍ、電極パターン１１３の厚みｔ３が１μｍの場合、電極パターン１１３、１１５の幅Ｗを６０μｍ、長さＬを３００μｍ、さらに凹部２３を設けたことによる間隔ｄの増分を３０μｍとすると、Ｃ_P ＝ε₀ ε_S （Ｗ・Ｌ）／ｄの式によって半導体基板３とサブマウント基板１１９との間の静電容量（寄生容量）Ｃ_P が算出できる。この場合、誘電体は空気なので、寄生容量Ｃ_P は、Ｃ_P ＝ε₀ ε_S （Ｗ・Ｌ）／ｄ＝８．８５×１０^-12 ×（０．０６×１０^-3×０．３×１０^-3）／（０．００５＋０．０３）×１０^-3≒５ｆＦとなる。
【００２７】
また、受光素子１の受光層が持つ寄生容量Ｃ_APD は、１０ＧＨｚの周波数帯で受光径がφ３０〜φ４０μｍの場合、１２０ｆＦ程度である。従って、全体の寄生容量Ｃ_total は、Ｃ_total ＝Ｃ_P ＋Ｃ_APD ＝１２５ｆＦとなる。これにより、従来の受光素子の寄生容量Ｃ_total ＝１５２ｆＦと比較した場合、寄生容量を１２５／１５２≒０．８倍小さくすることができる。
【００２８】
このように、上記した構成を有する受光素子１によれば、サブマウント基板１１９上に、半導体基板３の表面５を下にしてフリップチップ接続した場合、ｐ電極用信号ライン（電極パターン１１３）と半導体基板表面５との間隔が、凹部２３の深さ分だけ拡大される。これにより、凹部２３を形成しない場合に比べ、間隔が拡大した分、半導体基板３と電極パターン１１３との間に生じる寄生容量が小さくなり、受光素子１における応答速度を向上させることができる。
【００２９】
なお、本実施の形態による受光素子１では、半導体基板３をサブマウント基板１１９に安定して固定する目的で、半導体基板３に５つの電極（ｐ電極１５が１つ、ｎ電極１７が４つ）を備えた構成としているが、１つのｐ電極１５と２つのｎ電極１７、或いはｐ電極１５とｎ電極１７とを１つずつ備える構成としてもよい。この場合、ｐ電極１５の電極パターン１１３と対面する半導体基板３の対面領域に凹部を設ければ、寄生容量を減らして、応答速度を向上させることができる。
【００３０】
【発明の効果】
以上説明したように、本発明に係る裏面入射型受光素子によれば、サブマウント基板上に半導体基板をフリップチップ接続した場合、電極パターン（特にｐ電極信号ライン）と半導体基板表面との間隔が凹部の深さ分だけ拡大し、凹部を形成しない場合に比べ、半導体基板と電極パターン（ｐ電極）との間に生じる寄生容量を小さくすることができる。この結果、裏面入射型受光素子における応答速度を向上させることができる。
【００３１】
また、半導体基板表面の周縁を残して凹部を形成すれば、凹部の内周面が開放されない構造になり、半導体基板の側面に周縁の一部分が薄厚となった切欠部の出現がなく、この切欠部による基板強度の低下を防止することができる。この結果、複数の素子パターンを形成した素板を切断して多数の半導体基板を製造する際、へき開による素子破壊を防止して歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る裏面入射型受光素子を表面から見た平面図である。
【図２】図１に示す裏面入射型受光素子とサブマウント基板とのフリップチップ接続の状況を示す斜視図である。
【図３】フリップチップ接続された裏面入射型受光素子とサブマウント基板との縦断面図である。
【図４】（ａ）裏面入射型受光素子を表面から見た平面図である。
（ｂ）同素子を裏面から見た平面図である。
【図５】図４の裏面入射型受光素子とサブマウント基板とのフリップチップ接続の状況を示す斜視図である。
【図６】フリップチップ接続された図４の裏面入射型受光素子とサブマウント基板との斜視図である。
【図７】図６の縦断面図である。
【符号の説明】
１…受光素子（裏面入射型受光素子）、３…半導体基板、５…表面、９…裏面、１５…ｐ電極、１７…ｎ電極、２１…対面領域、２３…凹部、３７…周縁、３９…内周面、１１３…電極パターン（ｐ電極用信号ライン）、１１５…電極パターン、１１９…サブマウント基板。

Claims (3)

1. 裏面（９）から光が入射される半導体基板（３）の表面（５）にｐ電極（１５）とｎ電極（１７）が設けられ、前記各電極に対応して電極パターン（１１３、１１５）が設けられたサブマウント基板（１１９）に対し、前記半導体基板の表面を下にして前記各電極と前記電極パターンとの間を直接ボンディングする裏面入射型受光素子（１）であって、
   前記電極パターンの幅をＷ、長さをＬ、前記半導体基板と前記サブマウント基板との間隔ｄとしたときに、前記半導体基板と前記サブマウント基板との間の静電容量Ｃ_p を示す式Ｃ_p ＝ε₀ ε_S （Ｗ・Ｌ）／ｄ（但し、ε₀ は真空中の誘電率、ε_S は誘電体の誘電率）のｄを大きくする凹部（２３）が前記半導体基板の表面に形成されていることを特徴とする裏面入射型受光素子。
2. 裏面（９）から光が入射される半導体基板（３）の表面（５）にｐ電極（１５）とｎ電極（１７）が設けられ、前記各電極に対応して電極パターン（１１３、１１５）が設けられたサブマウント基板（１１９）に対し、前記半導体基板の表面を下にして前記各電極と前記電極パターンとの間を直接ボンディングする裏面入射型受光素子（１）であって、
   前記半導体基板の表面で、少なくとも前記ｐ電極と前記サブマウント基板の前記電極パターンとが対向する一部分には、厚み方向に低くした凹部（２３）が形成されていることを特徴とする裏面入射型受光素子。
3. 前記凹部（２３）は、前記半導体基板表面（５）の周縁（３７）を残して形成された請求項２記載の裏面入射型受光素子。

Images