JP2004201361A - 蓄電素子の電圧均等化装置 - Google Patents
蓄電素子の電圧均等化装置 Download PDFInfo
- Publication number
- JP2004201361A JP2004201361A JP2002363540A JP2002363540A JP2004201361A JP 2004201361 A JP2004201361 A JP 2004201361A JP 2002363540 A JP2002363540 A JP 2002363540A JP 2002363540 A JP2002363540 A JP 2002363540A JP 2004201361 A JP2004201361 A JP 2004201361A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- storage element
- voltage
- power storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
【課題】ノイズの影響を効果的に低減し、特に、車載バッテリ等に用いた際における電気回路の誤作動防止及び安全性向上に貢献する。
【解決手段】少なくとも各蓄電素子Ｂａ…に対応した複数の巻線２ａ…を有し、かつ各巻線２ａ…を各蓄電素子Ｂａ…に直列接続したトランス２と、少なくとも各蓄電素子Ｂａ…と各巻線２ａ…に直列接続することによりループ回路を構成する複数のスイッチング素子３ａ…又はダイオード３ｄａ…と、ランダム信号Ｓｒを発生させるランダム信号発生回路４と、このランダム信号Ｓｒにより周波数Ｆｐ及び／又はパルス幅Ｗｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓ，Ｓｐを生成してスイッチング素子３ａ…又はダイオード３ｄａ…に付与するパルス信号生成回路５ｘ…を備える。
【選択図】図１
【解決手段】少なくとも各蓄電素子Ｂａ…に対応した複数の巻線２ａ…を有し、かつ各巻線２ａ…を各蓄電素子Ｂａ…に直列接続したトランス２と、少なくとも各蓄電素子Ｂａ…と各巻線２ａ…に直列接続することによりループ回路を構成する複数のスイッチング素子３ａ…又はダイオード３ｄａ…と、ランダム信号Ｓｒを発生させるランダム信号発生回路４と、このランダム信号Ｓｒにより周波数Ｆｐ及び／又はパルス幅Ｗｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓ，Ｓｐを生成してスイッチング素子３ａ…又はダイオード３ｄａ…に付与するパルス信号生成回路５ｘ…を備える。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、直列接続した複数の蓄電素子の端子電圧を均等化するための蓄電素子の電圧均等化装置に関する。
【０００２】
【従来の技術】
一般に、電気自動車やハイブリッド車には、複数の蓄電素子を直列接続したバッテリを搭載する。そして、このバッテリには、充電容量の確保及び各蓄電素子の長寿命化、さらには安全性等を考慮して、各蓄電素子の端子電圧を均等化する電圧均等化装置を備えている。
【０００３】
従来、この種の電圧均等化装置としては、特開平１１−１７６４８３号公報で開示されるパック電池に備える電圧均等化装置が知られている。この電圧均等化装置は、直列接続した複数の蓄電素子の出力電圧を均等化するために、一次コイルとスイッチングトランジスタが直列接続された回路に直流電圧を入力させ、当該スイッチングトランジスタをＯＮ−ＯＦＦさせるとともに、一次コイルと同じトランスの磁芯に巻回された複数の蓄電素子に対応する複数の二次コイルよりなるコンバータの二次出力でそれぞれの蓄電素子を充電させるものである。これにより、スイッチングトランジスタを周期的にＯＮ−ＯＦＦさせれば、二次コイルには、対応する電圧が誘起するとともに、複数の二次コイルは、共通の磁芯に接続されているため、複数の蓄電素子の内の一番電圧の低い蓄電素子に集中して充電電流が流れ、結果として複数の蓄電素子の電圧が等しくなる。
【特許文献１】
特開平１１−１７６４８３号公報
【０００４】
【発明が解決しようとする課題】
ところで、電圧均等化装置では、パルス信号（高周波信号）によりスイッチングトランジスタ（スイッチング素子）又はダイオードをスイッチングするため、伝導ノイズや放射ノイズ等のノイズが発生し、このノイズレベルは、スイッチング周波数（基準周波数）においてピークになる。そして、バッテリ（蓄電素子）は、各種負荷回路に給電してこれらの負荷回路を作動させるため、ノイズの進入は意図しない誤作動等のトラブルの原因となる。
【０００５】
一方、電圧均等化装置は、バッテリに対して付加的に接続するため、電力容量は比較的少ない。したがって、電圧均等化装置におけるノイズの発生量も比較的少なく、従来では、電圧均等化装置に基づくノイズの発生についてはあまり重要視されず、ノイズフィルタを挿入するなどのノイズ対策の他は、有効なノイズ対策を行なっていなかった。
【０００６】
しかし、ノイズは、基本的にトラブルの原因になるとともに、車載コンピュータは、安全性や性能等の面から、より高度化及び複雑化する傾向にあるため、たとえ僅かなノイズであっても、誤作動防止や安全性向上の観点からはできるだけ低減することが望ましい。
【０００７】
本発明は、このような要請に応えたものであり、ノイズの影響を効果的に低減し、特に、車載バッテリ等に用いた際における電気回路の誤作動防止及び安全性向上に貢献できる蓄電素子の電圧均等化装置の提供を目的とする。
【０００８】
【課題を解決するための手段及び実施の形態】
本発明に係る蓄電素子の電圧均等化装置１ｘ，１ｓは、直列接続した複数の蓄電素子Ｂａ，Ｂｂ，Ｂｃ…の端子電圧Ｅａ，Ｅｂ，Ｅｃ…を均等化する装置であって、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に対応した複数の巻線２ａ，２ｂ，２ｃ…を有し、かつ各巻線２ａ，２ｂ，２ｃ…を各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に直列接続したトランス２と、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…と各巻線２ａ，２ｂ，２ｃ…に直列接続することによりループ回路を構成する複数のスイッチング素子３ａ，３ｂ，３ｃ…又はダイオード３ｄａ，３ｄｂ，３ｄｃ…と、ランダム信号Ｓｒを発生させるランダム信号発生回路４と、このランダム信号Ｓｒにより周波数Ｆｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓ，Ｓｐを生成してスイッチング素子３ａ，３ｂ，３ｃ…又はダイオード３ｄａ，３ｄｂ，３ｄｃ…に付与するパルス信号生成回路５ｘ，５ｓとを備えることを特徴とする。
【０００９】
また、本発明の他の形態に係る蓄電素子の電圧均等化装置１ｙは、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に対応した複数の巻線２ａ，２ｂ，２ｃ…を有し、かつ各巻線２ａ，２ｂ，２ｃ…を各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に直列接続したトランス２と、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…と各巻線２ａ，２ｂ，２ｃ…に直列接続することによりループ回路を構成する複数のスイッチング素子３ａ，３ｂ，３ｃ…（又はダイオード３ｄａ，３ｄｂ，３ｄｃ…）と、ランダム信号Ｓｒを発生させるランダム信号発生回路４と、このランダム信号Ｓｒによりパルス幅Ｗｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓを生成してスイッチング素子３ａ，３ｂ，３ｃ…（又はダイオード３ｄａ，３ｄｂ，３ｄｃ…）に付与するパルス信号生成回路５ｙとを備えることを特徴とする。
【００１０】
さらに、本発明の他の形態に係る蓄電素子の電圧均等化装置１ｚは、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に対応した複数の巻線２ａ，２ｂ，２ｃ…を有し、かつ各巻線２ａ，２ｂ，２ｃ…を各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に直列接続したトランス２と、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…と各巻線２ａ，２ｂ，２ｃ…に直列接続することによりループ回路を構成する複数のスイッチング素子３ａ，３ｂ，３ｃ…（又はダイオード３ｄａ，３ｄｂ，３ｄｃ…）と、ランダム信号Ｓｒを発生させるランダム信号発生回路４と、このランダム信号Ｓｒにより周波数Ｆｐ及びパルス幅Ｗｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓを生成して、スイッチング素子３ａ，３ｂ，３ｃ…（又はダイオード３ｄａ，３ｄｂ，３ｄｃ…）に付与するパルス信号生成回路５ｚを備えることを特徴とする。
【００１１】
これにより、本発明に係る蓄電素子の電圧均等化装置１ｘ，１ｙ，１ｚ，１ｓによれば、パルス信号Ｓｐｆ，Ｓｐｓ，Ｓｐの周波数Ｆｐ及び／又はパルス幅Ｗｐが、ランダム信号発生回路４から付与されるランダム信号Ｓｒによりランダムに変動するため、発生するノイズ成分はスイッチング周波数（基準周波数）に集中することなく分散する。この結果、ノイズ成分のピークレベルが低減することになり、ノイズ成分による悪影響も低減される。
【００１２】
【実施例】
次に、本発明に係る好適な実施例を挙げ、図面に基づき詳細に説明する。
【００１３】
まず、本発明の第一実施例に係る電圧均等化装置１ｘについて、図１〜図３を参照して説明する。
【００１４】
図１中、Ｂはバッテリであり、複数の蓄電素子Ｂａ，Ｂｂ，Ｂｃを直列接続して構成する。この蓄電素子Ｂａ…には、リチウムイオン電池等のイオン電池や電気二重層コンデンサ等の各種蓄電素子を適用できる。実施例は、電気二重層コンデンサを用いた場合を示す。
【００１５】
一方、図１中、バッテリＢを除いた回路が電圧均等化装置１ｘを構成する。Ｕｓは均等化回路を示す。均等化回路Ｕｓは、鉄心を有するトランス２を備え、このトランス２は、一次巻線２ｆ及び蓄電素子Ｂａ…と同数の二次巻線２ａ，２ｂ，２ｃを有する。各二次巻線２ａ，２ｂ，２ｃは、各蓄電素子Ｂａ…の両端にそれぞれエネルギを付与する巻線となる。そして、トランス２の一次巻線２ｆの巻始端子は、負極側を接地した一次側直流源１１の正極側に接続するとともに、巻終端子はＦＥＴ（スイッチング素子）３ｆのドレイン−ソース間を介して接地する。また、ＦＥＴ３ｆのゲートは、後述するパルス信号生成回路５ｘに接続する。このＦＥＴ３ｆは、スイッチング素子として使用するものであり、トランジスタ等の他のスイッチング素子に置換できる。なお、１３ｆはＦＥＴ３ｆのソース−ゲート間に接続した誤動作防止用抵抗、Ｃｆ及びＤｆはＦＥＴ３ｆの内部で発生する寄生コンデンサ及び寄生ダイオードをそれぞれ示す。
【００１６】
他方、トランス２の二次巻線２ａは、巻終端子を蓄電素子Ｂａの正極側に接続するとともに、同巻線２ａの巻始端子は、ＦＥＴ（スイッチング素子）３ａのドレイン−ソース間を介して蓄電素子Ｂａの負極側に接続することにより、ループ回路を構成する。また、ＦＥＴ３ａのゲートは、後述するパルス信号生成回路５ｘに接続する。このＦＥＴ３ａは、スイッチング素子として使用するものであり、ＦＥＴ３ｆの場合と同様、トランジスタ等の他のスイッチング素子に置換できる。なお、１３ａはＦＥＴ３ａのソース−ゲート間に接続した誤動作防止用抵抗、Ｃａ及びＤａはＦＥＴ３ａの内部で発生する寄生コンデンサ及び寄生ダイオードをそれぞれ示す。
【００１７】
さらに、トランス２の他の二次巻線２ｂ，２ｃ側も、上述した二次巻線２ａ側と同様に構成する。この場合、二次巻線２ｂは、蓄電素子Ｂｂに対してループ回路を構成するとともに、二次巻線２ｃは、蓄電素子Ｂｃに対してループ回路を構成する。なお、図１中、３ｂ及び３ｃはＦＥＴ（スイッチング素子）、１３ｂ及び１３ｃは抵抗、Ｃｂ及びＣｃはＦＥＴ３ｂ及び３ｃの内部で発生する寄生コンデンサ、Ｄｂ及びＤｃはＦＥＴ３ｂ及び３ｃの内部で発生する寄生ダイオードをそれぞれ示す。
【００１８】
一方、電圧均等化装置１ｘには、ランダム信号発生回路４とパルス信号生成回路５ｘを備える。ランダム信号発生回路４は、ランダム信号Ｓｒを発生してパルス信号生成回路５ｘに付与する機能を有するとともに、パルス信号生成回路５ｘは、ランダム信号Ｓｒにより周波数Ｆｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓを生成してＦＥＴ３ａ，３ｂ，３ｃ，３ｆに付与する機能を有する。なお、パルス信号生成回路５ｘは、前段のパルス発振回路１４と後段のＰＷＭ（パルス幅変調）回路１５を有し、このＰＷＭ回路１５の出力側に、ＦＥＴ３ｆ，３ａ，３ｂ，３ｃの各ゲートが接続される。ＰＷＭ回路１５は、後述するように、二系統のパルス信号（高周波スイッチング信号）Ｓｐｆ，Ｓｐｓを出力する。
【００１９】
図２は、ランダム信号発生回路４とパルス信号生成回路５ｘをより具体化して示す。ランダム信号発生回路４は、乱数発生部２３を備え、この乱数発生部２３は、乱数プログラムＰｎにより乱数データを発生させるコンピュータ機能（ＣＰＵ等）を有する。これにより、乱数発生部２３から発生した乱数データは、Ｄ／Ａ（ディジタル信号−アナログ信号）変換部２４により、ランダム信号Ｓｒに変換されて出力する。
【００２０】
一方、パルス信号生成回路５ｘのパルス発振回路１４は、パルス発振器２１を備え、このパルス発振器２１によりパルス発振信号Ｓｓを発振する（図５（ｉ）参照）。このパルス発振信号Ｓｓは、例えば、基本周波数が数十〜数百〔ｋＨｚ〕の間で設定される高周波パルス信号である。そして、このパルス発振器２１には、発振周波数を決定する時定数回路２２を接続する。時定数回路２２は、パルス発振器２１の抵抗接続ポートに接続した可変抵抗回路Ｒｆとコンデンサ接続ポートに接続したコンデンサＣｆを備え、この可変抵抗回路Ｒｆは、トランジスタＴｒａのコレクタ−エミッタ間に固定抵抗Ｒａを並列接続した回路に、固定抵抗Ｒｂを直列接続して構成する。
【００２１】
これにより、可変抵抗回路Ｒｆの抵抗値は、トランジスタＴｒａのコレクタ−エミッタ間抵抗をＲｔとした場合、Ｒｆ＝｛（Ｒｔ・Ｒａ）／Ｒｔ＋Ｒａ｝＋Ｒｂとなる。そして、トランジスタＴｒａのベースには、上述したランダム信号発生回路４からのランダム信号Ｓｒが付与され、トランジスタＴｒａのコレクタ−エミッタ間抵抗Ｒｔの抵抗値は、ランダム信号Ｓｒの大きさに対応してランダムに変化する。したがって、可変抵抗回路Ｒｆの全体の抵抗値、さらには時定数回路２２の時定数もランダムに変化し、この結果、パルス発振器２１の発振周波数もランダムに変動する。よって、パルス発振器２１からは、周波数がランダムに変動するパルス発振信号ＳｓがＰＷＭ回路１５に付与される。なお、発振周波数の基本周波数（中心周波数）は、乱数発生部２３から発生する乱数データの中心値に基づいて設定すればよい。
【００２２】
一方、ＰＷＭ回路１５は、ＰＷＭ回路本体２５と出力回路２６を備える。ＰＷＭ回路本体２５は、入力するパルス発振信号Ｓｓに対して、別途入力する設定情報に基づいてパルス幅変調したパルス信号Ｓｐｆ，Ｓｐｓを出力する。そして、一方のパルス信号Ｓｐｆは、出力回路２６のオペアンプ２７ｆを介してＦＥＴ３ｆのゲートに付与されるとともに、他方のパルス信号Ｓｐｓは、出力回路２６のオペアンプ２７ｓを介してＦＥＴ３ａ，３ｂ，３ｃの各ゲートに付与される。この場合、パルス信号Ｓｐｆとパルス信号Ｓｐｓは、図３（Ａ）及び（Ｂ）に示すように極性が反対となる。したがって、ＦＥＴ３ａ，３ｂ，３ｃがＯＮのときはＦＥＴ３ｆがＯＦＦとなり、ＦＥＴ３ｆがＯＮのときはＦＥＴ３ａ，３ｂ，３ｃがＯＦＦとなる。
【００２３】
次に、このように構成される電圧均等化装置１ｘの動作について説明する。図３は、図１及び図２の回路における各部の信号のタイムチャートを示す。
【００２４】
今、一次側のＦＥＴ３ｆがＯＮした場合を想定する。これにより、一次側直流源１１から一次巻線２ｆに、図３（ｄ）に示す一次電流Ｉｆが流れ、トランス２には、斜線部分を除く一次電流Ｉｆによって均等化のためのエネルギが蓄積される。なお、ＯＮ時のＦＥＴ３ｆにおける前後の両端電圧Ｖｄｓｆの大きさは、図３（ｆ）のようになる。即ち、ＦＥＴ３ｆの両端電圧Ｖｄｓｆは、二次側のＦＥＴ３ａ，３ｂ，３ｃがＯＦＦしてから、ＦＥＴ３ｆの寄生コンデンサＣｆによる静電容量や不図示の外部コンデンサの静電容量に蓄積された電荷が放電されるため、ＦＥＴ３ｆがＯＮするまでの休止期間にほぼ０〔Ｖ〕になる。
【００２５】
一方、ＦＥＴ３ｆがＯＦＦした後は、二次側のＦＥＴ３ａ，３ｂ，３ｃがＯＮになり、トランス２に蓄積されたエネルギが、各二次巻線２ａ，２ｂ，２ｃから放出され、各蓄電素子Ｂａ，Ｂｂ，Ｂｃに対する充電が行われる。この場合、直列接続された各蓄電素子Ｂａ，Ｂｂ，Ｂｃにバラつきが存在すれば、図３（ｃ）の斜線期間を除く二次電流Ｉａ，Ｉｂ，Ｉｃが、各蓄電素子Ｂａ，Ｂｂ，Ｂｃにおける端子電圧の一番低い蓄電素子Ｂａ（又はＢｂ，Ｂｃ）に集中して流れ、これにより、一番低い蓄電素子Ｂａ（又はＢｂ，Ｂｃ）の電圧が上昇する。そして、このような充電作用が繰り返されることにより、全ての蓄電素子Ｂａ，Ｂｂ，Ｂｃに対する電圧均等化が行われることになる。
【００２６】
ところで、トランス２に蓄積されたエネルギが全て放出された時点、即ち、図３（ｃ）のＣｘ時点以降も、各ＦＥＴ３ａ，３ｂ，３ｃはＯＮしているため、Ｃｘ時点において各蓄電素子Ｂａ，Ｂｂ，Ｂｃの端子電圧Ｅａ，Ｅｂ，Ｅｃにバラつきが残っている場合には、電圧の高い蓄電素子から電圧の低い蓄電素子に対して充放電が行われると同時にトランス２にもエネルギの蓄積が行われるため、更なる電圧の均等化が行われる。このときの二次電流Ｉａ…が図３（ｃ）の斜線期間となる。この際、トランス２に蓄積されたエネルギは、ＦＥＴ３ａ，３ｂ，３ｃがＯＦＦになった後に、一次側直流源１１への充電電流となって放出される。このときの一次電流が図３（ｄ）の斜線期間となる。この場合、斜線期間の初期には、ＦＥＴ３ｆはＯＮしていないが、寄生ダイオードＤｆを通って一次電流が流れる。
【００２７】
また、二次側のＦＥＴ３ａ，３ｂ，３ｃのＯＮ状態を、トランス２のエネルギ放出終了後も継続することにより、ループ回路に流れる二次電流Ｉａ，Ｉｂ，Ｉｃの方向が反転し、図３（ｃ）に示す斜線期間のように、蓄電素子Ｂａ，Ｂｂ，Ｂｃから二次巻線２ａ，２ｂ，２ｃに二次電流が流れ始める。この逆流電流は、トランス２を励磁したり、端子電圧の高い蓄電素子から端子電圧の低い蓄電素子にエネルギの移送を行う。この場合、各ＦＥＴ３ａ，３ｂ，３ｃのドレイン−ソース間電圧Ｖｄｓａ，Ｖｄｓｂ，Ｖｄｓｃは、図３（ｅ）に示すようになる。一方、ＦＥＴ３ａ，３ｂ，３ｃがＯＦＦすると、逆流電流の一部によって蓄積されたエネルギが、一次巻線２ｆに放出される。この際の放出電流により、ＦＥＴ３ｆに存在する寄生コンデンサＣｆによる静電容量や不図示の外部コンデンサの静電容量に蓄積された電荷が放出され、この電荷の放出が終われば、ＦＥＴ３ｆの寄生ダイオードＤｆに、順方向電流が流れている期間のドレイン−ソース間電圧Ｖｄｓｆが、寄生ダイオードＤｆの順方向電圧（０．５〔Ｖ〕程度）にクランプされる。
【００２８】
したがって、図３（ｄ）の波形において、斜線期間は、寄生ダイオードＤｆに電流が流れており、この期間でＦＥＴ３ｆをＯＮさせれば、Ｖｄｓｆはほぼ０〔Ｖ〕になっているので、ゼロボルトスイッチ動作を実現できる。これにより、ＯＮ時のスイッチング損失を低減できるとともに、スイッチングに伴うノイズを低減できる。
【００２９】
他方、このような電圧均等化装置１ｘにおいて、スイッチング周波数が、例えば、１００〔ｋＨｚ〕と固定されている場合には、スイッチングノイズが発生するとともに、１００〔ｋＨｚ〕でピークとなる。しかし、第一実施例の電圧均等化装置１ｘでは、ランダム信号発生回路４の乱数発生部２３から乱数データが発生するとともに、この乱数データはＤ／Ａ変換部２４を介してアナログ信号のランダム信号Ｓｒに変換され、トランジスタＴｒａのベースに付与される。したがって、トランジスタＴｒａのコレクタ−エミッタ間抵抗Ｒｔの抵抗値は、ランダム信号Ｓｒの大きさに対応してランダムに変化し、可変抵抗回路Ｒｆの全体の抵抗値、さらには時定数回路２２の時定数もランダムに変化する。この結果、パルス発振器２１の発振周波数もランダムに変動し、パルス発振器２１からは周波数がランダムに変動するパルス発振信号ＳｓがＰＷＭ回路１５に付与される。そして、ＰＷＭ回路１５からは、周波数Ｆｐがランダムに変動したパルス信号Ｓｐｆ及びＳｐｓが出力する。周波数Ｆｐがランダムに変動することにより、パルス信号Ｓｐｆの周期の長さは、図３（Ａ）に示すＨ１，Ｈ２，Ｈ３，Ｈ４…のようにランダムに変化する。この変化は、図３（Ｂ）に示す他方のパルス信号Ｓｐｓも同様である。
【００３０】
よって、パルス信号Ｓｐｆ，Ｓｐｓの周波数Ｆｐがランダム信号Ｓｒによりランダムに変動するため、発生するノイズ成分はスイッチング周波数（基準周波数）に集中することなく分散する。この結果、ノイズ成分のピークレベルが低減することになり、ノイズ成分による悪影響も効果的に低減され、例えば、車載バッテリ等に用いた際における電気回路の誤作動防止及び安全性向上に貢献できる。
【００３１】
次に、本発明の第二実施例に係る電圧均等化装置１ｙについて、図４及び図５を参照して説明する。
【００３２】
第二実施例の電圧均等化装置１ｙと第一実施例の電圧均等化装置１ｘの異なる点は、第一実施例の電圧均等化装置１ｘが周波数Ｆｐをランダムに変化させてパルス信号Ｓｐｆ，Ｓｐｓを生成するのに対して、第二実施例の電圧均等化装置１ｙはパルス幅Ｗｐをランダムに変化させてパルス信号Ｓｐｆ，Ｓｐｓを生成する点が異なる。したがって、第二実施例のパルス信号生成回路５ｙの構成が異なる点を除き、均等化回路Ｕｓ及びランダム信号発生回路４は、図１及び図２に示す第一実施例の構成と同じである。このため、図４において、図１及び図２と同一部分には同一符号を付すことにより、その構成を明確にした。
【００３３】
図４は、電圧均等化装置１ｙにおけるパルス信号生成回路５ｙを具体化した回路を示す。このパルス信号生成回路５ｙは、パルス発振回路３１とＰＷＭ回路３２を備える。パルス発振回路３１は、発振周波数を決定する時定数回路３３を接続したパルス発振器２１を備え、この時定数回路３３は、パルス発振器２１の抵抗接続ポートに接続した固定抵抗Ｒｄとコンデンサ接続ポートに接続した固定コンデンサＣｄを備える。これにより、パルス発振回路３１は、固定抵抗Ｒｄの抵抗値と固定コンデンサＣｄの静電容量によって、例えば、数十〜数百〔ｋＨｚ〕の間に設定されるパルス発振信号（高周波パルス信号）Ｓｓを発振する。このパルス発振信号Ｓｓを図５（ｉ）に示す。
【００３４】
一方、パルス発振器２１から出力するパルス発振信号Ｓｓは、ＰＷＭ回路３２に付与される。ＰＷＭ回路３２は、パルス幅可変回路３５，ＰＷＭ回路本体２５及び出力回路２６を備える。パルス幅可変回路３５は、パルス発振器２１の出力ポートと接地間に接続し、かつ抵抗ＲｅとコンデンサＣｅを直列接続したＣＲ回路３６を有するとともに、直流電圧を分圧する可変抵抗回路Ｒｈと分圧抵抗Ｒｉを直列接続した分圧回路３７を有する。可変抵抗回路Ｒｈは、トランジスタＴｒｂのコレクタ−エミッタ間に固定抵抗Ｒｊを並列接続した回路に固定抵抗Ｒｋを直列接続して構成する。これにより、可変抵抗回路Ｒｈの抵抗値は、トランジスタＴｒｂのコレクタ−エミッタ間抵抗をＲｕとした場合、Ｒｈ＝｛（Ｒｕ・Ｒｊ）／Ｒｕ＋Ｒｊ｝＋Ｒｋとなる。そして、このトランジスタＴｒｂのベースに、ランダム信号発生回路４から出力するランダム信号Ｓｒが付与される。また、パルス幅可変回路３５は、コンパレータ３８を備え、このコンパレータ３８の第一入力ポートには、抵抗ＲｅとコンデンサＣｅの接続点の電圧を付与するとともに、第二入力ポートに分圧された抵抗Ｒｊの端子電圧を付与する。また、コンパレータ３８の出力ポートはＰＷＭ回路本体２５の入力ポートに接続する。
【００３５】
次に、このパルス信号生成回路５ｙの動作について、図５に示すタイムチャートを参照して説明する。
【００３６】
図５（ｉ）は、パルス発振器２１から出力するパルス発振信号Ｓｓである。これにより、抵抗ＲｅとコンデンサＣｅの接続点からは図５（ｊ）に示す三角波信号Ｓｅが得られ、この三角波信号Ｓｅは、コンパレータ３８の第一入力ポートに付与される。他方、ランダム信号発生回路４からはランダム信号Ｓｒが出力し、トランジスタＴｒｂのベースに付与される。したがって、トランジスタＴｒｂのコレクタ−エミッタ間抵抗Ｒｕの抵抗値は、ランダム信号Ｓｒの大きさに対応してランダムに変化し、この結果、可変抵抗回路Ｒｈの抵抗値もランダムに変化することにより、分圧抵抗Ｒｉの端子電圧Ｖｒの大きさもランダムに変動する。この端子電圧Ｖｒを図５（ｊ）に示す。これにより、コンパレータ３８の出力ポートには、パルス幅Ｗｐがランダムに変化する図５（ｋ）に示すパルス幅可変信号Ｓｗが出力し、ＰＷＭ回路本体２５に付与される。
【００３７】
よって、ＰＷＭ回路本体２５からは、パルス幅可変信号Ｓｗに対して、別途入力する設定情報に基づいてパルス幅変調したパルス信号Ｓｐｆ，Ｓｐｓが出力し、第一実施例と同様に出力回路２６を介して均等化回路ＵｓのＦＥＴ３ａ，３ｂ，３ｃ，３ｆに付与される。このパルス信号Ｓｐｆ，Ｓｐｓは、パルス幅Ｗｐがランダム信号Ｓｒに基づいてランダムに変動するため、発生するノイズ成分はスイッチング周波数（基準周波数）に集中することなく分散する。この結果、ノイズ成分のピークレベルが低減することになり、第一実施例における周波数Ｆｐをランダムに変動させた場合と同様の効果を得ることができる。
【００３８】
他方、図６には第三実施例に係る電圧均等化装置１ｚを示す。第三実施例の電圧均等化装置１ｚは、いわば第一実施例の電圧均等化装置１ｘと第二実施例の電圧均等化装置１ｙを組合わせたものである。したがって、第一実施例のパルス信号生成回路５ｘと第二実施例のパルス信号生成回路５ｙを組合わせたパルス信号生成回路５ｚを備える点を除き、均等化回路Ｕｓ及びランダム信号発生回路４は、図１及び図２に示す第一実施例の構成と同じである。このため、図６において、図１，図２及び図４と同一部分には同一符号を付すことにより、その構成を明確にした。
【００３９】
第三実施例に係る電圧均等化装置１ｚによれば、パルス発振回路１４から周波数Ｆｐがランダムに変動するパルス発振信号ＳｓがＰＷＭ回路３２に付与されるとともに、ＰＷＭ回路３２では、このパルス発振信号Ｓｓに対して、さらにパルス幅Ｗｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓが生成される。したがって、パルス信号Ｓｐｆ，Ｓｐｓにおけるランダム度合が倍増することになり、ノイズ成分のピークレベルに対する分散効果を第一実施例及び第二実施例の場合よりも更に高めることができる。
【００４０】
また、図７には第四実施例に係る電圧均等化装置１ｓを示す。第四実施例の電圧均等化装置１ｓは、従来の技術で挙げた特開平１１−１７６４８３号公報に開示される電圧均等化装置に適用した場合を示す。したがって、均等化回路Ｕｓｓが異なる点及びパルス信号生成回路５ｓから出力するパルス信号Ｓｐが一系統になる点を除き、パルス信号生成回路５ｓの他の回路構成及びランダム信号発生回路４は図１及び図２に示す第一実施例の構成と同じである。このため、図７において、図１及び図２と同一部分には同一符号を付すことにより、その構成を明確にした。
【００４１】
図７中、均等化回路Ｕｓｓは、鉄心を有するトランス２を備え、このトランス２は、一次巻線２ｆ及び蓄電素子Ｂａ…と同数の二次巻線２ａ，２ｂ，２ｃを有する。各二次巻線２ａ，２ｂ，２ｃは、各蓄電素子Ｂａ…の両端にそれぞれエネルギを付与する巻線となる。そして、トランス２の一次巻線２ｆの巻始端子は、正極ラインに接続するとともに、巻終端子はトランジスタ３ｆのコレクタ−エミッタ間を介して接地する。一方、トランジスタ３ｆのベースには、パルス信号生成回路５ｓから出力する周波数Ｆｐがランダムに変動するパルス信号Ｓｐが付与される。他方、トランス２の二次巻線２ａは、巻終端子をダイオード３ｄａを介して蓄電素子Ｂａの正極側に接続するとともに、同巻線２ａの巻始端子は、蓄電素子Ｂａの負極側に接続することにより、ループ回路を構成する。また、蓄電素子Ｂａの正極と負極間には、コンデンサ５２ａを接続する。
【００４２】
さらに、トランス２の他の二次巻線２ｂ，２ｃ側も、二次巻線２ａ側と同様に構成する。この場合、二次巻線２ｂは、蓄電素子Ｂｂに対してループ回路を構成するとともに、二次巻線２ｃは、蓄電素子Ｂｃに対してループ回路を構成する。なお、図７中、３ｄｂ及び３ｄｃはダイオード、５２ｂ及び５２ｃはコンデンサをそれぞれ示す。
【００４３】
第四実施例に係る電圧均等化装置１ｓも基本的には第一実施例に係る電圧均等化装置１ａと同様の効果を得ることができる。このように、本発明に係る電圧均等化装置１ａは、その形態を問わず、各種電圧均等化装置に適用することができる。したがって、本発明に係る電圧均等化装置１ａ…は、ランダム信号発生回路４及び付属回路の追加のみで実現できるとともに、既存の各種電圧均等化装置に対しても容易に適用できるなど、容易かつ低コストに実施でき、しかも汎用性及び発展性に優れる。
【００４４】
以上、実施例について詳細に説明したが、本発明はこのような実施例に限定されるものではなく、細部の回路構成、手法等において、本発明の要旨を逸脱しない範囲で任意に変更，追加，削除することができる。
【００４５】
例えば、ランダム信号Ｓｒを発生させるランダム信号発生回路４として、実施例はソフトウェアを利用して乱数を発生させる場合を例示したが、ハードウェアを利用してランダムなホワイトノイズを発生させ、このホワイトノイズをランダム信号Ｓｒとして利用することもできる。また、スイッチング素子として、ＦＥＴ３ｆ，３ａ…を用いた場合を示したが、トランジスタ等の任意のスイッチング素子を用いることができる。
【００４６】
さらに、トランス２として、一次巻線２ｆと二次巻線２ａ…を有するトランスを用いた場合を示したが、図８に示すように、一次巻線の無い複数の巻線２ａ，２ｂ…を有するトランス２を使用し、スイッチング素子３ａ，３ｂ…のスイッチングを同期させることにより、蓄電素子Ｂａ，Ｂｂ…間のエネルギ授受により均等化するように構成してもよいし、図９に示すように、トランス２に、一次巻線２ｆと二次巻線２ａ，２ｂ…を有するトランス２を使用するとともに、一次側のスイッチング素子３ｆと二次側のスイッチング素子３ａ，３ｂ…のスイッチングを同期させ、蓄電素子Ｂａ，Ｂｂ…間のエネルギ授受及び一次側直流源１１の誘起エネルギの双方を利用して均等化する構成を採用してもよい。
【００４７】
【発明の効果】
このように、本発明に係る電圧均等化装置は、少なくとも各蓄電素子に対応した複数の巻線を有し、かつ各巻線を各蓄電素子に直列接続したトランスと、少なくとも各蓄電素子と各巻線に直列接続することによりループ回路を構成する複数のスイッチング素子又はダイオードと、ランダム信号を発生させるランダム信号発生回路と、このランダム信号により周波数及び／又はパルス幅がランダムに変動するパルス信号を生成してスイッチング素子又はダイオードに付与するパルス信号生成回路とを備えるため、次のような顕著な効果を奏する。
【００４８】
（１） スイッチングにより発生するノイズ成分をスイッチング周波数（基準周波数）に集中させることなく分散させることができるため、ノイズ成分のピークレベルを低減させ、ノイズ成分による悪影響を効果的に低減することができる。この結果、例えば、車載バッテリ等に用いた際における電気回路の誤作動防止及び安全性向上に貢献できる。
【００４９】
（２） 周波数及びパルス幅の双方をランダムに変動させるパルス信号を生成すれば、周波数又はパルス幅のいずれか一方をランダムに変動させる場合に比べ、ランダム度合を倍増させることができ、ノイズ成分のピークレベルに対する分散効果を更に高めることができる。
【００５０】
（３） ランダム信号発生回路及び付属回路の追加のみで実現できるとともに、既存の各種電圧均等化装置に対しても容易に適用できるなど、容易かつ低コストに実施でき、しかも汎用性及び発展性に優れる。
【図面の簡単な説明】
【図１】本発明の第一実施例に係る電圧均等化装置の電気回路図、
【図２】同電圧均等化装置におけるランダム信号発生回路及びパルス信号生成回路をより具体化した電気回路図、
【図３】同電圧均等化装置の各部における信号のタイムチャート、
【図４】本発明の第二実施例に係る電圧均等化装置の電気回路図、
【図５】同第二実施例に係る電圧均等化装置の各部における信号のタイムチャート、
【図６】本発明の第三実施例に係る電圧均等化装置の電気回路図、
【図７】本発明の第四実施例に係る電圧均等化装置の電気回路図、
【図８】本発明の変更実施例に係る電圧均等化装置の原理回路図、
【図９】本発明の他の変更実施例に係る電圧均等化装置の原理回路図、
【符号の説明】
１ｘ 電圧均等化装置
１ｙ 電圧均等化装置
１ｚ 電圧均等化装置
１ｓ 電圧均等化装置
２ トランス
２ａ… 巻線
３ａ… スイッチング素子（ＦＥＴ）
３ｄａ… ダイオード
４ ランダム信号発生回路
５ｘ… パルス信号生成回路
Ｂａ… 蓄電素子
Ｅａ… 蓄電素子の端子電圧
Ｓｒ ランダム信号
Ｓｐｆ パルス信号
Ｓｐｓ パルス信号
Ｓｐ パルス信号
Ｗｐ パルス幅
【発明の属する技術分野】
本発明は、直列接続した複数の蓄電素子の端子電圧を均等化するための蓄電素子の電圧均等化装置に関する。
【０００２】
【従来の技術】
一般に、電気自動車やハイブリッド車には、複数の蓄電素子を直列接続したバッテリを搭載する。そして、このバッテリには、充電容量の確保及び各蓄電素子の長寿命化、さらには安全性等を考慮して、各蓄電素子の端子電圧を均等化する電圧均等化装置を備えている。
【０００３】
従来、この種の電圧均等化装置としては、特開平１１−１７６４８３号公報で開示されるパック電池に備える電圧均等化装置が知られている。この電圧均等化装置は、直列接続した複数の蓄電素子の出力電圧を均等化するために、一次コイルとスイッチングトランジスタが直列接続された回路に直流電圧を入力させ、当該スイッチングトランジスタをＯＮ−ＯＦＦさせるとともに、一次コイルと同じトランスの磁芯に巻回された複数の蓄電素子に対応する複数の二次コイルよりなるコンバータの二次出力でそれぞれの蓄電素子を充電させるものである。これにより、スイッチングトランジスタを周期的にＯＮ−ＯＦＦさせれば、二次コイルには、対応する電圧が誘起するとともに、複数の二次コイルは、共通の磁芯に接続されているため、複数の蓄電素子の内の一番電圧の低い蓄電素子に集中して充電電流が流れ、結果として複数の蓄電素子の電圧が等しくなる。
【特許文献１】
特開平１１−１７６４８３号公報
【０００４】
【発明が解決しようとする課題】
ところで、電圧均等化装置では、パルス信号（高周波信号）によりスイッチングトランジスタ（スイッチング素子）又はダイオードをスイッチングするため、伝導ノイズや放射ノイズ等のノイズが発生し、このノイズレベルは、スイッチング周波数（基準周波数）においてピークになる。そして、バッテリ（蓄電素子）は、各種負荷回路に給電してこれらの負荷回路を作動させるため、ノイズの進入は意図しない誤作動等のトラブルの原因となる。
【０００５】
一方、電圧均等化装置は、バッテリに対して付加的に接続するため、電力容量は比較的少ない。したがって、電圧均等化装置におけるノイズの発生量も比較的少なく、従来では、電圧均等化装置に基づくノイズの発生についてはあまり重要視されず、ノイズフィルタを挿入するなどのノイズ対策の他は、有効なノイズ対策を行なっていなかった。
【０００６】
しかし、ノイズは、基本的にトラブルの原因になるとともに、車載コンピュータは、安全性や性能等の面から、より高度化及び複雑化する傾向にあるため、たとえ僅かなノイズであっても、誤作動防止や安全性向上の観点からはできるだけ低減することが望ましい。
【０００７】
本発明は、このような要請に応えたものであり、ノイズの影響を効果的に低減し、特に、車載バッテリ等に用いた際における電気回路の誤作動防止及び安全性向上に貢献できる蓄電素子の電圧均等化装置の提供を目的とする。
【０００８】
【課題を解決するための手段及び実施の形態】
本発明に係る蓄電素子の電圧均等化装置１ｘ，１ｓは、直列接続した複数の蓄電素子Ｂａ，Ｂｂ，Ｂｃ…の端子電圧Ｅａ，Ｅｂ，Ｅｃ…を均等化する装置であって、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に対応した複数の巻線２ａ，２ｂ，２ｃ…を有し、かつ各巻線２ａ，２ｂ，２ｃ…を各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に直列接続したトランス２と、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…と各巻線２ａ，２ｂ，２ｃ…に直列接続することによりループ回路を構成する複数のスイッチング素子３ａ，３ｂ，３ｃ…又はダイオード３ｄａ，３ｄｂ，３ｄｃ…と、ランダム信号Ｓｒを発生させるランダム信号発生回路４と、このランダム信号Ｓｒにより周波数Ｆｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓ，Ｓｐを生成してスイッチング素子３ａ，３ｂ，３ｃ…又はダイオード３ｄａ，３ｄｂ，３ｄｃ…に付与するパルス信号生成回路５ｘ，５ｓとを備えることを特徴とする。
【０００９】
また、本発明の他の形態に係る蓄電素子の電圧均等化装置１ｙは、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に対応した複数の巻線２ａ，２ｂ，２ｃ…を有し、かつ各巻線２ａ，２ｂ，２ｃ…を各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に直列接続したトランス２と、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…と各巻線２ａ，２ｂ，２ｃ…に直列接続することによりループ回路を構成する複数のスイッチング素子３ａ，３ｂ，３ｃ…（又はダイオード３ｄａ，３ｄｂ，３ｄｃ…）と、ランダム信号Ｓｒを発生させるランダム信号発生回路４と、このランダム信号Ｓｒによりパルス幅Ｗｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓを生成してスイッチング素子３ａ，３ｂ，３ｃ…（又はダイオード３ｄａ，３ｄｂ，３ｄｃ…）に付与するパルス信号生成回路５ｙとを備えることを特徴とする。
【００１０】
さらに、本発明の他の形態に係る蓄電素子の電圧均等化装置１ｚは、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に対応した複数の巻線２ａ，２ｂ，２ｃ…を有し、かつ各巻線２ａ，２ｂ，２ｃ…を各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…に直列接続したトランス２と、少なくとも各蓄電素子Ｂａ，Ｂｂ，Ｂｃ…と各巻線２ａ，２ｂ，２ｃ…に直列接続することによりループ回路を構成する複数のスイッチング素子３ａ，３ｂ，３ｃ…（又はダイオード３ｄａ，３ｄｂ，３ｄｃ…）と、ランダム信号Ｓｒを発生させるランダム信号発生回路４と、このランダム信号Ｓｒにより周波数Ｆｐ及びパルス幅Ｗｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓを生成して、スイッチング素子３ａ，３ｂ，３ｃ…（又はダイオード３ｄａ，３ｄｂ，３ｄｃ…）に付与するパルス信号生成回路５ｚを備えることを特徴とする。
【００１１】
これにより、本発明に係る蓄電素子の電圧均等化装置１ｘ，１ｙ，１ｚ，１ｓによれば、パルス信号Ｓｐｆ，Ｓｐｓ，Ｓｐの周波数Ｆｐ及び／又はパルス幅Ｗｐが、ランダム信号発生回路４から付与されるランダム信号Ｓｒによりランダムに変動するため、発生するノイズ成分はスイッチング周波数（基準周波数）に集中することなく分散する。この結果、ノイズ成分のピークレベルが低減することになり、ノイズ成分による悪影響も低減される。
【００１２】
【実施例】
次に、本発明に係る好適な実施例を挙げ、図面に基づき詳細に説明する。
【００１３】
まず、本発明の第一実施例に係る電圧均等化装置１ｘについて、図１〜図３を参照して説明する。
【００１４】
図１中、Ｂはバッテリであり、複数の蓄電素子Ｂａ，Ｂｂ，Ｂｃを直列接続して構成する。この蓄電素子Ｂａ…には、リチウムイオン電池等のイオン電池や電気二重層コンデンサ等の各種蓄電素子を適用できる。実施例は、電気二重層コンデンサを用いた場合を示す。
【００１５】
一方、図１中、バッテリＢを除いた回路が電圧均等化装置１ｘを構成する。Ｕｓは均等化回路を示す。均等化回路Ｕｓは、鉄心を有するトランス２を備え、このトランス２は、一次巻線２ｆ及び蓄電素子Ｂａ…と同数の二次巻線２ａ，２ｂ，２ｃを有する。各二次巻線２ａ，２ｂ，２ｃは、各蓄電素子Ｂａ…の両端にそれぞれエネルギを付与する巻線となる。そして、トランス２の一次巻線２ｆの巻始端子は、負極側を接地した一次側直流源１１の正極側に接続するとともに、巻終端子はＦＥＴ（スイッチング素子）３ｆのドレイン−ソース間を介して接地する。また、ＦＥＴ３ｆのゲートは、後述するパルス信号生成回路５ｘに接続する。このＦＥＴ３ｆは、スイッチング素子として使用するものであり、トランジスタ等の他のスイッチング素子に置換できる。なお、１３ｆはＦＥＴ３ｆのソース−ゲート間に接続した誤動作防止用抵抗、Ｃｆ及びＤｆはＦＥＴ３ｆの内部で発生する寄生コンデンサ及び寄生ダイオードをそれぞれ示す。
【００１６】
他方、トランス２の二次巻線２ａは、巻終端子を蓄電素子Ｂａの正極側に接続するとともに、同巻線２ａの巻始端子は、ＦＥＴ（スイッチング素子）３ａのドレイン−ソース間を介して蓄電素子Ｂａの負極側に接続することにより、ループ回路を構成する。また、ＦＥＴ３ａのゲートは、後述するパルス信号生成回路５ｘに接続する。このＦＥＴ３ａは、スイッチング素子として使用するものであり、ＦＥＴ３ｆの場合と同様、トランジスタ等の他のスイッチング素子に置換できる。なお、１３ａはＦＥＴ３ａのソース−ゲート間に接続した誤動作防止用抵抗、Ｃａ及びＤａはＦＥＴ３ａの内部で発生する寄生コンデンサ及び寄生ダイオードをそれぞれ示す。
【００１７】
さらに、トランス２の他の二次巻線２ｂ，２ｃ側も、上述した二次巻線２ａ側と同様に構成する。この場合、二次巻線２ｂは、蓄電素子Ｂｂに対してループ回路を構成するとともに、二次巻線２ｃは、蓄電素子Ｂｃに対してループ回路を構成する。なお、図１中、３ｂ及び３ｃはＦＥＴ（スイッチング素子）、１３ｂ及び１３ｃは抵抗、Ｃｂ及びＣｃはＦＥＴ３ｂ及び３ｃの内部で発生する寄生コンデンサ、Ｄｂ及びＤｃはＦＥＴ３ｂ及び３ｃの内部で発生する寄生ダイオードをそれぞれ示す。
【００１８】
一方、電圧均等化装置１ｘには、ランダム信号発生回路４とパルス信号生成回路５ｘを備える。ランダム信号発生回路４は、ランダム信号Ｓｒを発生してパルス信号生成回路５ｘに付与する機能を有するとともに、パルス信号生成回路５ｘは、ランダム信号Ｓｒにより周波数Ｆｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓを生成してＦＥＴ３ａ，３ｂ，３ｃ，３ｆに付与する機能を有する。なお、パルス信号生成回路５ｘは、前段のパルス発振回路１４と後段のＰＷＭ（パルス幅変調）回路１５を有し、このＰＷＭ回路１５の出力側に、ＦＥＴ３ｆ，３ａ，３ｂ，３ｃの各ゲートが接続される。ＰＷＭ回路１５は、後述するように、二系統のパルス信号（高周波スイッチング信号）Ｓｐｆ，Ｓｐｓを出力する。
【００１９】
図２は、ランダム信号発生回路４とパルス信号生成回路５ｘをより具体化して示す。ランダム信号発生回路４は、乱数発生部２３を備え、この乱数発生部２３は、乱数プログラムＰｎにより乱数データを発生させるコンピュータ機能（ＣＰＵ等）を有する。これにより、乱数発生部２３から発生した乱数データは、Ｄ／Ａ（ディジタル信号−アナログ信号）変換部２４により、ランダム信号Ｓｒに変換されて出力する。
【００２０】
一方、パルス信号生成回路５ｘのパルス発振回路１４は、パルス発振器２１を備え、このパルス発振器２１によりパルス発振信号Ｓｓを発振する（図５（ｉ）参照）。このパルス発振信号Ｓｓは、例えば、基本周波数が数十〜数百〔ｋＨｚ〕の間で設定される高周波パルス信号である。そして、このパルス発振器２１には、発振周波数を決定する時定数回路２２を接続する。時定数回路２２は、パルス発振器２１の抵抗接続ポートに接続した可変抵抗回路Ｒｆとコンデンサ接続ポートに接続したコンデンサＣｆを備え、この可変抵抗回路Ｒｆは、トランジスタＴｒａのコレクタ−エミッタ間に固定抵抗Ｒａを並列接続した回路に、固定抵抗Ｒｂを直列接続して構成する。
【００２１】
これにより、可変抵抗回路Ｒｆの抵抗値は、トランジスタＴｒａのコレクタ−エミッタ間抵抗をＲｔとした場合、Ｒｆ＝｛（Ｒｔ・Ｒａ）／Ｒｔ＋Ｒａ｝＋Ｒｂとなる。そして、トランジスタＴｒａのベースには、上述したランダム信号発生回路４からのランダム信号Ｓｒが付与され、トランジスタＴｒａのコレクタ−エミッタ間抵抗Ｒｔの抵抗値は、ランダム信号Ｓｒの大きさに対応してランダムに変化する。したがって、可変抵抗回路Ｒｆの全体の抵抗値、さらには時定数回路２２の時定数もランダムに変化し、この結果、パルス発振器２１の発振周波数もランダムに変動する。よって、パルス発振器２１からは、周波数がランダムに変動するパルス発振信号ＳｓがＰＷＭ回路１５に付与される。なお、発振周波数の基本周波数（中心周波数）は、乱数発生部２３から発生する乱数データの中心値に基づいて設定すればよい。
【００２２】
一方、ＰＷＭ回路１５は、ＰＷＭ回路本体２５と出力回路２６を備える。ＰＷＭ回路本体２５は、入力するパルス発振信号Ｓｓに対して、別途入力する設定情報に基づいてパルス幅変調したパルス信号Ｓｐｆ，Ｓｐｓを出力する。そして、一方のパルス信号Ｓｐｆは、出力回路２６のオペアンプ２７ｆを介してＦＥＴ３ｆのゲートに付与されるとともに、他方のパルス信号Ｓｐｓは、出力回路２６のオペアンプ２７ｓを介してＦＥＴ３ａ，３ｂ，３ｃの各ゲートに付与される。この場合、パルス信号Ｓｐｆとパルス信号Ｓｐｓは、図３（Ａ）及び（Ｂ）に示すように極性が反対となる。したがって、ＦＥＴ３ａ，３ｂ，３ｃがＯＮのときはＦＥＴ３ｆがＯＦＦとなり、ＦＥＴ３ｆがＯＮのときはＦＥＴ３ａ，３ｂ，３ｃがＯＦＦとなる。
【００２３】
次に、このように構成される電圧均等化装置１ｘの動作について説明する。図３は、図１及び図２の回路における各部の信号のタイムチャートを示す。
【００２４】
今、一次側のＦＥＴ３ｆがＯＮした場合を想定する。これにより、一次側直流源１１から一次巻線２ｆに、図３（ｄ）に示す一次電流Ｉｆが流れ、トランス２には、斜線部分を除く一次電流Ｉｆによって均等化のためのエネルギが蓄積される。なお、ＯＮ時のＦＥＴ３ｆにおける前後の両端電圧Ｖｄｓｆの大きさは、図３（ｆ）のようになる。即ち、ＦＥＴ３ｆの両端電圧Ｖｄｓｆは、二次側のＦＥＴ３ａ，３ｂ，３ｃがＯＦＦしてから、ＦＥＴ３ｆの寄生コンデンサＣｆによる静電容量や不図示の外部コンデンサの静電容量に蓄積された電荷が放電されるため、ＦＥＴ３ｆがＯＮするまでの休止期間にほぼ０〔Ｖ〕になる。
【００２５】
一方、ＦＥＴ３ｆがＯＦＦした後は、二次側のＦＥＴ３ａ，３ｂ，３ｃがＯＮになり、トランス２に蓄積されたエネルギが、各二次巻線２ａ，２ｂ，２ｃから放出され、各蓄電素子Ｂａ，Ｂｂ，Ｂｃに対する充電が行われる。この場合、直列接続された各蓄電素子Ｂａ，Ｂｂ，Ｂｃにバラつきが存在すれば、図３（ｃ）の斜線期間を除く二次電流Ｉａ，Ｉｂ，Ｉｃが、各蓄電素子Ｂａ，Ｂｂ，Ｂｃにおける端子電圧の一番低い蓄電素子Ｂａ（又はＢｂ，Ｂｃ）に集中して流れ、これにより、一番低い蓄電素子Ｂａ（又はＢｂ，Ｂｃ）の電圧が上昇する。そして、このような充電作用が繰り返されることにより、全ての蓄電素子Ｂａ，Ｂｂ，Ｂｃに対する電圧均等化が行われることになる。
【００２６】
ところで、トランス２に蓄積されたエネルギが全て放出された時点、即ち、図３（ｃ）のＣｘ時点以降も、各ＦＥＴ３ａ，３ｂ，３ｃはＯＮしているため、Ｃｘ時点において各蓄電素子Ｂａ，Ｂｂ，Ｂｃの端子電圧Ｅａ，Ｅｂ，Ｅｃにバラつきが残っている場合には、電圧の高い蓄電素子から電圧の低い蓄電素子に対して充放電が行われると同時にトランス２にもエネルギの蓄積が行われるため、更なる電圧の均等化が行われる。このときの二次電流Ｉａ…が図３（ｃ）の斜線期間となる。この際、トランス２に蓄積されたエネルギは、ＦＥＴ３ａ，３ｂ，３ｃがＯＦＦになった後に、一次側直流源１１への充電電流となって放出される。このときの一次電流が図３（ｄ）の斜線期間となる。この場合、斜線期間の初期には、ＦＥＴ３ｆはＯＮしていないが、寄生ダイオードＤｆを通って一次電流が流れる。
【００２７】
また、二次側のＦＥＴ３ａ，３ｂ，３ｃのＯＮ状態を、トランス２のエネルギ放出終了後も継続することにより、ループ回路に流れる二次電流Ｉａ，Ｉｂ，Ｉｃの方向が反転し、図３（ｃ）に示す斜線期間のように、蓄電素子Ｂａ，Ｂｂ，Ｂｃから二次巻線２ａ，２ｂ，２ｃに二次電流が流れ始める。この逆流電流は、トランス２を励磁したり、端子電圧の高い蓄電素子から端子電圧の低い蓄電素子にエネルギの移送を行う。この場合、各ＦＥＴ３ａ，３ｂ，３ｃのドレイン−ソース間電圧Ｖｄｓａ，Ｖｄｓｂ，Ｖｄｓｃは、図３（ｅ）に示すようになる。一方、ＦＥＴ３ａ，３ｂ，３ｃがＯＦＦすると、逆流電流の一部によって蓄積されたエネルギが、一次巻線２ｆに放出される。この際の放出電流により、ＦＥＴ３ｆに存在する寄生コンデンサＣｆによる静電容量や不図示の外部コンデンサの静電容量に蓄積された電荷が放出され、この電荷の放出が終われば、ＦＥＴ３ｆの寄生ダイオードＤｆに、順方向電流が流れている期間のドレイン−ソース間電圧Ｖｄｓｆが、寄生ダイオードＤｆの順方向電圧（０．５〔Ｖ〕程度）にクランプされる。
【００２８】
したがって、図３（ｄ）の波形において、斜線期間は、寄生ダイオードＤｆに電流が流れており、この期間でＦＥＴ３ｆをＯＮさせれば、Ｖｄｓｆはほぼ０〔Ｖ〕になっているので、ゼロボルトスイッチ動作を実現できる。これにより、ＯＮ時のスイッチング損失を低減できるとともに、スイッチングに伴うノイズを低減できる。
【００２９】
他方、このような電圧均等化装置１ｘにおいて、スイッチング周波数が、例えば、１００〔ｋＨｚ〕と固定されている場合には、スイッチングノイズが発生するとともに、１００〔ｋＨｚ〕でピークとなる。しかし、第一実施例の電圧均等化装置１ｘでは、ランダム信号発生回路４の乱数発生部２３から乱数データが発生するとともに、この乱数データはＤ／Ａ変換部２４を介してアナログ信号のランダム信号Ｓｒに変換され、トランジスタＴｒａのベースに付与される。したがって、トランジスタＴｒａのコレクタ−エミッタ間抵抗Ｒｔの抵抗値は、ランダム信号Ｓｒの大きさに対応してランダムに変化し、可変抵抗回路Ｒｆの全体の抵抗値、さらには時定数回路２２の時定数もランダムに変化する。この結果、パルス発振器２１の発振周波数もランダムに変動し、パルス発振器２１からは周波数がランダムに変動するパルス発振信号ＳｓがＰＷＭ回路１５に付与される。そして、ＰＷＭ回路１５からは、周波数Ｆｐがランダムに変動したパルス信号Ｓｐｆ及びＳｐｓが出力する。周波数Ｆｐがランダムに変動することにより、パルス信号Ｓｐｆの周期の長さは、図３（Ａ）に示すＨ１，Ｈ２，Ｈ３，Ｈ４…のようにランダムに変化する。この変化は、図３（Ｂ）に示す他方のパルス信号Ｓｐｓも同様である。
【００３０】
よって、パルス信号Ｓｐｆ，Ｓｐｓの周波数Ｆｐがランダム信号Ｓｒによりランダムに変動するため、発生するノイズ成分はスイッチング周波数（基準周波数）に集中することなく分散する。この結果、ノイズ成分のピークレベルが低減することになり、ノイズ成分による悪影響も効果的に低減され、例えば、車載バッテリ等に用いた際における電気回路の誤作動防止及び安全性向上に貢献できる。
【００３１】
次に、本発明の第二実施例に係る電圧均等化装置１ｙについて、図４及び図５を参照して説明する。
【００３２】
第二実施例の電圧均等化装置１ｙと第一実施例の電圧均等化装置１ｘの異なる点は、第一実施例の電圧均等化装置１ｘが周波数Ｆｐをランダムに変化させてパルス信号Ｓｐｆ，Ｓｐｓを生成するのに対して、第二実施例の電圧均等化装置１ｙはパルス幅Ｗｐをランダムに変化させてパルス信号Ｓｐｆ，Ｓｐｓを生成する点が異なる。したがって、第二実施例のパルス信号生成回路５ｙの構成が異なる点を除き、均等化回路Ｕｓ及びランダム信号発生回路４は、図１及び図２に示す第一実施例の構成と同じである。このため、図４において、図１及び図２と同一部分には同一符号を付すことにより、その構成を明確にした。
【００３３】
図４は、電圧均等化装置１ｙにおけるパルス信号生成回路５ｙを具体化した回路を示す。このパルス信号生成回路５ｙは、パルス発振回路３１とＰＷＭ回路３２を備える。パルス発振回路３１は、発振周波数を決定する時定数回路３３を接続したパルス発振器２１を備え、この時定数回路３３は、パルス発振器２１の抵抗接続ポートに接続した固定抵抗Ｒｄとコンデンサ接続ポートに接続した固定コンデンサＣｄを備える。これにより、パルス発振回路３１は、固定抵抗Ｒｄの抵抗値と固定コンデンサＣｄの静電容量によって、例えば、数十〜数百〔ｋＨｚ〕の間に設定されるパルス発振信号（高周波パルス信号）Ｓｓを発振する。このパルス発振信号Ｓｓを図５（ｉ）に示す。
【００３４】
一方、パルス発振器２１から出力するパルス発振信号Ｓｓは、ＰＷＭ回路３２に付与される。ＰＷＭ回路３２は、パルス幅可変回路３５，ＰＷＭ回路本体２５及び出力回路２６を備える。パルス幅可変回路３５は、パルス発振器２１の出力ポートと接地間に接続し、かつ抵抗ＲｅとコンデンサＣｅを直列接続したＣＲ回路３６を有するとともに、直流電圧を分圧する可変抵抗回路Ｒｈと分圧抵抗Ｒｉを直列接続した分圧回路３７を有する。可変抵抗回路Ｒｈは、トランジスタＴｒｂのコレクタ−エミッタ間に固定抵抗Ｒｊを並列接続した回路に固定抵抗Ｒｋを直列接続して構成する。これにより、可変抵抗回路Ｒｈの抵抗値は、トランジスタＴｒｂのコレクタ−エミッタ間抵抗をＲｕとした場合、Ｒｈ＝｛（Ｒｕ・Ｒｊ）／Ｒｕ＋Ｒｊ｝＋Ｒｋとなる。そして、このトランジスタＴｒｂのベースに、ランダム信号発生回路４から出力するランダム信号Ｓｒが付与される。また、パルス幅可変回路３５は、コンパレータ３８を備え、このコンパレータ３８の第一入力ポートには、抵抗ＲｅとコンデンサＣｅの接続点の電圧を付与するとともに、第二入力ポートに分圧された抵抗Ｒｊの端子電圧を付与する。また、コンパレータ３８の出力ポートはＰＷＭ回路本体２５の入力ポートに接続する。
【００３５】
次に、このパルス信号生成回路５ｙの動作について、図５に示すタイムチャートを参照して説明する。
【００３６】
図５（ｉ）は、パルス発振器２１から出力するパルス発振信号Ｓｓである。これにより、抵抗ＲｅとコンデンサＣｅの接続点からは図５（ｊ）に示す三角波信号Ｓｅが得られ、この三角波信号Ｓｅは、コンパレータ３８の第一入力ポートに付与される。他方、ランダム信号発生回路４からはランダム信号Ｓｒが出力し、トランジスタＴｒｂのベースに付与される。したがって、トランジスタＴｒｂのコレクタ−エミッタ間抵抗Ｒｕの抵抗値は、ランダム信号Ｓｒの大きさに対応してランダムに変化し、この結果、可変抵抗回路Ｒｈの抵抗値もランダムに変化することにより、分圧抵抗Ｒｉの端子電圧Ｖｒの大きさもランダムに変動する。この端子電圧Ｖｒを図５（ｊ）に示す。これにより、コンパレータ３８の出力ポートには、パルス幅Ｗｐがランダムに変化する図５（ｋ）に示すパルス幅可変信号Ｓｗが出力し、ＰＷＭ回路本体２５に付与される。
【００３７】
よって、ＰＷＭ回路本体２５からは、パルス幅可変信号Ｓｗに対して、別途入力する設定情報に基づいてパルス幅変調したパルス信号Ｓｐｆ，Ｓｐｓが出力し、第一実施例と同様に出力回路２６を介して均等化回路ＵｓのＦＥＴ３ａ，３ｂ，３ｃ，３ｆに付与される。このパルス信号Ｓｐｆ，Ｓｐｓは、パルス幅Ｗｐがランダム信号Ｓｒに基づいてランダムに変動するため、発生するノイズ成分はスイッチング周波数（基準周波数）に集中することなく分散する。この結果、ノイズ成分のピークレベルが低減することになり、第一実施例における周波数Ｆｐをランダムに変動させた場合と同様の効果を得ることができる。
【００３８】
他方、図６には第三実施例に係る電圧均等化装置１ｚを示す。第三実施例の電圧均等化装置１ｚは、いわば第一実施例の電圧均等化装置１ｘと第二実施例の電圧均等化装置１ｙを組合わせたものである。したがって、第一実施例のパルス信号生成回路５ｘと第二実施例のパルス信号生成回路５ｙを組合わせたパルス信号生成回路５ｚを備える点を除き、均等化回路Ｕｓ及びランダム信号発生回路４は、図１及び図２に示す第一実施例の構成と同じである。このため、図６において、図１，図２及び図４と同一部分には同一符号を付すことにより、その構成を明確にした。
【００３９】
第三実施例に係る電圧均等化装置１ｚによれば、パルス発振回路１４から周波数Ｆｐがランダムに変動するパルス発振信号ＳｓがＰＷＭ回路３２に付与されるとともに、ＰＷＭ回路３２では、このパルス発振信号Ｓｓに対して、さらにパルス幅Ｗｐがランダムに変動するパルス信号Ｓｐｆ，Ｓｐｓが生成される。したがって、パルス信号Ｓｐｆ，Ｓｐｓにおけるランダム度合が倍増することになり、ノイズ成分のピークレベルに対する分散効果を第一実施例及び第二実施例の場合よりも更に高めることができる。
【００４０】
また、図７には第四実施例に係る電圧均等化装置１ｓを示す。第四実施例の電圧均等化装置１ｓは、従来の技術で挙げた特開平１１−１７６４８３号公報に開示される電圧均等化装置に適用した場合を示す。したがって、均等化回路Ｕｓｓが異なる点及びパルス信号生成回路５ｓから出力するパルス信号Ｓｐが一系統になる点を除き、パルス信号生成回路５ｓの他の回路構成及びランダム信号発生回路４は図１及び図２に示す第一実施例の構成と同じである。このため、図７において、図１及び図２と同一部分には同一符号を付すことにより、その構成を明確にした。
【００４１】
図７中、均等化回路Ｕｓｓは、鉄心を有するトランス２を備え、このトランス２は、一次巻線２ｆ及び蓄電素子Ｂａ…と同数の二次巻線２ａ，２ｂ，２ｃを有する。各二次巻線２ａ，２ｂ，２ｃは、各蓄電素子Ｂａ…の両端にそれぞれエネルギを付与する巻線となる。そして、トランス２の一次巻線２ｆの巻始端子は、正極ラインに接続するとともに、巻終端子はトランジスタ３ｆのコレクタ−エミッタ間を介して接地する。一方、トランジスタ３ｆのベースには、パルス信号生成回路５ｓから出力する周波数Ｆｐがランダムに変動するパルス信号Ｓｐが付与される。他方、トランス２の二次巻線２ａは、巻終端子をダイオード３ｄａを介して蓄電素子Ｂａの正極側に接続するとともに、同巻線２ａの巻始端子は、蓄電素子Ｂａの負極側に接続することにより、ループ回路を構成する。また、蓄電素子Ｂａの正極と負極間には、コンデンサ５２ａを接続する。
【００４２】
さらに、トランス２の他の二次巻線２ｂ，２ｃ側も、二次巻線２ａ側と同様に構成する。この場合、二次巻線２ｂは、蓄電素子Ｂｂに対してループ回路を構成するとともに、二次巻線２ｃは、蓄電素子Ｂｃに対してループ回路を構成する。なお、図７中、３ｄｂ及び３ｄｃはダイオード、５２ｂ及び５２ｃはコンデンサをそれぞれ示す。
【００４３】
第四実施例に係る電圧均等化装置１ｓも基本的には第一実施例に係る電圧均等化装置１ａと同様の効果を得ることができる。このように、本発明に係る電圧均等化装置１ａは、その形態を問わず、各種電圧均等化装置に適用することができる。したがって、本発明に係る電圧均等化装置１ａ…は、ランダム信号発生回路４及び付属回路の追加のみで実現できるとともに、既存の各種電圧均等化装置に対しても容易に適用できるなど、容易かつ低コストに実施でき、しかも汎用性及び発展性に優れる。
【００４４】
以上、実施例について詳細に説明したが、本発明はこのような実施例に限定されるものではなく、細部の回路構成、手法等において、本発明の要旨を逸脱しない範囲で任意に変更，追加，削除することができる。
【００４５】
例えば、ランダム信号Ｓｒを発生させるランダム信号発生回路４として、実施例はソフトウェアを利用して乱数を発生させる場合を例示したが、ハードウェアを利用してランダムなホワイトノイズを発生させ、このホワイトノイズをランダム信号Ｓｒとして利用することもできる。また、スイッチング素子として、ＦＥＴ３ｆ，３ａ…を用いた場合を示したが、トランジスタ等の任意のスイッチング素子を用いることができる。
【００４６】
さらに、トランス２として、一次巻線２ｆと二次巻線２ａ…を有するトランスを用いた場合を示したが、図８に示すように、一次巻線の無い複数の巻線２ａ，２ｂ…を有するトランス２を使用し、スイッチング素子３ａ，３ｂ…のスイッチングを同期させることにより、蓄電素子Ｂａ，Ｂｂ…間のエネルギ授受により均等化するように構成してもよいし、図９に示すように、トランス２に、一次巻線２ｆと二次巻線２ａ，２ｂ…を有するトランス２を使用するとともに、一次側のスイッチング素子３ｆと二次側のスイッチング素子３ａ，３ｂ…のスイッチングを同期させ、蓄電素子Ｂａ，Ｂｂ…間のエネルギ授受及び一次側直流源１１の誘起エネルギの双方を利用して均等化する構成を採用してもよい。
【００４７】
【発明の効果】
このように、本発明に係る電圧均等化装置は、少なくとも各蓄電素子に対応した複数の巻線を有し、かつ各巻線を各蓄電素子に直列接続したトランスと、少なくとも各蓄電素子と各巻線に直列接続することによりループ回路を構成する複数のスイッチング素子又はダイオードと、ランダム信号を発生させるランダム信号発生回路と、このランダム信号により周波数及び／又はパルス幅がランダムに変動するパルス信号を生成してスイッチング素子又はダイオードに付与するパルス信号生成回路とを備えるため、次のような顕著な効果を奏する。
【００４８】
（１） スイッチングにより発生するノイズ成分をスイッチング周波数（基準周波数）に集中させることなく分散させることができるため、ノイズ成分のピークレベルを低減させ、ノイズ成分による悪影響を効果的に低減することができる。この結果、例えば、車載バッテリ等に用いた際における電気回路の誤作動防止及び安全性向上に貢献できる。
【００４９】
（２） 周波数及びパルス幅の双方をランダムに変動させるパルス信号を生成すれば、周波数又はパルス幅のいずれか一方をランダムに変動させる場合に比べ、ランダム度合を倍増させることができ、ノイズ成分のピークレベルに対する分散効果を更に高めることができる。
【００５０】
（３） ランダム信号発生回路及び付属回路の追加のみで実現できるとともに、既存の各種電圧均等化装置に対しても容易に適用できるなど、容易かつ低コストに実施でき、しかも汎用性及び発展性に優れる。
【図面の簡単な説明】
【図１】本発明の第一実施例に係る電圧均等化装置の電気回路図、
【図２】同電圧均等化装置におけるランダム信号発生回路及びパルス信号生成回路をより具体化した電気回路図、
【図３】同電圧均等化装置の各部における信号のタイムチャート、
【図４】本発明の第二実施例に係る電圧均等化装置の電気回路図、
【図５】同第二実施例に係る電圧均等化装置の各部における信号のタイムチャート、
【図６】本発明の第三実施例に係る電圧均等化装置の電気回路図、
【図７】本発明の第四実施例に係る電圧均等化装置の電気回路図、
【図８】本発明の変更実施例に係る電圧均等化装置の原理回路図、
【図９】本発明の他の変更実施例に係る電圧均等化装置の原理回路図、
【符号の説明】
１ｘ 電圧均等化装置
１ｙ 電圧均等化装置
１ｚ 電圧均等化装置
１ｓ 電圧均等化装置
２ トランス
２ａ… 巻線
３ａ… スイッチング素子（ＦＥＴ）
３ｄａ… ダイオード
４ ランダム信号発生回路
５ｘ… パルス信号生成回路
Ｂａ… 蓄電素子
Ｅａ… 蓄電素子の端子電圧
Ｓｒ ランダム信号
Ｓｐｆ パルス信号
Ｓｐｓ パルス信号
Ｓｐ パルス信号
Ｗｐ パルス幅
Claims (3)
- 直列接続した複数の蓄電素子の端子電圧を均等化する蓄電素子の電圧均等化装置において、少なくとも各蓄電素子に対応した複数の巻線を有し、かつ各巻線を各蓄電素子に直列接続したトランスと、少なくとも各蓄電素子と各巻線に直列接続することによりループ回路を構成する複数のスイッチング素子又はダイオードと、ランダム信号を発生させるランダム信号発生回路と、このランダム信号により周波数がランダムに変動するパルス信号を生成して前記スイッチング素子又はダイオードに付与するパルス信号生成回路とを備えることを特徴とする蓄電素子の電圧均等化装置。
- 直列接続した複数の蓄電素子の端子電圧を均等化する蓄電素子の電圧均等化装置において、少なくとも各蓄電素子に対応した複数の巻線を有し、かつ各巻線を各蓄電素子に直列接続したトランスと、少なくとも各蓄電素子と各巻線に直列接続することによりループ回路を構成する複数のスイッチング素子又はダイオードと、ランダム信号を発生させるランダム信号発生回路と、このランダム信号によりパルス幅がランダムに変動するパルス信号を生成して前記スイッチング素子又はダイオードに付与するパルス信号生成回路とを備えることを特徴とする蓄電素子の電圧均等化装置。
- 直列接続した複数の蓄電素子の端子電圧を均等化する蓄電素子の電圧均等化装置において、少なくとも各蓄電素子に対応した複数の巻線を有し、かつ各巻線を各蓄電素子に直列接続したトランスと、少なくとも各蓄電素子と各巻線に直列接続することによりループ回路を構成する複数のスイッチング素子又はダイオードと、ランダム信号を発生させるランダム信号発生回路と、このランダム信号により周波数及びパルス幅がランダムに変動するパルス信号を生成して前記スイッチング素子又はダイオードに付与するパルス信号生成回路とを備えることを特徴とする蓄電素子の電圧均等化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363540A JP2004201361A (ja) | 2002-12-16 | 2002-12-16 | 蓄電素子の電圧均等化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363540A JP2004201361A (ja) | 2002-12-16 | 2002-12-16 | 蓄電素子の電圧均等化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004201361A true JP2004201361A (ja) | 2004-07-15 |
Family
ID=32761660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002363540A Pending JP2004201361A (ja) | 2002-12-16 | 2002-12-16 | 蓄電素子の電圧均等化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004201361A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008271708A (ja) * | 2007-04-20 | 2008-11-06 | Mitsubishi Heavy Ind Ltd | 組電池の残容量均等化装置 |
| JP2010140833A (ja) * | 2008-12-15 | 2010-06-24 | Fuji Electric Holdings Co Ltd | 蓄電装置 |
| JP2010217154A (ja) * | 2009-02-17 | 2010-09-30 | Yokogawa Electric Corp | 電池模擬装置 |
| JP2012138979A (ja) * | 2010-12-24 | 2012-07-19 | Nippon Soken Inc | 組電池の出力均等化システム |
| US8692515B2 (en) | 2006-06-22 | 2014-04-08 | Fdk Corporation | Series-connected rechargeable cells, series-connected rechargeable cell device, voltage-balance correcting circuit for series-connected cells |
| KR20170015081A (ko) * | 2015-07-30 | 2017-02-08 | 한온시스템 주식회사 | 직렬 연결된 커패시터들의 전압 밸런싱 방법 |
| US11631980B2 (en) | 2019-02-20 | 2023-04-18 | Samsung Sdi Co., Ltd. | Method and battery management system for controlling cell balancing |
-
2002
- 2002-12-16 JP JP2002363540A patent/JP2004201361A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8692515B2 (en) | 2006-06-22 | 2014-04-08 | Fdk Corporation | Series-connected rechargeable cells, series-connected rechargeable cell device, voltage-balance correcting circuit for series-connected cells |
| JP2008271708A (ja) * | 2007-04-20 | 2008-11-06 | Mitsubishi Heavy Ind Ltd | 組電池の残容量均等化装置 |
| JP4691064B2 (ja) * | 2007-04-20 | 2011-06-01 | 三菱重工業株式会社 | 組電池の残容量均等化装置 |
| JP2010140833A (ja) * | 2008-12-15 | 2010-06-24 | Fuji Electric Holdings Co Ltd | 蓄電装置 |
| JP2010217154A (ja) * | 2009-02-17 | 2010-09-30 | Yokogawa Electric Corp | 電池模擬装置 |
| JP2012138979A (ja) * | 2010-12-24 | 2012-07-19 | Nippon Soken Inc | 組電池の出力均等化システム |
| KR20170015081A (ko) * | 2015-07-30 | 2017-02-08 | 한온시스템 주식회사 | 직렬 연결된 커패시터들의 전압 밸런싱 방법 |
| US10128667B2 (en) | 2015-07-30 | 2018-11-13 | Hanon Systems | DC/DC converter with capacitor voltage balancing |
| KR102003834B1 (ko) * | 2015-07-30 | 2019-07-25 | 한온시스템 주식회사 | 직렬 연결된 커패시터들의 전압 밸런싱 방법 |
| US11631980B2 (en) | 2019-02-20 | 2023-04-18 | Samsung Sdi Co., Ltd. | Method and battery management system for controlling cell balancing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049427B2 (ja) | 正負パルス式高周波スイッチング電源 | |
| US6642693B2 (en) | Voltage equalizing apparatus for battery devices | |
| US8503194B2 (en) | Bidirectional signal conversion | |
| US8716995B2 (en) | Control circuit for switching power supply | |
| JPH0865884A (ja) | エネルギ再生スナバ回路を利用したブースタ変換機 | |
| JP3848635B2 (ja) | 蓄電素子の電圧均等化装置 | |
| US10644613B2 (en) | Inverter for inductive power transfer | |
| JP2004201361A (ja) | 蓄電素子の電圧均等化装置 | |
| JP2009296756A (ja) | 電力変換装置 | |
| JP2004236486A (ja) | バッテリの電圧検出装置 | |
| JP2003158828A (ja) | 組電池用の電圧レベル均等化装置 | |
| KR20170064333A (ko) | 친환경 차량용 컨버터 제어 장치 및 그 방법 | |
| KR20200083789A (ko) | 전기동력 자동차용 고전압 직류변환장치 | |
| EP1396926A1 (en) | DC-DC converter with active clamp circuit | |
| JPH10285915A (ja) | スナバエネルギー回生回路 | |
| JP3426070B2 (ja) | 共振形フォワードコンバータ | |
| JP4838008B2 (ja) | 電源装置およびその制御方法 | |
| CN110722999B (zh) | 车载充电器和具有其的电动车辆、及功率因数校正装置 | |
| JPH1198832A (ja) | 低損失スナバ回路付きスイッチング電源装置 | |
| JP2014512166A (ja) | バッテリセルを平衡化するためのデバイス及び方法 | |
| JP2006014544A (ja) | 降圧装置、降圧方法及び降圧回路 | |
| WO2023095830A1 (ja) | スイッチング回路、インバータ回路 | |
| JPH11502965A (ja) | 補助電圧発生のための回路装置 | |
| JP2001177987A (ja) | エネルギー移送装置、充電装置および電源装置 | |
| JP2636330B2 (ja) | スナバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070926 |