JP2004193550A - ナノサイズの極浅接合面の製造方法 - Google Patents
ナノサイズの極浅接合面の製造方法 Download PDFInfo
- Publication number
- JP2004193550A JP2004193550A JP2003190893A JP2003190893A JP2004193550A JP 2004193550 A JP2004193550 A JP 2004193550A JP 2003190893 A JP2003190893 A JP 2003190893A JP 2003190893 A JP2003190893 A JP 2003190893A JP 2004193550 A JP2004193550 A JP 2004193550A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- junction surface
- annealing
- amorphous
- shallow junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000137 annealing Methods 0.000 claims abstract description 90
- 238000009792 diffusion process Methods 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 238000002513 implantation Methods 0.000 claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000007787 solid Substances 0.000 claims abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 41
- 229910052796 boron Inorganic materials 0.000 claims description 36
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 34
- 150000002500 ions Chemical class 0.000 claims description 21
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 13
- 239000002105 nanoparticle Substances 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 abstract description 2
- 230000000670 limiting effect Effects 0.000 abstract description 2
- 230000001376 precipitating effect Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 40
- 230000000052 comparative effect Effects 0.000 description 36
- 230000002441 reversible effect Effects 0.000 description 33
- 238000010586 diagram Methods 0.000 description 30
- 230000000694 effects Effects 0.000 description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 description 24
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 22
- 230000004913 activation Effects 0.000 description 20
- 238000002474 experimental method Methods 0.000 description 20
- 230000002093 peripheral effect Effects 0.000 description 16
- 230000002829 reductive effect Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 230000007246 mechanism Effects 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000004151 rapid thermal annealing Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 239000007943 implant Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- -1 boron ion Chemical class 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 238000004971 IR microspectroscopy Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000012060 immune response imaging Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004093 laser heating Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】好ましい製造工程の制御と、素子の信頼性とが得られ、イオン打ち込みによる欠陥を抑制するナノサイズ極浅接合面の製造方法を提供する。
【解決手段】CMOSFETの製造工程において、ゲート誘電層とゲート電極を形成してゲート領域を限定するステップと、プラズマ補助化学気相成長によって約20Åの極薄二酸化シリコン層を形成するステップと、該二酸化シリコン層上に非結晶質遮蔽層を沈降させるステップと、該非結晶質遮蔽層にイオンを打ち込み、かつ該非結晶質遮蔽層を固体拡散源とし、さらにアニールを行い、不純物をウエハ内に拡散、浸透させて活性化し、ナノサイズの素子が必要とする極浅接合面を形成するステップと、予め形成した該二酸化シリコン層を該極浅接合面のエッチングによる損傷を防ぐためのエッチングストッパー層とし、湿式エッチングを行って該非結晶質層を除去するステップとを含む。
【選択図】 図2
【解決手段】CMOSFETの製造工程において、ゲート誘電層とゲート電極を形成してゲート領域を限定するステップと、プラズマ補助化学気相成長によって約20Åの極薄二酸化シリコン層を形成するステップと、該二酸化シリコン層上に非結晶質遮蔽層を沈降させるステップと、該非結晶質遮蔽層にイオンを打ち込み、かつ該非結晶質遮蔽層を固体拡散源とし、さらにアニールを行い、不純物をウエハ内に拡散、浸透させて活性化し、ナノサイズの素子が必要とする極浅接合面を形成するステップと、予め形成した該二酸化シリコン層を該極浅接合面のエッチングによる損傷を防ぐためのエッチングストッパー層とし、湿式エッチングを行って該非結晶質層を除去するステップとを含む。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
この発明は、相補型金属酸化膜半導体電界効果トランジスタ(CMOSFET)の製造方法に関し、特にナノ領域のMOSトランジスタ製造技術における極浅接合面の形成方法に関する。
【0002】
【従来の技術】
集積回路チップの製造において、金属酸化膜半導体電界効果トランジスタ(以下MOSFETと称する)は、素子のサイズがますます縮小化し、デジタル集積回路の集積密度が絶え間無く高められ、かつ高速化を果たしている。素子に形成されるチャネルの長さを短縮し、幅を狭めると、集積回路の集積密度を高めることができる。また、速度の高速化を達成するためには、MOSFETの飽和ドレイン電流を増加しなければならない。
【0003】
集積回路チップの製造技術については、この35年来、「チップに集積されるトランジスタの数は3年毎に倍増する」というムーアの法則に随って発展して来た。
【0004】
但し、ゲートの長さが1μmを下回るまで素子が縮小すると、MOSFETには長チャネルMOSFETと異なる現象が発生する。特に、ゲートの長さが0.5μmを下回ると、ドレイン飽和電流IDSATは、ゲートの長さの短縮にしたがって減少することなく、寧ろ増加して、素子には明らかな短チャネル現象が出現する。即ち、サイズの微小なMOSFETにおいて、IDSATはゲートの長さの影響を受けないものと予測される。よって、MOSFETの大きな飽和電流を必要とする場合、酸化物の厚さを薄くすることが最も効率のよい方法である。
【0005】
目下、金属酸化膜半導体素子の構造は、サイズの縮小化にともない問題が顕在化している。即ち、横方向のサイズが0.05μmを下回る場合、極めて薄いゲート酸化物を必要とする。但し、酸化物は1〜1.5μm以下に縮小することができない。係る極めて薄い酸化物では電子が容易に通過し、しかもPN接合面において互いに干渉し影響を与えるためである。
【0006】
但し、素子の製造技術は弛まず進化を遂げていて、新しい技術が継続して生み出されることは必然である。係る趨勢の下、集積回路のサイズは縮小化され、国際半導体技術ロードマップ(International Technology Roadmap of Semiconductors :ITRS)の規格を超えるほどの進歩が見られるようになると予測される。
【0007】
相補型金属酸化膜半導体のサイズを縮小することは、サブミクロンの領域に在るトランジスタに形成される能動層の製造工程に対する過酷な挑戦といえる。MOSFETのサイズを縮小させるための要件は、主に2点挙げられる。即ち、OFF状態におけるリーク電流を抑制する点と、ON状態における高圧電流の低抵抗化である。即ち、ゲートの長さが微小な場合、素子がOFF状態であっても、ゲートの長さの短縮によって閾電圧VTが低下して、ドレインからソースに至るリーク電流が発生する。ドレインに近い電荷領域においてもソースに進入して基板に深く浸透し、ゲートのバイアスが電位を制御できなくなる可能性があり、ドレインのバイアスが低くなると通過現象が発生する。また、OFF状態における電流は主要な設計パラメータであって、接合面が浅くなることによって低下させることはできない。
【0008】
ONの状態においてMOSFETのチャネル抵抗を低下させるためには、ゲートの長さを短縮させなければならない。但し、チャネル抵抗とソース、ドレイン抵抗が一様に低い場合、高度に活性化した不純物によってソース/ドレイン及びソース・ドレイン拡張部の寄生抵抗を低下させなければならない。注入する不純物原子の電気的活性化に必要とする拡散周期は、通常接合面の長さを制限する因子となる。これら矛盾を論点とし、極浅接合面を研究する場合の主な準拠とする。
【0009】
極めて浅い接合面の形成は、素子の縮小化における過酷な技術的挑戦と言われ、極めて低い熱量で拡散を制限しなければならない。但し、このためには比較的多くの活性不純物を必要とするとともに、製造工程におけるロスを無くさなければならない。
【0010】
浅い接合面は低抵抗接合面であって、かつ高ドーピング、完全活性化された浅い接合面でなければならない。前述のように過酷な技術的挑戦と言われるのは、ソース・ドレイン拡張部の接合深さの条件が、目下の100nm製造工程であれば、接合面の深さが20nm〜40nmの間でなければならないことを指す。
【0011】
係る条件を克服するための従来の技術には、先に低エネルギーでイオンを注入し、次いで急速アニール(Rapid Thermal Annealing:RTA)によって複製可能な浅い接合面を形成する。但し、イオンの打ち込みはシリコンチップの損傷を招く。アニールは高温の条件下で行なわなければならず、しかも熱拡散、過渡的増速拡散(Transient Enhanced Diffusion:TED)、ホウ素増速拡散、及び酸化増速拡散の下に在って、不純物の通過現象が発生する。
【0012】
浅い接合面を実現するために、例えばアニールの温度を調整すること、パルスアニールに熱エネルギーを低下させること、昇降速度を高速化することなどの方法が提案されているが、但し、これらはいずれも暫時的な方法に過ぎず、急速アニールの過程において、なおも固体溶解度の制限によって低活性化となる問題は未解決である。
【0013】
別途、イオンの注入に係る技術には、プラズマドーピング法(PLAD)と、プラズマ界浸形イオン注入法(PIII)とが挙げられるが、制御が容易で、生産量が高く、低エネルギーのイオン注入が実現でき、コストが低い点から言えば、プラズマドーピング法が好ましい。但し、ウエハを直接プラズマの供給源に置き、しかもバイアスを加速させるため、全てのイオン化した気体がウエハに進入するとともに、チャンバ内の汚染物も注入されるという欠点を有する。
【0014】
その他、ドーピング方法については、PGILD(Projection Gas ImmersionDoping)、急速気相ドーピング(RVD)、急速加熱気体浸透ドーピング法などが挙げられる。
【0015】
イオンを打ち込む場合、不純物の透過現象を制御するために、予め不活性の原子種類(通常は▲4▼族)を利用して、イオンを打ち込む前にシリコンの表面を非結晶質化すると、接合面の深さが浅くなることが立証されている。但し、余剰のイオンを打ち込むと、イオン注入領域の周囲に欠陥が生じる。即ち、非結晶質界面に近い領域に隙間のような環状の転位が発生する。かかる高いドーズ量の非結晶質イオン打ち込みによって発生する欠陥は、アニールによって完全に消去することができない。余剰の欠陥も瞬間増速拡散(TED)現象が増加する。
【0016】
浅い接合面の形成には、外部拡散を利用してもよい。即ち、燐ガラス(PSG)、ホウ素ガラス(BSG)などの酸化物をドーピングするか、もしくは気相ドーピングを利用する。かかる方式は、上述のイオン打ち込みに関する問題を解決することができるが、但し、外部拡散は通常チップ抵抗、及び接合面の大幅な拡張を招く。
【0017】
レーザ加熱処理(LTP)は、不純物を活性化させる急速アニールに取って代わることのできる技術とされていた。レーザ加熱処理は、瞬間、もしくは局部的な選択性を具える加熱能力を有し、しかも固体溶解度の制限を具えていないが、但し、生産能力が低く、且つ不均一であるため生産には不適当である。
【0018】
【発明が解決しようとする課題】
この発明は、好ましい製造工程の制御と、素子の信頼性とが得られるナノサイズ極浅接合面の製造方法を提供することを課題とする。
【0019】
また、この発明は、イオン打ち込みによって発生する欠陥を抑制して、無欠陥を達成することのできるナノサイズ極浅接合面の製造方法を提供することを課題とする。
【0020】
【課題を解決するための手段】
そこで、本発明者は従来の技術におけるそれぞれの欠点に鑑み鋭意研究を重ねた結果、従来のイオン打ち込み技術と急速アニール技術を応用し、かつDIA(diffusion from implanted amorphous silicon)の観念によって非結晶質遮蔽層を形成し、これを固体拡散源として不純物を拡散させるとともに、拡散させた後に遮蔽層を除去するナノサイズ極浅接合面の製造方法によって課題を解決できる点に着眼し、かかる知見に基づいて本発明を完成させた。
【0021】
即ち、予め極めて薄い酸化膜層を形成してエッチングストッパー層とし、非結晶質層を蒸着して形成した後、イオンを打ち込んで高濃度ドーピングの非結晶質層を形成し、次いで急速アニール(RTA)の工程において不純物を下層のシリコン層に拡散、浸透させてp−n接合面を形成するとともに、形成した接合面に湿式エッチングを行って両層を除去するナノサイズ極浅接合面の製造方法によって、好ましい製造工程の制御と、素子の信頼性とが得られる。
【0022】
また、上述の通り非結晶質を不純物の拡散源として接合面を形成するため、イオン打ち込みによって発生する欠陥を抑制して、無欠陥を達成することができる。
【0023】
以下、この発明について具体的に説明する。
請求項1に記載するナノサイズの極浅接合面の製造方法は、相補型金属酸化膜半導体トランジスタ(MOSFET)の製造工程において、
ゲート誘電層と、ゲート電極を形成してゲート領域を限定するステップと、
化学気相成長によって約5〜30Åの極めて薄い酸化物層を形成するステップと、
該酸化物層上に非結晶質遮蔽層を沈降させて形成するステップと、
該非結晶質遮蔽層にイオンを打ち込み、かつ該非結晶質遮蔽層を固体拡散源とし、さらにアニールを行い、不純物をウエハ内に拡散、浸透させて活性化し、ナノサイズの素子が必要とする極浅接合面を形成するステップと、
該酸化物層を該極浅接合面のエッチングによる損傷を防ぐためのエッチングストッパー層とし、かつ湿式エッチングを行って該非結晶質層を除去するステップとを含む。
【0024】
請求項2に記載するナノサイズの極浅接合面の製造方法は、請求項1における酸化物層は、100℃〜400℃の低温を温度条件とし、高密度プラズマ化学気相成長か、もしくはプラズマ補助化学気相成長(PECVD)によって二酸化シリコンを成長させてなり、かつ好ましくは20Åの厚さにする極薄酸化物層である。
【0025】
請求項3に記載するナノサイズの極浅接合面の製造方法は、請求項1における非結晶質層は、400℃〜550℃の高温を温度条件とし、低圧化学気相成長によって蒸着させるか、もしくは100℃〜400℃の低温を温度条件とし、プラズマ補助化学気相成長によって厚さ5〜300Å〜500Åに成長させてなる非結晶質層である。
【0026】
請求項4に記載するナノサイズの極浅接合面の製造方法は、請求項1におけるアニールが、800℃〜1100℃を温度条件とする急速アニール(RTA)であるか、もしくは冷温レーザアニールである。
【0027】
請求項5に記載するナノサイズの極浅接合面の製造方法は、請求項1におけるイオン打ち込みに用いるイオンは、種類が二ふつ化ホウ素(BF2)か、ホウ素(B)か、もしくは砒素(As)から選択されるとともに、打ち込みのエネルギーが500〜50000電子ボルト(eV)であり、かつイオンのドーズ量が1につき1013〜1016atoms/cm2である。
【0028】
【発明の実施の形態】
この発明においては、非結晶質シリコンに不純物を打ち込んで拡散させ、極薄接合面を形成するために、図1に開示するように、予め薄い酸化物層を成長させて遮蔽層とし、かつ非結晶質シリコン層を形成してイオンを打ち込み、高濃度ドーピングの非結晶質層とするとともに、後続の急速アニール(RTA)の工程において不純物を拡散させて、下層のシリコン層に浸透させ、p−n接合面を形成する。接合面を形成した後、湿式エッチングで両層を除去した。
【0029】
上述のとおり、予め沈降させて形成した非結晶質シリコン層にイオンを打ち込むと、不純物の透過作用を制御することができる。同時に、イオン打ち込みピーク値の欠陥も非結晶質シリコン層内に限られる。よって、過渡的増速拡散(Transient Enhanced Diffusion:TED)を抑制することができる。その結果、制御が容易なイオン打ち込みの高エネルギーと、大ドーズ量によって、高濃度ドーピング層を形成することができる。また、外部に拡散するメカニズムによって接合面を形成すると、不純物を完全に活性化し、かつ損傷と欠陥が完全に発生しない。この発明において、イオンは二ふつ化ホウ素(BF2)以外に、ホウ素(B)か、もしくは砒素(As)から選択することができる。また、打ち込みのエネルギーは500〜50000eVとし、ドーズ量は1013〜1016個atoms/cm2とした。
【0030】
イオンを打ち込む以前に非結晶質シリコンを遮蔽層とすることは、酸化物を利用する方法に比してさらに好ましい。これは薄い酸化物層と非結晶質シリコン層とにおける不純物の拡散性に差異があるためであって、非結晶質シリコンの拡散係数は、酸化物の拡散係数(3×10−4cm2/s)より大きい。非結晶質シリコンを使用すると、接合面に拡散して進入する不純物の量に制限を与えない。よって、表面に高ドーピング濃度を呈する接合面を形成することができる。
【0031】
また、酸化物による遮蔽層は酸化増速拡散(OED)が発生し、ホウ素の拡散性が増強して接合面の深度を増加させる。この点が遮蔽層に酸化物を使用しない他の理由である。
【0032】
別途、類似する方法として、予め非結晶質化した不純物を打ち込んで、不純物の透過作用を抑制する方法がある。但し、余剰のGe−打ち込みは、打ち込み領域の周囲に欠陥が発生する。非結晶質界面に近接した領域に隙間状の環状転位領域が発生する。イオン打ち込みによって発生する欠陥を完全に排除することは、低リーク電流の接合面を製造する場合の大きな課題である。余剰の打ち込みによる欠陥は、過渡的増速拡散を増強させる。
【0033】
この発明においては、非結晶質遮蔽層の長所を応用し、予め表面に非結晶質層を沈降させて調整した。よって、不純物のチャネル効果を制御でき、余剰のイオン打ち込みのステップを必要としない。
【0034】
上述の方法によって複製が可能で、完全に活性化した接合面を形成した。かかる接合面は、シリコンに実質上イオン打ち込みの損傷が発生しなく、好ましい結果が得られた。
【0035】
上述の接合面について、DIA(diffusion from implanted amorphous silicon)に関する3項の実験を行った。実験は、(A)接合面における拡散のメカニズム、(B)打ち込みエネルギーの作用、(C)急速アニールの温度と時間の作用をそれぞれの課題とした。
【0036】
実験を行なう前に、予め図2に開示するようにn−型で、燐をドーピングした抵抗率4−7Ω−cmと標示される表面の(100)方向のシリコンウエハを材料とした。ウエハに標準RCA洗浄を行なった後、1050℃の高温気圧条件下において厚さ5000Åの二酸化シリコン層を加熱成長させた。次いで、従来のマイクロフォトと、湿式エッチング技術によって能動領域を形成した。次に、N2Oの高密度プラズマ化学気相成長(HDPCVD)か、もしくはプラズマ補助化学気相成長(PECVD)で厚さ5〜30Åの酸化物パッドを成長させて、後続の非結晶質シリコン層をエッチングする工程におけるエッチングストッパー層とするとともに(好ましくは20Å)するとともに、その上に低圧化学気相成長(LPCVD)で、厚さ100Å〜500Å(好ましくは500Å)の非結晶質シリコンの遮蔽層を形成した。
【0037】
次に、後述するそれぞれの実験の説明において開示するように、異なるエネルギー量とドーズ量のBF2 +を該非結晶質シリコンの遮蔽層に打ち込み、かつ異なる条件で急速アニール(RTA)を行なった。
【0038】
さらに、周知の多結晶シリコンのエッチング溶液(HNO3+H2O+NH4F)で非結晶質シリコン層を除去し、さらに、BOE(HF:NH4F=6:1)で薄いエッチングストッパー層を除去した。遮蔽酸化物を除去した後、即ウエハを物理気相成長(PVD)システムに設置し、TaNバッファ層と、厚さ5000ÅのAl−Si―Cuフィルムを成長させ、金属電極の位置を限定した後、A1−Si―Cuをウエハの背面に沈降させた。
【0039】
実験A
実験Aは、DIA接合面を形成するメカニズムを実験するものであって、不純物は、40KeVの打ち込みエネルギーと、ドーズ量が5x1015atoms/cm2のBF2 +を用い、急速アニール(RTA)の条件は表1に開示するとおり950℃(5s)、1050℃(5s)及び1050℃(1s)とした。
【0040】
表1
【0041】
接合面の深さとチップ抵抗について、急速アニール(RTA)を行った比較例と、急速アニールを行なわない対照例に対してホウ素の二次イオン質量分析(Secondary Ion Mass Spectroscopy :以下SIMSと称する)を行った結果を図3に開示した。非結晶質遮蔽層を保留して、ホウ素が非結晶質遮蔽層と、酸化物パッドと、及びシリコンベースに透過して分布した状況を観察した。係る打ち込みのピーク値は、非結晶質シリコン内部に制御され、欠陥が遮蔽層内に限定される。このホウ素イオンに関するグラフにおいては、酸化物の周辺(深さ約45nmと52nm)で2つの連続しない点が出現した。SIMS測定における質量の干渉作用によって、酸化物領域における数量の分析を行なうことができなかったためであり、酸化物の精緻な界面を確定することができなかった。但し、仮に酸化物の厚さを制限しなければ、薄い酸化物層がGaussian分布図に影響することなく、酸化物パッド層が不純物の打ち込み、もしくは拡散に影響を与えることはない。
【0042】
イオンの打ち込みを行なった後、急速アニール(RTA)を行なわない対照例の接合面の深さは、67.7nmであって、急速アニールを行なった後の比較例の接合面の深さは、急速アニールの条件である950℃ 5s、1050℃ 5s、1050℃ 1sにおいて、それぞれ72.6nm、84.2nm、62.1nmであって、接合面の表面のホウ素濃度は2x1020atoms/cm3にまで至り、固体溶解度の極限に近いものであった。急速アニールを行なった接合面の比較例は、急速アニールを行なわない対照例の接合面を表わすグラフ上のパターンと比較すると、ホウ素の分布が、急速アニールを行なわない対照例の接合面のグラフ上のパターンに見られる急激な角度の下降線に近似する傾斜率を形成した。ここから、DIA接合面の形成は、イオン打ち込みによる欠陥の数量と過渡的増速拡散現象(TED)を減少させるものと仮定することができる。
【0043】
図示から明らかなように、不純物の透過作用はホウ素分布の後尾部を形成する。これは、薄い酸化物の遮蔽層を利用してイオンを打ち込む従来の技術に比較した場合、その解釈が得られる。酸化物の遮蔽層にイオンを打ち込むことは、透過作用を減少させることを主な目的とする。但し、ホウ素原子の透過作用は、散乱して進入する透過作用であることが発見されている。ホウ素原子が酸化物を通過する場合、非結晶質シリコン層に散乱して展開し、イオンビームの角度に分布する。所定の傾斜角度でイオンを打ち込むと、イオンビームはガイドされ、(100)方向軸のチャネルから離れる。但し、酸化物層において、散乱した結果、一部のイオンが(100)方向軸チャネルかに戻ることもある。しかしながら、係る散乱による透過作用は、直接の透過作用に比して影響が少なく、透過現象はDIAによって、大幅に減少する。
【0044】
表2に開示する比較例のチップ抵抗は、約140〜240Ω/□であって、60〜80nm接合面の理想的なチップ抵抗値に近いものである。よって、大量の不純物をドーピングすることができ、しかも完全に活性化することができる。
【0045】
表2
【0046】
DIA接合面の拡散メカニズムは、図3のSIMS図から観察することができる。即ち、比較的短い急速アニールの時間(1050℃ 1s)において、ホウ素を表わすグラフのパターンは、ピーク値が左に偏っていて、内部に拡散しているのではない。このような不純物の外方向に対する拡散は、接合面に対して急速アニールを行なう場合に見られる普遍的な現象である。よって、非結晶質シリコン層を遮蔽層として、外方向に拡散するドーピング剤の数量を抑制する。
【0047】
低温で急速アニールの時間が長い(950℃ 5s)場合においても外方向に拡散時においてイオン打ち込みのピーク値が見られる。但し、ホウ素のグラフにおけるパターンは、後尾部が1000Åに至ると、950℃ 5sの比較例は内部に拡散し、1050℃ 1sの比較例は係る現象が起きない。この点は注目に値する。即ち、外方向への拡散を抑制するためには、十分な急速アニールの時間を必要とする。非結晶質シリコンを遮蔽して拡散源とすることは、不純物のパターンを内方向に拡散させる。1050℃ 5sのアニール条件で、不純物を内方向に拡散させると、深い接合面が得られる。急速アニールの時間を長くすると、内方向への拡散と、外方向への拡散作用によって、非結晶質シリコン内のホウ素イオンの分布が低下する。
【0048】
実験Aをまとめると、急速アニールを行なう場合、その拡散のメカニズムはまず外方向に向かって拡散し、同時に比較的長い急速アニール時間内に不純物は遮蔽層である非結晶質シリコンから拡散する。遮蔽する非結晶質シリコン層は、遮蔽層として外方向に拡散する不純物の量を抑制し、比較的長い時間の急速アニールを経た後、非結晶質シリコンが拡散源となり、不純物のパターンが内方向に拡散する。これはDIA接合面を形成する概念と一致する。
【0049】
実験B
DIA接合面とイオン打ち込みエネルギーとの関係を課題として、実験Bにおいて、BF2 +を打ち込むエネルギーを35KeV、40KeV、45KeV、50KeVとし、ドーズ量を2x1015atoms/cm2とした。急速アニール(RTA)の条件は、表3に開示する通りである。異なるアニール時間において、急速アニールの温度は900℃〜1000℃に至るまで変化させた。
【0050】
表3
【0051】
先ず、接合面の深さとチップ抵抗について説明する。図4に開示するように急速アニールを行なう前において、ホウ素は非結晶質シリコンの遮蔽層、酸化物パッド、及びシリコンベースに分布した。打ち込みのピーク値は、非結晶質シリコン内部に制御され、欠陥は遮蔽層内部に制限された。予測したように、比較的高い打ち込みエネルギーは、ドーピング剤をウエハの深いところまで進入させる。ホウ素のグラフにおけるパターンには、酸化物の周辺において連続しない二つの点(深さ=45nm、57nm)が明らかに現われた。イオン打ち込み後、急速アニールを行なわない接合面深さに対する打ち込みのエネルギーは、35keV〜50keVであって、それぞれ14.3nm、23.3nm、35.9nm、37.3nmであった。シリコンベースの表面、もしくは接合面表面のホウ素濃度ピーク値は35keV、及び40keVの打ち込み条件下において、約1x1019atoms/cm3であって、45keVと50keVの打ち込み条件下において、約1x1020atoms/cm3あった。これは、低エネルギーの不純物の打ち込みが濃度のピーク値を接合面の界面から遠ざけ、低濃度の初期界面を形成することを表わす。以上の結果から明らかなように、比較的高い打ち込みエネルギーによって、比較的深い接合面の深さを形成することができるが、但し、その比較的大きいピーク値濃度は、むしろ低いチップ抵抗を形成するために有利である。接合面表面における濃度の極めて大きい差異は、素子の特性に対して大幅に影響を与える。
【0052】
図5、6、7に、BF2 + 40KeV、45KeV、50KeVの接合面の比較例をそれぞれドーピング剤で活性化した後、接合面のチップ抵抗と、接合面の深さと、及び急速アニールの時間との関係を表わした。DIA接合面には低いチップ抵抗が出現し、特に50KeVの比較例については<800Ω/□を達成した(図7参照)。接合面の抵抗は急速アニールの温度と時間の増加にしたがって減少した。図5、6、7を比較すると、接合面の抵抗は、打ち込みのエネルギーの増加にしたがって減少した。実際の接合面の深さはSISM測定によって確定できる。これを図8、9、10に開示した。通常、接合面の深さは、イオン打ち込みのエネルギー、急速アニールの温度と時間にしたがって増加する。
【0053】
図8、9、10 に、急速アニールの条件を900℃ 25s、1000℃ 5s、1000℃ 10sとした場合のSIMS測定データを開示する。SIMS測定による分析の結果、表面と界面に表面効果に近い現象が発見された。本来、酸化物を成長させた比較例に尖塔上の表面信号を形成するためには、予め安定領域を形成する必要がある。正面効果を除去するためには、測定値に酸素を注入し、表面酸化物を成長させて標準化させなければならない。ここにおけるSIMS測定図は、表面効果が除去されていない。よって、酸素源が欠けている。1018atoms/cm3をホウ素の濃度の限界として得られた接合面の深さをグラフに記入した。p−n接合面の深さは、イオン打ち込みエネルギーの増加に従って深くなる。接合面の深さは、亦急速アニールの時間の長さに従って深くなる。図9,10に開示するように、急速アニールの温度条件が高い場合も、亦不純物の拡散を促進する(図8,9参照)。
【0054】
但し、同等の打ち込みエネルギーで、急速アニールの条件のみを変更した場合のホウ素の比較例を比較すると、急速アニールの条件を変更したことによる効果は明らかではなく、異なる急速アニールの条件によって形成された接合面の深度の差異は、5〜10nmのみであった。接合面の深さは、初期の打ち込みエネルギーによって決定される。即ち、急速アニールの効果と比較した場合、接合面の深さは、打ち込みエネルギーの多大な影響を受けることが分かる。
【0055】
1000℃ 5sの条件で急速アニールを行なった比較例に係るホウ素SIMS図と、イオン打ち込みを行なった後、急速アニールを行なわない対照例のSIMS図を図11に開示する。急速アニールを行なった後のドーピング剤の拡散を観察すると、急速アニールを行なった比較例のSIMSの表面効果は除去されていなく、接合面の深さは、急速アニールを行なった後、わずかに5〜10nm増加しただけであった。950℃ 25s、1000℃ 10sの条件で急速アニールを行なった比較例についても類似する結果が得られた。表面のホウ素濃度を約1ランク下げると、40keVの条件で打ち込みを行なった比較例の表面のホウ素濃度は、1019atoms/cm3であった。45keV及び50keVの条件による比較例は下降が少なく、約1020atoms/cm3近くに至った。不十分なドーピング濃度は、40keVの条件による比較例に対して比較的大きなチップ抵抗とリーク電流を発生させる。但し、45keVと50keVの条件による比較例は、比較的大きなピーク値濃度を有し、低いチップ抵抗の接合面を形成するのに有利である。また、ホウ素に関するグラフのパターンの傾斜率は、急速アニールを行なう前後において同様であって、これは傾斜角度の急な接合面をDIAの製法で形成できることを意味する。この点は、注目に値する。これら急速アニールと打ち込みの条件と、接合面の深さに関しては、表4に開示する通りである。
【0056】
表4
【0057】
p+n接合面のリーク電流について、図12、図13にDIA接合面のリバースバイアスリーク電流の密度と、異なる打ち込みエネルギーの累積図を開示する。測定したダイオード領域は、100x100μmであって、接合面のリーク電流は打ち込みエネルギーの増加に従って減少し、急速アニールの条件には関連しない。これは、高エネルギーの比較例の比較的深い接合面において発生した現象であって、比較的深い接合面には、比較的低いリーク電流が発生した。接合面の欠陥は、通常ウエハ表面の近傍に位置する。よって、浅い接合面は、これら欠陥領域の殆どを包括する。但し、接合面がシングルチップベースに深く埋設される場合、リーク電流の経路が阻害を受ける。よって、リーク電流は、接合面の深さが増加するに従って減少する。40keVの条件で打ち込みを行なった比較例は、リーク電流の密度が45keVと、35keVの比較例のパターンの間のどこかにあるものと推定することができる。45keVと50keVの条件の比較例は、約10−7A/cm2の低リーク電流密度を呈し、素子への応用に適するものであった。
【0058】
リバースバイアス接合面のリーク電流特性について、HP4156半導体を利用し、パラメータ分析装置で矩形ダイオードと、DIA製法で形成した接合面の電流―電圧特性を測定した。異なる温度条件で測定したリバース電流―電圧特性(IRがVRに相対する。)を図4に開示した。
【0059】
図15は、リバースバイアス接合面における接合面リーク電流の分量に係る説明図である。ダイオードの全てのリバース電流は、略中性領域の拡散分量と、空乏領域に発生する電流との和である。これを式1に開示する。
式1
【0060】
式1におけるAは接合面の面積であって、Dは拡散係数である。niは本質の密度であって、NAは被打ち込み体の不純物密度である。Ldは拡散の長さであって、Wは空乏の幅である。また、τは作用のライフサイクルである。
【0061】
また、式1におけるIdiffはT3exp(−EA/kT)に正比例し、IgenはT3/2exp(−EA/2kT)に正比例する。EAは活性エネルギーである。拡散電流に対してEAはEg(Siのエネルギー間隙)に等しい。発生電流に対してEAはEg/2に等しい。両接合面のリーク電流の分量は、接合面領域のリーク電流密度(JRA)と、及び接合面周囲のリーク電流密度(JRP)であって、図16に開示するように分離することができる。即ち、式2の通りである。
式2
【0062】
式2において、JRP1はシリコン/酸化物界面に沿った周辺電流密度(A/cm)である。JRP2は周辺に沿った周辺電流密度(A/cm)である。このAは接合面の面積(cm2)であって、Pは接合面の周囲の長さ(cm)である。また、JRAは領域電流密度(A/cm2)であって、JRPは周辺電流密度(A/cm)である。△Iはシステムリーク電流である。
【0063】
仮にリバースリーク電流密度をP/A比較値の関数として描いた場合、図17に開示するように、傾斜率はJRPであって、Y軸との交差点はJRAである。係る方法は、DIA接合面に対して十分適応できることが分かった。
【0064】
面積が100x100μm、200x200μm、300x300μmのダイオードを測定した場合、−3Vのリバース接合領域電流は、その周辺において領域比較値パターンに相対するリーク電流であると定義することができる。図18は、1000℃、5sの条件で急速アニールを行った比較例のP/A比較値の異なる打ち込みエネルギーに対するパターンを表わすグラフである。打ち込みによる欠陥は通常、打ち込みのピークに当たる個所において最も大きくなり、通常は接合面の表面に近接する位置である。よって接合面のリーク電流の欠陥は、その殆どが接合面の周辺に近接した位置に発生する。同時にシリコンと酸化物の界面においても界面欠陥が発生する。よって周辺が主なリーク電流の経路となる。周辺に発生する作用は、P/A比較値のパターンから明らかに分かる。P/A比較値のパターンの傾斜率が、打ち込みエネルギーの増加によって緩慢になる場合、50keVの条件による比較例の接合面上における欠陥の作用は、最も小さくなるものと仮定することができる。係る仮定は、高エネルギー打ち込みによって形成される比較的深い接合面に基づくものである。打ち込みの欠陥は、接合面周辺のリーク電流に影響を与えるが、比較的深い接合面においては、欠陥を含む周辺の比例が比較的小さいためである。50keVの比較例において、DIA製法でさらに明らかな打ち込み欠陥の減少が見られ、活性化のエネルギーが測定でき、さらに一歩進んで係る効果が実証できることを希望する。
【0065】
JRAとJRPは、いずれも拡散電流と発生する電流の和である。よって、図19に開示するように、接合面の特性を理解するためにJRAとJRPを分析した。領域と周辺の電流メカニズムを理解するために、リバース電流(即ち1n(JRA/T3)と、1n(JRP/T3)で1/kTに相対する)との関連性を観察した。温度条件を25℃〜190℃に至るまで変化させて、リバース接合面を測定した。−3Vの時点において、p+n接合面のリーク電流を定義した。Arrheniusパターンの傾斜率(1n Jr/T3で1/kTに相対する)が、即ち活性化エネルギーである。領域リーク電流密度の活性化エネルギーは、0.95eVであって、シリコンのEg(1.12eV)に近いものであった。これは打ち込みのステップにおいて、領域の範囲内に明らかな欠陥が発生しなかったことを表わし、拡散電流はJRAを主導した。
【0066】
周辺電流密度に対して、2つの異なる傾斜率が存在する。低温時においてEAは0.52eVであって、Eg/2に近く、JRP1がこの領域においてJRPを主導する。これは、シリコン/酸化物一の界面に沿って一部の界面状態が存在し、接合面の欠陥が発生の中心となって活性化エネルギーを低下させ、その結果、発生電流が係る温度条件下で主導するためである。高温時におけるEAは1.13eVであって、この比較的高い活性化エネルギーはJRP2がこの領域においてJRPの電流を主導し、拡散電流は主要なリーク電流の分量になる。高温領域JRPとJRAの傾斜率は、それぞれ0.95eVと1.13eVである。その原因は、周辺電流密度に対する一部の欠陥がシリコン/酸化物の界面の位置に存在するためである、打ち込みのステップは、実質的な欠陥を生じない。
【0067】
図20に、温度をパラメータとする領域電流密度のリバースバイアスに相対するパターンを開示する。理想的な接合面JRAは、電圧の影響を受けない。これは領域範囲で欠陥が発生することなく、かつ拡散電流がJRAを主導するためである。よって、領域電流は電圧の影響を受けない。但し、接合面に抵抗を直列することにより、リーク電流と電圧の間のリニアー関係を見ることができる。図21に、温度をパラメータとする周辺電流密度のリバースバイアスに相対するパターンを開示する。JRPはバイアスの影響を比較的受けないことが分かる。
【0068】
異なる電圧条件下において測定した領域と、周辺リーク電流のArrheniusパターンを図22、図23に開示する。計算したリーク電流の活性化エネルギーは約1eVであって、拡散電流が主導する高温下において、周辺電流のArrheniusパターンに1.1eVパターンに活性エネルギーが出現した。但し、低温の活性化エネルギーは、リバース電圧の増加に従って低下した。低バイアス条件下における熱発射は電流発生の主要なメカニズムである。図24に開示するように高バイアス条件下において透過する距離は明らかに短縮した(d1>d2)。発生電流のほとんどは比較的大きい透過の機会によって増加し、活性化エネルギーは低下した。メカニズムを主導し、発生から拡散に転化した温度は約90℃であった。
【0069】
異なる温度条件のJRPとJRAの比較値の電圧に相対するパターンを図25に開示する。JRPとJRAは電圧の印加に従って増加するが、但しJRP/JRA比較値は略同様を維持した。よって、DIA接合面を形成する製法において明らかな接合面のリーク電流が見られない。
【0070】
図26に、それぞれ500x500μm、1000x500μm、及び1000x1000μmの異なる面積の1n(JR/T3)の1/kTに相対するパターンを開示した。活性化のエネルギーは略同等の1eVを維持した。メカニズムを主導し、発生から拡散に転化した温度は約90℃〜100℃であった。この結果は、これ以前の観察の結果に一致した。
【0071】
実験Bの結果をまとめると、DIAを利用した製法は、表面の高濃度と低抵抗を具え、かつ好ましい電気的特性を有し、浅く、勾配が急な接合面を形成することができる。非結晶質にイオンを打ち込むことによって不純物の透過作用を抑制することができ、打ち込みのピーク値欠陥が遮蔽層内に限定される。接合面領域における欠陥はArrheniusパターンからほとんど認められなかった。但し、欠陥は接合面の周囲に形成されることもある。これら欠陥がイオン打ち込みに関連するか否かを確定するために、後続の事件において打ち込みのエネルギーを40keVに低下した。
【0072】
実験C
実験Cにおいて、BF2 +の打ち込みエネルギーを40keVに低下し、ドーズ量を5x1015atoms/cm2とした。急速アニールの条件は図5に開示する通りである。急速アニールの時間、温度、及び下降率(窒素洗浄流動率の形式で表示した)は、接合面を形成する変数に影響した。この実験においては、比較的早い下降率が接合面の深さと、不純物の活性化濃度に与える影響を検討した。
【0073】
表5
【0074】
接合面の深さとチップ抵抗について説明する。図27に初期の打ち込みを行った後、急速アニールを行ったp−n接合面におけるホウ素イオン二次質量分析(SIMS)のパターンを開示する。急速アニールを行った比較例のSIMS表面効果は除去されていない。イオンを打ち込んだ後、急速アニールを行なう前の状態における接合面の深さは50.5nmであった。実験Cにおいて、短い急速アニール時間における外方向への拡散メカニズムは、950℃、1000℃、及び1050℃<5sの比較例を観察することによって得られる。急速アニールの時間条件が長く、温度条件が高い場合は、不純物は拡散してベース内に深く浸透する。これら比較例の接合面の深さは1018atoms/cm3の条件によって決まり、グラフの説明にこれを表記した。不純物のピーク値濃度は1019~1020atoms/cm3の間であった。
【0075】
下降率の接合面深さに対する効果はすでに実証された。比較的早い下降率は、ホウ素の拡散抑制と、高度活性化を得るのに十分有効である。よって、高濃度で、浅く、勾配が急な接合面を形成することができる。高速加熱処理測定装置において、ウエハはチャンバ内の空間を囲むように設けられたランプによって急速に加熱される。但し、ウエハの冷却はチャンバを通過する窒素の気流によって決定される。下降率は冷却率に類似する。即ち、窒素洗浄を行なう場合の気流の速さである。一般にN2の流動の速さは3sccmである。下降率を高めるためにN2の気流の速さ5sccmに高めた。D1の比較例(1050℃、<5s、N2:5sccm)に現われた結果は、その他レポートに符合し、深さ40nmの勾配が急な接合面が得られた。そのピーク値濃度は、急速アニールを行なわない初期の打ち込みのパターンに相応する。
【0076】
実験Cの接合面の深さとチップ抵抗について表6に開示する。チップ抵抗は接合面の深さの増加に従って低下する。C1の比較例(1050℃、<5s、N2:3sccm)には、SIMSを行なう接合面の深さを具えないが、チップ抵抗値は約50nmであると予測される。よって、下降率が接合面深さに対して影響することが実証できる。係る効果は後述の電気的特性結果の説明において、同様の結果を示すさらに多くの依拠を挙げることができる。
【0077】
表6
40keV:イオン打ち込み後、急速アニールを行なう前 50.5nm
【0078】
図28に、SSM150を広がり抵抗測定器(Spreading Resistance Probe System:SRP)で測定した抵抗値、及び計算によって得られたドーピング濃度のパターンを表わす。広がり抵抗の測定は、一種の活性化濃度の電気的特性測定を提供する。本来の広がり抵抗が不純物濃度に転換する場合、不純物のみが電気的に活性化する。これは、結晶格子の位置において、始めて測定できることを意味する。SIMSのホウ素のパターンと広がり抵抗の分析とを比較すると、不純物活性化に対するアニール能力を観察することができる。比較例D1(1050℃、<5s、N2:3sccm)に対して、不純物の化学濃度のピーク値(SIMS)は約4x1019atoms/cm3であった。図28における電気的濃度のピーク値(SRP)の約4x1019atoms/cm3であった。D1に用いる急速アニールの条件は、DIA接合面形成方法を結合し、完全に活性化した不純物が得られる。
【0079】
p+n接合面のリーク電流について説明する。リバースバイアスリーク電流の異なる急速アニール条件に相対する累計パターンを図19に開示する。温度条件が950℃、1000℃、及び1050℃の急速アニールを行った場合、リーク電流密度は、温度の上昇に従って低下し、比較的長い時間の急速アニールにおいてもリーク電流が抑制されることを発見した。この結果は前述の各実験における結果と一致した。即ち、比較的深い接合面に比較的低いリーク電流が発生する。急速アニールにおける下降率の急激な変化は、ウエハの冷却との一致性を考慮する上での主要な要素である。累計したリーク電流のパターンから、好ましいウエハとの一致性が認められた。D1比較例に対する急速アニールの条件についても同様の点が認められた。
【0080】
比較例C1(1050℃、<5s、N2:3sccm)のリーク電流は、図29に開示する比較例の中で最も低い。リーク電流が接合面の深さに影響されると仮定した場合、比較例C1の接合面の深さは比較例D1より深いものと考えられる。よって、急速アニールの下降率の接合面深さに対する作用は、さらに一歩進んだ実証を提供するものということができる。
【0081】
リバースバイアス接合面リーク電流特性について説明する。HP4156半導体のパラメータ分析装置を利用して、DIAに基づき形成した接合面の電流―電圧特性を測定した。また、異なる温度条件でリバース電流―電圧特性(IRはVRに相対する)を測定した。その結果を図30に開示する。
【0082】
図31に、500x500μm、1000x500μm、及び1000x1000μmの異なる面積の三つのダイオードについて、その接合面のリーク電流を測定し、P/A比較値の関数を求めて、そのパターンを開示した。図示から明らかなようにP/A比較値と急速アニールの条件とは関連性がない。これは、接合面における欠陥がすでに減少し、かつ接合面のP/A比較値の作用に対して関連性がなくなったことを意味する。接合面領域と周辺のリーク電流については個別に説明する。
【0083】
JRAとJRPを分析し、接合面の特性について熟考した。比較例D1(1050℃、<5s、N2:5sccm)のArrehniusパターンを図32に開示する。JRAとJRPの活性化エネルギーは、いずれもSiのEgに近いものが出現した。即ち、JRAは1.03eVであり、JRPは1.05eVであった。よって、イオン打ち込みで接合面領域、及び周辺に欠陥が発生することは殆どなく、拡散電流がこの領域を主導した。即ち、そのメカニズムは、発生から拡散に転化する温度をその時点において室温以下に抑制して主導する。あらゆる欠陥の除去は、比較的低いイオン打ち込みエネルギーを用いたことの結果であると推測できる。この点については、イオン打ち込みのエネルギーを50keV〜40keVに低下させた結果、非結晶質の遮蔽層内においてイオン打ち込みによる欠陥が完全に除去されたことが、イオン打ち込みのピーク値から実証できる。
【0084】
図33、図34に、異なる温度条件で測定した領域と周辺電流のリバース電圧に相対するパターンを開示する。JRAとJRPは、いずれもリバース電圧の影響を受けない。これは、接合面において欠陥の発生が殆どないことを再度証明するものである。拡散電流は、主要なリーク電流のメカニズムである。
【0085】
図35、図36は、異なる電圧条件で測定した領域と周辺のリーク電流のArrheniusパターンである。領域リーク電流について、計算によって得られた活性化のエネルギーは、約1eVであった。Arrheniusパターンにおいて周辺リーク電流に対して出現した活性化のエネルギーは、約1.05eVであった。
【0086】
異なる温度条件のJRPのJRAに対する比較値を図37に開示する。図示から明らかなように、その温度、もしくはリバース電圧の影響は微小あった。よって、DIA接合面形成方法において明らかな接合面のリーク電流は見られなかった。
【0087】
図38に、異なる面積(500x500μm、1000x500μm、及び1000x1000μm)の1n(JR/T3)の1/kTに相対するパターンを開示する。接合面の領域と周辺リーク電流は、いずれも拡散主導である。よって、異なるP/A比較値によって計算された活性化エネルギーは略同様であった。
【0088】
実験Cについてまとめると、DIA接合面における接合面の深さ、チップ抵抗、及び電気的特性は、いずれも急速アニールの条件と関連のないことが判明した。接合面の深さは、アニール温度と急速アニールの時間の増加に従って深くなる。急速アニールの下降率について検討すると、下降率の増加に従ってホウ素の拡散が低下し、かつ高活性化濃度が出現した。イオン打ち込みエネルギーを低下させることによって、DIA接合面の形成方法では、接合面にイオン打ち込みの欠陥が殆ど見られなかった。領域と周辺については、いずれも検討を行った結果、非結晶質シリコンの遮蔽層は、イオン打ち込みのピーク値によって発生する欠陥を防ぐための隔絶の作用を有することが判明した。
【0089】
この発明によれば、DIA接合面形成方法を応用して物理的、電気的高濃度と、好ましい電気的特性を具え、浅く、かつ急な勾配を具える接合面を形成することができる。上述のそれぞれの実験結果は、DIA接合面形成方法の概念と一致し、その非結晶質シリコン層は、あらゆるイオン打ち込みの欠陥を排除した。即ち、DIA接合面形成方法によって欠陥のない接合面を形成することができる。
【0090】
図39のSkotnicki図から、異なる技術によって得られた直列抵抗と、接合面との完全な比較が見られる。この発明による欠陥のないDIA接合面を図39に付記した。DIA接合面を応用した10nmのPMOSは、この発明による方法で実用化の領域に至ったものということができる。
【0091】
また、上述の実験において、アニールは800℃〜1100℃を温度条件とする急速アニール(RTA)を採用したが、冷温レーザアニールを利用しても同様の効果が得られる。また、非結晶質層は、400℃〜550℃の高温を温度条件とし、低圧化学気相成長によって蒸着させるか、もしくは100℃〜400℃の低温を温度条件とし、プラズマ補助化学気相成長によって厚さ5〜300Å〜500Åに成長させても同等の効果が得られる。
【0092】
さらに、イオン打ち込みに用いるイオンは、二ふつ化ホウ素(BF2)か、ホウ素(B)か、もしくは砒素(As)から選択することができる。打ち込みのエネルギーが500〜50000電子ボルト(eV)の範囲とし、、かつイオンのドーズ量の範囲をドーズ量が1につき1013〜1016atoms/cm2とすることが好ましい。
【0093】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【0094】
【発明の効果】
この発明によれば、ナノサイズ極浅接合面の製造方法において、イオン打ち込みに起因して発生する欠陥を抑制し、無欠陥を達成することができ、好ましい製造工程の制御と、素子の信頼性とが得られる。
【図面の簡単な説明】
【図1】DIAの方法を表わす説明図である。
【図2】DIAのステップを表す説明図である。
【図3】実験Aに係るホウ素イオンのSIMS図である。
【図4】イオンを打ち込んだ後、急速アニールを行なわない状態におけるホウ素のSIMS図である。
【図5】40KeV BF2 + を打ち込んだ比較接合面のチップ抵抗と急速アニールの時間と、及び温度の関係を表わすグラフである。
【図6】45KeV BF2 + を打ち込んだ比較接合面のチップ抵抗と急速アニールの時間と、及び温度の関係を表わすグラフである。
【図7】50KeV BF2 + を打ち込んだ比較接合面のチップ抵抗と急速アニールの時間と、及び温度の関係を表わすグラフである。
【図8】900℃、25秒の条件で、急速アニールを異なるホウ素打ち込みエネルギーに係るSIMS図である。
【図9】1000℃、5秒の条件で、急速アニールを異なるホウ素打ち込みエネルギーに係るSIMS図である。
【図10】900℃、10秒の条件で、急速アニールを異なるホウ素打ち込みエネルギーに係るSIMS図である。
【図11】イオンを打ち込んだ後、急速アニールを行なわない比較接合面と、1000℃、5秒の急速アニールを行った対照接合面との異なるホウ素打ち込みエネルギーを表わすSIMS図である。
【図12】DIA接合面の逆方向バイアス(3V)のリーク電流密度と、異なるイオン打ち込みエネルギーで1050℃、5秒の急速アニールを行った場合の累積状況を表わすグラフである。
【図13】DIA接合面の逆方向バイアス(3V)のリーク電流密度と、異なるイオン打ち込みエネルギーで1000℃、5秒の急速アニールを行った場合の累積状況を表わすグラフである。
【図14】50KeV、1000℃、5秒の急速アニールを行った対照接合面の逆方向電流と、電圧特性について、異なる温度で測定した結果を表わすグラフである。
【図15】 逆方向バイアス接合面のリーク電流の分量を表わすグラフである。
【図16】リーク電流IRが、周辺電流IRPと領域電流IRAの和であることを表わすグラフである。
【図17】逆方向リーク電流密度の異なるP/Aに対する比較値を表わすグラフである。
【図18】1050℃、5秒の条件で、急速アニールを行った場合の逆方向接合面のリーク電流密度のP/Aに対する比較値を表わすグラフである。
【図19】逆方向電流に相対する1/KTのArrheniusパターンパターンを表わす図である。
【図20】温度をパラメータとする領域電流密度に相対する逆方向バイアスを表わすグラフである。
【図21】温度をパラメータとする周辺電流密度に相対する逆方向バイアスを表わすグラフである。
【図22】異なる電圧下の逆方向電流に相対する1/KTのArrheniusパターン図である。
【図23】異なる電圧下の逆方向電流に相対する1/KTのArrheniusパターン図である。
【図24】(a)低電圧、(b)高電圧の発生する電流メカニズムを表わす図である。
【図25】異なる温度のJRPのJRAに対する比較値に相対する電圧の説明図である。
【図26】異なる面積のArrheniusパターン図である。
【図27】イオンを打ち込んだ後、急速アニールを行なわない対照接合面と、40KeV BF2 +のドーズ量5×1015原子/cm2と異なる急速アニール条件のホウ素SIMS図である。
【図28】SRP測定の抵抗と計算によって得られたドーピング濃度を表わす図である。
【図29】逆方向バイアスリーク電流密度に相対する、異なる急速アニール条件を表わす図である。
【図30】異なる温度条件において測定した電流−電圧の特性を表わす図である。
【図31】異なる面積のダイオードと、その接合面におけるリーク電流に相対するP/A比較値を表わす図である。
【図32】接合領域と周辺電流密度のArrheniusパターン図である。
【図33】異なる温度条件のもとで測定した領域電流密度に相対する逆方向バイアスを表わす図である。
【図34】異なる温度条件下で測定した周辺電流密度に相対する逆方向バイアスを表わす図である。
【図35】異なる電圧条件下で測定した領域電流の密度をArrheniusパターン図である。
【図36】異なる電圧条件下で測定した周辺電流の密度をArrheniusパターン図である。
【図37】異なる温度条件下におけるJRP/JRA比較値に対する電圧を表わす図である。
【図38】異なる面積のArrheniusパターン図である。
【図39】異なる技術で得られたチップ電圧と接合面の深さの完全比較を表わす図である。
【発明の属する技術分野】
この発明は、相補型金属酸化膜半導体電界効果トランジスタ(CMOSFET)の製造方法に関し、特にナノ領域のMOSトランジスタ製造技術における極浅接合面の形成方法に関する。
【0002】
【従来の技術】
集積回路チップの製造において、金属酸化膜半導体電界効果トランジスタ(以下MOSFETと称する)は、素子のサイズがますます縮小化し、デジタル集積回路の集積密度が絶え間無く高められ、かつ高速化を果たしている。素子に形成されるチャネルの長さを短縮し、幅を狭めると、集積回路の集積密度を高めることができる。また、速度の高速化を達成するためには、MOSFETの飽和ドレイン電流を増加しなければならない。
【0003】
集積回路チップの製造技術については、この35年来、「チップに集積されるトランジスタの数は3年毎に倍増する」というムーアの法則に随って発展して来た。
【0004】
但し、ゲートの長さが1μmを下回るまで素子が縮小すると、MOSFETには長チャネルMOSFETと異なる現象が発生する。特に、ゲートの長さが0.5μmを下回ると、ドレイン飽和電流IDSATは、ゲートの長さの短縮にしたがって減少することなく、寧ろ増加して、素子には明らかな短チャネル現象が出現する。即ち、サイズの微小なMOSFETにおいて、IDSATはゲートの長さの影響を受けないものと予測される。よって、MOSFETの大きな飽和電流を必要とする場合、酸化物の厚さを薄くすることが最も効率のよい方法である。
【0005】
目下、金属酸化膜半導体素子の構造は、サイズの縮小化にともない問題が顕在化している。即ち、横方向のサイズが0.05μmを下回る場合、極めて薄いゲート酸化物を必要とする。但し、酸化物は1〜1.5μm以下に縮小することができない。係る極めて薄い酸化物では電子が容易に通過し、しかもPN接合面において互いに干渉し影響を与えるためである。
【0006】
但し、素子の製造技術は弛まず進化を遂げていて、新しい技術が継続して生み出されることは必然である。係る趨勢の下、集積回路のサイズは縮小化され、国際半導体技術ロードマップ(International Technology Roadmap of Semiconductors :ITRS)の規格を超えるほどの進歩が見られるようになると予測される。
【0007】
相補型金属酸化膜半導体のサイズを縮小することは、サブミクロンの領域に在るトランジスタに形成される能動層の製造工程に対する過酷な挑戦といえる。MOSFETのサイズを縮小させるための要件は、主に2点挙げられる。即ち、OFF状態におけるリーク電流を抑制する点と、ON状態における高圧電流の低抵抗化である。即ち、ゲートの長さが微小な場合、素子がOFF状態であっても、ゲートの長さの短縮によって閾電圧VTが低下して、ドレインからソースに至るリーク電流が発生する。ドレインに近い電荷領域においてもソースに進入して基板に深く浸透し、ゲートのバイアスが電位を制御できなくなる可能性があり、ドレインのバイアスが低くなると通過現象が発生する。また、OFF状態における電流は主要な設計パラメータであって、接合面が浅くなることによって低下させることはできない。
【0008】
ONの状態においてMOSFETのチャネル抵抗を低下させるためには、ゲートの長さを短縮させなければならない。但し、チャネル抵抗とソース、ドレイン抵抗が一様に低い場合、高度に活性化した不純物によってソース/ドレイン及びソース・ドレイン拡張部の寄生抵抗を低下させなければならない。注入する不純物原子の電気的活性化に必要とする拡散周期は、通常接合面の長さを制限する因子となる。これら矛盾を論点とし、極浅接合面を研究する場合の主な準拠とする。
【0009】
極めて浅い接合面の形成は、素子の縮小化における過酷な技術的挑戦と言われ、極めて低い熱量で拡散を制限しなければならない。但し、このためには比較的多くの活性不純物を必要とするとともに、製造工程におけるロスを無くさなければならない。
【0010】
浅い接合面は低抵抗接合面であって、かつ高ドーピング、完全活性化された浅い接合面でなければならない。前述のように過酷な技術的挑戦と言われるのは、ソース・ドレイン拡張部の接合深さの条件が、目下の100nm製造工程であれば、接合面の深さが20nm〜40nmの間でなければならないことを指す。
【0011】
係る条件を克服するための従来の技術には、先に低エネルギーでイオンを注入し、次いで急速アニール(Rapid Thermal Annealing:RTA)によって複製可能な浅い接合面を形成する。但し、イオンの打ち込みはシリコンチップの損傷を招く。アニールは高温の条件下で行なわなければならず、しかも熱拡散、過渡的増速拡散(Transient Enhanced Diffusion:TED)、ホウ素増速拡散、及び酸化増速拡散の下に在って、不純物の通過現象が発生する。
【0012】
浅い接合面を実現するために、例えばアニールの温度を調整すること、パルスアニールに熱エネルギーを低下させること、昇降速度を高速化することなどの方法が提案されているが、但し、これらはいずれも暫時的な方法に過ぎず、急速アニールの過程において、なおも固体溶解度の制限によって低活性化となる問題は未解決である。
【0013】
別途、イオンの注入に係る技術には、プラズマドーピング法(PLAD)と、プラズマ界浸形イオン注入法(PIII)とが挙げられるが、制御が容易で、生産量が高く、低エネルギーのイオン注入が実現でき、コストが低い点から言えば、プラズマドーピング法が好ましい。但し、ウエハを直接プラズマの供給源に置き、しかもバイアスを加速させるため、全てのイオン化した気体がウエハに進入するとともに、チャンバ内の汚染物も注入されるという欠点を有する。
【0014】
その他、ドーピング方法については、PGILD(Projection Gas ImmersionDoping)、急速気相ドーピング(RVD)、急速加熱気体浸透ドーピング法などが挙げられる。
【0015】
イオンを打ち込む場合、不純物の透過現象を制御するために、予め不活性の原子種類(通常は▲4▼族)を利用して、イオンを打ち込む前にシリコンの表面を非結晶質化すると、接合面の深さが浅くなることが立証されている。但し、余剰のイオンを打ち込むと、イオン注入領域の周囲に欠陥が生じる。即ち、非結晶質界面に近い領域に隙間のような環状の転位が発生する。かかる高いドーズ量の非結晶質イオン打ち込みによって発生する欠陥は、アニールによって完全に消去することができない。余剰の欠陥も瞬間増速拡散(TED)現象が増加する。
【0016】
浅い接合面の形成には、外部拡散を利用してもよい。即ち、燐ガラス(PSG)、ホウ素ガラス(BSG)などの酸化物をドーピングするか、もしくは気相ドーピングを利用する。かかる方式は、上述のイオン打ち込みに関する問題を解決することができるが、但し、外部拡散は通常チップ抵抗、及び接合面の大幅な拡張を招く。
【0017】
レーザ加熱処理(LTP)は、不純物を活性化させる急速アニールに取って代わることのできる技術とされていた。レーザ加熱処理は、瞬間、もしくは局部的な選択性を具える加熱能力を有し、しかも固体溶解度の制限を具えていないが、但し、生産能力が低く、且つ不均一であるため生産には不適当である。
【0018】
【発明が解決しようとする課題】
この発明は、好ましい製造工程の制御と、素子の信頼性とが得られるナノサイズ極浅接合面の製造方法を提供することを課題とする。
【0019】
また、この発明は、イオン打ち込みによって発生する欠陥を抑制して、無欠陥を達成することのできるナノサイズ極浅接合面の製造方法を提供することを課題とする。
【0020】
【課題を解決するための手段】
そこで、本発明者は従来の技術におけるそれぞれの欠点に鑑み鋭意研究を重ねた結果、従来のイオン打ち込み技術と急速アニール技術を応用し、かつDIA(diffusion from implanted amorphous silicon)の観念によって非結晶質遮蔽層を形成し、これを固体拡散源として不純物を拡散させるとともに、拡散させた後に遮蔽層を除去するナノサイズ極浅接合面の製造方法によって課題を解決できる点に着眼し、かかる知見に基づいて本発明を完成させた。
【0021】
即ち、予め極めて薄い酸化膜層を形成してエッチングストッパー層とし、非結晶質層を蒸着して形成した後、イオンを打ち込んで高濃度ドーピングの非結晶質層を形成し、次いで急速アニール(RTA)の工程において不純物を下層のシリコン層に拡散、浸透させてp−n接合面を形成するとともに、形成した接合面に湿式エッチングを行って両層を除去するナノサイズ極浅接合面の製造方法によって、好ましい製造工程の制御と、素子の信頼性とが得られる。
【0022】
また、上述の通り非結晶質を不純物の拡散源として接合面を形成するため、イオン打ち込みによって発生する欠陥を抑制して、無欠陥を達成することができる。
【0023】
以下、この発明について具体的に説明する。
請求項1に記載するナノサイズの極浅接合面の製造方法は、相補型金属酸化膜半導体トランジスタ(MOSFET)の製造工程において、
ゲート誘電層と、ゲート電極を形成してゲート領域を限定するステップと、
化学気相成長によって約5〜30Åの極めて薄い酸化物層を形成するステップと、
該酸化物層上に非結晶質遮蔽層を沈降させて形成するステップと、
該非結晶質遮蔽層にイオンを打ち込み、かつ該非結晶質遮蔽層を固体拡散源とし、さらにアニールを行い、不純物をウエハ内に拡散、浸透させて活性化し、ナノサイズの素子が必要とする極浅接合面を形成するステップと、
該酸化物層を該極浅接合面のエッチングによる損傷を防ぐためのエッチングストッパー層とし、かつ湿式エッチングを行って該非結晶質層を除去するステップとを含む。
【0024】
請求項2に記載するナノサイズの極浅接合面の製造方法は、請求項1における酸化物層は、100℃〜400℃の低温を温度条件とし、高密度プラズマ化学気相成長か、もしくはプラズマ補助化学気相成長(PECVD)によって二酸化シリコンを成長させてなり、かつ好ましくは20Åの厚さにする極薄酸化物層である。
【0025】
請求項3に記載するナノサイズの極浅接合面の製造方法は、請求項1における非結晶質層は、400℃〜550℃の高温を温度条件とし、低圧化学気相成長によって蒸着させるか、もしくは100℃〜400℃の低温を温度条件とし、プラズマ補助化学気相成長によって厚さ5〜300Å〜500Åに成長させてなる非結晶質層である。
【0026】
請求項4に記載するナノサイズの極浅接合面の製造方法は、請求項1におけるアニールが、800℃〜1100℃を温度条件とする急速アニール(RTA)であるか、もしくは冷温レーザアニールである。
【0027】
請求項5に記載するナノサイズの極浅接合面の製造方法は、請求項1におけるイオン打ち込みに用いるイオンは、種類が二ふつ化ホウ素(BF2)か、ホウ素(B)か、もしくは砒素(As)から選択されるとともに、打ち込みのエネルギーが500〜50000電子ボルト(eV)であり、かつイオンのドーズ量が1につき1013〜1016atoms/cm2である。
【0028】
【発明の実施の形態】
この発明においては、非結晶質シリコンに不純物を打ち込んで拡散させ、極薄接合面を形成するために、図1に開示するように、予め薄い酸化物層を成長させて遮蔽層とし、かつ非結晶質シリコン層を形成してイオンを打ち込み、高濃度ドーピングの非結晶質層とするとともに、後続の急速アニール(RTA)の工程において不純物を拡散させて、下層のシリコン層に浸透させ、p−n接合面を形成する。接合面を形成した後、湿式エッチングで両層を除去した。
【0029】
上述のとおり、予め沈降させて形成した非結晶質シリコン層にイオンを打ち込むと、不純物の透過作用を制御することができる。同時に、イオン打ち込みピーク値の欠陥も非結晶質シリコン層内に限られる。よって、過渡的増速拡散(Transient Enhanced Diffusion:TED)を抑制することができる。その結果、制御が容易なイオン打ち込みの高エネルギーと、大ドーズ量によって、高濃度ドーピング層を形成することができる。また、外部に拡散するメカニズムによって接合面を形成すると、不純物を完全に活性化し、かつ損傷と欠陥が完全に発生しない。この発明において、イオンは二ふつ化ホウ素(BF2)以外に、ホウ素(B)か、もしくは砒素(As)から選択することができる。また、打ち込みのエネルギーは500〜50000eVとし、ドーズ量は1013〜1016個atoms/cm2とした。
【0030】
イオンを打ち込む以前に非結晶質シリコンを遮蔽層とすることは、酸化物を利用する方法に比してさらに好ましい。これは薄い酸化物層と非結晶質シリコン層とにおける不純物の拡散性に差異があるためであって、非結晶質シリコンの拡散係数は、酸化物の拡散係数(3×10−4cm2/s)より大きい。非結晶質シリコンを使用すると、接合面に拡散して進入する不純物の量に制限を与えない。よって、表面に高ドーピング濃度を呈する接合面を形成することができる。
【0031】
また、酸化物による遮蔽層は酸化増速拡散(OED)が発生し、ホウ素の拡散性が増強して接合面の深度を増加させる。この点が遮蔽層に酸化物を使用しない他の理由である。
【0032】
別途、類似する方法として、予め非結晶質化した不純物を打ち込んで、不純物の透過作用を抑制する方法がある。但し、余剰のGe−打ち込みは、打ち込み領域の周囲に欠陥が発生する。非結晶質界面に近接した領域に隙間状の環状転位領域が発生する。イオン打ち込みによって発生する欠陥を完全に排除することは、低リーク電流の接合面を製造する場合の大きな課題である。余剰の打ち込みによる欠陥は、過渡的増速拡散を増強させる。
【0033】
この発明においては、非結晶質遮蔽層の長所を応用し、予め表面に非結晶質層を沈降させて調整した。よって、不純物のチャネル効果を制御でき、余剰のイオン打ち込みのステップを必要としない。
【0034】
上述の方法によって複製が可能で、完全に活性化した接合面を形成した。かかる接合面は、シリコンに実質上イオン打ち込みの損傷が発生しなく、好ましい結果が得られた。
【0035】
上述の接合面について、DIA(diffusion from implanted amorphous silicon)に関する3項の実験を行った。実験は、(A)接合面における拡散のメカニズム、(B)打ち込みエネルギーの作用、(C)急速アニールの温度と時間の作用をそれぞれの課題とした。
【0036】
実験を行なう前に、予め図2に開示するようにn−型で、燐をドーピングした抵抗率4−7Ω−cmと標示される表面の(100)方向のシリコンウエハを材料とした。ウエハに標準RCA洗浄を行なった後、1050℃の高温気圧条件下において厚さ5000Åの二酸化シリコン層を加熱成長させた。次いで、従来のマイクロフォトと、湿式エッチング技術によって能動領域を形成した。次に、N2Oの高密度プラズマ化学気相成長(HDPCVD)か、もしくはプラズマ補助化学気相成長(PECVD)で厚さ5〜30Åの酸化物パッドを成長させて、後続の非結晶質シリコン層をエッチングする工程におけるエッチングストッパー層とするとともに(好ましくは20Å)するとともに、その上に低圧化学気相成長(LPCVD)で、厚さ100Å〜500Å(好ましくは500Å)の非結晶質シリコンの遮蔽層を形成した。
【0037】
次に、後述するそれぞれの実験の説明において開示するように、異なるエネルギー量とドーズ量のBF2 +を該非結晶質シリコンの遮蔽層に打ち込み、かつ異なる条件で急速アニール(RTA)を行なった。
【0038】
さらに、周知の多結晶シリコンのエッチング溶液(HNO3+H2O+NH4F)で非結晶質シリコン層を除去し、さらに、BOE(HF:NH4F=6:1)で薄いエッチングストッパー層を除去した。遮蔽酸化物を除去した後、即ウエハを物理気相成長(PVD)システムに設置し、TaNバッファ層と、厚さ5000ÅのAl−Si―Cuフィルムを成長させ、金属電極の位置を限定した後、A1−Si―Cuをウエハの背面に沈降させた。
【0039】
実験A
実験Aは、DIA接合面を形成するメカニズムを実験するものであって、不純物は、40KeVの打ち込みエネルギーと、ドーズ量が5x1015atoms/cm2のBF2 +を用い、急速アニール(RTA)の条件は表1に開示するとおり950℃(5s)、1050℃(5s)及び1050℃(1s)とした。
【0040】
表1
【0041】
接合面の深さとチップ抵抗について、急速アニール(RTA)を行った比較例と、急速アニールを行なわない対照例に対してホウ素の二次イオン質量分析(Secondary Ion Mass Spectroscopy :以下SIMSと称する)を行った結果を図3に開示した。非結晶質遮蔽層を保留して、ホウ素が非結晶質遮蔽層と、酸化物パッドと、及びシリコンベースに透過して分布した状況を観察した。係る打ち込みのピーク値は、非結晶質シリコン内部に制御され、欠陥が遮蔽層内に限定される。このホウ素イオンに関するグラフにおいては、酸化物の周辺(深さ約45nmと52nm)で2つの連続しない点が出現した。SIMS測定における質量の干渉作用によって、酸化物領域における数量の分析を行なうことができなかったためであり、酸化物の精緻な界面を確定することができなかった。但し、仮に酸化物の厚さを制限しなければ、薄い酸化物層がGaussian分布図に影響することなく、酸化物パッド層が不純物の打ち込み、もしくは拡散に影響を与えることはない。
【0042】
イオンの打ち込みを行なった後、急速アニール(RTA)を行なわない対照例の接合面の深さは、67.7nmであって、急速アニールを行なった後の比較例の接合面の深さは、急速アニールの条件である950℃ 5s、1050℃ 5s、1050℃ 1sにおいて、それぞれ72.6nm、84.2nm、62.1nmであって、接合面の表面のホウ素濃度は2x1020atoms/cm3にまで至り、固体溶解度の極限に近いものであった。急速アニールを行なった接合面の比較例は、急速アニールを行なわない対照例の接合面を表わすグラフ上のパターンと比較すると、ホウ素の分布が、急速アニールを行なわない対照例の接合面のグラフ上のパターンに見られる急激な角度の下降線に近似する傾斜率を形成した。ここから、DIA接合面の形成は、イオン打ち込みによる欠陥の数量と過渡的増速拡散現象(TED)を減少させるものと仮定することができる。
【0043】
図示から明らかなように、不純物の透過作用はホウ素分布の後尾部を形成する。これは、薄い酸化物の遮蔽層を利用してイオンを打ち込む従来の技術に比較した場合、その解釈が得られる。酸化物の遮蔽層にイオンを打ち込むことは、透過作用を減少させることを主な目的とする。但し、ホウ素原子の透過作用は、散乱して進入する透過作用であることが発見されている。ホウ素原子が酸化物を通過する場合、非結晶質シリコン層に散乱して展開し、イオンビームの角度に分布する。所定の傾斜角度でイオンを打ち込むと、イオンビームはガイドされ、(100)方向軸のチャネルから離れる。但し、酸化物層において、散乱した結果、一部のイオンが(100)方向軸チャネルかに戻ることもある。しかしながら、係る散乱による透過作用は、直接の透過作用に比して影響が少なく、透過現象はDIAによって、大幅に減少する。
【0044】
表2に開示する比較例のチップ抵抗は、約140〜240Ω/□であって、60〜80nm接合面の理想的なチップ抵抗値に近いものである。よって、大量の不純物をドーピングすることができ、しかも完全に活性化することができる。
【0045】
表2
【0046】
DIA接合面の拡散メカニズムは、図3のSIMS図から観察することができる。即ち、比較的短い急速アニールの時間(1050℃ 1s)において、ホウ素を表わすグラフのパターンは、ピーク値が左に偏っていて、内部に拡散しているのではない。このような不純物の外方向に対する拡散は、接合面に対して急速アニールを行なう場合に見られる普遍的な現象である。よって、非結晶質シリコン層を遮蔽層として、外方向に拡散するドーピング剤の数量を抑制する。
【0047】
低温で急速アニールの時間が長い(950℃ 5s)場合においても外方向に拡散時においてイオン打ち込みのピーク値が見られる。但し、ホウ素のグラフにおけるパターンは、後尾部が1000Åに至ると、950℃ 5sの比較例は内部に拡散し、1050℃ 1sの比較例は係る現象が起きない。この点は注目に値する。即ち、外方向への拡散を抑制するためには、十分な急速アニールの時間を必要とする。非結晶質シリコンを遮蔽して拡散源とすることは、不純物のパターンを内方向に拡散させる。1050℃ 5sのアニール条件で、不純物を内方向に拡散させると、深い接合面が得られる。急速アニールの時間を長くすると、内方向への拡散と、外方向への拡散作用によって、非結晶質シリコン内のホウ素イオンの分布が低下する。
【0048】
実験Aをまとめると、急速アニールを行なう場合、その拡散のメカニズムはまず外方向に向かって拡散し、同時に比較的長い急速アニール時間内に不純物は遮蔽層である非結晶質シリコンから拡散する。遮蔽する非結晶質シリコン層は、遮蔽層として外方向に拡散する不純物の量を抑制し、比較的長い時間の急速アニールを経た後、非結晶質シリコンが拡散源となり、不純物のパターンが内方向に拡散する。これはDIA接合面を形成する概念と一致する。
【0049】
実験B
DIA接合面とイオン打ち込みエネルギーとの関係を課題として、実験Bにおいて、BF2 +を打ち込むエネルギーを35KeV、40KeV、45KeV、50KeVとし、ドーズ量を2x1015atoms/cm2とした。急速アニール(RTA)の条件は、表3に開示する通りである。異なるアニール時間において、急速アニールの温度は900℃〜1000℃に至るまで変化させた。
【0050】
表3
【0051】
先ず、接合面の深さとチップ抵抗について説明する。図4に開示するように急速アニールを行なう前において、ホウ素は非結晶質シリコンの遮蔽層、酸化物パッド、及びシリコンベースに分布した。打ち込みのピーク値は、非結晶質シリコン内部に制御され、欠陥は遮蔽層内部に制限された。予測したように、比較的高い打ち込みエネルギーは、ドーピング剤をウエハの深いところまで進入させる。ホウ素のグラフにおけるパターンには、酸化物の周辺において連続しない二つの点(深さ=45nm、57nm)が明らかに現われた。イオン打ち込み後、急速アニールを行なわない接合面深さに対する打ち込みのエネルギーは、35keV〜50keVであって、それぞれ14.3nm、23.3nm、35.9nm、37.3nmであった。シリコンベースの表面、もしくは接合面表面のホウ素濃度ピーク値は35keV、及び40keVの打ち込み条件下において、約1x1019atoms/cm3であって、45keVと50keVの打ち込み条件下において、約1x1020atoms/cm3あった。これは、低エネルギーの不純物の打ち込みが濃度のピーク値を接合面の界面から遠ざけ、低濃度の初期界面を形成することを表わす。以上の結果から明らかなように、比較的高い打ち込みエネルギーによって、比較的深い接合面の深さを形成することができるが、但し、その比較的大きいピーク値濃度は、むしろ低いチップ抵抗を形成するために有利である。接合面表面における濃度の極めて大きい差異は、素子の特性に対して大幅に影響を与える。
【0052】
図5、6、7に、BF2 + 40KeV、45KeV、50KeVの接合面の比較例をそれぞれドーピング剤で活性化した後、接合面のチップ抵抗と、接合面の深さと、及び急速アニールの時間との関係を表わした。DIA接合面には低いチップ抵抗が出現し、特に50KeVの比較例については<800Ω/□を達成した(図7参照)。接合面の抵抗は急速アニールの温度と時間の増加にしたがって減少した。図5、6、7を比較すると、接合面の抵抗は、打ち込みのエネルギーの増加にしたがって減少した。実際の接合面の深さはSISM測定によって確定できる。これを図8、9、10に開示した。通常、接合面の深さは、イオン打ち込みのエネルギー、急速アニールの温度と時間にしたがって増加する。
【0053】
図8、9、10 に、急速アニールの条件を900℃ 25s、1000℃ 5s、1000℃ 10sとした場合のSIMS測定データを開示する。SIMS測定による分析の結果、表面と界面に表面効果に近い現象が発見された。本来、酸化物を成長させた比較例に尖塔上の表面信号を形成するためには、予め安定領域を形成する必要がある。正面効果を除去するためには、測定値に酸素を注入し、表面酸化物を成長させて標準化させなければならない。ここにおけるSIMS測定図は、表面効果が除去されていない。よって、酸素源が欠けている。1018atoms/cm3をホウ素の濃度の限界として得られた接合面の深さをグラフに記入した。p−n接合面の深さは、イオン打ち込みエネルギーの増加に従って深くなる。接合面の深さは、亦急速アニールの時間の長さに従って深くなる。図9,10に開示するように、急速アニールの温度条件が高い場合も、亦不純物の拡散を促進する(図8,9参照)。
【0054】
但し、同等の打ち込みエネルギーで、急速アニールの条件のみを変更した場合のホウ素の比較例を比較すると、急速アニールの条件を変更したことによる効果は明らかではなく、異なる急速アニールの条件によって形成された接合面の深度の差異は、5〜10nmのみであった。接合面の深さは、初期の打ち込みエネルギーによって決定される。即ち、急速アニールの効果と比較した場合、接合面の深さは、打ち込みエネルギーの多大な影響を受けることが分かる。
【0055】
1000℃ 5sの条件で急速アニールを行なった比較例に係るホウ素SIMS図と、イオン打ち込みを行なった後、急速アニールを行なわない対照例のSIMS図を図11に開示する。急速アニールを行なった後のドーピング剤の拡散を観察すると、急速アニールを行なった比較例のSIMSの表面効果は除去されていなく、接合面の深さは、急速アニールを行なった後、わずかに5〜10nm増加しただけであった。950℃ 25s、1000℃ 10sの条件で急速アニールを行なった比較例についても類似する結果が得られた。表面のホウ素濃度を約1ランク下げると、40keVの条件で打ち込みを行なった比較例の表面のホウ素濃度は、1019atoms/cm3であった。45keV及び50keVの条件による比較例は下降が少なく、約1020atoms/cm3近くに至った。不十分なドーピング濃度は、40keVの条件による比較例に対して比較的大きなチップ抵抗とリーク電流を発生させる。但し、45keVと50keVの条件による比較例は、比較的大きなピーク値濃度を有し、低いチップ抵抗の接合面を形成するのに有利である。また、ホウ素に関するグラフのパターンの傾斜率は、急速アニールを行なう前後において同様であって、これは傾斜角度の急な接合面をDIAの製法で形成できることを意味する。この点は、注目に値する。これら急速アニールと打ち込みの条件と、接合面の深さに関しては、表4に開示する通りである。
【0056】
表4
【0057】
p+n接合面のリーク電流について、図12、図13にDIA接合面のリバースバイアスリーク電流の密度と、異なる打ち込みエネルギーの累積図を開示する。測定したダイオード領域は、100x100μmであって、接合面のリーク電流は打ち込みエネルギーの増加に従って減少し、急速アニールの条件には関連しない。これは、高エネルギーの比較例の比較的深い接合面において発生した現象であって、比較的深い接合面には、比較的低いリーク電流が発生した。接合面の欠陥は、通常ウエハ表面の近傍に位置する。よって、浅い接合面は、これら欠陥領域の殆どを包括する。但し、接合面がシングルチップベースに深く埋設される場合、リーク電流の経路が阻害を受ける。よって、リーク電流は、接合面の深さが増加するに従って減少する。40keVの条件で打ち込みを行なった比較例は、リーク電流の密度が45keVと、35keVの比較例のパターンの間のどこかにあるものと推定することができる。45keVと50keVの条件の比較例は、約10−7A/cm2の低リーク電流密度を呈し、素子への応用に適するものであった。
【0058】
リバースバイアス接合面のリーク電流特性について、HP4156半導体を利用し、パラメータ分析装置で矩形ダイオードと、DIA製法で形成した接合面の電流―電圧特性を測定した。異なる温度条件で測定したリバース電流―電圧特性(IRがVRに相対する。)を図4に開示した。
【0059】
図15は、リバースバイアス接合面における接合面リーク電流の分量に係る説明図である。ダイオードの全てのリバース電流は、略中性領域の拡散分量と、空乏領域に発生する電流との和である。これを式1に開示する。
式1
【0060】
式1におけるAは接合面の面積であって、Dは拡散係数である。niは本質の密度であって、NAは被打ち込み体の不純物密度である。Ldは拡散の長さであって、Wは空乏の幅である。また、τは作用のライフサイクルである。
【0061】
また、式1におけるIdiffはT3exp(−EA/kT)に正比例し、IgenはT3/2exp(−EA/2kT)に正比例する。EAは活性エネルギーである。拡散電流に対してEAはEg(Siのエネルギー間隙)に等しい。発生電流に対してEAはEg/2に等しい。両接合面のリーク電流の分量は、接合面領域のリーク電流密度(JRA)と、及び接合面周囲のリーク電流密度(JRP)であって、図16に開示するように分離することができる。即ち、式2の通りである。
式2
【0062】
式2において、JRP1はシリコン/酸化物界面に沿った周辺電流密度(A/cm)である。JRP2は周辺に沿った周辺電流密度(A/cm)である。このAは接合面の面積(cm2)であって、Pは接合面の周囲の長さ(cm)である。また、JRAは領域電流密度(A/cm2)であって、JRPは周辺電流密度(A/cm)である。△Iはシステムリーク電流である。
【0063】
仮にリバースリーク電流密度をP/A比較値の関数として描いた場合、図17に開示するように、傾斜率はJRPであって、Y軸との交差点はJRAである。係る方法は、DIA接合面に対して十分適応できることが分かった。
【0064】
面積が100x100μm、200x200μm、300x300μmのダイオードを測定した場合、−3Vのリバース接合領域電流は、その周辺において領域比較値パターンに相対するリーク電流であると定義することができる。図18は、1000℃、5sの条件で急速アニールを行った比較例のP/A比較値の異なる打ち込みエネルギーに対するパターンを表わすグラフである。打ち込みによる欠陥は通常、打ち込みのピークに当たる個所において最も大きくなり、通常は接合面の表面に近接する位置である。よって接合面のリーク電流の欠陥は、その殆どが接合面の周辺に近接した位置に発生する。同時にシリコンと酸化物の界面においても界面欠陥が発生する。よって周辺が主なリーク電流の経路となる。周辺に発生する作用は、P/A比較値のパターンから明らかに分かる。P/A比較値のパターンの傾斜率が、打ち込みエネルギーの増加によって緩慢になる場合、50keVの条件による比較例の接合面上における欠陥の作用は、最も小さくなるものと仮定することができる。係る仮定は、高エネルギー打ち込みによって形成される比較的深い接合面に基づくものである。打ち込みの欠陥は、接合面周辺のリーク電流に影響を与えるが、比較的深い接合面においては、欠陥を含む周辺の比例が比較的小さいためである。50keVの比較例において、DIA製法でさらに明らかな打ち込み欠陥の減少が見られ、活性化のエネルギーが測定でき、さらに一歩進んで係る効果が実証できることを希望する。
【0065】
JRAとJRPは、いずれも拡散電流と発生する電流の和である。よって、図19に開示するように、接合面の特性を理解するためにJRAとJRPを分析した。領域と周辺の電流メカニズムを理解するために、リバース電流(即ち1n(JRA/T3)と、1n(JRP/T3)で1/kTに相対する)との関連性を観察した。温度条件を25℃〜190℃に至るまで変化させて、リバース接合面を測定した。−3Vの時点において、p+n接合面のリーク電流を定義した。Arrheniusパターンの傾斜率(1n Jr/T3で1/kTに相対する)が、即ち活性化エネルギーである。領域リーク電流密度の活性化エネルギーは、0.95eVであって、シリコンのEg(1.12eV)に近いものであった。これは打ち込みのステップにおいて、領域の範囲内に明らかな欠陥が発生しなかったことを表わし、拡散電流はJRAを主導した。
【0066】
周辺電流密度に対して、2つの異なる傾斜率が存在する。低温時においてEAは0.52eVであって、Eg/2に近く、JRP1がこの領域においてJRPを主導する。これは、シリコン/酸化物一の界面に沿って一部の界面状態が存在し、接合面の欠陥が発生の中心となって活性化エネルギーを低下させ、その結果、発生電流が係る温度条件下で主導するためである。高温時におけるEAは1.13eVであって、この比較的高い活性化エネルギーはJRP2がこの領域においてJRPの電流を主導し、拡散電流は主要なリーク電流の分量になる。高温領域JRPとJRAの傾斜率は、それぞれ0.95eVと1.13eVである。その原因は、周辺電流密度に対する一部の欠陥がシリコン/酸化物の界面の位置に存在するためである、打ち込みのステップは、実質的な欠陥を生じない。
【0067】
図20に、温度をパラメータとする領域電流密度のリバースバイアスに相対するパターンを開示する。理想的な接合面JRAは、電圧の影響を受けない。これは領域範囲で欠陥が発生することなく、かつ拡散電流がJRAを主導するためである。よって、領域電流は電圧の影響を受けない。但し、接合面に抵抗を直列することにより、リーク電流と電圧の間のリニアー関係を見ることができる。図21に、温度をパラメータとする周辺電流密度のリバースバイアスに相対するパターンを開示する。JRPはバイアスの影響を比較的受けないことが分かる。
【0068】
異なる電圧条件下において測定した領域と、周辺リーク電流のArrheniusパターンを図22、図23に開示する。計算したリーク電流の活性化エネルギーは約1eVであって、拡散電流が主導する高温下において、周辺電流のArrheniusパターンに1.1eVパターンに活性エネルギーが出現した。但し、低温の活性化エネルギーは、リバース電圧の増加に従って低下した。低バイアス条件下における熱発射は電流発生の主要なメカニズムである。図24に開示するように高バイアス条件下において透過する距離は明らかに短縮した(d1>d2)。発生電流のほとんどは比較的大きい透過の機会によって増加し、活性化エネルギーは低下した。メカニズムを主導し、発生から拡散に転化した温度は約90℃であった。
【0069】
異なる温度条件のJRPとJRAの比較値の電圧に相対するパターンを図25に開示する。JRPとJRAは電圧の印加に従って増加するが、但しJRP/JRA比較値は略同様を維持した。よって、DIA接合面を形成する製法において明らかな接合面のリーク電流が見られない。
【0070】
図26に、それぞれ500x500μm、1000x500μm、及び1000x1000μmの異なる面積の1n(JR/T3)の1/kTに相対するパターンを開示した。活性化のエネルギーは略同等の1eVを維持した。メカニズムを主導し、発生から拡散に転化した温度は約90℃〜100℃であった。この結果は、これ以前の観察の結果に一致した。
【0071】
実験Bの結果をまとめると、DIAを利用した製法は、表面の高濃度と低抵抗を具え、かつ好ましい電気的特性を有し、浅く、勾配が急な接合面を形成することができる。非結晶質にイオンを打ち込むことによって不純物の透過作用を抑制することができ、打ち込みのピーク値欠陥が遮蔽層内に限定される。接合面領域における欠陥はArrheniusパターンからほとんど認められなかった。但し、欠陥は接合面の周囲に形成されることもある。これら欠陥がイオン打ち込みに関連するか否かを確定するために、後続の事件において打ち込みのエネルギーを40keVに低下した。
【0072】
実験C
実験Cにおいて、BF2 +の打ち込みエネルギーを40keVに低下し、ドーズ量を5x1015atoms/cm2とした。急速アニールの条件は図5に開示する通りである。急速アニールの時間、温度、及び下降率(窒素洗浄流動率の形式で表示した)は、接合面を形成する変数に影響した。この実験においては、比較的早い下降率が接合面の深さと、不純物の活性化濃度に与える影響を検討した。
【0073】
表5
【0074】
接合面の深さとチップ抵抗について説明する。図27に初期の打ち込みを行った後、急速アニールを行ったp−n接合面におけるホウ素イオン二次質量分析(SIMS)のパターンを開示する。急速アニールを行った比較例のSIMS表面効果は除去されていない。イオンを打ち込んだ後、急速アニールを行なう前の状態における接合面の深さは50.5nmであった。実験Cにおいて、短い急速アニール時間における外方向への拡散メカニズムは、950℃、1000℃、及び1050℃<5sの比較例を観察することによって得られる。急速アニールの時間条件が長く、温度条件が高い場合は、不純物は拡散してベース内に深く浸透する。これら比較例の接合面の深さは1018atoms/cm3の条件によって決まり、グラフの説明にこれを表記した。不純物のピーク値濃度は1019~1020atoms/cm3の間であった。
【0075】
下降率の接合面深さに対する効果はすでに実証された。比較的早い下降率は、ホウ素の拡散抑制と、高度活性化を得るのに十分有効である。よって、高濃度で、浅く、勾配が急な接合面を形成することができる。高速加熱処理測定装置において、ウエハはチャンバ内の空間を囲むように設けられたランプによって急速に加熱される。但し、ウエハの冷却はチャンバを通過する窒素の気流によって決定される。下降率は冷却率に類似する。即ち、窒素洗浄を行なう場合の気流の速さである。一般にN2の流動の速さは3sccmである。下降率を高めるためにN2の気流の速さ5sccmに高めた。D1の比較例(1050℃、<5s、N2:5sccm)に現われた結果は、その他レポートに符合し、深さ40nmの勾配が急な接合面が得られた。そのピーク値濃度は、急速アニールを行なわない初期の打ち込みのパターンに相応する。
【0076】
実験Cの接合面の深さとチップ抵抗について表6に開示する。チップ抵抗は接合面の深さの増加に従って低下する。C1の比較例(1050℃、<5s、N2:3sccm)には、SIMSを行なう接合面の深さを具えないが、チップ抵抗値は約50nmであると予測される。よって、下降率が接合面深さに対して影響することが実証できる。係る効果は後述の電気的特性結果の説明において、同様の結果を示すさらに多くの依拠を挙げることができる。
【0077】
表6
40keV:イオン打ち込み後、急速アニールを行なう前 50.5nm
【0078】
図28に、SSM150を広がり抵抗測定器(Spreading Resistance Probe System:SRP)で測定した抵抗値、及び計算によって得られたドーピング濃度のパターンを表わす。広がり抵抗の測定は、一種の活性化濃度の電気的特性測定を提供する。本来の広がり抵抗が不純物濃度に転換する場合、不純物のみが電気的に活性化する。これは、結晶格子の位置において、始めて測定できることを意味する。SIMSのホウ素のパターンと広がり抵抗の分析とを比較すると、不純物活性化に対するアニール能力を観察することができる。比較例D1(1050℃、<5s、N2:3sccm)に対して、不純物の化学濃度のピーク値(SIMS)は約4x1019atoms/cm3であった。図28における電気的濃度のピーク値(SRP)の約4x1019atoms/cm3であった。D1に用いる急速アニールの条件は、DIA接合面形成方法を結合し、完全に活性化した不純物が得られる。
【0079】
p+n接合面のリーク電流について説明する。リバースバイアスリーク電流の異なる急速アニール条件に相対する累計パターンを図19に開示する。温度条件が950℃、1000℃、及び1050℃の急速アニールを行った場合、リーク電流密度は、温度の上昇に従って低下し、比較的長い時間の急速アニールにおいてもリーク電流が抑制されることを発見した。この結果は前述の各実験における結果と一致した。即ち、比較的深い接合面に比較的低いリーク電流が発生する。急速アニールにおける下降率の急激な変化は、ウエハの冷却との一致性を考慮する上での主要な要素である。累計したリーク電流のパターンから、好ましいウエハとの一致性が認められた。D1比較例に対する急速アニールの条件についても同様の点が認められた。
【0080】
比較例C1(1050℃、<5s、N2:3sccm)のリーク電流は、図29に開示する比較例の中で最も低い。リーク電流が接合面の深さに影響されると仮定した場合、比較例C1の接合面の深さは比較例D1より深いものと考えられる。よって、急速アニールの下降率の接合面深さに対する作用は、さらに一歩進んだ実証を提供するものということができる。
【0081】
リバースバイアス接合面リーク電流特性について説明する。HP4156半導体のパラメータ分析装置を利用して、DIAに基づき形成した接合面の電流―電圧特性を測定した。また、異なる温度条件でリバース電流―電圧特性(IRはVRに相対する)を測定した。その結果を図30に開示する。
【0082】
図31に、500x500μm、1000x500μm、及び1000x1000μmの異なる面積の三つのダイオードについて、その接合面のリーク電流を測定し、P/A比較値の関数を求めて、そのパターンを開示した。図示から明らかなようにP/A比較値と急速アニールの条件とは関連性がない。これは、接合面における欠陥がすでに減少し、かつ接合面のP/A比較値の作用に対して関連性がなくなったことを意味する。接合面領域と周辺のリーク電流については個別に説明する。
【0083】
JRAとJRPを分析し、接合面の特性について熟考した。比較例D1(1050℃、<5s、N2:5sccm)のArrehniusパターンを図32に開示する。JRAとJRPの活性化エネルギーは、いずれもSiのEgに近いものが出現した。即ち、JRAは1.03eVであり、JRPは1.05eVであった。よって、イオン打ち込みで接合面領域、及び周辺に欠陥が発生することは殆どなく、拡散電流がこの領域を主導した。即ち、そのメカニズムは、発生から拡散に転化する温度をその時点において室温以下に抑制して主導する。あらゆる欠陥の除去は、比較的低いイオン打ち込みエネルギーを用いたことの結果であると推測できる。この点については、イオン打ち込みのエネルギーを50keV〜40keVに低下させた結果、非結晶質の遮蔽層内においてイオン打ち込みによる欠陥が完全に除去されたことが、イオン打ち込みのピーク値から実証できる。
【0084】
図33、図34に、異なる温度条件で測定した領域と周辺電流のリバース電圧に相対するパターンを開示する。JRAとJRPは、いずれもリバース電圧の影響を受けない。これは、接合面において欠陥の発生が殆どないことを再度証明するものである。拡散電流は、主要なリーク電流のメカニズムである。
【0085】
図35、図36は、異なる電圧条件で測定した領域と周辺のリーク電流のArrheniusパターンである。領域リーク電流について、計算によって得られた活性化のエネルギーは、約1eVであった。Arrheniusパターンにおいて周辺リーク電流に対して出現した活性化のエネルギーは、約1.05eVであった。
【0086】
異なる温度条件のJRPのJRAに対する比較値を図37に開示する。図示から明らかなように、その温度、もしくはリバース電圧の影響は微小あった。よって、DIA接合面形成方法において明らかな接合面のリーク電流は見られなかった。
【0087】
図38に、異なる面積(500x500μm、1000x500μm、及び1000x1000μm)の1n(JR/T3)の1/kTに相対するパターンを開示する。接合面の領域と周辺リーク電流は、いずれも拡散主導である。よって、異なるP/A比較値によって計算された活性化エネルギーは略同様であった。
【0088】
実験Cについてまとめると、DIA接合面における接合面の深さ、チップ抵抗、及び電気的特性は、いずれも急速アニールの条件と関連のないことが判明した。接合面の深さは、アニール温度と急速アニールの時間の増加に従って深くなる。急速アニールの下降率について検討すると、下降率の増加に従ってホウ素の拡散が低下し、かつ高活性化濃度が出現した。イオン打ち込みエネルギーを低下させることによって、DIA接合面の形成方法では、接合面にイオン打ち込みの欠陥が殆ど見られなかった。領域と周辺については、いずれも検討を行った結果、非結晶質シリコンの遮蔽層は、イオン打ち込みのピーク値によって発生する欠陥を防ぐための隔絶の作用を有することが判明した。
【0089】
この発明によれば、DIA接合面形成方法を応用して物理的、電気的高濃度と、好ましい電気的特性を具え、浅く、かつ急な勾配を具える接合面を形成することができる。上述のそれぞれの実験結果は、DIA接合面形成方法の概念と一致し、その非結晶質シリコン層は、あらゆるイオン打ち込みの欠陥を排除した。即ち、DIA接合面形成方法によって欠陥のない接合面を形成することができる。
【0090】
図39のSkotnicki図から、異なる技術によって得られた直列抵抗と、接合面との完全な比較が見られる。この発明による欠陥のないDIA接合面を図39に付記した。DIA接合面を応用した10nmのPMOSは、この発明による方法で実用化の領域に至ったものということができる。
【0091】
また、上述の実験において、アニールは800℃〜1100℃を温度条件とする急速アニール(RTA)を採用したが、冷温レーザアニールを利用しても同様の効果が得られる。また、非結晶質層は、400℃〜550℃の高温を温度条件とし、低圧化学気相成長によって蒸着させるか、もしくは100℃〜400℃の低温を温度条件とし、プラズマ補助化学気相成長によって厚さ5〜300Å〜500Åに成長させても同等の効果が得られる。
【0092】
さらに、イオン打ち込みに用いるイオンは、二ふつ化ホウ素(BF2)か、ホウ素(B)か、もしくは砒素(As)から選択することができる。打ち込みのエネルギーが500〜50000電子ボルト(eV)の範囲とし、、かつイオンのドーズ量の範囲をドーズ量が1につき1013〜1016atoms/cm2とすることが好ましい。
【0093】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【0094】
【発明の効果】
この発明によれば、ナノサイズ極浅接合面の製造方法において、イオン打ち込みに起因して発生する欠陥を抑制し、無欠陥を達成することができ、好ましい製造工程の制御と、素子の信頼性とが得られる。
【図面の簡単な説明】
【図1】DIAの方法を表わす説明図である。
【図2】DIAのステップを表す説明図である。
【図3】実験Aに係るホウ素イオンのSIMS図である。
【図4】イオンを打ち込んだ後、急速アニールを行なわない状態におけるホウ素のSIMS図である。
【図5】40KeV BF2 + を打ち込んだ比較接合面のチップ抵抗と急速アニールの時間と、及び温度の関係を表わすグラフである。
【図6】45KeV BF2 + を打ち込んだ比較接合面のチップ抵抗と急速アニールの時間と、及び温度の関係を表わすグラフである。
【図7】50KeV BF2 + を打ち込んだ比較接合面のチップ抵抗と急速アニールの時間と、及び温度の関係を表わすグラフである。
【図8】900℃、25秒の条件で、急速アニールを異なるホウ素打ち込みエネルギーに係るSIMS図である。
【図9】1000℃、5秒の条件で、急速アニールを異なるホウ素打ち込みエネルギーに係るSIMS図である。
【図10】900℃、10秒の条件で、急速アニールを異なるホウ素打ち込みエネルギーに係るSIMS図である。
【図11】イオンを打ち込んだ後、急速アニールを行なわない比較接合面と、1000℃、5秒の急速アニールを行った対照接合面との異なるホウ素打ち込みエネルギーを表わすSIMS図である。
【図12】DIA接合面の逆方向バイアス(3V)のリーク電流密度と、異なるイオン打ち込みエネルギーで1050℃、5秒の急速アニールを行った場合の累積状況を表わすグラフである。
【図13】DIA接合面の逆方向バイアス(3V)のリーク電流密度と、異なるイオン打ち込みエネルギーで1000℃、5秒の急速アニールを行った場合の累積状況を表わすグラフである。
【図14】50KeV、1000℃、5秒の急速アニールを行った対照接合面の逆方向電流と、電圧特性について、異なる温度で測定した結果を表わすグラフである。
【図15】 逆方向バイアス接合面のリーク電流の分量を表わすグラフである。
【図16】リーク電流IRが、周辺電流IRPと領域電流IRAの和であることを表わすグラフである。
【図17】逆方向リーク電流密度の異なるP/Aに対する比較値を表わすグラフである。
【図18】1050℃、5秒の条件で、急速アニールを行った場合の逆方向接合面のリーク電流密度のP/Aに対する比較値を表わすグラフである。
【図19】逆方向電流に相対する1/KTのArrheniusパターンパターンを表わす図である。
【図20】温度をパラメータとする領域電流密度に相対する逆方向バイアスを表わすグラフである。
【図21】温度をパラメータとする周辺電流密度に相対する逆方向バイアスを表わすグラフである。
【図22】異なる電圧下の逆方向電流に相対する1/KTのArrheniusパターン図である。
【図23】異なる電圧下の逆方向電流に相対する1/KTのArrheniusパターン図である。
【図24】(a)低電圧、(b)高電圧の発生する電流メカニズムを表わす図である。
【図25】異なる温度のJRPのJRAに対する比較値に相対する電圧の説明図である。
【図26】異なる面積のArrheniusパターン図である。
【図27】イオンを打ち込んだ後、急速アニールを行なわない対照接合面と、40KeV BF2 +のドーズ量5×1015原子/cm2と異なる急速アニール条件のホウ素SIMS図である。
【図28】SRP測定の抵抗と計算によって得られたドーピング濃度を表わす図である。
【図29】逆方向バイアスリーク電流密度に相対する、異なる急速アニール条件を表わす図である。
【図30】異なる温度条件において測定した電流−電圧の特性を表わす図である。
【図31】異なる面積のダイオードと、その接合面におけるリーク電流に相対するP/A比較値を表わす図である。
【図32】接合領域と周辺電流密度のArrheniusパターン図である。
【図33】異なる温度条件のもとで測定した領域電流密度に相対する逆方向バイアスを表わす図である。
【図34】異なる温度条件下で測定した周辺電流密度に相対する逆方向バイアスを表わす図である。
【図35】異なる電圧条件下で測定した領域電流の密度をArrheniusパターン図である。
【図36】異なる電圧条件下で測定した周辺電流の密度をArrheniusパターン図である。
【図37】異なる温度条件下におけるJRP/JRA比較値に対する電圧を表わす図である。
【図38】異なる面積のArrheniusパターン図である。
【図39】異なる技術で得られたチップ電圧と接合面の深さの完全比較を表わす図である。
Claims (5)
- 相補型金属酸化膜半導体トランジスタ(MOSFET)の製造工程において、
ゲート誘電層と、ゲート電極を形成してゲート領域を限定するステップと、
化学気相成長によって約5〜30Åの極めて薄い酸化物層を形成するステップと、
該酸化物層上に非結晶質遮蔽層を沈降させて形成するステップと、
該非結晶質遮蔽層にイオンを打ち込み、かつ該非結晶質遮蔽層を固体拡散源とし、さらにアニールを行い、不純物をウエハ内に拡散、浸透させて活性化し、ナノサイズの素子が必要とする極浅接合面を形成するステップと、
該酸化物層を該極浅接合面のエッチングによる損傷を防ぐためのエッチングストッパー層とし、かつ湿式エッチングを行って該非結晶質層を除去するステップとを含むことを特徴とするナノサイズの極浅接合面の製造方法。 - 前記酸化物層は、100℃〜400℃の低温を温度条件とし、高密度プラズマ化学気相成長か、もしくはプラズマ補助化学気相成長(PECVD)によって二酸化シリコンを成長させてなり、かつ好ましくは20Åの厚さにする極薄酸化物層であることを特徴とする請求項1に記載のナノサイズの極浅接合面の製造方法。
- 前記非結晶質層は、400℃〜550℃の高温を温度条件とし、低圧化学気相成長によって蒸着させるか、もしくは100℃〜400℃の低温を温度条件とし、プラズマ補助化学気相成長によって厚さ5〜300Å〜500Åに成長させてなる非結晶質層であることを特徴とする請求項1に記載のナノサイズの極浅接合面の製造方法。
- 前記アニールが、800℃〜1100℃を温度条件とする急速アニール(RTA)であるか、もしくは冷温レーザアニールであることを特徴とする請求項1に記載のナノサイズの極浅接合面の製造方法。
- 前記イオン打ち込みに用いるイオンは、種類が二ふつ化ホウ素(BF2)か、ホウ素(B)か、もしくは砒素(As)から選択されるとともに、打ち込みのエネルギーが500〜50000電子ボルト(eV)であり、かつイオンのドーズ量が1につき1013〜1016atoms/cm2であることを特徴とする請求項1に記載のナノサイズの極浅接合面の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW91135615A TW200410320A (en) | 2002-12-10 | 2002-12-10 | An ultra-shallow junction formation by amorphous silicon/silicon dioxide stacked structure for nano MOS device fabrication |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004193550A true JP2004193550A (ja) | 2004-07-08 |
Family
ID=32769090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003190893A Pending JP2004193550A (ja) | 2002-12-10 | 2003-07-03 | ナノサイズの極浅接合面の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004193550A (ja) |
TW (1) | TW200410320A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079796A (ja) * | 2013-10-15 | 2015-04-23 | 住友電気工業株式会社 | 熱電素子および熱電素子の製造方法 |
-
2002
- 2002-12-10 TW TW91135615A patent/TW200410320A/zh unknown
-
2003
- 2003-07-03 JP JP2003190893A patent/JP2004193550A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079796A (ja) * | 2013-10-15 | 2015-04-23 | 住友電気工業株式会社 | 熱電素子および熱電素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200410320A (en) | 2004-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7645665B2 (en) | Semiconductor device having shallow b-doped region and its manufacture | |
JP2919254B2 (ja) | 半導体装置の製造方法および形成装置 | |
US6852610B2 (en) | Semiconductor device and method for manufacturing the same | |
US7294561B2 (en) | Internal gettering in SIMOX SOI silicon substrates | |
JP3070420B2 (ja) | 半導体装置の製造方法 | |
EP0852394A2 (en) | Method for making very shallow junctions in silicon devices | |
Benton et al. | Behavior of molybdenum in silicon evaluated for integrated circuit processing | |
US5565690A (en) | Method for doping strained heterojunction semiconductor devices and structure | |
US20060011987A1 (en) | Method for fabricating a p-type shallow junction using diatomic arsenic | |
US20100015788A1 (en) | Method for manufacturing semiconductor device | |
KR102382500B1 (ko) | 반도체 에피택셜 웨이퍼의 제조 방법 및 반도체 디바이스의 제조 방법 | |
Qin et al. | Study of carrier mobility of low-energy high-dose ion implantations | |
KR102259817B1 (ko) | 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법 | |
US20040147070A1 (en) | Ultra-shallow junction formation for nano MOS devices using amorphous-si capping layer | |
JP2004193550A (ja) | ナノサイズの極浅接合面の製造方法 | |
JP4755383B2 (ja) | 半導体素子の製造方法 | |
KR100212010B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
EP0938130A2 (en) | A process for fabricating a device with shallow junctions | |
JP4045642B2 (ja) | 半導体デバイスの製造方法 | |
JP2781989B2 (ja) | 半導体装置の製造方法 | |
EP1396880A2 (en) | Doping method and semiconductor device fabricated using the method | |
JPH10509276A (ja) | Cmos集積回路用のエピタキシャル半導体ウエーハ | |
JP3384439B2 (ja) | 半導体装置の製造方法 | |
JPS63155720A (ja) | 半導体装置の製造方法 | |
JPH0494545A (ja) | バイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |