JP2004193371A - Group-iii nitride independent substrate, semiconductor device using the same, and method for manufacturing them - Google Patents
Group-iii nitride independent substrate, semiconductor device using the same, and method for manufacturing them Download PDFInfo
- Publication number
- JP2004193371A JP2004193371A JP2002360030A JP2002360030A JP2004193371A JP 2004193371 A JP2004193371 A JP 2004193371A JP 2002360030 A JP2002360030 A JP 2002360030A JP 2002360030 A JP2002360030 A JP 2002360030A JP 2004193371 A JP2004193371 A JP 2004193371A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mask
- iii nitride
- group iii
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、III族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法に関する。
【0002】
【従来の技術】
窒化物半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。
【0003】
これらの素子を構成する窒化物半導体層は、有機金属気相成長法(MOVPE)、分子線気相成長法(MBE)、ハイドライド気相成長法(HVPE)等の気相成長法を用いて下地基板上にエピタキシャル成長を行うことにより得られる。ところが、この窒化物半導体層と格子定数の整合する下地基板が存在しないため、良質の成長層を得ることが困難であり、得られる窒化物半導体層中には多くの結晶欠陥が含まれていた。この結晶欠陥は、素子特性の向上を阻害する要因となることから、これまで、窒化物半導体層中の結晶欠陥を低減する技術が盛んに検討されている。
【0004】
そのような技術の一つに、結晶成長用の下地層として厚膜のGaN層を用い、この上に素子部を構成する半導体多層膜を形成する技術が知られており、結晶中の転位の少ないGaN下地層を形成する手法として、ELO(Epitaxial Lateral Overgrowth)技術が知られている。ELOは、マスクにより下地の一部を覆い、下地から垂直に伸びる貫通転位の伝播を妨げる結晶成長方法である。この方法においては、結晶はマスク開口部から横方向に結晶成長していき、最終的にマスク全体を覆う連続膜が形成される。特開平11−251253号公報(特許文献1)では、このELO技術を用いることにより、ウェーハ表面近傍の結晶欠陥が1×105個/cm2以下のGaN基板が得られたとされている。しかしながら、ELOを用いた場合、ウェーハ表面の全面にわたって結晶欠陥密度を低減することが困難であった。ELOでは、マスクの開口部からGaNが横方向に選択成長する。マスクの形成されている領域では転位が上部に進行することが妨げられるのであるが、開口部では下地層から転位がそのまま引き継がれ、その上部の領域では多くの貫通転位を含む構造となる。したがって、ELOによる結晶成長では、たしかに結晶欠陥の少ない部分が形成される一方、貫通転位の多い領域も同時に形成され、ウェーハ表面の全面にわたって結晶欠陥を低減させることは困難であった。上記公報の実施例には、表面近傍の結晶欠陥密度をTEMにより観察したところ1×104以下であったと記載されているが、このような結晶欠陥の低い領域が形成される一方、多数の結晶欠陥を含む領域も同時に形成される。実際に「Applied Physics Letter Volume 71 1997 pp.2472-2474」(非特許文献1)には、SiO2マスク上では、ほとんど転位が観察されないが、マスク開口部では108〜109 cm-2の転位が観察されることが報告されている。
【0005】
一方、本発明者らは、ELOの手法をさらに発展させたFIELO(Facet-Initiated Epitaxial Lateral Overgrowth)技術を開発している(非特許文献2:「応用物理」(第68巻、第7号、1999年、第774頁〜第779頁))。この技術は、SiO2マスクを用いて選択成長を行う点でELOと共通するが、その際、マスク開口部にファセットを形成する点で相違している。ファセットを形成することにより、転位の伝播方向を変え、エピタキシャル成長層の上部に至る貫通転位を低減するものである。この方法を用いることにより、たとえばサファイア等の下地基板上に厚膜のGaN層を成長させ、その後下地基板を除去することにより、結晶欠陥の比較的少ない良質のGaN基板を得ることができ、これを利用することにより、従来よりも優れた性能の素子を得ることができる。
特開2002−33288号公報(特許文献2)には、ELOの手法を改良した結晶成長方法が記載されている。この公報には、マスク開口部に凹凸部を有する半導体層を露出させ、この層を下地として結晶成長させることにより転位密度の低減を図る技術が開示されている。この文献には、マスク開口部内部に結晶の凹凸を形成し、その凹凸部から結晶成長を開始してマスク上に横方向成長させる方法が開示されている。凹凸部では、横方向成長することで凹部が埋め残され、その部分に空隙が残ることで下地結晶との間に不連続性が生じ、貫通転位が減少するとされている。当該公報の図8および段落0050〜0051には、マスク開口部全面を結晶成長を阻害するアンチサーファクタントで覆い、そのピンホール部分から結晶成長させる技術が記載されている。この開口部おいて、はじめはピンホール部分から島状に成長が始まり、さらに成長が進んでマスク上まで延在されるようにGaN層が広がる過程が記載されている。この方法によれば、垂直に伸びる貫通転位が確実に遮断され、転位を低減できることが記載されている。
【0006】
しかしながら、現在、素子の高性能化の観点から転位の低減についてさらに高い水準が望まれており、上記従来技術はその要請に充分応えるものではなかった。
特許文献1、2に示されるELOは、マスクで下地を覆うことによって貫通転位の伝播を防止するものであり、マスクの存在しない箇所の上方では高密度の転位が発生する。したがって、素子形成領域として低転位領域を大面積で形成することが困難である。低転位領域を大面積で形成するためにはマスク幅を大きくすることも考えられるが、その場合、結晶軸(c軸)が乱れ、良好な品質の結晶を得ることが困難となる。マスク成長において、マスク幅が大きくなるとc軸の配向性が悪化することはよく知られており、たとえば非特許文献3のFIG.4に記載されている。また、これらの従来技術は、基本的には転位の進行をマスクによって遮断する発想に基づくものであり、FILEOのように転位を曲げることにより表面へ到達する転位を低減するという概念は含まれていない。
【0007】
一方、非特許文献2に示されるFIELOは、転位低減に有効であり、素子形成領域として低転位領域を比較的大面積で形成することも可能である。しかしながら、現在望まれているような高い水準の結晶品質を実現するためにはマスク上の結晶層をある程度厚膜にする必要があり、また、低転位領域の大面積化に対する要請に対して必ずしも充分に対応するものではなく、なお改善の余地を有していた。
【0008】
【特許文献1】
特開平11−251253号公報
【特許文献2】
特開2002−33288号公報
【非特許文献1】
Applied Physics Letter Volume 71 1997 pp.2472-2474
【非特許文献2】
「応用物理」(第68巻、第7号、1999年、第774頁〜第779頁)
【非特許文献3】
2nd Intern. Symp. on Blue Laser and Light Emitting Diodes, Chiba, Japan,Sept.29-Oct.2, 1998, P488-491(FIG.4)
【0009】
【発明が解決しようとする課題】
本発明は上記事情に鑑み、転位が顕著に低減されたIII族窒化物自立基板を提供することを目的とする。また本発明の別の目的は、低転位領域を大面積で形成することにある。また本発明の別の目的は、結晶軸配向性を乱すことなくこうした大面積の低転位領域を形成することにある。また本発明の別の目的は、転位低減のために厚膜の半導体層を成長させることなく、こうした大面積の低転位領域を形成することにある。
【0010】
【課題を解決するための手段】
本発明によれば、II族窒化物半導体層を含む自立基板であって、基板水平面に対して斜めに位置するファセット面を側面とするファセット構造を含み、該ファセット構造を覆うように前記III族窒化物半導体層が形成されていることを特徴とする自立基板が提供される。
【0011】
この自立基板は、基板水平面に対して斜めに位置するファセット面によって下地から伝播する転位が折れ曲がるため、III族窒化物半導体層中の転位密度が顕著に低減される。「ファセット構造」とは、基板水平面に対して斜めに位置するファセット面を側面とする多面体構造をいう。ファセット構造とその外部の結晶層は、通常、連続工程で形成され同じ組成の半導体層となっているが、これらは成長速度が異なり、これにともない不純物濃度も相違する。したがって、ファセット構造の輪郭は所定の方法により明瞭に把握することができる。この点については実施の形態の項にて後述する。
【0012】
また本発明によれば、基材と、該基材の上部に形成されたIII族窒化物半導体層と、を備え、前記III族窒化物半導体層中において前記基材から上部に向かって伝播する転位が、前記基材と略水平な方向に複数回折れ曲がっていることを特徴とする自立基板が提供される。
【0013】
この自立基板は、複数回基材と平行な方向に折れ曲がっている。転位進行方向が変換されることによって層成長方向へ伝播する転位の数が低減されるため、本発明によれば、顕著な転位低減効果が得られる。従来技術の項で述べたFIELOでは転位の折れ曲がりが一回であったのに対し、本発明の方法は複数回の折れ曲がりが起こるため、転位低減効果が格段に向上する。前述したFIELOでは、非特許文献2の図5の断面TEM像に示されるように、水平方向への転位の折れ曲がりは一回のみである。これに対し本発明では複数回の折れ曲がりとすることにより、顕著な転位低減を実現している。
【0014】
また本発明によれば、III族窒化物半導体層を含む自立基板であって、表面平均転位密度が10-6cm-2未満の低転位密度領域が基板水平面内の一方向に周期的に形成されており、前記低転位密度領域の幅が20μm以上であり、前記低転位密度領域のチルト角が1度以下であることを特徴とする自立基板が提供される。
【0015】
この自立基板では、低転位で結晶配向性の良好な領域が、周期的に、かつ大面積で形成されている。このため、自立基板上に素子形成領域を好適に形成することができる。表面平均転位密度は、後述するようにエッチピットの観察等により測定することができる。低転位密度領域の表面平均転位密度は、好ましくは10-5cm-2未満とする。こうすることにより、従来にない優れた性能の発光素子や電子素子を実現することができる。
【0016】
また本発明によれば、基材と、該基材の表面に設けられた、所定の開口部を有するマスクパターンと、前記開口部から成長し前記マスクパターンを覆うように形成されたIII族窒化物半導体層と、を備え、前記マスクパターンは、ストライプ状に延在する複数の第1マスクと、隣接する前記第1マスク間に位置し、前記第1マスクよりも幅の狭い第2マスクと、を含むことを特徴とする自立基板が提供される。
この自立基板では、第2マスクから成長した小ファセット構造と、隣接する前記第1マスク間に形成され小ファセット構造を内包するファセット構造とが安定的に形成される。このため、低転位で結晶配向性の良好な領域が大面積で形成される。
【0017】
また本発明によれば、上記いずれかの自立基板を基板として用い、この基板上に素子構造を設けたことを特徴とする半導体素子が提供される。素子構造は、たとえば、少なくとも活性層を含むレーザ構造とすることができる。
【0018】
また本発明によれば、基材上にIII族窒化物半導体を成長させ、基材水平面に対して斜めに位置するファセット面を側面とする小ファセット構造を形成する工程と、前記III族窒化物半導体をさらに成長させ、前記小ファセット構造を内包するストライプ形状のファセット構造を形成する工程と、を含むことを特徴とするIII族窒化物半導体層の成長方法が提供される。
【0019】
この成長方法では、小ファセット構造を内包するストライプ形状のファセット構造を形成する。このため、基材から垂直方向に伝播する転位は、小ファセット構造の側面およびストライプ形状のファセット構造の側面の両方によりその方向が変換される。転位進行方向が変換されることによって層成長方向へ伝播する転位の数が低減されるため、本発明によれば、顕著な転位低減効果が得られる。従来技術の項で述べたFIELOでは転位の折れ曲がりが一回であったのに対し、本発明の方法は複数回の折れ曲がりが起こるため、転位低減効果が格段に向上する。
【0020】
また本発明によれば、基材表面に、ストライプ状に延在する複数の第1マスクと、隣接する前記第1マスク間に位置し前記第1マスクよりも幅の狭い第2マスクと、を含むマスクパターンを形成する工程と、該マスクパターンの開口部を成長領域として、基材水平面に対して鋭角をなすファセット面を形成させながら前記基材上にIII族窒化物半導体をエピタキシャル成長させる工程と、を含むことを特徴とするIII族窒化物半導体層の成長方法が提供される。
【0021】
この成長方法によれば、第2マスク間開口部の成長領域から小ファセット構造が形成され、次いで隣接する第1マスク間においてこの小ファセットを内包するストライプ状のファセット構造が形成される。基材から垂直方向に伝播する転位は、小ファセット構造の側面およびストライプ形状のファセット構造の側面等によりその方向が変換されるため、顕著な転位低減効果が得られる。
【0022】
また本発明によれば、上記した成長方法により、基材上にIII族窒化物半導体層を形成する工程と、前記III族窒化物半導体層上に、さらにIII族窒化物半導体からなる層を積層して素子構造を形成する工程と、を含むことを特徴とする半導体素子の製造方法が提供される。
この成長方法によれば、転位の少ない良質な結晶からなる素子構造を得ることができ、優れた素子性能を実現することができる。
【0023】
なお、本発明における自立基板は、上述した構成のIII族窒化物半導体層を含むものであるが、さらに、他の半導体層を適宜積層した構成としてもよい。
【0024】
【発明の実施の形態】
本発明におけるファセット構造とは、結晶成長時に最も成長速度の遅い特定の低面指数を有する結晶面が取り残されて、その結晶特有な形状を有した構造のことを指す。本実施の形態のようにWurtzite構造を有するGaNで、マスクのストライプ方向をGaNの<11−20>方向とした場合、開口部では{1−101}面の成長速度が最も遅く、この面が基板面に平行な(0001)面と62°の角度を成すために断面が三角形のファセット構造が形作られる。面の成長速度は、結晶固有の性質の他に、成長手法や、成長条件によっても異なり、本実施の形態のように{1−101}から成る三角形ばかりではなく、これとは角度の異なる三角形構造や、側面が垂直なファセット構造、また、台形など形状が出現する場合がある。成長を続けると、ファセット構造同士が合体して大きな三角形のファセットが形成され、さらに成長を続けることでマスクAの間に大きな三角形のファセット構造が形成される。このようなファセットの形成過程は、例えば図11に示す断面の蛍光顕微鏡写真で観察することができる。この蛍光顕微鏡は紫外線を光源としており、成長層からの可視光帯の発光を捕らえている。不純物の取り込まれ方が面方位によって異なり、このような成長パターンに対応したコントラストとして観察することができる。この写真から、最初に開口部に三角形の小さなファセット構造が形成されて、最終的に、幅広マスク間の領域で大きなファセット構造が形成される様子がわかる。
【0025】
図12に、本発明に係る自立基板の断面構造の例およびファセット多重化に伴う転位の動きを模式的に示す。この断面構造では、サファイア基板1000上にGaN膜1002が設けられ、その上に所定の開口部を有するマスク1003が形成されている。図示したように、マスク1003は、狭幅のマスクと広幅のマスクを含む。このマスク1003の開口部を介してGaN膜1002の表面から厚膜のGaN層1004が成長している。
【0026】
マスク1003の開口部から成長したファセット構造体およびこれらが合一したファセット構造体を、図12では小ファセット構造1007として表示している。このうちの大きい方の小ファセット構造1007が合体することにより、巨大ファセット構造1008が形成される。この巨大ファセットは、広幅のマスクの存在により安定的に形成される。
【0027】
GaN層1004には、図中矢線で示した多くの転位が含まれている。これらの転位は、小ファセット構造1007および巨大ファセット構造1008によって転位の進行方向が曲げられており、この結果、GaN層1004表面に到達する転位1006は、GaN膜1002表面付近に存在する転位よりも大幅に低減されている。
【0028】
ファセットが形成されることで、上述したように貫通転位の7〜8割を占める刃状転位、および2〜3割の混合転位は、基板面と平行な方向に向きを変える。この結果、貫通転位の密度が大幅に減少することになる。しかしながら、ファセット同士の会合部では、特に混合転位の一部が再び成長表面に向かって上昇する。上記構造では、この転位をさらに次のファセット構造、あるいはその次のファセット構造で曲げることで転位の低減を図っている。転位は、最終的に形成された巨大ファセットの端に追いやられる。
【0029】
以上、本発明に係る自立基板の構造の例を挙げて説明したが、この転位低減のメカニズムの理解のため、対比としてFIELOによる層成長過程について説明する。図13は、従来のFIELOによる層成長過程を示す工程断面図である。初めに、サファイア基板201上にGaNを含む下地結晶膜202を成長し、その表面上にフォトリソグラフィー法とウェットエッチング法を用いてストライプ状のマスク204を形成し、成長領域203を形成する(図13(a))。この成長領域203を起点としてファセット面205にて結晶を成長させながら(図13(b)〜(d))、最終的に平坦なGaN層を形成する(図13(e))。このプロセスにおいては、図13(e)で示されるファセット面205によって一回だけ転位が折れ曲がるのみである。また、マスク幅は2μm、開口幅は5μm程度とするのが通常であり、この場合、大面積の低転位領域を得ることは困難であった。大面積の低転位領域を得るためにマスク幅を大きくすることも考えられるが、その場合、GaN層の結晶軸の乱れが発生しがちとなる。本発明は、こうした課題を解決し、良好な品質の自立基板や結晶膜を実現するものである。
【0030】
本発明における「小ファセット構造」は「ファセット構造」よりもサイズが小さいものをいう。たとえば、第1マスク間に第2マスクを設けたマスクパターンを利用する場合においては、第2マスクの開口部から形成されたファセット構造体や、このファセット構造体が複数、合体して形成されたものを「小ファセット構造」といい、この「小ファセット構造」を含み隣接する第1マスク間において形成されるファセット構造体を「ファセット構造」という。「小ファセット構造」は任意の形状とすることができるが、「ファセット構造」はストライプ形状を有することが好ましい。ファセット構造の上部は低転位密度領域となることから、こうすることにより、素子領域を形成するのに好適な形状、面積を有する低転位密度領域を得ることができる。ファセット構造をストライプ形状とする場合、ストライプ幅を20μm以上とするのが好ましい。このようにすれば大面積の低転位密度領域を得ることができる。なお、「小ファセット構造」および「ファセット構造」の両方をストライプ形状とした場合、大面積の低転位密度領域をより一層好適に形成することができる。
【0031】
本発明において、ファセット構造は、そのファセット構造よりも小さい複数の小ファセット構造を内包することが好ましい。このようにすれば転位の折れ曲がりを複数回にすることができ、より一層顕著な転位低減効果が得られる。
【0032】
ファセット構造の断面形状は任意であるが、たとえば、底辺が20μm以上の三角形または台形の断面を有する形状とすることができる。断面三角形状とした場合、上面に平坦部がないため、下地から層成長方向への転位の伝播がより一層抑制され、好ましい。断面台形形状とした場合も、その上底の幅を狭くすれば転位の伝播を顕著に抑制することができる。たとえば、マスク成長により当該ファセット構造を形成する場合、上底の幅をマスク幅よりも小さくすることにより、マスク開口部から上方に進行する転位をより効果的に低減することが可能となる。
【0033】
ファセット構造は、そのストライプ方向と垂直な方向に周期的に形成されていることが好ましい。このようにすれば素子領域を形成すべき低転位密度領域を安定的に形成することができ、素子形成工程における歩留まりが向上する。
【0034】
本発明において、低転位密度領域に含まれる転位の50%以上が混合転位からなる構成とすることができる。転位の種類として刃状転位と混合転位があるが、自立基板上に形成される素子構造の特性を向上させる観点からは、刃状転位をファセット形成領域上部で大幅に減少させることが重要となる。この理由について、以下、半導体レーザの例を挙げて説明する。半導体レーザではよく知られているように活性層中での導波光に対して光学的利得を得る条件が達成されなければならない。しかし、刃状転位は結晶中の小傾角粒界の発生原因であり、この小傾角粒界においては光散乱が起こりやすい。こうしたことから、半導体レーザにおいては刃状転位が低減されていることが望まれる。
【0035】
本発明において、第1マスクおよび第2マスクは、いずれも略同一方向に延在するストライプ形状を有し、第2マスクは第1マスクの周期よりも小さい周期で形成されている構成とすることができる。こうすることにより、第2マスク間開口部の成長領域から小ファセット構造が形成され、隣接する第1マスク間においてこの小ファセットを内包するストライプ状のファセット構造が形成されるファセットの重畳構造を好適に形成することができる。これにより、顕著な転位低減効果が得られる。
本発明において、第1マスクの幅は、第2マスクの幅よりも広くする。第1マスクの幅は、第2マスクの幅の1倍よりも大きくし、好ましくは1.2倍以上、より好ましくは1.5倍以上とする。こうすることによって、第1マスク間に成長する大型のファセット構造をより安定的に形成することができ、この結果、より顕著な転位低減効果が得られる。
第1マスクおよび第2マスクは、それぞれすべて同じマスク幅とする必要はない。たとえば、第2マスクの幅を複数種類とすることにより、ファセット構造の多重化をより促進することができ、転位低減効果がさらに顕著とすることが可能である。
【0036】
ここで、第1マスクのストライプ方向は、前記III族窒化物半導体の結晶構造を基準として[11−20]方向、[1−100]方向またはこれらの方向から30度以内のずれ角をなす方向とすることができる。こうすることにより、優れた転位低減作用を示すファセット構造が安定的に形成される。
【0037】
隣接する前記第1マスク間の間隔は、たとえば20μm以上、好ましくは30μm以上とする。こうすることにより、20μm以上、あるいは30μm以上の底面幅を有するファセット構造が形成され、大面積の低転位密度領域を得ることができる。
【0038】
本発明の自立基板を用いると、その上部に優れた結晶品質の素子構造を形成することができる。活性層を含む素子構造を形成して発光素子とした場合は、優れた発光特性の素子が得られる。
【0039】
本発明の自立基板の製造方法において、前記基材は前記III族窒化物半導体と異なる材料からなる異種材料基板を含み、III族窒化物半導体層を形成する前記工程の後、前記異種材料基板を除去する工程をさらに実施する構成とすることができる。この構成によれば、III族窒化物半導体により構成された自立基板を好適に形成することができる。
【0040】
本発明において、ファセット構造を形成する下地となる基材は種々の形態のものを採用することができる。基材の例としては、サファイア、SiC、Si、GaAs、GaP、LGO、NGO、ZrB2、ZnO、MgAl2O3等の異種材料基板、III族窒化物半導体基板、およびこれらの基板の上部にIII族窒化物半導体層が形成されたもの等が挙げられる。下地層の表面形状については特に制限がなく、平坦面であっても凹凸面であってもよい。また、上記基材に溝を形成し、この上にファセット構造を形成するようにしてもよい。たとえばPENDEOやLEPS等の手法を組み合わせて用い、ファセット構造による転位低減効果とPENDEO等の転位低減効果の相乗作用を得る構成とすることも有効である。
【0041】
次に、自立基板の評価方法について述べる。
【0042】
自立基板表面転位密度の分布のもっとも簡単な測定方法は、表面に転位が突き出した部分を化学溶液によって選択的にエッチングし、形成された窪み(これをエッチピットと呼ぶ)の密度を光学顕微鏡、あるいは、走査型電子顕微鏡を用いて計数することである。これによって、転位密度、および分布が容易に測定できる。また、エッチピットの大きさと形状により、混合転位と刃状転位の区別も容易に把握できる。なお、これらの転位の種類の判別はTEM観察によっても行うことができる。
【0043】
なお結晶性の評価としては、エッチピットの観察の他に、二結晶法によるX線ロッキングカーブの半値幅が用いても調べることができる。この半値幅は、結晶性の改善、特に転位の低減によって小さくなるので結晶性の評価方法として有効である。
以下、本発明の好ましい実施の形態について図面を参照して説明する。
【0044】
図1は、本発明に係る自立基板の製造方法の一例を示す工程断面図である。ここでは、一例として(1000)面サファイア基板結晶上へのGaN膜の作製工程の例を挙げる。先ず、(1000)面サファイア基板11上に、MOVPE(Metal Organic Vapora Phase Epitaxy)によりIII族窒化物一例として、低温バッファ層を含む第一の GaN膜12の形成を行う。ここではGaNを用いたが、この層は、ガリウム(Ga)、アルミニウム(Al)、ホウ素(B)、インジウム(In)等のIII族元素のうち少なくとも一種類と、V族元素として少なくともNを含むものである。また、上記MOVPEは、常圧、減圧、加圧いづれの手法を用いることができる。さらには、塩化物を原料とするHVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)法や、Gaを昇華させて形成するサブリメーション法なども用いることができる。
次に、この結晶膜の上に、CVD(chemical vapor deposition)法によって酸化シリコン(SiO2)や窒化シリコンからなる絶縁膜を形成する。この絶縁膜は酸化シリコン(SiO2)と窒化シリコンの多層膜であってもよい。さらに、チタン、タングステン等の高融点金属を用いることも可能である。次に、リソグラフィ技術とウエットエッチング技術によりこの絶縁膜や高融点金属膜に開口部を形成する。一例としてマスク材料をSiO2とし、9μmの幅のストライプ状のマスクAの間に、5μm幅のマスクBを6本有し、それぞれのマスクの間は3μm幅の開口部を有した1周期60μmのマスクパターンを形成した。なお、ストライプ方向はGaN膜12の<11−20>方向とした。ここで、開口部幅は、0.5〜10μmであることが望ましいが、電子ビーム露光などを用いることで、数nm〜数百nmの開口幅とすることも可能である。また、マスクA、マスクBともその幅は、0.5〜20μmが好ましい。この例では、マスクAとして9μm幅マスク、マスクBとして5μm幅マスクを用いたが、A>Bの関係が満たすことが出来ればこの幅に限定されるものではない。マスクのストライプ方向は、<11−20>方向もしくはこの方向と垂直な<1−100>方向からそれぞれ30度以内の方向が好ましく、<11−20>方向もしくは<1−100>方向がさらに好ましい。特に、成長手法がHVPE法では<11−20>方向もしくは<1−100>方向、MOVPE法では<11−20>方向が好ましい。
【0045】
次に、マスクパターンを形成した基板結晶をHVPE法の成長装置の反応管内にセットして、GaNの成長を行う。GaNの成長は開口部14で露出したGaN膜12表面から始まる。最初に、図1の(b)に示すように、(1−101)面を側面とする断面三角形状のファセット構造からなるGaN結晶が開口部に形成される。
【0046】
本実施形態では、マスクAの周期が60μmであり、このマスクAの間で形成されたファセットが最終的に形成される巨大ファセット構造となる。巨大ファセット構造の形成後、HVPE法でさらに成長を行い、最終的に厚さ200μmの平坦化したGaN結晶膜を作製した。この結晶膜の表面の転位密度の分布を測定した結果を図7に示す。60μmの周期の転位分布が観察され、ファセット構造が作製された中央部では、1.5×105cm-2という低い値が得られている。従来のELOやPENDEOなどの手法と比較して広い領域で低転位化が実現される。これは、レーザダイオードなどの素子構造を作製する場合には極めて都合が良い。
【0047】
本実施の形態のように基板と平行な面(0001)面の他に、(1−101)などの結晶面が形成されることで、例えばシリコン(Si)などの不純物の取り込まれ方が面によって異なる。具体的には、(1−100)の方がSiなどの不純物を取り込みやすく、その分、ファセット構造が形成されるとこの領域のキャリア濃度が上昇し、抵抗値が小さくなる。したがって、このファセットが形成された領域の上部に素子構造を作成した場合、低い電気抵抗によって熱の発生を抑制し、素子の性能向上を図ることが可能となる。
【0048】
図6は、他の実施の形態を示す図である。ここではPENDEO型の基板を用いている。この基板は、例えば図1の開口部をサファイア基板までエッチングすることで得られる。このエッチングには、例えば塩素ガスを用いた反応性エッチングを用いることができる。この基板を用いて、例えばHVPE法でGaNの成長を行うと、柱上に残ったGaN層の側壁からだけ横方向へ成長が始まり、次第に隣の成長層と合体すると同時に、上部にはファセット構造が形成される。成長を継続するとファセット同士が合体しながら、次第に大きなファセット構造が成長し、最終的には最も幅の広いマスクの周期で規定されるファセット構造となり、第1の実施の形態で示したと同様な転位低減効果が得られる。さらに、この場合には、初期成長が横方向成長のみから開始されるために、貫通転位の影響が少なくなり、より低転位化が可能となる。
【0049】
上記実施の形態における成長方法としては、HVPE法など成長速度の大きな手法を用いることが好ましい。最終的なファセット構造を埋め込んで平坦な膜を得るためには、100μm〜1mmの厚さに成長させる必要があるからである。このHVPE法の原料には、III族元素のB、Al,Ga、In金属単体や、そのハライド化合物、あるいは有機金属化合物を用いる。III族金属単体を用いる場合には、反応管中でIII族元素のハライド化合物を発生させるために、塩化水素(HCl)、臭化水素(HBr)、ヨウ化水素(HI)を用いる。さらに窒素原料にはアンモニア、ヒドラジン系原料、有機アミンなどが用いられる。また、伝導度を制御するために不純物をドーピングすることが望ましい。例えば、n型不純物としては、C,Si,Ge,Sn、S,Se,Teのうち少なくとも1種類以上の元素を用いる。また、p型の不純物としては、C,Si,Ge,Sn,Be,Mg,Ca,Zn,Cdのうち、少なくとも1種類以上の元素を用いる。これらの不純物原料としては、単体元素、水素化物、塩化物をなどのハライド化物、あるいは、有機金属などを用いることができる。
【0050】
上記実施の形態において、サファイア基板11の裏面にレーザを照射し、基板の剥離処理を行ってもよい。このレーザの波長を、サファイア基板を透過してIII族窒化物半導体結晶膜で吸収されるように選ぶことで、サファイア基板に接するIII族窒化物層の一部を溶融でき、サファイア基板だけを容易に剥離することができる。このようなレーザとしては、発振波長が248nmのKrFエキシマレーザ、発振波長が355nmのNd3+:YAGレーザの3倍高調波などがある。また、基板の機械的研磨や、溶液エッチングによって基板結晶のみを溶解させて、III族窒化物結晶膜だけを分離することができる。
【0051】
本実施の形態で説明したIII族窒化物結晶膜の製造方法により、低転位密度の窒化ガリウム基板を作製することが可能になる。この窒化ガリウム基板を用いて、LED(Light Emitting Diode)やLD(Laser Diode)、またはFET(電界効果トランジスタ)などを作製でき、これまでのサファイア基板やSiC基板上に作製されたものに比較して、より高性能な機能を得ることができる。
【0052】
上記実施形態において、マスクの形状は種々変更することができる。たとえば本実施の形態で用いたストライプ状のパターンの他に、三角形、四角形やさらにさまざま多角形、円形、楕円形などでも転位密度低減に対して同様な結果を得ることが出来る。しかしながら、本実施の形態のように、ストライプ型活性層を使用するレーザの作製などには、最終的には、ストライプ状に、転位密度の低い領域が存在している結晶膜の方が好ましい。
【0053】
低転位密度領域の幅は、レーザストライプ幅に対して充分に広いことが望ましい。従来のPENDEOや、ELOの技術を用いた場合、低転位密度領域の幅が数μm程度となり、2μm程度のレーザストライプ幅に対して低転位領域の幅が充分に得られなかった。このため、低転位領域の両側に存在する高転位領域がレーザ構造に影響して素子特性を悪化させることがあった。
【0054】
【実施例】
実施例1
本実施例では、サファイア基板上にGaN結晶を成長させ、III族窒化物自立基板を得た。
【0055】
図1は、(1000)面サファイア基板結晶上へのGaN膜の作製工程の概略断面図を示す。基板11には、(1000)面サファイア基板を用い、これを結晶成長用下地基板としてIII族窒化物半導体層を成長させ、III族窒化物自立基板を得る。GaN膜12の形成には、III族原料にトリメチルガリウム(TMGa)、V族原料にアンモニアガス(NH3)を用いる有機金属化学的気相成長法(MO−VPE法)を用いた。また、SiO2膜13は、ジシラン(SiH4)と酸素(O2)の反応により形成し、開口部14の形成は、リソグラフィ技術を用いた。GaN膜15の形成には、III族原料にガリウム(Ga)と塩化水素(HCl)の反応生成物である塩化ガリウム(GaCl)と、V族原料にNH3ガスを用いるハイドライド法気相成長(HVPE法)を用いた。
【0056】
作製工程の詳細は、次の通りである。
【0057】
先ず、サファイア基板11の成長表面を洗浄し、MO−VPE装置の反応管内にセットする。キャリアガスに水素(H2)と窒素(N2)ガスの混合ガスを用い、サファイア基板11を1050℃程度の温度に昇温して、10分間程度熱処理を行い、その後サファイア基板11を500℃の温度に降温する。温度が安定してから、TMGaとNH3を供給して、350nmの厚さのGaN膜を形成し、再び、1050℃の温度にサファイア基板11を昇温する。昇温中はNH3ガスを供給する。温度が安定してからTMGを供給し、平坦化した約2μmの厚さのGaN膜12を形成した。GaN膜12を形成した後、TMGの供給を停止して、常温まで降温して成長装置より取り出す。次に、GaN膜12を形成したサファイア基板11をSiO2膜形成装置にセットする。N2ガス雰囲気で450℃の温度に昇温し、温度が安定してからSiH4ガスとO2ガスを供給して、GaN膜12上に0.5μmの厚さのSiO2膜13を形成した。SiO2膜13を形成した後、SiH4ガスとO2ガスの供給を停止して、常温まで降温し、形成装置より取り出す。次に、リソグラフィ技術を用いてパターン化を行い、ウエットエッチングによりSiO2膜13にストライプ状の開口部14を形成する。開口部幅はすべて3μmである。開口部と開口部の間のSiO2膜(マスクと呼ぶ)幅として5μm幅のマスク6本、および、これらの両脇に9μm幅のマスク2本からなるパターンを1周期として、GaN結晶表面全体にこのパターンを作製した。開口部14のストライプ方向は、GaN膜12の<1−100>方向である(図1(a))。
【0058】
次に、開口部14を形成したサファイア基板11をHVPE法の成長装置の反応管内にセットする。キャリアガスにH2ガスを用いて、3000cc/minの流量を供給しながらサファイア基板11を1040℃の温度に昇温した。サファイア基板が600℃前後から流量1500cc/minのNH3ガスを加えて開口部14に露出したGaN膜12表面の分解を抑えた。反応管内のGaソースは、850℃の温度に昇温した。反応管全体の温度が安定してからGaソース上に流量10cc/minのHClガスを供給して反応させ生成したGaClを成長領域に供給し、NH3ガスと反応させGaNを成長する。GaNの成長は、開口部14で露出したGaN膜12表面から始まり、約5分間の成長で、図1の(b)に示すような、(1−101)面を側壁とする、断面三角形状の第一のファセット構造を有するGaN膜15が成長する。さらに成長を続けると、約20分間の成長で、隣接するファセット構造同士が合体し、図1(c)に示すような断面三角形状の第二のファセット構造を有するGaN膜15が成長する。さらに約120分間の成長を行うと、隣接するファセット構造同士が合体し、図1(d)に示すように断面三角形状の第三のファセット構造(巨大ファセット構造)が成長する。本実施例では9μm幅の広幅マスクを設けているため、第三のファセット構造が安定的に形成される。
その後、Gaソース上に供給するHCl流量を50cc/minに増加して成長を続け、第三のファセット構造を有するGaN膜15が合体して平坦な表面のGaN膜15が出現するまで成長を続けた。平坦化したGaN膜15の膜厚は約250μmである。GaN膜15の成長後、Gaソース上に供給したHClガスを停止して、反応管の温度を降温した。NH3ガスを供給しながら常温まで冷却し、基板を取り出した。
【0059】
上記のようにして得られたIII族窒化物自立基板について、以下のような評価を行った。
【0060】
形成したGaN膜15の表面をリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した。GaN膜15の<1−100>方向に10μm間隔でエッチピット密度を測定したところ、図8に示したような分布を示した。ファセット構造が形成された領域ではエッチピット密度が1.2×105/cm2と低い値が得られた。これとは対照的に第3の断面三角形状のファセット構造を有するGaN膜15の会合部領域では1.5×106/cm2と転位密度が高くなった。すなわち、第3のファセット構造(巨ファセット構造)が形成された領域では、ファセットの会合部に比較して1桁以上低い欠陥密度が得られた。また、転位の少ない領域では、50%以上が混合転位であることがわかった。
【0061】
さらに、成長表面の(0002)反射X線ロッキングカーブ測定から求めたC軸のチルト角は、80秒と小さいことがわかった。本発明の手法を用いず、本実施例と同じ60μm周期内にほぼ等価のマスク幅を有する図13に示した通常のELOパターン(マスク幅40μm、開口部幅が20μm)を用いて、250μmの厚さにHVPE法を用して成長したGaN膜では、転位密度は開口部上の表面で5×107cm-2、マスク上の表面で3×108cm-2と高く、マスク上部ではチルト角は10度と大きいことがわかった。また、このC軸の傾きのために、表面が平坦な膜を得ることができなかった。
【0062】
実施例2
本実施例では、GaN基板を結晶成長用下地基板としてその上にIII族窒化物半導体層を成長させ、III族窒化物自立基板を得た。用いたGaN基板の表面転位密度は、エッチピット密度で1×107/cm2程度であった。以下、図2を参照して説明する。
【0063】
先ず、GaN基板21表面を有機溶剤や、酸処理を行い、上記実施例1で用いたSiO2膜形成装置で、1μmの厚さSiO2膜22を形成する。次に、リソグラフィ技術とウエットエッチング技術によりSiO2膜22の一部を除去して、開口部23を形成する。開口部23の幅はすべて5μmである。開口部と開口部の間のSiO2膜(マスクと呼ぶ)幅として5μm幅のマスク4本、および、これらの両脇に15μm幅のマスク2本からなるパターンを1周期として、GaN結晶表面全体にこのパターンを作製した。開口部のストライプ方向は、GaN膜12の<1−100>方向から5度傾けた方向とした(図2(a))。
【0064】
次に、開口部23を形成したGaN基板21を上記実施例1で用いたHVPE法の成長装置の反応管内にセットする。流量3000cc/minのH2ガスと500cc/minのN2ガスを供給しながらGaN基板21を昇温する。反応管の基板領域が600℃前後の温度に到達した時点で流量2000cc/minのNH3ガスを加え、1060℃の温度にする。反応管内のGaソースの温度は850℃に昇温した。反応管内の温度が安定してからGaソース上に流量10cc/minのHClガスを供給して反応生成したGaClを成長領域に供給し、NH3ガスと反応させてGaN膜24を成長する。
【0065】
GaN膜24は、開口部23のGaN基板21表面から成長する。約6分間の成長で、図2(b)に示すように、断面三角形状の第一のファセット構造を有するGaN膜24が成長する。さらに成長を続けると、約35分間の成長で隣接する第一のファセット構造2〜3個が合体し、図2(c)に示すように、断面三角形状の第二のファセット構造を有するGaN膜24が成長する。さらに成長を続け、100分間の成長で、隣接する第二のファセット構造が20μmの幅のSiO2膜22上で合体し、図2(d)に示すように断面三角形状の第三のファセット構造が成長する。さらに、Gaソース上に供給するHCl流量を50cc/minに増やし、NH3流量を1000cc/minに減らし成長を続け、隣接する第三のファセット構造が合体して平坦な表面のGaN膜24が形成できる(図2(e))。平坦化したGaN膜24の膜厚を300μmの厚さなるよう形成した。GaN膜24の形成後、Gaソース上に供給したHClガスを停止して、反応管の温度を降温する。反応管の温度が500℃前後で、NH3ガスの供給を停止し常温まで冷却して、GaN基板21を反応管より取り出した。
【0066】
上記のようにして得られたIII族窒化物自立基板について、以下のような評価を行った。
【0067】
形成したGaN膜24の表面を上記実施例1と同様にリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した第3のファセット構造を有するGaN膜24上の平坦領域で、エッチピット密度が8×104/cm2と低い値が得られた。
【0068】
本実施例では、開口部の方向を<11−00>方向から5度傾けて形成したが、第3の断面三角形状のファセット構造ができた後に合体することができれば、上記のストライプ方向に限らず、任意の角度で傾けても同様の効果が得られる。
【0069】
実施例3
本実施例では、基板結晶として、5μmの厚さのGaN膜32が形成されたSiC基板31を用い(図3)、これを結晶成長用下地基板としてIII族窒化物半導体層を成長させ、III族窒化物自立基板を得た。以下、図3を参照して説明する。
【0070】
はじめに、GaN膜32表面に、実施例1で用いたSiO2膜形成装置を用いて0.2μmの厚さのSiO2膜33を形成する。次に、リソグラフィ技術とウエットエッチング技術により、SiO2膜33に開口部34を形成する。開口部34の幅は2μmとして、マスク幅(開口部間の間隔)を、図中左からそれぞれ、10μm、4μm、4μm、7μm、4μm、4μm、10μm、・・・となるように形成した。開口部54のストライプ方向は、サファイア基板51の<1−100>方向に2度傾斜して形成した(図5(a))。
次に、開口部34を形成したSiC基板31を上記実施例1で用いたHVPE法の成長装置の反応管内にセットする。流量3000cc/minのH2ガスを供給しながらGaN基板21を昇温し、反応管の基板領域が600℃前後の温度から流量2000cc/minのNH3ガスを加えて1050℃の温度にする。反応管内のGaソースの温度は、800℃に昇温する。反応管内の温度が安定してからGaソース上に流量5cc/minのHClガスを供給して反応生成したGaClを成長領域に供給し、NH3ガスを反応させGaNを成長する。GaNの成長は、開口部34のGaN膜32表面から成長が行われ、約10分間の成長で、図3(b)に示すように断面三角形状の第一のファセット構造を有するGaN膜35が成長する。さらに成長を続けると、隣接するファセット構造が合体したあと、図3(c)に示すように断面三角形状の第二のファセット構造を有するGaN膜35が成長する。さらに、Gaソース上に供給するHCl流量を50cc/minに増やして成長を続けると、隣接するファセット構造が合体して平坦化する(図3(d))。平坦化したGaN膜35の膜厚を270μmの厚さになるよう形成した。GaN膜35の形成後、上記実施例と同様にGaソース上に供給したHClガスを停止して、反応管の温度を降温する。反応管の温度が500℃前後で、NH3ガスの供給を停止し、200℃前後でH2ガスからN2ガスの切り替え常温まで冷却して、基板を反応管より取り出した。
【0071】
以上のようにしてIII族窒化物自立基板を得た。得られた基板は、転位の少ない良好な結晶品質のものであった。
【0072】
実施例4
本実施例では、GaN基板を結晶成長用下地基板としてその上にIII族窒化物半導体層を成長させ、III族窒化物自立基板を得た。用いたGaN基板の表面転位密度は、エッチピット密度で1×107/cm2程度であった。以下、図4を参照して説明する。
【0073】
まず、GaN基板41表面を洗浄してから、上記実施例で示したSiO2膜形成装置で、1μmの厚さのSiO2膜42を形成する。次に、SiO2膜42に開口部43を形成する。開口部43は、リソグラフィ技術とウエットエッチング技術により形成した。開口部43幅を3μmとして、SiO2膜42の幅を、4μm、6μm、4μm、8μm、4μm、6μm、4μm、および10μmを周期的に変化させ、GaN基板41表面全体にマスクパターンを形成した。開口部43の方向は、<11−20>方向とした(図4(a))。
【0074】
次に、開口部43を形成したGaN基板41を上記、実施例と同様にHVPE法の成長装置の反応管内にセットする。流量2000cc/minのH2と1000cc/minのN2ガスを供給しながらGaN基板41を昇温し、サファイア基板が600℃前後から流量1000cc/minのNH3ガスを加えて1020℃の温度に昇温する。反応管内のGaソースの温度は860℃に昇温した。反応管内の温度が安定してからGaソース上に流量20cc/minのHClガスを供給して反応させて生成したGaClを成長領域に供給し、NH3ガスと反応させGaNを成長する。GaNの成長は、開口部43のGaN基板41表面から起こる。約3分間の成長で、図4(b)に示すように断面三角形状の第一のファセット構造を有するGaN膜44が成長する。さらに成長を続けると、約15分間の成長で隣接する第一のファセット構造が合体し、図4(c)に示すように断面三角形状の第二のファセット構造を有するGaN膜44が成長する。さらに成長を続け、40分間の成長で、隣接する第二のファセット構造が合体して、図4(d)に示すように断面三角形状の第三のファセット構造を有するGaN膜44が成長する。さらに、成長を続けて、80分間の成長で、隣接する第三のファセット構造が合体して、図4(e)に示すように断面三角形状の第四のファセット構造を有するGaN膜44が成長する。その後、Gaソース上に供給するHCl流量を70cc/minに増やして成長を続け、隣接する第四のファセット構造を有するGaN膜44が合体して平坦な表面のGaN膜44を形成した(図4(f))。平坦化したGaN膜の膜厚は、350μmの厚さに形成した。GaN膜44の形成後、HClガスの供給を停止して、反応管の温度を降温する。反応管の温度が500℃前後まで、NH3ガスを供給し、200℃前後でH2ガスからN2ガスの切り替え常温まで冷却して、サファイア基板11を反応管より取り出した。
【0075】
形成したGaN膜44の表面を上記実施例1と同様にリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した。第4のファセット構造を有するGaN膜44上の平坦領域で、エッチピット密度が2×104/cm2と低い値が得られた。
【0076】
実施例5
本実施例では、サファイア基板上にGaN結晶を成長させ、III族窒化物自立基板を得た。以下、図5を参照して説明する。
【0077】
本実施例では、基板として、c軸が0.15度傾斜した(1000)面サファイア基板を用いた。GaN膜の形成には、III族原料にトリメチルガリウム(TMGa)、V族原料にアンモニアガス(NH3)を用いる有機金属化学的気相成長法(MO−VPE法)を利用した。また、SiO2膜53の形成には、ジクロロシラン(SiH4)と酸素(O2)の反応により形成し、開口部54の形成は、リソグラフィ技術を用いて作製した。
【0078】
以下、工程の詳細について説明する。まずサファイア基板51の成長表面を洗浄し、サファイア基板51をSiO2膜形成装置にセットする。サファイア基板51をN2ガス雰囲気で、450℃の温度に昇温する。温度が安定してから0.04%のSiH4ガスと0.4%のO2ガスを供給して、GaN膜52上に0.5μmの厚さのSiO2膜53を形成する。SiO2膜53を形成した後、SiH4ガスとO2ガスの供給を停止して、常温まで降温して成長装置より取り出す。
【0079】
次に、SiO2膜53に開口部54を形成する。開口部54の幅は3μmとして、マスク幅(開口部間の間隔)を、それぞれ、3μm、5μm、3μm、7μm、3μm、5μm、3μm、9μmとなるように形成した。開口部54のストライプ方向は、サファイア基板51の<1−100>方向に2度傾斜して形成した(図5(a))。
【0080】
次に、開口部54を形成したサファイア基板51をMO−VPE装置の反応管内にセットする。キャリアガスに水素(H2)と窒素(N2)ガスの混合ガスを供給しながらサファイア基板51を1050℃程度の温度に昇温して、10分間程度熱処理を行い、サファイア基板51を520℃の温度に降温する。温度が安定してから、TMGaとNH3を供給して、300nmの厚さのGaN膜を形成する。再び、NH3ガスを供給しながら1050℃の温度にサファイア基板51を昇温する。昇温時間は約12分間で行う。この昇温工程で、SiO2膜53上のGaNは蒸発する。温度が安定してからTMGを供給して、開口部54上に(1−101)面を側壁とするファセット構造を有するGaN膜55を形成する(図5(b)。
【0081】
さらに成長を続けて、図5(c)のように、隣接するファセット構造を有するGaN膜55が合体して、第二のファセット構造を有するGaN膜55を形成する。さらに成長を続けて、隣接する第二のファセット構造を合体させ、第三のファセット構造を有するGaN膜55を形成する(図5(d))。
【0082】
さらに成長を続けて、隣接する第三のファセット構造を合体させ、平坦な表面56を持つ第四のファセット構造を有するGaN膜55を形成する(図5(e))。その後、TMGの供給を停止して、常温まで降温して成長装置より取り出した。降温中の温度が500℃前後となるまで、NH3ガスを供給した。
【0083】
形成したGaN膜55の表面を上記実施例1と同様にリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した。第4のファセット構造を有するGaN膜55の平坦領域で、エッチピット密度が2×105/cm2と低い値が得られた。
【0084】
実施例6
本実施例では、サファイア基板上にGaN結晶を成長させ、III族窒化物自立基板を得た。以下、図6を参照して説明する。
【0085】
作製工程の詳細は、次の通りである。基板には、0.2度傾斜した(1000)面サファイア基板61を用い、III族原料にトリメチルガリウム(TMGa)、V族原料にアンモニアガス(NH3)を用いる有機金属化学的気相成長法(MO−VPE法)を用いて、表面に約1μmのGaN膜62を形成した。次いでジクロロシラン(SiH4)と酸素(O2)を用いる熱CVD法により0.5μmの厚さのSiO2膜63を形成した。ドライエッチングによりSiO2膜63に開口部64を設けた後、SiO2膜63をマスクとして、GaN膜62およびサファイア基板61を0.5μm以上ドライエッチングした(図6(a))。エッチングガスはCl2ガスを用いた。ここで、開口部64の幅は4μmとし、マスク幅(開口部間の間隔)を、6μm、6μm、6μm、10μm、6μm、6μm、6μm、10μm、・・・とした。すなわち、6μm幅のマスクを3本、および、これらの両脇に10μm幅のマスク2本からなるパターンを1周期として、GaN結晶表面全体にこのパターンを作製した。開口部64のストライプ方向は、サファイア基板61の<1−100>方向に形成した。
【0086】
次に、上記の処理を行った基板をHVPE法の成長装置の反応管内にセットする。流量2000cc/minのH2と1000cc/minのN2ガスを供給しながらサファイア基板61を昇温し、600℃前後から流量1000cc/minのNH3ガスを加えて1020℃の温度に昇温する。反応管内のGaソースの温度は860℃に昇温した。反応管内の温度が安定してからGaソース上に流量5cc/minのHClガスを供給して反応させて生成したGaClを成長領域に供給し、NH3ガスと反応させGaNを成長する。GaNの成長は、溝65内のGaN膜62の側壁面から成長を行われ、約8分間の成長で、図6(b)に示すように開口部にGaNからなる第一のファセット構造が成長する。次に、Gaソース上に供給するHCl流量を50cc/minに増加し、SiH2Cl2ガスを供給してGaN成長を続けると、図6(c)に示すように、が幅広に形成されたSiO2膜63間で、断面三角形状の第二のファセット構造を有するGaN膜66が成長する。さらに、成長を続けて、隣接する断面三角形状のファセット構造を有するGaN膜66が合体して、図6(d)に示すように平坦な表面のGaN膜66になるまで成長を続ける。平坦な表面のGaN膜66を形成した後、HClガスの供給を停止して、反応管の温度を降温する。NH3ガスを供給しながら常温まで冷却し、サファイア基板を取り出した。
【0087】
形成したGaN膜66の表面を上記実施例1で用いたリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した。<1−100>方向に、GaN膜66が最終的にファセット構造を形成した中心部領域で、エッチピット密度が4×105/cm2と低い値が得られ、また、ホール測定をしたところ、2×1018/cm3のキャリア濃度が得られた。
【0088】
GaN膜66を形成した後、サファイア基板61を除去し、GaN膜66の裏面を研磨等により平坦化して、単体のGaN基板66を作製することができる。サファイア基板61の除去は、研磨、レーザ剥離、エッチング等の方法を用いることができる。
【0089】
実施例7
本実施例では、サファイア基板上にGaN結晶を成長させ、III族窒化物自立基板を得た。以下、図7を参照して説明する。
【0090】
基板には、0.15度傾斜した(1000)面サファイア基板71を用いた。このサファイア基板71上に、厚さ4μm以上のレジスト膜72を形成し、リソグラフィ技術により、レジスト膜72に、開口部73を形成した。
【0091】
ここで、開口部73の幅は4μmとし、マスク幅(開口部間の間隔)を、6μm、6μm、6μm、6μm、8μm、6μm、6μm、6μm、6μm、8μm、・・・とした。すなわち、6μm幅のマスクを4本、および、これらの両脇に8μm幅のマスク2本からなるパターンを1周期としてマスクパターンを作製した。開口部73のストライプ方向は、サファイア基板71の<1−100>方向に形成した(図7(a))。
【0092】
次に、Cl2ガスを用いたドライエッチング手法により、開口部73のサファイア基板71の表面をエッチングして、深さ4μm以上の溝74を形成した(図7(b))。
【0093】
次に、レジスト膜72を除去して、MO−VPE装置の反応管内にセットする。キャリアガスに水素(H2)と窒素(N2)ガスの混合ガスを供給しながらサファイア基板71を1070℃程度の温度に昇温して、15分間程度熱処理を行い、サファイア基板71を520℃の温度に降温する。温度が安定してから、TMGaとNH3を供給して、250nmの厚さのGaN膜を形成する。再び、NH3ガスを供給しながら1050℃の温度にサファイア基板71を昇温する。温度が安定してからTMGを供給して、GaNの成長を行う。20分間の成長で図7(c)に示すように、サファイア基板71表面にはGaN膜75が形成され、溝74の底面にはGaN76の成長が起こる。
【0094】
ファセット構造を有するGaN膜75を形成した後、TMGの供給を停止して、常温まで降温して成長装置より基板を取り出す。降温中の温度が500℃前後まで、NH3ガスを供給する。
【0095】
次に、上記実施例で用いたHVPE法の成長装置の反応管内にセットする。キャリアガスにH2とN2の混合ガス(流量比 1:2)を用いて、4000cc/minの流量を供給しながらサファイア基板71を1060℃の温度に昇温する。サファイア基板71が600℃前後から温度に達してから流量1500cc/minのNH3ガスを供給する。反応管内のGaソースは、840℃の温度に昇温した。反応管全体の温度が安定してからGaソース上に流量50cc/minのHClガスを供給して反応させ生成したGaClを成長領域に供給し、NH3ガスと反応させGaNを成長する。また、Si不純物をドーピングするために、SiH2Cl2ガスを0.015cc/min流量を供給した。GaNの成長はGaN膜75表面から起こる。溝74の底のGaN膜は成長が遅くなり、図7(c)に示す状態となる。
【0096】
さらに成長を続けると、巨大ファセット構造を含むGaN膜75が形成され(図7(d))、ひきつづき200分間の成長を行うと平坦な表面のGaN膜75が形成される(図7(e))。GaN膜75の膜厚は、320μmの厚さで平坦化した。GaN膜75の形成後、Gaソース上に供給したHClガスを停止して、反応管の温度を降温する。反応管の温度が500℃前後まで、NH3ガスを供給し、200℃前後でH2ガスからN2ガスの切り替え常温まで冷却し、基板を取り出した。
【0097】
形成したGaN膜75の表面を、上記実施例1で用いたリン酸と硫酸の混合液によりエッチングしてエッチピットを測定したと。<1−100>方向に10μm間隔で測定した。GaN膜65がファセット構造上の中心領域のエッチピット密度にて2×105/cm2と低い値が得られた。
【0098】
本実施例では、サファイア基板71の溝形成にドライエッチングを利用したが、リン酸系の混合液を用いて形成しても同様な効果が得られる。
【0099】
実施例8
本実施例では、実施例1で作製したIII族窒化物自立基板を用いて半導体レーザ構造を作製した。以下、図9を参照して説明する。
【0100】
レーザ構造の作製には、III族原料に有機金属を用いる有機金属化学気相成長法(MO−VPE)を用いた。上記実施例1で作製したIII族窒化物自立基板をMO−CVD装置にセットした。H2ガスとNH3ガスを供給しながら1050℃の温度に昇温した。温度が安定してからSiを添加した厚さ1μmのn型GaN層91を形成した。さらに、Siを添加した厚さ0.4μmのn型Al0.15Ga0.85Nクラッド層92、Siを添加した厚さ0.1μmのn型GaN光ガイド層93を形成した。つづいて790℃の温度で、厚さ2.5nmのアンドープIn0.2Ga0.8N量子井戸層と厚さ5nmのアンドープIn0.05Ga0.95N障壁層からなる3周期の多重量子井戸構造活性層94を形成した。その後、1000℃の温度で、
Mgを添加した厚さ0.1μmのp型GaN光ガイド層95、
Mgを添加した厚さ0.4μmのp型Al0.1Ga0.9Nクラッド層96、
Mgを添加した厚さ0.5μmのp型GaNコンタクト層97、
を順次形成し、レーザ素子構造を形成した(図9(a))。
【0101】
レーザ構造を作製後、NH3ガスを供給しながら500℃の温度まで冷却し、さらに、H2ガスを供給しながら常温まで冷却した。
【0102】
冷却後、レーザ構造を形成した基板を装置より取り出し、0.5μmの厚さSiO2膜98を形成した。さらに、リソグラフィ技術によりファセット構造を形成した領域に1.8μmの幅の開口部99を形成した。さらに、開口部99のp型のGaNコンタクト層97上に厚さ50nmのパラジウム(Pd)と厚さ0.3μmの金(Au)のp型電極100を形成し、N2ガス雰囲気で、450℃の温度で熱処理を行った。
【0103】
次に、全体の膜厚を100μm程度になるように裏面からサファイア基板11、GaN膜12、GaN膜15を研磨した。研磨した裏面のGaN膜15をリン酸系の溶液でエッチングしてから厚さ50nmのTi及び厚さ0.3μmのアルミニム(Al)からなるn電極101を形成する(図9(b))。つづいてGaN膜15のへき開方向であるM面でへき開して、レーザ構造の共振器ミラー面を形成した。
【0104】
以上のようにして作製した半導体レーザを室温(25℃)で発振させ。閾値を測定した。得られたレーザの閾値電流は20mA(電流密度:〜3.5KA/cm2)前後の良好な値を示した。また、レーザ寿命は60°C、30mW出力で5000時間を越え、光ディスクのピックアップ用光源として実用的なレベルであることが確認された。
【0105】
本実施例において優れた発光性能が得られた理由は、活性層を含むレーザ素子構造に導入される転位が大幅に低減されていることによるものと考えられる。特に刃状転位が低減されていることも、特性向上の原因の一つと考えられる。前述したように、刃状転位は結晶中の小傾角粒界の発生原因であり、この小傾角粒界において光散乱が起こりやすい。本実施例では、活性層においてこうした刃状転位が顕著に低減されているため、レーザ特性が顕著に向上したものと考えられる。
【0106】
実施例9
本実施例では、GaN基板を結晶成長用下地基板とし、その上に様々なマスクパターンを用いてIII族窒化物半導体層を成長させ、III族窒化物自立基板を得た。用いたGaN基板の表面転位密度は、エッチピット密度で1×107/cm2程度であった。
【0107】
図10は、本実施例で用いたマスクパターンの概略図である。マスクはいずれもSiO2膜とし、膜厚を0.5μmとした。
【0108】
図10において、SiO2膜110の幅を10μmとし、他のSiO2膜112、113、114、115、116、117の幅より広くなるように形成した。SiO2膜110の間隔は20μm以上とした。基板表面が露出する開口部111の幅は、1.5μm以上とした。SiO2膜110の方向は、下地となるGaN基板の<1−100>方向とした。
【0109】
図10(a)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜112が形成されている。SiO2膜112のサイズは、幅5μm、長さが5μm〜50μmである。
【0110】
図10(b)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜113が形成されている。基板水平面内におけるSiO2膜113の形状は、三角形および菱形である。
【0111】
図10(c)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜114が形成されている。基板水平面内におけるSiO2膜114の形状は、中抜き部を含む長方形となっている。長方形の幅(短辺)は1μm程度とした。
【0112】
図10(d)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜115が形成されている。基板水平面内におけるSiO2膜115は、幅5μm、長さ20μmの平行四辺形である。
【0113】
図10(e)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜116が形成されている。基板水平面内におけるSiO2膜116は、一辺が7μm程度の三角形である。
【0114】
図10(f)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜117が形成されている。基板水平面内におけるSiO2膜117は、直径10μm程度の円形である。
【0115】
次に、図10(a)〜(f)の形状のマスクパターンが形成された基板を用い、上記実施例と同様にしてHVPE法やMOVPE法によりGaN膜のエピタキシャル成長を行った。
【0116】
成長過程は、上記実施例と同様に、開口部111よりGaN膜の成長が行われ、ファセット構造が形成される。成長を続けることで隣接するファセット構造の合体を繰り返し、基板結晶上に、SiO2膜110の間で巨大三角形状のファセット構造を有するGaN膜が形成される。さらに成長を続けると、巨大三角形状のファセット構造を有するGaN膜も合体して平坦な表面の領域を持つGaN膜が形成される。
【0117】
上記各マスクパターンを用いて形成したGaN膜の表面の欠陥を測定した。いずれも巨大ファセット構造を形成した領域においてエッチピット密度を2×105/cm2に低減できた。
【0118】
以上、実施例に基づいて本発明を説明した。実施例1〜8で得られた自立基板は、いずれも大ファセット構造が、小さい複数の小ファセット構造を内包する構造となっている。ファセット構造は、底辺が20μm以上の三角形または台形の断面形状を有しており、形成されたIII族窒化物半導体層中において、基材から上部に向かって伝播する転位が、基材と略水平な方向に複数回折れ曲がっている。
また、上記実施例1〜8で得られた自立基板は、エッチピットの観察により、いずれも、
(i)表面平均転位密度が10-6cm-2未満の低転位密度領域が基板水平面内の一方向に周期的に形成されていること
(ii)低転位密度領域の幅が20μm以上であること
(iii) 低転位密度領域に含まれる転位の50%以上が混合転位からなることが確認された。
【0119】
また、実施例1で述べた方法で低転位密度領域のチルト角を測定したところ、いずれも1度以下であることが確認された。
【0120】
以上、本発明について実施例に基づいて説明したが、本発明はこれらに限定されることはなく、種々構成を変更することも可能である。
【0121】
たとえば上記実施例では、マスクとして0.5μmの厚さのSiO2膜を用いたが、SiO2膜上にエピタキシャル成長でGaNが析出しないで、ファセット構造が形成できる厚さであれば良い。マスク材料についても、SiO2膜以外にSiN(x)膜、Al2O3膜等を用いることができる。また、マスク開口幅やストライプ方向についても適宜、変更することができる。
【0122】
また、下地基板についても、上記実施例で挙げた以外のものを用いることも可能である。
【0123】
【発明の効果】
以上説明したように本発明によれば、転位が顕著に低減されたIII族窒化物自立基板を得ることができる。この自立基板に形成される低転位密度領域は大面積であり、その上に好適に素子構造を形成することができる。
【図面の簡単な説明】
【図1】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図2】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図3】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図4】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図5】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図6】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図7】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図8】実施例1におけるエッチピット密度の測定結果を示す図である。
【図9】実施例で示した半導体レーザの製造方法の工程断面図である。
【図10】実施例で用いたマスクパターンの例を示す図である。
【図11】電子顕微鏡によって観察されたファセット多重構造を示す図である。
【図12】ファセット構造による転位の折れ曲がりの様子を示す模式図である。
【図13】FIELOによる結晶成長の過程を示す図である。
【符号の説明】
11 サファイア基板
12 GaN膜
13 SiO2膜
14 開口部
15 GaN膜
21 GaN基板
22 SiO2膜
23 開口部
24 GaN膜
31 SiC基板
32 GaN膜
33 SiO2膜
34 開口部
35 GaN膜
41 GaN基板
42 SiO2膜
43 開口部
44 GaN膜
51 サファイア基板
52 GaN膜
53 SiO2膜
54 開口部
55 GaN膜
56 平坦な表面
61 サファイア基板
62 GaN膜
63 SiO2膜
64 開口部
65 溝
66 GaN膜
71 サファイア基板
72 レジスト膜
72 溝
73 開口部
74 溝
75 GaN膜
91 GaN層
92 クラッド層
93 n型GaN光ガイド層
94 多重量子井戸構造活性層
95 p型GaN光ガイド層
96 クラッド層
97 コンタクト層
98 SiO2膜
99 開口部
100 p型電極
101 n型電極
110 SiO2膜
111 開口部
112 SiO2膜
113 SiO2膜
114 SiO2膜
115 SiO2膜
116 SiO2膜
117 SiO2膜
201 サファイア基板
202 下地結晶膜
203 成長領域
204 マスク
205 ファセット面
1000 サファイア基板
1002 GaN膜
1003 マスク
1004 GaN層
1006 転位
1007 小ファセット構造
1008 巨大ファセット構造[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a group III nitride free-standing substrate, a semiconductor device using the same, and a method for manufacturing the same.
[0002]
[Prior art]
Nitride semiconductor materials have a sufficiently large forbidden band width and a direct transition type transition between bands. Therefore, application to a short-wavelength light-emitting element has been actively studied. In addition, the application to electronic devices is also expected due to the high saturation drift velocity of electrons and the possibility of using a two-dimensional carrier gas by a heterojunction.
[0003]
The nitride semiconductor layers constituting these devices are formed by using a vapor phase growth method such as metal organic vapor phase epitaxy (MOVPE), molecular beam vapor phase epitaxy (MBE), or hydride vapor phase epitaxy (HVPE). It is obtained by performing epitaxial growth on a substrate. However, since there is no underlying substrate whose lattice constant matches that of the nitride semiconductor layer, it is difficult to obtain a high-quality growth layer, and the obtained nitride semiconductor layer contains many crystal defects. . Since this crystal defect becomes a factor that hinders the improvement of the device characteristics, techniques for reducing the crystal defect in the nitride semiconductor layer have been actively studied.
[0004]
As one of such techniques, a technique is known in which a thick GaN layer is used as a base layer for crystal growth, and a semiconductor multilayer film forming an element portion is formed thereon. ELO (Epitaxial Lateral Overgrowth) technology is known as a technique for forming a small GaN underlayer. ELO is a crystal growth method that covers a part of a base with a mask and prevents propagation of threading dislocations extending vertically from the base. In this method, the crystal grows laterally from the mask opening, and finally a continuous film covering the entire mask is formed. Japanese Patent Application Laid-Open No. H11-251253 (Patent Document 1) discloses that by using this ELO technique, crystal defects near the wafer surface are reduced to 1 × 10 Five Pieces / cm Two It is said that the following GaN substrate was obtained. However, when ELO is used, it has been difficult to reduce the crystal defect density over the entire surface of the wafer. In ELO, GaN selectively grows laterally from an opening in a mask. In the region where the mask is formed, the dislocation is prevented from proceeding upward, but in the opening, the dislocation is inherited from the underlying layer as it is, and the upper region has a structure including many threading dislocations. Therefore, in the crystal growth by ELO, a portion having few crystal defects is certainly formed, while a region having many threading dislocations is also formed at the same time, and it is difficult to reduce the crystal defect over the entire surface of the wafer. According to the examples of the above publication, the crystal defect density near the surface was observed by TEM to be 1 × 10 Four As described below, while such a region having a low crystal defect is formed, a region including a large number of crystal defects is also formed at the same time. Actually, “Applied Physics
[0005]
On the other hand, the present inventors have developed a FIELO (Facet-Initiated Epitaxial Lateral Overgrowth) technology that further develops the ELO method (Non-Patent Document 2: “Applied Physics” (Vol. 68, No. 7, 1999, pp. 774-779)). This technology uses SiO Two It is common to ELO in that selective growth is performed using a mask, but is different in that a facet is formed in a mask opening. By forming facets, the direction of propagation of dislocations is changed, and threading dislocations reaching the upper part of the epitaxial growth layer are reduced. By using this method, a high-quality GaN substrate having relatively few crystal defects can be obtained by growing a thick GaN layer on an underlying substrate such as sapphire and then removing the underlying substrate. By using the element, it is possible to obtain an element having higher performance than the conventional one.
Japanese Patent Application Laid-Open No. 2002-33288 (Patent Document 2) describes a crystal growth method in which the ELO method is improved. This publication discloses a technique in which a semiconductor layer having an uneven portion in a mask opening is exposed and crystal growth is performed using this layer as a base to reduce dislocation density. This document discloses a method of forming crystal irregularities inside a mask opening, starting crystal growth from the irregularities, and growing the crystal laterally on a mask. It is said that in the uneven portion, the concave portion is left buried by growing laterally, and a void remains in that portion, causing discontinuity with the underlying crystal and reducing threading dislocation. FIG. 8 and paragraphs 0050 to 0051 of this publication describe a technique in which the entire mask opening is covered with an anti-surfactant that inhibits crystal growth, and crystal growth is performed from a pinhole portion. In this opening, a process is described in which growth starts in an island shape from the pinhole portion, and further progresses to spread the GaN layer so as to extend over the mask. According to this method, it is described that threading dislocations extending vertically are surely cut off and dislocations can be reduced.
[0006]
However, at present, a higher level of reduction of dislocations is desired from the viewpoint of improving the performance of the device, and the above-mentioned conventional technology has not sufficiently satisfied the demand.
The ELOs disclosed in
[0007]
On the other hand, FIELO disclosed in
[0008]
[Patent Document 1]
JP-A-11-251253
[Patent Document 2]
JP 2002-33288 A
[Non-patent document 1]
Applied
[Non-patent document 2]
"Applied Physics" (Vol. 68, No. 7, 1999, pp. 774-779)
[Non-Patent Document 3]
2nd Intern. Symp. On Blue Laser and Light Emitting Diodes, Chiba, Japan, Sept. 29-Oct. 2, 1998, P488-491 (FIG. 4)
[0009]
[Problems to be solved by the invention]
In view of the above circumstances, an object of the present invention is to provide a group III nitride freestanding substrate in which dislocations are significantly reduced. Another object of the present invention is to form a low dislocation region with a large area. Another object of the present invention is to form such a large-area low-dislocation region without disturbing the crystal axis orientation. Another object of the present invention is to form such a large-area low-dislocation region without growing a thick semiconductor layer to reduce dislocations.
[0010]
[Means for Solving the Problems]
According to the present invention, there is provided a self-supporting substrate including a group II nitride semiconductor layer, wherein the group III nitride semiconductor layer includes a facet structure having a facet side face obliquely positioned with respect to a horizontal plane of the substrate, and covering the facet structure. A free-standing substrate provided with a nitride semiconductor layer is provided.
[0011]
In this free-standing substrate, dislocations propagating from the base are bent by a facet surface obliquely positioned with respect to the horizontal plane of the substrate, so that the dislocation density in the group III nitride semiconductor layer is significantly reduced. The “facet structure” refers to a polyhedral structure having a facet face obliquely positioned with respect to the horizontal plane of the substrate as a side face. The facet structure and the crystal layer outside the facet structure are usually formed in a continuous process to be semiconductor layers having the same composition, but they have different growth rates and accordingly different impurity concentrations. Therefore, the contour of the facet structure can be clearly grasped by a predetermined method. This point will be described later in an embodiment.
[0012]
Further, according to the present invention, a base material and a group III nitride semiconductor layer formed on the base material are provided, and the group III nitride semiconductor layer propagates upward from the base material in the group III nitride semiconductor layer. A free-standing substrate is provided, wherein the dislocation is bent a plurality of times in a direction substantially horizontal to the base material.
[0013]
The self-standing substrate is bent a plurality of times in a direction parallel to the base material. Since the number of dislocations propagating in the layer growth direction is reduced by changing the dislocation advancing direction, according to the present invention, a remarkable dislocation reduction effect can be obtained. In the FIELO described in the section of the related art, the dislocation is bent once, whereas the method of the present invention is bent a plurality of times, so that the dislocation reduction effect is significantly improved. In the above-mentioned FIELDO, as shown in the cross-sectional TEM image of FIG. 5 of
[0014]
According to the present invention, there is provided a self-standing substrate including a group III nitride semiconductor layer, wherein the surface average dislocation density is 10%. -6 cm -2 The low dislocation density region is periodically formed in one direction in the horizontal plane of the substrate, the width of the low dislocation density region is 20 μm or more, and the tilt angle of the low dislocation density region is 1 degree or less. A free-standing substrate is provided.
[0015]
In this self-standing substrate, regions with low dislocations and good crystal orientation are formed periodically and in a large area. For this reason, the element formation region can be suitably formed on the self-standing substrate. The surface average dislocation density can be measured by observation of an etch pit or the like as described later. The surface average dislocation density in the low dislocation density region is preferably 10 -Five cm -2 Less than By doing so, it is possible to realize a light emitting element or an electronic element having excellent performance which has not been achieved conventionally.
[0016]
Further, according to the present invention, a base material, a mask pattern provided on a surface of the base material, having a predetermined opening, and a group III nitride formed to grow from the opening and cover the mask pattern. A plurality of first masks extending in a stripe shape, and a second mask located between the adjacent first masks and having a width smaller than the first mask. And a free-standing substrate is provided.
In this free-standing substrate, a small facet structure grown from the second mask and a facet structure formed between the adjacent first masks and including the small facet structure are stably formed. For this reason, a region with low dislocation and good crystal orientation is formed in a large area.
[0017]
Further, according to the present invention, there is provided a semiconductor device characterized in that any one of the above-mentioned free-standing substrates is used as a substrate, and an element structure is provided on the substrate. The element structure can be, for example, a laser structure including at least an active layer.
[0018]
Further, according to the present invention, a step of growing a group III nitride semiconductor on a base material and forming a small facet structure having a facet face located obliquely with respect to a horizontal plane of the base material, Forming a stripe-shaped facet structure including the small facet structure, further comprising: growing a semiconductor; and providing a method for growing a group III nitride semiconductor layer.
[0019]
In this growth method, a stripe-shaped facet structure including a small facet structure is formed. Therefore, the direction of the dislocation propagating in the vertical direction from the base material is changed by both the side surface of the small facet structure and the side surface of the stripe-shaped facet structure. Since the number of dislocations propagating in the layer growth direction is reduced by changing the dislocation advancing direction, according to the present invention, a remarkable dislocation reduction effect can be obtained. In the FIELO described in the section of the related art, the dislocation is bent once, whereas the method of the present invention is bent a plurality of times, so that the dislocation reduction effect is significantly improved.
[0020]
According to the present invention, a plurality of first masks extending in a stripe shape and a second mask located between the adjacent first masks and having a width smaller than the first mask are provided on the surface of the base material. A step of forming a mask pattern including, and a step of epitaxially growing a group III nitride semiconductor on the substrate while forming a facet surface forming an acute angle with respect to the substrate horizontal plane, with the opening of the mask pattern as a growth region. And a method for growing a group III nitride semiconductor layer.
[0021]
According to this growth method, a small facet structure is formed from the growth region of the second inter-mask opening, and then a striped facet structure including the small facet is formed between adjacent first masks. The direction of the dislocation propagating in the vertical direction from the base material is changed by the side face of the small facet structure, the side face of the stripe facet structure, and the like, so that a remarkable dislocation reduction effect is obtained.
[0022]
Further, according to the present invention, a step of forming a group III nitride semiconductor layer on a substrate by the above-described growth method, and further laminating a layer made of a group III nitride semiconductor on the group III nitride semiconductor layer Forming a device structure by performing the method described above.
According to this growth method, it is possible to obtain an element structure made of a high-quality crystal with few dislocations, and to realize excellent element performance.
[0023]
The self-standing substrate according to the present invention includes the group III nitride semiconductor layer having the above-described configuration, but may have a configuration in which another semiconductor layer is appropriately stacked.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
The facet structure in the present invention refers to a structure in which a crystal plane having a specific low plane index, which has the lowest growth rate during crystal growth, is left behind and has a shape peculiar to the crystal. In the case of GaN having a Wurtzite structure as in the present embodiment, when the stripe direction of the mask is the <11-20> direction of GaN, the growth rate of the {1-101} plane is the slowest in the opening, and this plane is A facet structure with a triangular cross section is formed to form a 62 ° angle with the (0001) plane parallel to the substrate plane. The growth rate of the plane differs depending on the growth method and growth conditions, in addition to the properties inherent to the crystal, and is not limited to the triangle composed of {1-101} as in the present embodiment, but the triangle having a different angle from this. A structure, a facet structure with a vertical side surface, or a shape such as a trapezoid may appear. As the growth continues, the facet structures coalesce to form a large triangular facet, and as the growth continues, a large triangular facet structure is formed between masks A. The process of forming such a facet can be observed, for example, with a fluorescence micrograph of a cross section shown in FIG. This fluorescence microscope uses ultraviolet light as a light source and captures light in the visible light band from the growth layer. The manner in which the impurities are incorporated differs depending on the plane orientation, and can be observed as a contrast corresponding to such a growth pattern. From this photograph, it can be seen that a small triangular facet structure is first formed in the opening, and finally a large facet structure is formed in the region between the wide masks.
[0025]
FIG. 12 schematically shows an example of a cross-sectional structure of a free-standing substrate according to the present invention and the movement of dislocations accompanying facet multiplexing. In this cross-sectional structure, a
[0026]
The facet structure grown from the opening of the
[0027]
The
[0028]
By the formation of the facets, the edge dislocations occupying 70 to 80% of threading dislocations and the mixed dislocations of 20 to 30% change directions in a direction parallel to the substrate surface as described above. As a result, the density of threading dislocations is greatly reduced. However, at the meeting part between the facets, in particular, some of the mixed dislocations rise again toward the growth surface. In the above structure, the dislocation is reduced by bending the dislocation with the next facet structure or the next facet structure. The dislocations are driven to the edge of the finally formed giant facet.
[0029]
As described above, the example of the structure of the self-standing substrate according to the present invention has been described. However, in order to understand the dislocation reduction mechanism, a layer growth process using FIELO will be described in comparison. FIG. 13 is a process cross-sectional view showing a conventional layer growth process by FIELO. First, a
[0030]
The “small facet structure” in the present invention refers to one having a smaller size than the “facet structure”. For example, in the case of using a mask pattern in which a second mask is provided between first masks, a facet structure formed from an opening of the second mask, or a plurality of facet structures formed integrally with each other. This is called a “small facet structure”, and a facet structure formed between adjacent first masks including the “small facet structure” is called a “facet structure”. The “small facet structure” can have any shape, but the “facet structure” preferably has a stripe shape. Since the upper portion of the facet structure is a low dislocation density region, a low dislocation density region having a shape and an area suitable for forming an element region can be obtained in this manner. When the facet structure has a stripe shape, the stripe width is preferably 20 μm or more. In this way, a large area low dislocation density region can be obtained. When both the “small facet structure” and the “facet structure” have a stripe shape, a large-area low-dislocation-density region can be more preferably formed.
[0031]
In the present invention, the facet structure preferably includes a plurality of small facet structures smaller than the facet structure. By doing so, the dislocation can be bent a plurality of times, and a more remarkable dislocation reduction effect can be obtained.
[0032]
The facet structure may have any cross-sectional shape, but may have a triangular or trapezoidal cross section with a base of 20 μm or more, for example. In the case of a triangular cross section, since there is no flat portion on the upper surface, propagation of dislocations from the base to the layer growth direction is further suppressed, which is preferable. Even in the case of a trapezoidal cross section, the propagation of dislocations can be significantly suppressed by reducing the width of the upper bottom. For example, when the facet structure is formed by mask growth, by making the width of the upper bottom smaller than the mask width, it is possible to more effectively reduce the dislocations that travel upward from the mask opening.
[0033]
The facet structure is preferably formed periodically in a direction perpendicular to the stripe direction. By doing so, a low dislocation density region in which an element region is to be formed can be formed stably, and the yield in the element formation process is improved.
[0034]
In the present invention, a configuration can be adopted in which 50% or more of the dislocations included in the low dislocation density region are mixed dislocations. There are edge dislocations and mixed dislocations as types of dislocations, but from the viewpoint of improving the characteristics of an element structure formed on a free-standing substrate, it is important to greatly reduce the edge dislocations in the upper facet forming region. . The reason will be described below with reference to an example of a semiconductor laser. As is well known in semiconductor lasers, a condition for obtaining an optical gain with respect to guided light in an active layer must be achieved. However, the edge dislocation is a cause of the generation of small-angle grain boundaries in the crystal, and light scattering is likely to occur at the small-angle grain boundaries. For these reasons, it is desired that the edge dislocation is reduced in the semiconductor laser.
[0035]
In the present invention, the first mask and the second mask each have a stripe shape extending in substantially the same direction, and the second mask is formed with a period smaller than the period of the first mask. Can be. In this manner, a small facet structure is formed from the growth region of the opening between the second masks, and a facet overlapping structure in which a striped facet structure including the small facet is formed between adjacent first masks is preferable. Can be formed. Thereby, a remarkable dislocation reduction effect can be obtained.
In the present invention, the width of the first mask is wider than the width of the second mask. The width of the first mask is larger than one time of the width of the second mask, preferably 1.2 times or more, and more preferably 1.5 times or more. By doing so, a large facet structure growing between the first masks can be formed more stably, and as a result, a more significant dislocation reduction effect can be obtained.
The first mask and the second mask need not all have the same mask width. For example, by using a plurality of types of widths of the second mask, multiplexing of the facet structure can be further promoted, and the dislocation reduction effect can be further enhanced.
[0036]
Here, the stripe direction of the first mask may be a [11-20] direction, a [1-100] direction, or a direction having a deviation angle within 30 degrees from these directions with respect to the crystal structure of the group III nitride semiconductor. It can be. By doing so, a facet structure exhibiting an excellent dislocation reduction effect is stably formed.
[0037]
The distance between the adjacent first masks is, for example, 20 μm or more, and preferably 30 μm or more. By doing so, a facet structure having a bottom width of 20 μm or more or 30 μm or more is formed, and a large-area low dislocation density region can be obtained.
[0038]
When the self-standing substrate of the present invention is used, an element structure having excellent crystal quality can be formed thereon. When a light emitting element is formed by forming an element structure including an active layer, an element having excellent light emitting characteristics can be obtained.
[0039]
In the method for manufacturing a self-supporting substrate of the present invention, the base material includes a heterogeneous material substrate made of a material different from the group III nitride semiconductor, and after the step of forming a group III nitride semiconductor layer, The configuration may be such that the step of removing is further performed. According to this configuration, a self-standing substrate made of a group III nitride semiconductor can be suitably formed.
[0040]
In the present invention, a substrate serving as a base for forming a facet structure can employ various forms. Examples of the substrate include sapphire, SiC, Si, GaAs, GaP, LGO, NGO, and ZrB. Two , ZnO, MgAl Two O Three And the like, a group III nitride semiconductor substrate, and a substrate having a group III nitride semiconductor layer formed thereon. The surface shape of the underlayer is not particularly limited, and may be a flat surface or an uneven surface. Further, a groove may be formed in the base material, and a facet structure may be formed thereon. For example, it is also effective to use a combination of techniques such as PENDEO and LEPS to obtain a synergistic effect of the dislocation reduction effect of the facet structure and the dislocation reduction effect of PENDEO and the like.
[0041]
Next, a method for evaluating a self-standing substrate will be described.
[0042]
The simplest method of measuring the distribution of dislocation density on the surface of a free-standing substrate is to selectively etch the parts where dislocations protrude from the surface with a chemical solution, and measure the density of the formed pits (called etch pits) with an optical microscope. Alternatively, counting is performed using a scanning electron microscope. Thereby, the dislocation density and the distribution can be easily measured. In addition, it is possible to easily distinguish between mixed dislocations and edge dislocations based on the size and shape of the etch pit. The type of these dislocations can also be determined by TEM observation.
[0043]
In addition to the evaluation of the crystallinity, the half-width of the X-ray rocking curve by the two-crystal method can be used in addition to the observation of the etch pit. This half-value width is effective as a method for evaluating crystallinity because it is reduced by improving crystallinity, particularly, by reducing dislocations.
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0044]
FIG. 1 is a process sectional view showing an example of a method for manufacturing a free-standing substrate according to the present invention. Here, an example of a manufacturing process of a GaN film on a (1000) plane sapphire substrate crystal will be described as an example. First, a
Next, silicon oxide (SiO 2) is formed on the crystal film by a CVD (chemical vapor deposition) method. Two ) And an insulating film made of silicon nitride. This insulating film is made of silicon oxide (SiO Two ) And a silicon nitride film. Further, a high melting point metal such as titanium or tungsten can be used. Next, an opening is formed in the insulating film or the refractory metal film by a lithography technique and a wet etching technique. As an example, the mask material is SiO Two Six masks B having a width of 5 μm were provided between the masks A having a width of 9 μm in the form of stripes, and a mask pattern having a period of 60 μm and having an opening having a width of 3 μm was formed between the masks. The stripe direction was the <11-20> direction of the
[0045]
Next, the substrate crystal on which the mask pattern has been formed is set in a reaction tube of a HVPE growth apparatus, and GaN is grown. The growth of GaN starts from the surface of the
[0046]
In the present embodiment, the period of the mask A is 60 μm, and the facets formed between the masks A have a giant facet structure that is finally formed. After the formation of the giant facet structure, further growth was performed by the HVPE method, and finally a flattened GaN crystal film having a thickness of 200 μm was produced. FIG. 7 shows the result of measuring the distribution of the dislocation density on the surface of the crystal film. A dislocation distribution with a period of 60 μm was observed, and 1.5 × 10 Five cm -2 That is a low value. Dislocation reduction can be realized in a wide area as compared with the conventional methods such as ELO and PENDEO. This is extremely convenient when fabricating an element structure such as a laser diode.
[0047]
By forming a crystal plane such as (1-101) in addition to the plane (0001) plane parallel to the substrate as in this embodiment mode, impurities such as silicon (Si) can be incorporated in a plane. Depends on Specifically, (1-100) is easier to take in impurities such as Si, and accordingly, when a facet structure is formed, the carrier concentration in this region increases and the resistance value decreases. Therefore, when the element structure is formed above the region where the facet is formed, the generation of heat is suppressed by low electric resistance, and the performance of the element can be improved.
[0048]
FIG. 6 is a diagram showing another embodiment. Here, a PENDEO type substrate is used. This substrate is obtained, for example, by etching the opening in FIG. 1 to the sapphire substrate. For this etching, for example, reactive etching using chlorine gas can be used. When GaN is grown using, for example, the HVPE method using this substrate, growth starts in the lateral direction only from the side wall of the GaN layer remaining on the pillar, and gradually merges with the adjacent growth layer, and at the same time, a facet structure is formed on the top. Is formed. As the growth continues, the facets coalesce and the larger facet structure gradually grows, eventually becoming a facet structure defined by the cycle of the widest mask, and dislocations similar to those shown in the first embodiment. A reduction effect is obtained. Further, in this case, since the initial growth is started only from the lateral growth, the influence of threading dislocations is reduced, and the dislocations can be further reduced.
[0049]
As a growth method in the above embodiment, it is preferable to use a method having a high growth rate such as the HVPE method. This is because in order to obtain a flat film by embedding the final facet structure, it is necessary to grow the film to a thickness of 100 μm to 1 mm. As a raw material of the HVPE method, a simple substance of a group III element B, Al, Ga, or In metal, a halide compound thereof, or an organic metal compound is used. When a group III metal alone is used, hydrogen chloride (HCl), hydrogen bromide (HBr), and hydrogen iodide (HI) are used to generate a halide compound of a group III element in a reaction tube. Further, ammonia, hydrazine-based raw materials, organic amines and the like are used as the nitrogen raw material. It is desirable to dope impurities to control conductivity. For example, as the n-type impurity, at least one element of C, Si, Ge, Sn, S, Se, and Te is used. Further, as the p-type impurity, at least one or more elements among C, Si, Ge, Sn, Be, Mg, Ca, Zn, and Cd are used. As these impurity raw materials, elemental elements, hydrides, halides such as chlorides, and organic metals can be used.
[0050]
In the above embodiment, the back surface of the
[0051]
According to the method for manufacturing a group III nitride crystal film described in this embodiment, a gallium nitride substrate having a low dislocation density can be manufactured. Using this gallium nitride substrate, LEDs (Light Emitting Diodes), LDs (Laser Diodes), FETs (Field Effect Transistors), etc. can be fabricated, compared to those fabricated on conventional sapphire and SiC substrates. Thus, higher performance functions can be obtained.
[0052]
In the above embodiment, the shape of the mask can be variously changed. For example, in addition to the stripe pattern used in the present embodiment, a triangle, a quadrangle, various polygons, a circle, an ellipse, and the like can obtain similar results with respect to a reduction in dislocation density. However, for manufacturing a laser using a stripe-type active layer as in this embodiment, a crystal film in which a region having a low dislocation density exists in a stripe shape is more preferable.
[0053]
It is desirable that the width of the low dislocation density region is sufficiently large with respect to the laser stripe width. When the conventional PENDEO or ELO technology is used, the width of the low dislocation density region is about several μm, and the width of the low dislocation region cannot be sufficiently obtained with respect to the laser stripe width of about 2 μm. For this reason, the high dislocation regions existing on both sides of the low dislocation region may affect the laser structure and deteriorate device characteristics.
[0054]
【Example】
Example 1
In this example, a GaN crystal was grown on a sapphire substrate to obtain a group III nitride free-standing substrate.
[0055]
FIG. 1 is a schematic cross-sectional view showing a process of forming a GaN film on a (1000) plane sapphire substrate crystal. As the
[0056]
Details of the manufacturing process are as follows.
[0057]
First, the growth surface of the
[0058]
Next, the
Thereafter, the growth is continued by increasing the flow rate of HCl supplied to the Ga source to 50 cc / min, and growing until the
[0059]
The following evaluation was performed on the group III nitride free-standing substrate obtained as described above.
[0060]
The surface of the formed
[0061]
Further, it was found that the tilt angle of the C-axis obtained from the (0002) reflection X-ray rocking curve measurement of the growth surface was as small as 80 seconds. Without using the technique of the present invention, the normal ELO pattern (
[0062]
Example 2
In this example, a GaN substrate was used as a base substrate for crystal growth, and a group III nitride semiconductor layer was grown thereon to obtain a group III nitride free-standing substrate. The surface dislocation density of the GaN substrate used was 1 × 10 7 / Cm Two It was about. Hereinafter, description will be made with reference to FIG.
[0063]
First, the surface of the
[0064]
Next, the
[0065]
The
[0066]
The following evaluation was performed on the group III nitride free-standing substrate obtained as described above.
[0067]
The surface of the formed
[0068]
In the present embodiment, the direction of the opening is inclined by 5 degrees from the <11-00> direction. However, if the opening can be combined after the facet structure having the third triangular cross section is formed, the direction is limited to the above-described stripe direction. Instead, the same effect can be obtained even if the lens is inclined at an arbitrary angle.
[0069]
Example 3
In this embodiment, a
[0070]
First, the
Next, the
[0071]
As described above, a group III nitride free-standing substrate was obtained. The obtained substrate had good crystal quality with few dislocations.
[0072]
Example 4
In this example, a GaN substrate was used as a base substrate for crystal growth, and a group III nitride semiconductor layer was grown thereon to obtain a group III nitride free-standing substrate. The surface dislocation density of the GaN substrate used was 1 × 10 7 / Cm Two It was about. Hereinafter, description will be made with reference to FIG.
[0073]
First, the surface of the
[0074]
Next, the
[0075]
The surface of the formed
[0076]
Example 5
In this example, a GaN crystal was grown on a sapphire substrate to obtain a group III nitride free-standing substrate. Hereinafter, description will be made with reference to FIG.
[0077]
In this embodiment, a (1000) plane sapphire substrate whose c-axis is inclined by 0.15 degrees is used as the substrate. In forming the GaN film, trimethyl gallium (TMGa) is used as a group III material, and ammonia gas (NH) is used as a group V material. Three ) Was utilized. In addition, SiO Two For the formation of the
[0078]
Hereinafter, the details of the steps will be described. First, the growth surface of the
[0079]
Next,
[0080]
Next, the
[0081]
By continuing the growth, as shown in FIG. 5C, the
[0082]
By continuing the growth, the adjacent third facet structure is united to form a
[0083]
The surface of the formed
[0084]
Example 6
In this example, a GaN crystal was grown on a sapphire substrate to obtain a group III nitride free-standing substrate. Hereinafter, description will be made with reference to FIG.
[0085]
Details of the manufacturing process are as follows. As the substrate, a (1000)
[0086]
Next, the substrate that has been subjected to the above processing is set in a reaction tube of an HVPE growth apparatus. H at a flow rate of 2000 cc / min Two And N of 1000cc / min Two The temperature of the
[0087]
The surface of the formed
[0088]
After the
[0089]
Example 7
In this example, a GaN crystal was grown on a sapphire substrate to obtain a group III nitride free-standing substrate. Hereinafter, description will be made with reference to FIG.
[0090]
A (1000)
[0091]
Here, the width of the
[0092]
Next, Cl Two The surface of the
[0093]
Next, the resist
[0094]
After forming the
[0095]
Next, it is set in the reaction tube of the HVPE growth apparatus used in the above embodiment. H for carrier gas Two And N Two The
[0096]
When the growth is further continued, a
[0097]
It is assumed that the surface of the formed
[0098]
In the present embodiment, dry etching is used to form the grooves in the
[0099]
Example 8
In this example, a semiconductor laser structure was manufactured using the group III nitride free-standing substrate manufactured in Example 1. Hereinafter, description will be made with reference to FIG.
[0100]
For the fabrication of the laser structure, metal organic chemical vapor deposition (MO-VPE) using an organic metal as a group III raw material was used. The group III nitride free-standing substrate produced in Example 1 was set in an MO-CVD apparatus. H Two Gas and NH Three The temperature was raised to 1050 ° C. while supplying gas. After the temperature was stabilized, an n-
A 0.1 μm-thick p-type GaN
0.4 μm thick p-type Al with Mg added 0.1 Ga 0.9
A 0.5 μm-thick p-type
Were sequentially formed to form a laser element structure (FIG. 9A).
[0101]
After fabrication of the laser structure, the NH Three Cooling to a temperature of 500 ° C. while supplying gas, Two It cooled to room temperature while supplying gas.
[0102]
After cooling, the substrate on which the laser structure was formed was taken out of the apparatus, and a 0.5 μm thick SiO Two A film 98 was formed. Further, an
[0103]
Next, the
[0104]
The semiconductor laser manufactured as described above is oscillated at room temperature (25 ° C.). The threshold was measured. The threshold current of the obtained laser was 20 mA (current density: ~ 3.5 KA / cm Two ) Good values before and after. The laser life exceeded 5000 hours at 60 ° C. and 30 mW output, and was confirmed to be a practical level as a light source for pickup of an optical disk.
[0105]
It is considered that the reason why excellent light emitting performance was obtained in the present example is that dislocations introduced into the laser element structure including the active layer were significantly reduced. In particular, the fact that the edge dislocation has been reduced is also considered to be one of the causes of the improvement of the characteristics. As described above, the edge dislocation is a cause of generation of a small-angle grain boundary in a crystal, and light scattering is likely to occur at the small-angle grain boundary. In this embodiment, it is considered that the laser characteristics are significantly improved because such edge dislocations are significantly reduced in the active layer.
[0106]
Example 9
In this example, a GaN substrate was used as a base substrate for crystal growth, and a group III nitride semiconductor layer was grown thereon using various mask patterns to obtain a group III nitride free-standing substrate. The surface dislocation density of the GaN substrate used was 1 × 10 7 / Cm Two It was about.
[0107]
FIG. 10 is a schematic diagram of the mask pattern used in this embodiment. All masks are SiO Two A film having a thickness of 0.5 μm was formed.
[0108]
In FIG. Two The width of the
[0109]
In the mask pattern of FIG. Two SiO between the films 110 Two A
[0110]
In the mask pattern of FIG. Two SiO between the films 110 Two A film 113 is formed. SiO in horizontal plane of substrate Two The shape of the film 113 is a triangle and a rhombus.
[0111]
In the mask pattern of FIG. Two SiO between the films 110 Two A
[0112]
In the mask pattern of FIG. Two SiO between the films 110 Two A film 115 is formed. SiO in horizontal plane of substrate Two The film 115 is a parallelogram having a width of 5 μm and a length of 20 μm.
[0113]
In the mask pattern of FIG. Two SiO between the films 110 Two A
[0114]
In the mask pattern of FIG. Two SiO between the films 110 Two A
[0115]
Next, a GaN film was epitaxially grown by the HVPE method or the MOVPE method using the substrate on which the mask patterns having the shapes shown in FIGS.
[0116]
In the growth process, a GaN film is grown from the
[0117]
Defects on the surface of the GaN film formed using each of the above mask patterns were measured. In each case, the etch pit density was 2 × 10 in the area where the huge facet structure was formed. Five / Cm Two Was reduced to
[0118]
The present invention has been described based on the embodiments. Each of the free-standing substrates obtained in Examples 1 to 8 has a large facet structure including a plurality of small facet structures. The facet structure has a triangular or trapezoidal cross section with a base of 20 μm or more, and dislocations propagating from the base to the top in the formed group III nitride semiconductor layer are substantially horizontal to the base. In multiple directions.
The self-standing substrates obtained in Examples 1 to 8 were all observed by observation of etch pits.
(i) Surface average dislocation density is 10 -6 cm -2 The low dislocation density region below is periodically formed in one direction in the horizontal plane of the substrate
(ii) The width of the low dislocation density region is 20 μm or more
(iii) It was confirmed that 50% or more of the dislocations contained in the low dislocation density region consisted of mixed dislocations.
[0119]
Further, when the tilt angle in the low dislocation density region was measured by the method described in Example 1, it was confirmed that each was less than 1 degree.
[0120]
As described above, the present invention has been described based on the embodiments. However, the present invention is not limited to these, and various configurations can be changed.
[0121]
For example, in the above embodiment, a 0.5 μm thick SiO Two A film was used, but SiO Two Any thickness may be used as long as a facet structure can be formed without depositing GaN on the film by epitaxial growth. As for the mask material, SiO Two SiN (x) film other than film, Al Two O Three A film or the like can be used. Also, the mask opening width and the stripe direction can be changed as appropriate.
[0122]
Further, as the base substrate, it is also possible to use a substrate other than those described in the above embodiment.
[0123]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a group III nitride free-standing substrate in which dislocations are significantly reduced. The low dislocation density region formed on the self-standing substrate has a large area, and the element structure can be suitably formed thereon.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating an example of a method for manufacturing a free-standing substrate according to the present invention.
FIG. 2 is a process sectional view illustrating an example of a method for manufacturing a free-standing substrate according to the present invention.
FIG. 3 is a process sectional view illustrating an example of a method for manufacturing a free-standing substrate according to the present invention.
FIG. 4 is a process sectional view illustrating an example of a method for manufacturing a free-standing substrate according to the present invention.
FIG. 5 is a process sectional view illustrating an example of a method for manufacturing a free-standing substrate according to the present invention.
FIG. 6 is a process sectional view illustrating an example of the method for manufacturing a free-standing substrate according to the present invention.
FIG. 7 is a process sectional view illustrating an example of the method for manufacturing a free-standing substrate according to the present invention.
FIG. 8 is a diagram showing a measurement result of an etch pit density in Example 1.
FIG. 9 is a process sectional view of the method for manufacturing the semiconductor laser shown in the example.
FIG. 10 is a diagram illustrating an example of a mask pattern used in the example.
FIG. 11 is a diagram showing a facet multiplex structure observed by an electron microscope.
FIG. 12 is a schematic view showing a state of dislocation bending due to a facet structure.
FIG. 13 is a view showing a process of crystal growth by FIELD.
[Explanation of symbols]
11 Sapphire substrate
12 GaN film
13 SiO Two film
14 Opening
15 GaN film
21 GaN substrate
22 SiO Two film
23 opening
24 GaN film
31 SiC substrate
32 GaN film
33 SiO Two film
34 opening
35 GaN film
41 GaN substrate
42 SiO Two film
43 opening
44 GaN film
51 Sapphire substrate
52 GaN film
53 SiO Two film
54 opening
55 GaN film
56 flat surface
61 Sapphire substrate
62 GaN film
63 SiO Two film
64 opening
65 grooves
66 GaN film
71 Sapphire substrate
72 resist film
72 grooves
73 opening
74 grooves
75 GaN film
91 GaN layer
92 cladding layer
93 n-type GaN optical guide layer
94 Multiple Quantum Well Structure Active Layer
95 p-type GaN optical guide layer
96 cladding layer
97 Contact Layer
98 SiO Two film
99 opening
100 p-type electrode
101 n-type electrode
110 SiO Two film
111 opening
112 SiO Two film
113 SiO Two film
114 SiO Two film
115 SiO Two film
116 SiO Two film
117 SiO Two film
201 Sapphire substrate
202 Base crystal film
203 growth area
204 mask
205 facet surface
1000 sapphire substrate
1002 GaN film
1003 mask
1004 GaN layer
1006 dislocation
1007 Small facet structure
1008 giant facet structure
Claims (27)
前記ファセット構造がストライプ形状を有することを特徴とする自立基板。The self-standing substrate according to claim 1,
A free-standing substrate, wherein the facet structure has a stripe shape.
前記ファセット構造のストライプ幅が20μm以上であることを特徴とする自立基板。The self-standing substrate according to claim 1 or 2,
A free-standing substrate, characterized in that the facet structure has a stripe width of 20 μm or more.
前記ファセット構造は、そのファセット構造よりも小さい複数の小ファセット構造を内包することを特徴とする自立基板。The self-standing substrate according to any one of claims 1 to 3,
The self-standing substrate according to claim 1, wherein the facet structure includes a plurality of small facet structures smaller than the facet structure.
前記ファセット構造は、底辺が20μm以上の三角形または台形の断面形状を有することを特徴とする自立基板。The self-standing substrate according to any one of claims 1 to 4,
The self-standing substrate according to claim 1, wherein the facet structure has a triangular or trapezoidal cross section having a base of 20 μm or more.
複数の前記ファセット構造が、前記ストライプ方向と垂直な方向に周期的に形成されていることを特徴とする自立基板。The self-standing substrate according to any one of claims 1 to 5,
A self-supporting substrate, wherein the plurality of facet structures are periodically formed in a direction perpendicular to the stripe direction.
表面平均転位密度が10-6cm-2未満の低転位密度領域が基板水平面内の一方向に周期的に形成されており、
前記低転位密度領域の幅が20μm以上であり、前記低転位密度領域のチルト角が1度以下であることを特徴とする自立基板。A free-standing substrate including a group III nitride semiconductor layer,
A low dislocation density region having a surface average dislocation density of less than 10 −6 cm −2 is periodically formed in one direction in a horizontal plane of the substrate,
A free-standing substrate, wherein the width of the low dislocation density region is 20 μm or more, and the tilt angle of the low dislocation density region is 1 degree or less.
前記低転位密度領域に含まれる転位の50%以上が混合転位からなることを特徴とする自立基板。The self-standing substrate according to claim 8,
A free-standing substrate, wherein 50% or more of the dislocations contained in the low dislocation density region are composed of mixed dislocations.
前記マスクパターンは、ストライプ状に延在する複数の第1マスクと、隣接する前記第1マスク間に位置し、前記第1マスクよりも幅の狭い第2マスクと、を含むことを特徴とする自立基板。A substrate, provided on the surface of the substrate, a mask pattern having a predetermined opening, and a group III nitride semiconductor layer grown from the opening and formed to cover the mask pattern. ,
The mask pattern includes a plurality of first masks extending in a stripe shape and a second mask located between the adjacent first masks and having a width smaller than the first mask. Freestanding substrate.
前記第1マスクおよび前記第2マスクは、いずれも略同一方向に延在するストライプ形状を有し、前記第2マスクは前記第1マスクの周期よりも小さい周期で形成されていることを特徴とする自立基板。The self-standing substrate according to claim 10,
Each of the first mask and the second mask has a stripe shape extending in substantially the same direction, and the second mask is formed with a period smaller than the period of the first mask. Freestanding substrate.
前記第1マスクのストライプ方向が、前記III族窒化物半導体の結晶構造を基準として[11−20]方向、[1−100]方向またはこれらの方向から30度以内のずれ角をなす方向であることを特徴とする自立基板。The self-standing substrate according to claim 10,
The stripe direction of the first mask is a [11-20] direction, a [1-100] direction, or a direction forming a deviation angle within 30 degrees from these directions with respect to the crystal structure of the group III nitride semiconductor. A free-standing substrate, characterized in that:
前記ファセット構造は、そのファセット構造よりも小さい複数の小ファセット構造を内包することを特徴とする自立基板。The self-standing substrate according to claim 14,
The self-standing substrate according to claim 1, wherein the facet structure includes a plurality of small facet structures smaller than the facet structure.
前記素子構造が、少なくとも活性層を含むレーザ構造であることを特徴とする半導体素子。The semiconductor device according to claim 16,
A semiconductor device, wherein the device structure is a laser structure including at least an active layer.
前記III族窒化物半導体をさらに成長させ、前記小ファセット構造を内包するストライプ形状のファセット構造を形成する工程と、
を含むことを特徴とするIII族窒化物半導体層の成長方法。Growing a group III nitride semiconductor on the base material, forming a small facet structure with the facet surface located obliquely to the horizontal surface of the base material,
Further growing the group III nitride semiconductor, forming a stripe-shaped facet structure including the small facet structure,
A method for growing a group III nitride semiconductor layer, comprising:
前記ストライプ形状のファセット構造のストライプ幅が20μm以上であることを特徴とするIII族窒化物半導体層の成長方法。The growth method according to claim 18,
The method of growing a group III nitride semiconductor layer, wherein the stripe width of the stripe-shaped facet structure is 20 μm or more.
前記ストライプ形状のファセット構造は、底辺が20μm以上の三角形または台形の断面形状を有することを特徴とするIII族窒化物半導体層の成長方法。The growth method according to claim 18 or 19,
The method of growing a group III nitride semiconductor layer, wherein the stripe-shaped facet structure has a triangular or trapezoidal cross section having a base of 20 μm or more.
該マスクパターンの開口部を成長領域として、基材水平面に対して鋭角をなすファセット面を形成させながら前記基材上にIII族窒化物半導体をエピタキシャル成長させる工程と、
を含むことを特徴とするIII族窒化物半導体層の成長方法。Forming a mask pattern including a plurality of first masks extending in a stripe pattern on the surface of the base material and a second mask located between the adjacent first masks and having a width smaller than the first mask; When,
A step of epitaxially growing a group III nitride semiconductor on the substrate while forming a facet surface forming an acute angle with respect to the substrate horizontal plane, with the opening of the mask pattern as a growth region;
A method for growing a group III nitride semiconductor layer, comprising:
前記第1マスクおよび前記第2マスクはいずれもストライプ形状を有し、前記第2マスクを、前記第1マスクの周期よりも小さい周期で形成することを特徴とするIII族窒化物半導体層の成長方法。The growth method according to claim 22,
The first mask and the second mask each have a stripe shape, and the second mask is formed with a period smaller than the period of the first mask. Method.
前記第1マスクのストライプ方向が、前記III族窒化物半導体の結晶構造を基準として[11−20]方向、[1−100]方向またはこれらの方向から30度以内のずれ角をなす方向であることを特徴とするIII族窒化物半導体層の成長方法。The growth method according to claim 22 or 23,
The stripe direction of the first mask is a [11-20] direction, a [1-100] direction, or a direction forming a deviation angle within 30 degrees from these directions with respect to the crystal structure of the group III nitride semiconductor. A method for growing a group III nitride semiconductor layer, comprising:
III族窒化物半導体層を形成する前記工程を、請求項18乃至24いずれかに記載の成長方法により行うことを特徴とする自立基板の製造方法。A method for manufacturing a free-standing substrate including a step of forming a group III nitride semiconductor layer on a base material,
25. A method for manufacturing a free-standing substrate, wherein the step of forming a group III nitride semiconductor layer is performed by the growth method according to claim 18.
前記基材は前記III族窒化物半導体と異なる材料からなる異種材料基板を含み、
III族窒化物半導体層を形成する前記工程の後、前記異種材料基板を除去する工程をさらに実施することを特徴とする自立基板の製造方法。The manufacturing method according to claim 25,
The base material includes a heterogeneous material substrate made of a material different from the group III nitride semiconductor,
A method for manufacturing a free-standing substrate, further comprising, after the step of forming a group III nitride semiconductor layer, a step of removing the heterogeneous material substrate.
前記III族窒化物半導体層上に、さらにIII族窒化物半導体からなる層を積層して素子構造を形成する工程と、
を含むことを特徴とする半導体素子の製造方法。Forming a group III nitride semiconductor layer on a substrate by the growth method according to any one of claims 18 to 24;
Forming a device structure by further laminating a layer made of a group III nitride semiconductor on the group III nitride semiconductor layer;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002360030A JP4178936B2 (en) | 2002-12-11 | 2002-12-11 | Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002360030A JP4178936B2 (en) | 2002-12-11 | 2002-12-11 | Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193371A true JP2004193371A (en) | 2004-07-08 |
JP4178936B2 JP4178936B2 (en) | 2008-11-12 |
Family
ID=32759223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002360030A Expired - Fee Related JP4178936B2 (en) | 2002-12-11 | 2002-12-11 | Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4178936B2 (en) |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006315895A (en) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Method for forming group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate |
JP2006316308A (en) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Method of forming group iii nitride semiconductor layer, method of manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate |
JP2006352079A (en) * | 2005-03-22 | 2006-12-28 | Sumitomo Chemical Co Ltd | Self-supporting substrate, manufacturing method thereof and semiconductor light-emitting element |
JP2007099567A (en) * | 2005-10-05 | 2007-04-19 | Furukawa Co Ltd | Method for forming group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate |
JP2007191321A (en) * | 2006-01-17 | 2007-08-02 | Sumitomo Electric Ind Ltd | Method for producing nitride substrate, nitride substrate, and nitride-based semiconductor device |
JP2007300120A (en) * | 2006-04-27 | 2007-11-15 | Samsung Electro Mech Co Ltd | Method of forming nitride film and nitride structure |
JP2008078578A (en) * | 2006-09-25 | 2008-04-03 | Toshiba Corp | Semiconductor device, compound semiconductor substrate, and method for manufacturing the same |
CN100438109C (en) * | 2005-05-16 | 2008-11-26 | 索尼株式会社 | Light-emitting diode, integrated light-emitting diode and method for their production, method for growing, light source cell unit, backlight device, display and electronic device |
EP2116636A2 (en) | 2008-04-25 | 2009-11-11 | Sumitomo Electric Industries, Ltd. | Freestanding III-nitride single-crystal substrate and method of manufacturing semiconductor device utilizing the substrate |
US7651927B2 (en) * | 2006-01-20 | 2010-01-26 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
JP4518209B1 (en) * | 2009-09-07 | 2010-08-04 | 住友電気工業株式会社 | Group III nitride crystal substrate, group III nitride crystal substrate with epi layer, and semiconductor device and method for manufacturing the same |
JP2010275141A (en) * | 2009-05-28 | 2010-12-09 | Hitachi Cable Ltd | Cubic crystal-type nitride semiconductor wafer, method for manufacturing the same and method for manufacturing free-standing substrate of cubic crystal-type nitride semiconductor |
US7854804B2 (en) | 2005-06-23 | 2010-12-21 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
JP2011035218A (en) * | 2009-08-04 | 2011-02-17 | Taiyo Nippon Sanso Corp | Method of detecting reaction product |
WO2011033570A1 (en) * | 2009-09-17 | 2011-03-24 | 株式会社 東芝 | Semiconductor light emitting element |
WO2011074361A1 (en) * | 2009-12-18 | 2011-06-23 | 住友電気工業株式会社 | Group iii nitride crystal substrate, group iii nitride crystal substrate having epitaxial layer, and semiconductor device and method for producing the same |
US8097528B2 (en) | 2006-01-17 | 2012-01-17 | Sumitomo Electric Industries, Ltd. | Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device |
JP2012017257A (en) * | 2011-09-26 | 2012-01-26 | Sumitomo Electric Ind Ltd | Group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, semiconductor device, and method for manufacturing the same |
JP2013209273A (en) * | 2012-03-30 | 2013-10-10 | Mitsubishi Chemicals Corp | Periodic table group 13 metal nitride semiconductor crystal |
US8771552B2 (en) | 2005-06-23 | 2014-07-08 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
CN104659089A (en) * | 2015-03-12 | 2015-05-27 | 苏州能屋电子科技有限公司 | Lateral epitaxial technique based longitudinal structure AlGaN/GaN HEMT device and manufacture method thereof |
JP2016150871A (en) * | 2015-02-17 | 2016-08-22 | 国立大学法人大阪大学 | Manufacturing method of group iii nitride crystal, group iii nitride crystal and semiconductor device |
US9708735B2 (en) | 2005-06-23 | 2017-07-18 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
KR20170121176A (en) * | 2015-02-23 | 2017-11-01 | 미쯔비시 케미컬 주식회사 | C-PLANE GaN SUBSTRATE |
WO2018030311A1 (en) * | 2016-08-08 | 2018-02-15 | 三菱ケミカル株式会社 | CONDUCTIVE C-PLANE GaN SUBSTRATE |
WO2018030312A1 (en) * | 2016-08-08 | 2018-02-15 | 三菱ケミカル株式会社 | METHOD FOR GROWING GaN CRYSTAL AND C-PLANE GaN SUBSTRATE |
JP2018030764A (en) * | 2016-08-25 | 2018-03-01 | 国立大学法人山口大学 | Method for manufacturing semiconductor substrate |
JP2018030763A (en) * | 2016-08-25 | 2018-03-01 | 国立大学法人山口大学 | Base substrate |
WO2020085111A1 (en) * | 2018-10-26 | 2020-04-30 | 株式会社サイオクス | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate, and laminate structure |
JP2020132482A (en) * | 2019-02-21 | 2020-08-31 | 国立大学法人山口大学 | Manufacturing method of semiconductor substrate, and ground substrate used therefor |
JP2020200235A (en) * | 2020-09-03 | 2020-12-17 | 三菱ケミカル株式会社 | C PLANE GaN SUBSTRATE |
CN113614293A (en) * | 2019-03-28 | 2021-11-05 | 日本碍子株式会社 | Base substrate |
CN114975700A (en) * | 2022-08-01 | 2022-08-30 | 北京大学 | Preparation and lossless interface separation method of nitride LED |
-
2002
- 2002-12-11 JP JP2002360030A patent/JP4178936B2/en not_active Expired - Fee Related
Cited By (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352079A (en) * | 2005-03-22 | 2006-12-28 | Sumitomo Chemical Co Ltd | Self-supporting substrate, manufacturing method thereof and semiconductor light-emitting element |
JP2006316308A (en) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Method of forming group iii nitride semiconductor layer, method of manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate |
JP4734022B2 (en) * | 2005-05-11 | 2011-07-27 | 古河機械金属株式会社 | Group III nitride semiconductor layer forming method and group III nitride semiconductor substrate manufacturing method |
JP2006315895A (en) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Method for forming group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate |
CN100438109C (en) * | 2005-05-16 | 2008-11-26 | 索尼株式会社 | Light-emitting diode, integrated light-emitting diode and method for their production, method for growing, light source cell unit, backlight device, display and electronic device |
US7854804B2 (en) | 2005-06-23 | 2010-12-21 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
US9499925B2 (en) | 2005-06-23 | 2016-11-22 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
US9570540B2 (en) | 2005-06-23 | 2017-02-14 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
US9708735B2 (en) | 2005-06-23 | 2017-07-18 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
US10078059B2 (en) | 2005-06-23 | 2018-09-18 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
US8828140B2 (en) | 2005-06-23 | 2014-09-09 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
US8771552B2 (en) | 2005-06-23 | 2014-07-08 | Sumitomo Electric Industries, Ltd. | Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same |
US8192543B2 (en) | 2005-06-23 | 2012-06-05 | Sumitomo Electric Industries, Ltd. | Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same |
JP2007099567A (en) * | 2005-10-05 | 2007-04-19 | Furukawa Co Ltd | Method for forming group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate |
JP2007191321A (en) * | 2006-01-17 | 2007-08-02 | Sumitomo Electric Ind Ltd | Method for producing nitride substrate, nitride substrate, and nitride-based semiconductor device |
US8097528B2 (en) | 2006-01-17 | 2012-01-17 | Sumitomo Electric Industries, Ltd. | Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device |
US7651927B2 (en) * | 2006-01-20 | 2010-01-26 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
US7943492B2 (en) | 2006-04-27 | 2011-05-17 | Samsung Led Co., Ltd. | Method of forming nitride film and nitride structure |
JP4699420B2 (en) * | 2006-04-27 | 2011-06-08 | サムソン エルイーディー カンパニーリミテッド. | Method for manufacturing nitride film |
JP2007300120A (en) * | 2006-04-27 | 2007-11-15 | Samsung Electro Mech Co Ltd | Method of forming nitride film and nitride structure |
JP2008078578A (en) * | 2006-09-25 | 2008-04-03 | Toshiba Corp | Semiconductor device, compound semiconductor substrate, and method for manufacturing the same |
EP2116636A2 (en) | 2008-04-25 | 2009-11-11 | Sumitomo Electric Industries, Ltd. | Freestanding III-nitride single-crystal substrate and method of manufacturing semiconductor device utilizing the substrate |
JP2010275141A (en) * | 2009-05-28 | 2010-12-09 | Hitachi Cable Ltd | Cubic crystal-type nitride semiconductor wafer, method for manufacturing the same and method for manufacturing free-standing substrate of cubic crystal-type nitride semiconductor |
JP2011035218A (en) * | 2009-08-04 | 2011-02-17 | Taiyo Nippon Sanso Corp | Method of detecting reaction product |
JP2011073958A (en) * | 2009-09-07 | 2011-04-14 | Sumitomo Electric Ind Ltd | Group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, semiconductor device and producing method of the same |
CN102484181A (en) * | 2009-09-07 | 2012-05-30 | 住友电气工业株式会社 | Group-III nitride crystal substrate, group-III nitride crystal substrate with epitaxial layer, semiconductor device, and method for manufacturing same |
WO2011027580A1 (en) * | 2009-09-07 | 2011-03-10 | 住友電気工業株式会社 | Group-iii nitride crystal substrate, group-iii nitride crystal substrate with epitaxial layer, semiconductor device, and method for manufacturing same |
JP2012248850A (en) * | 2009-09-07 | 2012-12-13 | Sumitomo Electric Ind Ltd | Group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, and semiconductor device and method for manufacturing the same |
JP4518209B1 (en) * | 2009-09-07 | 2010-08-04 | 住友電気工業株式会社 | Group III nitride crystal substrate, group III nitride crystal substrate with epi layer, and semiconductor device and method for manufacturing the same |
JP2011073957A (en) * | 2009-09-07 | 2011-04-14 | Sumitomo Electric Ind Ltd | Group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, semiconductor device and producing method of the same |
JP4881492B2 (en) * | 2009-09-17 | 2012-02-22 | 株式会社東芝 | Semiconductor light emitting device |
WO2011033570A1 (en) * | 2009-09-17 | 2011-03-24 | 株式会社 東芝 | Semiconductor light emitting element |
CN102666945A (en) * | 2009-12-18 | 2012-09-12 | 住友电气工业株式会社 | Group iii nitride crystal substrate, group iii nitride crystal substrate having epitaxial layer, and semiconductor device and method for producing the same |
JP2011129752A (en) * | 2009-12-18 | 2011-06-30 | Sumitomo Electric Ind Ltd | Group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, semiconductor device, and method of manufacturing the same |
WO2011074361A1 (en) * | 2009-12-18 | 2011-06-23 | 住友電気工業株式会社 | Group iii nitride crystal substrate, group iii nitride crystal substrate having epitaxial layer, and semiconductor device and method for producing the same |
JP2012017257A (en) * | 2011-09-26 | 2012-01-26 | Sumitomo Electric Ind Ltd | Group iii nitride crystal substrate, group iii nitride crystal substrate with epitaxial layer, semiconductor device, and method for manufacturing the same |
JP2013209273A (en) * | 2012-03-30 | 2013-10-10 | Mitsubishi Chemicals Corp | Periodic table group 13 metal nitride semiconductor crystal |
JP2016150871A (en) * | 2015-02-17 | 2016-08-22 | 国立大学法人大阪大学 | Manufacturing method of group iii nitride crystal, group iii nitride crystal and semiconductor device |
JPWO2016136552A1 (en) * | 2015-02-23 | 2018-01-25 | 三菱ケミカル株式会社 | C-plane GaN substrate |
KR102523231B1 (en) | 2015-02-23 | 2023-04-18 | 미쯔비시 케미컬 주식회사 | C-PLANE GaN SUBSTRATE |
KR20170121176A (en) * | 2015-02-23 | 2017-11-01 | 미쯔비시 케미컬 주식회사 | C-PLANE GaN SUBSTRATE |
CN104659089A (en) * | 2015-03-12 | 2015-05-27 | 苏州能屋电子科技有限公司 | Lateral epitaxial technique based longitudinal structure AlGaN/GaN HEMT device and manufacture method thereof |
US10903072B2 (en) | 2016-08-08 | 2021-01-26 | Mitsubishi Chemical Corporation | Conductive C-plane GaN substrate |
JP7347555B2 (en) | 2016-08-08 | 2023-09-20 | 三菱ケミカル株式会社 | Conductive C-plane GaN substrate |
JP2022058801A (en) * | 2016-08-08 | 2022-04-12 | 三菱ケミカル株式会社 | CONDUCTIVE C PLANE GaN SUBSTRATE |
KR20190034593A (en) * | 2016-08-08 | 2019-04-02 | 미쯔비시 케미컬 주식회사 | Conductive C-plane GaN substrate |
JPWO2018030312A1 (en) * | 2016-08-08 | 2019-06-13 | 三菱ケミカル株式会社 | GaN crystal growth method and C-plane GaN substrate |
JPWO2018030311A1 (en) * | 2016-08-08 | 2019-06-20 | 三菱ケミカル株式会社 | Conductive C-plane GaN substrate |
US11810782B2 (en) | 2016-08-08 | 2023-11-07 | Mitsubishi Chemical Corporation | Conductive C-plane GaN substrate |
KR102426231B1 (en) | 2016-08-08 | 2022-07-29 | 미쯔비시 케미컬 주식회사 | Conductive C-plane GaN substrate |
US10720326B2 (en) | 2016-08-08 | 2020-07-21 | Mitsubishi Chemical Corporation | Method for growing GaN crystal and C-plane GaN substrate |
WO2018030311A1 (en) * | 2016-08-08 | 2018-02-15 | 三菱ケミカル株式会社 | CONDUCTIVE C-PLANE GaN SUBSTRATE |
US10796904B2 (en) | 2016-08-08 | 2020-10-06 | Mitsubishi Chemical Corporation | Conductive C-plane GaN substrate |
JP7156027B2 (en) | 2016-08-08 | 2022-10-19 | 三菱ケミカル株式会社 | Conductive C-plane GaN substrate |
WO2018030312A1 (en) * | 2016-08-08 | 2018-02-15 | 三菱ケミカル株式会社 | METHOD FOR GROWING GaN CRYSTAL AND C-PLANE GaN SUBSTRATE |
US11404268B2 (en) | 2016-08-08 | 2022-08-02 | Mitsubishi Chemical Corporation | Method for growing GaN crystal and c-plane GaN substrate |
JP2018030763A (en) * | 2016-08-25 | 2018-03-01 | 国立大学法人山口大学 | Base substrate |
JP2018030764A (en) * | 2016-08-25 | 2018-03-01 | 国立大学法人山口大学 | Method for manufacturing semiconductor substrate |
CN112930423A (en) * | 2018-10-26 | 2021-06-08 | 赛奥科思有限公司 | Method for manufacturing nitride semiconductor substrate, and stacked structure |
JP2020070229A (en) * | 2018-10-26 | 2020-05-07 | 株式会社サイオクス | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate and laminated structure |
WO2020085111A1 (en) * | 2018-10-26 | 2020-04-30 | 株式会社サイオクス | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate, and laminate structure |
CN112930423B (en) * | 2018-10-26 | 2024-02-02 | 住友化学株式会社 | Method for manufacturing nitride semiconductor substrate, and laminated structure |
JP2020132482A (en) * | 2019-02-21 | 2020-08-31 | 国立大学法人山口大学 | Manufacturing method of semiconductor substrate, and ground substrate used therefor |
JP7284983B2 (en) | 2019-02-21 | 2023-06-01 | 国立大学法人山口大学 | Semiconductor substrate manufacturing method and base substrate used therefor |
CN113614293A (en) * | 2019-03-28 | 2021-11-05 | 日本碍子株式会社 | Base substrate |
JP7074168B2 (en) | 2020-09-03 | 2022-05-24 | 三菱ケミカル株式会社 | C-plane GaN substrate |
JP2020200235A (en) * | 2020-09-03 | 2020-12-17 | 三菱ケミカル株式会社 | C PLANE GaN SUBSTRATE |
CN114975700A (en) * | 2022-08-01 | 2022-08-30 | 北京大学 | Preparation and lossless interface separation method of nitride LED |
WO2024026907A1 (en) * | 2022-08-01 | 2024-02-08 | 北京大学 | Method for nitride led preparation and non-destructive interfacial separation |
US12051766B1 (en) | 2022-08-01 | 2024-07-30 | Peking University | Method for preparing nitride light emitting diode (LED) and nondestructive interface separation |
Also Published As
Publication number | Publication date |
---|---|
JP4178936B2 (en) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4178936B2 (en) | Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof | |
JP5815144B2 (en) | Nitride semiconductor light emitting diode device | |
JP3819730B2 (en) | Nitride-based semiconductor device and method for forming nitride semiconductor | |
JP3594826B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
JP3987660B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
JP4032538B2 (en) | Semiconductor thin film and semiconductor device manufacturing method | |
JP3587081B2 (en) | Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device | |
JP4743214B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4644942B2 (en) | Crystal film, crystal substrate, and method of manufacturing semiconductor device | |
JP2002270516A (en) | Growing method of iii group nitride semiconductor, film thereof and semiconductor element using the same | |
JPH10312971A (en) | Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture | |
JP2010232464A (en) | Group iii nitride semiconductor light emitting element, method of manufacturing the same, and laser diode | |
JP3988245B2 (en) | Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method | |
JP3384782B2 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
JP2001284266A (en) | Method of manufacturing group iii nitride compound semiconductor and group iii nitride compound semiconductor element | |
JP3934320B2 (en) | GaN-based semiconductor device and manufacturing method thereof | |
WO2011007776A1 (en) | Group-iii nitride semiconductor element, epitaxial substrate, and method for fabricating a group-iii nitride semiconductor element | |
JP2007184504A (en) | Semiconductor member, and method of manufacturing same | |
JP4924563B2 (en) | Method for producing substrate product having macro step, method for producing epitaxial wafer, and method for producing nitride semiconductor light emitting device | |
JP4016062B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
JP2004158500A (en) | Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and method of manufacturing them | |
JP5080820B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
JP3987879B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP4158760B2 (en) | GaN-based semiconductor film and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |