JP4178936B2 - Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof - Google Patents

Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof Download PDF

Info

Publication number
JP4178936B2
JP4178936B2 JP2002360030A JP2002360030A JP4178936B2 JP 4178936 B2 JP4178936 B2 JP 4178936B2 JP 2002360030 A JP2002360030 A JP 2002360030A JP 2002360030 A JP2002360030 A JP 2002360030A JP 4178936 B2 JP4178936 B2 JP 4178936B2
Authority
JP
Japan
Prior art keywords
mask
substrate
self
facet
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002360030A
Other languages
Japanese (ja)
Other versions
JP2004193371A (en
Inventor
晴夫 砂川
彰 碓井
敦史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002360030A priority Critical patent/JP4178936B2/en
Publication of JP2004193371A publication Critical patent/JP2004193371A/en
Application granted granted Critical
Publication of JP4178936B2 publication Critical patent/JP4178936B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、III族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法に関する。
【0002】
【従来の技術】
窒化物半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。
【0003】
これらの素子を構成する窒化物半導体層は、有機金属気相成長法(MOVPE)、分子線気相成長法(MBE)、ハイドライド気相成長法(HVPE)等の気相成長法を用いて下地基板上にエピタキシャル成長を行うことにより得られる。ところが、この窒化物半導体層と格子定数の整合する下地基板が存在しないため、良質の成長層を得ることが困難であり、得られる窒化物半導体層中には多くの結晶欠陥が含まれていた。この結晶欠陥は、素子特性の向上を阻害する要因となることから、これまで、窒化物半導体層中の結晶欠陥を低減する技術が盛んに検討されている。
【0004】
そのような技術の一つに、結晶成長用の下地層として厚膜のGaN層を用い、この上に素子部を構成する半導体多層膜を形成する技術が知られており、結晶中の転位の少ないGaN下地層を形成する手法として、ELO(Epitaxial Lateral Overgrowth)技術が知られている。ELOは、マスクにより下地の一部を覆い、下地から垂直に伸びる貫通転位の伝播を妨げる結晶成長方法である。この方法においては、結晶はマスク開口部から横方向に結晶成長していき、最終的にマスク全体を覆う連続膜が形成される。特開平11−251253号公報(特許文献1)では、このELO技術を用いることにより、ウェーハ表面近傍の結晶欠陥が1×105個/cm2以下のGaN基板が得られたとされている。しかしながら、ELOを用いた場合、ウェーハ表面の全面にわたって結晶欠陥密度を低減することが困難であった。ELOでは、マスクの開口部からGaNが横方向に選択成長する。マスクの形成されている領域では転位が上部に進行することが妨げられるのであるが、開口部では下地層から転位がそのまま引き継がれ、その上部の領域では多くの貫通転位を含む構造となる。したがって、ELOによる結晶成長では、たしかに結晶欠陥の少ない部分が形成される一方、貫通転位の多い領域も同時に形成され、ウェーハ表面の全面にわたって結晶欠陥を低減させることは困難であった。上記公報の実施例には、表面近傍の結晶欠陥密度をTEMにより観察したところ1×104以下であったと記載されているが、このような結晶欠陥の低い領域が形成される一方、多数の結晶欠陥を含む領域も同時に形成される。実際に「Applied Physics Letter Volume 71 1997 pp.2472-2474」(非特許文献1)には、SiO2マスク上では、ほとんど転位が観察されないが、マスク開口部では108〜109 cm-2の転位が観察されることが報告されている。
【0005】
一方、本発明者らは、ELOの手法をさらに発展させたFIELO(Facet-Initiated Epitaxial Lateral Overgrowth)技術を開発している(非特許文献2:「応用物理」(第68巻、第7号、1999年、第774頁〜第779頁))。この技術は、SiO2マスクを用いて選択成長を行う点でELOと共通するが、その際、マスク開口部にファセットを形成する点で相違している。ファセットを形成することにより、転位の伝播方向を変え、エピタキシャル成長層の上部に至る貫通転位を低減するものである。この方法を用いることにより、たとえばサファイア等の下地基板上に厚膜のGaN層を成長させ、その後下地基板を除去することにより、結晶欠陥の比較的少ない良質のGaN基板を得ることができ、これを利用することにより、従来よりも優れた性能の素子を得ることができる。
特開2002−33288号公報(特許文献2)には、ELOの手法を改良した結晶成長方法が記載されている。この公報には、マスク開口部に凹凸部を有する半導体層を露出させ、この層を下地として結晶成長させることにより転位密度の低減を図る技術が開示されている。この文献には、マスク開口部内部に結晶の凹凸を形成し、その凹凸部から結晶成長を開始してマスク上に横方向成長させる方法が開示されている。凹凸部では、横方向成長することで凹部が埋め残され、その部分に空隙が残ることで下地結晶との間に不連続性が生じ、貫通転位が減少するとされている。当該公報の図8および段落0050〜0051には、マスク開口部全面を結晶成長を阻害するアンチサーファクタントで覆い、そのピンホール部分から結晶成長させる技術が記載されている。この開口部おいて、はじめはピンホール部分から島状に成長が始まり、さらに成長が進んでマスク上まで延在されるようにGaN層が広がる過程が記載されている。この方法によれば、垂直に伸びる貫通転位が確実に遮断され、転位を低減できることが記載されている。
【0006】
しかしながら、現在、素子の高性能化の観点から転位の低減についてさらに高い水準が望まれており、上記従来技術はその要請に充分応えるものではなかった。
特許文献1、2に示されるELOは、マスクで下地を覆うことによって貫通転位の伝播を防止するものであり、マスクの存在しない箇所の上方では高密度の転位が発生する。したがって、素子形成領域として低転位領域を大面積で形成することが困難である。低転位領域を大面積で形成するためにはマスク幅を大きくすることも考えられるが、その場合、結晶軸(c軸)が乱れ、良好な品質の結晶を得ることが困難となる。マスク成長において、マスク幅が大きくなるとc軸の配向性が悪化することはよく知られており、たとえば非特許文献3のFIG.4に記載されている。また、これらの従来技術は、基本的には転位の進行をマスクによって遮断する発想に基づくものであり、FILEOのように転位を曲げることにより表面へ到達する転位を低減するという概念は含まれていない。
【0007】
一方、非特許文献2に示されるFIELOは、転位低減に有効であり、素子形成領域として低転位領域を比較的大面積で形成することも可能である。しかしながら、現在望まれているような高い水準の結晶品質を実現するためにはマスク上の結晶層をある程度厚膜にする必要があり、また、低転位領域の大面積化に対する要請に対して必ずしも充分に対応するものではなく、なお改善の余地を有していた。
【0008】
【特許文献1】
特開平11−251253号公報
【特許文献2】
特開2002−33288号公報
【非特許文献1】
Applied Physics Letter Volume 71 1997 pp.2472-2474
【非特許文献2】
「応用物理」(第68巻、第7号、1999年、第774頁〜第779頁)
【非特許文献3】
2nd Intern. Symp. on Blue Laser and Light Emitting Diodes, Chiba, Japan, Sept.29-Oct.2, 1998, P488-491(FIG.4)
【0009】
【発明が解決しようとする課題】
本発明は上記事情に鑑み、転位が顕著に低減されたIII族窒化物自立基板を提供することを目的とする。また本発明の別の目的は、低転位領域を大面積で形成することにある。また本発明の別の目的は、結晶軸配向性を乱すことなくこうした大面積の低転位領域を形成することにある。また本発明の別の目的は、転位低減のために厚膜の半導体層を成長させることなく、こうした大面積の低転位領域を形成することにある。
【0010】
【課題を解決するための手段】
本発明によれば、III族窒化物半導体層を含む自立基板であって、基材と、前記基材の表面に形成されたストライプ状に延在する複数の第1マスクと、隣接する前記第1マスクの間に形成され、複数の開口部を有する第2マスクと、前記開口部に形成された複数の小ファセット構造と、前記複数の小ファセット構造を内包するファセット構造と、を含み、前記第1マスクのストライプ方向と垂直な方向における前記第2マスクの幅は、前記第1マスクのストライプの幅より狭く、前記III族窒化物半導体層中において前記基材から上部に向かって伝播する転位が、前記基材と水平な方向に、前記複数の小ファセット構造のファセット面および前記小ファセット構造を内包するファセット構造のファセット面の各々において折れ曲がることにより、前記III族窒化物半導体層が複数回折れ曲がっている転位を含むことを特徴とする自立基板が提供される。
【0011】
この自立基板は、基板水平面に対して斜めに位置するファセット面によって下地から伝播する転位が折れ曲がるため、III族窒化物半導体層中の転位密度が顕著に低減される。「ファセット構造」とは、基板水平面に対して斜めに位置するファセット面を側面とする多面体構造をいう。ファセット構造とその外部の結晶層は、通常、連続工程で形成され同じ組成の半導体層となっているが、これらは成長速度が異なり、これにともない不純物濃度も相違する。したがって、ファセット構造の輪郭は所定の方法により明瞭に把握することができる。この点については実施の形態の項にて後述する。
【0013】
この自立基板は、複数回基材と平行な方向に折れ曲がっている。転位進行方向が変換されることによって層成長方向へ伝播する転位の数が低減されるため、本発明によれば、顕著な転位低減効果が得られる。従来技術の項で述べたFIELOでは転位の折れ曲がりが一回であったのに対し、本発明の方法は複数回の折れ曲がりが起こるため、転位低減効果が格段に向上する。前述したFIELOでは、非特許文献2の図5の断面TEM像に示されるように、水平方向への転位の折れ曲がりは一回のみである。これに対し本発明では複数回の折れ曲がりとすることにより、顕著な転位低減を実現している。
【0016】
また本発明によれば、基材と、該基材の表面に設けられた、所定の開口部を有するマスクパターンと、前記開口部から成長し前記マスクパターンを覆うように形成されたIII族窒化物半導体層と、を備え、前記マスクパターンは、ストライプ状に延在する複数の第1マスクと、隣接する前記第1マスク間に位置し、前記第1マスクよりも幅の狭い第2マスクと、を含むことを特徴とする自立基板が提供される。
この自立基板では、第2マスクから成長した小ファセット構造と、隣接する前記第1マスク間に形成され小ファセット構造を内包するファセット構造とが安定的に形成される。このため、低転位で結晶配向性の良好な領域が大面積で形成される。
【0017】
また本発明によれば、上記いずれかの自立基板を基板として用い、この基板上に素子構造を設けたことを特徴とする半導体素子が提供される。素子構造は、たとえば、少なくとも活性層を含むレーザ構造とすることができる。
【0018】
また本発明によれば、上記自立基板を製造する方法であって、基材表面に、ストライプ状に延在する複数の第1マスクを形成する工程と、隣接する前記第1マスク間に、前記第1マスクのストライプ方向と垂直な方向における幅が前記第1マスクのストライプの幅より狭い第2マスクを形成することにより、複数の開口部を形成する工程と、前記開口部おいてIII族窒化物半導体を成長させ、小ファセット構造を形成する工程と、II族窒化物半導体をさらに成長させ、前記小ファセット構造を内包するファセット構造を形成する工程と、前記III族窒化物半導体をさらに成長させ、前記III族窒化物半導体中において前記基材から上部に向かって伝播する転位が、前記基材と水平な方向に、前記小ファセット構造および前記ファセット構造の各々のファセット面において折り曲がることで、複数回折れ曲がった転位を形成する工程と、を含むことを特徴とする、自立基板の製造方法、が提供される。
【0019】
この成長方法では、小ファセット構造を内包するストライプ形状のファセット構造を形成する。このため、基材から垂直方向に伝播する転位は、小ファセット構造の側面およびストライプ形状のファセット構造の側面の両方によりその方向が変換される。転位進行方向が変換されることによって層成長方向へ伝播する転位の数が低減されるため、本発明によれば、顕著な転位低減効果が得られる。従来技術の項で述べたFIELOでは転位の折れ曲がりが一回であったのに対し、本発明の方法は複数回の折れ曲がりが起こるため、転位低減効果が格段に向上する。
【0020】
また本発明によれば、上記自立基板を製造する方法であって、基材表面に、ストライプ状に延在する複数の第1マスクと、隣接する前記第1マスク間に、前記第1マスクのストライプ方向と垂直な方向における幅が前記第1マスクのストライプの幅より狭い第2マスクを形成することにより複数の開口部を含むマスクパターンを形成する工程と、前記マスクパターンの開口部を成長領域として、基材水平面に対して鋭角をなすファセット面を形成させながら前記基材上にIII族窒化物半導体をエピタキシャル成長させる工程と、を含むことを特徴とする自立基板の製造方法が提供される。
【0021】
この成長方法によれば、第2マスク間開口部の成長領域から小ファセット構造が形成され、次いで隣接する第1マスク間においてこの小ファセットを内包するストライプ状のファセット構造が形成される。基材から垂直方向に伝播する転位は、小ファセット構造の側面およびストライプ形状のファセット構造の側面等によりその方向が変換されるため、顕著な転位低減効果が得られる。
【0023】
なお、本発明における自立基板は、上述した構成のIII族窒化物半導体層を含むものであるが、さらに、他の半導体層を適宜積層した構成としてもよい。
【0024】
【発明の実施の形態】
本発明におけるファセット構造とは、結晶成長時に最も成長速度の遅い特定の低面指数を有する結晶面が取り残されて、その結晶特有な形状を有した構造のことを指す。本実施の形態のようにWurtzite構造を有するGaNで、マスクのストライプ方向をGaNの<11−20>方向とした場合、開口部では{1−101}面の成長速度が最も遅く、この面が基板面に平行な(0001)面と62°の角度を成すために断面が三角形のファセット構造が形作られる。面の成長速度は、結晶固有の性質の他に、成長手法や、成長条件によっても異なり、本実施の形態のように{1−101}から成る三角形ばかりではなく、これとは角度の異なる三角形構造や、側面が垂直なファセット構造、また、台形など形状が出現する場合がある。成長を続けると、ファセット構造同士が合体して大きな三角形のファセットが形成され、さらに成長を続けることでマスクAの間に大きな三角形のファセット構造が形成される。このようなファセットの形成過程は、例えば図11に示す断面の蛍光顕微鏡写真で観察することができる。この蛍光顕微鏡は紫外線を光源としており、成長層からの可視光帯の発光を捕らえている。不純物の取り込まれ方が面方位によって異なり、このような成長パターンに対応したコントラストとして観察することができる。この写真から、最初に開口部に三角形の小さなファセット構造が形成されて、最終的に、幅広マスク間の領域で大きなファセット構造が形成される様子がわかる。
【0025】
図12に、本発明に係る自立基板の断面構造の例およびファセット多重化に伴う転位の動きを模式的に示す。この断面構造では、サファイア基板1000上にGaN膜1002が設けられ、その上に所定の開口部を有するマスク1003が形成されている。図示したように、マスク1003は、狭幅のマスクと広幅のマスクを含む。このマスク1003の開口部を介してGaN膜1002の表面から厚膜のGaN層1004が成長している。
【0026】
マスク1003の開口部から成長したファセット構造体およびこれらが合一したファセット構造体を、図12では小ファセット構造1007として表示している。このうちの大きい方の小ファセット構造1007が合体することにより、巨大ファセット構造1008が形成される。この巨大ファセットは、広幅のマスクの存在により安定的に形成される。
【0027】
GaN層1004には、図中矢線で示した多くの転位が含まれている。これらの転位は、小ファセット構造1007および巨大ファセット構造1008によって転位の進行方向が曲げられており、この結果、GaN層1004表面に到達する転位1006は、GaN膜1002表面付近に存在する転位よりも大幅に低減されている。
【0028】
ファセットが形成されることで、上述したように貫通転位の7〜8割を占める刃状転位、および2〜3割の混合転位は、基板面と平行な方向に向きを変える。この結果、貫通転位の密度が大幅に減少することになる。しかしながら、ファセット同士の会合部では、特に混合転位の一部が再び成長表面に向かって上昇する。上記構造では、この転位をさらに次のファセット構造、あるいはその次のファセット構造で曲げることで転位の低減を図っている。転位は、最終的に形成された巨大ファセットの端に追いやられる。
【0029】
以上、本発明に係る自立基板の構造の例を挙げて説明したが、この転位低減のメカニズムの理解のため、対比としてFIELOによる層成長過程について説明する。図13は、従来のFIELOによる層成長過程を示す工程断面図である。初めに、サファイア基板201上にGaNを含む下地結晶膜202を成長し、その表面上にフォトリソグラフィー法とウェットエッチング法を用いてストライプ状のマスク204を形成し、成長領域203を形成する(図13(a))。この成長領域203を起点としてファセット面205にて結晶を成長させながら(図13(b)〜(d))、最終的に平坦なGaN層を形成する(図13(e))。このプロセスにおいては、図13(e)で示されるファセット面205によって一回だけ転位が折れ曲がるのみである。また、マスク幅は2μm、開口幅は5μm程度とするのが通常であり、この場合、大面積の低転位領域を得ることは困難であった。大面積の低転位領域を得るためにマスク幅を大きくすることも考えられるが、その場合、GaN層の結晶軸の乱れが発生しがちとなる。本発明は、こうした課題を解決し、良好な品質の自立基板や結晶膜を実現するものである。
【0030】
本発明における「小ファセット構造」は「ファセット構造」よりもサイズが小さいものをいう。たとえば、第1マスク間に第2マスクを設けたマスクパターンを利用する場合においては、第2マスクの開口部から形成されたファセット構造体や、このファセット構造体が複数、合体して形成されたものを「小ファセット構造」といい、この「小ファセット構造」を含み隣接する第1マスク間において形成されるファセット構造体を「ファセット構造」という。「小ファセット構造」は任意の形状とすることができるが、「ファセット構造」はストライプ形状を有することが好ましい。ファセット構造の上部は低転位密度領域となることから、こうすることにより、素子領域を形成するのに好適な形状、面積を有する低転位密度領域を得ることができる。ファセット構造をストライプ形状とする場合、ストライプ幅を20μm以上とするのが好ましい。このようにすれば大面積の低転位密度領域を得ることができる。なお、「小ファセット構造」および「ファセット構造」の両方をストライプ形状とした場合、大面積の低転位密度領域をより一層好適に形成することができる。
【0031】
本発明において、ファセット構造は、そのファセット構造よりも小さい複数の小ファセット構造を内包することが好ましい。このようにすれば転位の折れ曲がりを複数回にすることができ、より一層顕著な転位低減効果が得られる。
【0032】
ファセット構造の断面形状は任意であるが、たとえば、底辺が20μm以上の三角形または台形の断面を有する形状とすることができる。断面三角形状とした場合、上面に平坦部がないため、下地から層成長方向への転位の伝播がより一層抑制され、好ましい。断面台形形状とした場合も、その上底の幅を狭くすれば転位の伝播を顕著に抑制することができる。たとえば、マスク成長により当該ファセット構造を形成する場合、上底の幅をマスク幅よりも小さくすることにより、マスク開口部から上方に進行する転位をより効果的に低減することが可能となる。
【0033】
ファセット構造は、そのストライプ方向と垂直な方向に周期的に形成されていることが好ましい。このようにすれば素子領域を形成すべき低転位密度領域を安定的に形成することができ、素子形成工程における歩留まりが向上する。
【0034】
本発明において、低転位密度領域に含まれる転位の50%以上が混合転位からなる構成とすることができる。転位の種類として刃状転位と混合転位があるが、自立基板上に形成される素子構造の特性を向上させる観点からは、刃状転位をファセット形成領域上部で大幅に減少させることが重要となる。この理由について、以下、半導体レーザの例を挙げて説明する。半導体レーザではよく知られているように活性層中での導波光に対して光学的利得を得る条件が達成されなければならない。しかし、刃状転位は結晶中の小傾角粒界の発生原因であり、この小傾角粒界においては光散乱が起こりやすい。こうしたことから、半導体レーザにおいては刃状転位が低減されていることが望まれる。
【0035】
本発明において、第1マスクおよび第2マスクは、いずれも略同一方向に延在するストライプ形状を有し、第2マスクは第1マスクの周期よりも小さい周期で形成されている構成とすることができる。こうすることにより、第2マスク間開口部の成長領域から小ファセット構造が形成され、隣接する第1マスク間においてこの小ファセットを内包するストライプ状のファセット構造が形成されるファセットの重畳構造を好適に形成することができる。これにより、顕著な転位低減効果が得られる。
本発明において、第1マスクの幅は、第2マスクの幅よりも広くする。第1マスクの幅は、第2マスクの幅の1倍よりも大きくし、好ましくは1.2倍以上、より好ましくは1.5倍以上とする。こうすることによって、第1マスク間に成長する大型のファセット構造をより安定的に形成することができ、この結果、より顕著な転位低減効果が得られる。
第1マスクおよび第2マスクは、それぞれすべて同じマスク幅とする必要はない。たとえば、第2マスクの幅を複数種類とすることにより、ファセット構造の多重化をより促進することができ、転位低減効果がさらに顕著とすることが可能である。
【0036】
ここで、第1マスクのストライプ方向は、前記III族窒化物半導体の結晶構造を基準として[11−20]方向、[1−100]方向またはこれらの方向から30度以内のずれ角をなす方向とすることができる。こうすることにより、優れた転位低減作用を示すファセット構造が安定的に形成される。
【0037】
隣接する前記第1マスク間の間隔は、たとえば20μm以上、好ましくは30μm以上とする。こうすることにより、20μm以上、あるいは30μm以上の底面幅を有するファセット構造が形成され、大面積の低転位密度領域を得ることができる。
【0038】
本発明の自立基板を用いると、その上部に優れた結晶品質の素子構造を形成することができる。活性層を含む素子構造を形成して発光素子とした場合は、優れた発光特性の素子が得られる。
【0039】
本発明の自立基板の製造方法において、前記基材は前記III族窒化物半導体と異なる材料からなる異種材料基板を含み、III族窒化物半導体層を形成する前記工程の後、前記異種材料基板を除去する工程をさらに実施する構成とすることができる。この構成によれば、III族窒化物半導体により構成された自立基板を好適に形成することができる。
【0040】
本発明において、ファセット構造を形成する下地となる基材は種々の形態のものを採用することができる。基材の例としては、サファイア、SiC、Si、GaAs、GaP、LGO、NGO、ZrB2、ZnO、MgAl23等の異種材料基板、III族窒化物半導体基板、およびこれらの基板の上部にIII族窒化物半導体層が形成されたもの等が挙げられる。下地層の表面形状については特に制限がなく、平坦面であっても凹凸面であってもよい。また、上記基材に溝を形成し、この上にファセット構造を形成するようにしてもよい。たとえばPENDEOやLEPS等の手法を組み合わせて用い、ファセット構造による転位低減効果とPENDEO等の転位低減効果の相乗作用を得る構成とすることも有効である。
【0041】
次に、自立基板の評価方法について述べる。
【0042】
自立基板表面転位密度の分布のもっとも簡単な測定方法は、表面に転位が突き出した部分を化学溶液によって選択的にエッチングし、形成された窪み(これをエッチピットと呼ぶ)の密度を光学顕微鏡、あるいは、走査型電子顕微鏡を用いて計数することである。これによって、転位密度、および分布が容易に測定できる。また、エッチピットの大きさと形状により、混合転位と刃状転位の区別も容易に把握できる。なお、これらの転位の種類の判別はTEM観察によっても行うことができる。
【0043】
なお結晶性の評価としては、エッチピットの観察の他に、二結晶法によるX線ロッキングカーブの半値幅が用いても調べることができる。この半値幅は、結晶性の改善、特に転位の低減によって小さくなるので結晶性の評価方法として有効である。
以下、本発明の好ましい実施の形態について図面を参照して説明する。
【0044】
図1は、本発明に係る自立基板の製造方法の一例を示す工程断面図である。ここでは、一例として(1000)面サファイア基板結晶上へのGaN膜の作製工程の例を挙げる。先ず、(1000)面サファイア基板11上に、MOVPE(Metal Organic Vapora Phase Epitaxy)によりIII族窒化物一例として、低温バッファ層を含む第一の GaN膜12の形成を行う。ここではGaNを用いたが、この層は、ガリウム(Ga)、アルミニウム(Al)、ホウ素(B)、インジウム(In)等のIII族元素のうち少なくとも一種類と、V族元素として少なくともNを含むものである。また、上記MOVPEは、常圧、減圧、加圧いづれの手法を用いることができる。さらには、塩化物を原料とするHVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)法や、Gaを昇華させて形成するサブリメーション法なども用いることができる。
次に、この結晶膜の上に、CVD(chemical vapor deposition)法によって酸化シリコン(SiO2)や窒化シリコンからなる絶縁膜を形成する。この絶縁膜は酸化シリコン(SiO2)と窒化シリコンの多層膜であってもよい。さらに、チタン、タングステン等の高融点金属を用いることも可能である。次に、リソグラフィ技術とウエットエッチング技術によりこの絶縁膜や高融点金属膜に開口部を形成する。一例としてマスク材料をSiO2とし、9μmの幅のストライプ状のマスクAの間に、5μm幅のマスクBを6本有し、それぞれのマスクの間は3μm幅の開口部を有した1周期60μmのマスクパターンを形成した。なお、ストライプ方向はGaN膜12の<11−20>方向とした。ここで、開口部幅は、0.5〜10μmであることが望ましいが、電子ビーム露光などを用いることで、数nm〜数百nmの開口幅とすることも可能である。また、マスクA、マスクBともその幅は、0.5〜20μmが好ましい。この例では、マスクAとして9μm幅マスク、マスクBとして5μm幅マスクを用いたが、A>Bの関係が満たすことが出来ればこの幅に限定されるものではない。マスクのストライプ方向は、<11−20>方向もしくはこの方向と垂直な<1−100>方向からそれぞれ30度以内の方向が好ましく、<11−20>方向もしくは<1−100>方向がさらに好ましい。特に、成長手法がHVPE法では<11−20>方向もしくは<1−100>方向、MOVPE法では<11−20>方向が好ましい。
【0045】
次に、マスクパターンを形成した基板結晶をHVPE法の成長装置の反応管内にセットして、GaNの成長を行う。GaNの成長は開口部14で露出したGaN膜12表面から始まる。最初に、図1の(b)に示すように、(1−101)面を側面とする断面三角形状のファセット構造からなるGaN結晶が開口部に形成される。
【0046】
本実施形態では、マスクAの周期が60μmであり、このマスクAの間で形成されたファセットが最終的に形成される巨大ファセット構造となる。巨大ファセット構造の形成後、HVPE法でさらに成長を行い、最終的に厚さ200μmの平坦化したGaN結晶膜を作製した。この結晶膜の表面の転位密度の分布を測定した結果を図7に示す。60μmの周期の転位分布が観察され、ファセット構造が作製された中央部では、1.5×105cm-2という低い値が得られている。従来のELOやPENDEOなどの手法と比較して広い領域で低転位化が実現される。これは、レーザダイオードなどの素子構造を作製する場合には極めて都合が良い。
【0047】
本実施の形態のように基板と平行な面(0001)面の他に、(1−101)などの結晶面が形成されることで、例えばシリコン(Si)などの不純物の取り込まれ方が面によって異なる。具体的には、(1−100)の方がSiなどの不純物を取り込みやすく、その分、ファセット構造が形成されるとこの領域のキャリア濃度が上昇し、抵抗値が小さくなる。したがって、このファセットが形成された領域の上部に素子構造を作成した場合、低い電気抵抗によって熱の発生を抑制し、素子の性能向上を図ることが可能となる。
【0048】
図6は、他の実施の形態を示す図である。ここではPENDEO型の基板を用いている。この基板は、例えば図1の開口部をサファイア基板までエッチングすることで得られる。このエッチングには、例えば塩素ガスを用いた反応性エッチングを用いることができる。この基板を用いて、例えばHVPE法でGaNの成長を行うと、柱上に残ったGaN層の側壁からだけ横方向へ成長が始まり、次第に隣の成長層と合体すると同時に、上部にはファセット構造が形成される。成長を継続するとファセット同士が合体しながら、次第に大きなファセット構造が成長し、最終的には最も幅の広いマスクの周期で規定されるファセット構造となり、第1の実施の形態で示したと同様な転位低減効果が得られる。さらに、この場合には、初期成長が横方向成長のみから開始されるために、貫通転位の影響が少なくなり、より低転位化が可能となる。
【0049】
上記実施の形態における成長方法としては、HVPE法など成長速度の大きな手法を用いることが好ましい。最終的なファセット構造を埋め込んで平坦な膜を得るためには、100μm〜1mmの厚さに成長させる必要があるからである。このHVPE法の原料には、III族元素のB、Al,Ga、In金属単体や、そのハライド化合物、あるいは有機金属化合物を用いる。III族金属単体を用いる場合には、反応管中でIII族元素のハライド化合物を発生させるために、塩化水素(HCl)、臭化水素(HBr)、ヨウ化水素(HI)を用いる。さらに窒素原料にはアンモニア、ヒドラジン系原料、有機アミンなどが用いられる。また、伝導度を制御するために不純物をドーピングすることが望ましい。例えば、n型不純物としては、C,Si,Ge,Sn、S,Se,Teのうち少なくとも1種類以上の元素を用いる。また、p型の不純物としては、C,Si,Ge,Sn,Be,Mg,Ca,Zn,Cdのうち、少なくとも1種類以上の元素を用いる。これらの不純物原料としては、単体元素、水素化物、塩化物をなどのハライド化物、あるいは、有機金属などを用いることができる。
【0050】
上記実施の形態において、サファイア基板11の裏面にレーザを照射し、基板の剥離処理を行ってもよい。このレーザの波長を、サファイア基板を透過してIII族窒化物半導体結晶膜で吸収されるように選ぶことで、サファイア基板に接するIII族窒化物層の一部を溶融でき、サファイア基板だけを容易に剥離することができる。このようなレーザとしては、発振波長が248nmのKrFエキシマレーザ、発振波長が355nmのNd3+:YAGレーザの3倍高調波などがある。また、基板の機械的研磨や、溶液エッチングによって基板結晶のみを溶解させて、III族窒化物結晶膜だけを分離することができる。
【0051】
本実施の形態で説明したIII族窒化物結晶膜の製造方法により、低転位密度の窒化ガリウム基板を作製することが可能になる。この窒化ガリウム基板を用いて、LED(Light Emitting Diode)やLD(Laser Diode)、またはFET(電界効果トランジスタ)などを作製でき、これまでのサファイア基板やSiC基板上に作製されたものに比較して、より高性能な機能を得ることができる。
【0052】
上記実施形態において、マスクの形状は種々変更することができる。たとえば本実施の形態で用いたストライプ状のパターンの他に、三角形、四角形やさらにさまざま多角形、円形、楕円形などでも転位密度低減に対して同様な結果を得ることが出来る。しかしながら、本実施の形態のように、ストライプ型活性層を使用するレーザの作製などには、最終的には、ストライプ状に、転位密度の低い領域が存在している結晶膜の方が好ましい。
【0053】
低転位密度領域の幅は、レーザストライプ幅に対して充分に広いことが望ましい。従来のPENDEOや、ELOの技術を用いた場合、低転位密度領域の幅が数μm程度となり、2μm程度のレーザストライプ幅に対して低転位領域の幅が充分に得られなかった。このため、低転位領域の両側に存在する高転位領域がレーザ構造に影響して素子特性を悪化させることがあった。
【0054】
【実施例】
実施例1
本実施例では、サファイア基板上にGaN結晶を成長させ、III族窒化物自立基板を得た。
【0055】
図1は、(1000)面サファイア基板結晶上へのGaN膜の作製工程の概略断面図を示す。基板11には、(1000)面サファイア基板を用い、これを結晶成長用下地基板としてIII族窒化物半導体層を成長させ、III族窒化物自立基板を得る。GaN膜12の形成には、III族原料にトリメチルガリウム(TMGa)、V族原料にアンモニアガス(NH3)を用いる有機金属化学的気相成長法(MO−VPE法)を用いた。また、SiO2膜13は、ジシラン(SiH4)と酸素(O2)の反応により形成し、開口部14の形成は、リソグラフィ技術を用いた。GaN膜15の形成には、III族原料にガリウム(Ga)と塩化水素(HCl)の反応生成物である塩化ガリウム(GaCl)と、V族原料にNH3ガスを用いるハイドライド法気相成長(HVPE法)を用いた。
【0056】
作製工程の詳細は、次の通りである。
【0057】
先ず、サファイア基板11の成長表面を洗浄し、MO−VPE装置の反応管内にセットする。キャリアガスに水素(H2)と窒素(N2)ガスの混合ガスを用い、サファイア基板11を1050℃程度の温度に昇温して、10分間程度熱処理を行い、その後サファイア基板11を500℃の温度に降温する。温度が安定してから、TMGaとNH3を供給して、350nmの厚さのGaN膜を形成し、再び、1050℃の温度にサファイア基板11を昇温する。昇温中はNH3ガスを供給する。温度が安定してからTMGを供給し、平坦化した約2μmの厚さのGaN膜12を形成した。GaN膜12を形成した後、TMGの供給を停止して、常温まで降温して成長装置より取り出す。次に、GaN膜12を形成したサファイア基板11をSiO2膜形成装置にセットする。N2ガス雰囲気で450℃の温度に昇温し、温度が安定してからSiH4ガスとO2ガスを供給して、GaN膜12上に0.5μmの厚さのSiO2膜13を形成した。SiO2膜13を形成した後、SiH4ガスとO2ガスの供給を停止して、常温まで降温し、形成装置より取り出す。次に、リソグラフィ技術を用いてパターン化を行い、ウエットエッチングによりSiO2膜13にストライプ状の開口部14を形成する。開口部幅はすべて3μmである。開口部と開口部の間のSiO2膜(マスクと呼ぶ)幅として5μm幅のマスク6本、および、これらの両脇に9μm幅のマスク2本からなるパターンを1周期として、GaN結晶表面全体にこのパターンを作製した。開口部14のストライプ方向は、GaN膜12の<1−100>方向である(図1(a))。
【0058】
次に、開口部14を形成したサファイア基板11をHVPE法の成長装置の反応管内にセットする。キャリアガスにH2ガスを用いて、3000cc/minの流量を供給しながらサファイア基板11を1040℃の温度に昇温した。サファイア基板が600℃前後から流量1500cc/minのNH3ガスを加えて開口部14に露出したGaN膜12表面の分解を抑えた。反応管内のGaソースは、850℃の温度に昇温した。反応管全体の温度が安定してからGaソース上に流量10cc/minのHClガスを供給して反応させ生成したGaClを成長領域に供給し、NH3ガスと反応させGaNを成長する。GaNの成長は、開口部14で露出したGaN膜12表面から始まり、約5分間の成長で、図1の(b)に示すような、(1−101)面を側壁とする、断面三角形状の第一のファセット構造を有するGaN膜15が成長する。さらに成長を続けると、約20分間の成長で、隣接するファセット構造同士が合体し、図1(c)に示すような断面三角形状の第二のファセット構造を有するGaN膜15が成長する。さらに約120分間の成長を行うと、隣接するファセット構造同士が合体し、図1(d)に示すように断面三角形状の第三のファセット構造(巨大ファセット構造)が成長する。本実施例では9μm幅の広幅マスクを設けているため、第三のファセット構造が安定的に形成される。
その後、Gaソース上に供給するHCl流量を50cc/minに増加して成長を続け、第三のファセット構造を有するGaN膜15が合体して平坦な表面のGaN膜15が出現するまで成長を続けた。平坦化したGaN膜15の膜厚は約250μmである。GaN膜15の成長後、Gaソース上に供給したHClガスを停止して、反応管の温度を降温した。NH3ガスを供給しながら常温まで冷却し、基板を取り出した。
【0059】
上記のようにして得られたIII族窒化物自立基板について、以下のような評価を行った。
【0060】
形成したGaN膜15の表面をリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した。GaN膜15の<1−100>方向に10μm間隔でエッチピット密度を測定したところ、図8に示したような分布を示した。ファセット構造が形成された領域ではエッチピット密度が1.2×105/cm2と低い値が得られた。これとは対照的に第3の断面三角形状のファセット構造を有するGaN膜15の会合部領域では1.5×106/cm2と転位密度が高くなった。すなわち、第3のファセット構造(巨ファセット構造)が形成された領域では、ファセットの会合部に比較して1桁以上低い欠陥密度が得られた。また、転位の少ない領域では、50%以上が混合転位であることがわかった。
【0061】
さらに、成長表面の(0002)反射X線ロッキングカーブ測定から求めたC軸のチルト角は、80秒と小さいことがわかった。本発明の手法を用いず、本実施例と同じ60μm周期内にほぼ等価のマスク幅を有する図13に示した通常のELOパターン(マスク幅40μm、開口部幅が20μm)を用いて、250μmの厚さにHVPE法を用して成長したGaN膜では、転位密度は開口部上の表面で5×107cm-2、マスク上の表面で3×108cm-2と高く、マスク上部ではチルト角は10度と大きいことがわかった。また、このC軸の傾きのために、表面が平坦な膜を得ることができなかった。
【0062】
実施例2
本実施例では、GaN基板を結晶成長用下地基板としてその上にIII族窒化物半導体層を成長させ、III族窒化物自立基板を得た。用いたGaN基板の表面転位密度は、エッチピット密度で1×107/cm2程度であった。以下、図2を参照して説明する。
【0063】
先ず、GaN基板21表面を有機溶剤や、酸処理を行い、上記実施例1で用いたSiO2膜形成装置で、1μmの厚さSiO2膜22を形成する。次に、リソグラフィ技術とウエットエッチング技術によりSiO2膜22の一部を除去して、開口部23を形成する。開口部23の幅はすべて5μmである。開口部と開口部の間のSiO2膜(マスクと呼ぶ)幅として5μm幅のマスク4本、および、これらの両脇に15μm幅のマスク2本からなるパターンを1周期として、GaN結晶表面全体にこのパターンを作製した。開口部のストライプ方向は、GaN膜12の<1−100>方向から5度傾けた方向とした(図2(a))。
【0064】
次に、開口部23を形成したGaN基板21を上記実施例1で用いたHVPE法の成長装置の反応管内にセットする。流量3000cc/minのH2ガスと500cc/minのN2ガスを供給しながらGaN基板21を昇温する。反応管の基板領域が600℃前後の温度に到達した時点で流量2000cc/minのNH3ガスを加え、1060℃の温度にする。反応管内のGaソースの温度は850℃に昇温した。反応管内の温度が安定してからGaソース上に流量10cc/minのHClガスを供給して反応生成したGaClを成長領域に供給し、NH3ガスと反応させてGaN膜24を成長する。
【0065】
GaN膜24は、開口部23のGaN基板21表面から成長する。約6分間の成長で、図2(b)に示すように、断面三角形状の第一のファセット構造を有するGaN膜24が成長する。さらに成長を続けると、約35分間の成長で隣接する第一のファセット構造2〜3個が合体し、図2(c)に示すように、断面三角形状の第二のファセット構造を有するGaN膜24が成長する。さらに成長を続け、100分間の成長で、隣接する第二のファセット構造が20μmの幅のSiO2膜22上で合体し、図2(d)に示すように断面三角形状の第三のファセット構造が成長する。さらに、Gaソース上に供給するHCl流量を50cc/minに増やし、NH3流量を1000cc/minに減らし成長を続け、隣接する第三のファセット構造が合体して平坦な表面のGaN膜24が形成できる(図2(e))。平坦化したGaN膜24の膜厚を300μmの厚さなるよう形成した。GaN膜24の形成後、Gaソース上に供給したHClガスを停止して、反応管の温度を降温する。反応管の温度が500℃前後で、NH3ガスの供給を停止し常温まで冷却して、GaN基板21を反応管より取り出した。
【0066】
上記のようにして得られたIII族窒化物自立基板について、以下のような評価を行った。
【0067】
形成したGaN膜24の表面を上記実施例1と同様にリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した第3のファセット構造を有するGaN膜24上の平坦領域で、エッチピット密度が8×104/cm2と低い値が得られた。
【0068】
本実施例では、開口部の方向を<11−00>方向から5度傾けて形成したが、第3の断面三角形状のファセット構造ができた後に合体することができれば、上記のストライプ方向に限らず、任意の角度で傾けても同様の効果が得られる。
【0069】
実施例3
本実施例では、基板結晶として、5μmの厚さのGaN膜32が形成されたSiC基板31を用い(図3)、これを結晶成長用下地基板としてIII族窒化物半導体層を成長させ、III族窒化物自立基板を得た。以下、図3を参照して説明する。
【0070】
はじめに、GaN膜32表面に、実施例1で用いたSiO2膜形成装置を用いて0.2μmの厚さのSiO2膜33を形成する。次に、リソグラフィ技術とウエットエッチング技術により、SiO2膜33に開口部34を形成する。開口部34の幅は2μmとして、マスク幅(開口部間の間隔)を、図中左からそれぞれ、10μm、4μm、4μm、7μm、4μm、4μm、10μm、・・・となるように形成した。開口部54のストライプ方向は、サファイア基板51の<1−100>方向に2度傾斜して形成した(図5(a))。
次に、開口部34を形成したSiC基板31を上記実施例1で用いたHVPE法の成長装置の反応管内にセットする。流量3000cc/minのH2ガスを供給しながらGaN基板21を昇温し、反応管の基板領域が600℃前後の温度から流量2000cc/minのNH3ガスを加えて1050℃の温度にする。反応管内のGaソースの温度は、800℃に昇温する。反応管内の温度が安定してからGaソース上に流量5cc/minのHClガスを供給して反応生成したGaClを成長領域に供給し、NH3ガスを反応させGaNを成長する。GaNの成長は、開口部34のGaN膜32表面から成長が行われ、約10分間の成長で、図3(b)に示すように断面三角形状の第一のファセット構造を有するGaN膜35が成長する。さらに成長を続けると、隣接するファセット構造が合体したあと、図3(c)に示すように断面三角形状の第二のファセット構造を有するGaN膜35が成長する。さらに、Gaソース上に供給するHCl流量を50cc/minに増やして成長を続けると、隣接するファセット構造が合体して平坦化する(図3(d))。平坦化したGaN膜35の膜厚を270μmの厚さになるよう形成した。GaN膜35の形成後、上記実施例と同様にGaソース上に供給したHClガスを停止して、反応管の温度を降温する。反応管の温度が500℃前後で、NH3ガスの供給を停止し、200℃前後でH2ガスからN2ガスの切り替え常温まで冷却して、基板を反応管より取り出した。
【0071】
以上のようにしてIII族窒化物自立基板を得た。得られた基板は、転位の少ない良好な結晶品質のものであった。
【0072】
実施例4
本実施例では、GaN基板を結晶成長用下地基板としてその上にIII族窒化物半導体層を成長させ、III族窒化物自立基板を得た。用いたGaN基板の表面転位密度は、エッチピット密度で1×107/cm2程度であった。以下、図4を参照して説明する。
【0073】
まず、GaN基板41表面を洗浄してから、上記実施例で示したSiO2膜形成装置で、1μmの厚さのSiO2膜42を形成する。次に、SiO2膜42に開口部43を形成する。開口部43は、リソグラフィ技術とウエットエッチング技術により形成した。開口部43幅を3μmとして、SiO2膜42の幅を、4μm、6μm、4μm、8μm、4μm、6μm、4μm、および10μmを周期的に変化させ、GaN基板41表面全体にマスクパターンを形成した。開口部43の方向は、<11−20>方向とした(図4(a))。
【0074】
次に、開口部43を形成したGaN基板41を上記、実施例と同様にHVPE法の成長装置の反応管内にセットする。流量2000cc/minのH2と1000cc/minのN2ガスを供給しながらGaN基板41を昇温し、サファイア基板が600℃前後から流量1000cc/minのNH3ガスを加えて1020℃の温度に昇温する。反応管内のGaソースの温度は860℃に昇温した。反応管内の温度が安定してからGaソース上に流量20cc/minのHClガスを供給して反応させて生成したGaClを成長領域に供給し、NH3ガスと反応させGaNを成長する。GaNの成長は、開口部43のGaN基板41表面から起こる。約3分間の成長で、図4(b)に示すように断面三角形状の第一のファセット構造を有するGaN膜44が成長する。さらに成長を続けると、約15分間の成長で隣接する第一のファセット構造が合体し、図4(c)に示すように断面三角形状の第二のファセット構造を有するGaN膜44が成長する。さらに成長を続け、40分間の成長で、隣接する第二のファセット構造が合体して、図4(d)に示すように断面三角形状の第三のファセット構造を有するGaN膜44が成長する。さらに、成長を続けて、80分間の成長で、隣接する第三のファセット構造が合体して、図4(e)に示すように断面三角形状の第四のファセット構造を有するGaN膜44が成長する。その後、Gaソース上に供給するHCl流量を70cc/minに増やして成長を続け、隣接する第四のファセット構造を有するGaN膜44が合体して平坦な表面のGaN膜44を形成した(図4(f))。平坦化したGaN膜の膜厚は、350μmの厚さに形成した。GaN膜44の形成後、HClガスの供給を停止して、反応管の温度を降温する。反応管の温度が500℃前後まで、NH3ガスを供給し、200℃前後でH2ガスからN2ガスの切り替え常温まで冷却して、サファイア基板11を反応管より取り出した。
【0075】
形成したGaN膜44の表面を上記実施例1と同様にリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した。第4のファセット構造を有するGaN膜44上の平坦領域で、エッチピット密度が2×104/cm2と低い値が得られた。
【0076】
実施例5
本実施例では、サファイア基板上にGaN結晶を成長させ、III族窒化物自立基板を得た。以下、図5を参照して説明する。
【0077】
本実施例では、基板として、c軸が0.15度傾斜した(1000)面サファイア基板を用いた。GaN膜の形成には、III族原料にトリメチルガリウム(TMGa)、V族原料にアンモニアガス(NH3)を用いる有機金属化学的気相成長法(MO−VPE法)を利用した。また、SiO2膜53の形成には、ジクロロシラン(SiH4)と酸素(O2)の反応により形成し、開口部54の形成は、リソグラフィ技術を用いて作製した。
【0078】
以下、工程の詳細について説明する。まずサファイア基板51の成長表面を洗浄し、サファイア基板51をSiO2膜形成装置にセットする。サファイア基板51をN2ガス雰囲気で、450℃の温度に昇温する。温度が安定してから0.04%のSiH4ガスと0.4%のO2ガスを供給して、GaN膜52上に0.5μmの厚さのSiO2膜53を形成する。SiO2膜53を形成した後、SiH4ガスとO2ガスの供給を停止して、常温まで降温して成長装置より取り出す。
【0079】
次に、SiO2膜53に開口部54を形成する。開口部54の幅は3μmとして、マスク幅(開口部間の間隔)を、それぞれ、3μm、5μm、3μm、7μm、3μm、5μm、3μm、9μmとなるように形成した。開口部54のストライプ方向は、サファイア基板51の<1−100>方向に2度傾斜して形成した(図5(a))。
【0080】
次に、開口部54を形成したサファイア基板51をMO−VPE装置の反応管内にセットする。キャリアガスに水素(H2)と窒素(N2)ガスの混合ガスを供給しながらサファイア基板51を1050℃程度の温度に昇温して、10分間程度熱処理を行い、サファイア基板51を520℃の温度に降温する。温度が安定してから、TMGaとNH3を供給して、300nmの厚さのGaN膜を形成する。再び、NH3ガスを供給しながら1050℃の温度にサファイア基板51を昇温する。昇温時間は約12分間で行う。この昇温工程で、SiO2膜53上のGaNは蒸発する。温度が安定してからTMGを供給して、開口部54上に(1−101)面を側壁とするファセット構造を有するGaN膜55を形成する(図5(b)。
【0081】
さらに成長を続けて、図5(c)のように、隣接するファセット構造を有するGaN膜55が合体して、第二のファセット構造を有するGaN膜55を形成する。さらに成長を続けて、隣接する第二のファセット構造を合体させ、第三のファセット構造を有するGaN膜55を形成する(図5(d))。
【0082】
さらに成長を続けて、隣接する第三のファセット構造を合体させ、平坦な表面56を持つ第四のファセット構造を有するGaN膜55を形成する(図5(e))。その後、TMGの供給を停止して、常温まで降温して成長装置より取り出した。降温中の温度が500℃前後となるまで、NH3ガスを供給した。
【0083】
形成したGaN膜55の表面を上記実施例1と同様にリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した。第4のファセット構造を有するGaN膜55の平坦領域で、エッチピット密度が2×105/cm2と低い値が得られた。
【0084】
実施例6
本実施例では、サファイア基板上にGaN結晶を成長させ、III族窒化物自立基板を得た。以下、図6を参照して説明する。
【0085】
作製工程の詳細は、次の通りである。基板には、0.2度傾斜した(1000)面サファイア基板61を用い、III族原料にトリメチルガリウム(TMGa)、V族原料にアンモニアガス(NH3)を用いる有機金属化学的気相成長法(MO−VPE法)を用いて、表面に約1μmのGaN膜62を形成した。次いでジクロロシラン(SiH4)と酸素(O2)を用いる熱CVD法により0.5μmの厚さのSiO2膜63を形成した。ドライエッチングによりSiO2膜63に開口部64を設けた後、SiO2膜63をマスクとして、GaN膜62およびサファイア基板61を0.5μm以上ドライエッチングした(図6(a))。エッチングガスはCl2ガスを用いた。ここで、開口部64の幅は4μmとし、マスク幅(開口部間の間隔)を、6μm、6μm、6μm、10μm、6μm、6μm、6μm、10μm、・・・とした。すなわち、6μm幅のマスクを3本、および、これらの両脇に10μm幅のマスク2本からなるパターンを1周期として、GaN結晶表面全体にこのパターンを作製した。開口部64のストライプ方向は、サファイア基板61の<1−100>方向に形成した。
【0086】
次に、上記の処理を行った基板をHVPE法の成長装置の反応管内にセットする。流量2000cc/minのH2と1000cc/minのN2ガスを供給しながらサファイア基板61を昇温し、600℃前後から流量1000cc/minのNH3ガスを加えて1020℃の温度に昇温する。反応管内のGaソースの温度は860℃に昇温した。反応管内の温度が安定してからGaソース上に流量5cc/minのHClガスを供給して反応させて生成したGaClを成長領域に供給し、NH3ガスと反応させGaNを成長する。GaNの成長は、溝65内のGaN膜62の側壁面から成長を行われ、約8分間の成長で、図6(b)に示すように開口部にGaNからなる第一のファセット構造が成長する。次に、Gaソース上に供給するHCl流量を50cc/minに増加し、SiH2Cl2ガスを供給してGaN成長を続けると、図6(c)に示すように、が幅広に形成されたSiO2膜63間で、断面三角形状の第二のファセット構造を有するGaN膜66が成長する。さらに、成長を続けて、隣接する断面三角形状のファセット構造を有するGaN膜66が合体して、図6(d)に示すように平坦な表面のGaN膜66になるまで成長を続ける。平坦な表面のGaN膜66を形成した後、HClガスの供給を停止して、反応管の温度を降温する。NH3ガスを供給しながら常温まで冷却し、サファイア基板を取り出した。
【0087】
形成したGaN膜66の表面を上記実施例1で用いたリン酸と硫酸の混合液によりエッチングしてエッチピットを測定した。<1−100>方向に、GaN膜66が最終的にファセット構造を形成した中心部領域で、エッチピット密度が4×105/cm2と低い値が得られ、また、ホール測定をしたところ、2×1018/cm3のキャリア濃度が得られた。
【0088】
GaN膜66を形成した後、サファイア基板61を除去し、GaN膜66の裏面を研磨等により平坦化して、単体のGaN基板66を作製することができる。サファイア基板61の除去は、研磨、レーザ剥離、エッチング等の方法を用いることができる。
【0089】
実施例7
本実施例では、サファイア基板上にGaN結晶を成長させ、III族窒化物自立基板を得た。以下、図7を参照して説明する。
【0090】
基板には、0.15度傾斜した(1000)面サファイア基板71を用いた。このサファイア基板71上に、厚さ4μm以上のレジスト膜72を形成し、リソグラフィ技術により、レジスト膜72に、開口部73を形成した。
【0091】
ここで、開口部73の幅は4μmとし、マスク幅(開口部間の間隔)を、6μm、6μm、6μm、6μm、8μm、6μm、6μm、6μm、6μm、8μm、・・・とした。すなわち、6μm幅のマスクを4本、および、これらの両脇に8μm幅のマスク2本からなるパターンを1周期としてマスクパターンを作製した。開口部73のストライプ方向は、サファイア基板71の<1−100>方向に形成した(図7(a))。
【0092】
次に、Cl2ガスを用いたドライエッチング手法により、開口部73のサファイア基板71の表面をエッチングして、深さ4μm以上の溝74を形成した(図7(b))。
【0093】
次に、レジスト膜72を除去して、MO−VPE装置の反応管内にセットする。キャリアガスに水素(H2)と窒素(N2)ガスの混合ガスを供給しながらサファイア基板71を1070℃程度の温度に昇温して、15分間程度熱処理を行い、サファイア基板71を520℃の温度に降温する。温度が安定してから、TMGaとNH3を供給して、250nmの厚さのGaN膜を形成する。再び、NH3ガスを供給しながら1050℃の温度にサファイア基板71を昇温する。温度が安定してからTMGを供給して、GaNの成長を行う。20分間の成長で図7(c)に示すように、サファイア基板71表面にはGaN膜75が形成され、溝74の底面にはGaN76の成長が起こる。
【0094】
ファセット構造を有するGaN膜75を形成した後、TMGの供給を停止して、常温まで降温して成長装置より基板を取り出す。降温中の温度が500℃前後まで、NH3ガスを供給する。
【0095】
次に、上記実施例で用いたHVPE法の成長装置の反応管内にセットする。キャリアガスにH2とN2の混合ガス(流量比 1:2)を用いて、4000cc/minの流量を供給しながらサファイア基板71を1060℃の温度に昇温する。サファイア基板71が600℃前後から温度に達してから流量1500cc/minのNH3ガスを供給する。反応管内のGaソースは、840℃の温度に昇温した。反応管全体の温度が安定してからGaソース上に流量50cc/minのHClガスを供給して反応させ生成したGaClを成長領域に供給し、NH3ガスと反応させGaNを成長する。また、Si不純物をドーピングするために、SiH2Cl2ガスを0.015cc/min流量を供給した。GaNの成長はGaN膜75表面から起こる。溝74の底のGaN膜は成長が遅くなり、図7(c)に示す状態となる。
【0096】
さらに成長を続けると、巨大ファセット構造を含むGaN膜75が形成され(図7(d))、ひきつづき200分間の成長を行うと平坦な表面のGaN膜75が形成される(図7(e))。GaN膜75の膜厚は、320μmの厚さで平坦化した。GaN膜75の形成後、Gaソース上に供給したHClガスを停止して、反応管の温度を降温する。反応管の温度が500℃前後まで、NH3ガスを供給し、200℃前後でH2ガスからN2ガスの切り替え常温まで冷却し、基板を取り出した。
【0097】
形成したGaN膜75の表面を、上記実施例1で用いたリン酸と硫酸の混合液によりエッチングしてエッチピットを測定したと。<1−100>方向に10μm間隔で測定した。GaN膜65がファセット構造上の中心領域のエッチピット密度にて2×105/cm2と低い値が得られた。
【0098】
本実施例では、サファイア基板71の溝形成にドライエッチングを利用したが、リン酸系の混合液を用いて形成しても同様な効果が得られる。
【0099】
実施例8
本実施例では、実施例1で作製したIII族窒化物自立基板を用いて半導体レーザ構造を作製した。以下、図9を参照して説明する。
【0100】
レーザ構造の作製には、III族原料に有機金属を用いる有機金属化学気相成長法(MO−VPE)を用いた。上記実施例1で作製したIII族窒化物自立基板をMO−CVD装置にセットした。H2ガスとNH3ガスを供給しながら1050℃の温度に昇温した。温度が安定してからSiを添加した厚さ1μmのn型GaN層91を形成した。さらに、Siを添加した厚さ0.4μmのn型Al0.15Ga0.85Nクラッド層92、Siを添加した厚さ0.1μmのn型GaN光ガイド層93を形成した。つづいて790℃の温度で、厚さ2.5nmのアンドープIn0.2Ga0.8N量子井戸層と厚さ5nmのアンドープIn0.05Ga0.95N障壁層からなる3周期の多重量子井戸構造活性層94を形成した。その後、1000℃の温度で、
Mgを添加した厚さ0.1μmのp型GaN光ガイド層95、
Mgを添加した厚さ0.4μmのp型Al0.1Ga0.9Nクラッド層96、
Mgを添加した厚さ0.5μmのp型GaNコンタクト層97、
を順次形成し、レーザ素子構造を形成した(図9(a))。
【0101】
レーザ構造を作製後、NH3ガスを供給しながら500℃の温度まで冷却し、さらに、H2ガスを供給しながら常温まで冷却した。
【0102】
冷却後、レーザ構造を形成した基板を装置より取り出し、0.5μmの厚さSiO2膜98を形成した。さらに、リソグラフィ技術によりファセット構造を形成した領域に1.8μmの幅の開口部99を形成した。さらに、開口部99のp型のGaNコンタクト層97上に厚さ50nmのパラジウム(Pd)と厚さ0.3μmの金(Au)のp型電極100を形成し、N2ガス雰囲気で、450℃の温度で熱処理を行った。
【0103】
次に、全体の膜厚を100μm程度になるように裏面からサファイア基板11、GaN膜12、GaN膜15を研磨した。研磨した裏面のGaN膜15をリン酸系の溶液でエッチングしてから厚さ50nmのTi及び厚さ0.3μmのアルミニム(Al)からなるn電極101を形成する(図9(b))。つづいてGaN膜15のへき開方向であるM面でへき開して、レーザ構造の共振器ミラー面を形成した。
【0104】
以上のようにして作製した半導体レーザを室温(25℃)で発振させ。閾値を測定した。得られたレーザの閾値電流は20mA(電流密度:〜3.5KA/cm2)前後の良好な値を示した。また、レーザ寿命は60°C、30mW出力で5000時間を越え、光ディスクのピックアップ用光源として実用的なレベルであることが確認された。
【0105】
本実施例において優れた発光性能が得られた理由は、活性層を含むレーザ素子構造に導入される転位が大幅に低減されていることによるものと考えられる。特に刃状転位が低減されていることも、特性向上の原因の一つと考えられる。前述したように、刃状転位は結晶中の小傾角粒界の発生原因であり、この小傾角粒界において光散乱が起こりやすい。本実施例では、活性層においてこうした刃状転位が顕著に低減されているため、レーザ特性が顕著に向上したものと考えられる。
【0106】
実施例9
本実施例では、GaN基板を結晶成長用下地基板とし、その上に様々なマスクパターンを用いてIII族窒化物半導体層を成長させ、III族窒化物自立基板を得た。用いたGaN基板の表面転位密度は、エッチピット密度で1×107/cm2程度であった。
【0107】
図10は、本実施例で用いたマスクパターンの概略図である。マスクはいずれもSiO2膜とし、膜厚を0.5μmとした。
【0108】
図10において、SiO2膜110の幅を10μmとし、他のSiO2膜112、113、114、115、116、117の幅より広くなるように形成した。SiO2膜110の間隔は20μm以上とした。基板表面が露出する開口部111の幅は、1.5μm以上とした。SiO2膜110の方向は、下地となるGaN基板の<1−100>方向とした。
【0109】
図10(a)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜112が形成されている。SiO2膜112のサイズは、幅5μm、長さが5μm〜50μmである。
【0110】
図10(b)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜113が形成されている。基板水平面内におけるSiO2膜113の形状は、三角形および菱形である。
【0111】
図10(c)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜114が形成されている。基板水平面内におけるSiO2膜114の形状は、中抜き部を含む長方形となっている。長方形の幅(短辺)は1μm程度とした。
【0112】
図10(d)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜115が形成されている。基板水平面内におけるSiO2膜115は、幅5μm、長さ20μmの平行四辺形である。
【0113】
図10(e)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜116が形成されている。基板水平面内におけるSiO2膜116は、一辺が7μm程度の三角形である。
【0114】
図10(f)のマスクパターンでは、隣接するSiO2膜110の間にSiO2膜117が形成されている。基板水平面内におけるSiO2膜117は、直径10μm程度の円形である。
【0115】
次に、図10(a)〜(f)の形状のマスクパターンが形成された基板を用い、上記実施例と同様にしてHVPE法やMOVPE法によりGaN膜のエピタキシャル成長を行った。
【0116】
成長過程は、上記実施例と同様に、開口部111よりGaN膜の成長が行われ、ファセット構造が形成される。成長を続けることで隣接するファセット構造の合体を繰り返し、基板結晶上に、SiO2膜110の間で巨大三角形状のファセット構造を有するGaN膜が形成される。さらに成長を続けると、巨大三角形状のファセット構造を有するGaN膜も合体して平坦な表面の領域を持つGaN膜が形成される。
【0117】
上記各マスクパターンを用いて形成したGaN膜の表面の欠陥を測定した。いずれも巨大ファセット構造を形成した領域においてエッチピット密度を2×105/cm2に低減できた。
【0118】
以上、実施例に基づいて本発明を説明した。実施例1〜8で得られた自立基板は、いずれも大ファセット構造が、小さい複数の小ファセット構造を内包する構造となっている。ファセット構造は、底辺が20μm以上の三角形または台形の断面形状を有しており、形成されたIII族窒化物半導体層中において、基材から上部に向かって伝播する転位が、基材と略水平な方向に複数回折れ曲がっている。
また、上記実施例1〜8で得られた自立基板は、エッチピットの観察により、いずれも、
(i)表面平均転位密度が10-6cm-2未満の低転位密度領域が基板水平面内の一方向に周期的に形成されていること
(ii)低転位密度領域の幅が20μm以上であること
(iii) 低転位密度領域に含まれる転位の50%以上が混合転位からなること
が確認された。
【0119】
また、実施例1で述べた方法で低転位密度領域のチルト角を測定したところ、いずれも1度以下であることが確認された。
【0120】
以上、本発明について実施例に基づいて説明したが、本発明はこれらに限定されることはなく、種々構成を変更することも可能である。
【0121】
たとえば上記実施例では、マスクとして0.5μmの厚さのSiO2膜を用いたが、SiO2膜上にエピタキシャル成長でGaNが析出しないで、ファセット構造が形成できる厚さであれば良い。マスク材料についても、SiO2膜以外にSiN(x)膜、Al23膜等を用いることができる。また、マスク開口幅やストライプ方向についても適宜、変更することができる。
【0122】
また、下地基板についても、上記実施例で挙げた以外のものを用いることも可能である。
【0123】
【発明の効果】
以上説明したように本発明によれば、転位が顕著に低減されたIII族窒化物自立基板を得ることができる。この自立基板に形成される低転位密度領域は大面積であり、その上に好適に素子構造を形成することができる。
【図面の簡単な説明】
【図1】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図2】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図3】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図4】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図5】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図6】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図7】本発明に係る自立基板の製造方法の一例を示す工程断面図である。
【図8】実施例1におけるエッチピット密度の測定結果を示す図である。
【図9】実施例で示した半導体レーザの製造方法の工程断面図である。
【図10】実施例で用いたマスクパターンの例を示す図である。
【図11】電子顕微鏡によって観察されたファセット多重構造を示す図である。
【図12】ファセット構造による転位の折れ曲がりの様子を示す模式図である。
【図13】FIELOによる結晶成長の過程を示す図である。
【符号の説明】
11 サファイア基板
12 GaN膜
13 SiO2
14 開口部
15 GaN膜
21 GaN基板
22 SiO2
23 開口部
24 GaN膜
31 SiC基板
32 GaN膜
33 SiO2
34 開口部
35 GaN膜
41 GaN基板
42 SiO2
43 開口部
44 GaN膜
51 サファイア基板
52 GaN膜
53 SiO2
54 開口部
55 GaN膜
56 平坦な表面
61 サファイア基板
62 GaN膜
63 SiO2
64 開口部
65 溝
66 GaN膜
71 サファイア基板
72 レジスト膜
72 溝
73 開口部
74 溝
75 GaN膜
91 GaN層
92 クラッド層
93 n型GaN光ガイド層
94 多重量子井戸構造活性層
95 p型GaN光ガイド層
96 クラッド層
97 コンタクト層
98 SiO2
99 開口部
100 p型電極
101 n型電極
110 SiO2
111 開口部
112 SiO2
113 SiO2
114 SiO2
115 SiO2
116 SiO2
117 SiO2
201 サファイア基板
202 下地結晶膜
203 成長領域
204 マスク
205 ファセット面
1000 サファイア基板
1002 GaN膜
1003 マスク
1004 GaN層
1006 転位
1007 小ファセット構造
1008 巨大ファセット構造
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a group III nitride free-standing substrate, a semiconductor device using the same, and a method for manufacturing the same.
[0002]
[Prior art]
Nitride semiconductor materials have a sufficiently large forbidden band width and a direct transition type between band transitions. Therefore, application to a short wavelength light emitting element has been actively studied. In addition, application to electronic devices is also expected due to the high saturation drift velocity of electrons and the use of two-dimensional carrier gas by heterojunction.
[0003]
The nitride semiconductor layers constituting these elements are formed using a vapor phase growth method such as metal organic vapor phase epitaxy (MOVPE), molecular beam vapor phase epitaxy (MBE), or hydride vapor phase epitaxy (HVPE). It is obtained by performing epitaxial growth on the substrate. However, since there is no underlying substrate having a lattice constant matching with this nitride semiconductor layer, it is difficult to obtain a high-quality growth layer, and the obtained nitride semiconductor layer contains many crystal defects. . Since this crystal defect becomes a factor that hinders improvement in device characteristics, techniques for reducing crystal defects in the nitride semiconductor layer have been actively studied so far.
[0004]
One such technique is known in which a thick GaN layer is used as an underlayer for crystal growth, and a semiconductor multilayer film constituting an element portion is formed on the GaN layer. An ELO (Epitaxial Lateral Overgrowth) technique is known as a technique for forming a small number of GaN underlayers. ELO is a crystal growth method that covers a part of the base with a mask and prevents the propagation of threading dislocations extending vertically from the base. In this method, the crystal grows laterally from the mask opening, and finally a continuous film covering the entire mask is formed. In Japanese Patent Application Laid-Open No. 11-251253 (Patent Document 1), by using this ELO technique, a crystal defect in the vicinity of the wafer surface is 1 × 10 6. Five Piece / cm 2 It is said that the following GaN substrate was obtained. However, when ELO is used, it is difficult to reduce the crystal defect density over the entire surface of the wafer. In ELO, GaN selectively grows laterally from the opening of the mask. In the region where the mask is formed, dislocations are prevented from proceeding upward, but in the opening, the dislocations are inherited as they are from the underlayer, and the upper region has a structure including many threading dislocations. Therefore, in the crystal growth by ELO, a portion with few crystal defects is formed, while a region with many threading dislocations is formed at the same time, and it is difficult to reduce crystal defects over the entire surface of the wafer. In the example of the above publication, when the crystal defect density near the surface was observed by TEM, 1 × 10 Four Although described as having been described below, such a region having a low crystal defect is formed, while a region including a large number of crystal defects is formed at the same time. Actually, “Applied Physics Letter Volume 71 1997 pp.2472-2474” (Non-patent Document 1) includes SiO 2 2 Almost no dislocation is observed on the mask, but 10 at the mask opening. 8 ~Ten 9 cm -2 It has been reported that dislocations are observed.
[0005]
On the other hand, the present inventors have developed FIELO (Facet-Initiated Epitaxial Lateral Overgrowth) technology, which is a further development of the ELO technique (Non-patent Document 2: “Applied Physics” (Vol. 68, No. 7, 1999, pp. 774-779)). This technology uses SiO 2 Although it is common with ELO in that selective growth is performed using a mask, it is different in that a facet is formed in the mask opening. By forming facets, the propagation direction of dislocations is changed, and threading dislocations reaching the upper part of the epitaxial growth layer are reduced. By using this method, a high-quality GaN substrate with relatively few crystal defects can be obtained by growing a thick GaN layer on a base substrate such as sapphire and then removing the base substrate. By utilizing the above, it is possible to obtain an element having a performance superior to that of the prior art.
Japanese Patent Laid-Open No. 2002-33288 (Patent Document 2) describes a crystal growth method in which the ELO method is improved. This publication discloses a technique for reducing a dislocation density by exposing a semiconductor layer having a concavo-convex portion in a mask opening and crystal growth using this layer as a base. This document discloses a method of forming crystal irregularities inside a mask opening, starting crystal growth from the irregularities, and laterally growing on the mask. In the concavo-convex portion, the concave portion is left unfilled by growing in the lateral direction, and a void is left in that portion, thereby causing discontinuity with the base crystal and reducing threading dislocations. In FIG. 8 and paragraphs 0050 to 0051 of the publication, a technique is described in which the entire surface of the mask opening is covered with an anti-surfactant that inhibits crystal growth and crystal is grown from the pinhole portion. In this opening, a process is described in which the GaN layer expands so that the growth starts in an island shape from the pinhole portion, and further grows and extends onto the mask. According to this method, it is described that threading dislocations extending vertically can be surely interrupted and the dislocations can be reduced.
[0006]
However, at present, a higher level of reduction in dislocations is desired from the viewpoint of improving the performance of the device, and the above-described conventional technology does not sufficiently meet the demand.
The ELOs shown in Patent Documents 1 and 2 prevent the propagation of threading dislocations by covering the base with a mask, and high-density dislocations are generated above a portion where no mask exists. Therefore, it is difficult to form a low dislocation region with a large area as an element formation region. In order to form a low dislocation region with a large area, it is conceivable to increase the mask width, but in that case, the crystal axis (c-axis) is disturbed, and it becomes difficult to obtain a crystal of good quality. In mask growth, it is well known that the c-axis orientation deteriorates as the mask width increases. For example, FIG. 4. In addition, these conventional techniques are basically based on the idea of blocking the progress of dislocations with a mask, and include the concept of reducing dislocations reaching the surface by bending the dislocations as in FILEO. Absent.
[0007]
On the other hand, FIELO shown in Non-Patent Document 2 is effective in reducing dislocations, and a low dislocation region can be formed with a relatively large area as an element formation region. However, in order to realize a high level of crystal quality as currently desired, it is necessary to make the crystal layer on the mask thick to some extent, and it is not always necessary to meet the demand for a large area of the low dislocation region. It was not enough, and there was still room for improvement.
[0008]
[Patent Document 1]
JP-A-11-251253
[Patent Document 2]
JP 2002-33288 A
[Non-Patent Document 1]
Applied Physics Letter Volume 71 1997 pp.2472-2474
[Non-Patent Document 2]
"Applied Physics" (Vol. 68, No. 7, 1999, pp. 774-779)
[Non-Patent Document 3]
2nd Intern. Symp. On Blue Laser and Light Emitting Diodes, Chiba, Japan, Sept. 29-Oct. 2, 1998, P488-491 (FIG. 4)
[0009]
[Problems to be solved by the invention]
In view of the above circumstances, an object of the present invention is to provide a group III nitride free-standing substrate in which dislocations are significantly reduced. Another object of the present invention is to form a low dislocation region with a large area. Another object of the present invention is to form such a large-area low dislocation region without disturbing the crystal axis orientation. Another object of the present invention is to form such a large-area low dislocation region without growing a thick semiconductor layer to reduce dislocation.
[0010]
[Means for Solving the Problems]
According to the present invention, a free-standing substrate including a group III nitride semiconductor layer, A substrate, a plurality of first masks extending in a stripe shape formed on the surface of the substrate, a second mask formed between adjacent first masks and having a plurality of openings, A plurality of small facet structures formed in the opening and a facet structure including the plurality of small facet structures, and the width of the second mask in a direction perpendicular to the stripe direction of the first mask is Narrower than the width of the first mask stripe, Dislocations propagating upward from the base material in the group III nitride semiconductor layer are And water In a flat direction, bending is caused at each of the facet surfaces of the plurality of small facet structures and the facet surfaces of the facet structures that include the small facet structures. By There is provided a self-supporting substrate characterized in that the group III nitride semiconductor layer includes dislocations that are bent a plurality of times.
[0011]
In this self-supporting substrate, dislocations propagating from the substrate are bent by the facet surfaces that are oblique to the substrate horizontal plane, so that the dislocation density in the group III nitride semiconductor layer is significantly reduced. The “facet structure” refers to a polyhedral structure whose side face is a facet surface located obliquely with respect to the substrate horizontal plane. The facet structure and the external crystal layer are usually formed in a continuous process and are semiconductor layers having the same composition. However, they have different growth rates, and the impurity concentrations differ accordingly. Therefore, the contour of the facet structure can be clearly grasped by a predetermined method. This point will be described later in the section of the embodiment.
[0013]
This self-supporting substrate is bent in a direction parallel to the base material a plurality of times. Since the number of dislocations propagating in the layer growth direction is reduced by changing the dislocation progress direction, according to the present invention, a remarkable dislocation reduction effect can be obtained. In the FIELO described in the section of the prior art, dislocations are bent once, whereas in the method of the present invention, the dislocation reduction effect is remarkably improved because a plurality of times bending occurs. In the above-described FIELO, as shown in the cross-sectional TEM image of FIG. 5 of Non-Patent Document 2, the bending of the dislocation in the horizontal direction is only once. On the other hand, in the present invention, a significant reduction in dislocation is realized by bending a plurality of times.
[0016]
Further, according to the present invention, a base material, a mask pattern having a predetermined opening provided on the surface of the base material, and a group III nitride formed so as to grow from the opening and cover the mask pattern A plurality of first masks extending in stripes, and a second mask that is positioned between the adjacent first masks and is narrower than the first mask. A self-supporting substrate is provided.
In this free-standing substrate, a small facet structure grown from the second mask and a facet structure formed between the adjacent first masks and including the small facet structure are stably formed. Therefore, a region having a low dislocation and a good crystal orientation is formed in a large area.
[0017]
According to the present invention, there is provided a semiconductor element characterized in that any one of the above-mentioned free-standing substrates is used as a substrate, and an element structure is provided on the substrate. The element structure can be, for example, a laser structure including at least an active layer.
[0018]
According to the present invention, there is also provided a method for manufacturing the above-mentioned free-standing substrate, wherein a plurality of first masks extending in a stripe shape on the surface of a base material Forming process And between the adjacent first masks Forming a plurality of openings by forming a second mask whose width in the direction perpendicular to the stripe direction of the first mask is narrower than the width of the stripe of the first mask; Opening In A step of growing a group III nitride semiconductor to form a small facet structure; I Further growth of Group II nitride semiconductors ,in front Incorporate the storage facet structure Rufu Forming a facet structure; The group III nitride semiconductor is further grown, and dislocations propagating upward from the base material in the group III nitride semiconductor are in a direction parallel to the base material in the small facet structure and the facet structure. Forming multiple dislocations by bending at each facet surface; and A method for manufacturing a self-supporting substrate is provided.
[0019]
In this growth method, a stripe-shaped facet structure including a small facet structure is formed. For this reason, the direction of dislocation propagating from the base material in the vertical direction is changed by both the side face of the small facet structure and the side face of the stripe-shaped facet structure. Since the number of dislocations propagating in the layer growth direction is reduced by changing the dislocation progress direction, according to the present invention, a remarkable dislocation reduction effect can be obtained. In the FIELO described in the section of the prior art, dislocations are bent once, whereas in the method of the present invention, the dislocation reduction effect is remarkably improved because a plurality of times bending occurs.
[0020]
Further, according to the present invention, there is provided a method for manufacturing the above-mentioned self-supporting substrate, wherein a plurality of first masks extending in a stripe shape on a surface of a base material and between the adjacent first masks Further, the width of the first mask in the direction perpendicular to the stripe direction is narrower than the width of the stripe of the first mask. Second mask By forming , Multiple openings A step of forming a mask pattern, and a step of epitaxially growing a group III nitride semiconductor on the base material while forming a facet surface that forms an acute angle with respect to the horizontal surface of the base material, with the opening of the mask pattern as a growth region. A method for manufacturing a self-supporting substrate is provided.
[0021]
According to this growth method, a small facet structure is formed from the growth region of the opening between the second masks, and then a striped facet structure including the small facet is formed between the adjacent first masks. The dislocation propagating in the vertical direction from the base material is converted in its direction by the side face of the small facet structure, the side face of the stripe-shaped facet structure, etc., so that a remarkable dislocation reduction effect is obtained.
[0023]
In addition, although the self-supporting substrate in the present invention includes the group III nitride semiconductor layer having the above-described configuration, it may have a configuration in which other semiconductor layers are appropriately stacked.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
The facet structure in the present invention refers to a structure having a crystal-specific shape in which a crystal plane having a specific low plane index with the slowest growth rate is left during crystal growth. In the case of GaN having a Wurtzite structure as in the present embodiment, when the mask stripe direction is the <11-20> direction of GaN, the growth rate of the {1-101} plane is the slowest in the opening, and this plane is In order to form an angle of 62 ° with the (0001) plane parallel to the substrate surface, a facet structure having a triangular cross section is formed. The growth rate of the surface differs depending on the growth method and growth conditions in addition to the intrinsic properties of the crystal, and not only the triangle consisting of {1-101} as in the present embodiment, but also a triangle with a different angle. Structures, facet structures with vertical sides, and trapezoidal shapes may appear. As the growth continues, the facet structures merge to form a large triangular facet, and by continuing further growth, a large triangular facet structure is formed between the masks A. Such facet formation process can be observed, for example, by a fluorescence micrograph of a cross section shown in FIG. This fluorescence microscope uses ultraviolet light as a light source and captures light emission in the visible light band from the growth layer. The way in which impurities are incorporated varies depending on the plane orientation, and can be observed as a contrast corresponding to such a growth pattern. From this photograph, it can be seen that a small triangular facet structure is first formed in the opening, and finally a large facet structure is formed in the region between the wide masks.
[0025]
FIG. 12 schematically shows an example of a cross-sectional structure of a self-supporting substrate according to the present invention and the movement of dislocation accompanying facet multiplexing. In this cross-sectional structure, a GaN film 1002 is provided on a sapphire substrate 1000, and a mask 1003 having a predetermined opening is formed thereon. As illustrated, the mask 1003 includes a narrow mask and a wide mask. A thick GaN layer 1004 is grown from the surface of the GaN film 1002 through the opening of the mask 1003.
[0026]
The facet structure grown from the opening of the mask 1003 and the facet structure formed by combining these are shown as a small facet structure 1007 in FIG. The larger facet structure 1007 of the larger ones is combined to form a giant facet structure 1008. This huge facet is stably formed by the presence of a wide mask.
[0027]
The GaN layer 1004 includes many dislocations indicated by arrows in the figure. These dislocations are bent in the direction of dislocation by the small facet structure 1007 and the giant facet structure 1008. As a result, dislocations 1006 reaching the surface of the GaN layer 1004 are more dislocated than dislocations existing near the surface of the GaN film 1002. It is greatly reduced.
[0028]
By forming the facets, the edge dislocations occupying 70 to 80% of the threading dislocations and the mixed dislocations of 20 to 30% change the direction in the direction parallel to the substrate surface as described above. As a result, the density of threading dislocations is greatly reduced. However, particularly at the meeting portion between facets, a part of the mixed dislocation rises again toward the growth surface. In the above structure, the dislocation is further reduced by bending the dislocation at the next facet structure or the next facet structure. The dislocation is driven to the end of the huge facet that is finally formed.
[0029]
As described above, the example of the structure of the free-standing substrate according to the present invention has been described. For the purpose of understanding the mechanism of reducing the dislocation, the layer growth process by FIELO will be described as a comparison. FIG. 13 is a process sectional view showing a layer growth process by the conventional FIELO. First, a base crystal film 202 containing GaN is grown on a sapphire substrate 201, and a striped mask 204 is formed on the surface by using a photolithography method and a wet etching method to form a growth region 203 (FIG. 13 (a)). A crystal is grown on the facet surface 205 starting from the growth region 203 (FIGS. 13B to 13D), and finally a flat GaN layer is formed (FIG. 13E). In this process, the dislocation is bent only once by the facet surface 205 shown in FIG. The mask width is usually about 2 μm and the opening width is about 5 μm. In this case, it is difficult to obtain a large area low dislocation region. Although it is conceivable to increase the mask width in order to obtain a large area low dislocation region, in such a case, disorder of the crystal axis of the GaN layer tends to occur. The present invention solves these problems and realizes a free-standing substrate or crystal film of good quality.
[0030]
The “small facet structure” in the present invention refers to one having a smaller size than the “facet structure”. For example, in the case of using a mask pattern in which a second mask is provided between first masks, a facet structure formed from the opening of the second mask or a plurality of facet structures formed by combining them are formed. This is called a “small facet structure”, and a facet structure including this “small facet structure” and formed between adjacent first masks is called a “facet structure”. The “small facet structure” can have any shape, but the “facet structure” preferably has a stripe shape. Since the upper part of the facet structure is a low dislocation density region, a low dislocation density region having a shape and area suitable for forming an element region can be obtained in this way. When the facet structure is a stripe shape, the stripe width is preferably 20 μm or more. In this way, a large area low dislocation density region can be obtained. Note that when both the “small facet structure” and the “facet structure” are formed in a stripe shape, a large area low dislocation density region can be more suitably formed.
[0031]
In the present invention, the facet structure preferably includes a plurality of small facet structures smaller than the facet structure. In this way, the dislocations can be bent a plurality of times, and a more remarkable dislocation reduction effect can be obtained.
[0032]
The cross-sectional shape of the facet structure is arbitrary, but for example, it can be a shape having a triangular or trapezoidal cross section with a base of 20 μm or more. When the cross section is triangular, since there is no flat portion on the upper surface, propagation of dislocations from the base to the layer growth direction is further suppressed, which is preferable. Even in the case of a trapezoidal cross section, the propagation of dislocations can be remarkably suppressed by reducing the width of the upper base. For example, when the facet structure is formed by mask growth, dislocations traveling upward from the mask opening can be more effectively reduced by making the width of the upper base smaller than the mask width.
[0033]
The facet structure is preferably formed periodically in a direction perpendicular to the stripe direction. In this way, a low dislocation density region where an element region should be formed can be stably formed, and the yield in the element formation process is improved.
[0034]
In the present invention, 50% or more of the dislocations contained in the low dislocation density region can be composed of mixed dislocations. Although there are edge dislocations and mixed dislocations as types of dislocations, it is important to significantly reduce edge dislocations in the upper part of the facet formation region from the viewpoint of improving the characteristics of the element structure formed on the free-standing substrate. . The reason for this will be described below with reference to an example of a semiconductor laser. As is well known in semiconductor lasers, the conditions for obtaining optical gain for guided light in the active layer must be achieved. However, the edge dislocation is a cause of generation of a low-angle grain boundary in the crystal, and light scattering is likely to occur at the low-angle grain boundary. For these reasons, it is desirable that edge dislocations be reduced in semiconductor lasers.
[0035]
In the present invention, both the first mask and the second mask have a stripe shape extending in substantially the same direction, and the second mask is formed with a period smaller than the period of the first mask. Can do. By doing this, a small facet structure is formed from the growth region of the opening between the second masks, and a facet overlapping structure in which a stripe facet structure including the small facets is formed between the adjacent first masks is preferable. Can be formed. Thereby, the remarkable dislocation reduction effect is acquired.
In the present invention, the width of the first mask is made wider than the width of the second mask. The width of the first mask is set to be larger than 1 time of the width of the second mask, preferably 1.2 times or more, more preferably 1.5 times or more. By doing so, a large facet structure growing between the first masks can be formed more stably, and as a result, a more remarkable dislocation reduction effect can be obtained.
The first mask and the second mask need not all have the same mask width. For example, by using a plurality of types of widths for the second mask, multiplexing of facet structures can be further promoted, and the dislocation reduction effect can be made more remarkable.
[0036]
Here, the stripe direction of the first mask is a [11-20] direction, a [1-100] direction, or a direction that forms a deviation angle within 30 degrees from these directions with reference to the crystal structure of the group III nitride semiconductor. It can be. By doing so, a facet structure exhibiting an excellent dislocation reducing effect is stably formed.
[0037]
The interval between the adjacent first masks is, for example, 20 μm or more, preferably 30 μm or more. By doing so, a facet structure having a bottom surface width of 20 μm or more, or 30 μm or more is formed, and a large area low dislocation density region can be obtained.
[0038]
When the self-standing substrate of the present invention is used, an excellent crystal quality element structure can be formed on the upper part. When a light emitting device is formed by forming a device structure including an active layer, a device having excellent light emission characteristics can be obtained.
[0039]
In the method for manufacturing a self-supporting substrate of the present invention, the base material includes a dissimilar material substrate made of a material different from the group III nitride semiconductor, and after the step of forming the group III nitride semiconductor layer, the dissimilar material substrate is It can be set as the structure which further implements the process to remove. According to this configuration, it is possible to suitably form a free-standing substrate made of a group III nitride semiconductor.
[0040]
In the present invention, various base materials can be employed as the base material for forming the facet structure. Examples of base materials are sapphire, SiC, Si, GaAs, GaP, LGO, NGO, ZrB 2 , ZnO, MgAl 2 O Three And the like, a group III nitride semiconductor substrate, and a substrate in which a group III nitride semiconductor layer is formed on these substrates. The surface shape of the underlayer is not particularly limited, and may be a flat surface or an uneven surface. Further, a groove may be formed in the substrate, and a facet structure may be formed thereon. For example, it is also effective to use a combination of techniques such as PENDEO and LEPS to obtain a synergistic effect of the dislocation reduction effect due to the facet structure and the dislocation reduction effect such as PENDEO.
[0041]
Next, a method for evaluating a free-standing substrate will be described.
[0042]
The simplest method for measuring the distribution of surface dislocation density on a free-standing substrate is to selectively etch a portion where dislocations protrude from the surface with a chemical solution, and measure the density of the formed depression (this is called an etch pit) using an optical microscope, Alternatively, counting is performed using a scanning electron microscope. Thereby, the dislocation density and distribution can be easily measured. Moreover, the distinction between mixed dislocations and edge dislocations can be easily grasped by the size and shape of the etch pits. Note that these types of dislocations can also be determined by TEM observation.
[0043]
The crystallinity can be evaluated by using the half width of the X-ray rocking curve by the double crystal method in addition to the observation of the etch pits. This half width is effective as a method for evaluating crystallinity because it becomes smaller by improving crystallinity, particularly by reducing dislocations.
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0044]
FIG. 1 is a process sectional view showing an example of a method for manufacturing a self-supporting substrate according to the present invention. Here, as an example, an example of a manufacturing process of a GaN film on a (1000) plane sapphire substrate crystal is given. First, a first GaN film 12 including a low-temperature buffer layer is formed on a (1000) plane sapphire substrate 11 as an example of a group III nitride by MOVPE (Metal Organic Vapora Phase Epitaxy). Here, GaN is used, but this layer contains at least one of group III elements such as gallium (Ga), aluminum (Al), boron (B), and indium (In), and at least N as a group V element. Is included. In addition, the MOVPE can use any method of normal pressure, reduced pressure, and increased pressure. Furthermore, an HVPE (Hydride Vapor Phase Epitaxy) method using chloride as a raw material, a sublimation method formed by sublimating Ga, or the like can also be used.
Next, silicon oxide (SiO 2) is formed on the crystal film by a CVD (chemical vapor deposition) method. 2 Or an insulating film made of silicon nitride. This insulating film is made of silicon oxide (SiO 2 ) And a silicon nitride multilayer film. Furthermore, it is possible to use a refractory metal such as titanium or tungsten. Next, an opening is formed in this insulating film or refractory metal film by lithography and wet etching techniques. As an example, the mask material is SiO 2 A mask pattern having a period of 60 μm was formed between the masks A having a width of 9 μm and six masks B having a width of 5 μm between the masks A having a width of 3 μm. The stripe direction was the <11-20> direction of the GaN film 12. Here, it is desirable that the opening width is 0.5 to 10 μm, but it is also possible to set the opening width to several nm to several hundred nm by using electron beam exposure or the like. The width of both mask A and mask B is preferably 0.5 to 20 μm. In this example, a 9 μm width mask is used as the mask A, and a 5 μm width mask is used as the mask B. However, the width is not limited to this width as long as the relationship of A> B can be satisfied. The stripe direction of the mask is preferably the <11-20> direction or a direction within 30 degrees from the <1-100> direction perpendicular to this direction, more preferably the <11-20> direction or the <1-100> direction. . Particularly, the growth method is preferably the <11-20> direction or the <1-100> direction in the HVPE method, and the <11-20> direction in the MOVPE method.
[0045]
Next, the substrate crystal on which the mask pattern is formed is set in a reaction tube of an HVPE growth apparatus, and GaN is grown. The growth of GaN starts from the surface of the GaN film 12 exposed at the opening 14. First, as shown in FIG. 1B, a GaN crystal having a facet structure having a triangular cross section with the (1-101) plane as a side surface is formed in the opening.
[0046]
In this embodiment, the period of the mask A is 60 μm, and the facet formed between the masks A is a huge facet structure that is finally formed. After the formation of the huge facet structure, further growth was performed by the HVPE method, and finally a flattened GaN crystal film having a thickness of 200 μm was produced. FIG. 7 shows the result of measuring the distribution of dislocation density on the surface of the crystal film. A dislocation distribution with a period of 60 μm is observed, and at the center where the facet structure is formed, 1.5 × 10 Five cm -2 The low value is obtained. Compared with conventional techniques such as ELO and PENDEO, dislocation reduction is realized in a wide area. This is extremely convenient when an element structure such as a laser diode is manufactured.
[0047]
In addition to the plane (0001) plane parallel to the substrate as in this embodiment, a crystal plane such as (1-101) is formed, so that, for example, an impurity such as silicon (Si) is taken in. It depends on. Specifically, (1-100) is easier to take in impurities such as Si, and accordingly, when a facet structure is formed, the carrier concentration in this region increases and the resistance value decreases. Therefore, when an element structure is created above the region where the facets are formed, it is possible to suppress the generation of heat with a low electrical resistance and improve the performance of the element.
[0048]
FIG. 6 is a diagram showing another embodiment. Here, a PENDEO type substrate is used. This substrate can be obtained, for example, by etching the opening in FIG. 1 to the sapphire substrate. For this etching, for example, reactive etching using chlorine gas can be used. Using this substrate, for example, when GaN is grown by the HVPE method, the growth starts laterally only from the side wall of the GaN layer remaining on the pillar, and gradually merges with the adjacent growth layer, and at the same time, a facet structure is formed at the top. Is formed. If the growth is continued, the facets merge with each other, and gradually a large facet structure grows, eventually resulting in a facet structure defined by the widest mask period, dislocations similar to those shown in the first embodiment. A reduction effect is obtained. Furthermore, in this case, since the initial growth is started only from the lateral growth, the influence of threading dislocations is reduced, and lower dislocations can be achieved.
[0049]
As the growth method in the above embodiment, it is preferable to use a method with a high growth rate such as the HVPE method. This is because it is necessary to grow to a thickness of 100 μm to 1 mm in order to obtain a flat film by embedding the final facet structure. As a raw material for the HVPE method, a group III element B, Al, Ga, In metal alone, a halide compound thereof, or an organometallic compound is used. When a group III metal element is used, hydrogen chloride (HCl), hydrogen bromide (HBr), and hydrogen iodide (HI) are used to generate a group III element halide compound in the reaction tube. Further, ammonia, hydrazine-based materials, organic amines, etc. are used as nitrogen materials. In addition, it is desirable to dope impurities to control conductivity. For example, as the n-type impurity, at least one element of C, Si, Ge, Sn, S, Se, and Te is used. In addition, as the p-type impurity, at least one element of C, Si, Ge, Sn, Be, Mg, Ca, Zn, and Cd is used. As these impurity raw materials, a single element, a hydride, a halide such as chloride, or an organic metal can be used.
[0050]
In the above embodiment, the back surface of the sapphire substrate 11 may be irradiated with a laser to perform a substrate peeling process. By selecting the wavelength of this laser so that it passes through the sapphire substrate and is absorbed by the group III nitride semiconductor crystal film, a part of the group III nitride layer in contact with the sapphire substrate can be melted, and only the sapphire substrate can be easily obtained. Can be peeled off. Examples of such a laser include a KrF excimer laser with an oscillation wavelength of 248 nm, and an Nd with an oscillation wavelength of 355 nm. 3+ : 3rd harmonic of YAG laser. Further, only the substrate crystal can be dissolved by mechanical polishing of the substrate or solution etching to separate only the group III nitride crystal film.
[0051]
The manufacturing method of the group III nitride crystal film described in this embodiment makes it possible to manufacture a gallium nitride substrate having a low dislocation density. Using this gallium nitride substrate, LEDs (Light Emitting Diodes), LDs (Laser Diodes), FETs (Field Effect Transistors), etc. can be fabricated, compared to those fabricated on previous sapphire and SiC substrates. Thus, higher performance functions can be obtained.
[0052]
In the above embodiment, the shape of the mask can be variously changed. For example, in addition to the stripe pattern used in the present embodiment, the same result can be obtained with respect to the reduction of the dislocation density even in the case of a triangle, a quadrangle, and various polygons, circles, ellipses, and the like. However, as in this embodiment, for manufacturing a laser using a stripe-type active layer, a crystalline film in which a region having a low dislocation density exists in a stripe shape is finally preferable.
[0053]
The width of the low dislocation density region is desirably sufficiently wide with respect to the laser stripe width. When the conventional PENDEO or ELO technique is used, the width of the low dislocation density region is about several μm, and the width of the low dislocation region cannot be sufficiently obtained for the laser stripe width of about 2 μm. For this reason, the high dislocation regions existing on both sides of the low dislocation region may affect the laser structure and deteriorate the device characteristics.
[0054]
【Example】
Example 1
In this example, a GaN crystal was grown on a sapphire substrate to obtain a group III nitride free-standing substrate.
[0055]
FIG. 1 shows a schematic cross-sectional view of a production process of a GaN film on a (1000) plane sapphire substrate crystal. A (1000) plane sapphire substrate is used as the substrate 11, and this is used as a base substrate for crystal growth to grow a group III nitride semiconductor layer, thereby obtaining a group III nitride free-standing substrate. In forming the GaN film 12, trimethylgallium (TMGa) is used as a group III material, and ammonia gas (NH is used as a group V material. Three The metal organic chemical vapor deposition method (MO-VPE method) was used. In addition, SiO 2 The film 13 is made of disilane (SiH Four ) And oxygen (O 2 The opening 14 was formed using a lithography technique. The GaN film 15 is formed by gallium chloride (GaCl), which is a reaction product of gallium (Ga) and hydrogen chloride (HCl), as a group III material, and NH as a group V material. Three Hydride vapor deposition (HVPE method) using gas was used.
[0056]
Details of the manufacturing process are as follows.
[0057]
First, the growth surface of the sapphire substrate 11 is cleaned and set in the reaction tube of the MO-VPE apparatus. Hydrogen (H 2 ) And nitrogen (N 2 ) Using a gas mixture gas, the sapphire substrate 11 is heated to a temperature of about 1050 ° C., heat-treated for about 10 minutes, and then the sapphire substrate 11 is cooled to a temperature of 500 ° C. After the temperature stabilizes, TMGa and NH Three To form a GaN film having a thickness of 350 nm, and the sapphire substrate 11 is heated again to a temperature of 1050 ° C. NH during temperature rise Three Supply gas. After the temperature was stabilized, TMG was supplied to form a flattened GaN film 12 having a thickness of about 2 μm. After the GaN film 12 is formed, the supply of TMG is stopped, and the temperature is lowered to room temperature and taken out from the growth apparatus. Next, the sapphire substrate 11 on which the GaN film 12 is formed is made of SiO. 2 Set in the film forming apparatus. N 2 When the temperature is raised to 450 ° C. in a gas atmosphere and the temperature stabilizes, SiH Four Gas and O 2 A gas is supplied to form a 0.5 μm thick SiO 2 film on the GaN film 12. 2 A film 13 was formed. SiO 2 After forming the film 13, SiH Four Gas and O 2 The gas supply is stopped, the temperature is lowered to room temperature, and the gas is taken out from the forming apparatus. Next, patterning is performed using a lithography technique, and SiO 2 is formed by wet etching. 2 Striped openings 14 are formed in the film 13. All the opening widths are 3 μm. SiO between openings 2 A pattern consisting of six masks each having a width of 5 μm as a film (referred to as a mask) and two masks each having a width of 9 μm on both sides was formed as one cycle, and this pattern was formed on the entire surface of the GaN crystal. The stripe direction of the opening 14 is the <1-100> direction of the GaN film 12 (FIG. 1A).
[0058]
Next, the sapphire substrate 11 in which the opening 14 is formed is set in a reaction tube of a growth apparatus of the HVPE method. H for carrier gas 2 Using a gas, the sapphire substrate 11 was heated to a temperature of 1040 ° C. while supplying a flow rate of 3000 cc / min. NH of sapphire substrate with flow rate of 1500cc / min from around 600 ° C Three Gas was added to suppress decomposition of the surface of the GaN film 12 exposed at the opening 14. The Ga source in the reaction tube was heated to a temperature of 850 ° C. After the temperature of the entire reaction tube has stabilized, GaCl generated by reacting by supplying HCl gas at a flow rate of 10 cc / min onto the Ga source is supplied to the growth region, Three React with gas to grow GaN. The growth of GaN starts from the surface of the GaN film 12 exposed at the opening 14 and grows for about 5 minutes. As shown in FIG. The GaN film 15 having the first facet structure is grown. When the growth is continued, the adjacent facet structures are merged in a growth of about 20 minutes, and a GaN film 15 having a second facet structure having a triangular cross section as shown in FIG. 1C grows. When the growth is further continued for about 120 minutes, adjacent facet structures are united, and a third facet structure (giant facet structure) having a triangular cross section is grown as shown in FIG. In this embodiment, since a wide mask having a width of 9 μm is provided, the third facet structure is stably formed.
Thereafter, the growth is continued by increasing the flow rate of HCl supplied onto the Ga source to 50 cc / min, and the growth is continued until the GaN film 15 having the third facet structure is united and a GaN film 15 having a flat surface appears. It was. The thickness of the planarized GaN film 15 is about 250 μm. After the growth of the GaN film 15, the HCl gas supplied onto the Ga source was stopped and the temperature of the reaction tube was lowered. NH Three While supplying gas, the substrate was cooled to room temperature, and the substrate was taken out.
[0059]
The group III nitride free-standing substrate obtained as described above was evaluated as follows.
[0060]
Etch pits were measured by etching the surface of the formed GaN film 15 with a mixture of phosphoric acid and sulfuric acid. When the etch pit density was measured at intervals of 10 μm in the <1-100> direction of the GaN film 15, the distribution as shown in FIG. 8 was shown. In the area where the facet structure is formed, the etch pit density is 1.2 × 10 Five / Cm 2 A low value was obtained. In contrast, in the meeting region of the GaN film 15 having the facet structure having the third cross-sectional triangle shape, 1.5 × 10 5 6 / Cm 2 And the dislocation density increased. That is, in the region where the third facet structure (giant facet structure) was formed, a defect density lower by one digit or more was obtained compared to the facet meeting portion. Further, it was found that 50% or more of mixed dislocations in the region with few dislocations.
[0061]
Further, it was found that the tilt angle of the C axis obtained from the (0002) reflection X-ray rocking curve measurement of the growth surface was as small as 80 seconds. Without using the technique of the present invention, the normal ELO pattern (mask width 40 μm, opening width 20 μm) shown in FIG. 13 having a substantially equivalent mask width within the same 60 μm period as in this embodiment is used. In a GaN film grown using the HVPE method for thickness, the dislocation density is 5 × 10 5 on the surface above the opening. 7 cm -2 3 × 10 on the surface of the mask 8 cm -2 It was found that the tilt angle was as large as 10 degrees above the mask. Further, due to the inclination of the C axis, a film having a flat surface could not be obtained.
[0062]
Example 2
In this example, a group III nitride semiconductor layer was grown on a GaN substrate as a base substrate for crystal growth to obtain a group III nitride free-standing substrate. The surface dislocation density of the GaN substrate used was 1 × 10 in terms of etch pit density. 7 / Cm 2 It was about. Hereinafter, a description will be given with reference to FIG.
[0063]
First, the surface of the GaN substrate 21 is treated with an organic solvent or an acid, and the SiO used in Example 1 is used. 2 1 μm thick SiO in film forming equipment 2 A film 22 is formed. Next, the SiO and wet etching techniques are used for SiO. 2 A part of the film 22 is removed to form an opening 23. The widths of the openings 23 are all 5 μm. SiO between openings 2 A pattern consisting of four masks each having a width of 5 μm as a film (called a mask) and two masks each having a width of 15 μm on both sides of the mask was formed as one cycle, and this pattern was formed on the entire surface of the GaN crystal. The stripe direction of the opening was a direction inclined by 5 degrees from the <1-100> direction of the GaN film 12 (FIG. 2A).
[0064]
Next, the GaN substrate 21 in which the opening 23 is formed is set in the reaction tube of the HVPE growth apparatus used in Example 1 above. H with a flow rate of 3000cc / min 2 Gas and N of 500cc / min 2 The temperature of the GaN substrate 21 is raised while supplying the gas. NH at a flow rate of 2000 cc / min when the substrate region of the reaction tube reaches a temperature of around 600 ° C. Three Add gas to a temperature of 1060 ° C. The temperature of the Ga source in the reaction tube was raised to 850 ° C. After the temperature in the reaction tube becomes stable, HCl gas at a flow rate of 10 cc / min is supplied onto the Ga source to supply GaCl produced by the reaction to the growth region. Three The GaN film 24 is grown by reacting with the gas.
[0065]
The GaN film 24 grows from the surface of the GaN substrate 21 in the opening 23. With the growth for about 6 minutes, as shown in FIG. 2B, the GaN film 24 having the first facet structure having a triangular cross section is grown. When the growth is further continued, two to three adjacent first facet structures are merged in a growth of about 35 minutes, and as shown in FIG. 2C, a GaN film having a second facet structure having a triangular cross section. 24 grows. Continue to grow and after 100 minutes of growth, the adjacent second facet structure is 20 μm wide SiO 2 2 As shown in FIG. 2D, a third facet structure having a triangular cross section is grown on the film 22. Further, the flow rate of HCl supplied onto the Ga source is increased to 50 cc / min, and NH Three The growth is continued by reducing the flow rate to 1000 cc / min, and the adjacent third facet structure is united to form a flat GaN film 24 (FIG. 2E). The planarized GaN film 24 was formed to a thickness of 300 μm. After the formation of the GaN film 24, the HCl gas supplied onto the Ga source is stopped and the temperature of the reaction tube is lowered. When the temperature of the reaction tube is around 500 ° C., NH Three The gas supply was stopped and the system was cooled to room temperature, and the GaN substrate 21 was taken out from the reaction tube.
[0066]
The group III nitride free-standing substrate obtained as described above was evaluated as follows.
[0067]
Etch pit density in the flat region on the GaN film 24 having the third facet structure in which the surface of the formed GaN film 24 is etched with a mixed solution of phosphoric acid and sulfuric acid as in Example 1 and the etch pits are measured. Is 8 × 10 Four / Cm 2 A low value was obtained.
[0068]
In the present embodiment, the direction of the opening is formed to be inclined by 5 degrees from the <11-00> direction. However, as long as it can be merged after the facet structure having the third cross-sectional triangle shape is formed, it is limited to the above stripe direction. However, the same effect can be obtained even when tilted at an arbitrary angle.
[0069]
Example 3
In this example, a SiC substrate 31 on which a GaN film 32 having a thickness of 5 μm is formed is used as a substrate crystal (FIG. 3), and a group III nitride semiconductor layer is grown by using this as a base substrate for crystal growth. A group nitride free-standing substrate was obtained. Hereinafter, a description will be given with reference to FIG.
[0070]
First, the SiO used in Example 1 was formed on the surface of the GaN film 32. 2 SiO film with a thickness of 0.2 μm using a film forming apparatus 2 A film 33 is formed. Next, by lithography and wet etching techniques, SiO 2 An opening 34 is formed in the film 33. The width of the opening 34 was 2 μm, and the mask width (interval between the openings) was 10 μm, 4 μm, 4 μm, 7 μm, 4 μm, 4 μm, 10 μm,. The stripe direction of the opening 54 was formed to be inclined by 2 degrees in the <1-100> direction of the sapphire substrate 51 (FIG. 5A).
Next, the SiC substrate 31 in which the opening 34 is formed is set in the reaction tube of the HVPE growth apparatus used in the first embodiment. H with a flow rate of 3000cc / min 2 While supplying the gas, the temperature of the GaN substrate 21 is raised, and the substrate region of the reaction tube is heated from a temperature of about 600 ° C. to a flow rate of 2000 cc / min. Three Gas is added to reach a temperature of 1050 ° C. The temperature of the Ga source in the reaction tube is raised to 800 ° C. After the temperature in the reaction tube becomes stable, HCl gas at a flow rate of 5 cc / min is supplied onto the Ga source, and GaCl generated by the reaction is supplied to the growth region. Three Gas is reacted to grow GaN. The growth of GaN is performed from the surface of the GaN film 32 in the opening 34, and is grown for about 10 minutes. As shown in FIG. 3B, the GaN film 35 having the first facet structure having a triangular cross section is formed. grow up. If the growth is further continued, after the adjacent facet structures are merged, a GaN film 35 having a second facet structure having a triangular cross section as shown in FIG. 3C grows. Further, when the growth is continued by increasing the flow rate of HCl supplied onto the Ga source to 50 cc / min, the adjacent facet structures are united and flattened (FIG. 3D). The planarized GaN film 35 was formed to have a thickness of 270 μm. After the formation of the GaN film 35, the HCl gas supplied onto the Ga source is stopped as in the above embodiment, and the temperature of the reaction tube is lowered. When the temperature of the reaction tube is around 500 ° C., NH Three Stop the gas supply and H at around 200 ℃ 2 N from gas 2 The gas was cooled to room temperature and the substrate was taken out from the reaction tube.
[0071]
A group III nitride free-standing substrate was obtained as described above. The obtained substrate was of good crystal quality with few dislocations.
[0072]
Example 4
In this example, a group III nitride semiconductor layer was grown on a GaN substrate as a base substrate for crystal growth to obtain a group III nitride free-standing substrate. The surface dislocation density of the GaN substrate used was 1 × 10 in terms of etch pit density. 7 / Cm 2 It was about. Hereinafter, a description will be given with reference to FIG.
[0073]
First, after cleaning the surface of the GaN substrate 41, the SiO shown in the above embodiment is used. 2 1 μm thick SiO film forming device 2 A film 42 is formed. Next, SiO 2 An opening 43 is formed in the film 42. The opening 43 was formed by a lithography technique and a wet etching technique. The opening 43 width is 3 μm and SiO 2 The width of the film 42 was periodically changed to 4 μm, 6 μm, 4 μm, 8 μm, 4 μm, 6 μm, 4 μm, and 10 μm to form a mask pattern on the entire surface of the GaN substrate 41. The direction of the opening 43 was the <11-20> direction (FIG. 4A).
[0074]
Next, the GaN substrate 41 in which the opening 43 is formed is set in the reaction tube of the growth apparatus of the HVPE method as in the above-described embodiment. H with a flow rate of 2000cc / min 2 And 1000cc / min N 2 While supplying the gas, the temperature of the GaN substrate 41 is raised, and the sapphire substrate is NH at a flow rate of 1000 cc / min from around 600 ° C. Three Gas is added and the temperature is raised to 1020 ° C. The temperature of the Ga source in the reaction tube was raised to 860 ° C. After the temperature in the reaction tube stabilizes, GaCl generated by reacting by supplying HCl gas at a flow rate of 20 cc / min onto the Ga source is supplied to the growth region, and NH Three React with gas to grow GaN. The growth of GaN occurs from the surface of the GaN substrate 41 in the opening 43. With the growth for about 3 minutes, as shown in FIG. 4B, a GaN film 44 having a first facet structure having a triangular cross section is grown. As the growth continues further, adjacent first facet structures are merged in a growth of about 15 minutes, and a GaN film 44 having a second facet structure having a triangular cross section as shown in FIG. 4C grows. The growth is further continued, and the adjacent second facet structure is merged in the growth for 40 minutes, so that a GaN film 44 having a third facet structure having a triangular cross section as shown in FIG. 4D is grown. Further, the growth is continued, and in the growth for 80 minutes, the adjacent third facet structure is united, and as shown in FIG. 4E, the GaN film 44 having the fourth facet structure having a triangular cross section is grown. To do. Thereafter, the flow rate of HCl supplied onto the Ga source is increased to 70 cc / min, and the growth is continued. The adjacent GaN films 44 having the fourth facet structure are combined to form a flat GaN film 44 (FIG. 4). (F)). The planarized GaN film was formed to a thickness of 350 μm. After the GaN film 44 is formed, the supply of HCl gas is stopped and the temperature of the reaction tube is lowered. Until the temperature of the reaction tube reaches around 500 ° C, NH Three Supply gas and H around 200 ℃ 2 N from gas 2 The sapphire substrate 11 was taken out from the reaction tube after the gas was cooled to room temperature.
[0075]
Etch pits were measured by etching the surface of the formed GaN film 44 with a mixture of phosphoric acid and sulfuric acid in the same manner as in Example 1. In a flat region on the GaN film 44 having the fourth facet structure, the etch pit density is 2 × 10 Four / Cm 2 A low value was obtained.
[0076]
Example 5
In this example, a GaN crystal was grown on a sapphire substrate to obtain a group III nitride free-standing substrate. Hereinafter, a description will be given with reference to FIG.
[0077]
In this example, a (1000) plane sapphire substrate with the c-axis tilted by 0.15 degrees was used as the substrate. For the formation of the GaN film, trimethylgallium (TMGa) is used as a group III material, and ammonia gas (NH is used as a group V material. Three The metalorganic chemical vapor deposition method (MO-VPE method) is used. In addition, SiO 2 For the formation of the film 53, dichlorosilane (SiH Four ) And oxygen (O 2 The opening 54 was formed by using a lithography technique.
[0078]
Details of the process will be described below. First, the growth surface of the sapphire substrate 51 is cleaned, and the sapphire substrate 51 is made of SiO. 2 Set in the film forming apparatus. Sapphire substrate 51 is N 2 The temperature is raised to 450 ° C. in a gas atmosphere. 0.04% SiH after temperature stabilizes Four Gas and 0.4% O 2 A gas is supplied to form a 0.5 μm thick SiO 2 film on the GaN film 52. 2 A film 53 is formed. SiO 2 After forming the film 53, SiH Four Gas and O 2 The gas supply is stopped, the temperature is lowered to room temperature, and the gas is taken out from the growth apparatus.
[0079]
Next, SiO 2 An opening 54 is formed in the film 53. The width of the opening 54 was 3 μm, and the mask width (interval between openings) was 3 μm, 5 μm, 3 μm, 7 μm, 3 μm, 5 μm, 3 μm, and 9 μm, respectively. The stripe direction of the opening 54 was formed to be inclined by 2 degrees in the <1-100> direction of the sapphire substrate 51 (FIG. 5A).
[0080]
Next, the sapphire substrate 51 in which the opening 54 is formed is set in the reaction tube of the MO-VPE apparatus. Hydrogen (H 2 ) And nitrogen (N 2 ) While supplying the gas mixture gas, the sapphire substrate 51 is heated to a temperature of about 1050 ° C., heat-treated for about 10 minutes, and the sapphire substrate 51 is cooled to a temperature of 520 ° C. After the temperature stabilizes, TMGa and NH Three To form a GaN film having a thickness of 300 nm. Again, NH Three The temperature of the sapphire substrate 51 is raised to a temperature of 1050 ° C. while supplying gas. The heating time is about 12 minutes. In this temperature raising step, SiO 2 The GaN on the film 53 evaporates. After the temperature is stabilized, TMG is supplied to form a GaN film 55 having a facet structure with the (1-101) plane as a side wall on the opening 54 (FIG. 5B).
[0081]
Further, as shown in FIG. 5C, the GaN film 55 having the adjacent facet structure is united to form the GaN film 55 having the second facet structure. Further, the growth is continued, and the adjacent second facet structure is united to form the GaN film 55 having the third facet structure (FIG. 5D).
[0082]
The growth is further continued, and the adjacent third facet structure is united to form the GaN film 55 having the fourth facet structure having the flat surface 56 (FIG. 5E). Thereafter, the supply of TMG was stopped, the temperature was lowered to room temperature, and the TMG was taken out from the growth apparatus. Until the temperature during temperature drop reaches around 500 ° C, NH Three Gas was supplied.
[0083]
Etch pits were measured by etching the surface of the formed GaN film 55 with a mixture of phosphoric acid and sulfuric acid in the same manner as in Example 1. In the flat region of the GaN film 55 having the fourth facet structure, the etch pit density is 2 × 10 Five / Cm 2 A low value was obtained.
[0084]
Example 6
In this example, a GaN crystal was grown on a sapphire substrate to obtain a group III nitride free-standing substrate. Hereinafter, a description will be given with reference to FIG.
[0085]
Details of the manufacturing process are as follows. As the substrate, a (1000) plane sapphire substrate 61 inclined by 0.2 degrees was used, trimethyl gallium (TMGa) as the group III material, and ammonia gas (NH) as the group V material. Three GaN film 62 having a thickness of about 1 μm was formed on the surface by using a metal organic chemical vapor deposition method (MO-VPE method). Next, dichlorosilane (SiH Four ) And oxygen (O 2 ) With a thickness of 0.5 μm by thermal CVD using 2 A film 63 was formed. SiO by dry etching 2 After providing an opening 64 in the film 63, SiO 2 Using the film 63 as a mask, the GaN film 62 and the sapphire substrate 61 were dry-etched by 0.5 μm or more (FIG. 6A). Etching gas is Cl 2 Gas was used. Here, the width of the opening 64 was 4 μm, and the mask width (interval between the openings) was 6 μm, 6 μm, 6 μm, 10 μm, 6 μm, 6 μm, 6 μm, 10 μm,. That is, this pattern was formed on the entire surface of the GaN crystal, with a pattern consisting of three 6 μm wide masks and two 10 μm wide masks on both sides of each mask. The stripe direction of the opening 64 was formed in the <1-100> direction of the sapphire substrate 61.
[0086]
Next, the substrate subjected to the above treatment is set in a reaction tube of an HVPE growth apparatus. H with a flow rate of 2000cc / min 2 And 1000cc / min N 2 The temperature of the sapphire substrate 61 is raised while supplying gas, and NH is supplied at a flow rate of 1000 cc / min from around 600 ° C. Three Gas is added and the temperature is raised to 1020 ° C. The temperature of the Ga source in the reaction tube was raised to 860 ° C. After the temperature in the reaction tube has stabilized, GaCl generated by reacting by supplying HCl gas at a flow rate of 5 cc / min onto the Ga source is supplied to the growth region, and NH Three React with gas to grow GaN. The growth of GaN is performed from the side wall surface of the GaN film 62 in the trench 65, and the first facet structure made of GaN is grown in the opening as shown in FIG. To do. Next, the flow rate of HCl supplied onto the Ga source is increased to 50 cc / min, and SiH 2 Cl 2 When the GaN growth is continued by supplying the gas, as shown in FIG. 2 A GaN film 66 having a second facet structure having a triangular cross section is grown between the films 63. Further, the growth is continued, and the growth is continued until the adjacent GaN films 66 having a triangular facet structure are combined to form a flat surface GaN film 66 as shown in FIG. After the GaN film 66 having a flat surface is formed, the supply of HCl gas is stopped and the temperature of the reaction tube is lowered. NH Three While supplying the gas, it was cooled to room temperature, and the sapphire substrate was taken out.
[0087]
Etch pits were measured by etching the surface of the formed GaN film 66 with the mixed solution of phosphoric acid and sulfuric acid used in Example 1 above. In the central region where the GaN film 66 finally forms a facet structure in the <1-100> direction, the etch pit density is 4 × 10 Five / Cm 2 And a low value was obtained. 18 / Cm Three The carrier concentration was obtained.
[0088]
After the GaN film 66 is formed, the sapphire substrate 61 is removed, and the back surface of the GaN film 66 is planarized by polishing or the like, so that a single GaN substrate 66 can be manufactured. For removal of the sapphire substrate 61, methods such as polishing, laser peeling, and etching can be used.
[0089]
Example 7
In this example, a GaN crystal was grown on a sapphire substrate to obtain a group III nitride free-standing substrate. Hereinafter, a description will be given with reference to FIG.
[0090]
As the substrate, a (1000) plane sapphire substrate 71 inclined by 0.15 degrees was used. A resist film 72 having a thickness of 4 μm or more was formed on the sapphire substrate 71, and an opening 73 was formed in the resist film 72 by a lithography technique.
[0091]
Here, the width of the opening 73 is 4 μm, and the mask width (interval between the openings) is 6 μm, 6 μm, 6 μm, 6 μm, 8 μm, 6 μm, 6 μm, 6 μm, 6 μm, 8 μm,. That is, a mask pattern was prepared with a pattern consisting of four 6 μm wide masks and two 8 μm wide masks on both sides of each as one cycle. The stripe direction of the opening 73 was formed in the <1-100> direction of the sapphire substrate 71 (FIG. 7A).
[0092]
Next, Cl 2 The surface of the sapphire substrate 71 in the opening 73 was etched by a dry etching method using gas to form a groove 74 having a depth of 4 μm or more (FIG. 7B).
[0093]
Next, the resist film 72 is removed and set in the reaction tube of the MO-VPE apparatus. Hydrogen (H 2 ) And nitrogen (N 2 ) While supplying the gas mixture gas, the sapphire substrate 71 is heated to a temperature of about 1070 ° C., heat-treated for about 15 minutes, and the sapphire substrate 71 is cooled to a temperature of 520 ° C. After the temperature stabilizes, TMGa and NH Three To form a GaN film having a thickness of 250 nm. Again, NH Three The temperature of the sapphire substrate 71 is raised to a temperature of 1050 ° C. while supplying gas. After the temperature is stabilized, TMG is supplied to grow GaN. As shown in FIG. 7C, the GaN film 75 is formed on the surface of the sapphire substrate 71 and the growth of GaN 76 occurs on the bottom surface of the groove 74 after the growth for 20 minutes.
[0094]
After the GaN film 75 having the facet structure is formed, the supply of TMG is stopped, the temperature is lowered to room temperature, and the substrate is taken out from the growth apparatus. Until the temperature during cooling is around 500 ° C, NH Three Supply gas.
[0095]
Next, it is set in the reaction tube of the growth apparatus of the HVPE method used in the above embodiment. H for carrier gas 2 And N 2 The sapphire substrate 71 is heated to a temperature of 1060 ° C. while supplying a flow rate of 4000 cc / min using a mixed gas (flow rate ratio 1: 2). NH with a flow rate of 1500 cc / min after the sapphire substrate 71 reaches a temperature from around 600 ° C. Three Supply gas. The Ga source in the reaction tube was heated to a temperature of 840 ° C. After the temperature of the entire reaction tube is stabilized, GaCl generated by reacting by supplying HCl gas at a flow rate of 50 cc / min onto the Ga source is supplied to the growth region, and NH Three React with gas to grow GaN. In order to dope Si impurities, SiH 2 Cl 2 The gas was supplied at a flow rate of 0.015 cc / min. The growth of GaN occurs from the surface of the GaN film 75. The growth of the GaN film at the bottom of the groove 74 is slow, and the state shown in FIG.
[0096]
If the growth is continued, a GaN film 75 including a huge facet structure is formed (FIG. 7D), and then a GaN film 75 having a flat surface is formed when grown for 200 minutes (FIG. 7E). ). The film thickness of the GaN film 75 was flattened to a thickness of 320 μm. After the formation of the GaN film 75, the HCl gas supplied onto the Ga source is stopped and the temperature of the reaction tube is lowered. Until the temperature of the reaction tube reaches around 500 ° C, NH Three Supply gas and H around 200 ℃ 2 N from gas 2 The gas was switched to room temperature and the substrate was taken out.
[0097]
The surface of the formed GaN film 75 was etched with the mixed solution of phosphoric acid and sulfuric acid used in Example 1, and the etch pit was measured. Measurements were made at 10 μm intervals in the <1-100> direction. The GaN film 65 is 2 × 10 at the etch pit density in the central region on the facet structure. Five / Cm 2 A low value was obtained.
[0098]
In this embodiment, dry etching is used to form the groove of the sapphire substrate 71. However, the same effect can be obtained even when the phosphoric acid-based mixed solution is used.
[0099]
Example 8
In this example, a semiconductor laser structure was produced using the group III nitride free-standing substrate produced in Example 1. Hereinafter, a description will be given with reference to FIG.
[0100]
For the production of the laser structure, metal organic chemical vapor deposition (MO-VPE) using an organic metal as a group III material was used. The group III nitride free-standing substrate produced in Example 1 was set in an MO-CVD apparatus. H 2 Gas and NH Three The temperature was raised to 1050 ° C. while supplying the gas. After the temperature was stabilized, an n-type GaN layer 91 having a thickness of 1 μm to which Si was added was formed. Furthermore, 0.4 μm thick n-type Al doped with Si 0.15 Ga 0.85 An N clad layer 92 and a 0.1 μm thick n-type GaN light guide layer 93 to which Si was added were formed. Subsequently, at a temperature of 790 ° C., an undoped In of 2.5 nm thickness 0.2 Ga 0.8 N quantum well layer and 5nm thick undoped In 0.05 Ga 0.95 A three-cycle multi-quantum well structure active layer 94 made of an N barrier layer was formed. Then at a temperature of 1000 ° C
A p-type GaN light guide layer 95 having a thickness of 0.1 μm to which Mg is added;
0.4μm thick p-type Al with Mg added 0.1 Ga 0.9 N clad layer 96,
A p-type GaN contact layer 97 having a thickness of 0.5 μm to which Mg is added;
Were sequentially formed to form a laser element structure (FIG. 9A).
[0101]
After making the laser structure, NH Three Cooling to a temperature of 500 ° C. while supplying gas, 2 While supplying gas, it was cooled to room temperature.
[0102]
After cooling, the substrate on which the laser structure has been formed is taken out of the apparatus, and a 0.5 μm thick SiO 2 A film 98 was formed. Further, an opening 99 having a width of 1.8 μm was formed in a region where the facet structure was formed by lithography. Further, a p-type electrode 100 of palladium (Pd) having a thickness of 50 nm and gold (Au) having a thickness of 0.3 μm is formed on the p-type GaN contact layer 97 of the opening 99, and N 2 Heat treatment was performed at a temperature of 450 ° C. in a gas atmosphere.
[0103]
Next, the sapphire substrate 11, the GaN film 12, and the GaN film 15 were polished from the back surface so that the total film thickness was about 100 μm. After the polished back GaN film 15 is etched with a phosphoric acid-based solution, an n-electrode 101 made of 50 nm thick Ti and 0.3 μm thick aluminum (Al) is formed (FIG. 9B). Subsequently, the cavity surface of the GaN film 15 was cleaved to form a cavity mirror surface having a laser structure.
[0104]
The semiconductor laser fabricated as described above is oscillated at room temperature (25 ° C.). The threshold was measured. The laser obtained has a threshold current of 20 mA (current density: ~ 3.5 KA / cm). 2 ) Good value before and after. Further, the laser lifetime exceeded 5000 hours at 60 ° C. and 30 mW output, and it was confirmed that it was a practical level as a light source for optical disc pickup.
[0105]
It is considered that the reason why the excellent light emission performance was obtained in this example is that dislocations introduced into the laser element structure including the active layer are greatly reduced. In particular, the reduction in edge dislocation is considered to be one of the causes of the improvement in characteristics. As described above, the edge dislocation is a cause of generation of a low-angle grain boundary in the crystal, and light scattering is likely to occur at the low-angle grain boundary. In this example, since the edge dislocations are remarkably reduced in the active layer, it is considered that the laser characteristics are remarkably improved.
[0106]
Example 9
In this example, a GaN substrate was used as a base substrate for crystal growth, and a group III nitride semiconductor layer was grown thereon using various mask patterns to obtain a group III nitride free-standing substrate. The surface dislocation density of the GaN substrate used was 1 × 10 in terms of etch pit density. 7 / Cm 2 It was about.
[0107]
FIG. 10 is a schematic diagram of the mask pattern used in this example. Both masks are SiO 2 A film was used, and the film thickness was 0.5 μm.
[0108]
In FIG. 10, SiO 2 The width of the film 110 is 10 μm and other SiO 2 The films 112, 113, 114, 115, 116, and 117 were formed so as to be wider than the width. SiO 2 The distance between the films 110 was 20 μm or more. The width of the opening 111 from which the substrate surface is exposed was set to 1.5 μm or more. SiO 2 The direction of the film 110 was the <1-100> direction of the underlying GaN substrate.
[0109]
In the mask pattern shown in FIG. 2 SiO between the films 110 2 A film 112 is formed. SiO 2 The film 112 has a width of 5 μm and a length of 5 μm to 50 μm.
[0110]
In the mask pattern shown in FIG. 2 SiO between the films 110 2 A film 113 is formed. SiO in the horizontal plane of the substrate 2 The shape of the film 113 is a triangle and a rhombus.
[0111]
In the mask pattern shown in FIG. 2 SiO between the films 110 2 A film 114 is formed. SiO in the horizontal plane of the substrate 2 The shape of the film 114 is a rectangle including a hollow portion. The width (short side) of the rectangle was about 1 μm.
[0112]
In the mask pattern shown in FIG. 2 SiO between the films 110 2 A film 115 is formed. SiO in the horizontal plane of the substrate 2 The film 115 is a parallelogram having a width of 5 μm and a length of 20 μm.
[0113]
In the mask pattern shown in FIG. 2 SiO between the films 110 2 A film 116 is formed. SiO in the horizontal plane of the substrate 2 The film 116 is a triangle having a side of about 7 μm.
[0114]
In the mask pattern shown in FIG. 2 SiO between the films 110 2 A film 117 is formed. SiO in the horizontal plane of the substrate 2 The film 117 is circular with a diameter of about 10 μm.
[0115]
Next, using the substrate on which the mask patterns having the shapes shown in FIGS. 10A to 10F were formed, the GaN film was epitaxially grown by the HVPE method or the MOVPE method in the same manner as in the above example.
[0116]
In the growth process, a GaN film is grown from the opening 111 to form a facet structure as in the above embodiment. By continuing the growth, the coalescence of adjacent facet structures is repeated, and SiO 2 is formed on the substrate crystal. 2 A GaN film having a huge triangular facet structure is formed between the films 110. As the growth continues, a GaN film having a flat surface area is formed by combining the GaN films having a huge triangular facet structure.
[0117]
The surface defects of the GaN film formed using each mask pattern were measured. In either case, the etch pit density is 2 × 10 in the region where the huge facet structure is formed. Five / Cm 2 We were able to reduce to.
[0118]
The present invention has been described above based on the embodiments. Each of the free-standing substrates obtained in Examples 1 to 8 has a structure in which the large facet structure includes a plurality of small small facet structures. The facet structure has a triangular or trapezoidal cross-sectional shape with a base of 20 μm or more, and in the formed group III nitride semiconductor layer, dislocations propagating from the substrate toward the top are substantially horizontal to the substrate. It is bent several times in various directions.
In addition, the self-standing substrates obtained in Examples 1 to 8 above are all observed by etching pits.
(i) Surface average dislocation density of 10 -6 cm -2 Less than a low dislocation density region is periodically formed in one direction in the substrate horizontal plane.
(ii) The width of the low dislocation density region is 20 μm or more.
(iii) 50% or more of the dislocations included in the low dislocation density region are mixed dislocations.
Was confirmed.
[0119]
Further, when the tilt angle of the low dislocation density region was measured by the method described in Example 1, it was confirmed that all were 1 degree or less.
[0120]
As described above, the present invention has been described based on the embodiments, but the present invention is not limited thereto, and various configurations can be changed.
[0121]
For example, in the above embodiment, 0.5 μm thick SiO as a mask. 2 A film was used but SiO 2 Any thickness that can form a facet structure without epitaxially growing GaN on the film may be used. The mask material is also SiO 2 In addition to the film, SiN (x) film, Al 2 O Three A film or the like can be used. Further, the mask opening width and the stripe direction can be appropriately changed.
[0122]
Also, a substrate other than those described in the above embodiment can be used as the base substrate.
[0123]
【The invention's effect】
As described above, according to the present invention, a group III nitride free-standing substrate in which dislocations are remarkably reduced can be obtained. The low dislocation density region formed on this free-standing substrate has a large area, and an element structure can be suitably formed thereon.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating an example of a method for manufacturing a self-supporting substrate according to the present invention.
FIG. 2 is a process cross-sectional view illustrating an example of a method for manufacturing a self-supporting substrate according to the present invention.
FIG. 3 is a process cross-sectional view illustrating an example of a method for manufacturing a self-supporting substrate according to the present invention.
FIG. 4 is a process cross-sectional view illustrating an example of a method for manufacturing a self-supporting substrate according to the present invention.
FIG. 5 is a process cross-sectional view illustrating an example of a method for manufacturing a self-supporting substrate according to the present invention.
FIG. 6 is a process cross-sectional view illustrating an example of a method for manufacturing a self-supporting substrate according to the present invention.
FIG. 7 is a process cross-sectional view illustrating an example of a method for manufacturing a self-supporting substrate according to the present invention.
8 is a diagram showing the measurement results of etch pit density in Example 1. FIG.
FIG. 9 is a process cross-sectional view of the method for manufacturing the semiconductor laser shown in the embodiment.
FIG. 10 is a diagram illustrating an example of a mask pattern used in an example.
FIG. 11 is a diagram showing a faceted multiple structure observed by an electron microscope.
FIG. 12 is a schematic diagram showing a state of dislocation bending due to a facet structure;
FIG. 13 is a diagram showing a process of crystal growth by FIELO.
[Explanation of symbols]
11 Sapphire substrate
12 GaN film
13 SiO 2 film
14 opening
15 GaN film
21 GaN substrate
22 SiO 2 film
23 opening
24 GaN film
31 SiC substrate
32 GaN film
33 SiO 2 film
34 opening
35 GaN film
41 GaN substrate
42 SiO 2 film
43 opening
44 GaN film
51 Sapphire substrate
52 GaN film
53 SiO 2 film
54 opening
55 GaN film
56 flat surface
61 Sapphire substrate
62 GaN film
63 SiO 2 film
64 opening
65 groove
66 GaN film
71 Sapphire substrate
72 resist film
72 groove
73 opening
74 Groove
75 GaN film
91 GaN layer
92 Clad layer
93 n-type GaN light guide layer
94 Multiple quantum well structure active layer
95 p-type GaN optical guide layer
96 Clad layer
97 Contact layer
98 SiO 2 film
99 opening
100 p-type electrode
101 n-type electrode
110 SiO 2 film
111 opening
112 SiO 2 film
113 SiO 2 film
114 SiO 2 film
115 SiO 2 film
116 SiO 2 film
117 SiO 2 film
201 Sapphire substrate
202 Underlying crystal film
203 Growth area
204 mask
205 Faceted surface
1000 Sapphire substrate
1002 GaN film
1003 Mask
1004 GaN layer
1006 dislocation
1007 Small facet structure
1008 Giant facet structure

Claims (17)

III族窒化物半導体層を含む自立基板であって、
基材と、
前記基材の表面に形成されたストライプ状に延在する複数の第1マスクと、
隣接する前記第1マスクの間に形成され、複数の開口部を有する第2マスクと、
前記開口部に形成された複数の小ファセット構造と、
前記複数の小ファセット構造を内包するファセット構造と、を含み、
前記第1マスクのストライプ方向と垂直な方向における前記第2マスクの幅は、前記第1マスクのストライプの幅より狭く、
前記III族窒化物半導体層中において前記基材から上部に向かって伝播する転位が、前記基材と水平な方向に、前記複数の小ファセット構造のファセット面および前記小ファセット構造を内包するファセット構造のファセット面の各々において折れ曲がることにより、前記III族窒化物半導体層が複数回折れ曲がっている転位を含むことを特徴とする自立基板。
A free-standing substrate including a group III nitride semiconductor layer,
A substrate;
A plurality of first masks extending in a stripe shape formed on the surface of the substrate;
A second mask formed between adjacent first masks and having a plurality of openings;
A plurality of small facet structures formed in the opening;
A facet structure containing the plurality of small facet structures,
The width of the second mask in a direction perpendicular to the stripe direction of the first mask is narrower than the width of the stripe of the first mask,
Facet dislocations propagating toward the top from the substrate in the III nitride semiconductor layer is, the substrate and the horizontal direction, enclosing a facet surface and the small facet structures of said plurality of small facet structure the Rukoto Oremaga in each of the facets of the structure, self-supporting substrate having the group III nitride semiconductor layer is characterized in that it comprises a dislocations are bent multiple times.
請求項に記載の自立基板において、
前記ファセット構造は、底辺が20μm以上の三角形または台形の断面形状を有することを特徴とする自立基板。
In the self-supporting substrate according to claim 1 ,
The facet structure has a triangular or trapezoidal cross-sectional shape with a base of 20 μm or more, and is a self-supporting substrate.
請求項またはに記載の自立基板において、
前記第1マスクおよび前記第2マスクは、いずれも同一方向に延在するストライプ形状を有し、前記第2マスクは前記第1マスクの周期よりも小さい周期で形成されていることを特徴とする自立基板。
In the self-supporting substrate according to claim 1 or 2 ,
Said first mask and said second mask, each have a stripe shape extending in the same direction, said second mask and characterized by being formed with a smaller period than the period of the first mask A self-supporting board.
請求項乃至3のいずれか1項に記載の自立基板において、
前記第1マスクのストライプ方向が、前記III族窒化物半導体の結晶構造を基準として[11−20]方向、[1−100]方向またはこれらの方向から30度以内のずれ角をなす方向であることを特徴とする自立基板。
In free-standing substrate according to any one of claims 1 to 3,
The stripe direction of the first mask is a [11-20] direction, a [1-100] direction, or a direction that forms a deviation angle within 30 degrees from these directions with respect to the crystal structure of the group III nitride semiconductor. A self-supporting board characterized by that.
請求項乃至4のいずれか1項に記載の自立基板において、
隣接する前記第1マスク間の間隔が20μm以上であることを特徴とする自立基板。
In free-standing substrate according to any one of claims 1 to 4,
The self-supporting substrate, wherein an interval between the adjacent first masks is 20 μm or more.
請求項乃至5のいずれか1項に記載の自立基板において、複数の前記小ファセット構造が、前記第1マスクと第2マスクの延在する方向と垂直な方向に周期的に形成されていることを特徴とする自立基板。In free-standing substrate according to any one of claims 1 to 5, a plurality of the small facet structure is periodically formed in the extending direction perpendicular to the direction of the first mask and the second mask A self-supporting board characterized by that. 請求項乃至6のいずれか1項に記載の自立基板において、
隣接する前記第1マスクによって区画された領域を底辺とするストライプ形状のファセット構造を含むことを特徴とする自立基板。
In free-standing substrate according to any one of claims 1 to 6,
A self-supporting substrate comprising a stripe-shaped facet structure whose bottom is a region partitioned by the adjacent first mask.
請求項1乃至7のいずれか1項に記載の自立基板を基板として用い、前記基板上に素子構造を設けたことを特徴とする半導体素子。The semiconductor device characterized by claim using the free-standing substrate according to any one of claim 1 to 7 as a substrate, provided with a device structure on the substrate. 請求項に記載の半導体素子において、
前記素子構造が、少なくとも活性層を含むレーザ構造であることを特徴とする半導体素子。
The semiconductor device according to claim 8 ,
A semiconductor device, wherein the device structure is a laser structure including at least an active layer.
請求項1に記載の自立基板を製造する方法であって、
基材表面に、ストライプ状に延在する複数の第1マスクを形成する工程と、
隣接する前記第1マスク間に、前記第1マスクのストライプ方向と垂直な方向における幅が前記第1マスクのストライプの幅より狭い第2マスクを形成することにより、複数の開口部を形成する工程と、
記開口部おいてIII族窒化物半導体を成長させ、小ファセット構造を形成する工程と、
II族窒化物半導体をさらに成長させ、前記小ファセット構造を内包するファセット構造を形成する工程と、
前記III族窒化物半導体をさらに成長させ、前記III族窒化物半導体中において前記基材から上部に向かって伝播する転位が、前記基材と水平な方向に、前記小ファセット構造および前記ファセット構造の各々のファセット面において折り曲がることで、複数回折れ曲がった転位を形成する工程と、
を含むことを特徴とする、自立基板の製造方法。
A method for manufacturing the self-supporting substrate according to claim 1, comprising:
Forming a plurality of first masks extending in stripes on the substrate surface;
Forming a plurality of openings between adjacent first masks by forming a second mask whose width in the direction perpendicular to the stripe direction of the first mask is narrower than the width of the stripe of the first mask; When,
Grown Oite III nitride semiconductor prior Symbol opening, forming a small facet structure,
Further growing the I II-V nitride semiconductor, forming a full Asetto structure you containing the previous SL small facet structure,
The group III nitride semiconductor is further grown, and dislocations propagating upward from the base material in the group III nitride semiconductor are in a direction parallel to the base material in the small facet structure and the facet structure. Forming multiple dislocations by bending at each facet surface; and
A method for manufacturing a self-supporting substrate, comprising:
請求項10に記載の自立基板を製造する方法において、
前記第1マスクおよび前記第2マスクは、いずれも同一方向に延在するストライプ形状を有し、前記第2マスクは前記第1マスクの周期よりも小さい周期で形成されていることを特徴とする自立基板の製造方法。
The method of manufacturing a self-supporting substrate according to claim 10 ,
Said first mask and said second mask, each have a stripe shape extending in the same direction, said second mask and characterized by being formed with a smaller period than the period of the first mask A method for manufacturing a self-supporting substrate.
請求項10または11に記載の自立基板を製造する方法において、
前記第1マスクのストライプ方向が、前記III族窒化物半導体の結晶構造を基準として[11−20]方向、[1−100]方向またはこれらの方向から30度以内のずれ角をなす方向であることを特徴とする自立基板の製造方法。
In the method of manufacturing the self-supporting substrate according to claim 10 or 11 ,
The stripe direction of the first mask is a [11-20] direction, a [1-100] direction, or a direction that forms a deviation angle within 30 degrees from these directions with respect to the crystal structure of the group III nitride semiconductor. A method for manufacturing a self-supporting substrate.
請求項10乃至12のいずれか1項に記載の自立基板を製造する方法において、
隣接する前記第1マスク間の間隔が20μm以上であることを特徴とする自立基板の製造方法。
A method for producing a self-supporting substrate according to any one of claims 10 to 12,
A method for manufacturing a self-supporting substrate, wherein an interval between adjacent first masks is 20 μm or more.
請求項1に記載の自立基板を製造する方法であって、
基材表面に、ストライプ状に延在する複数の第1マスクと、隣接する前記第1マスク間に、前記第1マスクのストライプ方向と垂直な方向における幅が前記第1マスクのストライプの幅より狭い第2マスクを形成することにより複数の開口部を含むマスクパターンを形成する工程と、
前記マスクパターンの開口部を成長領域として、基材水平面に対して鋭角をなすファセット面を形成させながら前記基材上にIII族窒化物半導体をエピタキシャル成長させる工程と、を含むことを特徴とする自立基板の製造方法。
A method for manufacturing the self-supporting substrate according to claim 1, comprising:
A width in a direction perpendicular to the stripe direction of the first mask between the plurality of first masks extending in a stripe shape on the substrate surface and the adjacent first mask is larger than the stripe width of the first mask. Forming a mask pattern including a plurality of openings by forming a narrow second mask ; and
And a step of epitaxially growing a group III nitride semiconductor on the base material while forming a facet surface having an acute angle with respect to a horizontal surface of the base material with the opening of the mask pattern as a growth region. A method for manufacturing a substrate.
請求項14に記載の自立基板を製造する方法において、
前記第1マスクおよび前記第2マスクは、いずれも同一方向に延在するストライプ形状を有し、前記第2マスクは前記第1マスクの周期よりも小さい周期で形成されていることを特徴とする自立基板の製造方法。
The method of manufacturing a self-supporting substrate according to claim 14 ,
Said first mask and said second mask, each have a stripe shape extending in the same direction, said second mask and characterized by being formed with a smaller period than the period of the first mask A method for manufacturing a self-supporting substrate.
請求項14または15に記載の自立基板を製造する方法において、
前記第1マスクのストライプ方向が、前記III族窒化物半導体の結晶構造を基準として[11−20]方向、[1−100]方向またはこれらの方向から30度以内のずれ角をなす方向であることを特徴とする自立基板の製造方法。
A method for manufacturing a self-supporting substrate according to claim 14 or 15 ,
The stripe direction of the first mask is a [11-20] direction, a [1-100] direction, or a direction that forms a deviation angle within 30 degrees from these directions with respect to the crystal structure of the group III nitride semiconductor. A method for manufacturing a self-supporting substrate.
請求項14乃至16のいずれか1項に記載の自立基板を製造する方法において、
隣接する前記第1マスク間の間隔が20μm以上であることを特徴とする自立基板の製造方法。
A method for producing a self-supporting substrate according to any one of claims 14 to 16,
A method for manufacturing a self-supporting substrate, wherein an interval between adjacent first masks is 20 μm or more.
JP2002360030A 2002-12-11 2002-12-11 Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof Expired - Fee Related JP4178936B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002360030A JP4178936B2 (en) 2002-12-11 2002-12-11 Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002360030A JP4178936B2 (en) 2002-12-11 2002-12-11 Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004193371A JP2004193371A (en) 2004-07-08
JP4178936B2 true JP4178936B2 (en) 2008-11-12

Family

ID=32759223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002360030A Expired - Fee Related JP4178936B2 (en) 2002-12-11 2002-12-11 Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4178936B2 (en)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352079A (en) * 2005-03-22 2006-12-28 Sumitomo Chemical Co Ltd Self-supporting substrate, manufacturing method thereof and semiconductor light-emitting element
JP4734022B2 (en) * 2005-05-11 2011-07-27 古河機械金属株式会社 Group III nitride semiconductor layer forming method and group III nitride semiconductor substrate manufacturing method
JP2006316308A (en) * 2005-05-11 2006-11-24 Furukawa Co Ltd Method of forming group iii nitride semiconductor layer, method of manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate
CN101232067B (en) * 2005-05-16 2013-05-15 索尼株式会社 Light emitting diode and manufacturing method thereof, integrated light emitting diode, and display
JP4518209B1 (en) * 2009-09-07 2010-08-04 住友電気工業株式会社 Group III nitride crystal substrate, group III nitride crystal substrate with epi layer, and semiconductor device and method for manufacturing the same
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4277826B2 (en) 2005-06-23 2009-06-10 住友電気工業株式会社 Nitride crystal, nitride crystal substrate, nitride crystal substrate with epi layer, and semiconductor device and method for manufacturing the same
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4885507B2 (en) * 2005-10-05 2012-02-29 古河機械金属株式会社 Group III nitride semiconductor layer forming method and group III nitride semiconductor substrate manufacturing method
JP2007191321A (en) * 2006-01-17 2007-08-02 Sumitomo Electric Ind Ltd Method for producing nitride substrate, nitride substrate, and nitride-based semiconductor device
US7691732B2 (en) 2008-06-18 2010-04-06 Sumitomo Electric Industries, Ltd. Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
JP2007194450A (en) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd Semiconductor device, and method of manufacturing same
KR100809243B1 (en) * 2006-04-27 2008-02-29 삼성전기주식회사 Method of producing a nitride film and nitride structure produced by the same
JP4996186B2 (en) * 2006-09-25 2012-08-08 株式会社東芝 Semiconductor device, compound semiconductor substrate and manufacturing method thereof
JP2009280482A (en) 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Self-supporting group-iii nitride single-crystal substrate and method for producing semiconductor device using the same
JP5206985B2 (en) * 2009-05-28 2013-06-12 日立電線株式会社 Cubic nitride semiconductor wafer, method for manufacturing the same, and method for manufacturing a cubic nitride semiconductor free-standing substrate
JP5306935B2 (en) * 2009-08-04 2013-10-02 大陽日酸株式会社 Method for detecting reaction products
JP4881492B2 (en) * 2009-09-17 2012-02-22 株式会社東芝 Semiconductor light emitting device
JP4835749B2 (en) * 2009-12-18 2011-12-14 住友電気工業株式会社 Group III nitride crystal substrate, group III nitride crystal substrate with epi layer, and semiconductor device and method for manufacturing the same
JP5565396B2 (en) * 2011-09-26 2014-08-06 住友電気工業株式会社 Group III nitride crystal substrate, group III nitride crystal substrate with epi layer, and semiconductor device
JP2013209273A (en) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp Periodic table group 13 metal nitride semiconductor crystal
JP2016150871A (en) * 2015-02-17 2016-08-22 国立大学法人大阪大学 Manufacturing method of group iii nitride crystal, group iii nitride crystal and semiconductor device
KR102523231B1 (en) * 2015-02-23 2023-04-18 미쯔비시 케미컬 주식회사 C-PLANE GaN SUBSTRATE
CN104659089B (en) * 2015-03-12 2017-09-29 苏州能屋电子科技有限公司 Vertical stratification AlGaN/GaN HEMT devices based on epitaxial lateral overgrowth technology and preparation method thereof
KR102426231B1 (en) * 2016-08-08 2022-07-29 미쯔비시 케미컬 주식회사 Conductive C-plane GaN substrate
CN113604885B (en) * 2016-08-08 2024-02-02 三菱化学株式会社 Method for manufacturing C-plane GaN substrate and nitride semiconductor device
JP6984856B2 (en) * 2016-08-25 2021-12-22 国立大学法人山口大学 Manufacturing method of semiconductor substrate
JP6984855B2 (en) * 2016-08-25 2021-12-22 国立大学法人山口大学 Base substrate
JP6595731B1 (en) * 2018-10-26 2019-10-23 株式会社サイオクス Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure
JP7284983B2 (en) * 2019-02-21 2023-06-01 国立大学法人山口大学 Semiconductor substrate manufacturing method and base substrate used therefor
CN113614293A (en) * 2019-03-28 2021-11-05 日本碍子株式会社 Base substrate
JP7074168B2 (en) * 2020-09-03 2022-05-24 三菱ケミカル株式会社 C-plane GaN substrate
CN114975700B (en) * 2022-08-01 2022-10-21 北京大学 Preparation and lossless interface separation method of nitride LED

Also Published As

Publication number Publication date
JP2004193371A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
JP4178936B2 (en) Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof
JP5815144B2 (en) Nitride semiconductor light emitting diode device
JP3987660B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP4032538B2 (en) Semiconductor thin film and semiconductor device manufacturing method
JP3594826B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP3556916B2 (en) Manufacturing method of semiconductor substrate
JP3819730B2 (en) Nitride-based semiconductor device and method for forming nitride semiconductor
JP4644942B2 (en) Crystal film, crystal substrate, and method of manufacturing semiconductor device
JP2002270516A (en) Growing method of iii group nitride semiconductor, film thereof and semiconductor element using the same
JP2008177586A (en) GaN SYSTEM SEMICONDUCTOR AND ITS MANUFACTURING METHOD
JPH11261169A (en) Growing method for nitride-based iii-v compound semiconductor and semiconductor device
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP2002145700A (en) Sapphire substrate, semiconductor device, electronic part and crystal growing method
JP2001284266A (en) Method of manufacturing group iii nitride compound semiconductor and group iii nitride compound semiconductor element
WO2011007776A1 (en) Group-iii nitride semiconductor element, epitaxial substrate, and method for fabricating a group-iii nitride semiconductor element
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
JP4016062B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP4924563B2 (en) Method for producing substrate product having macro step, method for producing epitaxial wafer, and method for producing nitride semiconductor light emitting device
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP2004165550A (en) Nitride semiconductor element
JP2005019964A (en) Ultraviolet light-emitting element
JP5080820B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP3987879B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4394800B2 (en) Nitride III-V compound semiconductor device and manufacturing method thereof
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees