JP6984856B2 - Manufacturing method of semiconductor substrate - Google Patents
Manufacturing method of semiconductor substrate Download PDFInfo
- Publication number
- JP6984856B2 JP6984856B2 JP2016164805A JP2016164805A JP6984856B2 JP 6984856 B2 JP6984856 B2 JP 6984856B2 JP 2016164805 A JP2016164805 A JP 2016164805A JP 2016164805 A JP2016164805 A JP 2016164805A JP 6984856 B2 JP6984856 B2 JP 6984856B2
- Authority
- JP
- Japan
- Prior art keywords
- triangular facet
- thick film
- mask
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体基板の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor substrate.
ハイドライド気相成長法(Hydride Vapor Phase Epitaxy、 以下「HVPE法」という。)により低転位密度のGaN層を形成する技術が提案されている。 A technique for forming a GaN layer having a low dislocation density by a hydride vapor phase growth method (Hydride Vapor Phase Epitaxy, hereinafter referred to as "HVPE method") has been proposed.
例えば、特許文献1には、サファイア基板上に設けたGaN膜上にマスク幅の異なる複数のマスクを形成し、それらのマスクの開口部からHVPE法でGaNを結晶成長させることにより、マスクの開口部から結晶成長した小ファセット構造と、小ファセット構造が合体した巨大ファセット構造とを含む厚膜のGaN層を形成し、このとき、小ファセット構造及び巨大ファセット構造によって転位の進行方向が曲げられることからGaN層の表面に到達する転位が低減されることが開示されている。 For example, in Patent Document 1, a plurality of masks having different mask widths are formed on a GaN film provided on a sapphire substrate, and GaN is crystal-grown from the openings of the masks by the HVPE method to open the masks. A thick GaN layer containing a small facet structure crystal-grown from a portion and a huge facet structure in which the small facet structures are combined is formed, and at this time, the direction of dislocation travel is bent by the small facet structure and the huge facet structure. It is disclosed that the dislocations reaching the surface of the GaN layer are reduced.
特許文献2〜4には、下地基板上に規則正しくストライプマスクパターンを形成し、それらのマスクの開口部からHVPE法でGaNを結晶成長させることにより、ファセットよりなる直線状のV溝を有するGaN層を形成し、このとき、V溝の底部に転位が集合することから、それ以外の低転位密度の領域をデバイスの重要部分に使用することが開示されている。 In Patent Documents 2 to 4, a GaN layer having a linear V-groove made of a facet is formed by regularly forming stripe mask patterns on a base substrate and crystal-growing GaN from the openings of those masks by the HVPE method. At this time, dislocations gather at the bottom of the V-groove, and it is disclosed that other regions with low dislocation densities are used for important parts of the device.
パワーエレクトロニクスにおけるパワーデバイス用材料としてGaNが期待されている。そして、産業用や自動車用等の高耐圧及び大電流用途でのGaN系パワーデバイスを実現する上で、従来のLED等の発光デバイスよりも低転位密度のGaN基板を作製する技術の確立が望まれている。 GaN is expected as a material for power devices in power electronics. Then, in order to realize a GaN-based power device for high withstand voltage and large current applications such as for industrial use and automobiles, it is desired to establish a technology for manufacturing a GaN substrate having a lower dislocation density than conventional light emitting devices such as LEDs. It is rare.
しかしながら、特許文献1に開示されたGaN層の形成方法では、パワーデバイス用材料に求められるような低転位密度を実現することは困難である。また、特許文献2〜4に開示された方法で得られるGaN層は、大面積の低転位密度領域を必要とするパワーデバイス用材料には不向きである。 However, it is difficult to realize the low dislocation density required for a material for a power device by the method for forming a GaN layer disclosed in Patent Document 1. Further, the GaN layer obtained by the methods disclosed in Patent Documents 2 to 4 is not suitable for a material for a power device that requires a large area and a low dislocation density region.
本発明の課題は、パワーデバイス用材料として好適な低転位密度の大面積の半導体基板を製造する方法を提供することである。 An object of the present invention is to provide a method for manufacturing a large area semiconductor substrate having a low dislocation density suitable as a material for a power device.
本発明は、各々、所定方向に沿った断面形状が三角形となるように半導体が結晶成長した前記所定方向の幅が100μm以上の複数の三角ファセット構造を前記所定方向に並んで配設されるように形成するステップと、前記複数の三角ファセット構造のそれぞれと、それに隣接する三角ファセット構造との間の凹部を埋め込むように、それらの三角ファセット構造の斜めファセット面のそれぞれから前記半導体が結晶成長して会合した第1厚膜成長層を形成するステップと、前記複数の三角ファセット構造のそれぞれの頂上に連続して、前記半導体が、前記三角ファセット構造の底面と同一の結晶成長面で結晶成長して前記所定方向に沿った断面形状が逆三角形となるように第2厚膜成長層を形成するステップとを備え、前記複数の三角ファセット構造の上の複数の前記第2厚膜成長層が合体することにより前記第1厚膜成長層を埋設し、前記第1厚膜成長層を形成するステップでは、前記第1厚膜成長層の会合部に転位が集中する一方、前記第2厚膜成長層を形成するステップでは、前記第2厚膜成長層の表面において転位が分散する半導体基板の製造方法である。 In the present invention, a plurality of triangular facet structures having a width of 100 μm or more in the predetermined direction in which the semiconductor is crystal-grown so that the cross-sectional shape along the predetermined direction becomes a triangle are arranged side by side in the predetermined direction. The semiconductor crystal grows from each of the diagonal facet surfaces of the triangular facet structures so as to embed the recesses between the steps to be formed in, each of the plurality of triangular facet structures, and the adjacent triangular facet structures. The semiconductor grows on the same crystal growth plane as the bottom surface of the triangular facet structure in succession to the step of forming the first thick film growth layer associated with each other and the top of each of the plurality of triangular facet structures. A step of forming a second thick film growth layer so that the cross-sectional shape along the predetermined direction becomes an inverted triangle is provided, and the plurality of the second thick film growth layers on the plurality of triangular facet structures are united. In the step of burying the first thick film growth layer and forming the first thick film growth layer, the rearrangements are concentrated at the association portion of the first thick film growth layer, while the second thick film growth. The step of forming the layer is a method for manufacturing a semiconductor substrate in which dislocations are dispersed on the surface of the second thick film growth layer.
本発明によれば、各々、所定方向に沿った断面形状が三角形となるように半導体が結晶成長した幅が100μm以上の大きな複数の三角ファセット構造を所定方向に並んで配設されるように形成し、そして、それらの大きな三角ファセット構造のそれぞれの斜めファセット面から、半導体が結晶成長して相互に隣接する三角ファセット構造間の凹部を埋め込むように第1厚膜成長層を形成すると共に、それらの大きな三角ファセット構造のそれぞれの上に、半導体が、三角ファセット構造の底面と同一の結晶成長面で結晶成長して所定方向に沿った断面形状が逆三角形となるように第2厚膜成長層を形成し、最終的に複数の三角ファセット構造の上の複数の第2厚膜成長層が合体して第1厚膜成長層を埋設することにより、転位の低減及び分散効果が得られ、その結果、これらの三角ファセット構造並びに第1及び第2厚膜成長層を含む半導体層からパワーデバイス用材料として好適な低転位密度の大面積の半導体基板を製造することができる。 According to the present invention, a plurality of large triangular facet structures having a width of 100 μm or more in which semiconductors are grown are arranged side by side in a predetermined direction so that the cross-sectional shape along a predetermined direction becomes a triangle. Then, from each of the diagonal facet planes of those large triangular facet structures, the semiconductors grow into crystals and form the first thick film growth layer so as to embed the recesses between the adjacent triangular facet structures, and they. On each of the large triangular facet structures, the semiconductor grows on the same crystal growth plane as the bottom surface of the triangular facet structure, and the cross-sectional shape along the predetermined direction becomes an inverted triangle. Finally, a plurality of second thick film growth layers on a plurality of triangular facet structures are united to embed the first thick film growth layer, thereby reducing and dispersing dislocations. As a result, it is possible to manufacture a large-area semiconductor substrate having a low dislocation density suitable as a material for a power device from the semiconductor layer including these triangular facet structures and the first and second thick film growth layers.
以下、実施形態について詳細に説明する。 Hereinafter, embodiments will be described in detail.
実施形態に係る半導体基板の製造方法は、下地基板準備工程と半導体結晶成長工程とを備える。なお、ここではGaNを半導体とするGaN基板の製造例を示すが、特にこれに限定されるものではなく、半導体がAlGaN、InGaN、InAlGaN、InAlN、InN等であってもよい。 The method for manufacturing a semiconductor substrate according to the embodiment includes a base substrate preparation step and a semiconductor crystal growth step. Although a manufacturing example of a GaN substrate using GaN as a semiconductor is shown here, the semiconductor is not particularly limited to this, and the semiconductor may be AlGaN, InGaN, InAlGaN, InAlN, InN, or the like.
(下地基板準備工程)
下地基板準備工程では、半導体基板を製造するために用いられる図1A〜1Cに示すような下地基板10を準備する。
(Base substrate preparation process)
In the base substrate preparation step, the
下地基板10は、基板本体11とその上にストライプ状に設けられたマスク12とを有する。
The
基板本体11は、マスク12間の開口部13から露出する基板表面が後に開口部13から結晶成長させるのと同一の半導体のGaNで構成されていることが好ましい。基板本体11は、GaN基板、又は、例えば、サファイア基板、ZnO基板、SiC基板等の基材表面にGaN膜が設けられたものであることが好ましい。基板表面を構成するGaNの主面は、特に限定されるものではないが、c面であることが好ましい。なお、基板本体11は、例えば、サファイア基板、ZnO基板、SiC基板等で構成されていてもよい。
It is preferable that the substrate
マスク12は、例えば、二酸化珪素(SiO2)、窒化珪素(SiNx)等で形成されている。マスク12は、基板本体11上の面内において、マスク12と基板本体11が露出した開口部13とが所定方向に交互に配設された部分を含み、且つ後述するように開口部13からGaNがその所定方向に沿った断面形状が三角形となるように結晶成長した三角ファセット構造を形成するように設けられていればよい。具体的には、ストライプ状のマスク12は、例えば、マスク幅方向、つまり、マスク12と開口部13とが交互に配設された所定方向が、開口部13から露出した基板本体11のa軸方向又はm軸方向となるように設けられていることが好ましい。
The
マスク幅方向において、マスク12の幅wは10μm以上100μm以下であり、好ましくは10μm以上50μm以下、より好ましくは10μm以上20μm以下である。マスク12の幅wは長さ方向に一定であることが好ましく、また、マスク12の幅wは相互に同一であることが好ましい。開口部13の幅Wは、好ましくは100μm以上1000μm以下、より好ましくは100μm以上900μm以下、更に好ましくは100μm以上500μm以下である。開口部13の幅Wも長さ方向に一定であることが好ましく、また、開口部13の幅Wも相互に同一であることが好ましい。マスク12の幅wに対する開口部13の幅Wの比(W/w)は5以上50以下であり、好ましくは5以上25以下、より好ましくは10以上25以下である。なお、マスク12の幅w及び開口部13の幅Wのうちの少なくとも一方が長さ方向に一定でない場合、いずれかの部分のマスク12とそれに隣接する開口部13との関係において、マスク12の幅wに対する開口部13の幅Wの比が5以上50以下であればよい。また、マスク12の幅w及び開口部13の幅Wのうちの少なくとも一方が相互に同一でない場合、いずれかのマスク12とそれに隣接する開口部13との関係において、マスク12の幅wに対する開口部13の幅Wの比(W/w)が5以上50以下であればよい。
In the mask width direction, the width w of the
マスク12の幅w及び開口部13の幅Wの和であるマスク12の周期Pは、好ましくは100μm以上1000μm以下、より好ましくは100μm以上500μm以下である。マスク12の厚さは、好ましくは10nm以上500nm以下、より好ましくは10nm以上200nm以下である。
The period P of the
なお、マスク12のパターンは、基板本体11上の面内において、マスク12と基板本体11が露出した開口部13とが所定方向に交互に配設された部分を含むと共に、その所定方向において、マスク12の幅wが10μm以上100μm以下及びマスク12の幅wに対する開口部13の幅Wの比(W/w)が5以上50以下であり、且つ開口部13からGaNが所定方向に沿った断面形状が三角形となるように結晶成長した三角ファセット構造を形成する構成であれば、上記のストライプ状のマスクパターンに限定されるものではない。マスク12のマスクパターンは、例えば、図2Aに示すように、平面視においてマスク12に任意形状の開口部13が形成されたものであってもよく、図2Bに示すように、平面視においてマスク12にハニカム状に正六角形の開口部13が形成されたものであってもよく、図2Cに示すように、平面視においてマスク12に三角格子を構成するように円形の開口部13が形成されたものであってもよく、図2Dに示すように、平面視においてマスク12に四角格子を構成するように矩形の開口部13が形成されたものであって
もよい。
The pattern of the
以上の構成の下地基板10によれば、基板本体11上の面内において、マスク12と基板本体11が露出した開口部13とがマスク幅方向に交互に配設され、そのマスク幅方向において、マスク12の幅wが10μm以上100μm以下及びマスク12の幅wに対する開口部13の幅Wの比(W/w)が5以上50以下であるので、GaNの結晶成長条件を適宜選択すれば、後述するように、それらの開口部から、各々、マスク幅方向に沿った断面形状が三角形となるようにGaNが結晶成長した大きな複数の三角ファセット構造をマスク幅方向に並んで配設されるように形成することができる。そして、それらの大きな三角ファセット構造のそれぞれの斜めファセット面から、GaNが結晶成長して相互に隣接する三角ファセット構造間の凹部を埋め込むように第1厚膜成長層を形成すると共に、それらの大きな三角ファセット構造のそれぞれの上に、GaNが、三角ファセット構造の底面と同一の結晶成長面で結晶成長してマスク幅方向に沿った断面形状が逆三角形となるように第2厚膜成長層を形成し、最終的に第1厚膜成長層による相互に隣接する三角ファセット構造間の凹部の埋め込みが完了するのに続いて、複数の三角ファセット構造の上の複数の第2厚膜成長層が合体して第1厚膜成長層を埋設することにより、転位の低減及び分散効果が得られ、その結果、これらの三角ファセット構造並びに第1及び第2厚膜成長層を含むGaN層からパワーデバイス用材料として好適な低転位密度の大面積のGaN基板を製造することができる。
According to the
誘電体のマスク12には、単に基板本体11の転位の成長阻止層としての働きだけではなく、結晶成長するGaNを成長部に供給するポンプとしての働きがあるものと考えられる。そして、マスク12の幅wが10μm以上100μm以下及びマスク12の幅wに対する開口部13の幅Wの比(W/w)が5以上50以下であれば、マスク12の上に異常な結晶成長が生じることなく、大きな三角ファセット構造を安定して形成することができるものと考えられる。
It is considered that the
(半導体結晶成長工程)
半導体結晶成長工程では、気相成長装置を用い、気相成長法のHVPE法で、反応室で下地基板10のマスク12を設けた側の面に原料ガスを接触させることにより半導体のGaNの結晶成長を行う。原料ガスには、Ga源ガスとしてGaClガスが挙げられ、N源ガスとしてNH3ガスが挙げられる。また、キャリアガスとして例えばH2ガスやN2ガスが挙げられる。なお、このとき、気相成長法としてMOVPE法(有機金属気相成長法:Metal-Organic Vapor Phase Epitaxy)等を用いてもよい。
(Semiconductor crystal growth process)
In the semiconductor crystal growth step, a semiconductor GaN crystal is used by contacting the raw material gas with the surface of the
<三角ファセット構造形成ステップ>
GaNは、下地基板10上のマスク12により結晶成長が規制されるため、マスク12間の各開口部13からエピタキシャル成長する。従って、開口部13から基板本体11の主面がc面のGaNが露出していれば、GaNがc面成長する。このとき、図3A〜3Cに示すように、GaNは、各開口部13において、結晶成長するに従ってマスク幅方向の寸法が両側から漸次短くなった後に最終的に線状に収束した頂上を構成し、このとき、マスク幅方向に沿った断面形状が上に頂点を有する三角形の突状に構成された幅が100μm以上の大きな三角ファセット構造21を形成する。ここで、本出願における「三角形」には、3本の線分の辺で構成された三角形の他、3本の辺のうちの少なくとも1本が弓形に外向きに膨出又は内向きに没入した略三角形も含まれる。
<Triangular facet structure formation step>
Since the crystal growth of GaN is restricted by the
この三角ファセット構造21は、マスク幅方向に間隔をおいて複数が並んで配設されるように開口部13毎に形成され、全体として、三角ファセット構造21とマスク12とが交互にストライプ状に設けられたGaN層20(半導体層)を構成する。つまり、この三角ファセット構造21は、各開口部13に対応して形成されたものであり、複数の開口部
13において形成された複数の三角ファセット構造21が合体して形成されたものではない。
The
マスク幅方向において、三角ファセット構造21間の間隔は、マスク12の幅wと同一であり、好ましくは10μm以上100μm以下、より好ましくは10μm以上50μm以下、更に好ましくは10μm以上20μm以下である。三角ファセット構造21の幅(底面幅)は、開口部13の幅Wと同一であり、好ましくは100μm以上1000μm以下、より好ましくは100μm以上900μm以下、更に好ましくは100μm以上500μm以下である。三角ファセット構造21間の間隔に対する三角ファセット構造21の幅の比は、マスク12の幅wに対する開口部13の幅Wの比(W/w)と同一であり、好ましくは5以上50以下、より好ましくは5以上25以下、更に好ましくは10以上25以下である。
In the mask width direction, the distance between the
下地基板10に含まれていた転位dは、マスク12の対応部分では遮蔽されるが、開口部13の対応部分ではGaN層20の三角ファセット構造21に継承される。
The dislocation d included in the
ここで、GaNの結晶成長条件は、三角ファセット構造21の形成に好適なように適宜選択する。具体的には、Ga源ガス(GaClを生成するHClガス)流量は例えば0.4slm以上1.2slm以下であり、N源ガスの流量は例えば4slm以上24slm以下であり、及びキャリアガスの流量は典型的には例えば17.4slmである。反応室内の圧力は典型的には980kPa以上1000kPa以下であり、及び結晶成長温度は例えば1000℃以上1100℃以下である。
Here, the crystal growth conditions of GaN are appropriately selected so as to be suitable for forming the
<厚膜成長ステップ>
三角ファセット構造21形成ステップの後、引き続きGaNを結晶成長させる。このとき、図4Aに示すように、GaNは、複数の三角ファセット構造21のそれぞれの斜面の斜めファセット面から結晶成長して相互に隣接する三角ファセット構造21間の凹部を埋め込むように第1厚膜成長層22を形成すると同時に(第1厚膜成長ステップ)、複数の三角ファセット構造21のそれぞれの上に、その頂上に連続して、三角ファセット構造21の底面、従って、下地基板10の基板本体11におけるマスク12間の開口部13から露出する基板表面と同一の結晶成長面で結晶成長し、結晶成長に伴ってマスク幅方向の寸法が両側に漸次拡大して、成長領域の履歴であるマスク幅方向に沿った断面形状が逆三角形となるように第2厚膜成長層を形成し(第2厚膜成長ステップ)、そして、三角ファセット構造21を含んで全体として単一のGaN層20(半導体層)を構成する。
<Thick film growth step>
After the
また、下地基板10の構成及びGaNの結晶成長条件を選択することにより、図4Bに示すように、GaNは、複数の三角ファセット構造21のそれぞれの斜面の斜めファセット面から結晶成長して相互に隣接する三角ファセット構造21間の凹部を埋め込むように第1厚膜成長層22を形成し(第1厚膜成長ステップ)、しかる後、第1厚膜成長層22の形成と共に、複数の三角ファセット構造21のそれぞれの上に、三角ファセット構造21の頂上から間隔をおいて、三角ファセット構造21の底面と同一の結晶成長面で結晶成長し、結晶成長に伴ってマスク幅方向の寸法が両側に漸次拡大して、成長領域の履歴であるマスク幅方向に沿った断面形状が逆三角形となるように第2厚膜成長層を形成し(第2厚膜成長ステップ)、そして、三角ファセット構造21を含んで全体として単一のGaN層20(半導体層)を構成してもよい。
Further, by selecting the configuration of the
ここで、本出願における「逆三角形」には、3本の線分の辺で構成された逆三角形の他、3本の辺のうちの少なくとも1本が弓形に外向きに膨出又は内向きに没入した略逆三角形も含まれる。なお、三角ファセット構造21がc面成長したGaNで形成されている場合、第2厚膜成長層23もそれと同様にc面成長したGaNで形成される。
Here, in the "inverted triangle" in the present application, in addition to the inverted triangle composed of the sides of three line segments, at least one of the three sides bulges outward or inward in a bow shape. Includes a nearly inverted triangle that is immersive in. When the
そして、第1及び第2厚膜成長層22,23におけるGaNの結晶成長が進むと、図5A(図4Aに対応)及び5B(図4Bに対応)に示すように、第1厚膜成長層22による相互に隣接する三角ファセット構造21間の凹部の埋め込みが完了し、それに続いて、複数の三角ファセット構造21の上の複数の第2厚膜成長層23が合体することにより第1厚膜成長層22を埋設し、最終的に三角ファセット構造21並びに第1及び第2厚膜成長層22,23を含んで全体として表面が平坦な単一のGaN層20(半導体層)を構成する。
Then, as the crystal growth of GaN in the first and second thick film growth layers 22 and 23 progresses, as shown in FIGS. 5A (corresponding to FIG. 4A) and 5B (corresponding to FIG. 4B), the first thick film growth layer The embedding of the recesses between the mutually adjacent
三角ファセット構造21に含まれた転位dは、三角ファセット構造21のファセットにおいて伝搬方向が屈曲等して第1厚膜成長層22を伝搬し、相互に隣接する第1厚膜成長層22の会合部の凹部に集中する。しかしながら、第1厚膜成長層22が第2厚膜成長層23に埋め込まれた後の表面においては転位dが分散し、また、その表面は低転位密度化される。この転位dの分散及び低減効果は、相互に隣接する第1厚膜成長層22の会合部の凹部に集中することにより起きる転位dの対消滅と、最終的に第1厚膜成長層22が第2厚膜成長層23に埋め込まれることにより、第1厚膜成長層22の転位dの上層への伝搬が規制されると共に第2厚膜成長層23の転位dが分散することとによるものであると考えられる。
The dislocation d contained in the
ここで、基板本体11の表面から三角ファセット構造21の頂上までの高さをLW及び基板本体11の表面から三角ファセット構造21間の凹部が埋まった点、つまり、第2厚膜成長層23の合体始点までの高さをLMとすると、第2厚膜成長層23の結晶成長速度が速いとLMが小さくなり、第2厚膜成長層23の結晶成長速度が遅いとLMが大きくなる。第2厚膜成長層23の結晶成長速度が遅いと、相互に隣接する第1厚膜成長層22の会合部の凹部への転位dの集中が促進されるので、高い転位低減効果を得ることができる一方、第1厚膜成長層22間の凹部の埋め込み成長が進みにくくなる。転位dの分散及び低減効果を高めると共に第1厚膜成長層22間の凹部の埋め込み成長を進める観点からは、LWに対するLMの比(LM/LW)は、好ましくは1以上3.75以下、より好ましくは1.5以上3.75以下である。
Here, points filled recesses between the
厚膜成長ステップでのGaNの結晶成長条件は、第1及び第2厚膜成長層22,23の形成に好適なように適宜設定する。GaNの結晶成長条件は、三角ファセット構造形成ステップと同一であっても、異なっていても、どちらでもよい。 The GaN crystal growth conditions in the thick film growth step are appropriately set so as to be suitable for the formation of the first and second thick film growth layers 22 and 23. The crystal growth conditions of GaN may be the same as or different from the triangular facet structure formation step.
そして、このようにして作製したGaN層20に水平方向に亀裂を入れて分離することによりGaN基板を得ることができる。このGaN基板は、ハイブリッド自動車や電車等の高耐圧及び大電流の電力制御を行うパワーエレクトロニクスにおけるパワーデバイス用材料として好適に用いることができ、その他、これまで十分な特性を得ることができなかった緑色等の発光デバイス用材料、宇宙等の特殊用途における高付加価値が求められる太陽電池用材料としても好適に用いることができる。
Then, a GaN substrate can be obtained by horizontally cracking and separating the
以上の実施形態に係るGaN基板の製造方法によれば、各々、マスク幅方向に沿った断面形状が三角形となるようにGaNが結晶成長した幅が100μm以上の大きな複数の三角ファセット構造21をマスク幅方向に並んで配設されるように形成し、そして、それらの大きな三角ファセット構造21のそれぞれの斜めファセット面から、GaNが結晶成長して相互に隣接する三角ファセット構造21間の凹部を埋め込むように第1厚膜成長層22を形成すると共に、それらの大きな三角ファセット構造21のそれぞれの上に、GaNが、三角ファセット構造21の底面と同一の結晶成長面で結晶成長してマスク幅方向に沿った断面形状が逆三角形となるように第2厚膜成長層23を形成し、最終的に第1厚膜成長層22による相互に隣接する三角ファセット構造21間の凹部の埋め込みが完了するの
に続いて、複数の三角ファセット構造21の上の複数の第2厚膜成長層23が合体して第1厚膜成長層22を埋設することにより、転位dの低減及び分散効果が得られ、その結果、これらの三角ファセット構造21並びに第1及び第2厚膜成長層22,23を含むGaN層20からパワーデバイス用材料として好適な低転位密度の大面積のGaN基板を製造することができる。また、低転位密度のGaN基板でありながら、液相成長法で得られるものとは異なって残留不純物濃度が低く、更に、ドーピングにより高抵抗基板から低抵抗基板まで導電性制御を容易に行うことができる。
According to the method for manufacturing a GaN substrate according to the above embodiment, each masks a plurality of large
[実験1]
実験1では、主面がc面のサファイア基板上にMOVPE法により厚さ3μm程度のGaN膜をエピタキシャル成長させた基板本体上に、幅を2〜500μmの範囲で少しずつ広くした厚さ200nmのSiO2のストライプ状のマスクを、開口部の幅が10μmとなり且つマスク幅方向がm軸方向となるように設けた試験用の下地基板を作製した。続いて、この下地基板にHVPE法によりGaNを結晶成長させた。結晶成長条件は、Ga源ガス流量に対するN源ガス流量の比(V/III)を10、反応室内の圧力を常圧、結晶成
長温度を1040℃、及び結晶成長時間を15分とした。そして、得られたGaN層のa面断面を蛍光顕微鏡観察することにより三角ファセット構造の形成・不形成を確認した。
[Experiment 1]
In Experiment 1, a SiO with a thickness of 200 nm was gradually widened in a range of 2 to 500 μm on a substrate body in which a GaN film having a thickness of about 3 μm was epitaxially grown on a sapphire substrate having a c-plane main surface by the MOVPE method. A base substrate for testing was prepared by providing the striped mask of No. 2 so that the width of the opening was 10 μm and the mask width direction was the m-axis direction. Subsequently, GaN was crystal-grown on this substrate by the HVPE method. The crystal growth conditions were a ratio of N source gas flow rate to Ga source gas flow rate (V / III) of 10, normal pressure in the reaction chamber, crystal growth temperature of 1040 ° C., and crystal growth time of 15 minutes. Then, the formation / non-formation of the triangular facet structure was confirmed by observing the a-plane cross section of the obtained GaN layer with a fluorescence microscope.
実験1から、マスクの幅が100μmよりも広くなると、マスク上に結晶配向が異なるGaN結晶が多数形成され、マスクの幅と開口部の幅との和の周期が大きくなっても、それに対応するような大きな三角ファセット構造は形成されないことが分かった。 From Experiment 1, when the width of the mask is wider than 100 μm, many GaN crystals with different crystal orientations are formed on the mask, and even if the period of sum of the width of the mask and the width of the opening becomes large, it corresponds to it. It was found that such a large triangular masked structure was not formed.
[実験2]
実験2-1では、実験1で用いたのと同様の基板本体上に、幅10μm及び厚さ200
nmのSiO2のストライプ状のマスクを、開口部の幅が200μmとなり且つマスク幅方向がm軸方向となるように設けた試験用の下地基板を作製した。続いて、この下地基板にHVPE法によりGaNを結晶成長させた。結晶成長条件は、Ga源ガス流量に対するN源ガス流量の比(V/III)を60、反応室内の圧力を常圧、結晶成長温度を1040
℃、及び結晶成長時間を540分とした。そして、得られたGaN層のa面断面を蛍光顕微鏡観察することにより三角ファセット構造の形成・不形成を確認した。また、実験2-
2及び2-3では、開口部の幅をそれぞれ1000μm及び2000μmとして実験2-1と同様の操作を行った。
[Experiment 2]
In Experiment 2-1 on the same substrate body used in Experiment 1, the width was 10 μm and the thickness was 200.
A test base substrate was prepared by providing a striped mask of nm SiO 2 so that the width of the opening was 200 μm and the mask width direction was the m-axis direction. Subsequently, GaN was crystal-grown on this substrate by the HVPE method. As for the crystal growth conditions, the ratio of the N source gas flow rate to the Ga source gas flow rate (V / III) is 60, the pressure in the reaction chamber is normal pressure, and the crystal growth temperature is 1040.
The temperature and the crystal growth time were set to 540 minutes. Then, the formation / non-formation of the triangular facet structure was confirmed by observing the a-plane cross section of the obtained GaN layer with a fluorescence microscope. Also, Experiment 2-
In 2 and 2-3, the same operation as in Experiment 2-1 was performed with the widths of the openings set to 1000 μm and 2000 μm, respectively.
実験2-4では、実験1で用いたのと同様の基板本体上に、幅100μm及び厚さ20
0nmのSiO2のマスクを、開口部の幅が900μmとなり且つマスク幅方向がm軸方向となるようにストライプ状に設けた試験用の下地基板を作製した。続いて、この下地基板にHVPE法によりGaNを結晶成長させた。結晶成長条件は、Ga源ガス流量に対するN源ガス流量の比(V/III)を60、反応室内の圧力を常圧、結晶成長温度を104
0℃、及び結晶成長時間を360分とした。そして、得られたGaN層のa面断面を蛍光顕微鏡観察することにより三角ファセット構造の形成・不形成を確認した。また、実験2-5では、マスクの幅を50μm及び開口部の幅を950μmとして、実験2-6では、マスクの幅を20μm及び開口部の幅を980μmとして実験2-4と同様の操作を行った
。
In Experiment 2-4, the width was 100 μm and the thickness was 20 on the same substrate body as that used in Experiment 1.
A test base substrate was prepared in which a mask of 0 nm SiO 2 was provided in a stripe shape so that the width of the opening was 900 μm and the mask width direction was the m-axis direction. Subsequently, GaN was crystal-grown on this substrate by the HVPE method. As for the crystal growth conditions, the ratio of the N source gas flow rate to the Ga source gas flow rate (V / III) is 60, the pressure in the reaction chamber is normal pressure, and the crystal growth temperature is 104.
The temperature was 0 ° C. and the crystal growth time was 360 minutes. Then, the formation / non-formation of the triangular facet structure was confirmed by observing the a-plane cross section of the obtained GaN layer with a fluorescence microscope. In Experiment 2-5, the width of the mask was 50 μm and the width of the opening was 950 μm, and in Experiment 2-6, the width of the mask was 20 μm and the width of the opening was 980 μm, and the same operation as in Experiment 2-4 was performed. gone.
実験結果を表1に示す。 The experimental results are shown in Table 1.
表1に示す実験2-1〜2-6の結果から、マスクの幅が小さくても、開口部の幅が大きいと大きな三角ファセット構造は形成されない一方、開口部の幅が大きくても、マスクの幅をそれに対応するように大きく調整すれば、大きな三角ファセット構造が形成されることが分かる。 From the results of Experiments 2-1 to 2-6 shown in Table 1, even if the width of the mask is small, a large triangular facet structure is not formed if the width of the opening is large, while the mask is formed even if the width of the opening is large. It can be seen that if the width of is adjusted to a large extent corresponding to it, a large triangular facet structure is formed.
[実験3]
実験3-1〜3-16では、実験1で用いたのと同様の基板本体上、又は、主面がc面のGaN基板の基板本体上に、ストライプ状のSiO2又はSiNxのマスクを、マスクの幅及び開口部の幅を種々組み合わせ、マスク幅方向がm軸方向となるように設けた試験用の下地基板を作製した。続いて、この下地基板にHVPE法によりGaNを結晶成長させた。結晶成長条件は、反応室内の圧力を常圧とした他は、Ga源ガス流量に対するN源ガス流量の比(V/III)、結晶成長温度、及び結晶成長時間を種々組み合わせた。そして
、得られたGaN層のa面断面を蛍光顕微鏡観察することにより三角ファセット構造の形成・不形成を確認した。
[Experiment 3]
In Experiments 3-1 to 3-16, a striped SiO 2 or SiNx mask was placed on the same substrate body as that used in Experiment 1 or on the substrate body of the GaN substrate having a c-plane main surface. Various combinations of the width of the mask and the width of the opening were used to prepare a base substrate for testing provided so that the mask width direction was the m-axis direction. Subsequently, GaN was crystal-grown on this substrate by the HVPE method. As the crystal growth conditions, the ratio of the N source gas flow rate to the Ga source gas flow rate (V / III), the crystal growth temperature, and the crystal growth time were variously combined, except that the pressure in the reaction chamber was set to normal pressure. Then, the formation / non-formation of the triangular facet structure was confirmed by observing the a-plane cross section of the obtained GaN layer with a fluorescence microscope.
実験結果を表2に示す。 The experimental results are shown in Table 2.
表2に示す実験3-1〜3-16の結果から、マスクの幅に対する開口部の幅の比が5〜50の範囲である実験3-1〜3-12では、安定して大きな三角ファセット構造が形成されることが分かる。一方、マスクの幅に比べて開口部の幅が大きく、その比が100及び200である実験3-13〜3-15、また逆に、マスクの幅に比べて開口部の幅が小さく、その比が0.042である実験3-16では、三角ファセット構造が形成されないこと
が分かる。
From the results of Experiments 3-1 to 3-16 shown in Table 2, in Experiments 3-1 to 3-12 in which the ratio of the width of the opening to the width of the mask is in the range of 5 to 50, a stable and large triangular facet is set. It can be seen that the structure is formed. On the other hand, the width of the opening is larger than the width of the mask, and the ratios are 100 and 200. Experiments 3-13 to 3-15, and conversely, the width of the opening is smaller than the width of the mask. In Experiment 3-16 with a ratio of 0.042, it can be seen that no triangular facet structure is formed.
[実験4]
実験4-1では、実験1で用いたのと同様の基板本体上に、幅10μm及び厚さ200
nmのSiO2のストライプ状のマスクを、開口部の幅が200μmとなり且つマスク幅方向がm軸方向となるように設けた試験用の下地基板を作製した。続いて、この下地基板にHVPE法によりGaNを結晶成長させた。結晶成長条件は、Ga源ガス流量に対するN源ガス流量の比(V/III)を60、反応室内の圧力を常圧、結晶成長温度を1040
℃、及び結晶成長時間を540分とした。そして、得られたGaN層のa面断面を蛍光顕微鏡観察することにより三角ファセット構造の形成・不形成を確認した。また、基板内の5点以上の基準点の測定結果を平均して平均膜厚と平均転位密度を測定し、対消滅の理論と実験結果をフッティングして求めた対消滅だけの転位低減のモデル式に基づいて求めた転位密度の計算値から平均転位密度を減じ、それの転位密度の計算値に対する転位低減効率を算出した。
[Experiment 4]
In Experiment 4-1 on a substrate body similar to that used in Experiment 1, the width was 10 μm and the thickness was 200.
A test base substrate was prepared by providing a striped mask of nm SiO 2 so that the width of the opening was 200 μm and the mask width direction was the m-axis direction. Subsequently, GaN was crystal-grown on this substrate by the HVPE method. As for the crystal growth conditions, the ratio of the N source gas flow rate to the Ga source gas flow rate (V / III) is 60, the pressure in the reaction chamber is normal pressure, and the crystal growth temperature is 1040.
The temperature and the crystal growth time were set to 540 minutes. Then, the formation / non-formation of the triangular facet structure was confirmed by observing the a-plane cross section of the obtained GaN layer with a fluorescence microscope. In addition, the average film thickness and the average dislocation density are measured by averaging the measurement results of 5 or more reference points in the substrate, and the dislocation reduction only for the pair annihilation obtained by footing the theory of pair annihilation and the experimental results. The average dislocation density was subtracted from the calculated dislocation density obtained based on the model formula, and the dislocation reduction efficiency with respect to the calculated dislocation density was calculated.
実験4-2では、実験1で用いたのと同様の基板本体上に、幅20μm及び厚さ200
nmのSiO2のストライプ状のマスクを、開口部の幅が980μmとなり且つマスク幅方向がm軸方向となるように設けた試験用の下地基板を作製した。続いて、この下地基板にHVPE法によりGaNを結晶成長させた。結晶成長条件は、前半、Ga源ガス流量に対するN源ガス流量の比(V/III)を60、反応室内の圧力を常圧、結晶成長温度を1
040℃、及び結晶成長時間を360分とし、後半、Ga源ガス流量に対するN源ガス流量の比(V/III)を10、反応室内の圧力を常圧、結晶成長温度を1100℃、及び結
晶成長時間を360分とした。そして、得られたGaN層のa面断面を蛍光顕微鏡観察することにより三角ファセット構造の形成・不形成を確認した。また、実験4-1と同様、
平均成長膜厚及び平均転位密度を測定し、転位密度の計算値を求めて転位低減効率を算出した。
In Experiment 4-2, the width was 20 μm and the thickness was 200 on the same substrate body as that used in Experiment 1.
A base substrate for testing was prepared by providing a striped mask of nm SiO 2 so that the width of the opening was 980 μm and the mask width direction was the m-axis direction. Subsequently, GaN was crystal-grown on this substrate by the HVPE method. The crystal growth conditions were the first half, the ratio of the N source gas flow rate to the Ga source gas flow rate (V / III) was 60, the pressure in the reaction chamber was normal pressure, and the crystal growth temperature was 1.
The temperature is 040 ° C. and the crystal growth time is 360 minutes. In the latter half, the ratio of the N source gas flow rate to the Ga source gas flow rate (V / III) is 10, the pressure in the reaction chamber is normal pressure, the crystal growth temperature is 1100 ° C, and the crystal. The growth time was set to 360 minutes. Then, the formation / non-formation of the triangular facet structure was confirmed by observing the a-plane cross section of the obtained GaN layer with a fluorescence microscope. Also, as in Experiment 4-1
The average growth film thickness and the average dislocation density were measured, and the calculated value of the dislocation density was obtained to calculate the dislocation reduction efficiency.
実験4-3では、主面がc面のGaN基板の基板本体上に、幅10μm及び厚さ200
nmのSiO2のストライプ状のマスクを、開口部の幅が200μmとなり且つマスク幅方向がm軸方向となるように設けた試験用の下地基板を作製した。続いて、この下地基板にHVPE法によりGaNを結晶成長させた。結晶成長条件は、Ga源ガス流量に対するN源ガス流量の比(V/III)を60、反応室内の圧力を常圧、結晶成長温度を1040
℃、及び結晶成長時間を360分とした。そして、得られたGaN層のa面断面を電子顕微鏡観察してカソードルミネッセンス(CL)像を得て三角ファセット構造の形成・不形成を確認した。また、実験4-1と同様、平均成長膜厚及び平均転位密度を測定し、転位
密度の計算値を求めて転位低減効率を算出した。
In Experiment 4-3, the width was 10 μm and the thickness was 200 on the main body of the GaN substrate whose main surface was c-plane.
A test base substrate was prepared by providing a striped mask of nm SiO 2 so that the width of the opening was 200 μm and the mask width direction was the m-axis direction. Subsequently, GaN was crystal-grown on this substrate by the HVPE method. As for the crystal growth conditions, the ratio of the N source gas flow rate to the Ga source gas flow rate (V / III) is 60, the pressure in the reaction chamber is normal pressure, and the crystal growth temperature is 1040.
The temperature and the crystal growth time were set to 360 minutes. Then, the a-plane cross section of the obtained GaN layer was observed with an electron microscope to obtain a cathode luminescence (CL) image, and the formation / non-formation of the triangular facet structure was confirmed. Further, as in Experiment 4-1 the average growth film thickness and the average dislocation density were measured, and the calculated value of the dislocation density was obtained to calculate the dislocation reduction efficiency.
実験結果を表3及び4に示す。また、表4には、実験4-1及び4-2について蛍光顕微鏡観察写真、並びに実験4-3についてカソードルミネッセンス(CL)像をそれぞれ示
す。
The experimental results are shown in Tables 3 and 4. In addition, Table 4 shows fluorescence microscope observation photographs for Experiments 4-1 and 4-2, and cathode luminescence (CL) images for Experiment 4-3, respectively.
表3及び4に示す実験4-1〜4-3の結果から、幅が200μm又は980μmの大きな複数の三角ファセット構造をマスク幅方向に並んで配設されるように形成するのに続いて、それらの大きな三角ファセット構造のそれぞれの斜めファセット面から、GaNが結晶成長して相互に隣接する三角ファセット構造間の凹部を埋め込むように第1厚膜成長層を形成すると共に、それらの大きな三角ファセット構造のそれぞれの上に、主面がc面のGaNが結晶成長してマスク幅方向に沿った断面形状が逆三角形となるように第2厚膜成長層を形成し、最終的に第1厚膜成長層による相互に隣接する三角ファセット構造間の凹部の埋め込みが完了した後、複数の三角ファセット構造の上の複数の第2厚膜成長層が合体して第1厚膜成長層を埋設することにより、低転位密度のGaN層が得られることが分かる。 From the results of Experiments 4-1 to 4-3 shown in Tables 3 and 4, following the formation of a plurality of large triangular facet structures having a width of 200 μm or 980 μm so as to be arranged side by side in the mask width direction. From each of the diagonal facet planes of those large triangular facets, GaN crystal grows to form a first thick film growth layer that fills the recesses between the adjacent triangular facet structures and those large triangular facets. On each of the structures, a second thick film growth layer is formed so that GaN having a c-plane main surface crystal grows and the cross-sectional shape along the mask width direction becomes an inverted triangle, and finally the first thickness. After the embedding of the recesses between the adjacent triangular facet structures by the membrane growth layer is completed, the plurality of second thick film growth layers on the plurality of triangular facet structures are united to embed the first thick film growth layer. As a result, it can be seen that a GaN layer with a low dislocation density can be obtained.
なお、基板本体の表面から三角ファセット構造の頂上までの高さをLW及び基板本体の
表面から第1厚膜成長層間の凹部が埋まった点までの高さをLMとすると、実験4-1〜
4-3では、LWに対するLMの比(LM/LW)が1.8〜2.2であった。
Incidentally, when the height from the surface of the substrate main body to the point where the height to the top of the triangular facet structures buried recesses of the first thick growth interlayer from L W and the surface of the substrate main body and L M, experiment 4 1-
In 4-3, the ratio of L M for L W (L M / L W ) was 1.8 to 2.2.
本発明は、半導体基板を製造するための下地基板の技術分野について有用である。 The present invention is useful in the technical field of a substrate for manufacturing a semiconductor substrate.
10 下地基板
11 基板本体
12 マスク
13 開口部
20 GaN層(半導体層)
21 三角ファセット構造
22 第1厚膜成長層
23 第2厚膜成長層
10
21
Claims (7)
前記複数の三角ファセット構造のそれぞれと、それに隣接する三角ファセット構造との間の凹部を埋め込むように、それらの三角ファセット構造の斜めファセット面のそれぞれから前記半導体が結晶成長して会合した第1厚膜成長層を形成するステップと、
前記複数の三角ファセット構造のそれぞれの頂上に連続して、前記半導体が、前記三角ファセット構造の底面と同一の結晶成長面で結晶成長して前記所定方向に沿った断面形状が逆三角形となるように第2厚膜成長層を形成するステップと、
を備え、
前記複数の三角ファセット構造の上の複数の前記第2厚膜成長層が合体することにより前記第1厚膜成長層を埋設し、
前記第1厚膜成長層を形成するステップでは、前記第1厚膜成長層の会合部に転位が集中する一方、前記第2厚膜成長層を形成するステップでは、前記第2厚膜成長層の表面において転位が分散する半導体基板の製造方法。 Each step of forming a plurality of triangular facet structures having a width of 100 μm or more in the predetermined direction in which the semiconductor is crystal-grown so that the cross-sectional shape along the predetermined direction is triangular is arranged side by side in the predetermined direction. When,
A first thickness in which the semiconductor crystal grows and associates from each of the diagonal facet planes of the triangular facet structures so as to embed recesses between each of the plurality of triangular facet structures and adjacent triangular facet structures. The steps to form the membrane growth layer and
The semiconductor grows continuously on the top of each of the plurality of triangular facet structures on the same crystal growth plane as the bottom surface of the triangular facet structure so that the cross-sectional shape along the predetermined direction becomes an inverted triangle. And the step of forming the second thick film growth layer,
Equipped with
The first thick film growth layer is embedded by coalescing the plurality of the second thick film growth layers on the plurality of triangular facet structures.
In the step of forming the first thick film growth layer, dislocations are concentrated at the association portion of the first thick film growth layer, while in the step of forming the second thick film growth layer, the second thick film growth layer is formed. A method for manufacturing a semiconductor substrate in which dislocations are dispersed on the surface of the above.
前記複数の三角ファセット構造が前記所定方向に間隔をおいて設けられている半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 1,
A method for manufacturing a semiconductor substrate in which the plurality of triangular facet structures are provided at intervals in the predetermined direction.
前記三角ファセット構造間の前記間隔が10μm以上100μm以下である半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 2,
A method for manufacturing a semiconductor substrate in which the distance between the triangular facet structures is 10 μm or more and 100 μm or less.
前記三角ファセット構造間の前記間隔に対する前記三角ファセット構造の前記所定方向における幅の比が5以上50以下である半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to claim 2 or 3.
A method for manufacturing a semiconductor substrate, wherein the ratio of the width of the triangular facet structure to the space between the triangular facet structures in the predetermined direction is 5 or more and 50 or less.
前記半導体がGaNである半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to any one of claims 1 to 4.
A method for manufacturing a semiconductor substrate in which the semiconductor is GaN.
基板本体と、前記基板本体上に設けられたマスクとを有し、前記基板本体上の面内において、前記マスクと前記基板本体が露出した開口部とが所定方向に交互に配設された部分を含む下地基板を用い、
前記マスク上に前記半導体の結晶成長が生じることなく、前記三角ファセット構造を、前記下地基板における前記開口部から露出する前記基板本体が底面となるように形成する半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to any one of claims 1 to 5.
A portion having a substrate body and a mask provided on the substrate body, in which the mask and openings exposed to the substrate body are alternately arranged in a predetermined direction in a plane on the substrate body. Using a base substrate containing
A method for manufacturing a semiconductor substrate, in which the triangular facet structure is formed on the mask so that the substrate main body exposed from the opening in the base substrate is the bottom surface without causing crystal growth of the semiconductor.
前記三角ファセット構造の頂上までの高さに対する前記第2厚膜成長層の合体始点までの高さの比が1以上3.75以下である半導体基板の製造方法。 In the method for manufacturing a semiconductor substrate according to any one of claims 1 to 6.
A method for manufacturing a semiconductor substrate, wherein the ratio of the height to the top of the triangular facet structure to the height to the union start point of the second thick film growth layer is 1 or more and 3.75 or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016164805A JP6984856B2 (en) | 2016-08-25 | 2016-08-25 | Manufacturing method of semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016164805A JP6984856B2 (en) | 2016-08-25 | 2016-08-25 | Manufacturing method of semiconductor substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018030764A JP2018030764A (en) | 2018-03-01 |
JP6984856B2 true JP6984856B2 (en) | 2021-12-22 |
Family
ID=61304440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016164805A Active JP6984856B2 (en) | 2016-08-25 | 2016-08-25 | Manufacturing method of semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6984856B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6595676B1 (en) | 2018-08-29 | 2019-10-23 | 株式会社サイオクス | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165550A (en) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | Nitride semiconductor element |
JP4178936B2 (en) * | 2002-12-11 | 2008-11-12 | 日本電気株式会社 | Group III nitride free-standing substrate, semiconductor device using the same, and manufacturing method thereof |
JP2010070430A (en) * | 2008-09-22 | 2010-04-02 | Sumitomo Electric Ind Ltd | Conductive nitride semiconductor substrate and method for manufacturing the same |
JP5557180B2 (en) * | 2009-05-14 | 2014-07-23 | 国立大学法人山口大学 | Manufacturing method of semiconductor light emitting device |
-
2016
- 2016-08-25 JP JP2016164805A patent/JP6984856B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018030764A (en) | 2018-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4720125B2 (en) | III-V nitride semiconductor substrate, method of manufacturing the same, and III-V nitride semiconductor | |
KR100500863B1 (en) | Method for producing group iii nitride compound semiconductor and group iii nitride compound semiconductor device | |
EP2518191B1 (en) | Template for epitaxial growth and process for producing same | |
JP3556916B2 (en) | Manufacturing method of semiconductor substrate | |
TWI390633B (en) | Lateral growth method for defect reduction of semipolar nitride films | |
JP3427047B2 (en) | Nitride-based semiconductor device, method of forming nitride-based semiconductor, and method of manufacturing nitride-based semiconductor device | |
JP4903189B2 (en) | Method of growing semipolar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting device using the same | |
US20120068192A1 (en) | CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES | |
US20050093099A1 (en) | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices | |
JP2001313259A (en) | Method for producing iii nitride based compound semiconductor substrate and semiconductor element | |
JP2001181096A (en) | Method for producing iii group nitride compound semiconductor and iii group nitride compound semiconductor element | |
JP2019112266A (en) | Nitride semiconductor substrate, semiconductor laminate, laminated structure, method for manufacturing nitride semiconductor substrate and method for manufacturing semiconductor laminate | |
US20080296626A1 (en) | Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same | |
KR101246832B1 (en) | Non-polar or Semi-polar Group III-Nitride Based Light Emitting Diode and Fabrication Method Thereof | |
KR20190087970A (en) | TEMPERATURE, LITHIUM SEMICONDUCTOR UV LIGHT EMITTING DEVICE | |
JP6269368B2 (en) | Gallium nitride substrate | |
JP6984855B2 (en) | Base substrate | |
JP2010168274A (en) | Method for producing group iii nitride semiconductor, and template substrate | |
CN113166970B (en) | Method for manufacturing nitride semiconductor substrate and laminated structure | |
US11908688B2 (en) | Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate and layered structure | |
KR20220159444A (en) | LED precursor | |
JP6984856B2 (en) | Manufacturing method of semiconductor substrate | |
KR101355086B1 (en) | Method for manufacturing semi-polar nitride using nano pillar structure | |
JP4780113B2 (en) | Semiconductor light emitting device | |
JP3927218B2 (en) | Semiconductor substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6984856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |