JP3988245B2 - Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method - Google Patents

Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method Download PDF

Info

Publication number
JP3988245B2
JP3988245B2 JP08041098A JP8041098A JP3988245B2 JP 3988245 B2 JP3988245 B2 JP 3988245B2 JP 08041098 A JP08041098 A JP 08041098A JP 8041098 A JP8041098 A JP 8041098A JP 3988245 B2 JP3988245 B2 JP 3988245B2
Authority
JP
Japan
Prior art keywords
growth
compound semiconductor
gan
nitride iii
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08041098A
Other languages
Japanese (ja)
Other versions
JPH11261169A (en
Inventor
弘治 河合
中村  文彦
昌輝 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP08041098A priority Critical patent/JP3988245B2/en
Publication of JPH11261169A publication Critical patent/JPH11261169A/en
Application granted granted Critical
Publication of JP3988245B2 publication Critical patent/JP3988245B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、窒化物系III−V族化合物半導体の成長方法および半導体装置の製造方法に関し、特に、窒化物系III−V族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子に適用して好適なものである。
【0002】
【従来の技術】
GaN系半導体は直接遷移半導体であり、その禁制帯幅は1.9eVから6.2eVに亘っており、可視領域から紫外線領域におよぶ発光が可能な発光素子の実現が可能であることから、近年注目を集めており、その開発が活発に進められている。また、このGaN系半導体は、電子走行素子の材料としても大きな可能性を持っている。すなわち、GaNの飽和電子速度は約2.5×107 cm/sとSi、GaAsおよびSiCに比べて大きく、また、破壊電界は約5×106 V/cmとダイヤモンドに次ぐ大きさを持っている。このような理由により、GaN系半導体は、高周波、高温、大電力用電子走行素子の材料として大きな可能性を持つことが予想されてきた。
【0003】
ところで、一般に、高性能の半導体装置を得るためには、この半導体装置を構成する半導体層の結晶の品質が非常に重要である。例えば、従来のGaAs系半導体を用いた光素子では、半導体層の積層欠陥密度は103 cm-2以下である。これに対し、GaN系半導体は、通常サファイアやSiCなどの格子定数の異なる基板上に成長されるが、その積層欠陥密度は108 〜1010cm-2程度と極めて高い。GaN系半導体の性質上、このような高密度の結晶欠陥が存在するにもかかわらず、すでに発光ダイオードが実用化され、半導体レーザも室温連続発振が達成されており、電子走行素子も試作例が近年報告されている。
【0004】
しかしながら、結晶欠陥の少ないGaN系半導体では発光効率が高くなる傾向があることが実験的に確認されており、また、理論計算により、電子移動度はキャリアが少ないときには結晶欠陥によって規定されることが指摘されている。このため、近年、GaN系半導体の結晶欠陥の低減化方法が模索されてきている。特に、GaN系半導体レーザの長寿命化には、GaN系半導体の結晶欠陥の低減が必須とされている。
【0005】
GaN系半導体の結晶欠陥低減のための従来の方策について、GaNを例にとって説明する。GaNの結晶欠陥低減のための第1の方策は、GaNと格子定数および結晶構造がなるべく近い成長用基板を選択することである。例えば、成長用基板として最もよく用いられているc面サファイア基板はGaNとの格子定数差が13%もあり、これがこのc面サファイア基板上にGaNを成長させたときにこのGaN層中に高密度の結晶欠陥が発生する原因となっている。また、SiC基板はGaNとの間で3.5%程度の格子定数差があり、このSiC基板上に成長させたGaN層はc面サファイア基板上に成長させたGaN層より結晶欠陥密度が小さいと言われている。GaNの結晶欠陥低減のための第2の方策は、選択成長技術を用いることである(J.Crystal Growth,144(1994)133)。この方法では、c面サファイア基板またはSiC基板上にあらかじめ単結晶のGaN層を形成しておき、その上にSiO2 膜やSiN膜からなる成長マスクを形成した状態で2回目のGaNの成長を行う。この場合、この成長マスクで覆われていない開口部のGaN層上に成長したGaN結晶が横方向に(成長マスク上に)延びてゆくとき、下地から引き継がれる貫通欠陥は成長マスクによって阻止されるので、成長マスク上に成長したGaN層はより低結晶欠陥密度の高品質な結晶となる。この技術は、Si基板上に単結晶のGaAsを成長させる技術(GaAsオンSi基板技術)で用いられてきたものであるが、近年GaNの結晶成長においても試みられ、結晶欠陥の低減に成功を収めつつある(Jpn.J.Appl.Phys.,36(1997)L899)。
【0006】
上述のGaNの選択成長技術についてより詳細に説明する。すなわち、この技術では、図16に示すように、まず、例えば、c面サファイア基板101上に例えば500〜600℃程度の低温で厚さが例えば20〜30nmのアモルファス状のGaNバッファ層を成長させた後、基板温度を1000℃程度まで上昇させてこのGaNバッファ層を固相エピタキシャル成長により結晶化させ、結晶粒の方位がそろった多結晶のGaN層を形成する。そして、この多結晶GaN層上にGaNをある程度厚く(典型的には3μm程度)成長させると、積層欠陥密度が1010cm-2程度の単結晶のGaN層102が得られる。次に、このGaN層102上にSiO2 膜などからなるストライプ形状の成長マスク103を形成し、1000℃程度の温度で有機金属化学気相成長(MOCVD)法やハイドライド気相エピタキシャル成長(HVPE)法によりGaNを成長させる。すると、成長マスクで覆われていない開口部のGaN層102上に成長したGaNは横方向成長によって成長マスク103上に広がってゆき、GaNをある程度の厚さ、例えば、マスク幅の2〜5倍の厚さ(例えば、8〜20μm)成長させると、成長マスク103の各開口部から横方向成長したGaN結晶同士が合体して連続的な単結晶のGaN層104が成長する。このとき、成長マスク103上のGaN層104のみならず、成長マスク103の開口部上のGaN層104の貫通転位も横方向に曲がって、GaN層104全体としての結晶欠陥が低減する。
【0007】
【発明が解決しようとする課題】
しかしながら、上述の従来の選択成長技術は、GaNの結晶欠陥低減には有効であるものの、次のような欠点を有している。すなわち、第1に、低結晶欠陥密度の単結晶のGaN層104を成長させるためには、あらかじめc面サファイア基板101上に単結晶のGaN層102を形成しておく必要がある。これは、結晶成長を2回行わなければならないことを意味し、結晶成長のコストがほぼ2倍になる。第2に、GaN層104の選択成長は、成長マスク103の各開口部から成長したGaN層104の側面同士が合体して欠陥が減少するまで続ける必要があるので、現在のところMOCVD法などで少なくとも8μm程度と厚くGaN層102を成長させなければならない。これは、成長時間と原料とを多く消費することを意味し、結晶成長のコストが高くなる。
【0008】
したがって、この発明の目的は、低結晶欠陥密度の高品質の単結晶の窒化物系III−V族化合物半導体を低コストで成長させることができる窒化物系III−V族化合物半導体の成長方法およびこの成長方法を用いた半導体装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要について説明する。
【0010】
いま、低温成長によるGaNバッファ層を成長させることなく、サファイア基板上にMOCVD法により1000℃程度の成長温度でGaNの結晶成長を行う場合について考察する。この場合、成長したGaN層は、表面が平坦でなく、大きなGaNの固まりが重なったような形となっている。これは結晶成長初期のサファイア基板表面と結晶成長に関与するGaやNとの相互作用に原因がある。すなわち、サファイア基板表面でのGaやNの滞在時間は短く、その結果GaやNの表面濃度が小さいため、結晶核の生成が少ない。言い換えると、結晶核の生成のための過飽和度が小さい。このように、サファイア基板表面に最初に生成される結晶核は、数が少なく、まばらに点在しているため、成長時に供給される原料はこの数少ない結晶核に集中し、したがって一つ一つの結晶核で見るとGaNの結晶成長のための過飽和度は大きくなる結果、各結晶核の成長速度は圧倒的に大きく、それぞれが独立の成長速度を持って成長し、GaNが3次元的に折り重なった表面モフォロジとなってしまう。
【0011】
したがって、表面が平坦なGaN層を得るには、サファイア基板表面の結晶核の密度を圧倒的に多くして、一つ一つの結晶核の成長はゆっくりと行い、2次元成長によって、隣の結晶核との合体を滑らかに行う必要がある。これを実現したのが低温成長によるGaNバッファ層である。低温成長では、サファイア基板表面でのGaおよびNの滞在時間が非常に大きいため、表面に達したものは全て析出する。しかしながら、GaおよびNの表面移動速度も非常に小さいので、成長するGaNは結晶とはならず、アモルファスである。その後、成長温度を1000℃程度に上昇させて成長を行うと、下地表面は結晶核の集合とも見なせることから、原料ガスが供給されると、各結晶核から成長が始まる。そして、各結晶核がほぼ等速度の2次元成長を行い、結晶界面同士が合体し、そこに欠陥を発生させながら一体となって成長してゆく。このとき、発生した結晶欠陥は近くの結晶欠陥と合体してその数を減少させてゆき、最終的には109 cm-2程度の結晶欠陥密度となる。
【0012】
以上が低温成長によるGaNバッファ層を用いた単結晶GaN層の成長方法であるが、ここで、成長させるGaNと異なる任意の基板、例えばサファイア基板上にストライプ形状の成長マスクを直接形成し、このサファイア基板上にGaNの成長を行う場合を考え、このときの成長について考察する。まず、成長マスクは、その表面の任意の点からその端までの最短距離がその表面におけるGaおよびNの拡散長よりも小さくなるように、言い換えると、成長マスクの表面のいずれの場所に付着したGaおよびNも表面拡散により成長マスクの開口部における基板表面に到達するように、マスク幅を決める。このような成長マスクを基板上に直接形成し、GaNの成長を行うが、この際、成長マスクの開口部における基板表面への原料の供給量を多くして過飽和度を高め、それによって核生成速度を高めることで結晶核を高密度に生成させる。このとき、これらの結晶核は、成長マスクの開口部における基板表面に、この基板の結晶方位にしたがってエピタキシャル成長し、これらの結晶核が次第に成長する。ここで、成長マスクの開口部の中心付近における基板表面では、成長は比較的自由であるため、成長するGaN層の表面は必ずしも平坦とはならない。これに対し、マスク端に整列して生成された一連の結晶核はマスクと同程度の厚さに成長すると互いに合体するが、マスクの厚さを超えると、マスク端では自由な成長ができず、ストライプ方向に平行な線状の結晶成長フロントが形成される。すなわち、マスク端では、成長マスクのストライプ方向に沿って結晶成長フロントが形成され、それが成長マスク上を進行して横方向成長し、また、その厚さを増してゆく。そして、成長マスク上に成長するGaN結晶は厚さが増すにしたがって成長マスクの開口部の中央に広がり、最終的には全面が平坦に成長してゆき、表面が平坦で低結晶欠陥密度の単結晶のGaN層が得られる。
【0013】
以上のように、GaNと異なる任意の基板上に成長マスクを直接形成し、この際、成長マスクを、その表面の任意の点からその端までの最短距離がその表面におけるGaおよびNの拡散長よりも小さくなるように形成し、その状態でGaNの成長を行うことにより、成長マスクの開口部における基板表面に方位のそろった結晶核を高密度で生成し、これらの結晶核の集団を横方向に制御して成長させる(グラフォエピタキシー)ことにより、低温成長によるGaNバッファ層のようなアモルファス層を基板上にあらかじめ成長させることなく、1回の成長で表面が平坦で低結晶欠陥密度の単結晶のGaN層を成長させることができる。
【0014】
この発明は、本発明者による以上のような検討に基づいて案出されたものである。
【0015】
すなわち、上記目的を達成するために、この発明の第1の発明は、
窒化物系III−V族化合物半導体を窒化物系III−V族化合物半導体と異なる材料からなる基板上に成長させるようにした窒化物系III−V族化合物半導体の成長方法において、
基板上に成長マスクを直接形成した状態で、成長マスクの各開口部における基板上に窒化物系III−V族化合物半導体を700〜800℃の成長温度で選択成長させて各開口部をほぼ埋めた後、950〜1050℃の成長温度で各開口部から窒化物系III−V族化合物半導体を横方向成長させることにより窒化物系III−V族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とするものである。
この発明の第2の発明は、
窒化物系III−V族化合物半導体を窒化物系III−V族化合物半導体と異なる材料からなる基板上に成長させるようにした半導体装置の製造方法において、
基板上に成長マスクを直接形成した状態で、成長マスクの各開口部における基板上に窒化物系III−V族化合物半導体を700〜800℃の成長温度で選択成長させて各開口部をほぼ埋めた後、950〜1050℃の成長温度で各開口部から窒化物系III−V族化合物半導体を横方向成長させることにより窒化物系III−V族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とするものである。
【0017】
この発明においては、成長マスクの開口部における基板上に窒化物系III−V族化合物半導体を選択成長させることができるように成長マスクを形成し、また、成長温度を選ぶ。成長マスクは、典型的には、使用する成長温度との兼ね合いで、成長マスクの表面の任意の点から成長マスクの端までの最短距離が、成長マスクの表面における、窒化物系III−V族化合物半導体の成長に関与する原子または分子の拡散長よりも小さくなるように形成する。この成長マスクの形状は、種々の形状とすることができ、必要に応じて決定することができるが、典型的には、基板に対して一方向に延びるストライプ形状に選ばれる。また、成長温度は、使用する成長マスクとの兼ね合いで、成長マスクの表面の任意の点から成長マスクの端までの最短距離が、成長マスクの表面における、窒化物系III−V族化合物半導体の成長に関与する原子または分子の拡散長よりも小さくなるような温度に選ばれる。一般的には、成長温度が高いほど成長の選択性が高くなる傾向がある。この選択性を十分に確保する観点から、成長温度は、一般的には少なくとも610℃以上、好適には650℃以上、より好適には700℃以上、さらに好適には750℃以上に選ばれる。
【0018】
この発明において、成長マスクの材料としては、窒化物系III−V族化合物半導体を成長させるときにその上にこの窒化物系III−V族化合物半導体が成長しないか、あるいは、少なくとも成長しにくい材料が用いられ、典型的には、誘電体または絶縁体、具体的には例えば酸化シリコン(SiO2 )または窒化シリコン(SiN)が用いられる。また、基板としては、サファイア基板、SiC基板、Si基板、スピネル基板などが用いられる。
【0019】
この発明において、典型的には、成長マスクの開口部における基板上に窒化物系III−V族化合物半導体を選択成長させて開口部をほぼ埋めた後、成長温度を上昇させて窒化物系III−V族化合物半導体を連続膜が形成されるまで成長させる。具体的には、例えば、成長マスクの開口部における基板上に窒化物系III−V族化合物半導体を選択成長させて開口部を埋めるときの成長温度は610〜800℃とし、その後の成長温度は950〜1050℃とする。
【0020】
この発明において、窒化物系III−V族化合物半導体は、Ga、Al、InおよびBからなる群より選ばれた少なくとも一種類のIII族元素と、少なくともNを含み、場合によってさらにAsまたはPを含むV族元素とからなる。この窒化物系III−V族化合物半導体の具体例を挙げると、GaN、AlGaN、AlN、GaInN、AlGaInN、InNなどである。
【0021】
上述のように構成されたこの発明においては、基板上に成長マスクを直接形成した状態で基板上に窒化物系III−V族化合物半導体を成長させるようにしているため、成長マスクの開口部における基板上に窒化物系III−V族化合物半導体を選択成長させることができるように成長マスクを形成し、また、成長温度を選ぶことにより、成長時には、まず、成長マスクの開口部における基板上にエピタキシャル成長により一定の結晶方位を持って高密度で生成された結晶核の成長により成長マスクの開口部が埋められ、次いで横方向成長により成長マスク上に成長が進み、各開口部から横方向成長した結晶同士が合体し、連続膜が形成される。このようにして成長された窒化物系III−V族化合物半導体は、その横方向成長の途中で下地から引き継がれる貫通転位などの結晶欠陥が減少することにより、低結晶欠陥密度の高品質の単結晶となる。また、この場合、基板上に成長マスクを直接形成し、その上に窒化物系III−V族化合物半導体を成長させるだけでよいので、成長は1回で済む。
【0022】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【0023】
図1〜図8はこの発明の第1の実施形態によるGaN層の成長方法を示す。
【0024】
この第1の実施形態においては、まず、図1および図2に示すように、c面サファイア基板1上に例えばCVD法によりSiO2 膜2を形成した後、このSiO2 膜2をリソグラフィー法およびエッチング法によりc面サファイア基板1の〈11−20〉方向に延びるストライプ形状にパターニングし、成長マスクを形成する。ここで、この成長マスクとしてのSiO2 膜2の幅W1 は、使用する成長温度に対し、このSiO2 膜2の表面の任意の点からその端までの最短距離がその表面におけるGaおよびNの拡散長よりも小さくなるように選ばれる。具体的には、このSiO2 膜2の幅W1 は例えば3μmとし、このSiO2 膜2の開口部の幅W2 は例えば1.5μmとする。また、このSiO2 膜2の厚さは例えば0.1μmとする。図9に、成長マスクとしてのSiO2 膜2を形成したc面サファイア基板1の表面の走査型電子顕微鏡(SEM)写真を示す。
【0025】
次に、成長マスクとしてのSiO2 膜2が形成されたc面サファイア基板1をMOCVD装置の反応管内に導入する。そして、この反応管内でまず、水素(H2 )および窒素(N2 )をそれぞれ流量8l/minおよび7l/minで供給しながら1050℃、10分間の熱処理を行ってc面サファイア基板1の表面のサーマルクリーニングを行った後、成長温度まで基板温度を下げ、温度が安定した状態で反応管内にアンモニア(NH3 )およびトリメチルガリウム(TMG)をそれぞれ流量10l/minおよび100μmol/minで同時に供給し、GaNの成長を行う。ここでは、成長温度を750℃とする。
【0026】
成長初期においては、図3に示すように、SiO2 膜2の開口部におけるc面サファイア基板1の表面にGaNの結晶核3がc面サファイア基板1の結晶方位に対して一定の結晶方位を持って高密度にエピタキシャル成長する。このとき、SiO2 膜2の表面におけるGaおよびNの拡散長がこのSiO2 膜2の表面の任意の点からその端までの最短距離よりも長いため、このSiO2 膜2の表面に結晶核3はほとんど生成されない。すなわち、結晶核3は、SiO2 膜2の開口部におけるc面サファイア基板1の表面に選択的に生成する。
【0027】
時間の経過とともに各結晶核3が成長し、一定時間経過後には互いに合体し、図4に示すように、SiO2 膜2の開口部におけるc面サファイア基板1上にほぼ単結晶のGaN層4が成長する。このときのGaN層4の表面は通常、凹凸が存在する面になっている。
【0028】
さらに時間が経過すると、図5に示すように、GaN層4の表面がSiO2 膜2の表面とほぼ同一の高さになる。
【0029】
この時点で成長温度を例えば1000℃程度に上昇させ、また、TMGの流量を例えば30μmol/minとして、GaNの成長を続ける。これによって、図6に示すように、GaN層4は、厚さを増しながら、SiO2 膜2の幅方向への横方向成長によりSiO2 膜2上にも成長してゆく。通常、この時点でも、GaN層4の表面には凹凸が存在している。GaN層4が2μm程度の厚さまで成長すると、図7に示すように、GaN層4の表面の凹凸はほとんどなくなる。このようにして成長したGaN層4の側面の面方位は{1−101}となる。
【0030】
GaN層4の成長がさらに進むと、SiO2 膜2の各開口部から横方向成長したGaN層4同士がそれらの側面で合体し、GaN層4の厚さが6μm程度になった時点で、図8に示すように、表面が平坦な単結晶のGaN層4が連続膜として得られる。
【0031】
図10に、最初にGaNバッファ層を成長させる従来のGaN層の成長方法における成長速度を用いる場合にGaN層を厚さ0.1μm成長させるのに必要な時間(約30秒)だけ成長を行ったGaN層4の表面のSEM写真を示す。図10より、SiO2 膜2の開口部の端からこのSiO2 膜2上へのGaN層4の横方向成長が見られる。この場合、GaN層4の幅は2.1μmであり、一方、SiO2 膜2の開口部の幅W2 は1.5μmであることから、GaN層4はSiO2 膜2の開口部の両側のSiO2 膜2上にそれぞれ0.3μm横方向成長している。また、X線回折の結果、このGaN層4はアモルファスではなく、c軸配向した結晶であることが確認された。
【0032】
また、GaN層4のSiO2 膜2上への横方向成長が始まるまでSiO2 膜2上にはGaN層4の成長が見られず、完全な選択性が得られていることから、SiO2 膜2の表面におけるGaおよびNの拡散長は成長温度750℃では少なくとも3μm以上であると考えられる。実際、別に行った実験によると、μm角のSiO2 膜の表面にも全く析出が見られなかったことから、成長温度750℃におけるGaおよびNの拡散長はμm以上である。
【0033】
比較のために、成長温度を500℃としてGaN層4を0.1μmの厚さ成長させたところ、SiO2 膜2の表面を含む全面にGaN層4が成長し、選択性は得られなかった。図11にそのときのGaN層4のSEM写真を示す。また、成長温度を600℃としてGaN層4を0.1μmの厚さ成長させたところ、成長温度が500℃の場合と比較して成長粒子の粒径は大きくなるものの、やはりSiO2 膜2の表面を含む全面にGaN層4が成長し、選択性は得られなかった。これより、成長温度600℃でのGaおよびNの拡散長は3μm以下であると考えられる。図12にそのときのGaN層4のSEM写真を示す。
【0034】
以上のように、この第1の実施形態によれば、c面サファイア基板1上に成長マスクとしてのストライプ形状のSiO2 膜2を直接形成し、このときこのSiO2 膜2の幅を成長温度におけるGaおよびNの拡散長よりも狭くし、このSiO2 膜2が形成されたc面サファイア基板1上にGaNの成長を行っていることにより、1回の成長により、表面が平坦で低結晶欠陥密度の高品質の単結晶のGaN層4を低コストで成長させることができる。
【0035】
次に、この発明の第2の実施形態によるGaN層の成長方法について説明する。
【0036】
この第2の実施形態においては、図5に示す状態までGaN層4を成長させるとき、成長温度を850℃とし、また、H2 の流量を0、N2 の流量を15l/min、TMG供給量を150μmol/minとする。その後、成長温度を1000℃程度に上昇させるとともに、TMGの流量を15μmol/minに減らし、GaN層4の成長を行う。ここで、図5に示す状態までGaN層4を成長させるときにH2 の流量を0とするのは、成長温度が850℃と比較的高いことから、成長に寄与する実効的な原料ガスの供給量を高め、結晶核3の生成のための過飽和度を高めるためである。一方、図5に示す状態までGaN層4を成長させた後にTMGの流量を15μmol/minに減らすのは、低い結晶成長速度に戻すためである。その他のことは、第1の実施形態と同様であるので、説明を省略する。
【0037】
この第2の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
【0038】
次に、この発明の第3の実施形態によるGaN系半導体レーザの製造方法について説明する。図13〜図15にこの製造方法を示す。このGaN系半導体レーザは、SCH(Separate Confinement Heterostructure)構造を有するものである。
【0039】
この第3の実施形態においては、図13に示すように、まず、第1または第2の実施形態と同様な方法により、c面サファイア基板1上に成長マスクとしてのストライプ形状のSiO2 膜2を直接形成し、その上にMOCVD法により表面が平坦で低結晶欠陥密度の単結晶のGaN層4を連続膜として成長させた後、引き続いてMOCVD法によりこのGaN層4上にn型GaNコンタクト層5、n型AlGaNクラッド層6、n型GaN光導波層7、例えばGa1-x Inx N/Ga1-y Iny N多重量子井戸構造の活性層8、p型GaN光導波層9、p型AlGaNクラッド層10およびp型GaNコンタクト層11を順次成長させる。このとき、これらの層の下地となるGaN層4が低結晶欠陥密度の高品質の単結晶であることから、これらの層もまた低結晶欠陥密度の高品質の単結晶となる。ここで、Inを含まない層であるn型GaNコンタクト層5、n型AlGaNクラッド層6、n型GaN光導波層7、p型GaN光導波層9、p型AlGaNクラッド層10およびp型GaNコンタクト層11の成長温度は例えば1000℃程度とし、Inを含む層であるGa1-x Inx N/Ga1-y Iny N多重量子井戸構造の活性層8の成長温度は例えば700〜800℃とする。また、これらの層の厚さの一例を挙げると、n型GaNコンタクト層5は3μm、n型AlGaNクラッド層6は0.5μm、n型GaN光導波層7は0.1μm、p型GaN光導波層9は0.1μm、p型AlGaNクラッド層10は0.5μm、p型GaNコンタクト層11は0.5μmとする。また、n型GaNコンタクト層5、n型AlGaNクラッド層6およびn型GaN光導波層7にはドナーとして例えばSiをドープし、p型GaN光導波層9、p型AlGaNクラッド層10およびp型GaNコンタクト層11にはアクセプタとして例えばMgをドープする。この後、これらの層にドープされたドナーおよびアクセプタの電気的活性化、特にp型GaN光導波層9、p型AlGaNクラッド層10およびp型GaNコンタクト層11にドープされたアクセプタの電気的活性化のための熱処理を行う。この熱処理の温度は例えば700℃程度とする。
【0040】
次に、p型GaNコンタクト層11上に、所定幅のストライプ形状のレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして、例えば反応性イオンエッチング(RIE)法によりp型AlGaNクラッド層10の厚さ方向の途中の深さまでエッチングし、リッジ部を形成する。次に、このレジストパターンを除去した後、p型GaNコンタクト層11およびp型AlGaNクラッド層10上に所定幅のストライプ形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして例えばRIE法によりn型GaNコンタクト層5の厚さ方向の途中の深さまでエッチングすることにより、p型GaNコンタクト層11、p型AlGaNクラッド層10、p型GaN光導波層9、活性層8、n型GaN光導波層7、n型AlGaNクラッド層6およびn型GaNコンタクト層5の上層部をストライプ状にパターニングする。このパターニング終了後の状態を図14に示す。
【0041】
次に、図15に示すように、エッチングマスクに用いたレジストパターンを除去した後、p型GaNコンタクト層11上に例えばNi/Au膜やNi/Pt/Au膜などからなるp側電極12を形成するとともに、エッチングされた部分のn型GaNコンタクト層5上に例えばTi/Al膜からなるn側電極13を形成する。
【0042】
この後、上述のようにしてレーザ構造が形成されたc面サファイア基板1を劈開などによりバー状に加工して両共振器端面を形成し、さらにこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、目的とするSCH構造のGaN系半導体レーザが製造される。
【0043】
この第3の実施形態によれば、レーザ構造を形成する半導体層の下地となるGaN層4を1回の成長により低コストで成長させることができることにより、従来に比べてGaN系半導体レーザを低コストで製造することができる。
【0044】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【0045】
例えば、上述の第1、第2および第3の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
【0046】
また、上述の第1、第2および第3の実施形態においては、成長マスクとしてのストライプ形状のSiO2 膜2の延びる方向をc面サファイア基板1の〈11−20〉方向に設定しているが、このストライプ形状のSiO2 膜2の延びる方向は〈1−100〉方向に設定してもよい。
【0047】
また、上述の第1、第2および第3の実施形態においては、基板としてc面サファイア基板を用いているが、必要に応じて、SiC基板、Si基板、スピネル基板などを用いてもよい。同様に、成長法としては、MOCVD法のほかに、HVPE法などを用いてもよい。
【0048】
さらに、上述の第3の実施形態においては、この発明をGaN系半導体レーザの製造に適用した場合について説明したが、この発明は、GaN系発光ダイオードはもちろん、GaN系FETなどのGaN系電子走行素子の製造に適用してもよい。
【0049】
【発明の効果】
以上説明したように、この発明の第1の発明によれば、基板上に成長マスクを直接形成した状態で基板上に窒化物系III−V族化合物半導体を成長させるようにしていることにより、低結晶欠陥密度で高品質の単結晶の窒化物系III−V族化合物半導体を低コストで成長させることができる。
【0050】
また、この発明の第2の発明によれば、窒化物系III−V族化合物半導体を用いた半導体装置を低コストで製造することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態によるGaN層の成長方法を説明するための断面図である。
【図2】図1に対応する平面図である。
【図3】この発明の第1の実施形態によるGaN層の成長方法を説明するための断面図である。
【図4】この発明の第1の実施形態によるGaN層の成長方法を説明するための断面図である。
【図5】この発明の第1の実施形態によるGaN層の成長方法を説明するための断面図である。
【図6】この発明の第1の実施形態によるGaN層の成長方法を説明するための断面図である。
【図7】この発明の第1の実施形態によるGaN層の成長方法を説明するための断面図である。
【図8】この発明の第1の実施形態によるGaN層の成長方法を説明するための断面図である。
【図9】この発明の第1の実施形態によるGaN層の成長方法において成長マスクとしてのストライプ形状のSiO2 膜を形成したc面サファイア基板の表面のSEM写真である。
【図10】この発明の第1の実施形態によるGaN層の成長方法において成長マスクとしてのストライプ形状のSiO2 膜を形成したc面サファイア基板上にGaN層を成長させたときの表面のSEM写真である。
【図11】この発明の第1の実施形態との比較のために成長温度を500℃としてGaN層を成長させたときの表面のSEM写真である。
【図12】この発明の第1の実施形態との比較のために成長温度を600℃としてGaN層を成長させたときの表面のSEM写真である。
【図13】この発明の第3の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。
【図14】この発明の第3の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。
【図15】この発明の第2の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。
【図16】c面サファイア基板上への従来のGaN層の成長方法を説明するための断面図である。
【符号の説明】
1・・・c面サファイア基板、2・・・SiO2 膜、3・・・結晶核、4・・・GaN層、5・・・n型GaNコンタクト層、6・・・n型AlGaNクラッド層、7・・・活性層、9・・・p型AlGaNクラッド層、10・・・p型GaNコンタクト層、12・・・p側電極、13・・・n側電極
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a method for growing a nitride-based III-V compound semiconductor.And method for manufacturing semiconductor deviceIn particular, the present invention is suitable for application to a semiconductor laser, a light emitting diode, or an electron transit device using a nitride III-V compound semiconductor.
[0002]
[Prior art]
Since GaN-based semiconductors are direct transition semiconductors, and their forbidden band ranges from 1.9 eV to 6.2 eV, it is possible to realize a light-emitting element capable of emitting light from the visible region to the ultraviolet region. It has attracted attention and its development is actively underway. In addition, this GaN-based semiconductor has great potential as a material for an electron transit device. That is, the saturation electron velocity of GaN is about 2.5 × 107cm / s is larger than Si, GaAs and SiC, and the breakdown electric field is about 5 × 106V / cm and second largest after diamond. For these reasons, GaN-based semiconductors have been expected to have great potential as materials for high-frequency, high-temperature, high-power electron transit devices.
[0003]
By the way, generally, in order to obtain a high-performance semiconductor device, the crystal quality of the semiconductor layer constituting the semiconductor device is very important. For example, in a conventional optical element using a GaAs-based semiconductor, the stacking fault density of the semiconductor layer is 10Threecm-2It is as follows. In contrast, GaN-based semiconductors are usually grown on substrates having different lattice constants, such as sapphire and SiC, but the stacking fault density is 108-10Tencm-2The degree and extremely high. Despite the existence of such high-density crystal defects due to the nature of GaN-based semiconductors, light-emitting diodes have already been put to practical use, semiconductor lasers have also achieved room-temperature continuous oscillation, and electron transit devices have also been prototyped. It has been reported in recent years.
[0004]
However, it has been experimentally confirmed that GaN-based semiconductors with few crystal defects tend to have high luminous efficiency, and theoretical calculations indicate that electron mobility is defined by crystal defects when there are few carriers. It has been pointed out. For this reason, in recent years, methods for reducing crystal defects in GaN-based semiconductors have been sought. In particular, reduction of crystal defects in a GaN-based semiconductor is essential for extending the lifetime of a GaN-based semiconductor laser.
[0005]
A conventional measure for reducing crystal defects in a GaN-based semiconductor will be described by taking GaN as an example. The first strategy for reducing the crystal defects of GaN is to select a growth substrate that is as close as possible to the lattice constant and crystal structure of GaN. For example, a c-plane sapphire substrate that is most often used as a growth substrate has a lattice constant difference of 13% from that of GaN. When this is grown on the c-plane sapphire substrate, the c-plane sapphire substrate has a high GaN layer. This is a cause of density crystal defects. Also, the SiC substrate has a lattice constant difference of about 3.5% with GaN, and the GaN layer grown on this SiC substrate has a smaller crystal defect density than the GaN layer grown on the c-plane sapphire substrate. It is said. The second strategy for reducing crystal defects in GaN is to use a selective growth technique (J. Crystal Growth, 144 (1994) 133). In this method, a single-crystal GaN layer is formed in advance on a c-plane sapphire substrate or SiC substrate, and SiO 2 is formed thereon.2A second growth of GaN is performed with a growth mask made of a film or SiN film formed. In this case, when the GaN crystal grown on the GaN layer in the opening that is not covered with the growth mask extends in the lateral direction (on the growth mask), penetration defects inherited from the base are blocked by the growth mask. Therefore, the GaN layer grown on the growth mask becomes a high-quality crystal with a lower crystal defect density. This technology has been used in the technology of growing single-crystal GaAs on a Si substrate (GaAs-on-Si substrate technology), but has recently been tried in GaN crystal growth and succeeded in reducing crystal defects. (Jpn.J.Appl.Phys., 36 (1997) L899).
[0006]
The above-described selective growth technique of GaN will be described in more detail. That is, in this technique, as shown in FIG. 16, first, an amorphous GaN buffer layer having a thickness of, for example, 20 to 30 nm is grown on a c-plane sapphire substrate 101 at a low temperature of, for example, about 500 to 600 ° C. Thereafter, the substrate temperature is raised to about 1000 ° C., and the GaN buffer layer is crystallized by solid phase epitaxial growth to form a polycrystalline GaN layer with aligned crystal grains. Then, when GaN is grown on this polycrystalline GaN layer to a certain extent (typically about 3 μm), the stacking fault density becomes 10Tencm-2A single-crystal GaN layer 102 of the order is obtained. Next, SiO is deposited on the GaN layer 102.2A stripe-shaped growth mask 103 made of a film or the like is formed, and GaN is grown at a temperature of about 1000 ° C. by metal organic chemical vapor deposition (MOCVD) or hydride vapor phase epitaxy (HVPE). Then, the GaN grown on the GaN layer 102 in the opening not covered with the growth mask spreads on the growth mask 103 by lateral growth, and the GaN has a certain thickness, for example, 2 to 5 times the mask width. When grown to a thickness (for example, 8 to 20 μm), the GaN crystals grown in the lateral direction from the openings of the growth mask 103 are combined to grow a continuous single-crystal GaN layer 104. At this time, not only the GaN layer 104 on the growth mask 103 but also the threading dislocations of the GaN layer 104 on the opening of the growth mask 103 are bent in the lateral direction, and crystal defects as a whole of the GaN layer 104 are reduced.
[0007]
[Problems to be solved by the invention]
However, although the conventional selective growth technique described above is effective in reducing crystal defects of GaN, it has the following drawbacks. That is, first, in order to grow the single crystal GaN layer 104 having a low crystal defect density, it is necessary to form the single crystal GaN layer 102 on the c-plane sapphire substrate 101 in advance. This means that the crystal growth must be performed twice, and the cost of crystal growth is almost doubled. Secondly, the selective growth of the GaN layer 104 needs to be continued until the side surfaces of the GaN layer 104 grown from the openings of the growth mask 103 merge together to reduce defects. The GaN layer 102 must be grown as thick as at least about 8 μm. This means that much growth time and raw materials are consumed, and the cost of crystal growth becomes high.
[0008]
  Accordingly, an object of the present invention is to provide a method for growing a nitride III-V compound semiconductor capable of growing a high-quality single crystal nitride III-V compound semiconductor having a low crystal defect density at a low cost.And manufacturing method of semiconductor device using this growth methodIs to provide.
[0009]
[Means for Solving the Problems]
The present inventor has intensively studied to solve the above-described problems of the prior art. The outline will be described below.
[0010]
Consider a case where GaN crystal growth is performed on a sapphire substrate by a MOCVD method at a growth temperature of about 1000 ° C. without growing a GaN buffer layer by low-temperature growth. In this case, the grown GaN layer is not flat on the surface, and has a shape in which large GaN clusters overlap. This is due to the interaction between the surface of the sapphire substrate at the initial stage of crystal growth and Ga and N involved in crystal growth. That is, the residence time of Ga and N on the surface of the sapphire substrate is short, and as a result, the surface concentration of Ga and N is small, so that the generation of crystal nuclei is small. In other words, the degree of supersaturation for generating crystal nuclei is small. In this way, since the number of crystal nuclei initially generated on the surface of the sapphire substrate is small and sparsely scattered, the raw material supplied at the time of growth concentrates on this few crystal nuclei, and thus each single crystal nucleus. Looking at the crystal nuclei, the degree of supersaturation for GaN crystal growth increases. As a result, the growth rate of each crystal nuclei is overwhelmingly high, each grows at an independent growth rate, and GaN folds three-dimensionally. The surface morphology.
[0011]
Therefore, in order to obtain a GaN layer with a flat surface, the density of crystal nuclei on the surface of the sapphire substrate is overwhelmingly increased, and each crystal nucleus grows slowly. It is necessary to smoothly unite with the nucleus. This is realized by a low-temperature growth GaN buffer layer. In the low temperature growth, the residence time of Ga and N on the surface of the sapphire substrate is very long, so that everything that reaches the surface is precipitated. However, since the surface movement speeds of Ga and N are very small, the grown GaN does not become a crystal but is amorphous. Thereafter, when the growth is performed by raising the growth temperature to about 1000 ° C., the underlying surface can be regarded as a collection of crystal nuclei, and therefore, when the source gas is supplied, the growth starts from each crystal nuclei. Then, each crystal nucleus performs two-dimensional growth at substantially the same speed, and crystal interfaces merge with each other and grow together while generating defects. At this time, the generated crystal defects are merged with nearby crystal defects to reduce the number thereof.9cm-2The crystal defect density becomes about a degree.
[0012]
The above is a method for growing a single crystal GaN layer using a GaN buffer layer by low-temperature growth. Here, a stripe-shaped growth mask is directly formed on an arbitrary substrate different from GaN to be grown, for example, a sapphire substrate. Consider the case of growing GaN on a sapphire substrate, and consider the growth at this time. First, the growth mask was attached to any location on the surface of the growth mask so that the shortest distance from any point on the surface to the edge thereof was smaller than the diffusion length of Ga and N on the surface. The mask width is determined so that Ga and N also reach the substrate surface at the opening of the growth mask by surface diffusion. The growth mask is directly formed on the substrate and GaN is grown. At this time, the amount of raw material supplied to the substrate surface at the opening of the growth mask is increased to increase the degree of supersaturation, thereby generating nuclei. Crystal nuclei are generated at high density by increasing the speed. At this time, these crystal nuclei are epitaxially grown on the substrate surface in the opening of the growth mask according to the crystal orientation of the substrate, and these crystal nuclei grow gradually. Here, since the growth is relatively free on the substrate surface near the center of the opening of the growth mask, the surface of the growing GaN layer is not necessarily flat. In contrast, a series of crystal nuclei generated in alignment with the mask edge merge together when grown to the same thickness as the mask, but if the thickness exceeds the mask thickness, the mask edge cannot grow freely. A linear crystal growth front parallel to the stripe direction is formed. That is, at the edge of the mask, a crystal growth front is formed along the stripe direction of the growth mask, which proceeds on the growth mask and grows laterally, and increases its thickness. The GaN crystal grown on the growth mask spreads to the center of the opening of the growth mask as the thickness increases, and eventually the entire surface grows flat, with a flat surface and a low crystal defect density. A crystalline GaN layer is obtained.
[0013]
As described above, a growth mask is directly formed on an arbitrary substrate different from GaN. At this time, the shortest distance from any point on the surface to the end of the growth mask is the diffusion length of Ga and N on the surface. By growing GaN in this state, crystal nuclei with uniform orientation are formed at a high density on the substrate surface at the opening of the growth mask, and the group of these crystal nuclei is laterally distributed. By controlling the growth in the direction (graphoepitaxy), an amorphous layer such as a GaN buffer layer by low-temperature growth is not grown on the substrate in advance, and the surface is flat and has a low crystal defect density. A single crystal GaN layer can be grown.
[0014]
The present invention has been devised based on the above studies by the present inventors.
[0015]
  That is, in order to achieve the above object, the first invention of the present invention is:
  In the method of growing a nitride III-V compound semiconductor, a nitride III-V compound semiconductor is grown on a substrate made of a material different from the nitride III-V compound semiconductor.
  With the growth mask directly formed on the substrate, a nitride III-V compound semiconductor is formed on the substrate in each opening of the growth mask.700Selectively grow at a growth temperature of ~ 800 ° CAlmost filled each openingrear,At a growth temperature of 950-1050 ° C.A nitride-based III-V group compound semiconductor is laterally grown from each opening to combine the nitride-based III-V group compound semiconductor to form a continuous film.
  It is characterized by this.
  The second invention of this invention is:
  In a method for manufacturing a semiconductor device in which a nitride III-V compound semiconductor is grown on a substrate made of a material different from that of a nitride III-V compound semiconductor,
  With the growth mask directly formed on the substrate, a nitride III-V compound semiconductor is selectively grown on the substrate at each opening in the growth mask at a growth temperature of 700 to 800 ° C. to almost fill each opening. After that, the nitride III-V compound semiconductor is laterally grown from each opening at a growth temperature of 950 to 1050 ° C., thereby combining the nitride III-V compound semiconductor to form a continuous film. Made
  It is characterized by this.
[0017]
In the present invention, the growth mask is formed so that the nitride III-V compound semiconductor can be selectively grown on the substrate at the opening of the growth mask, and the growth temperature is selected. Growth masks typically balance the growth temperature used and the shortest distance from any point on the growth mask surface to the edge of the growth mask is the nitride III-V group at the growth mask surface. It is formed so as to be smaller than the diffusion length of atoms or molecules involved in the growth of the compound semiconductor. The shape of the growth mask can be various shapes, and can be determined as needed. Typically, the growth mask is selected to have a stripe shape extending in one direction with respect to the substrate. The growth temperature is in balance with the growth mask to be used, and the shortest distance from any point on the growth mask surface to the edge of the growth mask is that of the nitride III-V compound semiconductor on the growth mask surface. The temperature is selected to be smaller than the diffusion length of atoms or molecules involved in the growth. Generally, the higher the growth temperature, the higher the growth selectivity. From the viewpoint of sufficiently ensuring this selectivity, the growth temperature is generally selected to be at least 610 ° C. or higher, preferably 650 ° C. or higher, more preferably 700 ° C. or higher, and even more preferably 750 ° C. or higher.
[0018]
In this invention, as a material for the growth mask, when a nitride III-V compound semiconductor is grown, the nitride III-V compound semiconductor does not grow or at least hardly grows thereon. Typically, a dielectric or insulator, specifically silicon oxide (SiO 2)2) Or silicon nitride (SiN) is used. As the substrate, a sapphire substrate, a SiC substrate, a Si substrate, a spinel substrate, or the like is used.
[0019]
In the present invention, typically, a nitride III-V compound semiconductor is selectively grown on the substrate in the opening of the growth mask to substantially fill the opening, and then the growth temperature is raised to increase the nitride III. -Group V compound semiconductor is grown until a continuous film is formed. Specifically, for example, the growth temperature when the nitride III-V compound semiconductor is selectively grown on the substrate in the opening of the growth mask to fill the opening is 610 to 800 ° C., and the subsequent growth temperature is 950-1050 ° C.
[0020]
In this invention, the nitride-based III-V group compound semiconductor contains at least one group III element selected from the group consisting of Ga, Al, In and B, and at least N, and optionally further contains As or P. It consists of the V group element to contain. Specific examples of the nitride III-V group compound semiconductor include GaN, AlGaN, AlN, GaInN, AlGaInN, InN, and the like.
[0021]
In the present invention configured as described above, the nitride-based III-V compound semiconductor is grown on the substrate in a state where the growth mask is directly formed on the substrate. A growth mask is formed on the substrate so that a nitride III-V compound semiconductor can be selectively grown, and by selecting a growth temperature, at the time of growth, first, on the substrate at the opening of the growth mask. The openings of the growth mask were filled by the growth of crystal nuclei generated at a high density with a constant crystal orientation by epitaxial growth, and then the growth progressed on the growth mask by lateral growth, and lateral growth was made from each opening. Crystals merge to form a continuous film. A nitride-based III-V compound semiconductor grown in this manner has a low crystal defect density and high quality single crystal by reducing crystal defects such as threading dislocations inherited from the base during the lateral growth. It becomes a crystal. Further, in this case, it is only necessary to form a growth mask directly on the substrate and to grow a nitride III-V group compound semiconductor on the growth mask.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are denoted by the same reference numerals.
[0023]
1 to 8 show a method for growing a GaN layer according to the first embodiment of the present invention.
[0024]
In the first embodiment, first, as shown in FIG. 1 and FIG. 2, SiO is formed on the c-plane sapphire substrate 1 by, for example, the CVD method.2After the film 2 is formed, this SiO 22The film 2 is patterned into a stripe shape extending in the <11-20> direction of the c-plane sapphire substrate 1 by lithography and etching to form a growth mask. Here, SiO as the growth mask2Width W of membrane 21This SiO is the growth temperature used.2The shortest distance from an arbitrary point on the surface of the film 2 to its end is selected to be smaller than the diffusion lengths of Ga and N on the surface. Specifically, this SiO2Width W of membrane 21Is 3 μm, for example, and this SiO2Width W of opening of membrane 22Is, for example, 1.5 μm. This SiO2The thickness of the film 2 is 0.1 μm, for example. FIG. 9 shows SiO as a growth mask.2The scanning electron microscope (SEM) photograph of the surface of the c-plane sapphire substrate 1 on which the film 2 is formed is shown.
[0025]
Next, SiO as a growth mask2The c-plane sapphire substrate 1 on which the film 2 is formed is introduced into the reaction tube of the MOCVD apparatus. In the reaction tube, first, hydrogen (H2) And nitrogen (N2) At a flow rate of 8 l / min and 7 l / min, respectively, followed by thermal treatment at 1050 ° C. for 10 minutes to thermally clean the surface of the c-plane sapphire substrate 1. In a stable state, ammonia (NHThree) And trimethylgallium (TMG) are simultaneously supplied at a flow rate of 10 l / min and 100 μmol / min, respectively, to grow GaN. Here, the growth temperature is 750 ° C.
[0026]
In the initial stage of growth, as shown in FIG.2On the surface of the c-plane sapphire substrate 1 in the opening of the film 2, GaN crystal nuclei 3 are epitaxially grown at a high density with a fixed crystal orientation relative to the crystal orientation of the c-plane sapphire substrate 1. At this time, SiO2The diffusion length of Ga and N on the surface of the film 2 is the SiO 22This SiO 2 is longer than the shortest distance from any point on the surface of the film 2 to its edge,2Crystal nuclei 3 are hardly generated on the surface of the film 2. That is, the crystal nucleus 3 is made of SiO.2It is selectively generated on the surface of the c-plane sapphire substrate 1 in the opening of the film 2.
[0027]
Each crystal nucleus 3 grows with the passage of time, and coalesces with each other after a certain period of time. As shown in FIG.2A substantially single crystal GaN layer 4 is grown on the c-plane sapphire substrate 1 in the opening of the film 2. At this time, the surface of the GaN layer 4 is usually a surface with irregularities.
[0028]
As time passes, the surface of the GaN layer 4 becomes SiO 2 as shown in FIG.2It becomes almost the same height as the surface of the film 2.
[0029]
At this time, the growth temperature is raised to, for example, about 1000 ° C., and the flow rate of TMG is set to, for example, 30 μmol / min to continue the growth of GaN. Thereby, as shown in FIG. 6, the GaN layer 4 increases the thickness while increasing the thickness of the SiO 2 layer.2By lateral growth of the film 2 in the width direction, SiO 22It also grows on the film 2. Usually, even at this point, the surface of the GaN layer 4 is uneven. When the GaN layer 4 is grown to a thickness of about 2 μm, the surface of the GaN layer 4 has almost no irregularities as shown in FIG. The plane orientation of the side surface of the GaN layer 4 grown in this way is {1-101}.
[0030]
As the growth of the GaN layer 4 further progresses, SiO2As shown in FIG. 8, when the GaN layers 4 laterally grown from the openings of the film 2 are merged at their side surfaces and the thickness of the GaN layer 4 is about 6 μm, a single surface with a flat surface is obtained. A crystalline GaN layer 4 is obtained as a continuous film.
[0031]
FIG. 10 shows that the GaN layer is grown for a time (about 30 seconds) necessary for growing the GaN layer to a thickness of 0.1 μm when the growth rate in the conventional GaN layer growth method for growing the GaN buffer layer is used. 2 shows an SEM photograph of the surface of the GaN layer 4. From FIG. 10, SiO2This SiO 2 from the edge of the opening of the film 22A lateral growth of the GaN layer 4 on the film 2 can be seen. In this case, the width of the GaN layer 4 is 2.1 μm, while SiO 22Width W of opening of membrane 22Is 1.5 μm, the GaN layer 4 is made of SiO.2SiO on both sides of the opening of film 22Each film grows laterally by 0.3 μm. As a result of X-ray diffraction, it was confirmed that the GaN layer 4 was not amorphous but a c-axis oriented crystal.
[0032]
  In addition, SiO of the GaN layer 42SiO until lateral growth on film 2 begins2Since no growth of the GaN layer 4 is observed on the film 2 and complete selectivity is obtained, SiO 2 is obtained.2The diffusion length of Ga and N on the surface of the film 2 is considered to be at least 3 μm or more at a growth temperature of 750 ° C. In fact, according to a separate experiment,3μm square SiO2Since no precipitation was observed on the surface of the film, the diffusion length of Ga and N at the growth temperature of 750 ° C. is3μm or more.
[0033]
For comparison, when the growth temperature was set to 500 ° C. and the GaN layer 4 was grown to a thickness of 0.1 μm, SiO 22The GaN layer 4 grew on the entire surface including the surface of the film 2, and selectivity was not obtained. FIG. 11 shows an SEM photograph of the GaN layer 4 at that time. Further, when the growth temperature is 600 ° C. and the GaN layer 4 is grown to a thickness of 0.1 μm, the particle size of the grown particles is larger than that when the growth temperature is 500 ° C.2The GaN layer 4 grew on the entire surface including the surface of the film 2, and selectivity was not obtained. From this, the diffusion length of Ga and N at a growth temperature of 600 ° C. is considered to be 3 μm or less. FIG. 12 shows an SEM photograph of the GaN layer 4 at that time.
[0034]
As described above, according to the first embodiment, stripe-shaped SiO 2 as a growth mask on the c-plane sapphire substrate 1 is used.2The film 2 is directly formed, and this SiO 22The width of the film 2 is made narrower than the diffusion length of Ga and N at the growth temperature.2By growing GaN on the c-plane sapphire substrate 1 on which the film 2 is formed, a single crystal growth of a high quality single crystal GaN layer 4 having a flat surface and a low crystal defect density can be achieved at low cost. Can be grown in.
[0035]
Next explained is a GaN layer growth method according to the second embodiment of the invention.
[0036]
In the second embodiment, when the GaN layer 4 is grown to the state shown in FIG. 5, the growth temperature is 850 ° C., and H2Flow rate of 0, N2And the TMG supply amount is 150 μmol / min. Thereafter, the growth temperature is raised to about 1000 ° C., the TMG flow rate is reduced to 15 μmol / min, and the GaN layer 4 is grown. Here, when the GaN layer 4 is grown to the state shown in FIG.2The flow rate of 0 is set to 0 because the growth temperature is relatively high at 850 ° C., so that the effective supply amount of raw material gas that contributes to growth is increased and the degree of supersaturation for generating crystal nuclei 3 is increased. is there. On the other hand, the reason why the flow rate of TMG is reduced to 15 μmol / min after the GaN layer 4 is grown to the state shown in FIG. 5 is to return to a low crystal growth rate. Others are the same as those in the first embodiment, and a description thereof will be omitted.
[0037]
According to the second embodiment, the same advantages as those of the first embodiment can be obtained.
[0038]
Next explained is a GaN semiconductor laser manufacturing method according to the third embodiment of the invention. This manufacturing method is shown in FIGS. This GaN semiconductor laser has an SCH (Separate Confinement Heterostructure) structure.
[0039]
In the third embodiment, as shown in FIG. 13, first, a stripe-shaped SiO 2 as a growth mask is formed on the c-plane sapphire substrate 1 by the same method as in the first or second embodiment.2A film 2 is directly formed, and a monocrystalline GaN layer 4 having a flat surface and a low crystal defect density is grown as a continuous film on the GaN layer 4 by MOCVD. GaN contact layer 5, n-type AlGaN cladding layer 6, n-type GaN optical waveguide layer 7, for example Ga1-xInxN / Ga1-yInyAn active layer 8 having an N multiple quantum well structure, a p-type GaN optical waveguide layer 9, a p-type AlGaN cladding layer 10 and a p-type GaN contact layer 11 are sequentially grown. At this time, since the GaN layer 4 which is the base of these layers is a high-quality single crystal having a low crystal defect density, these layers are also a high-quality single crystal having a low crystal defect density. Here, the n-type GaN contact layer 5, the n-type AlGaN cladding layer 6, the n-type GaN optical waveguide layer 7, the p-type GaN optical waveguide layer 9, the p-type AlGaN cladding layer 10 and the p-type GaN, which are layers not containing In. The growth temperature of the contact layer 11 is about 1000 ° C., for example, and Ga is a layer containing In.1-xInxN / Ga1-yInyThe growth temperature of the active layer 8 having the N multiple quantum well structure is set to 700 to 800 ° C., for example. As an example of the thicknesses of these layers, the n-type GaN contact layer 5 is 3 μm, the n-type AlGaN cladding layer 6 is 0.5 μm, the n-type GaN optical waveguide layer 7 is 0.1 μm, and the p-type GaN light The wave layer 9 is 0.1 μm, the p-type AlGaN cladding layer 10 is 0.5 μm, and the p-type GaN contact layer 11 is 0.5 μm. Further, the n-type GaN contact layer 5, the n-type AlGaN cladding layer 6 and the n-type GaN optical waveguide layer 7 are doped with, for example, Si as a donor, and the p-type GaN optical waveguide layer 9, the p-type AlGaN cladding layer 10 and the p-type are doped. The GaN contact layer 11 is doped with, for example, Mg as an acceptor. Thereafter, electrical activation of donors and acceptors doped in these layers, particularly electrical activity of acceptors doped in the p-type GaN optical waveguide layer 9, the p-type AlGaN cladding layer 10 and the p-type GaN contact layer 11. A heat treatment is performed for conversion. The temperature of this heat treatment is about 700 ° C., for example.
[0040]
Next, a stripe-shaped resist pattern (not shown) having a predetermined width is formed on the p-type GaN contact layer 11, and then the p-type AlGaN is formed by, for example, reactive ion etching (RIE) using the resist pattern as a mask. Etching is performed to a depth halfway in the thickness direction of the cladding layer 10 to form a ridge portion. Next, after removing this resist pattern, a stripe-shaped resist pattern (not shown) having a predetermined width is formed on the p-type GaN contact layer 11 and the p-type AlGaN cladding layer 10, and this resist pattern is used as a mask, for example. Etching to a depth in the thickness direction of the n-type GaN contact layer 5 by the RIE method results in a p-type GaN contact layer 11, a p-type AlGaN cladding layer 10, a p-type GaN optical waveguide layer 9, an active layer 8, n The upper layer portions of the n-type GaN optical waveguide layer 7, the n-type AlGaN cladding layer 6 and the n-type GaN contact layer 5 are patterned in a stripe shape. FIG. 14 shows a state after this patterning is completed.
[0041]
Next, as shown in FIG. 15, after removing the resist pattern used for the etching mask, a p-side electrode 12 made of, for example, a Ni / Au film or a Ni / Pt / Au film is formed on the p-type GaN contact layer 11. At the same time, an n-side electrode 13 made of, for example, a Ti / Al film is formed on the etched n-type GaN contact layer 5.
[0042]
Thereafter, the c-plane sapphire substrate 1 having the laser structure formed as described above is processed into a bar shape by cleavage or the like to form both resonator end faces, and further, end face coating is applied to these resonator end faces. Then, this bar is chipped by cleaving or the like. As described above, the target GaN semiconductor laser having the SCH structure is manufactured.
[0043]
According to the third embodiment, since the GaN layer 4 serving as a base of the semiconductor layer forming the laser structure can be grown at a low cost by one growth, the GaN-based semiconductor laser can be made lower than the conventional one. Can be manufactured at cost.
[0044]
As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, The various deformation | transformation based on the technical idea of this invention is possible.
[0045]
For example, the numerical values, structures, substrates, raw materials, processes, and the like given in the first, second, and third embodiments are merely examples, and if necessary, numerical values, structures, substrates, raw materials that are different from these numerical values. A process or the like may be used.
[0046]
In the first, second, and third embodiments described above, stripe-shaped SiO2 as a growth mask is used.2The extending direction of the film 2 is set to the <11-20> direction of the c-plane sapphire substrate 1, and this stripe-shaped SiO 22The extending direction of the film 2 may be set in the <1-100> direction.
[0047]
In the first, second, and third embodiments described above, the c-plane sapphire substrate is used as the substrate, but an SiC substrate, Si substrate, spinel substrate, or the like may be used as necessary. Similarly, as the growth method, in addition to the MOCVD method, an HVPE method or the like may be used.
[0048]
Furthermore, in the above-described third embodiment, the case where the present invention is applied to the manufacture of a GaN-based semiconductor laser has been described. However, the present invention is not limited to a GaN-based light emitting diode but also a GaN-based electron transit such as a GaN-based FET. You may apply to manufacture of an element.
[0049]
【The invention's effect】
As described above, according to the first aspect of the present invention, the nitride III-V group compound semiconductor is grown on the substrate with the growth mask directly formed on the substrate. A single crystal nitride III-V compound semiconductor having a low crystal defect density and high quality can be grown at low cost.
[0050]
According to the second aspect of the present invention, a semiconductor device using a nitride III-V compound semiconductor can be manufactured at low cost.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining a growth method of a GaN layer according to a first embodiment of the present invention.
FIG. 2 is a plan view corresponding to FIG. 1;
FIG. 3 is a cross-sectional view for explaining the growth method of the GaN layer according to the first embodiment of the present invention.
FIG. 4 is a cross-sectional view for explaining a GaN layer growth method according to the first embodiment of the present invention;
FIG. 5 is a cross-sectional view for explaining the growth method of the GaN layer according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view for explaining the growth method of the GaN layer according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view for explaining the growth method of the GaN layer according to the first embodiment of the present invention.
FIG. 8 is a cross-sectional view for explaining the growth method of the GaN layer according to the first embodiment of the present invention.
FIG. 9 shows striped SiO as a growth mask in the GaN layer growth method according to the first embodiment of the present invention;2It is a SEM photograph of the surface of the c plane sapphire substrate which formed the film.
FIG. 10 shows stripe-shaped SiO as a growth mask in the GaN layer growth method according to the first embodiment;2It is a SEM photograph of the surface when a GaN layer is grown on a c-plane sapphire substrate on which a film is formed.
FIG. 11 is an SEM photograph of the surface when a GaN layer is grown at a growth temperature of 500 ° C. for comparison with the first embodiment of the present invention.
FIG. 12 is an SEM photograph of the surface when a GaN layer is grown at a growth temperature of 600 ° C. for comparison with the first embodiment of the present invention.
FIG. 13 is a cross-sectional view for explaining the method for manufacturing a GaN-based semiconductor laser according to the third embodiment of the invention.
FIG. 14 is a cross-sectional view for explaining the method for manufacturing a GaN-based semiconductor laser according to the third embodiment of the invention.
FIG. 15 is a cross sectional view for illustrating the method for manufacturing the GaN compound semiconductor laser according to the second embodiment of the invention.
FIG. 16 is a cross-sectional view for explaining a conventional method of growing a GaN layer on a c-plane sapphire substrate.
[Explanation of symbols]
1 ... c-plane sapphire substrate, 2 ... SiO23 ... Crystal nucleus, 4 ... GaN layer, 5 ... n-type GaN contact layer, 6 ... n-type AlGaN cladding layer, 7 ... Active layer, 9 ... p-type AlGaN Cladding layer, 10 ... p-type GaN contact layer, 12 ... p-side electrode, 13 ... n-side electrode

Claims (8)

窒化物系III−V族化合物半導体を窒化物系III−V族化合物半導体と異なる材料からなる基板上に成長させるようにした窒化物系III−V族化合物半導体の成長方法において、
上記基板上に成長マスクを直接形成した状態で、上記成長マスクの各開口部における上記基板上に窒化物系III−V族化合物半導体を700〜800℃の成長温度で選択成長させて上記各開口部をほぼ埋めた後、950〜1050℃の成長温度で上記各開口部から上記窒化物系III−V族化合物半導体を横方向成長させることにより上記窒化物系III−V族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とする窒化物系III−V族化合物半導体の成長方法。
In the method of growing a nitride III-V compound semiconductor, a nitride III-V compound semiconductor is grown on a substrate made of a material different from the nitride III-V compound semiconductor.
In a state where the growth mask formed directly on the substrate, on the substrate at each opening of said growth mask is selectively grown nitride III-V compound semiconductor at a growth temperature of 700 to 800 ° C. above the opening After substantially filling the portion, the nitride III-V compound semiconductor is united by laterally growing the nitride III-V compound semiconductor from each opening at a growth temperature of 950 to 1050 ° C. A method for growing a nitride III-V compound semiconductor characterized in that a continuous film is formed.
上記成長マスクの表面の任意の点から上記成長マスクの端までの最短距離が、上記成長マスクの表面における、上記窒化物系III−V族化合物半導体の成長に関与する原子または分子の拡散長よりも小さくなるように上記成長マスクを形成するようにしたことを特徴とする請求項1記載の窒化物系III−V族化合物半導体の成長方法。 The shortest distance from an arbitrary point on the surface of the growth mask to the edge of the growth mask is based on the diffusion length of atoms or molecules involved in the growth of the nitride III-V compound semiconductor on the surface of the growth mask. 2. The method of growing a nitride III-V compound semiconductor according to claim 1, wherein the growth mask is formed so as to be smaller . 上記窒化物系III−V族化合物半導体はGaNであって、上記成長マスクの幅が3μm以下であることを特徴とする請求項1記載の窒化物系III−V族化合物半導体の成長方法。 2. The method for growing a nitride III-V compound semiconductor according to claim 1, wherein the nitride III-V compound semiconductor is GaN, and the width of the growth mask is 3 [mu] m or less . 上記成長マスクはストライプ形状を有することを特徴とする請求項1記載の窒化物系III−V族化合物半導体の成長方法。 2. The method for growing a nitride III-V compound semiconductor according to claim 1, wherein the growth mask has a stripe shape . 上記成長マスクは誘電体または絶縁体からなることを特徴とする請求項1記載の窒化物系III−V族化合物半導体の成長方法。 2. The method for growing a nitride III-V compound semiconductor according to claim 1, wherein the growth mask is made of a dielectric or an insulator . 上記成長マスクはSiO 2 またはSiNからなることを特徴とする請求項1記載の窒化物系III−V族化合物半導体の成長方法。 It said growth mask according to claim 1 nitride III-V compound semiconductor method of growth, wherein a made of SiO 2 or SiN. 上記基板はサファイア基板、SiC基板、Si基板またはスピネル基板であることを特徴とする請求項1記載の窒化物系III−V族化合物半導体の成長方法。 2. The method for growing a nitride-based III-V compound semiconductor according to claim 1 , wherein the substrate is a sapphire substrate, a SiC substrate, a Si substrate, or a spinel substrate . 窒化物系III−V族化合物半導体を窒化物系III−V族化合物半導体と異なる材料からなる基板上に成長させるようにした半導体装置の製造方法において、In a method for manufacturing a semiconductor device in which a nitride III-V compound semiconductor is grown on a substrate made of a material different from that of a nitride III-V compound semiconductor,
上記基板上に成長マスクを直接形成した状態で、上記成長マスクの各開口部における上記基板上に窒化物系III−V族化合物半導体を700〜800℃の成長温度で選択成長させて上記各開口部をほぼ埋めた後、950〜1050℃の成長温度で上記各開口部から上記窒化物系III−V族化合物半導体を横方向成長させることにより上記窒化物系III−V族化合物半導体を合体させて連続膜を形成するようにしたWith the growth mask directly formed on the substrate, a nitride III-V compound semiconductor is selectively grown on the substrate at each opening of the growth mask at a growth temperature of 700 to 800 ° C. After substantially filling the portion, the nitride III-V compound semiconductor is united by laterally growing the nitride III-V compound semiconductor from each opening at a growth temperature of 950 to 1050 ° C. To form a continuous film
ことを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device.
JP08041098A 1998-03-12 1998-03-12 Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method Expired - Lifetime JP3988245B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08041098A JP3988245B2 (en) 1998-03-12 1998-03-12 Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08041098A JP3988245B2 (en) 1998-03-12 1998-03-12 Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH11261169A JPH11261169A (en) 1999-09-24
JP3988245B2 true JP3988245B2 (en) 2007-10-10

Family

ID=13717534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08041098A Expired - Lifetime JP3988245B2 (en) 1998-03-12 1998-03-12 Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3988245B2 (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MXPA02003749A (en) * 1999-10-14 2002-08-30 Cree Inc Single step pendeo and lateral epitaxial overgrowth of group iii nitride layers.
US6417077B1 (en) * 2000-02-07 2002-07-09 Motorola, Inc. Edge growth heteroepitaxy processes with reduced lattice mismatch strain between a deposited semiconductor material and a semiconductor substrate
JP2001277937A (en) * 2000-04-04 2001-10-10 Furukawa Electric Co Ltd:The Large current load control device
JP4556300B2 (en) * 2000-07-18 2010-10-06 ソニー株式会社 Crystal growth method
US6852161B2 (en) 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
AU2001280097A1 (en) * 2000-08-18 2002-03-04 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light
JP4154558B2 (en) 2000-09-01 2008-09-24 日本電気株式会社 Semiconductor device
JP2002076023A (en) 2000-09-01 2002-03-15 Nec Corp Semiconductor device
JP3956637B2 (en) 2001-04-12 2007-08-08 ソニー株式会社 Nitride semiconductor crystal growth method and semiconductor element formation method
KR101167590B1 (en) * 2002-04-15 2012-07-27 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Non-polar A-plane Gallium Nitride Thin Films Grown by Metalorganic Chemical Vapor Deposition
JP4211358B2 (en) * 2002-11-01 2009-01-21 日亜化学工業株式会社 Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
TW200828624A (en) * 2006-12-27 2008-07-01 Epistar Corp Light-emitting diode and method for manufacturing the same
JP2009054898A (en) * 2007-08-28 2009-03-12 Yamaguchi Univ Light-emitting element and its manufacturing method
JP5190343B2 (en) * 2008-12-17 2013-04-24 スタンレー電気株式会社 Manufacturing method of semiconductor device
JP5423069B2 (en) * 2009-03-12 2014-02-19 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
JP2010157773A (en) * 2010-04-13 2010-07-15 ▲さん▼圓光電股▲ふん▼有限公司 Method of manufacturing light emitting diode device
JP6429626B2 (en) * 2011-09-06 2018-11-28 センサー エレクトロニック テクノロジー インコーポレイテッド Design of substrates with patterns for layer growth
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
JP5950643B2 (en) * 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 Compound semiconductor device and manufacturing method thereof
KR102288817B1 (en) * 2014-10-10 2021-08-11 엘지이노텍 주식회사 Silicon carbide epi wafer and semiconductor device comprising the same

Also Published As

Publication number Publication date
JPH11261169A (en) 1999-09-24

Similar Documents

Publication Publication Date Title
JP3988245B2 (en) Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method
JP3470623B2 (en) Method for growing nitride III-V compound semiconductor, method for manufacturing semiconductor device, and semiconductor device
US6645295B1 (en) Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JP3785970B2 (en) Method for manufacturing group III nitride semiconductor device
US6967122B2 (en) Group III nitride compound semiconductor and method for manufacturing the same
JP4743214B2 (en) Semiconductor device and manufacturing method thereof
JP3139445B2 (en) GaN-based semiconductor growth method and GaN-based semiconductor film
US6809351B2 (en) Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
US7524691B2 (en) Method of manufacturing group III nitride substrate
US6806109B2 (en) Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device
JP4644942B2 (en) Crystal film, crystal substrate, and method of manufacturing semiconductor device
JP2000040858A (en) Optical semiconductor device, manufacture thereof and semiconductor wafer
JP2001122693A (en) Ground substrate for crystal growth and method of producing substrate using the same
US20020048302A1 (en) Gallium nitride semiconductor laser and a manufacturing process thereof
JPH1126883A (en) Gallium nitride semiconductor light-emitting device and its manufacture
JPH11261160A (en) Nitride-based compound semiconductor laser element and manufacturing method therefor
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP2002280314A (en) Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
JP2000164989A (en) Method of growing nitride-based iii-v compound semiconductor and semiconductor device
JP2001196702A (en) Iii nitride compound semiconductor light-emitting element
JP2004165550A (en) Nitride semiconductor element
JP3438675B2 (en) Method for growing nitride semiconductor
JP4394800B2 (en) Nitride III-V compound semiconductor device and manufacturing method thereof
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term