JP2010157773A - Method of manufacturing light emitting diode device - Google Patents

Method of manufacturing light emitting diode device Download PDF

Info

Publication number
JP2010157773A
JP2010157773A JP2010092185A JP2010092185A JP2010157773A JP 2010157773 A JP2010157773 A JP 2010157773A JP 2010092185 A JP2010092185 A JP 2010092185A JP 2010092185 A JP2010092185 A JP 2010092185A JP 2010157773 A JP2010157773 A JP 2010157773A
Authority
JP
Japan
Prior art keywords
emitting diode
light emitting
manufacturing
diode device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010092185A
Other languages
Japanese (ja)
Inventor
Shakumei Han
錫明 潘
Honin Kan
奉任 簡
Ryuken Chin
隆建 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Formosa Epitaxy Inc
Original Assignee
Formosa Epitaxy Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Formosa Epitaxy Inc filed Critical Formosa Epitaxy Inc
Priority to JP2010092185A priority Critical patent/JP2010157773A/en
Publication of JP2010157773A publication Critical patent/JP2010157773A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a light emitting diode device which is obviously improved in luminous efficiency as compared with a conventional light emitting device. <P>SOLUTION: An n-type GaN layer is grown on the surface of a substrate, and silicon oxide is grown on the surface of the n-type GaN layer and an n-type GaN layer in a mesa region is exposed by a lithographic process. A light-emitting diode structure is grown in the mesa region by an MOCVD to a wafer, a structure having a pn identical surface is formed by the characteristics of a gallium nitride epitaxial layer selectively grown in a region, and an electrode is manufactured on the structure, thus manufacturing the light-emitting diode device. The structure of the pn identical surface is completed without requiring etching, and the manufacture of the GaN light-emitting diode device is simplified. The problems of the unevenness of an etching depth and the excessive roughness of the surface due to the etching and defective conductivity and a leakage current due to etching damage are avoided. Silicon oxide is used as a diffusion layer, and light emitted from a light-emitting layer modifies a beam path by the diffusion of the diffusion layer by the diffusion effect of silicon oxide, and internal total reflection is reduced to attain excellent luminous efficiency. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明はn型GaN層を主要な材料とする発光ダイオード装置の製造方法、及び、InAlGaN層を主要な材料とする発光ダイオード装置の製造方法に関する。   The present invention relates to a method for manufacturing a light-emitting diode device using an n-type GaN layer as a main material, and a method for manufacturing a light-emitting diode device using an InAlGaN layer as a main material.

ほとんどのGaN系半導体材料は、不導電のサファイヤ基板の上に成長し、このためLED装置を製作する時にはエッチング技術により電極を同一面に形成しなければならない。しかし、これまで常用されているウエットエッチングはGaN系材料に対しては不適用であり、なぜならそれは非常に強い耐酸アルカリ特性を具えているためである。このため一般にGaN系材料のウエットエッチングは、そのエッチング速度が遅過ぎるため、量産には不適当であり、このためドライエッチングが採用されることがほとんどであり、例えば特許文献1にはIII−V族半導体材料をドライエッチングする方法が記載されている。しかし、ドライエッチングはウエットエッチングの問題を克服できるが、エピタキシャル層の損傷を形成しやすく、ゆえにドライエッチングが装置に対して形成する問題が非常に多く、それは、エッチング深さの不均一や、エッチング表面が粗くなりすぎたり、エッチング損傷が形成する電性不良等が含まれ、これは非特許文献1に報道されるとおりであり、また、非特許文献2、3にはメサ側壁(mesa sidewall)のエッチングにより引き起こされる漏電の問題が記載されている。このため、GaN系LED製造工程にあってはエッチングの形成する問題を解決することが必要である。   Most GaN-based semiconductor materials grow on non-conductive sapphire substrates, so when fabricating LED devices, electrodes must be formed on the same surface by etching techniques. However, conventional wet etching is not applicable to GaN-based materials because it has very strong acid-alkali resistance. For this reason, in general, wet etching of GaN-based materials is unsuitable for mass production because the etching rate is too slow. For this reason, dry etching is almost always adopted. A method of dry etching a group semiconductor material is described. However, although dry etching can overcome the problem of wet etching, it is easy to form damage to the epitaxial layer. Therefore, there are many problems that dry etching forms on the device, which includes uneven etching depth and etching. Non-patent literature 1 reports that the surface is too rough, or electrical defects such as etching damage are formed, and non-patent literatures 2 and 3 include mesa side walls. The problem of electrical leakage caused by the etching of is described. For this reason, in the GaN-based LED manufacturing process, it is necessary to solve the problem of etching.

このほか、III−V族半導体GaN(n=2.3)と空気(n=1)の間の屈折率には非常に大きな差異があり、その全反射臨界角は約25度しかなく、このため発光層の光線の大部分が内部全反射されるだけで射出されない。このような界面の構造を改変するため、すでに半導体表面を粗化し、光線が発光層より発射された後に粗化層界面を経過させるようにし、光線を拡散させて入射光の経路を改変し、全反射の後に、光線の射出する確率を増す技術が提供されている。また、非特許文献4には粗化後にその発光効率が40%に、明らかに増したことが記載されている。周知の技術中の粗化の方法はエピタキシャル表面にエッチングを行なう、というものであり、例えば特許文献2には、ケミカルエッチングにより発光装置表面を粗化して発光効率を増す効果を達成する技術が記載されている。また、特許文献3、4にも関係する技術が記載されている。しかし、このような加工の方式は赤色LEDにのみ適用される。その主要な原因は、材料加工が比較的容易であるという特性にあり、GaN系材料には不適用であり、これはGaN系材料の非常に強い耐酸アルカリ特性による。ドライエッチングはウエットエッチングの問題を克服するが、エピタキシャル層の損傷を形成しやすく、そのp型GaN極はこのために電気抵抗値の上昇を非常に形成しやすく、且つp型GaNの成長は通常非常に薄く(0.1〜0.3μm)、直接p型GaNを粗化すると、発光層の破壊を形成して、発光面積が却って減る恐れがある。且つ一般にGaN LEDに使用される透明電極は透光のために非常に薄く(10nm)、このため透明電極が不連続となり、電流分散に対して影響を与え、却って発光効率が下がる。このため、直接p型GaNを粗化することは極めて困難であり、非p型のGaNを厚く成長させなければならない。   In addition, there is a very large difference in refractive index between the III-V semiconductor GaN (n = 2.3) and air (n = 1), and the total reflection critical angle is only about 25 degrees. Therefore, most of the light rays of the light emitting layer are only totally reflected internally and are not emitted. In order to modify the structure of such an interface, the surface of the semiconductor is already roughened, the roughened layer interface is allowed to elapse after the light beam is emitted from the light emitting layer, the light beam is diffused to modify the path of incident light, Techniques have been provided to increase the probability of light emission after total reflection. Further, Non-Patent Document 4 describes that the luminous efficiency is clearly increased to 40% after roughening. A known roughening method is to etch an epitaxial surface. For example, Patent Document 2 describes a technique for roughening the surface of a light emitting device by chemical etching to increase the luminous efficiency. Has been. Patent Documents 3 and 4 also describe related techniques. However, such a processing method is applied only to the red LED. The main cause is the property that material processing is relatively easy, and it is not applicable to GaN-based materials, which is due to the very strong acid-alkali resistance properties of GaN-based materials. Although dry etching overcomes the problem of wet etching, it tends to form epitaxial layer damage, its p-type GaN pole is very prone to form an increase in electrical resistance, and growth of p-type GaN is usually If the p-type GaN is roughened very thinly (0.1 to 0.3 μm), the light emitting layer may be destroyed and the light emitting area may decrease. In general, the transparent electrode used in the GaN LED is very thin (10 nm) due to light transmission, so that the transparent electrode becomes discontinuous and affects current dispersion, and the luminous efficiency is lowered. For this reason, it is extremely difficult to directly roughen p-type GaN, and non-p-type GaN must be grown thick.

国際特許第WO09854757号明細書International Patent No. WO09854757 米国特許第5040044号明細書US Patent No. 5040044 米国特許第5429954号明細書US Pat. No. 5,429,954 米国特許第5898192号明細書US Pat. No. 5,898,192

Journal of Electronic,27,No.4,261,1998Journal of Electronic, 27, No. 4,261,1998 Appl.Phys. Lett.72,1998Appl. Phys. Lett. 72, 1998 Jpn.J.Appl.Phys.37,L1202,1998Jpn. J. et al. Appl. Phys. 37, L1202, 1998 IEEE Transcations on Electron Devices,47(7),1492,2000IEEE Transactions on Electron Devices, 47 (7), 1492, 2000

上述の従来の技術の前部に述べられた問題を解決するため、本発明は半導体材料をエッチングする必要なくしてn型GaNを露出させる方法を提供し、これによりエッチングにより形成される問題を改善する。本発明はGaN系発光装置の製造方法を提供し、それは、従来の発光装置と比較すると、エッチングにより形成される各種の問題を防止した発光装置を提供することができる。   In order to solve the above-mentioned problems of the prior art, the present invention provides a method for exposing n-type GaN without the need to etch the semiconductor material, thereby improving the problems formed by etching. To do. The present invention provides a method for manufacturing a GaN-based light emitting device, which can provide a light emitting device that prevents various problems formed by etching as compared with a conventional light emitting device.

このほか、上述の従来の技術の後部に述べられた内部全反射の問題を解決するため、本発明はまたエピタキシャル過程中にInAlGaN層の局部にSiO2 層を充填する方式により粗化の拡散効果を達成し、これによりGaN系発光装置の発光効率を改善する。本発明はGaN系発光装置中のp型GaNを粗化しなくとも、粗化効果を達成できる方法を提供し、本発明によると、p型GaN或いは発光層を破壊せずに従来の発光装置に較べて明らかに発光効率を高めた発光装置を提供できる。 In addition, in order to solve the problem of total internal reflection described in the rear part of the above-mentioned prior art, the present invention also provides a diffusion effect of roughening by a method of filling a local area of the InAlGaN layer with an SiO 2 layer during the epitaxial process. This improves the luminous efficiency of the GaN-based light emitting device. The present invention provides a method capable of achieving the roughening effect without roughening the p-type GaN in the GaN-based light emitting device. According to the present invention, the conventional light emitting device can be obtained without destroying the p-type GaN or the light emitting layer. Compared with the light emitting device, the light emitting efficiency is clearly improved.

請求項1の発明は、基板と、該基板の表面上に形成した第1半導体層と、該第1半導体の局部領域に形成した溝と、該溝の領域に成長させた隔離層と、該第1半導体層の表面上に形成した発光ダイオード構造と、を具えた発光ダイオード装置の製造方法において、
該発光ダイオード構造が発光活性層とp型GaN系III−V族化合物層を結合し、該p型GaN系III−V族化合物層がp型低抵抗オームコンタクト電極と電気的に接続され、n型GaN系III−V族化合物層がn型低抵抗オームコンタクト電極と電気的に接続され、順方向バイアスを提供することを特徴とする、発光ダイオード装置の製造方法としている。
請求項2の発明は、請求項1記載の発光ダイオード装置の製造方法において、基板が、サファイヤ、SiC、Si、GaAs、LiAlO2 、LiGaO2 及びAlNのいずれかとされたことを特徴とする、発光ダイオード装置の製造方法としている。
請求項3の発明は、請求項1記載の発光ダイオード装置の製造方法において、第1半導体層がAlX Ga(1-X-Y) InY N厚膜とされ、そのうち、0≦X,Y≦1,0≦X+Y≦1であることを特徴とする、発光ダイオード装置の製造方法としている。
請求項4の発明は、請求項1記載の発光ダイオード装置の製造方法において、第1半導体層の厚さが0.1μmより大きいことを特徴とする、発光ダイオード装置の製造方法としている。
請求項5の発明は、請求項1記載の発光ダイオード装置の製造方法において、第1半導体層の溝がリソグラフィー工程或いはレーザー加工のいずれかとされることを特徴とする、発光ダイオード装置の製造方法としている。
請求項6の発明は、請求項1記載の発光ダイオード装置の製造方法において、第1半導体層の溝がウエットエッチング或いはドライエッチングで形成されることを特徴とする、発光ダイオード装置の製造方法としている。
請求項7の発明は、請求項1記載の発光ダイオード装置の製造方法において、溝の深さが第1半導体層の厚さより小さくされたことを特徴とする、発光ダイオード装置の製造方法としている。
請求項8の発明は、請求項1記載の発光ダイオード装置の製造方法において、溝の深さが第1半導体層の厚さ以上とされたことを特徴とする、発光ダイオード装置の製造方法としている。
請求項9の発明は、請求項1記載の発光ダイオード装置の製造方法において、第1半導体層の溝の形状が、矩形、三角形、円形、多角形のいずれか或いはその組合せとされたことを特徴とする、発光ダイオード装置の製造方法としている。
請求項10の発明は、請求項1記載の発光ダイオード装置の製造方法において、隔離層が、SiO2 、Si34 、AlN、TiN、TiO2 のいずれか或いはその組合せとされたことを特徴とする、発光ダイオード装置の製造方法としている。
請求項11の発明は、請求項1記載の発光ダイオード装置の製造方法において、隔離層が、金属、合金のいずれか或いはその組合せとされたことを特徴とする、発光ダイオード装置の製造方法としている。
請求項12の発明は、請求項1記載の発光ダイオード装置の製造方法において、隔離層の厚さが0.01μm以上とされたことを特徴とする、発光ダイオード装置の製造方法としている。
請求項13の発明は、請求項1記載の発光ダイオード装置の製造方法において、発光活性層は、pn接合、DH、SQW或いはMQWの構造のいずれかとすることを特徴とする、発光ダイオード装置の製造方法としている。
The invention of claim 1 includes a substrate, a first semiconductor layer formed on the surface of the substrate, a groove formed in a local region of the first semiconductor, an isolation layer grown in the region of the groove, In a method of manufacturing a light emitting diode device comprising: a light emitting diode structure formed on a surface of a first semiconductor layer;
The light emitting diode structure combines a light emitting active layer and a p-type GaN-based III-V group compound layer, the p-type GaN-based III-V group compound layer is electrically connected to a p-type low-resistance ohmic contact electrode, and n A method for manufacturing a light-emitting diode device is characterized in that a type GaN-based III-V group compound layer is electrically connected to an n-type low-resistance ohmic contact electrode to provide a forward bias.
The invention according to claim 2 is the light emitting diode device manufacturing method according to claim 1, wherein the substrate is any one of sapphire, SiC, Si, GaAs, LiAlO 2 , LiGaO 2 and AlN. It is a manufacturing method of a diode device.
According to a third aspect of the present invention, in the method for manufacturing a light emitting diode device according to the first aspect, the first semiconductor layer is an Al x Ga (1-XY) In Y N thick film, of which 0 ≦ X, Y ≦ 1 , 0 ≦ X + Y ≦ 1, a method for manufacturing a light-emitting diode device.
The invention of claim 4 is the method for manufacturing a light emitting diode device according to claim 1, wherein the thickness of the first semiconductor layer is larger than 0.1 μm.
According to a fifth aspect of the present invention, there is provided a method for manufacturing a light emitting diode device according to the first aspect, wherein the groove of the first semiconductor layer is formed by either a lithography process or laser processing. Yes.
The invention of claim 6 is the method for manufacturing a light emitting diode device according to claim 1, wherein the groove of the first semiconductor layer is formed by wet etching or dry etching. .
The invention of claim 7 is the method for manufacturing a light emitting diode device according to claim 1, wherein the depth of the groove is made smaller than the thickness of the first semiconductor layer.
The invention of claim 8 is the method of manufacturing a light emitting diode device according to claim 1, wherein the depth of the groove is equal to or greater than the thickness of the first semiconductor layer. .
The invention of claim 9 is the method of manufacturing a light emitting diode device according to claim 1, wherein the groove shape of the first semiconductor layer is any one of a rectangle, a triangle, a circle, a polygon, or a combination thereof. This is a method for manufacturing a light emitting diode device.
The invention of claim 10 is the method of manufacturing a light emitting diode device according to claim 1, wherein the isolation layer is any one of SiO 2 , Si 3 N 4 , AlN, TiN, TiO 2 or a combination thereof. This is a method for manufacturing a light emitting diode device.
The invention of claim 11 is the method for manufacturing a light emitting diode device according to claim 1, wherein the isolation layer is made of metal, alloy, or a combination thereof. .
The invention of claim 12 is the method for manufacturing a light emitting diode device according to claim 1, wherein the isolation layer has a thickness of 0.01 μm or more.
According to a thirteenth aspect of the present invention, in the method for manufacturing a light emitting diode device according to the first aspect, the light emitting active layer has a pn junction, DH, SQW or MQW structure. It's a way.

本発明は半導体材料をエッチングする必要なくしてn型GaNを露出させる方法を提供し、これによりエッチングにより形成される問題を改善する。本発明はGaN系発光装置の製造方法を提供し、それは、従来の発光装置と比較すると、エッチングにより形成される各種の問題を防止した発光装置を提供することができる。   The present invention provides a method for exposing n-type GaN without the need to etch the semiconductor material, thereby improving the problems formed by etching. The present invention provides a method for manufacturing a GaN-based light emitting device, which can provide a light emitting device that prevents various problems formed by etching as compared with a conventional light emitting device.

本発明はまたエピタキシャル過程中にInAlGaN層の局部にSiO2 層を充填する方式により粗化の拡散効果を達成し、これによりGaN系発光装置の発光効率を改善する。本発明はGaN系発光装置中のp型GaNを粗化しなくとも、粗化効果を達成できる方法を提供し、本発明によると、p型GaN或いは発光層を破壊せずに従来の発光装置に較べて明らかに発光効率を高めた発光装置を提供できる。 The present invention also achieves a rough diffusion effect by filling the SiO 2 layer locally in the InAlGaN layer during the epitaxial process, thereby improving the luminous efficiency of the GaN-based light emitting device. The present invention provides a method capable of achieving the roughening effect without roughening the p-type GaN in the GaN-based light emitting device. According to the present invention, the conventional light emitting device can be obtained without destroying the p-type GaN or the light emitting layer. Compared with the light emitting device, the light emitting efficiency is clearly improved.

本発明の第1実施例のGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a summary display figure of the manufacture process of the light emitting diode apparatus which uses GaN as the main material of 1st Example of this invention. 本発明の第2実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a general | schematic display figure of the manufacturing process of the light emitting diode apparatus which uses InAlGaN of 2nd Example of this invention as a main material. 本発明の第2実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a general | schematic display figure of the manufacturing process of the light emitting diode apparatus which uses InAlGaN of 2nd Example of this invention as a main material. 本発明の第2実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a general | schematic display figure of the manufacturing process of the light emitting diode apparatus which uses InAlGaN of 2nd Example of this invention as a main material. 本発明の第2実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a general | schematic display figure of the manufacturing process of the light emitting diode apparatus which uses InAlGaN of 2nd Example of this invention as a main material. 本発明の第2実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a general | schematic display figure of the manufacturing process of the light emitting diode apparatus which uses InAlGaN of 2nd Example of this invention as a main material. 本発明の第2実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a general | schematic display figure of the manufacturing process of the light emitting diode apparatus which uses InAlGaN of 2nd Example of this invention as a main material. 本発明の第3実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a summary display figure of the manufacture process of the light emitting diode apparatus which uses InAlGaN of 3rd Example of this invention as a main material. 本発明の第3実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a summary display figure of the manufacture process of the light emitting diode apparatus which uses InAlGaN of 3rd Example of this invention as a main material. 本発明の第3実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a summary display figure of the manufacture process of the light emitting diode apparatus which uses InAlGaN of 3rd Example of this invention as a main material. 本発明の第3実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a summary display figure of the manufacture process of the light emitting diode apparatus which uses InAlGaN of 3rd Example of this invention as a main material. 本発明の第3実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a summary display figure of the manufacture process of the light emitting diode apparatus which uses InAlGaN of 3rd Example of this invention as a main material. 本発明の第3実施例のInAlGaNを主要な材料とする発光ダイオード装置の製造過程の概要表示図である。It is a summary display figure of the manufacture process of the light emitting diode apparatus which uses InAlGaN of 3rd Example of this invention as a main material.

本発明は、n型GaN層をエピタキシャル成長させたウエハーの表面に、界面層SiO2 を加え、リソグラフィー工程で、SiO2 の表面にメサ(mesa)を製作し、並びにメサ領域のSiO2 を除去し並びにn型GaN層を露出させ、さらにこのウエハーに対してMOCVDによりメサ領域に発光ダイオード構造をエピタキシャル成長させる。選択エピタキシャル成長させたGaNエピタキシャル層の特性により、pn同面の構造を形成し、最後にSiO2 を除去してpn同面の発光ダイオード構造を得る。これにより本発明はエッチング工程を使用せずにLED装置に必要なpn同面の構造を完成し、これによりエッチングにより形成される数々の問題を解決する。 The present invention is an n-type GaN layer on the surface of the wafer by epitaxial growth, the interface layer SiO 2 was added, by lithography, to prepare a mesa (mesa) on the surface of SiO 2, and removing the SiO 2 of the mesa In addition, the n-type GaN layer is exposed, and a light-emitting diode structure is epitaxially grown on the wafer in the mesa region by MOCVD. Depending on the characteristics of the selectively epitaxially grown GaN epitaxial layer, a pn coplanar structure is formed, and finally SiO 2 is removed to obtain a pn coplanar light emitting diode structure. As a result, the present invention completes the pn-coplanar structure necessary for the LED device without using an etching process, thereby solving a number of problems formed by etching.

本発明は、また、InAlGaNをエピタキシャル成長させた後、リソグラフィー工程その表面に溝を形成し、且つその局部領域を除去し並びに基板を露出させ、並びにこの溝にSiO2 層を成長させ、最後にその上に発光ダイオード構造を成長させて発光ダイオード装置を形成する。このSiO2 を拡散層として拡散効果を具備させることにより、発光層より射出された光線がこの拡散層で拡散されて全反射が減り、これにより発光効率が高まる。 The present invention also provides an epitaxial growth of InAlGaN, followed by a lithography process to form a groove in the surface, remove the local region and expose the substrate, and grow a SiO 2 layer in the groove, and finally A light emitting diode structure is formed thereon to form a light emitting diode device. By providing the diffusion effect using this SiO 2 as a diffusion layer, the light emitted from the light emitting layer is diffused by this diffusion layer and the total reflection is reduced, thereby increasing the light emission efficiency.

上述の発明の解決しようとする課題の前部に記載の目的を解決するため、図1に示されるように、サファイヤ基板(1)をMOCVDシステム中に置き、500〜600℃で20〜50nm厚さのGaNバッファ層(2)を成長させる。続いて、基板温度を1000〜1200℃に上げて一層の2〜4μm厚さのシリコンドープGaN層を成長させる。その後、ウエハーを取り出し、並びにPECVDで0.5〜1μmのSiO2 (3)を成長させ、続いてリソグラフィー工程によりメサ領域(4)のSiO2 を除去する。続いて、このウエハーを700〜900℃のMOCVDシステム中に置き、メサ領域にInGaN/GaN多重量子井戸構造(5)を成長させて発光層となす。その後、基板温度を1000〜1200℃に上げて一層の0.1〜0.2μm厚さのマグネシウムドープGaNコンタクト層を成長させる。最後にこのウエハーを取り出し、並びにメサ領域以外のSiO2を除去し、こうしてpn同面の発光ダイオードエピタキシャル構造(10)を製作完成する。さらに、Ni/Auをp型GaN表面に形成してp型オームコンタクト電極(7)となし、Ti/Alをn型GaN表面に形成してn型オームコンタクト電極(8)となし、以上により本発明のダイ構造を形成する。 In order to solve the above-mentioned object of the present invention, the sapphire substrate (1) is placed in an MOCVD system as shown in FIG. 1 and is 20 to 50 nm thick at 500 to 600 ° C. The GaN buffer layer (2) is grown. Subsequently, the substrate temperature is increased to 1000 to 1200 ° C. to grow a silicon doped GaN layer having a thickness of 2 to 4 μm. Thereafter, the wafer is taken out, and 0.5 to 1 μm of SiO 2 (3) is grown by PECVD. Subsequently, SiO 2 in the mesa region (4) is removed by a lithography process. Subsequently, this wafer is placed in a MOCVD system at 700 to 900 ° C., and an InGaN / GaN multiple quantum well structure (5) is grown in the mesa region to form a light emitting layer. Thereafter, the substrate temperature is raised to 1000 to 1200 ° C. to grow a single layer of a magnesium-doped GaN contact layer having a thickness of 0.1 to 0.2 μm. Finally, this wafer is taken out, and SiO 2 other than the mesa region is removed, and thus a light emitting diode epitaxial structure (10) having the same surface as that of pn is completed. Further, Ni / Au is formed on the p-type GaN surface to form a p-type ohmic contact electrode (7), and Ti / Al is formed on the n-type GaN surface to form an n-type ohmic contact electrode (8). The die structure of the present invention is formed.

上述の発明の解決しようとする課題の後部に記載の目的を具体的に実施するため、本発明は以下の方式を採用する。図2から図7を参照されたい。先ず、サファイヤ基板(11)をMOCVDシステム中に置き、厚さが0.1μmより厚いInAlGaN層(12)を成長させ、続いて、ウエハーを取り出し並びにリソグラフィー工程とドライエッチングによりバッファ層であるこのInAlGaN層(12)をエッチングして溝(14)を形成し、この溝(14)の厚さはInAlGaN層の厚さとする。続いてこの溝中にSiO2 (13)を成長させ、さらにウエハーをMOCVDに置き、並びに基板温度を800〜1200℃に上げて、1〜2μm厚さのシリコンドープInAlGaN層を成長させる。続いて、基板温度を700〜900℃に下げ、InGaN/GaN多重量子井戸構造(15)を成長させて発光層となす。その後、基板温度を1000〜1200℃に上げて0.1〜0.2μm厚さのマグネシウムドープGaNコンタクト層(16)を成長させ、こうして発光ダイオードエピタキシャル構造(20)を形成する。このエピタキシャル構造に対して、ドライエッチングで一部のp型GaN(マグネシウムドープGaNコンタクト層(16))及びInGaN/GaN多重量子井戸構造(15)を除去し、並びにn型GaN表面を露出させ、更にNi/Auでp型GaN表面にp型オームコンタクト電極(17)を形成し、Ti/Alでn型GaN表面にn型オームコンタクト電極(18)を形成し、こうして本発明のダイ構造を完成する。 In order to specifically implement the object described in the rear part of the problem to be solved by the above-described invention, the present invention adopts the following scheme. Please refer to FIG. 2 to FIG. First, the sapphire substrate (11) is placed in an MOCVD system, and an InAlGaN layer (12) having a thickness of more than 0.1 μm is grown. Subsequently, the wafer is taken out and this InAlGaN, which is a buffer layer, is formed by a lithography process and dry etching. The layer (12) is etched to form a groove (14), and the thickness of the groove (14) is the thickness of the InAlGaN layer. Subsequently, SiO 2 (13) is grown in this groove, and the wafer is further placed in MOCVD, and the substrate temperature is raised to 800-1200 ° C. to grow a silicon-doped InAlGaN layer having a thickness of 1-2 μm. Subsequently, the substrate temperature is lowered to 700 to 900 ° C., and an InGaN / GaN multiple quantum well structure (15) is grown to form a light emitting layer. Thereafter, the substrate temperature is raised to 1000 to 1200 ° C. to grow a magnesium-doped GaN contact layer (16) having a thickness of 0.1 to 0.2 μm, thus forming a light emitting diode epitaxial structure (20). For this epitaxial structure, some p-type GaN (magnesium-doped GaN contact layer (16)) and InGaN / GaN multiple quantum well structure (15) are removed by dry etching, and the n-type GaN surface is exposed. Further, a p-type ohmic contact electrode (17) is formed on the p-type GaN surface with Ni / Au, and an n-type ohmic contact electrode (18) is formed on the n-type GaN surface with Ti / Al, thus forming the die structure of the present invention. Complete.

図8から図13を参照されたい。サファイヤ基板(21)をMOCVDシステム中に置き、その上に一層の0.1μm厚さのInAlGaN層(22)を成長させる。続いて、ウエハーを取り出し、並びにリソグラフィー工程とドライエッチングを利用してこのInAlGaNバッファ層の上に溝(24)をエッチングし、溝の深さをInAlGaN層の厚さより0.2〜5μm深くする。続いてこの溝中にSiO2 (23)を成長させ、さらにウエハーをMOCVD中に置き、並びに基板温度を800〜1200℃に上げて1〜2μm厚さのシリコンドープInAlGaN層を成長させる。続いて基板温度を700〜900℃に下げ、InGaN/GaN多重量子井戸構造(25)を成長させて発光層となす。その後、更に基板温度を1000〜1200℃に上げて0.1〜0.2μm厚さのマグネシウムドープGaNコンタクト層(26)を成長させ、異常で発光ダイオードエピタキシャル構造(30)を完成する。このエピタキシャル構造に対してドライエッチングで一部のp型GaN(マグネシウムドープGaNコンタクト層(26))及びInGaN/GaN多重量子井戸構造(25)を除去し、並びにn型GaN表面を露出させ、さらにNi/Auでp型GaN表面にp型オームコンタクト電極(27)を形成し、Ti/Alでn型GaN表面にn型オームコンタクト電極(28)を形成し、以上により本発明のダイ構造を完成する。 Please refer to FIG. 8 to FIG. A sapphire substrate (21) is placed in a MOCVD system, and a 0.1 μm thick InAlGaN layer (22) is grown thereon. Subsequently, the wafer is taken out, and a groove (24) is etched on the InAlGaN buffer layer using a lithography process and dry etching, so that the depth of the groove is 0.2 to 5 μm deeper than the thickness of the InAlGaN layer. Subsequently, SiO 2 (23) is grown in the trench, and the wafer is further placed in MOCVD, and the substrate temperature is raised to 800-1200 ° C. to grow a silicon-doped InAlGaN layer having a thickness of 1-2 μm. Subsequently, the substrate temperature is lowered to 700 to 900 ° C., and an InGaN / GaN multiple quantum well structure (25) is grown to form a light emitting layer. Thereafter, the substrate temperature is further raised to 1000 to 1200 ° C. to grow a magnesium-doped GaN contact layer (26) having a thickness of 0.1 to 0.2 μm, and an abnormal light-emitting diode epitaxial structure (30) is completed. The p-type GaN (magnesium-doped GaN contact layer (26)) and the InGaN / GaN multiple quantum well structure (25) are removed by dry etching on the epitaxial structure, and the n-type GaN surface is exposed. The p-type ohmic contact electrode (27) is formed on the p-type GaN surface with Ni / Au, and the n-type ohmic contact electrode (28) is formed on the n-type GaN surface with Ti / Al. Complete.

1 基板
2 GaNバッファ層
3 SiO2 領域
4 メサ領域
5 多重量子井戸構造
7 p型オームコンタクト電極
8 n型オームコンタクト電極
10 発光ダイオードエピタキシャル構造
11 基板
12 InAlGaN層
13 SiO2 領域
14 溝
15 多重量子井戸構造
16 GaNコンタクト層
17 p型オームコンタクト電極
18 n型オームコンタクト電極
20 発光ダイオードエピタキシャル構造
21 基板
22 InAlGaN層
23 SiO2 領域
24 溝
25 多重量子井戸構造
26 GaNコンタクト層
27 p型オームコンタクト電極
28 n型オームコンタクト電極
30 発光ダイオードエピタキシャル構造
1 substrate 2 GaN buffer layer 3 SiO 2 region 4 mesa region 5 multiple quantum well structure 7 p-type ohmic contact electrode 8 n-type ohmic contact electrode 10 light emitting diode epitaxial structure 11 substrate 12 InAlGaN layer 13 SiO 2 region 14 groove 15 multiple quantum well Structure 16 GaN contact layer 17 p-type ohmic contact electrode 18 n-type ohmic contact electrode 20 light-emitting diode epitaxial structure 21 substrate 22 InAlGaN layer 23 SiO 2 region 24 groove 25 multiple quantum well structure 26 GaN contact layer 27 p-type ohmic contact electrode 28 n Type ohmic contact electrode 30 light emitting diode epitaxial structure

Claims (13)

基板と、該基板の表面上に形成した第1半導体層と、該第1半導体の局部領域に形成した溝と、該溝の領域に成長させた隔離層と、該第1半導体層の表面上に形成した発光ダイオード構造と、を具えた発光ダイオード装置の製造方法において、
該発光ダイオード構造が発光活性層とp型GaN系III−V族化合物層を結合し、該p型GaN系III−V族化合物層がp型低抵抗オームコンタクト電極と電気的に接続され、n型GaN系III−V族化合物層がn型低抵抗オームコンタクト電極と電気的に接続され、順方向バイアスを提供することを特徴とする、発光ダイオード装置の製造方法。
A substrate, a first semiconductor layer formed on the surface of the substrate, a groove formed in a local region of the first semiconductor, an isolation layer grown in the region of the groove, and a surface of the first semiconductor layer In the manufacturing method of the light emitting diode device comprising the light emitting diode structure formed in
The light emitting diode structure combines a light emitting active layer and a p-type GaN-based III-V group compound layer, the p-type GaN-based III-V group compound layer is electrically connected to a p-type low-resistance ohmic contact electrode, and n A method for manufacturing a light-emitting diode device, wherein a type GaN-based III-V group compound layer is electrically connected to an n-type low-resistance ohmic contact electrode to provide a forward bias.
請求項1記載の発光ダイオード装置の製造方法において、基板が、サファイヤ、SiC、Si、GaAs、LiAlO2 、LiGaO2 及びAlNのいずれかとされたことを特徴とする、発光ダイオード装置の製造方法。 The method of manufacturing a light emitting diode device according to claim 1, wherein the substrate is sapphire, SiC, Si, GaAs, LiAlO 2, LiGaO 2 , and characterized in that it is the one of AlN, the method of manufacturing the light emitting diode device. 請求項1記載の発光ダイオード装置の製造方法において、第1半導体層がAlX Ga(1-X-Y) InY N厚膜とされ、そのうち、0≦X,Y≦1,0≦X+Y≦1であることを特徴とする、発光ダイオード装置の製造方法。 The method of manufacturing a light emitting diode device according to claim 1, the first semiconductor layer is a Al X Ga (1-XY) In Y N thick, of which, 0 ≦ X, in Y ≦ 1,0 ≦ X + Y ≦ 1 A method for manufacturing a light-emitting diode device, comprising: 請求項1記載の発光ダイオード装置の製造方法において、第1半導体層の厚さが0.1μmより大きいことを特徴とする、発光ダイオード装置の製造方法。   2. The method of manufacturing a light emitting diode device according to claim 1, wherein the thickness of the first semiconductor layer is larger than 0.1 [mu] m. 請求項1記載の発光ダイオード装置の製造方法において、第1半導体層の溝がリソグラフィー工程或いはレーザー加工のいずれかとされることを特徴とする、発光ダイオード装置の製造方法。   2. The method of manufacturing a light emitting diode device according to claim 1, wherein the groove of the first semiconductor layer is formed by either a lithography process or laser processing. 請求項1記載の発光ダイオード装置の製造方法において、第1半導体層の溝がウエットエッチング或いはドライエッチングで形成されることを特徴とする、発光ダイオード装置の製造方法。   2. The method of manufacturing a light emitting diode device according to claim 1, wherein the groove of the first semiconductor layer is formed by wet etching or dry etching. 請求項1記載の発光ダイオード装置の製造方法において、溝の深さが第1半導体層の厚さより小さくされたことを特徴とする、発光ダイオード装置の製造方法。   2. The method of manufacturing a light emitting diode device according to claim 1, wherein the depth of the groove is made smaller than the thickness of the first semiconductor layer. 請求項1記載の発光ダイオード装置の製造方法において、溝の深さが第1半導体層の厚さ以上とされたことを特徴とする、発光ダイオード装置の製造方法。   2. The method for manufacturing a light emitting diode device according to claim 1, wherein the depth of the groove is equal to or greater than the thickness of the first semiconductor layer. 請求項1記載の発光ダイオード装置の製造方法において、第1半導体層の溝の形状が、矩形、三角形、円形、多角形のいずれか或いはその組合せとされたことを特徴とする、発光ダイオード装置の製造方法。   2. The method of manufacturing a light emitting diode device according to claim 1, wherein the groove shape of the first semiconductor layer is any one of a rectangle, a triangle, a circle, and a polygon, or a combination thereof. Production method. 請求項1記載の発光ダイオード装置の製造方法において、隔離層が、SiO2 、Si34 、AlN、TiN、TiO2 のいずれか或いはその組合せとされたことを特徴とする、発光ダイオード装置の製造方法。 2. The method of manufacturing a light emitting diode device according to claim 1, wherein the isolation layer is any one of SiO 2 , Si 3 N 4 , AlN, TiN, TiO 2 or a combination thereof. Production method. 請求項1記載の発光ダイオード装置の製造方法において、隔離層が、金属、合金のいずれか或いはその組合せとされたことを特徴とする、発光ダイオード装置の製造方法。   2. The method of manufacturing a light emitting diode device according to claim 1, wherein the isolation layer is made of a metal, an alloy, or a combination thereof. 請求項1記載の発光ダイオード装置の製造方法において、隔離層の厚さが0.01μm以上とされたことを特徴とする、発光ダイオード装置の製造方法。   2. The method of manufacturing a light emitting diode device according to claim 1, wherein the isolation layer has a thickness of 0.01 [mu] m or more. 請求項1記載の発光ダイオード装置の製造方法において、発光活性層は、pn接合、DH、SQW或いはMQWの構造のいずれかとすることを特徴とする、発光ダイオード装置の製造方法。   2. The method for manufacturing a light-emitting diode device according to claim 1, wherein the light-emitting active layer has any one of a pn junction, DH, SQW, and MQW structure.
JP2010092185A 2010-04-13 2010-04-13 Method of manufacturing light emitting diode device Pending JP2010157773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010092185A JP2010157773A (en) 2010-04-13 2010-04-13 Method of manufacturing light emitting diode device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010092185A JP2010157773A (en) 2010-04-13 2010-04-13 Method of manufacturing light emitting diode device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003427931A Division JP2005191099A (en) 2003-12-24 2003-12-24 Light-emitting diode device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013072810A Division JP5685617B2 (en) 2013-03-29 2013-03-29 Method for manufacturing light emitting diode device

Publications (1)

Publication Number Publication Date
JP2010157773A true JP2010157773A (en) 2010-07-15

Family

ID=42575375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010092185A Pending JP2010157773A (en) 2010-04-13 2010-04-13 Method of manufacturing light emitting diode device

Country Status (1)

Country Link
JP (1) JP2010157773A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444013B2 (en) 2012-03-23 2016-09-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191637A (en) * 1997-06-30 1999-07-13 Nichia Chem Ind Ltd Nitride semiconductor device
JPH11191659A (en) * 1997-10-09 1999-07-13 Nichia Chem Ind Ltd Growing method of nitride semiconductor and nitride semiconductor device
JPH11251631A (en) * 1998-03-03 1999-09-17 Nichia Chem Ind Ltd Nitride semiconductor element and its manufacture
JPH11261169A (en) * 1998-03-12 1999-09-24 Sony Corp Growing method for nitride-based iii-v compound semiconductor and semiconductor device
JPH11266034A (en) * 1998-03-18 1999-09-28 Nichia Chem Ind Ltd Substrate and element of nitride semiconductor
JP2000164989A (en) * 1998-11-26 2000-06-16 Sony Corp Method of growing nitride-based iii-v compound semiconductor and semiconductor device
JP2001135580A (en) * 1999-11-02 2001-05-18 Nichia Chem Ind Ltd Method for growing gallium nitride based compound semiconductor
JP2002164296A (en) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd Semiconductor substrate and method of manufacturing the same
JP2002246322A (en) * 2001-02-21 2002-08-30 Nichia Chem Ind Ltd Nitride semiconductor substrate and growing method therefor
JP2003257879A (en) * 2002-03-07 2003-09-12 Sumitomo Chem Co Ltd 3-5 group compound semiconductor and method for preparing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191637A (en) * 1997-06-30 1999-07-13 Nichia Chem Ind Ltd Nitride semiconductor device
JPH11191659A (en) * 1997-10-09 1999-07-13 Nichia Chem Ind Ltd Growing method of nitride semiconductor and nitride semiconductor device
JPH11251631A (en) * 1998-03-03 1999-09-17 Nichia Chem Ind Ltd Nitride semiconductor element and its manufacture
JPH11261169A (en) * 1998-03-12 1999-09-24 Sony Corp Growing method for nitride-based iii-v compound semiconductor and semiconductor device
JPH11266034A (en) * 1998-03-18 1999-09-28 Nichia Chem Ind Ltd Substrate and element of nitride semiconductor
JP2000164989A (en) * 1998-11-26 2000-06-16 Sony Corp Method of growing nitride-based iii-v compound semiconductor and semiconductor device
JP2001135580A (en) * 1999-11-02 2001-05-18 Nichia Chem Ind Ltd Method for growing gallium nitride based compound semiconductor
JP2002164296A (en) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd Semiconductor substrate and method of manufacturing the same
JP2002246322A (en) * 2001-02-21 2002-08-30 Nichia Chem Ind Ltd Nitride semiconductor substrate and growing method therefor
JP2003257879A (en) * 2002-03-07 2003-09-12 Sumitomo Chem Co Ltd 3-5 group compound semiconductor and method for preparing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444013B2 (en) 2012-03-23 2016-09-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100735496B1 (en) Method for forming the vertically structured gan type light emitting diode device
US9082934B2 (en) Semiconductor optoelectronic structure with increased light extraction efficiency
JP5232972B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
KR101125395B1 (en) Light emitting device and fabrication method thereof
JP6829497B2 (en) Nitride semiconductor light emitting device and its manufacturing method
JP2007521641A (en) Highly efficient (B, Al, Ga, In) N-based light emitting diode by surface roughening
JP2007096300A (en) Gallium nitride based semiconductor light emitting device and method of manufacturing same
KR20110066311A (en) Semiconductor light emitting device and method for manufacturing thereof
US11437427B2 (en) Light-emitting device and manufacturing method thereof
US20100207147A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2012500479A (en) Method for manufacturing a semiconductor light-emitting device with double-sided passivation
TW201312792A (en) Light emitting diode structure and method for manufacturing the same
JP2005191099A (en) Light-emitting diode device
KR100762003B1 (en) Method of manufacturing vertically structured nitride type light emitting diode
JP2015065465A (en) Method of manufacturing light-emitting diode device
KR20100044403A (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2007242669A (en) Semiconductor light emitting device, and its fabrication process
JP2010157773A (en) Method of manufacturing light emitting diode device
JP5702165B2 (en) High efficiency gallium nitride based light emitting diodes by surface roughening
JP2005197506A (en) Gallium nitride group iii-v compound semiconductor light emitting diode and its manufacturing method
KR101166132B1 (en) Light Emitting Diode with the secrificial materials and Its manufacturing method
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
JP5685617B2 (en) Method for manufacturing light emitting diode device
WO2020001007A1 (en) Light emitting diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416