JP2004177963A - 光構成部品を搭載した光学的に接続可能な回路ボード - Google Patents

光構成部品を搭載した光学的に接続可能な回路ボード Download PDF

Info

Publication number
JP2004177963A
JP2004177963A JP2003396197A JP2003396197A JP2004177963A JP 2004177963 A JP2004177963 A JP 2004177963A JP 2003396197 A JP2003396197 A JP 2003396197A JP 2003396197 A JP2003396197 A JP 2003396197A JP 2004177963 A JP2004177963 A JP 2004177963A
Authority
JP
Japan
Prior art keywords
optical
chip
board
transceiver
transceivers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003396197A
Other languages
English (en)
Other versions
JP3968473B2 (ja
Inventor
Ferenc M Bozso
フェレンク・エム・ボソ
Philip G Emma
フィリップ・ジー・エンマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004177963A publication Critical patent/JP2004177963A/ja
Application granted granted Critical
Publication of JP3968473B2 publication Critical patent/JP3968473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/38—Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807—Dismountable connectors, i.e. comprising plugs
    • G02B6/3873—Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls
    • G02B6/3885—Multicore or multichannel optical connectors, i.e. one single ferrule containing more than one fibre, e.g. ribbon type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Communication System (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】システムの通信の改善およびボード上の通信の改善を提供すること。
【解決手段】光学的に接続可能な回路ボードおよびその上に搭載した光構成部品。少なくとも１つの構成部品が、光トランシーバを含み、ボードへの光学的接続を提供する。電子構成部品は、電気的または光学的にボードに直接接続してもよい。電子構成部品の一部は、中間の光構成部品を介して光学的に間接的にボードに接続してもよい。
【選択図】図５

Description

本発明は、一般に、高速なチップ間の光学的接続に関し、より詳細には、たとえばバックプレーン（backplane）に接続された異なるプリント回路上のロジック・チップ間またはメモリ・チップ間あるいはその両方の間の高速なボード（board）間の光学的接続に関する。
図１に、それぞれ電気光学構成部品（components）１０５を搭載した２枚の回路ボード１０３を連結する受動的バックプレーン１０１を備えた最新技術の電気光学アセンブリ１００の例を示す。各ボード１０３は、互いに、コネクタ１０７を介し受動的バックプレーン１０１を通して信号を送る。チップ１０８、１１０、１１２、１１４が、光構成部品モジュール１０５に配置されひとまとめにされる。
図２〜３に、バックプレーンおよび回路ボードの一方あるいは両方の一般的なボード構造２００の互いに直交する一般的な断面の例を示す。この受動的ボード構造２００は、電気配線チャネル２０３および光配線チャネル２０５を含む。バックプレーン／ボード用誘電体材料２０１は、埋込み銅配線の基盤構造および配線チャネル２０３での電力分配を維持し保護するための機械的構造を提供する。配線チャネル２０３は、異なる配線層間で電気信号を接続する層間またはレベル間ビア（図示せず）を備えるＸ−Ｙ方向での電気信号媒体を提供する。
バックプレーン／ボードの一方の表面上には光導波路２０５があり、ここではそれを単一層で示す。これら光導波路２０５は、適当なポリマー材料またはガラス材料をバックプレーン／ボード材料の既存の表面上に堆積させたものとするか、あるいはポリマー、ガラスまたは光ファイバを含む独立に作成した構造をボード材料上に積層させたものとすることができる。充填材料２０７により、各光導波路が分離される。充填物２０７により、隔離性および平坦性がもたらされる。
ここで、図１から、バックプレーン１０１を横切るチップ間（たとえば、１０８−１１２間）光路の一般的な損失を確定することができる。この例では、ボード内経路は各ボード１０３で５０ｃｍであり、各ボードはバックプレーン１０１上で１ｍ離れて配置され得る。光学材料は、たとえばポリマーである。一般的なボード用ポリマーは０．０３ｄＢ／ｃｍの損失を示し、一般的なバックプレーン用ポリマーは０．０５ｄＢ／ｃｍの損失を示す。一般的なチップとボード間の結合損失（coupling loss）は３ｄＢであり、一般的なボードとバックプレーン間のコネクタ損失は２ｄＢである。したがって、この経路の信号損失は１８ｄＢである。
この１８ｄＢの損失は相当に大きいものであり、３ｄＢの劣化が信号強度を半減させる損失に相当することを思い起こすと、信号を１／６４に減衰させることに相当し、これは、つまりチップ１１４における受信信号が、チップ１０８での強度の１／６４になることとなる。したがって、１８ｄＢの損失を補償するには、チップ１０８での送信信号を、受信チップ１１４で必要な信号の６４倍にしなければならない。これは、一般的なデータ経路でこれらの信号が多量に必要なときおよびデータ通信用の光経路で一般に許容される量を超える場合に、許容できない電力要件である。
こうした損失を低減する周知の手法がいくつかある。チップ−ボード間の結合損失は、より優れた電気光学的実装により低減することができる。より優れた材料を用いてチャネル損失を低減することができるが、チャネル損失を無視できる程度にするために、たとえば、（ポリマーを堆積させる代わりに）ボード中にファイバを積層することは、コストのかかる手法である。最後に、改良型（より高価な）コネクタにより、ボード−バックプレーン間の結合損失を低減することができる。コネクタ損失は、主に機械的な不整合から生じるので、たとえば精密機械加工で公差を厳しくすることによって改善することができる。（たとえば、チャネルの）材料の変更とは異なり、精密機械加工には、新しくより優れた装置および加工法が必要であり、これによるコストの上昇は段階的なものではない。これら３つの最新技術の手法はそれぞれ段階的な改善をもたらすが、難しい工学的問題を解決するだけであり、ときには非常に大きなコスト上昇を伴う。これらの手法の組み合わせを用いて、上記の例の損失を、１８ｄＢからたとえば９ｄＢの許容可能なレベル、すなわち、送信信号から受信側までの減衰を１／８に低減することが可能となりうる。
図４に、たとえば、大規模スイッチまたはサーバ用バックプレーンにおける多分岐型（multidrop）バックプレーン３００の例を示す。このような一般的バックプレーン３００では、こうした信号が何千と存在し得る。このような多分岐型バックプレーン３００は、信号をバスで搬送または分配する（分岐させる）、すなわち、バックプレーン３００に接続された多数の（たとえば、８枚、１６枚、さらには３２枚の）ボード３０２と並列に各送出信号を多分岐する（fanout）サーバに特に適している。
しかし、ボード３０２を、バックプレーンの光チャネルに沿った「タップ・ポイント」に接続すると、各タップ・ポイントで信号の一部が失われる。このため、各「タップ・ポイント」で、元の送出信号強度から数ｄＢの信号の減衰が生じる場合（１タップ・ポイント当たりの減少を３ｄＢとするのは極めて楽観的であるが）、改善された経路に３枚のボードを追加すると、全信号損失が増加し１８ｄＢに戻る。こうした労力と経費を追加しても、数枚を越えるボードは追加できない。明らかに、何千もの（何十ではなく）信号に対しては、必要な全電力は許容できないほど大きいものになる。
さらに、こうした４〜５枚のボードからなるシステムは柔軟性に欠け、５枚のボードを超える拡張はできないであろう。同様に、中規模システム用に対して、１枚または２枚のボードを除去することも特に容易にはスケーリングできないであろう。信号の保全性および放射の問題が、４〜５枚のボードからなるシステム用に設計された基盤構造において生じるであろう。
したがって、大規模スイッチまたはサーバで使用するために、共に光学的に接続された複数枚のボードを有するバックプレーンを含むアセンブリが必要とされている。さらに、広範な導波路材料、特に、チャネル損失に耐性がある材料で構築できるようなアセンブリも必要とされている。さらに、機械的な位置合わせずれに耐性があり、それによって、精密な機械的位置合わせの要件を回避する（すなわち、ボード−バックプレーン間コネクタにおける大きな結合損失を許容することができる）アセンブリも求められている。１枚のボードから多分岐信号を送信することができ、それによって、複数のボードが信号を受信することができるアセンブリも必要とされている。最後に、単一の物理的基盤構造またはバックプレーン上で広範囲なシステム・スケーリング（すなわち、数枚のボードから多数のボードまでの）を許容できる拡張可能な（scalable）アセンブリが必要とされている。
本発明の目的は、システムの通信を改善することである。
本発明のさらに別の目的は、ボード上（on board）通信を改善することである。
本発明は、光学的に接続可能な回路基板およびその上に搭載した光構成部品を提供する。少なくとも１つの構成部品が、光トランシーバを含み、ボードへの光学的接続を提供する。電子構成部品は、電気的または光学的に直接ボードに接続してもよい。電子構成部品の一部は、中間の光構成部品を介して光学的に間接的にボードに接続してもよい。
上記その他の目的、側面および利点は、図面を参照することで本発明の例示的実施形態についての以下の詳細な説明からよりよく理解できるであろう。
ここで、図面に参照すると、より具体的には、図５に、バックプレーン・アセンブリ４００上に搭載した好ましい実施形態のボード４０１の例が示されている。好ましい実施形態のボード４０１はそれぞれ、光トランシーバ４０５を介してバックプレーン４０３上に取り付けられ、バックプレーン４０３に光学的に接続されている。また、以下でさらに説明するように、チップは、好ましい実施形態のボードまたは変換コネクタ上に搭載され、好ましい実施形態のボード４０１に光学的に接続することができる。光トランシーバ４０５は、入力を受信し、それ自体の能動回路を用いて、受信した入力光信号を反復（リピート）するか、あるいは中継（リレー）する。リピート信号はトランシーバ出力に伝送される。
光トランシーバ４０５は、バックプレーン損失からすべてのボード損失を分離し、それによって、各ボード設計の仕様がバックプレーン設計に無関係でかつ独立したものになり、その逆も同様である。したがって、ボード上の損失は、各ボード４０１内で自己完結しており、バックプレーン損失を増加させることはない。同様に、バックプレーン損失は、バックプレーン４０３内で自己完結しており、ボード損失に影響を与えることはない。したがって、バックプレーン４０３上のファンアウトは自己完結しており、管理可能な設計上の問題である。また、コネクタ損失が分離され、そのためバックプレーン損失に付加されないので、ボードをトランシーバ４０５に接続するために非常に損失の大きいコネクタを使用することもできる。
図６に、図５の自己完結型バックプレーン４０３のファンアウトを示す。このＮ枚のボードからなるシステムの例における最悪ケースの光路５０５について、バックプレーン４０３の一方の端部５０１（すなわち、そこに位置する図示されていないボード上）でレーザ光源５００が示される。最悪ケースの光路５０５はバックプレーン４０３全体に及び、そこでは、生じ得る最大のチャネル損失を被り、チャネルすなわち光路５０５に沿った残りのＮ−１個のトランシーバ４０５のすべてに分岐される。
従って、たとえば、各トランシーバ中の光検出器は、たとえば数ＧＨｚで信号を正しく感知するために２０μＷの光信号を必要とし得る。グレーティング結合部５０３のバックプレーン−光検出器損失が３ｄＢの場合、端部すなわちＮ番目のトランシーバへの光出力強度は、ボード４０３の最遠端５０２で少なくとも４０μＷでなければならない。各光学グレーティング５０３は同じものであり、それぞれがチャネルでの出力を１００％よりもやや少なく結合され、すなわち、ある部分（Ｘ％）が結合されない。従って、Ｎ枚のボード・システムでは、Ｎ−１個のグレーティング損失（すなわち、（Ｎ−１）＊Ｘ％）に３ｄＢのチャネル損失を加えたものにリンク配分（link budget）が対応しなければならない。量子収量が４０％の１０ｍＷのレーザ５００で、バックプレーン・チャネル５０５への結合損失が３ｄＢの場合、左端部５０９でレーザ５００直下のチャネル５０５に２ｍＷが供給される。このようにして、表１に、様々なＸの値、この実施例ではＸ＝２、４、６、８および１０の場合の、この実施例のリンク配分の例を示す。各値ごとに非結合のチャネル損失量を、最遠端に達するのに必要な出力と、光源で２ｍＷ（２０００μＷ）の場合の全リンク配分とを比較している。
Figure 2004177963
図７は、３つの例について表１に基づいて、実現可能なシステムのサイズ（ボード数Ｎ）と１つのグレーティング当たりの非結合出力強度パーセント（設計パラメータであるＸ％）の関係のグラフである。一番下のカーブ６００では、チャネルは、０．０３ｄＢ／ｃｍのチャネル損失を有する１ｍ長のものであり、最大システム・サイズはボード数１０枚である。このボード数１０枚という最大値は、１０〜１２％の非結合に対して設計されたグレーティングで実現される。中間のカーブ６０２は、無損失のチャネル材料（たとえば、ファイバ）では、６％の非結合に対して設計されたグレーティングで１８枚のボードからなる最大システム・サイズが得られることを示している。代わって、このボード数１８枚という最大値は、レーザ出力強度を倍にする、たとえば、１つではなく２つのレーザを用いることによって、中間のカーブ６０２で実現することができる。一番上のカーブ６０４は、無損失の材料および倍増したレーザ出力強度を備えるチャネルにより、２〜４％が非結合のグレーティングで、３５枚のボードからなるシステムという最大値が実現されることを示している。
図８に、本発明の好ましい実施形態に基づいて、チップ７０１中のトランシーバ光学系をボードまたはバックプレーン上の光チャネルに結合するグレーティング構造７００の断面の例を示す。チップ７０１は、一方向に光を送出するレーザ７０３と、その反対方向に光を送出するレーザ７０５と、他のボードからのレーザ・エネルギーを受け取り、検出するフォトダイオード７０７とを含む。この２つのレーザ７０３、７０５は、同じチップの信号（図示せず）で制御される。２つのレーザ７０３、７０５は、内部のバックプレーン・ボード位置、すなわち、バックプレーンのいずれの端部にもない位置にも対応する。一方のレーザ７０３は、一方の側、たとえばその左側のボードに送出し、他方のレーザ７０５は、他方の側、すなわちその右側のボードに送出する。フォトダイオード７０７は、チャネル中を伝搬し、バックプレーン（図示せず）からグレーティング構造７００によってチップ７０１に結合されない（outcoupled）光を感知する。
この例では、テーパがつけられた同等屈折率層（matched-index layer)７０９が、低屈折率材料７１１で絶縁されている。ミラー７１３は、チップ７０１からの入射レーザ光を、いずれかの側（たとえば、左方向または右方向）に向け、チャネル（図示せず）に導く。同等屈折率層７０９内部のグレーティング７１５は、上記表１および図７で与えられる所望の量の非結合量をもたらすように設計される。電力接続部７１７（図示せず）は、バックプレーンまたはボードからの電力を、チップ７０１上の光学的電子回路に接続する。
図９に、好ましいグレーティング構造７００と、ボード構造８００、たとえばバックプレーン上に搭載されたチップ７０１の例を示す。グレーティング構造７００は、チップ７０１とはボード構造８００中の光チャネル８０２の間で結合を提供する。ミラー７１３が、光をグレーティング７１５から離れるように（すなわち、左方向および右方向に）導き、フォトダイオード７０７は、チップ７０１の中央でグレーティング７１５の上にあるので、フォトダイオード７０７は同じチップ７０１から送出された光を感知しないことに留意されたい。
図１０に、同様の符合で表示された構成要素を具備した代替実施形態のグレーティング構造９００の例を示す。この実施形態９００では、レーザ７０３、７０５はチップ９０１の中央にあり、１対の同一フォトダイオード９０２、９０４とグレーティング９０６、９０８はレーザ７０３、７０５のいずれか一方の側に配置される。この２つのフォトダイオード９０２、９０４は互いに配線されて（図示せず）、単一のフォトダイオードとして機能する。この実施形態の利点は、フォトダイオード９０２、９０４が、この同じチップから送出された光をチャネル内で感知でき、テストで使用することができることである。ボードがバックプレーンに挿入される際に、この実施形態を用いて連続性（導通）チェックを行うことができる。
図１１に、外部光源／シンクからの光信号をバックプレーン上のトランシーバ７０１に結合するための構造１０００の例を示す。この例では、第２のチップ１００３が、バックプレーン上のトランシーバ７０１と背中合わせに裏返して搭載される。第２のチップ１００３は、レーザ１０１３およびフォトダイオード１００９も含み、はんだインターフェース１００５は、ビア１００７を介して第１のチップ７０１に第２のチップを接続する。貫通ビア１００７は、上部チップ１００３に電力を供給し、２つのチップ７０１、１００３の間で選択された電気信号を通過させる。
上部トランシーバ・チップ１００３上のフォトダイオード（フォトディテクタ）１００９は、外部光源、たとえば接続した基板またはチップからの光１０１１を検出する。上部フォトダイオード１００９は、外部光を電気信号に変換し、この電気信号をビア１００７を介して下部チップ７０１中のレーザ７０３、７０５の駆動部（図示せず）にリレーする。下部チップ７０１中のレーザ７０３、７０５は、この電気信号を光信号に変換して前に述べたように、バックプレーン・チャネル（この例では図示せず）にリレーされる光信号を再生する。
下部トランシーバ・チップ７０１上のフォトダイオード（フォトディテクタ）７０７がバックプレーン・チャネル（図示せず）中の光を検出／感知すると、反対方向の信号が生じる。フォトダイオード７０７は、この検出光を電気信号に変換する。この電気信号は、貫通ビア１００７を通って逆方向に進み、上部トランシーバ・チップ１００３中のレーザ１０１３のための駆動部（図示せず）に至る。上部チップ１００３中のレーザ１０１３は、光信号を再生し、この光信号１０１５を外部シンク、たとえばボードにリレーする。
図１２に、バックプレーン取付け構造すなわちバックプレーン用光ソケット１１００の例を示す。この例では、デュアル・チップ型電気光学トランシーバ１０００が、バックプレーン４０３に接続され、かなり粗い位置合わせを許容する光プラグを容易に取り付けるためのフランジ構造１１０５中にはめ込まれる。
図１３に、バックプレーン用光ソケット１１００のメスのフランジ構造中に挿入されるオスの光プラグ１２０１を示す。プラグ１２０１は、光入力１２０３および光出力１２０５を搬送するファイバ１２０３、１２０５を含む。プラグ１２０１は、デュアル・チップ型トランシーバ構造１０００の上部チップ１００３に対向して機械的に接する。この接触接続部は、任意選択で、光学ゲルで増強することができる未加工の光インターフェース１２０９を形成する。したがって、ファイバ損失が無視できる程度のものという条件では、この接続部で損失が大きいのはインターフェース１２０９だけである。プラグ１２０１および連結されたケーブル１２０３、１２０５は、以下でさらに説明するように、この同じバックプレーン４０３に差し込まれる回路ボードに接続するか、あるいは、損失が許容される場合には、ケーブル１２０３、１２０５を別のバックプレーン（図示せず）に接続して、本発明を複数のフレームに拡張することができることに留意されたい。
図１４に、本発明による好ましい実施形態４０１上に取り付けられたボード−バックプレーン間コネクタ・アセンブリ１３００の例を示す。ボード−バックプレーン用光ジャンパ１３１０は、光ケーブル１２０３、１２０５のいずれか一方の端に取り付けられた１対のプラグ１２０１および１３０２を含み、好ましい回路ボード４０１をバックプレーン（この例では図示せず）に接続する。ボードの光ソケット上のばねクランプ１３０３が、基板側プラグ１３０２を定位置に保持し、それによって、以下に説明するように、たとえば図１１のトランシーバ１０００にかなり類似したボード上のトランシーバ構造１３０４への光学的な接続を提供する。ばね１３０９が光ジャンパ１３１０全体にわたって取り付けられており、それによって、十分な光学的結合のための張力が提供され、バックプレーン用光ソケットにプラグ１２０１が挿入された状態が維持される。
図１５に、バックプレーン４０３に取り付けられた好ましいボード４０１の例を示す。ボード４０１が縁部で、バックプレーン４０３上の一般的な電気的エッジ・コネクタ１４０９に挿入される。コネクタ／ケーブル・アセンブリ１３００の光ジャンパ１３１０は、ボード４０１をバックプレーン４０３に光学的に接続する。コネクタ／ケーブル・アセンブリ１３００のばね１３０９がボード４０１上に取り付けられ、バックプレーン側プラグ１２０１をバックプレーン用光ソケット１１００中で強制的に保持する。ボード４０１が電気的エッジ・コネクタ１４０９に挿入されるとき、各バックプレーン側プラグ１２０１が、バックプレーン用光ソケット１１００の光コネクタ１１００と自動的に結合して光学的な接続が行われることが好ましい。光信号は、トランシーバ１０００、１３０４の両方で反復され、その結果、全接続損失は、プラグ１２０１、１３０２における２つの未加工のインターフェースによるものである。プラグ−プラグ間のリンク使用量は十分に大きく（３〜６ｄＢ、あるいは必要な場合にはさらに大きく）なり得るので、機械的公差は緩くすることができ、これらのプラグおよびフランジ構造のコストは非常に低くなり得る。
各コネクタ／ケーブル・アセンブリ１３００は、並列バス相互接続のために用いることができることに留意されたい。たとえば、中心間距離１２５ミクロンのレーザの線形アレイによって、２列のファイバを有する１インチ（２．５４ｃｍ）幅のプラグが、８０個の入力信号および８０個の出力信号に容易に対応できるはずである。このことを用いて、以下に論じるようにパリティ信号および制御信号を有する８バイト・バスを実現することができる。このようなプラグは、電話用のジャックと同じようにフォーム・ファクタ（形状係数）および公差を有するであろう。
図１６に、たとえば図１４の１３０２の光ジャンパの一端で光コネクタへの光インターフェースを提供する、ボード１５０１上に搭載された第１の好ましい実施形態のボード上の多重チャネル・トランシーバ・チップ１５００の例を示す。すなわち、このボード上の多重チャネル・トランシーバ・チップ１５００は、光ジャンパ用にボード１５０１への間接的な光学的接続を提供する。多重チャネル・トランシーバ・チップ１５００の上面１５０２における光ジャンパからの光信号は、この光信号を電気信号に変換する光トランシーバ１５０４に供給される。この電気信号は、多重チャネル・トランシーバ・チップ１５００を貫通するビア１５０６を通り、挿入図１５１０にさらに詳しく示す適当なＩ／Ｏチップ取付け部、たとえばはんだボール１５０８に至る。好ましいボード１５０１は、図２〜３で説明したバックプレーン配線に類似し、互いに直交する向きの配線層および電力層１５１２、１５１４を含む。ボード１５０１上のチップ取付け位置にある金属パッド１５１６は、適切な配線層および電力層１５１２、１５１４に接続される（図示せず）。好ましいボード１５０１は、構造上バックプレーンにかなり類似している。
この例のボード上の多重チャネル・トランシーバ・チップ１５００は、ボード上の光学系をもたないプリント回路ボード１５０１上に搭載されて示され、ボードへの光学的な接続として用いられることに留意されたい。特に、ボード上の多重チャネル・トランシーバ・チップ１５００は、特に、たとえば図１５の１４０９のエッジ・コネクタを介してではなく、直接、基板に光信号を供給することが望ましい場合、こうした基板を光バックプレーン４００に取り付けることができる。ボード上の光学的相互接続部がない場合、バックプレーン上に多重チャネル・トランシーバ・チップ１５００を搭載することができ、エッジ・コネクタを介してボードに電気信号が供給されることに留意されたい。光バックプレーンへの光ジャンパ接続は、単なる例として説明していることにも留意されたい。任意の適当な光学的接続を用いて、任意の適当な光源／光シンクを、たとえば別のフレームまたはバックプレーンに接続することができる。
図１７に、好ましい実施形態のボード４０１上に搭載された第２の好ましい実施形態のボード上の多重チャネル・トランシーバ・アセンブリ１６００の例を示す。この実施形態では、多重チャネル・トランシーバ・アセンブリ１６００は、好ましい実施形態のボード４０１の表面１６０４中のボード光チャネル１６０２に光学的に結合される。すなわち、このボード上の多重チャネル・トランシーバ・チップ１６００は、ボード４０１に直接光学的に接続される。多重チャネル・トランシーバ・アセンブリ１６００は、図１１のチップ７０１、１００３の単一の背中合わせチップ・アセンブリの実質的には、並列型多重信号バージョンである。光信号は、上部トランシーバ・チップ１６０６で受信され、電気信号として貫通ビア１６１０を通って下部チップ１６０８にリレーされる。挿入図１６１４に詳しく示す下部チップ１６０８上の光トランシーバ１６１２は、貫通ビア１６１０からの光信号を変換して、チップ上の光結合部１６１６を通過してそれぞれの光チャネル１６０２に至る光信号に戻す。同様に、ボードからの光信号は逆の経路をたどり、上部トランシーバ・チップ１６０６から光学的に送出されてケーブル（図示せず）に至る。電力接点および接地接点１６２０、１６２２を、下部チップ１６０８の外側寄りでボード４０１に設けることができる。
図１８に、代表的で簡単な光配線１７０２を有する好ましい実施形態のボード４０１または回路カードの例を示す。この例では、ボード４０１は、まっすぐな光配線または光チャネル１７００からなる単一層を含む。光学的なボード入出力（Ｉ／Ｏ）は、ボード外のトランシーバ・アセンブリ１６００でボード４０１に入り、またそれから出る。この実施形態では、トランシーバ・アセンブリ１６００は、光配線チャネル１７００を覆う複数のボード上トランシーバ１７０４と通信する。さらに、ボード外トランシーバ・アセンブリ１６００は光−光インターフェースであり、一方ボード上のトランシーバ１７０４はそれぞれ光−電気インターフェースである。そのため、この例では、ボード外トランシーバ・アセンブリ１６００は、外部の構成要素、たとえばバックプレーンをボード上トランシーバ１７０４のみに接続し、基板４０１上の他のチップ１７０６からは分離される。ボード上トランシーバ１７０４は、互いにかつボード外トランシーバに光学的に接続され、かつ基板４０１上の他のチップ１７０６には電気的に接続される。
この例では、チップ１７０６中のロジックおよびメモリのための電気配線（図示せず）は、局所化した短い電気配線（図示せず）で相互接続された特定の領域内にチップ１７０６を有するボード領域内に収容することができ、領域間のより長い経路（たとえば、ボードの大部分を通過しなければならないような経路）では、ロジック・チップまたはメモリ・チップ１７０６は、ボード上のトランシーバ・チップ１７０４の１つを介して通信する。したがって、チップ１７０６間の電気経路は、局所化した領域またはボード上のトランシーバ・チップ１７０４への短い電気的接続部１７０８に収容することができる。そのため、ボード４０１の一端上のチップから他端上のチップへの信号は、ボード上のトランシーバ１７０４には電気的に送られ、ボード上のトランシーバ１７０４間では光学的に、ボード上のトランシーバ１７０４から受信チップまでは電気的に送られる。したがって、この経路は、ボード上のトランシーバ１７０４と送信元／宛先のロジック・チップまたはメモリ・チップ１７０６の間では短い電気的接続しか含まない。有利なことには、この実施形態が非常に簡単な光学的基盤構造（たとえば、チャネルの単一なまっすぐな層）を提供し、かつロジック・チップおよびメモリ・チップ１７０６は、電気的な入出力（Ｉ／Ｏ）しかもたない最新技術のＣＭＯＳチップとすることができる。トランシーバ・チップのみが光構成部品を有する。さらに、この例の好ましいボードでは特別なチップ実装の必要がない。
図１９〜２０に、好ましい実施形態のボード４０１上に搭載された好ましい実施形態のボード上のトランシーバ・チップ１７０４の例について平面図およびＢ−Ｂ断面図を示す。並列型光チャネル１７０２はチップ１７０４の下を通り、電気的（たとえば、はんだ）接続部１８００は光チャネル１７０２に対して櫛型状（interdigitated）に配置される。トランシーバ・チップ１７０４と光チャネル１７０２の間の光信号は、光チャネル１７０２とそれぞれのチップ型素子１８０４（すなわち、レーザおよびフォトダイオード）の間に位置する光インターフェース１８０２を通過する。電気的接続部１８００は、ワイヤ・ボンド、はんだ付けされたパッドまたははんだボールその他の任意の適当なボード−チップ間の直接接続技術でよい。はんだ付けすることによって、チップ１７０４が光チャネル１７０２に対して機械的に位置合わせされることに留意されたい。
図２１に、最新技術のチップとボード１９００の高性能な光学的相互接続のための好ましい実施形態のアセンブリを示す。この実施形態では、光導波路１９０２、１９０４は、ボード１９００内で異なる（たとえば、互いに直交する）方向に配列される。この実施形態では、１つまたは複数のチップ１９０６、たとえば最新技術のＣＭＯＳプロセッサまたはＣＭＯＳメモリが、能動的な光学的変換コネクタ（interposer）１９０８上に搭載されている。１つ（または複数）のチップ１９０６は、一般的なチップ接続技術、たとえばＣ４（controlledcollapsible chip connect）で光学的変換コネクタ１９０８に取り付けられる。チップ用アンダーフィル１９１０、たとえばエポキシにより付着力が増す。光学的変換コネクタ１９０８を貫通する金属ビア１９１２は、電気信号を１つ（または複数）のチップからボード１９００および能動的な変換コネクタ素子（レーザ１９１４およびフォトダイオード１９１６）に送る。電気信号および電力ならびに接地は、取付けパッド１９１８で光学的変換コネクタ１９０８に送られる。光学的変換コネクタ１９０８は、ＢＧＡ（ボール・グリッド・アレイ）接続などの適当な接続技術を用いて取付けパッド１９１８で取り付けられる。光学的変換コネクタ１９０８とボード１９００の間のライトガイド構造１９２０は、能動的な変換コネクタ素子を光導波路１９０２、１９０４に光学的に結合する。光学的変換コネクタ１９０８の下にアンダーフィルの必要がないので、ボード１９００に光学的変換コネクタ１９０８を実装する２次はんだプロセスは、比較的低温で行うことができる。好ましくは、ライトガイド構造は、可撓性の光透過材料、たとえば透明な樹脂、ゴム、プラスチックまたはガラス製のものであるか、あるいは図２１に示すように対応する（半液体状の）成形ビーズである。しかし、任意選択で、ライトガイド構造１９２０は、たとえば半分にしてボード１９００に接着したガラス・ビーズのような前もって形成されたしっかりした構造でもよい。この実施形態は、たとえば、システム性能を最大限にするために、数ＧＨｚの動作クロックを有するマイクロプロセッサに最新技術のメモリ・チップを近接して結合させるような高性能システムに対する特定の応用に用いられる。
図２２に、集積型能動光学素子を具備するチップ（プロセッサ、ロジックまたはメモリ）に対する図２１の実施形態に基づく変形を示す。この実施形態では、光学的変換コネクタ２００２を貫通して光学的ビア２０００を穿孔（またはエッチング）し、屈折率の同じ材料（たとえばガラス）で充填する。この光学的変換コネクタ２００２は、完全に受動的なものでよい。より良好な光学性能を得るために、いくつかの周知の方法のいずれかを用いて、ビアの端部を整形してレンズ２００４にすることが好ましい。この実施形態では、エポキシ・アンダーフィル１９１０は任意選択であり、それを使用する場合には、良好な光学的整合性（同じ屈折率）が必要となる。さらに、周知の直接チップやはり接続技術を上記で説明した光トランシーバ搭載技術と併せ用いて、能動光学系を具備するチップをボード１９００上に直接搭載することができる。
図２３に、最悪ケースのシステム経路２１００、たとえば、図５のバックプレーン・アセンブリ４００上に、たとえば図１８の例のようにボード４０１を取り付けた場合の概略図の代表例を示す。インバータ２１０２から発する電気信号は、たとえば図６のボード１のような第１のボード上のボード外トランシーバ・アセンブリ中の第１のレーザ２１０４で光に変換される。この光は、光ジャンパ２１０６を通過し、バックプレーン・トランシーバ２１０８、たとえば、図１１のチップ１００３に至る。光検出器２１１０は、この光エネルギーを電気エネルギーに変換し、電気エネルギーは増幅器２１１２で増幅される。レーザ・ダイオード２１１４で、増幅器２１１２の出力が変換されて光に戻る。レーザ・ダイオード２１１４は、バックプレーン、たとえば上記で説明した、この例では１ｍ長の４０１における光チャネル２１１６を駆動する。光チャネル２１１６の他端にある別のトランシーバ２１２０中の光検出器２１１８は、バックプレーン光チャネル２１１６からの光エネルギーを電気エネルギーに変換し、この電気エネルギーを増幅器２１２２で増幅する。増幅器２１２２の出力を、レーザ・ダイオード２１２４で変換して光に戻す。レーザ・ダイオード２１２４は、バックプレーン光チャネル２１１６の他端にある受信ボード（たとえば、図６のボードＮ）上のボード外トランシーバ・アセンブリに接続された別の光ジャンパ２１２６を駆動する。十分な光エネルギーが到達した場合には、受信ボードのボード外トランシーバ・アセンブリ中の光検出器２１２８は、受信した光エネルギーを電気エネルギーに変換する。光検出器２１２８からの電気エネルギーは、増幅器２１３０で増幅され、かつボード外トランシーバ・アセンブリによって基盤上のトランシーバに分配される。
従って、この例では、信号変換を６回行い、１ｍの距離を伝送する。各変換には１０ピコ秒程度かかり、伝送時間は約５ナノ秒である。従って、端から端までの待ち時間は、約５ナノ秒の伝送時間によってほぼ決まる。チャネル周波数は、経路中で最も遅い増幅器の応答および／もしくは並列バスの場合には信号間のスキューによって制限される。
そのため、上記で示した８バイト・バスの例では、８バイト量子の全ビット用のトランシーバは同じチップ上に存在し、それによって応答変動およびスキューを最小限に抑える。さらに、並列バスの応用例では、信号は送信元に同期して、すなわち、予備のバス信号の１つとして付随するクロック信号とともに送られるべきである。さらに、電気光学デバイスおよび増幅器の応答は数十ピコ秒の範囲なので、この構成は、特殊な信号技術を用いることなく、数ＧＨｚ（おそらくは１０ＧＨｚ）の信号に容易に対応することができる。また、このような動作速度では、待ち時間は伝送時間（この例では５ナノ秒）によって決まるので、チャネルの待ち時間は数サイクルになる。
待ち時間が数サイクル長になると、共用バスの実現に対して、難しいアービトレーション（調停）の問題が生じる。具体的には、バックプレーン上の２枚のボード間において、信号待ち時間は、主にこれら２枚のボード間のバックプレーン上の物理的な距離によって決まる。上記の例からわかるように、この距離は、隣接するボード間の場合の数インチ（１インチ＝２．５４ｃｍ）（したがって、１サイクルまたは２サイクル）から、長くて１ｍ（数十サイクル）までの値をとる。したがって、共用バス・システム中のボードがすべてバスを取り合うとき、要求信号がバス・アービトレータ（すべてのアービトレーション決定を行うために選択されたボード）に到達するのにかかる時間は、要求を出しているボードがそれぞれバックプレーン上のどこに存在するかに応じて異なる。さらに、互いに異なるボードは、到達順を異なって理解することがある。各ボードは、同じ整合性のある順序においても、要求を理解できない可能性が高いので、アービトレーション・プロトコルは、アービトレーション・ロジックが整合性のあるバス許可決定を行うことを保証する必要がある。
たとえば、制御チャネルのうちＮ個のバックプレーン物理チャネルを、各ボードごとの「バス要求」信号用に割り当てる。各「バス要求」信号は、アサート（オン）のみの信号である。すなわち、「バス要求」信号は、ボードがバスを要求するときにのみアサートされる（たとえば、光エネルギーを搬送する）。さらに、「バス要求」信号は、要求を出しているボードにバス制御が許可されるまでアサート（オン）されたままになる。一般に、アービトレータ（調停者）またはアービトレーション・マスタ・ボード（たとえば、バックプレーン上で物理的に最も中央に位置するボード）が、受信要求の受付順序と整合をとってボードからの要求を許可する。各基板（アービトレータ以外の）には、識別番号（identification）またはバス許可ＩＤが割り当てられる。アービトレータは、ボードのうちの１つのバス許可ＩＤを選択することによってバス制御を許可する。これは、たとえば、バス許可信号を送る専用のｌｏｇ２（Ｎ）＋１のバス許可チャネル上にＩＤを供給する、あるいは、１６進数で光学的に許可ＩＤ信号を送ることによって行われる。同様に、アービトレータは、８０ピンのバス上に到達するバス許可ＩＤを、バス許可ＩＤを有するボードに到達する送信元同期クロックに同期させる。
有利なことに、本発明は、最新技術のシステムに見られるすべての問題に対処する。具体的には、本発明は、バックプレーンに接続された複数枚のボードが存在する大規模なスイッチまたはサーバ環境を対象とする。本発明により、広範囲な導波路材料（すなわち、チャネル損失に耐性がある）を用いることができ、精密な機械的位置合わせの必要がなくなる（すなわち、ボード−バックプレーン間コネクタの大きな結合損失が許容される）。本発明により、１枚のボードから多分岐信号を送信することができ、それによって、複数のボードが、単一の物理的基盤構造（バックプレーン）に基づく広範囲なシステム・スケーリング（すなわち、数枚のボードから多数のボードまでの）で、信号を受信することができる。
以上、本発明の好ましい実施形態を説明してきたが、本発明の趣旨および範囲から逸脱することなく、当業者には様々な改変および変更が想起されよう。すべてのこのような変形および改変は、特許請求の範囲の範囲内に含まれるものとする。したがって、実施例および図面は、限定的なものではなく、例示的なものとみなすべきである。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）複数のチップ（構成部品）取付け位置を備えるプリント回路カードと、
前記構成部品取付け位置に搭載された複数の電子構成部品とを備え、
前記複数の電子構成部品の少なくとも１つの電子構成部品が複数の光トランシーバを含み、前記少なくとも１つの電子構成部品の１つの電子構成部品が前記プリント回路カードへの光学的接続部である、光学的に接続可能な回路ボード。
（２）前記１つの電子構成部品は、
多重信号用光コネクタに結合可能であり、前記光学的な接続がなされる第１のチップ表面と、
前記第１のチップ表面の複数の光トランシーバとを備え、
第２の表面で構成部品取付け位置に取り付けられる、上記（１）に記載の光学的に接続可能な回路ボード。
（３）前記１つの電子構成部品は間接的な光学的接続を提供し、前記第２の表面が複数のチップ・パッドを含み、前記複数の光トランシーバはそれぞれ前記チップ・パッドの対応する１つに電気的に接続される、上記（２）に記載の光学的に接続可能な回路ボード。
（４）前記１つの電子構成部品は、前記複数のチップ・パッドのそれぞれのところではんだボールをさらに備え、前記はんだボールにより、前記１つの電子構成部品が前記構成部品取付け位置に取り付けられる、上記（３）に記載の光学的に接続可能な回路ボード。
（５）前記複数の光トランシーバはそれぞれ、
入射光信号を検出するフォトダイオードと、
出射光信号を送出するレーザ・ダイオードとを備える、上記（２）に記載の光学的に接続可能な回路ボード。
（６）前記プリント回路カードは、
複数の配線層と、
表面層中の複数の光チャネルとを備え、
前記１つの電子構成部品が前記プリント回路カードに光学的に直接接続される、上記（２）に記載の光学的に接続可能な回路ボード。
（７）前記１つの電子構成部品は、
前記第２のチップ表面に、対応する光チャネルに光学的に接続された複数の第２の光トランシーバをさらに備える、上記（６）に記載の光学的に接続可能な回路ボード。
（８）前記１つの電子構成部品は、背中合わせに取り付けられた１対のチップである、上記（７）に記載の光学的に接続可能な回路ボード。
（９）前記１対のチップは１対のトランシーバ・チップであり、前記第１の表面および前記第２の表面上の対応する光トランシーバ間で光信号がリレーされ、前記１つの電子構成部品が、接続のためにボード外の前記複数の光チャネルを、対合した前記多重信号用光コネクタに結合する、上記（７）に記載の光学的に接続可能な回路ボード。
（１０）少なくとも１つの電子構成部品は複数の光構成部品であり、前記１つの電子構成部品はボード外トランシーバ・チップであり、前記光構成部品の少なくとも１つはボード上トランシーバであり、前記ボード上トランシーバはそれぞれ複数の光トランシーバを備え、前記複数の光トランシーバはそれぞれ対応する光チャネルに光学的に接続される、上記（９）に記載の光学的に接続可能な回路ボード。
（１１）前記ボード上トランシーバはそれぞれ、前記ボード外トランシーバと光学的に通信し、前記各ボード上トランシーバに電気的に接続された一群の前記電子構成部品への間接的な光学的接続を提供する、上記（９）に記載の光学的に接続可能な回路ボード。
（１２）複数のボード上トランシーバをさらに備え、複数の残りの前記電子構成部品が局所領域群にグループ化され、前記局所領域群がそれぞれ、前記複数のボード上トランシーバの電気的に接続された１つを介して前記プリント回路カードに間接的に光学的に接続される、上記（１１）に記載の光学的に接続可能な回路ボード。
（１３）前記局所領域群はそれぞれ、前記電気的に接続されたボード上トランシーバを介し、次いで、前記ボード外トランシーバを介してボード外への通信を行う、上記（１２）に記載の光学的に接続可能な回路ボード。
（１４）前記各トランシーバを、対応する光チャネルに結合する複数のトランシーバによる光学的結合をさらに含む、上記（１３）に記載の光学的に接続可能な回路ボード。
（１５）前記プリント回路カードは少なくとも１つの表面に複数の光チャネルを含み第２の前記少なくとも１つの電子構成部品が、
第１の表面上に少なくとも１つのチップ取付け位置を含み、１つの前記構成部品取付け位置に取り付けられた光学的変換コネクタと、
前記チップ取付け位置に搭載された少なくとも１つの集積回路チップと、
前記集積回路チップに電気的に接続され、対応する前記光チャネルに光学的に接続された光トランシーバとを備える、上記（１）に記載の光学的に接続可能な回路ボード。
（１６）前記複数の光チャネルが少なくとも２つの方向に向けられる、上記（１５）に記載の光学的に接続可能な回路ボード。
（１７）前記少なくとも１つの集積回路チップは、前記光学的変換コネクタを介して前記プリント回路カードに間接的に接続される、上記（１６）に記載の光学的に接続可能な回路ボード。
（１８）前記光学的変換コネクタは、前記プリント回路カードに光学的に直接接続された能動的変換コネクタであり、前記光トランシーバが前記能動的変換コネクタの第２の表面上にあり、前記第２の表面が前記第１の表面の反対側にある、上記（１７）に記載の光学的に接続可能な回路ボード。
（１９）前記集積回路チップは前記プリント回路カードに光学的に直接接続され、前記光トランシーバが前記集積回路チップ上にあり、前記光学的変換コネクタが、前記集積回路チップを前記チップ取付け位置に搭載するとき、前記光トランシーバがそれぞれ、光ビアの対応する１つに光学的に接続されるように配置された複数の光ビアをさらに含む、上記（１６）に記載の光学的に接続可能な回路ボード。
（２０）前記光ビアの両端はレンズ形状である、上記（１９）に記載の光学的に接続可能な回路ボード。
（２１）前記各光トランシーバと前記プリント回路カードの間にライトガイド構造をさらに備える、上記（１１）に記載の光学的に接続可能な回路ボード。
（２２）多重信号用光コネクタに結合可能な第１のチップ表面と、
前記第１のチップ表面の複数の光トランシーバと、
構成部品取付け位置でプリント回路カードに取付け可能な第２の表面と、
前記第２のチップ表面の複数の前記光トランシーバとを備え、前記複数の第２のトランシーバが、対応する光チャネルに光学的に接続可能である、プリント回路カード上に搭載可能な光構成部品。
（２３）前記光構成部品は、背中合わせに取り付けられた１対のトランシーバ・チップであり、光信号が前記第１の表面および前記第２の表面上の対応する光トランシーバ間でリレーされる、上記（２２）に記載の光構成部品。
（２４）前記１対のトランシーバ・チップはそれぞれ、前記１対のトランシーバ・チップのそれぞれを貫通し、かつ前記１対のチップが背中合わせに取り付けられるとき、前記１対のチップの第１のビアが前記１対のチップの第２のビアと整列するように配置された複数の金属ビアを備え、前記光信号が整列した前記ビアで電気信号としてリレーされる、上記（２３）に記載の光構成部品。
（２５）電力および接地が、前記１対のチップの一方への接続を介して前記１対のチップの両方に供給される、上記（２４）に記載の光構成部品。
（２６）前記複数の光トランシーバはそれぞれ、
入射光信号を検出するフォトダイオードと、
出射光信号を送出するレーザ・ダイオードとを備える、上記（２５）に記載の光構成部品。
（２７）第１の表面上に少なくとも１つのチップ取付け位置を含む光学的変換コネクタと、
第２の表面上の複数の光トランシーバとを備え、前記チップ取付け位置が前記光トランシーバに電気的に接続され、前記光学的変換コネクタが前記第２の表面でプリント回路カードに取付け可能な、プリント回路カード上に搭載可能な光構成部品。
（２８）前記複数の光トランシーバはそれぞれ、
入射光信号を検出するフォトダイオードと、
出射光信号を送出するレーザ・ダイオードとを備える、上記（２７）に記載の光構成部品。
（２９）前記チップ取付け位置はそれぞれ、Ｃ４（controlledcollapsible chip connect）パッド・アレイを備え、Ｃ４アレイによってチップを搭載する、上記（２８）に記載の光構成部品。
（３０）前記各チップ取付け位置に搭載された集積回路チップをさらに備える、上記（２９）に記載の光構成部品。
（３１）前記第２の表面上にボール・グリッド・アレイをさらに備える、上記（２９）に記載の光構成部品。
（３２）第１の表面上に少なくとも１つのチップ取付け位置を含む光学的変換コネクタと、
前記第１の表面から第２の表面への複数の光ビアとを備え、前記光学的変換コネクタが、前記第２の表面でプリント回路カードに取付け可能な、プリント回路カード上に搭載可能な光構成部品。
（３３）前記光ビアの両端がレンズ形状である、上記（３２）に記載の光構成部品。
（３４）前記チップ取付け位置がそれぞれ、Ｃ４パッド・アレイを備え、Ｃ４アレイによってチップを搭載する、上記（３３）に記載の光構成部品。
（３５）前記各チップ取付け位置に搭載された集積回路チップをさらに備える、上記（３４）に記載の光構成部品。
（３６）搭載された前記各集積回路位置に光学的アンダーフィルをさらに備え、前記光学的アンダーフィルが、前記光ビアを充填する光学材料とほぼ光学的に整合する、上記（３５）に記載の光構成部品。
（３７）前記各チップ取付け位置に搭載された集積回路チップをさらに備え、前記集積回路チップがそれぞれ複数の光トランシーバを含み、前記複数の光ビアが、前記集積回路チップをそれぞれ前記光学的変換コネクタ上に搭載するとき、前記各チップ上の光トランシーバがそれぞれ、前記光ビアの対応する１つに光学的に接続されるように配置される、上記（３５）に記載の光構成部品。
（３８）前記複数の光トランシーバはそれぞれ、
入射光信号を検出するフォトダイオードと、
出射光信号を送出するレーザ・ダイオードとを備える、上記（３７）に記載の光構成部品。
（３９）前記第２の表面上にボール・グリッド・アレイをさらに備える、上記（３５）に記載の光構成部品。
（４０）構成部品取付け温度に耐えうる光学的に透過な材料のビーズを備え、前記ビーズが前記光導波路と前記光トランシーバの間に位置するとき、前記光導波路と前記光トランシーバの間でほぼすべての光を透過させる、光トランシーバをプリント回路カード上の光導波路に結合するライトガイド構造。
（４１）前記ビーズが可撓性のビーズであり、プリント回路カード表面に接着可能な、上記（４０）に記載のライトガイド構造。
（４２）前記ビーズが半球形状である、上記（４１）に記載のライトガイド構造。
（４３）前記光トランシーバを前記プリント回路カードに取り付けるとき、前記半球形状のビーズが前記光トランシーバと前記プリント回路カードの間のスペースに適合するように前記半球形状のビーズが適合可能である、上記（４２）に記載のライトガイド構造。
（４４）前記光トランシーバが能動的な光学的変換コネクタに取り付けられ、前記能動的変換コネクタが前記プリント回路カードに取り付けられるとき、前記半球形状のビーズが、前記能動的な光学的変換コネクタと前記プリント回路カードの間のスペースに適合する、上記（４３）に記載のライトガイド構造。
（４５）前記光トランシーバが受動的な光学的変換コネクタに取り付けられた集積回路チップ上にあり、前記能動的変換コネクタが前記プリント回路カードに取り付けられるとき、前記半球形状のビーズが前記受動的な光学的変換コネクタ上の光ビアと前記プリント回路カードの間のスペースに適合する、上記（４３）に記載のライトガイド構造。
それぞれ電気光学構成部品を搭載した２枚の回路ボードを連結する受動的バックプレーンを備えた最新技術の電気光学アセンブリの例を示す。 バックプレーンおよび回路ボードの一方あるいは両方の一般的ボード構造２００の互いに直交する一般的な断面図の例である。 バックプレーンおよび回路ボードの一方あるいは両方の一般的ボード構造２００の互いに直交する一般的な断面図の例である。 大規模スイッチまたはサーバ用バックプレーンにおける多分岐型バックプレーンの例を示す。 本発明の実施形態に基づくバックプレーン・アセンブリ４００の例を示す。 図５の自己完結型バックプレーンのファンアウトを示す。 実現可能なボード数Ｎと１つのグレーティング当たりの非結合出力光の割合の関係を示す。 本発明の好ましい実施形態による、チップ中のトランシーバ光学系をボードまたはバックプレーン上の光チャネルに結合するグレーティング構造の断面図の例を示す。 好ましいグレーティング構造および、ボード構造、たとえばバックプレーン上に搭載されたチップの例を示す。 代替実施形態のグレーティング構造の例を示す。 外部光源／光シンクからの光信号をバックプレーン上のトランシーバに結合するための構造１０００の例を示す。 バックプレーン取付け構造の例を示す。 メスのフランジ構造中に挿入されたオスの光プラグ１２０１を示す。 本発明の好ましい実施形態に基づく基板−バックプレーン間コネクタ・アセンブリの例を示す。 バックプレーンに取り付けられた好ましいボードの例を示す。 好ましい実施形態のボード上に搭載された多重チャネル・トランシーバ・チップの例を示す。 好ましい実施形態のボード上に搭載された第２の多重チャネル・トランシーバ・アセンブリの例を示す。 代表的で簡単な光配線を備える好ましい実施形態のボードまたは回路カードの例を示す。 搭載された好ましい実施形態のボード上トランシーバ・チップの例の平面図である。 搭載された好ましい実施形態のボード上トランシーバ・チップの例の断面図である。 光導波路がボード内で異なる（たとえば、互いに直交する）方向に配列された好ましい実施形態を示す。 集積型能動光学素子を備えるチップ（プロセッサ、ロジックまたはメモリ）用の図２１の実施形態に基づく変形の形態を示す。 最悪ケースのシステム経路の代表的な概略図である。
符号の説明
１００ 電気光学アセンブリ
１０１ 受動的バックプレーン
１０３ 回路ボード
１０５ 電気光学構成部品、光構成部品モジュール
１０７ コネクタ
１０８、１１０、１１２、１１４、 チップ
２００ 受動的ボード構造
２０１ バックプレーン／ボード用誘電体材料
２０３ 電気配線チャネル
２０５ 光配線チャネル、光導波路
２０７ 充填材料
３００、４０３ バックプレーン
３０２、４０１ ボード
４００ バックプレーン・アセンブリ、光バックプレーン
４０５ 光トランシーバ
５００ レーザ光源
５０１、５０２ 端部
５０３ グレーティング結合部、光学グレーティング
５０５ 光路、経路、バックプレーン・チャネル
５０９ 左端部
６００、６０２、６０４ カーブ
７００ グレーティング構造
７０１ チップ、トランシーバ
７０３、７０５ レーザ
７０７ フォトダイオード
７０９ 同等屈折率層
７１１ 低屈折率材料
７１３ ミラー
７１５ グレーティング
７１７ 電力接続部
８００ ボード構造
８０２ 光チャネル
９００ グレーティング構造
９０１ チップ
９０２、９０４ フォトダイオード
９０６、９０８ グレーティング
１０００ 構造、デュアル・チップ型電気光学トランシーバ
１００３ 第２チップ
１００５ はんだインターフェース
１００７ 貫通ビア
１００９ フォトダイオード
１０１１ 光
１０１３ レーザ
１０１５ 光信号
１１００ バックプレーン用光ソケット、光コネクタ
１１０５ フランジ構造
１２０１ 光プラグ、バックプレーン・プラグ
１２０３ 光入力（ファイバ、光ケーブル）
１２０５ 光出力（ファイバ、光ケーブル）
１２０９ 光インターフェース
１３００ ボード−バックプレーン間コネクタ・アセンブリ、コネクタ／ケーブル・アセンブリ
１３０２ 光プラグ、ボード側プラグ
１３０３ ばねクランプ
１３０４ ボード上トランシーバ構造
１３０９ ばね
１３１０ ボード−バックプレーン用光ジャンパ
１４０９ 電気エッジ・コネクタ
１５００ ボード上多重チャネル・トランシーバ・チップ
１５０１ ボード、プリント回路ボード
１５０２ 上面
１５０４ 光トランシーバ
１５０６ ビア
１５０８ はんだボール
１５１０ 挿入図
１５１２ 配線層
１５１４ 電力層
１５１６ 金属パッド
１６００ ボード上多重チャネル・トランシーバ・アセンブリ、ボード上多重チャネル・トランシーバ・チップ
１６０２ 光チャネル
１６０４ 表面
１６０６ 上部トランシーバ・チップ
１６０８ 下部チップ
１６１０ 貫通ビア
１６１２ 光トランシーバ
１６１４ 挿入図
１６１６ 光学的結合部
１６２０ 電力接点
１６２２ 接地接点
１７００ 光配線チャネル
１７０２ 光配線、光チャネル
１７０４ ボード上トランシーバ（・チップ）
１７０６ チップ（ＣＭＯＳチップ）
１７０８ 電気的接続部
１８００ 電気的接続部
１８０２ 光インターフェース
１８０４ チップ型素子（レーザおよびフォトダイオード）
１９００ ボード
１９０２、１９０４ 光導波路
１９０６ チップ
１９０８ 光学的変換コネクタ
１９１０ チップ用アンダーフィル
１９１２ 金属ビア
１９１４ レーザ
１９１６ フォトダイオード
１９１８ 取付けパッド
１９２０ ライトガイド構造
２０００ 光ビア
２００２ 光学的変換コネクタ
２００４ レンズ
２１００ システム経路
２１０２ インバータ
２１０４ 第１のレーザ
２１０６、２１２６ 光ジャンパ
２１０８ バックプレーン・トランシーバ
２１１０、２１１８、２１２８ 光検出器
２１１２、２１２２、２１３０ 増幅器
２１１４、２１２４ レーザ・ダイオード
２１１６ 光チャネル、バックプレーン光チャネル
２１２０ トランシーバ

Claims (45)

  1. 複数のチップ（構成部品）取付け位置を備えるプリント回路カードと、
    前記構成部品取付け位置に搭載された複数の電子構成部品とを備え、
    前記複数の電子構成部品の少なくとも１つの電子構成部品が複数の光トランシーバを含み、前記少なくとも１つの電子構成部品の１つの電子構成部品が前記プリント回路カードへの光学的接続部である、光学的に接続可能な回路ボード。
  2. 前記１つの電子構成部品は、
    多重信号用光コネクタに結合可能であり、前記光学的な接続がなされる第１のチップ表面と、
    前記第１のチップ表面の複数の光トランシーバとを備え、
    第２の表面で構成部品取付け位置に取り付けられる、請求項１に記載の光学的に接続可能な回路ボード。
  3. 前記１つの電子構成部品は間接的な光学的接続を提供し、前記第２の表面が複数のチップ・パッドを含み、前記複数の光トランシーバはそれぞれ前記チップ・パッドの対応する１つに電気的に接続される、請求項２に記載の光学的に接続可能な回路ボード。
  4. 前記１つの電子構成部品は、前記複数のチップ・パッドのそれぞれのところではんだボールをさらに備え、前記はんだボールにより、前記１つの電子構成部品が前記構成部品取付け位置に取り付けられる、請求項３に記載の光学的に接続可能な回路ボード。
  5. 前記複数の光トランシーバはそれぞれ、
    入射光信号を検出するフォトダイオードと、
    出射光信号を送出するレーザ・ダイオードとを備える、請求項２に記載の光学的に接続可能な回路ボード。
  6. 前記プリント回路カードは、
    複数の配線層と、
    表面層中の複数の光チャネルとを備え、
    前記１つの電子構成部品が前記プリント回路カードに光学的に直接接続される、請求項２に記載の光学的に接続可能な回路ボード。
  7. 前記１つの電子構成部品は、
    前記第２のチップ表面に、対応する光チャネルに光学的に接続された複数の第２の光トランシーバをさらに備える、請求項６に記載の光学的に接続可能な回路ボード。
  8. 前記１つの電子構成部品は、背中合わせに取り付けられた１対のチップである、請求項７に記載の光学的に接続可能な回路ボード。
  9. 前記１対のチップは１対のトランシーバ・チップであり、前記第１の表面および前記第２の表面上の対応する光トランシーバ間で光信号がリレーされ、前記１つの電子構成部品が、接続のためにボード外の前記複数の光チャネルを、対合した前記多重信号用光コネクタに結合する、請求項７に記載の光学的に接続可能な回路ボード。
  10. 少なくとも１つの電子構成部品は複数の光構成部品であり、前記１つの電子構成部品はボード外トランシーバ・チップであり、前記光構成部品の少なくとも１つはボード上トランシーバであり、前記ボード上トランシーバはそれぞれ複数の光トランシーバを備え、前記複数の光トランシーバはそれぞれ対応する光チャネルに光学的に接続される、請求項９に記載の光学的に接続可能な回路ボード。
  11. 前記ボード上トランシーバはそれぞれ、前記ボード外トランシーバと光学的に通信し、前記各ボード上トランシーバに電気的に接続された一群の前記電子構成部品への間接的な光学的接続を提供する、請求項９に記載の光学的に接続可能な回路ボード。
  12. 複数のボード上トランシーバをさらに備え、複数の残りの前記電子構成部品が局所領域群にグループ化され、前記局所領域群がそれぞれ、前記複数のボード上トランシーバの電気的に接続された１つを介して前記プリント回路カードに間接的に光学的に接続される、請求項１１に記載の光学的に接続可能な回路ボード。
  13. 前記局所領域群はそれぞれ、前記電気的に接続されたボード上トランシーバを介し、次いで、前記ボード外トランシーバを介してボード外への通信を行う、請求項１２に記載の光学的に接続可能な回路ボード。
  14. 前記各トランシーバを、対応する光チャネルに結合する複数のトランシーバによる光学的結合をさらに含む、請求項１３に記載の光学的に接続可能な回路ボード。
  15. 前記プリント回路カードは少なくとも１つの表面に複数の光チャネルを含み第２の前記少なくとも１つの電子構成部品が、
    第１の表面上に少なくとも１つのチップ取付け位置を含み、１つの前記構成部品取付け位置に取り付けられた光学的変換コネクタと、
    前記チップ取付け位置に搭載された少なくとも１つの集積回路チップと、
    前記集積回路チップに電気的に接続され、対応する前記光チャネルに光学的に接続された光トランシーバとを備える、請求項１に記載の光学的に接続可能な回路ボード。
  16. 前記複数の光チャネルが少なくとも２つの方向に向けられる、請求項１５に記載の光学的に接続可能な回路ボード。
  17. 前記少なくとも１つの集積回路チップは、前記光学的変換コネクタを介して前記プリント回路カードに間接的に接続される、請求項１６に記載の光学的に接続可能な回路ボード。
  18. 前記光学的変換コネクタは、前記プリント回路カードに光学的に直接接続された能動的変換コネクタであり、前記光トランシーバが前記能動的変換コネクタの第２の表面上にあり、前記第２の表面が前記第１の表面の反対側にある、請求項１７に記載の光学的に接続可能な回路ボード。
  19. 前記集積回路チップは前記プリント回路カードに光学的に直接接続され、前記光トランシーバが前記集積回路チップ上にあり、前記光学的変換コネクタが、前記集積回路チップを前記チップ取付け位置に搭載するとき、前記光トランシーバがそれぞれ、光ビアの対応する１つに光学的に接続されるように配置された複数の光ビアをさらに含む、請求項１６に記載の光学的に接続可能な回路ボード。
  20. 前記光ビアの両端はレンズ形状である、請求項１９に記載の光学的に接続可能な回路ボード。
  21. 前記各光トランシーバと前記プリント回路カードの間にライトガイド構造をさらに備える、請求項１１に記載の光学的に接続可能な回路ボード。
  22. 多重信号用光コネクタに結合可能な第１のチップ表面と、
    前記第１のチップ表面の複数の光トランシーバと、
    構成部品取付け位置でプリント回路カードに取付け可能な第２の表面と、
    前記第２のチップ表面の複数の前記光トランシーバとを備え、前記複数の第２のトランシーバが、対応する光チャネルに光学的に接続可能である、プリント回路カード上に搭載可能な光構成部品。
  23. 前記光構成部品は、背中合わせに取り付けられた１対のトランシーバ・チップであり、光信号が前記第１の表面および前記第２の表面上の対応する光トランシーバ間でリレーされる、請求項２２に記載の光構成部品。
  24. 前記１対のトランシーバ・チップはそれぞれ、前記１対のトランシーバ・チップのそれぞれを貫通し、かつ前記１対のチップが背中合わせに取り付けられるとき、前記１対のチップからの第１のビアが前記１対のチップの第２のビアと整列するように配置された複数の金属ビアを備え、前記光信号が整列した前記ビアで電気信号としてリレーされる、請求項２３に記載の光構成部品。
  25. 電力および接地が、前記１対のチップの一方への接続を介して前記１対のチップの両方に供給される、請求項２４に記載の光構成部品。
  26. 前記複数の光トランシーバはそれぞれ、
    入射光信号を検出するフォトダイオードと、
    出射光信号を送出するレーザ・ダイオードとを備える、請求項２５に記載の光構成部品。
  27. 第１の表面上に少なくとも１つのチップ取付け位置を含む光学的変換コネクタと、
    第２の表面上の複数の光トランシーバとを備え、前記チップ取付け位置が前記光トランシーバに電気的に接続され、前記光学的変換コネクタが前記第２の表面でプリント回路カードに取付け可能な、プリント回路カード上に搭載可能な光構成部品。
  28. 前記複数の光トランシーバはそれぞれ、
    入射光信号を検出するフォトダイオードと、
    出射光信号を送出するレーザ・ダイオードとを備える、請求項２７に記載の光構成部品。
  29. 前記チップ取付け位置はそれぞれ、Ｃ４（controlled collapsiblechip connect）パッド・アレイを備え、Ｃ４アレイによってチップを搭載する、請求項２８に記載の光構成部品。
  30. 前記各チップ取付け位置に搭載された集積回路チップをさらに備える、請求項２９に記載の光構成部品。
  31. 前記第２の表面上にボール・グリッド・アレイをさらに備える、請求項２９に記載の光構成部品。
  32. 第１の表面上に少なくとも１つのチップ取付け位置を含む光学的変換コネクタと、
    前記第１の表面から第２の表面への複数の光ビアとを備え、前記光学的変換コネクタが、前記第２の表面でプリント回路カードに取付け可能な、プリント回路カード上に搭載可能な光構成部品。
  33. 前記光ビアの両端がレンズ形状である、請求項３２に記載の光構成部品。
  34. 前記チップ取付け位置がそれぞれ、Ｃ４パッド・アレイを備え、Ｃ４アレイによってチップを搭載する、請求項３３に記載の光構成部品。
  35. 前記各チップ取付け位置に搭載された集積回路チップをさらに備える、請求項３４に記載の光構成部品。
  36. 搭載された前記各集積回路位置に光学的アンダーフィルをさらに備え、前記光学的アンダーフィルが、前記光ビアを充填する光学材料とほぼ光学的に整合する、請求項３５に記載の光構成部品。
  37. 前記各チップ取付け位置に搭載された集積回路チップをさらに備え、前記集積回路チップがそれぞれ複数の光トランシーバを含み、前記複数の光ビアが、前記集積回路チップをそれぞれ前記光学的変換コネクタ上に搭載するとき、前記各チップ上の光トランシーバがそれぞれ、前記光ビアの対応する１つに光学的に接続されるように配置される、請求項３５に記載の光構成部品。
  38. 前記複数の光トランシーバはそれぞれ、
    入射光信号を検出するフォトダイオードと、
    出射光信号を送出するレーザ・ダイオードとを備える、請求項３７に記載の光構成部品。
  39. 前記第２の表面上にボール・グリッド・アレイをさらに備える、請求項３５に記載の光構成部品。
  40. 構成部品取付け温度に耐えうる光学的に透過な材料のビーズを備え、前記ビーズが前記光導波路と前記光トランシーバの間に位置するとき、前記光導波路と前記光トランシーバの間でほぼすべての光を透過させる、光トランシーバをプリント回路カード上の光導波路に結合するライトガイド構造。
  41. 前記ビーズが可撓性のビーズであり、プリント回路カード表面に接着可能な、請求項４０に記載のライトガイド構造。
  42. 前記ビーズが半球形状である、請求項４１に記載のライトガイド構造。
  43. 前記光トランシーバを前記プリント回路カードに取り付けるとき、前記半球形状のビーズが前記光トランシーバと前記プリント回路カードの間のスペースに適合するように前記半球形状のビーズが適合可能である、請求項４２に記載のライトガイド構造。
  44. 前記光トランシーバが能動的な光学的変換コネクタに取り付けられ、前記能動的変換コネクタが前記プリント回路カードに取り付けられるとき、前記半球形状のビーズが、前記能動的な光学的変換コネクタと前記プリント回路カードの間のスペースに適合する、請求項４３に記載のライトガイド構造。
  45. 前記光トランシーバが受動的な光学的変換コネクタに取り付けられた集積回路チップ上にあり、前記能動的変換コネクタが前記プリント回路カードに取り付けられるとき、前記半球形状のビーズが前記受動的な光学的変換コネクタ上の光ビアと前記プリント回路カードの間のスペースに適合する、請求項４３に記載のライトガイド構造。
JP2003396197A 2002-11-27 2003-11-26 光構成部品を搭載した光学的に接続可能な回路ボード Expired - Fee Related JP3968473B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/305,822 US7095620B2 (en) 2002-11-27 2002-11-27 Optically connectable circuit board with optical component(s) mounted thereon

Publications (2)

Publication Number Publication Date
JP2004177963A true JP2004177963A (ja) 2004-06-24
JP3968473B2 JP3968473B2 (ja) 2007-08-29

Family

ID=32325533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396197A Expired - Fee Related JP3968473B2 (ja) 2002-11-27 2003-11-26 光構成部品を搭載した光学的に接続可能な回路ボード

Country Status (3)

Country Link
US (5) US7095620B2 (ja)
JP (1) JP3968473B2 (ja)
KR (1) KR100570424B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501238A (ja) * 2007-10-23 2011-01-06 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． コンピュータシステムデバイスのための光配線
JP5257710B2 (ja) * 2008-02-27 2013-08-07 日本電気株式会社 光集積回路装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773836B2 (en) * 2005-12-14 2010-08-10 Luxtera, Inc. Integrated transceiver with lightpipe coupler
JP4610235B2 (ja) * 2004-06-07 2011-01-12 ルネサスエレクトロニクス株式会社 階層型モジュール
US20080025153A1 (en) * 2004-06-29 2008-01-31 Henry Tobias Gillespie Clock watch
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US7613368B2 (en) * 2004-11-12 2009-11-03 International Business Machines Corporation Mixed electrical and optical LGA interposer for facilitating chip to board communications by dual signal types
TWI282633B (en) * 2005-08-29 2007-06-11 Phoenix Prec Technology Corp Optical electronics integrated semiconductor device and method for fabricating the same
WO2008036726A2 (en) 2006-09-19 2008-03-27 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same
US7889996B2 (en) * 2007-12-21 2011-02-15 Oracle America, Inc. Optical-signal-path routing in a multi-chip system
DE102008034681A1 (de) * 2008-07-25 2010-02-04 Continental Automotive Gmbh Steuergerät eines Kraftfahrzeugs und Verfahren zum Austausch von Steuer- und Regelsignalen
JP2011082450A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
KR20110064691A (ko) * 2009-12-08 2011-06-15 삼성전자주식회사 광 경로를 구비한 메모리 모듈, 및 그 메모리 모듈을 포함한 전기전자장치,
CN101882955B (zh) * 2010-04-26 2013-04-17 华为技术有限公司 光背板互连系统及通信设备
US20110316139A1 (en) * 2010-06-23 2011-12-29 Broadcom Corporation Package for a wireless enabled integrated circuit
US8452140B2 (en) * 2010-09-15 2013-05-28 Hon Hai Precision Industry Co., Ltd. Optical socket assembly having optical socket with electrical resilent contacts
US20120086114A1 (en) * 2010-10-07 2012-04-12 Broadcom Corporation Millimeter devices on an integrated circuit
US8680458B2 (en) 2010-10-07 2014-03-25 Empire Technology Development, Llc Data transmission through optical vias
US8687971B2 (en) * 2011-01-31 2014-04-01 Telefonaktiebolaget Lm Ericsson (Publ) System, laser-on-CMOS chip, and method for setting a wavelength to be used by the laser-on-CMOS chip
US8587501B2 (en) 2011-02-17 2013-11-19 Global Oled Technology Llc Electroluminescent display device with optically communicating chiplets
US8901945B2 (en) 2011-02-23 2014-12-02 Broadcom Corporation Test board for use with devices having wirelessly enabled functional blocks and method of using same
US8928139B2 (en) 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
US8905632B2 (en) 2011-11-29 2014-12-09 Cisco Technology, Inc. Interposer configuration with thermally isolated regions for temperature-sensitive opto-electronic components
CN102946364B (zh) 2012-09-29 2015-12-02 华为技术有限公司 连接装置以及系统
US9319148B2 (en) 2012-10-01 2016-04-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Optical interconnection to an integrated circuit
US9374162B2 (en) * 2012-12-19 2016-06-21 Intel Corporation Semiconductor package with optical port
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
TWI517433B (zh) * 2013-03-22 2016-01-11 財團法人工業技術研究院 自動對準之晶片載具與其封裝結構
US9843395B2 (en) * 2013-05-29 2017-12-12 FCI Asia Pte. Ltd. On board transceiver
KR20150081808A (ko) 2014-01-07 2015-07-15 삼성전자주식회사 편광제어 광 채널 및 이를 포함하는 메모리 시스템
US9325420B2 (en) 2014-05-16 2016-04-26 Qualcomm Incorporated Electro-optical transceiver device to enable chip-to-chip interconnection
US9531645B2 (en) 2014-07-29 2016-12-27 Mellanox Technologies Ltd. Cable backplane
US20160088772A1 (en) * 2014-09-04 2016-03-24 Avalanche Technology, Inc. Method and apparatus to reduce thermal resistance in a server chassis
US9543463B2 (en) 2014-10-27 2017-01-10 International Business Machines Corporation Signal distribution in integrated circuit using optical through silicon via
US9759634B2 (en) 2015-09-14 2017-09-12 Seagate Technology Llc Coupling loss evaluation
US10353157B2 (en) * 2015-11-24 2019-07-16 Corning Optical Communications, Llc Backplane optical connectors and optical connections incorporating the same
US10025033B2 (en) 2016-03-01 2018-07-17 Advanced Semiconductor Engineering, Inc. Optical fiber structure, optical communication apparatus and manufacturing process for manufacturing the same
US10241264B2 (en) 2016-07-01 2019-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US10365445B2 (en) 2017-04-24 2019-07-30 Mellanox Technologies, Ltd. Optical modules integrated into an IC package of a network switch having electrical connections extend on different planes
US10116074B1 (en) 2017-04-30 2018-10-30 Mellanox Technologies, Ltd. Graded midplane
US11181689B2 (en) * 2019-09-23 2021-11-23 Cisco Technology, Inc. Low temperature solder in a photonic device
CN115185045B (zh) * 2021-04-02 2023-09-15 中国科学院微电子研究所 一种光纤拉远处理器模组结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465333A (en) * 1982-01-15 1984-08-14 Grumman Aerospace Corporation Electro-optical plug-in interconnection
DE3834335A1 (de) * 1988-10-08 1990-04-12 Telefunken Systemtechnik Halbleiterschaltung
US5069522A (en) * 1990-01-09 1991-12-03 International Business Machines Corporation Optical fiber link card
JPH04106977A (ja) 1990-08-24 1992-04-08 Fujikura Ltd 光モジュール
US5199087A (en) * 1991-12-31 1993-03-30 Texas Instruments Incorporated Optoelectronic integrated circuit for transmitting optical and electrical signals and method of forming same
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
JP2770673B2 (ja) 1992-08-24 1998-07-02 日本電気株式会社 ファイバケーブル埋込式プリント配線基板
US5337398A (en) * 1992-11-30 1994-08-09 At&T Bell Laboratories Single in-line optical package
US5245680A (en) * 1993-02-05 1993-09-14 Unisys Corporation Grin lens optical backplane with dual transmitter-receiver repeaters
US5353192A (en) * 1993-02-08 1994-10-04 At&T Bell Laboratories Circuit card assembly
US5513073A (en) * 1994-04-18 1996-04-30 International Business Machines Corporation Optical device heat spreader and thermal isolation apparatus
JPH10506480A (ja) 1994-09-30 1998-06-23 シーメンス アクチエンゲゼルシヤフト 互いに通信に使用される電子機器を接続するための装置
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
JP3348757B2 (ja) 1995-06-19 2002-11-20 日本電信電話株式会社 ボード間光インタコネクション装置
JPH0995580A (ja) 1995-09-28 1997-04-08 Mitsui Toatsu Chem Inc ポリスチレン系樹脂組成物
CN1212058A (zh) 1996-02-23 1999-03-24 英国电讯有限公司 光学互连器
US6690845B1 (en) * 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
JP3752967B2 (ja) 2000-06-05 2006-03-08 富士ゼロックス株式会社 光分岐装置
US6411758B1 (en) * 2000-01-31 2002-06-25 Motorola, Inc. Method and apparatus for aligning a waveguide to a device
US6661940B2 (en) * 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
JP4182631B2 (ja) * 2000-09-11 2008-11-19 沖電気工業株式会社 光学装置
US6654515B2 (en) * 2001-09-17 2003-11-25 Aica Kogyo Co., Ltd. Photoelectric back plane board and information processing system
US6834133B1 (en) * 2003-08-27 2004-12-21 Intel Corporation Optoelectronic packages and methods to simultaneously couple an optoelectronic chip to a waveguide and substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501238A (ja) * 2007-10-23 2011-01-06 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． コンピュータシステムデバイスのための光配線
JP5257710B2 (ja) * 2008-02-27 2013-08-07 日本電気株式会社 光集積回路装置

Also Published As

Publication number Publication date
US7539376B2 (en) 2009-05-26
US20080107374A1 (en) 2008-05-08
US20080124025A1 (en) 2008-05-29
US20080107421A1 (en) 2008-05-08
KR100570424B1 (ko) 2006-04-11
KR20040047593A (ko) 2004-06-05
US7551453B2 (en) 2009-06-23
US20040100781A1 (en) 2004-05-27
US7095620B2 (en) 2006-08-22
JP3968473B2 (ja) 2007-08-29
US20060291175A1 (en) 2006-12-28
US7548431B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
JP3968473B2 (ja) 光構成部品を搭載した光学的に接続可能な回路ボード
US7120327B2 (en) Backplane assembly with board to board optical interconnections
US7137744B2 (en) Fiber optic transceiver module with rigid and flexible circuit boards
US6955481B2 (en) Method and apparatus for providing parallel optoelectronic communication with an electronic device
CN104503044A (zh) 光模块
JPH04170506A (ja) 光コネクタ
US7876984B2 (en) Planar optical waveguide array module and method of fabricating the same
US6789957B1 (en) High-density optoelectronic transceiver assembly for optical communication data links
TWI485455B (zh) 光電混合連接器
JP7144786B2 (ja) 小型光トランシーバ
US20030038297A1 (en) Apparatus,system, and method for transmission of information between microelectronic devices
CN117501643A (zh) 利用微型led用于光学通道的逐位反向多路复用
JP2021170110A (ja) 光集積回路用のマルチモード導波路システム及びコネクタ
KR101565795B1 (ko) 중앙처리장치와 메모리 모듈 사이에 광 커넥션을 갖는 반도체 장치
US20230094831A1 (en) Media adaptor for multimode waveguide interconnects
Happel et al. Demonstration of optical interconnection-and assembly technique for fully-embedded optical pcb at data rates of 10 gbps/ch
JPH10135911A (ja) 光信号分配回路基板
KR100976665B1 (ko) 광도파로를 이용한 ｕｓｂ 드라이버장치, ｕｓｂ 외부장치,이를 포함하는 ｕｓｂ 시스템 및 ｕｓｂ 연결장치
WO2017006445A1 (ja) 光送受信モジュールおよびこれを用いた情報装置
JPH10268147A (ja) 光バスボード
WO2001018567A9 (en) Optoelectronic connector system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061108

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20061108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070418

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070516

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees