KR100570424B1 - 광학적으로 접속가능한 회로 보드 - Google Patents

광학적으로 접속가능한 회로 보드 Download PDF

Info

Publication number
KR100570424B1
KR100570424B1 KR1020030080963A KR20030080963A KR100570424B1 KR 100570424 B1 KR100570424 B1 KR 100570424B1 KR 1020030080963 A KR1020030080963 A KR 1020030080963A KR 20030080963 A KR20030080963 A KR 20030080963A KR 100570424 B1 KR100570424 B1 KR 100570424B1
Authority
KR
South Korea
Prior art keywords
optical
delete delete
board
circuit board
transceivers
Prior art date
Application number
KR1020030080963A
Other languages
English (en)
Other versions
KR20040047593A (ko
Inventor
보즈소퍼렌스엠
엠마필립지
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040047593A publication Critical patent/KR20040047593A/ko
Application granted granted Critical
Publication of KR100570424B1 publication Critical patent/KR100570424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/38—Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807—Dismountable connectors, i.e. comprising plugs
    • G02B6/3873—Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls
    • G02B6/3885—Multicore or multichannel optical connectors, i.e. one single ferrule containing more than one fibre, e.g. ribbon type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Communication System (AREA)
  • Structure Of Printed Boards (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 광학적으로 접속가능한 회로 보드와 이 보드 상에 실장된 광학 구성 요소에 관한 것이다. 적어도 하나의 구성 요소는 광 트랜시버를 포함하며 보드로의 광접속을 제공한다. 전자 구성 요소는 보드로 전기적으로 또는 전자적으로 직접 접속될 수 있다. 또한, 몇몇 전자 구성 요소는 중간의 광학 구성 요소를 통해서 보드로 광학적으로 간접 접속될 수 있다.

Description

광학적으로 접속가능한 회로 보드{OPTICALLY CONNECTABLE CIRCUIT BOARD WITH OPTICAL COMPONENT(S) MOUNTED THEREON}
도 1은 그 위에 실장된 전기 광학 구성 요소를 갖는 두 개의 회로 보드를 접속시키는 수동 백플레인(passive backplane)을 갖는 종래의 전기 광학 어셈블리의 실례를 도시한 도면,
도 2a 및 도 2b는 백플레인 및/또는 회로 보드의 일반적인 보드 구조물(200)의 단면도,
도 3은 대규모 스위치 또는 서버 백플레인 내의 멀티드랍 백플레인(multidrop backplane)의 도면,
도 4는 본 발명의 실시예에 따른 백플레인 어셈블리(400)의 도면,
도 5는 도 4의 자가 보유형 백플레인 상의 팬 아웃(fan out)을 도시한 도면,
도 6은 그레이팅(grating) 당 아웃커플링된(outcoupled) 전력 퍼센트 대 성취가능한 보드 수 N의 플롯도,
도 7은 본 발명의 바람직한 실시예에 따른, 보드 또는 백플레인 상에서 칩 내의 트랜시버 광학 요소를 광 채널로 접속시키는 그레이팅 구조물의 단면도,
도 8은 가령 백플레인과 같은 보드 구조물 상에 실장된 바람직한 그레이팅 구조물의 실례를 도시한 도면,
도 9는 다른 실시예의 그레이팅 구조물의 실례의 도면,
도 10은 외부 광 소스/링크로부터의 광 신호를 백플레인 상의 트랜시버로 접속시키는 구조물(1000)의 실례,
도 11은 예시적인 백플레인 부착 구조물의 도면,
도 12는 암 플랜지 구조물(female flanged structure) 내부로 삽입된 수 광 플러그(a male optical plug(1201))의 도면,
도 13은 본 발명의 바람직한 실시예에 따른 보드 대 백플레인 커넥터 어셈블리의 도면,
도 14는 백플레인에 부착된 바람직한 보드의 실례의 도면,
도 15는 바람직한 실시예의 보드 상에 실장된 다중 채널 트랜시버 칩의 실례의 도면,
도 16은 바람직한 실시예의 보드 상에 실장된 제 2 다중 채널 트랜시버 어셈블리의 실례의 도면,
도 17은 대표적인 간단한 광학 배선을 갖는 바람직한 실시예의 보드 또는 회로 카드의 도면,
도 18a 및 도 18b는 보드 상에 실장된 바람직한 트랜시버 칩의 실례의 평면도 및 단면도,
도 19는 광 도파관이 보드 내부에서 상이한 방향으로(가령, 서로 수직인 방향으로) 정렬되어 있는 바람직한 실시예의 도면,
도 20은 집적된 능동 광학 요소를 갖는 칩(프로세서, 로직 또는 메모리)을 위한 도 19의 실시예의 변형을 도시한 도면,
도 21은 최악의 경우의 시스템 경로의 개략적인 도면.
도면의 주요 부분에 대한 부호의 설명
400 : 백플레인 어셈블리 401 : 보드
403 : 백플레인 405 : 트랜시버
관련 출원에 대한 교차 참조
본 출원은 미국 특허 출원 번호 10/305516인 Boszo 등에 허여된 "HIGH SPEED DATA CHANNEL INCLUDING A CMOS VCSEL DRIVER AND A HIGH PERFORMANCE PHOTODETECTOR AND CMOS PHOTORECEIVER" 및 미국 특허 출원 번호 10/317,585인 Boszo 등에 허여된 "BACKPLANE ASSEMBLY WITH BOARD TO BOARD OPTICAL INTERCONNECTORS"과 연관되며, 이 두 출원은 본 출원과 동시에 출원되었으며 본 발명의 양수인에게 허여되었다.
본 발명은 전반적으로 고속 칩간 광 접속(high-speed inter chip optical connections)에 관한 것으로, 특히 가령 백플레인(backplane)에 접속된 상이한 인쇄 회로 상의 로직 칩들 및/또는 메모리 칩들 간의 고속 보드 간 광 접속에 관한 것이다.
도 1은 전기 광학 구성 요소(105)를 각각 탑재한 두 개의 회로 보드(103)를 접속시키는 수동 백플레인(passive backplane)(101)을 포함하는 최신 기술의 전기 광학 어셈블리(100)의 실례를 도시한 것이다. 보드(103)는 커넥터(107)를 통해 수동 백플레인(101)을 걸쳐서 서로 신호를 전달한다. 칩(108,110, 112,114)이 광학 구성 요소 모듈(105)에 배치되고 패키징된다.
도 2a 및 도 2b는 백플레인 및/또는 회로 보드의 일반적인 보드 구조물(200)의 통상적인 단면도의 실례를 도시한 것이다. 이 수동 보드 구조물(200)은 전기 배선 채널(203) 및 광학 배선 채널(205)을 포함한다. 백플레인/보드 유전체 재료(201)는 배선 채널(203) 상에서 내장된 구리 배선 인프라스트럭쳐 및 전력 분배선을 유지 및 보호하는 기계적 구조물을 제공한다. 배선 채널(203)은 X 및 Y 크기로 된 전자 신호 매체에 상이한 배선 층 간의 전기 신호를 접속시키는 층간 또는 레벨간 비아(도시되지 않음)를 제공한다.
백플레인/보드의 한 표면 상에는 본 도면에서는 단일 층으로 도시된 광 도파관(205)이 존재한다. 이 광 도파관(205)은 백플레인/보드 물질의 기존의 표면 상에 증착된 적합한 폴리머 또는 유리 물질일 수 있거나 보드 물질 상에서 박층으로 구성된 폴리머 또는 유리 또는 광섬유를 포함하는 독립적으로 제조된 구조물일 수 있다. 충진 물질(207)이 광 도파관을 분리시킨다. 이 물질(207)은 격리 및 평탄성을 제공한다.
백플레인(101)을 가로지르는 칩 대 칩(가령 108-112) 광 경로에서의 통상적인 손실(loss)은 도 1로부터 결정될 수 있다. 이 실례에서, 보드 상의 경로는 각 보드(103)에 대해서 50 센티미터일 수 있으며, 보드들은 백플레인(101) 상에서 1 미터 만큼 떨어져 있다. 광학 물질은 가령 폴리머이다. 통상적인 보드 폴리머는 0.03 dB/cm 손실을 보이며 통상적인 백플레인 폴리머는 0.05 dB/cm 손실을 보인다. 통상적인 칩 대 보드 결합 손실은 3dB이며 통상적인 보드 대 백플레인 커넥터 손실은 2dB이다. 이로써, 이 경로에 대해서, 신호 손실은 18dB이다.
이 18dB 손실은 매우 큰 값인데, 각 3dB의 열화(drop)가 그 신호 강도를 반감시키는 손실에 대응한다는 것을 고려하면, 18dB은 64 배의 신호 손실에 대응하는데, 즉 칩(114)에서의 수신기 신호가 칩(108)에서의 신호 강도의 1/64이 된다. 그래서, 이 18dB 손실을 보상하기 위해서, 칩(108)에서 전송된 신호는 수신기 칩(114)에서 요구된 신호의 64배가 되어야 한다. 이는 허용불가능한 전력 요구치인데, 특히 몇 십 개의 신호가 통상적인 데이터 경로에서 요구되어 데이터 통신 광 경로에 있어서 통상적으로 허용되는 수치를 초과할 때 더욱 그러하다.
이러한 손실을 경감시키는 다수의 방법이 알려져 있다. 칩 대 보드 결합 손실은 보다 우수한 전기 광학 패키징으로써 감소될 수 있다. 채널 손실을 감소시키기 위해서 보다 양호한 물질이 사용될 수 있는데, 가령 (폴리머 층을 증착하는 대신에) 보드 내부에서 박층으로된 광섬유를 사용하는 방법은 채널 손실이 거의 무시할 정도로 되게 하는데, 이는 비용이 드는 방법이다. 마지막으로, 개선된(보다 고비용의) 커넥터가 사용되어 보드 대 백플레인 결합 손실을 감소시킬 수 있다. 커넥터 손실은 주로 기계적 오정렬(mechanical mismatch)로 인한 것이어서 정확한 기계적 정렬로써 허용 오차를 감소시킴으로써 개선될 수 있다. (가령, 채널의) 물질을 변경하는 것과 달리, 정확한 기계적 정렬은 새롭고 보다 우수한 툴 및 프로세싱을 필요로 하는데, 이는 비용을 증가시킨다. 이러한 종래 기술은 때때로 상당한 비용 증가를 수반하여 어려운 프로세싱 문제를 해결함으로써 손실을 감소시킨다. 수신기로 전송된 신호에 있어서 위의 실례의 18dB 손실을 가령 9db 또는 8 배 정도의 감소 레벨과 같은 허용가능한 레벨로 감소시키기 위해서 위의 방법들을 조합하여 사용할 수도 있다.
도 3은 가령 대규모 스위치 또는 서버 백플레인 내의 멀티드랍 백플레인(a multidrop backplane)(300)의 실례를 도시한 것이다. 이러한 통상적인 백플레인(300) 상에는 수 천 개의 신호가 존재할 수 있다. 이러한 멀티드랍 백플레인(300)은 신호를 버스로 반송(bus)하거나 분배하는(멀티드랍하는), 즉 백플레인(300)에 접속된 복수의(가령, 8 개, 16 개, 32 개의) 보드(302)에 대해서 병렬로 각각의 전송된 신호를 분산시키는(fan out) 서버에 있어서 특히 적합하다.
그러나, 보드(302)를 백플레인 광 채널을 따라 존재하는 탭 포인트에 접속하면, 각 탭 포인트에서 신호의 일부가 소실된다. 그래서, 각 탭 포인트에서 원래의 송출된 신호 강도로부터 수 dB의 신호의 감쇄가 발생하는 경우(각 탭 포인트마다의 손실을 3 dB로 하는 것은 매우 낙관적인 것이지만), 개선된 경로에 3 개의 보드를 추가하면 총 신호 손실이 증가하여 18 dB로 돌아간다. 이러한 노력과 경비를 추가하여도 수 개를 넘는 보드는 추가시킬 수 없다. (수 십이 아니라) 수 천 개의 신호에 대하여는, 필요한 총 전력은 허용할 수 없는 정도로 커진다.
또한, 이러한 4 내지 5 개의 보드로 이루어진 시스템은 유연성이 없고 5 개의 보드를 초과하는 확장은 불가능해진다. 중간 규모 시스템에 대하여, 1 개 또는 2 개의 보드를 제거하는 것도 특히 용이하게는 스케일링 할 수 없게 된다. 신호의 완전성 및 방사 문제가 4 내지 5 개의 보드로 이루어지는 시스템에 설계된 기반 구조(infrastructure)에서 발생할 수 있다.
이로써, 대규모 스위치 또는 서버에서 사용하기 위해서 함께 광학적으로 접속된 복수의 보드를 갖는 백플레인을 포함하는 어셈블리가 요구된다. 또한, 광범위한 도파관 재료, 특히 채널 손실에 내성이 있는 재료로 구성될 수 있는 어셈블리도 필요하다. 또한, 어셈블리는 기계적 오정렬을 허용할 수 있으므로써, 정확한 기계적 정렬이 필요 없게 될 필요가 있는데, 즉 보드 대 백플레인 커넥터에서의 큰 결합 손실을 허용할 수 있어야 한다. 또한, 어셈블리는 하나의 보드로부터 전송된 신호들을 멀티드랍시킬 수 있어야 하며, 이로써 복수의 보드가 그 신호를 수신할 수 있게 된다. 마지막으로, 하나의 물리적 인프라스트럭쳐 또는 백플레인 상에서 광범위한 시스템 스케일링(즉, 몇 개의 보드 대 수 많은 보드)을 가능하게 하는 스케일가능한 어셈블리가 필요하다.
본 발명의 목적은 시스템 통신을 개선시키는 것이다.
본 발명의 다른 목적은 보드 상에서의 통신을 개선시키는 것이다.
본 발명은 광학적으로 접속가능한 회로 보드 및 이 위에 실장된 광학 구성 요소에 관한 것이다. 적어도 하나의 구성 요소는 광 트랜시버를 포함하며 보드로의 광학적 접속을 제공한다. 전자 구성 요소는 광학적으로 또는 전기적으로 보드에 직접 접속될 수 있다. 또한, 몇몇 전자 구성 요소는 중간의 광학 구성 요소를 통해서 광학적으로 보드에 간접 접속될 수 있다.
본 발명의 전술한 목적, 측면, 장점 및 다른 목적, 측면, 장점은 도면을 참조하여 본 발명의 다음의 상세한 설명 부분을 독해함으로써 보다 잘 이해될 것이다.
도 4는 미국 특허 출원 번호 10/317,585인 Boszo 등에 허여된 "BACKPLANE ASSEMBLY WITH BOARD TO BOARD OPTICAL INTERCONNECTORS"에서 개시된 바와 같은 백플레인 어셈블리(400) 상에 실장된 바람직한 실시예의 보드(401)의 실례를 도시하며, 이 출원은 본 출원과 동시에 출원되었으며 본 발명의 양수인에게 허여되며 본 명세서에서 참조로서 인용된다. 각 보드(401)는 백플레인(403) 상에 실장되어 광 트랜시버(405)를 통해서 백플레인에 광학적으로 접속된다. 또한, 이하에서 설명되는 바와 같이, 칩은 바람직한 실시예의 기판 또는 개재부 상에 실장될 수 있으며 바람직한 실시예의 보드(401)에 광학적으로 접속된다. 광 트랜시버(405)는 그 자신의 능동 회로를 사용하여 입력을 수신하고 수신된 입력 광 신호를 반복하거나 릴레이시킨다. 이 반복된 신호는 트랜시버 출력으로 송신된다.
광 트랜시버(405)는 모든 보드 손실을 백플레인 손실로부터 격리시키며 이로써 각각의 보드 설계의 사양이 백플레인 설계와 무관하고 또한 독립적으로 될 수 있으며, 그 역도 마찬가지다. 이로써, 보드 상의 손실은 각 보드(401) 내에 한정되며 백플레인 손실을 증가시키지 않는다. 이와 마찬가지로, 백플레인 손실도 백플레인(403) 내에 한정되며 보드 손실에 영향을 주지 않는다. 이로써, 백플레인(403) 상의 팬 아웃(fan out)은 독립형이고 관리가능한 설계 문제이다. 또한, 커넥터 손실이 분리되고 따라서 백플레인 손실에 부가되지 않기 때문에, 보드를 트랜시버(405)에 접속시키는데 매우 손실이 큰 커넥터가 사용될 수 있다.
도 5는 도 4의 독립형 백플레인(403) 상의 팬 아웃을 도시한다. 레이저 소스(500)는 N 개의 보드로 이루어지는 시스템 실례에서 최악 케이스의 광 경로(505)에 대해서 백플레인(403)의 한 단부(501)에서(즉, 거기에 위치한 도시되지 않은 보드 상에서) 도시된다. 이 최악의 경로(505)는 전체 백플레인(403)을 걸쳐 있으며 일어날 수 있는 최대 채널 손실을 일으키고, 채널 또는 경로(505)를 따라서 잔여하는 N-1 개의 트랜시버(405) 모두로 팬 아웃시킨다.
가령, 각 트랜시버 내의 광검출기(photodetector)는 가령 수 GHZ의 신호를 적절하게 감지하기 위해서 20 ㎼ 광 신호를 필요로 한다. 그레이팅 결합부(503)의 백플레인-광검출기 손실이 3 dB 인 경우, 단부 또는 N 번째 트랜시버로의 광학 전력은 보드(403)의 최원단부(502)에서 적어도 40 ㎼ 는 되어야 한다. 광학 그레이팅들(503)은 서로 동일하며 각각이 채널에서 전력의 100% 보다 작은 전력을 아웃커플링(outcouple)하는데, 즉 일부(X %)가 아웃커플링된다. 그래서, N 개의 보드 시스템의 경우, 링크 예산치는 N-1 개의 그레이팅 손실(즉, (N-1)*X%)과 더불어 3 dB 채널 손실을 수용할 수 있어야 한다. 40% 정량적 수율 그리고 백플레인 채널(505)로의 3 dB 결합 손실을 갖는 10 mW 레이저(501)의 경우에는, 좌측 단부(509)에서 이 레이저(501) 바로 밑의 채널(505)로 2mW의 전력을 전달시킨다. 이로써, 표 1은 가령 상이한 X 값, 본 실시예에서는 X=2,4,6,8,10에서 링크 예산치의 실례를 도시한다. 채널 손실 아웃커플링 양은 각 값에 대해서 소스에서의 2 mW(2000 ㎼)에 대한 총 링크 예상치 및 최원단부(far end)에 도달하기 위해서 필요한 전력의 양과 비교된다.
Figure 112003043166333-pat00001
도 6은 세 개의 실례에 있어서 표 1을 기초로 하는, 그레이팅 당 아웃커플링된 전력 퍼센트(설계 파라미터인 X %) 대 성취가능한 시스템 크기(보드 개수 N)의 플롯도이다. 가장 아래의 곡선(600)에서, 채널(1)의 길이는 1 미터이며 0.03 dB/cm 채널 손실을 가지며 10 개의 보드의 최대 시스템 크기를 갖는다. 이 10 개의 보드 최대 크기는 10-12 % 아웃커플링을 갖는 그레이팅 구조물로 성취될 수 있다. 중간 곡선(602)에서는, 보다 손실이 적은 채널 물질(가령, 섬유)이 6 % 아웃커플링을 갖는 그레이팅 구조물에 의해서 최대 18 개의 보드 크기를 갖는다. 이와 달리, 이 18 개의 최대 보드 크기는 소스 레이저 전력을 2 배로 증강시킴으로서 가령 레이저 1 개 대신 2 개를 사용함으로써 중간 곡선(602)에서 성취될 수 있다. 가장 위의 곡선(604)에서, 보다 손실이 작은 물질 및 2 배로 증강된 소스 레이저 전력을 갖는 채널은 2 내지 4 %의 아웃커플링을 갖는 그레이팅 구조물로 최대 35 개의 보드 크기를 성취할 수 있다.
도 7은 본 발명의 바람직한 실시예에 따른, 보드 또는 백플레인 상에서 칩 내의 트랜시버 광학 디바이스를 광 채널로 결합시키는 그레이팅 구조물(700)의 단면도를 도시한다. 칩(701)은 한 방향으로 광을 전송하는 레이저(703), 그 반대 방향으로 광을 전송하는 레이저(705), 다른 보드로부터 레이저 에너지를 수신 및 검출하는 광다이오드(707)를 포함한다. 두 개의 레이저(703,705)는 동일한 칩 신호(도시되지 않음)에 의해서 구동된다. 두 개의 레이저(703,705)는 내부 백플레인 보드 위치, 즉 백플레인의 각 단부가 아닌 위치를 수용한다. 한 레이저(703)는 한 측면 즉 그의 좌측 보드로 광을 전송하고 다른 레이저(705)는 다른 측면 즉 그의 우측 보드로 광을 전송한다. 광다이오드(707)는 그레이팅 구조물(700)에 의해서 백플레인(도시되지 않음)에서 칩(701)으로 아웃커플링되는 채널 내에서 이동하는 광을 감지한다.
이 실례에서, 테이퍼 형상의 정합형 굴절 지수 층(a tapered matched-index layer)(709)은 낮은 굴절 지수 물질(711)에 의해서 절연된다. 미러(713)는 칩(701)로부터 어느 한 측면으로(가령, 우측 방향 또는 좌측 방향으로) 입사하는 레이저 광을 도시되지 않은 채널 내부로 인도한다. 정합형 굴절 지수 물질 층(709) 내의 그레이팅(715)은 표 1 및 도 6에서 제공된 바와 같은 필요한 아웃커플링의 양을 제공하도록 설계된다. 전력 접속부(717)는 도시되지 않은 백플레인 또는 보드로부터의 전력을 칩(701) 상의 광전자 회로로 접속시킨다.
도 8은 가령 백플레인과 같은 보드 구조물(800) 상에 실장된 바람직한 그레이팅 구조물(700) 및 칩(701)을 도시한다. 그레이팅 구조물(700)은 보드 구조물(800) 내의 칩(701)과 광 채널(802) 간의 결합을 제공한다. 광다이오드(707)는 동일한 칩(701)으로부터 전송된 광을 감지하지 않는데, 그 이유는 미러(713)가 광을 그레이팅 구조물(715)로부터 떨어지도록(즉, 좌측 및 우측으로) 인도하고 광다이오드(707)는 그레이팅(715) 바로 위에서 칩(701)의 중심에 위치하기 때문이다.
도 9는 동일한 요소에는 동일한 참조부를 표시하여 다른 그레이팅 구조물(900)을 도시한다. 이 실시예(900)에서, 레이저(703,705)는 칩(901)의 중심에 위치하고 한 쌍의 동일한 광다이오드(902,904) 및 그레이팅(906,908)이 레이저(703,705)의 양 측에 위치한다. 두 개의 광다이오드(902,904)는 도시되지 않지만 서로 연결되어서 단일 광다이오드로서 기능한다. 이러한 실시예의 장점은 광다이오드(802,904)가 테스트 시에 사용될 수 있는, 위의 동일한 칩에 의해서 전송되었던 채널 내부의 광을 감지할 수 있다는 것이다. 보드가 백플레인 내부로 삽입될 때, 이 실시예를 사용하여 연속적으로 체크할 수 있다.
도 10은 외부 광 소스/싱크로부터의 광 신호를 백플레인 상의 트랜시버(701)로 접속시키는 구조물(1000)을 도시한다. 이 실례에서, 제 2 칩(1003)은 백플레인 상의 트랜시버(701)와 함께 서로 맞대어서 가볍게 실장된다(flip mounted). 이 제 2 칩(1003)은 레이저(1013), 광다이오드(1009)를 포함하며, 땜납 계면(1005)이 비아(1007)를 통해서 제 1 칩(701)으로 제 2 칩을 접속시킨다. 비아(1007)를 통해서 상부 칩(1003)으로 전력을 제공하며 두 칩(701,1003) 간에서 선택된 전기 신호를 전송한다.
상부 트랜시버 칩(1003) 상의 광검출기(1009)는 외부 소스로부터 가령 접속된 칩 또는 보드로부터의 광(1011)을 검출한다. 상부 광검출기(1009)는 외부 광을 전기 신호로 변환시키며 비아(1007)를 통해서 이 전기 신호를 하부 칩(701) 내의 레이저(703,705)용 구동기(도시되지 않음)로 전달한다. 하부 칩(701) 내부의 레이저(703,705)는 전기 신호를 광 신호로 변환하여 광 신호를 재생성하고, 이 광 신호는 이전에 기술된 바와 같이 (여기에서는 도시되지 않은) 백플레인 채널로 전송된다.
하부 트랜시버 칩(701) 상의 광검출기(707)가 도시되지 않은 백플레인 채널 내의 광을 검출/감지할 때 반대 방향으로의 신호가 발생한다. 광 검출기(707)는 검출된 광을 전기 신호를 변환시킨다. 전기 신호는 비아(1007)를 통해서 상부 트랜시버 칩(1003) 내의 레이저(1013)를 위한 구동기(도시되지 않음)로 다시 전송된다. 상부 칩(1003) 내부의 레이저(1013)는 광 신호를 재생성하며 광 신호(1015)를 외부 싱크 가령 보드로 전송한다.
도 11은 예시적인 백플레인 부착 구조물 또는 백플레인 광학 소켓(1100)을 도시한다. 이 실례에서, 이중 칩 전기 광 트랜시버(1000)는 백플레인(403)으로 접속되고 매우 오차가 큰 정렬도 허용할 수 있는 광 플러그와 용이하게 부착되기 위한 플랜지 구조물(1105) 내부에 삽입된다.
도 12는 백플레인 광학 소켓(1100)의 암 플랜지 구조물 내부로 삽입된 수 광 플러그(1201)를 도시한다. 플러그(1201)는 광학 입력(1203) 및 광학 출력(1205)을 운반하는 광섬유(1203,1205)를 포함한다. 플러그(1201)는 이중 칩 트랜시버 구조물(1000)의 상부 칩(1003)과 기계적으로 접촉된다. 선택사양적으로, 이렇게 접촉된 부분은 광학 겔(optical gels)로 성능이 개선될 수 있는 비가공된 광 인터페이스(1209)를 형성한다. 이로써, 광섬유 손실이 무시될 수 있다면, 오직 계면(1209)만이 접속 시에 손실을 발생한다. 플러그(1201) 및 이와 결합된 케이블(1203,1205)은 이후에 보다 상세하게 설명될 바와 같이 동일한 백플레인(403) 내부로 플러그되는 회로 보드로 플러그될 수 있으며, 케이블(1203,1205)은 손실이 허용된다면 본 발명을 복수의 프레임으로 확장하기 위해서 도시되지 않은 다른 백플레인으로 연장될 수 있다.
도 13은 본 발명에 따른 바람직한 보드(401) 상에 실장된 보드 대 백플레인 커넥터 어셈블리(1300)의 실례를 도시한다. 보드 대 백플레인 광 점퍼(jumper)(1310)는 광학 케이블(1203,1205)의 각 단부에 부착된 한 쌍의 플러그(1201,1302)를 포함하며 바람직한 회로 보드(401)를 백플레인(도시되지 않음)에 접속시킨다. 보드 광학 소켓 상의 스프링 클램프(spring clamps)(1303)는 보드 플러그(1302)를 제 자리에 고정시켜서 이하에 기술될 바와 같은 그리고 실질적으로 도 10에서의 가령 트랜시버(1000)에 유사한 보드 상의 트랜시버 구조물(1304)로의 광학적 접속을 제공한다. 스프링(1309)은 광 점퍼(1310)를 가로질러 부착되며 이로써 적절한 광 결합을 위한 장력을 제공하며 플러그(1201)를 백플레인 광학 소켓 내부로 삽입된 채로 유지시킨다.
도 14는 백플레인(403)에 부착된 바람직한 보드(401)의 실례를 도시한다. 보드(401)는 그의 에지가 백플레인(403) 상의 통상적인 전기 에지 커넥터(1409) 내부로 삽입된다. 커넥터/케이블 어셈블리(1300) 내의 광 점퍼(1310)는 보드(401)를 백플레인(403)으로 광학적으로 접속시킨다. 커넥터/케이블 어셈블리(1300) 내의 스프링(1309)은 보드(401) 상에 실장되며 백플레인 광학 소켓(1100) 내에서 백플레인 플러그를 강하게 유지시킨다. 바람직하게는, 보드(401)가 전기 에지 커넥터(1409) 내부로 삽입될 때, 각 백플레인 플러그(1201)는 광 접속을 형성하는 백플레인 광학 소켓(1100) 내의 광 커넥터(1100)와 자동적으로 결합된다. 광 신호는 두 수신기(1000,1304)에서 총 접속 손실이 플러그(1201,1302)에서 2 개의 비가공 계면으로 인해서 발생하도록 반복된다. 플러그 대 플러그 링크 예산치는 크기 때문에(3-6dB 또는 필요하다면 보다 더 큼), 기계적 허용 오차가 완화될 수 있으며 이 플러그 및 플랜지 구조물의 비용은 매우 작아지게 된다.
각 커넥터/케이블 어셈블리(1300)는 병렬 버스 상호접속을 위해서 사용될 수 있다. 가령, 125 ㎛ 중심 상의 레이저들의 선형 어레이의 경우에, 2 개 열의 광섬유를 갖는 1 인치 폭 플러그는 80 개의 신호 입력 및 80 개의 신호 출력을 쉽게 수용할 수 있다. 이는 이하에서 기술될 바와 같은 패리티(parity) 및 제어 신호를 갖는 8 바이트 버스를 구현하는데 사용될 수 있다. 이러한 플러그는 폰 잭(phone jack)에 유사한 폼 팩터(a form-factor) 및 허용 오차를 가질 것이다.
도 15는 도 13의 가령 플러그(1302)와 같이 광 점퍼의 한 단부에서 광 커넥터로의 광 인터페이스를 제공하는 보드(1501) 상에 실장된 온보드 다중 채널 트랜시버 칩(1500)의 바람직한 실시예의 도면이다. 이 온보드 다중 채널 트랜시버 칩(1500)은 광 점퍼용으로 보드(1501)로의 간접적인 광학적 접속을 제공한다. 다중 채널 트랜시버 칩(1500)의 상부 표면(1502)에서의 광 점퍼로부터의 광 신호는 광 트랜시버(1504)로 제공되며, 이 트랜시버는 광 신호를 전기 신호로 변환시킨다. 전기 신호는 다중 채널 트랜시버 칩(1500)을 통과하는 비아(1506)를 통해 가령 땜납 볼(1508)과 같은 적합한 I/O 칩 부착물로 전달되는데, 이것은 삽입도(1510)에 보다 상세하게 도시되어 있다. 바람직한 보드(1501)는 도 2a 및 도 2b에서 기술된 백플레인 배선과 유사한, 서로 수직으로 배향된 배선 및 전력 층(1512,1514)을 포함한다. 보드(401) 상의 칩 부착 위치에서의 금속 패드(1516)는 도시되지 않았지만 적절한 배선 및 전력 층(1512,1514)에 접속된다. 바람직한 보드(401)는 구성에 있어서 백플레인과 거의 유사하다.
도시된 본 실시예의 온보드 다중 채널 트랜시버 칩(1500)은 온보드 광학계를 갖고 있지 않을 수도 있는 인쇄 회로 기판(1501) 상에 실장되어 그 보드로의 광 접속물로서 사용된다. 특히, 온보드 다중 채널 트랜시버 칩(1500)은 이 보드를 광학 백플레인(400)에 부착시킬 수 있는데, 특히 도 14에서의 가령 에지 커넥터(1409)를 통하는 대신에 그 보드로 광 신호를 직접 제공하는 것이 바람직한 경우에 특히 그러하다. 어떤 온보드 광학 상호접속물도 존재하지 않는다면, 다중 채널 트랜시버 칩(1500)은 백플레인 상에 실장되어, 에지 커넥터를 통해 보드로 전기 신호가 제공될 수도 있다. 또한, 광학 백플레인으로의 광 점퍼 접속물은 오직 예시적으로 기술되었음을 주지할 필요가 있다. 가령 임의의 적합한 광학 소스/싱크를 다른 프레임 또는 백플레인으로 접속시키는데 어떠한 적합한 광 접속물도 사용될 수 있다.
도 16은 바람직한 실시예의 보드(401) 상에 실장된 온보드 다중 채널 트랜시버 어셈블리(1600)의 제 2 바람직한 실시예의 도면이다. 이 실시예에서, 다중 채널 트랜시버 어셈블리(1600)는 보드(401)의 표면(1604) 내의 보드 광 채널(1602)에 광학적으로 접속된다. 이로써, 이 온보드 다중 채널 트랜시버 칩(1600)은 보드(401)에 직접 광학적으로 접속된다. 다중 채널 트랜시버 어셈블리(1600)는 도 10의 칩들(701,1003)이 서로 마주 대하고 있는 단일 칩 어셈블리의 실질적으로 병렬 다중 신호 버전이다. 광 신호는 상부 트랜시버 칩(1606)에 의해 수신되어 전기 신호로 변환되어 비아(1610)를 통해서 하부 칩(1608)으로 전달된다. 삽입도(1614)에서 상세하게 도시된, 하부 칩(1608) 상의 광 트랜시버(1612)는 비아(1610)를 통해서 전달된 광 신호를 변환하여, 온 칩 광 접속부(1616)를 통해서 각각의 광 채널(1602)로 전달하는 광 신호로 되게 한다. 이와 마찬가지로, 보드로부터의 광 신호는 반대 경로를 따르며 상부 트랜시버 칩(1606)을 나와서 케이블(도시되지 않음)로 광학적으로 전달된다. 전력 및 접지 컨택트(1620,1622)가 하부 칩(1608)의 보드 외부에서 보드(401)로 제공된다.
도 17은 대표적인 간단한 광학 배선(1702)을 갖는 보드(401) 또는 회로 카드의 바람직한 실시예의 도면이다. 이 실례에서, 보드(401)는 직선의 광학 배선 또는 채널의 단일 층(1700)을 포함한다. 광학 보드 I/O가 오프 보드 트랜시버 어셈블리(1600)에서 보드(401)에 대해 입력 및 출력된다. 이 실시예에서, 트랜시버 어셈블리(1600)는 광학 배선 채널(1700) 상의 복수의 온보드 트랜시버(1704)와 광학적으로 통신한다. 또한, 오프 보드 트랜시버 어셈블리(1600)는 광-광 인터페이스이고, 온보드 트랜시버 어셈블리(1704)는 광-전기 인터페이스이다. 그래서, 이 실례에서, 오프 보드 트랜시버 어셈블리(1600)는 가령 백플레인과 같은 외부 엔티티만을 온보드 트랜시버(1704)로 접속시키며 보드(401) 상의 다른 칩(1706)으로부터는 분리된다. 온보드 트랜시버들(1704)은 서로 광학적으로 접속되며 오프보드 트랜시버에도 광학적으로 접속되고 보드(401) 상의 다른 칩(1706)에는 전기적으로 접속된다.
이 실례에서, 칩(1706) 내의 로직 및 메모리를 위한 전기 배선(도시되지 않음)이 국부화된 보드 구역 내부에서 포함되며, 특정 구역 내부의 칩들(1706)은 짧은 전기 배선(도시되지 않음)으로 상호접속된다. 구역들 간의 보다 긴 경로의 경우(즉, 보드의 주요한 부분을 가로지르는 경로의 경우), 로직 또는 메모리 칩(1706)은 온보드 트랜시버 칩들(1704) 중 하나의 칩을 통해서 통신한다. 이로써, 칩들(1706) 간의 전기 경로는 국부화된 구역 또는 짧은 전기 접속부(1708)에 접속되고 이어서 온보드 트랜시버 칩(1704)에 접속된다. 그래서, 보드(401)의 하나의 단부 상의 칩으로부터 다른 단부로의 신호는 온보드 트랜시버(1704)에 전기적으로 전달되며 온보드 트랜시버들 간에서는 광학적으로 전달되고 온보드 트랜시버(1704)에서 수신 칩으로는 전기적으로 전달된다. 이로써, 이 경로는 온보드 트랜시버(1704)와 발신지/수신지 로직 또는 메모리 칩(1706) 간이 오직 짧은 전기 접속부만을 포함한다. 유리하게는, 이 실시예는 매우 간단한 광학 인프라스트럭쳐(가령, 채널의 단일 직선 층)를 제공하며, 로직 및 메모리 칩(1706)은 오직 전기 I/O을 갖는 최신의 CMOS 칩일 수 있다. 오직 트랜시버 칩만이 광학 구성 요소를 포함한다. 또한, 특정 칩 패키징은 이 실례의 바람직한 보드에서는 필요하지 않다.
도 18a 및 도 18b는 바람직한 실시예 보드(401) 상에 실장된 바람직한 실시예의 온보드 트랜시버 칩(1704)의 평면도 및 B-B를 통한 단면도이다. 병렬 광 채널(1702)은 칩(1704) 아래에 존재하며 전기 접속부(가령, 땜납 접속부)(1800)는 광 채널(1702)에 대해서 인터디지트화되어있다(interdigitated). 트랜시버 칩(1704)과 광 채널(1702) 간의 광 신호는 광 채널(1702)과 각각의 칩 요소(1804)(즉, 레이저 및 광다이오드) 사이에 위치한 광 인터페이스(1702)를 통해서 전달된다. 전기 접속부(1800)는 와이어 본드, 땜납 패드, 땜납 볼 또는 임의의 다른 적합한 보드 대 칩 직접 접착 기술일 수 있다. 땜납은 광 채널(1702)에 대해서 칩(1704)을 기계적으로 정렬시킨다.
도 19는 광 도파관(1902,1904)이 보드(1900) 내부에서 상이한 방향으로(가령, 서로 수직인 방향으로) 정렬되어 있는, 최신의 칩 대 보드(1900) 간의 고성능 광학 상호접속을 위한 어셈블리의 바람직한 실시예를 도시한다. 이 실시예에서, 최신의 CMOS 프로세서 또는 CMOS 메모리와 같은 하나 이상의 칩(1906)이 능동 광학 개재부(1908) 상에 실장된다. 칩(1906)은 가령 제어형의 조립식 칩 커넥트(C4)와 같은 통상적인 칩 부착 기술로 광학 개재부(1908)에 부착된다. 가령 에폭시와 같은 칩 하부충진제(1910)가 부착을 증진시킨다. 광학 개재부(1908)를 통한 금속 비아(1912)는 칩으로부터의 전기 신호를 보드(1900)로 전달하고 이어서 능동 개재부 요소(레이저(1914),광다이오드(1916))로 전달한다. 전기 신호 및 전력 및 접지는 실장 패드(1918)에서 광학 개재부(1908)로 전달된다. 광학 개재부(1908)는 볼 그리드 어레이(BGA) 부착과 같은 적합한 부착 기술을 사용하여 실장 패드(1918)에 부착된다. 광학 개재부(1908)와 보드(1900) 간의 광 가이드 구조물(light guide structure)(1920)은 능동 개재부 요소를 광 도파관(1902,1904)으로 광학적으로 접속시킨다. 광학 개재부(1908) 아래에서는 하부충진제가 필요하지 않기 때문에, 광학 개재부(1908)를 보드(1900)로 부착하는 제 2 땜납 프로세스가 비교적 낮은 온도에서 수행될 수 있다. 바람직하게는, 광 가이드 구조물은 가령 투명 고무, 러버, 플라스트, 유리와 같은 유연성이 있는 광투과 물질으로 구성되거나 도 19에서 도시된 바와 같은 유연성(반유동성) 형성 비드(a compliant(semi fluid) forming beads)로 구성될 수 있다. 그러나, 선택사양적으로, 광 가이드 구조물(1920)은 가령 보드(1900)에 하빙되어 글루잉된(halved and gluded) 유리 비드와 같은 사전제조된 고체 구조물일 수 있다. 이 실시예는 가령 시스템 성능을 최대화하기 위해서 최신 메모리 칩이 멀티 GHz 동작 클록을 갖는 마이크로프로세서에 밀접하게 결합되는 고성능 시스템에서 응용될 수 있다.
도 20는 집적형 능동 광학 요소를 갖는 칩(프로세서, 로직 또는 메모리)을 위한 도 19의 실시예의 변경을 도시한다. 최신의 CMOS 상에서 집적할 수 있는 능동 광학 요소의 실례는 미국 특허 출원 번호 10/305,516인 Boszo 등에 허여된 "HIGH SPEED DATA CHANNEL INCLUDING A CMOS VCSEL DRIVER AND A HIGH PERFORMANCE PHOTODETECTOR AND CMOS PHOTORECEIVER"에서 개시되며, 이 출원은 본 출원과 동시에 출원되었으며 본 발명의 양수인에게 허여되며 본 명세서에서 참조로서 인용된다. 이 실시예에서, 광학 비아(2000)는 광학 개재부(2002)를 통해서 구멍을 뚤리고(또는 에칭되고) 다음에 정합형 굴절 지수 물질(a matched-index material)(가령 유리)로 충진된다. 광학 개재부(2002)는 완전하게 수동성이다. 바람직하게는, 보다 양호한 성능을 위해서, 비아 단부는 몇 개의 알려진 방법을 사용하여 렌즈(2004)로 형상화된다. 이 실시예에서, 언더필 에폭시(1910)는 선택사양적이며 사용된다면 양호한 광학적 정합을 가져야 한다. 또한, 능동 광학 요소를 갖는 칩들은 위에서 기술된 광 트랜시버 실장 기술과 함께 잘 알려진 직접 칩 부착 기술을 사용하여 보드(1900) 상에서 직접 실장될 수 있다.
도 21은 그 상에 실장된 도 11의 실례와 같은 보드(401)를 갖는 도 4의 백플레인 어셈블리에 대한, 최악의 경우의 시스템 경로(2100)를 도시한다. 인버터(2102) 내에서 발생하는 전기 신호는 가령 도 5의 보드(1)와 같은 제 1 보드 상의 오프 보드 트랜시버 어셈블리 내의 제 1 레이저(2104)에서 광으로 변경된다. 이 광은 광 점퍼(2106)를 통해서 도 10의 칩(1003)과 같은 백플레인 트랜시버(2108)로 전송된다. 광검출기(2110)는 광학 에너지를 전기 에너지로 변환시키며 이 전기 에너지는 증폭기(2112)에 의해서 증폭된다. 증폭기(2112)의 출력은 다시 레이저 다이오드(2114) 내에서 광으로 변환된다. 레이저 다이오드(2114)는 이 실시예에서는 가령 1 미터 길이인 상술된 백플레인(401) 내의 광 채널(2116)을 구동시킨다. 광 채널(2116)의 다른 단부의 다른 트랜시버(2120) 내의 광검출기(2118)는 백플레인 광 채널(2116)로부터의 광학 에너지를 전기 에너지로 변환시키며 이 에너지는 증폭기(2122)에 의해서 증폭된다. 증폭기(2122)의 출력은 다시 레이저 다이오드(2124) 내에서 광으로 변환된다. 레이저 다이오드(2124)는 백플레인 광 채널(2116)의 다른 단부의 수신 보드(가령, 도 5에서의 보드 N) 상의 오프 보드 트랜시버 어셈블리에 접속된 다른 광 점퍼(2126)를 구동시킨다. 수신 보드 오프보드 트랜시버 어셈블리 내의 광검출기(2128)는 충분한 광학 에너지가 도달하면 수신된 광학 에너지를 전기 에너지로 변환시킨다. 광검출기(2128)로부터의 전기 에너지는 증폭기(2130)에 의해서 증폭되어 오프 보드 트랜시버 어셈블리에 의해서 온보드 트랜시버로 분배된다.
이로써, 이 실례에서 6 개의 신호 변환과 1 미터의 통과 경로가 존재한다. 각 변환 단계는 10 피코초의 시간 크기를 소모하며 신호 통과 시간은 대략적으로 5 나노초이다. 이로써, 단부 대 단부 대기 시간은 통과 시간인 대략적으로 5 나노초에 의해서 좌우된다. 채널 주파수는 경로에서의 최저속 증폭기의 응답 및/또는 병렬 버스의 경우 신호들 간의 스큐에 의해서 한정된다.
위에서 제공된 8 바이트 버스 실례의 경우, 8 바이트 정량(quantum)의 모든 비트에 대한 트랜시버는 반응 변경 및 스큐를 최소화하기 위해 동일한 칩 상에 상주한다. 또한, 병렬 버스 애플리케이션의 경우, 신호들은 소스 동기적으로(source-synchronously) 전송되어야 하는데, 즉 여분의 버스 신호들 중 하나의 신호로서 수반된 클록 신호와 함께 전송되어야 한다. 또한, 전기 광학 디바이스 및 증폭기 응답은 피코초의 10 배 시간 내에 존재하기 때문에, 이 장치는 특별한 신호 전달 기술에 의존하지 않고 몇 GHz(10 GHz)의 신호를 쉽게 수용할 수 있다. 또한, 이들 동작 속도에서, 채널 대기 시간은 몇 싸이클일 것인데, 그 이유는 이 실례에서 대기 시간은 신호 통과 시간 즉 5 나노초에 의해서 좌우되기 때문이다.
몇 개의 싸이클 정도인 대기 시간으로 인해서 공유된 버스 구현에 있어서 중재 문제가 발생한다 구체적으로, 백플레인 상의 두 개의 보드 간에서, 신호 대기 시간은 주로 백플레인 상에서 두 개의 보드 간의 물리적 거리에 의해서 결정된다. 위의 실례에서 알 수 있드시, 이러한 거리 범위는 1 인치(한 두 싸이클)에서 1 미터(수십개의 싸이클)까지 이른다. 그러므로, 공유된 버스 시스템 내의 보드들은 모두가 버스를 공유하려 경쟁할 때, 요청 시간은 요청 보드 각각이 백 플레인 상에서 상주하는 위치에 따라서 버스 중재기(모든 중재 결정을 하기 위해 선택된 보드)에 상이한 시간으로 도달한다. 또한, 상이한 보드들은 상이한 도착 순서를 갖는다. 각 보드가 동일하고 일정한 순서로 요청을 하지 않기 때문에, 중재 프로토콜은 중재 로직이 일정한 버스 허용 결정을 하도록 보장할 필요가 있다.
가령, 제어 채널인 N 개의 물리적 채널이 각 보드를 위한 버스 요청 신호에 대해서 할당된다. 각 버스 요청 신호는 어서트 전용 신호인데(an assert only signal), 즉 버스 요청 신호는 오직 보드가 버스를 요청할 때에만 어서트된다(가령, 광학 에너지를 운반한다). 또한, 버스 제어가 요청 보드에게 제공될 때까지 신호는 어서트 상태로 유지된다. 통상적으로, 중재기 또는 중재 마스터 보드(가령, 백플레인 상에서 물리적으로 중앙에 있는 보드)는 관측된 요청 수신 순서와 일치하도록 보드 요청을 허용한다. (이 중재기 이외의) 각 보드에는 식별부 또는 버스 허용 ID가 할당된다. 중재기는 가령 허용 ID를 16 진법으로 광학적으로 신호로 전달하는 것과 같이, 버스 허용 신호 전달에 전용되는 log2(N)+1 버스 허용 채널에 대해서 ID를 부여함으로써, 보드 중 한 보드에 대한 버스 허용 ID를 선택함으로써 버스 제어를 수행한다. 이와 마찬가지로, 중재기는 버스 허용 ID과 함께 보드에 도달하는 소스 동기형 클록으로 80 핀 버스에 대해서 도달하는 버스 허용 ID를 동기화한다.
유리하게는, 본 발명은 최신의 시스템에서 발생하는 모든 문제들을 다루었다. 특히, 본 발명은 백플레인에 접속된 복수의 보드가 존재하는 대규모 스위치 또는 서버 환경에 관한 것이다. 본 발명은 광범위한 도파관 물질을 허용할 수 있으며(즉, 채널 손실을 허용할 수 있으며), 정확한 기계적 정렬을 필요로 하지 않는다(즉, 보드 대 백플레인 커넥터에서의 큰 결합 손실을 허용할 수 있다). 본 발명은 하나의 보드로부터 전송된 신호의 멀티드랍 수행을 허용하며, 이로써 복수의 보드가 신호를 단일 물리적 인프라스트럭쳐(백플레인)에 근거하여 광범위한 시스템 스케일링으로(몇 개의 보드 대 수 많은 보드로) 수신할 수 있다.
본 발명의 바람직한 실시예가 상술되었지만, 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정이 가능하다. 이러한 모든 수정 및 변경은 첨부된 청구 범위 내에 해당된다. 따라서, 도면과 실시예는 예시적으로 해석되어야지 한정적으로 해석되어서는 안된다.
본 발명을 통해서, 먼저 광범위한 도파관 물질을 허용할 수 있으며(즉, 채널 손실을 허용할 수 있으며), 정확한 기계적 정렬도 필요로 하지 않게 되고(즉, 보드 대 백플레인 커넥터에서의 큰 결합 손실을 허용할 있으며), 하나의 보드로부터 전송된 신호에 대해 멀티드랍(multidrop)을 수행할 수 있다.

Claims (48)

  1. 광학적으로 접속가능한 회로 보드에 있어서,
    복수의 구성 요소 부착 위치를 갖는 인쇄 회로 카드와,
    상기 구성 요소 부착 위치에 실장된 복수의 전자 구성 요소를 포함하되,
    상기 복수의 전자 구성 요소 중 적어도 하나의 전자 구성 요소는 복수의 광 트랜시버를 포함하며,
    상기 적어도 하나의 전자 구성 요소 중 하나의 전자 구성 요소는 상기 인쇄 회로 카드에 광학적으로 접속되는
    광학적으로 접속가능한 회로 보드.
  2. 제 1 항에 있어서,
    상기 하나의 전자 구성 요소는,
    다중 신호 광 커넥터에 결합가능하며, 다중 신호 광 커넥터와의 광 접속이 이루어지는 제 1 표면과,
    상기 제 1 표면에 존재하는 복수의 광 트랜시버를 포함하되,
    상기 하나의 전자 구성 요소는 자신의 제 2 표면에서 구성 요소 부착 위치(a component attach location)에 부착되는
    광학적으로 접속가능한 회로 보드.
  3. 제 2 항에 있어서,
    상기 하나의 전자 구성 요소는 간접적인 광학적 접속을 제공하며,
    상기 제 2 표면은 복수의 칩 패드를 포함하고,
    상기 복수의 광 트랜시버 각각은 상기 칩 패드 중 대응하는 한 패드에 전기적으로 접속되는
    광학적으로 접속가능한 회로 보드.
  4. 제 3 항에 있어서,
    상기 하나의 전자 구성 요소는 상기 복수의 칩 패드 각각에 있는 땜납 볼을 더 포함하고,
    상기 땜납 볼은 상기 하나의 전자 구성 요소를 상기 구성 요소 부착 위치에 부착시키는
    광학적으로 접속가능한 회로 보드.
  5. 제 2 항에 있어서,
    상기 복수의 광 트랜시버 각각은,
    입력 광 신호를 검출하는 광다이오드와,
    출력 광 신호를 전송하는 레이저 다이오드를 포함하는
    광학적으로 접속가능한 회로 보드.
  6. 제 2 항에 있어서,
    상기 인쇄 회로 카드는,
    복수의 배선 층과,
    표면 층 내의 복수의 광 채널을 포함하며,
    상기 하나의 전자 구성 요소는 상기 인쇄 회로 카드에 광학적으로 직접 접속되는
    광학적으로 접속가능한 회로 보드.
  7. 제 6 항에 있어서,
    상기 하나의 전자 구성 요소는 상기 제 2 표면에서 복수의 제 2 광 트랜시버를 더 포함하며,
    상기 복수의 제 2 광 트랜시버는 대응하는 광 채널에 광학적으로 접속되는
    광학적으로 접속가능한 회로 보드.
  8. 제 7 항에 있어서,
    상기 하나의 전자 구성 요소는 서로 마주 대하여 실장된(mounted back to back) 한 쌍인 칩인
    광학적으로 접속가능한 회로 보드.
  9. 제 8 항에 있어서,
    상기 한 쌍의 칩은 한 쌍의 트랜시버 칩이며,
    광 신호가 상기 제 1 표면과 상기 제 2 표면 상의 각각 대응하는 광 트랜시버들 간에서 전송되고,
    상기 하나의 전자 구성 요소는 접속을 위해서 오프 보드의 상기 복수의 광 채널을 결합된 상기 다중 신호 광 커넥터에 결합하는
    광학적으로 접속가능한 회로 보드.
  10. 제 9 항에 있어서,
    적어도 하나의 전자 구성 요소는 복수의 광학 구성 요소이며,
    상기 하나의 전자 구성 요소는 오프 보드 트랜시버 칩이고,
    상기 복수의 광학 구성 요소 중 적어도 하나의 구성 요소는 온보드 트랜시버이며,
    상기 온보드 트랜시버 각각은 복수의 광 트랜시버를 포함하고,
    상기 복수의 광 트랜시버 각각은 대응하는 광 채널에 광학적으로 접속되는
    광학적으로 접속가능한 회로 보드.
  11. 제 10 항에 있어서,
    상기 온보드 트랜시버 각각은 상기 오프 보드 트랜시버와 광학적으로 통신하며 상기 각 온보드 트랜시버에 전기적으로 접속된 상기 전자 구성 요소들의 그룹으로의 간접적인 광 접속을 제공하는
    광학적으로 접속가능한 회로 보드.
  12. 제 11 항에 있어서,
    복수의 온보드 트랜시버를 더 포함하며,
    잔여하는 상기 복수의 전자 구성 요소는 국부 구역 그룹으로 그룹화되고,
    상기 국부 구역 그룹 각각은 상기 복수의 온보드 트랜시버 중 전기적으로 접속된 하나의 온보드 트랜시버를 통해서 상기 인쇄 회로 카드에 광학적으로 간접 접속되는
    광학적으로 접속가능한 회로 보드.
  13. 제 12 항에 있어서,
    상기 국부 구역 그룹 각각은 상기 전기적으로 접속된 온보드 트랜시버를 통해서, 그 다음에 상기 오프 보드 트랜시버를 통해서 오프 보드 방식으로(off-board) 통신하는
    광학적으로 접속가능한 회로 보드.
  14. 제 13 항에 있어서,
    상기 트랜시버 각각을 대응하는 광 채널로 접속시키는 복수의 트랜시버에 의한 광학적 결합을 더 포함하는
    광학적으로 접속가능한 회로 보드.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 11 항에 있어서,
    상기 광 트랜시버 각각과 상기 인쇄 회로 보드 사이에 광 가이드 구조물(a light guide structure)을 더 포함하는
    광학적으로 접속가능한 회로 보드.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 광학적으로 접속가능한 회로 보드에 있어서,
    복수의 칩 부착 위치를 포함하는 인쇄 회로 카드와,
    상기 인쇄 회로 카드의 표면 층 내의 복수의 광 채널과,
    각각의 상기 칩 부착 위치에 실장된 전자 구성 요소와,
    상기 복수의 광 채널 중 하나에 대한 광학 접속부를 각각 갖는 복수의 광 트랜시버를 포함하는 적어도 하나의 전자 구성 요소를 포함하는
    광학적으로 접속가능한 회로 보드.
  47. 제 46 항에 있어서,
    각각의 상기 광 트랜시버와 상기 인쇄 회로 보드 사이에 광 도파관 구조물을 더 포함하는
    광학적으로 접속가능한 회로 보드.
  48. 광학적으로 접속가능한 회로 보드에 있어서,
    복수의 칩 부착 위치를 포함하는 인쇄 회로 카드와,
    상기 인쇄 회로 카드의 표면 층 내의 복수의 광 채널과,
    각각의 상기 칩 부착 위치에 실장되어 국부적인 구역 그룹으로 그룹화되는 전자 구성 요소와,
    적어도 하나의 온보드 트랜시버를 포함하는 복수의 광학 구성 요소를 포함하고,
    각각의 상기 온보드 트랜시버는 복수의 광 트랜시버를 포함하고, 상기 복수의 광 트랜시버 각각은 대응하는 광 채널에 광학적으로 접속되며, 상기 국부적인 구역 그룹 각각은 상기 복수의 온보드 트랜시버 중 전기적으로 접속된 하나의 온보드 트랜시버를 통해서 상기 인쇄 회로 카드에 광학적으로 간접 접속되고,
    상기 복수의 광학 구성 요소는 상기 복수의 광 채널 중 하나에 대한 광 접속부를 각각 갖는 복수의 상기 광 트랜시버를 구비하는 오프 보드 트랜시버를 포함하는
    광학적으로 접속가능한 회로 보드.
KR1020030080963A 2002-11-27 2003-11-17 광학적으로 접속가능한 회로 보드 KR100570424B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/305,822 2002-11-27
US10/305,822 US7095620B2 (en) 2002-11-27 2002-11-27 Optically connectable circuit board with optical component(s) mounted thereon

Publications (2)

Publication Number Publication Date
KR20040047593A KR20040047593A (ko) 2004-06-05
KR100570424B1 true KR100570424B1 (ko) 2006-04-11

Family

ID=32325533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080963A KR100570424B1 (ko) 2002-11-27 2003-11-17 광학적으로 접속가능한 회로 보드

Country Status (3)

Country Link
US (5) US7095620B2 (ko)
JP (1) JP3968473B2 (ko)
KR (1) KR100570424B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8107776B2 (en) 2006-09-19 2012-01-31 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773836B2 (en) * 2005-12-14 2010-08-10 Luxtera, Inc. Integrated transceiver with lightpipe coupler
JP4610235B2 (ja) * 2004-06-07 2011-01-12 ルネサスエレクトロニクス株式会社 階層型モジュール
US20080025153A1 (en) * 2004-06-29 2008-01-31 Henry Tobias Gillespie Clock watch
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US7613368B2 (en) * 2004-11-12 2009-11-03 International Business Machines Corporation Mixed electrical and optical LGA interposer for facilitating chip to board communications by dual signal types
TWI282633B (en) * 2005-08-29 2007-06-11 Phoenix Prec Technology Corp Optical electronics integrated semiconductor device and method for fabricating the same
US7532785B1 (en) * 2007-10-23 2009-05-12 Hewlett-Packard Development Company, L.P. Photonic interconnects for computer system devices
US7889996B2 (en) * 2007-12-21 2011-02-15 Oracle America, Inc. Optical-signal-path routing in a multi-chip system
WO2009107761A1 (ja) * 2008-02-27 2009-09-03 日本電気株式会社 光集積回路装置
DE102008034681A1 (de) * 2008-07-25 2010-02-04 Continental Automotive Gmbh Steuergerät eines Kraftfahrzeugs und Verfahren zum Austausch von Steuer- und Regelsignalen
JP2011082450A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
KR20110064691A (ko) * 2009-12-08 2011-06-15 삼성전자주식회사 광 경로를 구비한 메모리 모듈, 및 그 메모리 모듈을 포함한 전기전자장치,
CN101882955B (zh) * 2010-04-26 2013-04-17 华为技术有限公司 光背板互连系统及通信设备
US20110316139A1 (en) * 2010-06-23 2011-12-29 Broadcom Corporation Package for a wireless enabled integrated circuit
US8452140B2 (en) * 2010-09-15 2013-05-28 Hon Hai Precision Industry Co., Ltd. Optical socket assembly having optical socket with electrical resilent contacts
US20120086114A1 (en) * 2010-10-07 2012-04-12 Broadcom Corporation Millimeter devices on an integrated circuit
US8680458B2 (en) 2010-10-07 2014-03-25 Empire Technology Development, Llc Data transmission through optical vias
US8687971B2 (en) * 2011-01-31 2014-04-01 Telefonaktiebolaget Lm Ericsson (Publ) System, laser-on-CMOS chip, and method for setting a wavelength to be used by the laser-on-CMOS chip
US8587501B2 (en) 2011-02-17 2013-11-19 Global Oled Technology Llc Electroluminescent display device with optically communicating chiplets
US8901945B2 (en) 2011-02-23 2014-12-02 Broadcom Corporation Test board for use with devices having wirelessly enabled functional blocks and method of using same
US8928139B2 (en) 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
US8905632B2 (en) 2011-11-29 2014-12-09 Cisco Technology, Inc. Interposer configuration with thermally isolated regions for temperature-sensitive opto-electronic components
CN102946364B (zh) 2012-09-29 2015-12-02 华为技术有限公司 连接装置以及系统
US9319148B2 (en) * 2012-10-01 2016-04-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Optical interconnection to an integrated circuit
US9374162B2 (en) * 2012-12-19 2016-06-21 Intel Corporation Semiconductor package with optical port
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
TWI517433B (zh) * 2013-03-22 2016-01-11 財團法人工業技術研究院 自動對準之晶片載具與其封裝結構
US9843395B2 (en) * 2013-05-29 2017-12-12 FCI Asia Pte. Ltd. On board transceiver
KR20150081808A (ko) 2014-01-07 2015-07-15 삼성전자주식회사 편광제어 광 채널 및 이를 포함하는 메모리 시스템
US9325420B2 (en) 2014-05-16 2016-04-26 Qualcomm Incorporated Electro-optical transceiver device to enable chip-to-chip interconnection
US9531645B2 (en) 2014-07-29 2016-12-27 Mellanox Technologies Ltd. Cable backplane
US20160088772A1 (en) * 2014-09-04 2016-03-24 Avalanche Technology, Inc. Method and apparatus to reduce thermal resistance in a server chassis
US9543463B2 (en) 2014-10-27 2017-01-10 International Business Machines Corporation Signal distribution in integrated circuit using optical through silicon via
US9759634B2 (en) 2015-09-14 2017-09-12 Seagate Technology Llc Coupling loss evaluation
US10353157B2 (en) * 2015-11-24 2019-07-16 Corning Optical Communications, Llc Backplane optical connectors and optical connections incorporating the same
US10025033B2 (en) 2016-03-01 2018-07-17 Advanced Semiconductor Engineering, Inc. Optical fiber structure, optical communication apparatus and manufacturing process for manufacturing the same
US10241264B2 (en) 2016-07-01 2019-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US10365445B2 (en) 2017-04-24 2019-07-30 Mellanox Technologies, Ltd. Optical modules integrated into an IC package of a network switch having electrical connections extend on different planes
US10116074B1 (en) 2017-04-30 2018-10-30 Mellanox Technologies, Ltd. Graded midplane
US11181689B2 (en) * 2019-09-23 2021-11-23 Cisco Technology, Inc. Low temperature solder in a photonic device
CN115185045B (zh) * 2021-04-02 2023-09-15 中国科学院微电子研究所 一种光纤拉远处理器模组结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465333A (en) 1982-01-15 1984-08-14 Grumman Aerospace Corporation Electro-optical plug-in interconnection
DE3834335A1 (de) * 1988-10-08 1990-04-12 Telefunken Systemtechnik Halbleiterschaltung
US5069522A (en) * 1990-01-09 1991-12-03 International Business Machines Corporation Optical fiber link card
JPH04106977A (ja) 1990-08-24 1992-04-08 Fujikura Ltd 光モジュール
US5199087A (en) * 1991-12-31 1993-03-30 Texas Instruments Incorporated Optoelectronic integrated circuit for transmitting optical and electrical signals and method of forming same
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
JP2770673B2 (ja) 1992-08-24 1998-07-02 日本電気株式会社 ファイバケーブル埋込式プリント配線基板
US5337398A (en) * 1992-11-30 1994-08-09 At&T Bell Laboratories Single in-line optical package
US5245680A (en) * 1993-02-05 1993-09-14 Unisys Corporation Grin lens optical backplane with dual transmitter-receiver repeaters
US5353192A (en) * 1993-02-08 1994-10-04 At&T Bell Laboratories Circuit card assembly
US5513073A (en) * 1994-04-18 1996-04-30 International Business Machines Corporation Optical device heat spreader and thermal isolation apparatus
WO1996010763A1 (de) 1994-09-30 1996-04-11 Siemens Aktiengesellschaft Vorrichtung zum anschliessen von miteinander in kommunikation zu bringenden elektronischen geräten
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
JP3348757B2 (ja) 1995-06-19 2002-11-20 日本電信電話株式会社 ボード間光インタコネクション装置
JPH0995580A (ja) 1995-09-28 1997-04-08 Mitsui Toatsu Chem Inc ポリスチレン系樹脂組成物
US6055099A (en) 1996-02-23 2000-04-25 British Telecommunications Public Limited Company Optical interconnect
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
US6690845B1 (en) * 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP3752967B2 (ja) 2000-06-05 2006-03-08 富士ゼロックス株式会社 光分岐装置
US6411758B1 (en) * 2000-01-31 2002-06-25 Motorola, Inc. Method and apparatus for aligning a waveguide to a device
US6661940B2 (en) * 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
JP4182631B2 (ja) * 2000-09-11 2008-11-19 沖電気工業株式会社 光学装置
US6654515B2 (en) * 2001-09-17 2003-11-25 Aica Kogyo Co., Ltd. Photoelectric back plane board and information processing system
US6834133B1 (en) * 2003-08-27 2004-12-21 Intel Corporation Optoelectronic packages and methods to simultaneously couple an optoelectronic chip to a waveguide and substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8107776B2 (en) 2006-09-19 2012-01-31 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same
US8157456B2 (en) 2006-09-19 2012-04-17 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same
US8705907B2 (en) 2006-09-19 2014-04-22 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same

Also Published As

Publication number Publication date
US7095620B2 (en) 2006-08-22
JP2004177963A (ja) 2004-06-24
US7539376B2 (en) 2009-05-26
US20040100781A1 (en) 2004-05-27
US20080107374A1 (en) 2008-05-08
US20080107421A1 (en) 2008-05-08
US7548431B2 (en) 2009-06-16
US20080124025A1 (en) 2008-05-29
US20060291175A1 (en) 2006-12-28
JP3968473B2 (ja) 2007-08-29
US7551453B2 (en) 2009-06-23
KR20040047593A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
KR100570424B1 (ko) 광학적으로 접속가능한 회로 보드
KR100590384B1 (ko) 전자 시스템, 멀티드랍 백플레인 및 광학 그레이팅 구조물
US11424837B2 (en) Method and system for large silicon photonic interposers by stitching
EP1723456B1 (en) System and method for the fabrication of an electro-optical module
US7137744B2 (en) Fiber optic transceiver module with rigid and flexible circuit boards
KR100911508B1 (ko) 광 전기 집적 회로 소자 및 그것을 이용한 전송 장치
JPH04170506A (ja) 光コネクタ
US7876984B2 (en) Planar optical waveguide array module and method of fabricating the same
US20030038297A1 (en) Apparatus,system, and method for transmission of information between microelectronic devices
EP1188085A1 (en) An optical transmitter-receiver module
KR101565795B1 (ko) 중앙처리장치와 메모리 모듈 사이에 광 커넥션을 갖는 반도체 장치
Hibbs-Brenner et al. Packaging of VCSEL arrays for cost-effective interconnects at< 10 meters
JP3941578B2 (ja) 光伝送装置及び光データバスシステム
Happel et al. Demonstration of optical interconnection-and assembly technique for fully-embedded optical pcb at data rates of 10 gbps/ch

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120328

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee