JP2004173278A - 送信ノード、受信ノードおよびネットワ−クシステム - Google Patents
送信ノード、受信ノードおよびネットワ−クシステム Download PDFInfo
- Publication number
- JP2004173278A JP2004173278A JP2003386822A JP2003386822A JP2004173278A JP 2004173278 A JP2004173278 A JP 2004173278A JP 2003386822 A JP2003386822 A JP 2003386822A JP 2003386822 A JP2003386822 A JP 2003386822A JP 2004173278 A JP2004173278 A JP 2004173278A
- Authority
- JP
- Japan
- Prior art keywords
- data
- network
- multiplexer
- data block
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000006854 communication Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 25
- 238000012937 correction Methods 0.000 description 5
- 230000002085 persistent effect Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】 本発明の一態様は、データを通信する方法を提供する。本方法は、少なくともM個のデータチャネルを有するネットワーク接続を介して、元のデータビット順を有するM個のデータビットを有する少なくとも1つのデータブロックを、M個の機能しているデータチャネルを備える全ネットワークデータ経路を介して完全データブロック伝送レートかつ完全伝送ビット順で送信することを含む。さらに、本方法は、少なくとも1つであるがM個未満である機能しているデータチャネルを備える選択された低下したネットワークデータ経路を介して、低下したデータブロック伝送レートで低下した伝送ビット順で少なくとも1つのデータブロックを送信することを含む。
【選択図】図4
Description
110 マルチプレクサ
119 接続ステータス
104 受信ノード
112 ステージングモジュール
114 マルチプレクサ
116 出力モジュール
200 送信ノード
206 コントローラ
277 接続ステータス
260 ネットワーク接続
Claims (18)
- M個のデータビットを有する少なくとも1つのデータブロックを、元のビット順で受取るように構成されたバッファと、
該バッファに連結され、少なくともM個のデータチャネルを有するネットワーク接続に連結されるマルチプレクサモジュールを備え、M個の機能しているデータチャネルを含む全ネットワークデータ経路が形成され、
前記少なくとも1つのデータブロックを受取り、機能しているデータチャネルおよび機能していないデータチャネルを示すステータス信号を受取り、前記少なくとも1つのデータブロックを、前記全ネットワークデータ経路を介して完全データブロック伝送レートかつ完全伝送ビット順で供給し、前記少なくとも1つのデータブロックを、1つ以上M個未満の機能しているデータチャネルを備える選択された低下したネットワークデータ経路を介し、低下したデータブロック伝送レートかつ低下した伝送ビット順で供給する送信ノード。 - 機能しているデータチャネルおよび機能していないデータチャネルを示す前記ステータス信号を受取るように構成され、前記マルチプレクサモジュールにセレクタ信号を供給するように構成されたコントローラをさらに備え、該セレクタ信号は、前記少なくとも1つのデータブロックを前記全ネットワークデータ経路を介して前記完全伝送ビット順で供給するように、または前記少なくとも1つのデータブロックを選択された低下したネットワークデータ経路を介して選択された低下した伝送ビット順で供給するように、該マルチプレクサモジュールに対して命令する、請求項1記載の送信ノード。
- 前記コントローラはルックアップテーブルを含み、該ルックアップテーブルは、
前記少なくともM個のデータチャネルが機能している場合に前記全ネットワークデータ経路として利用するための、前記完全伝送ビット順および前記少なくともM個のデータチャネルの予め決められた組合せと、
M個未満の機能しているデータチャネルが利用可能である場合に低下したネットワークデータ経路として利用するための、低下した伝送ビット順およびM個未満のデータチャネルの複数の予め決められた組合せと、
を備える請求項2記載の送信ノード。 - 前記バッファはM個のビット位置を有するレジスタである請求項1記載の送信ノード。
- 前記M個のネットワーク接続データチャネルは、Nが2〜Mの範囲である場合にN個のデータチャネルグループを形成するように分離され、
前記全ネットワークデータ経路は、N個のデータチャネルグループを備え、選択された低下したネットワークデータ経路は、少なくとも1つであるがN個未満のデータチャネルグループを備え、
前記マルチプレクサモジュールは、N個のマルチプレクサを備え、各マルチプレクサはN対1の割合を有し、対応するデータチャネルグループに連結される出力を有する、請求項1記載の送信ノード。 - 前記バッファレジスタは、N個のサブレジスタを形成するように分離され、
各サブレジスタは、各マルチプレクサの入力に連結され、マルチプレクサ入力選択はサブレジスタにより、マルチプレクサは1〜Nの連続したサイクルにわたって前記N個のバッファサブレジスタから前記少なくとも1つのデータブロックのM個までのビットを受取る、請求項5記載の送信ノード。 - 少なくともM個のデータチャネルを有するネットワーク接続に連結されたステージングモジュールを備え、M個の機能しているデータチャネルを備える全ネットワークデータ経路が形成され、
前記ステージングモジュールは、少なくとも1つのデータブロックを、前記全ネットワークデータ経路を介して完全伝送ビット順かつ完全データブロック伝送レートで受取り、前記少なくとも1つのデータブロックを、1つ以上M個未満のデータチャネルを備える選択された低下したネットワークデータ経路を介して、低下した伝送ビット順かつ低下したデータブロック伝送レートで受取り、
前記ステージングモジュールに連結されたマルチプレクサモジュールを備え、
該マルチプレクサモジュールは、前記少なくとも1つのデータブロックを受取り、機能しているデータチャネルおよび機能していないデータチャネルを示すステータス信号を受取り、前記少なくとも1つのデータブロックを元のビット順で供給する受信ノード。 - 前記マルチプレクサモジュールに連結され、前記少なくとも1つのデータブロックを前記元のビット順で受取りかつ保持する出力モジュールと、
機能しているデータチャネルおよび機能していないデータチャネルを示す前記ステータス信号を受取り、前記マルチプレクサモジュールにセレクタ信号を供給するコントローラを備え、該セレクタ信号は、前記少なくとも1つのデータブロックを前記完全データブロック伝送レートで前記完全伝送ビット順で受取るか、または前記少なくとも1つのデータブロックを、前記低下したデータブロック伝送レートかつ前記選択された低下した伝送ビット順で受取るように、前記マルチプレクサモジュールに対して命令する、請求項7記載の受信ノード。 - 前記コントローラはルックアップテーブルを含み、該ルックアップテーブルは
前記少なくともM個のデータチャネルが機能している場合に前記全ネットワークデータ経路として利用するための、前記完全伝送ビット順および前記少なくともM個のデータチャネルの予め決められた組合せと、
M個未満の機能しているデータチャネルが利用可能である場合に低下したネットワークデータ経路として利用するための、低下した伝送ビット順およびM個未満のデータチャネルの複数の予め決められた組合せと、
を備える、請求項8記載の受信ノード。 - 前記ステージングモジュールおよび前記出力モジュールはそれぞれ、M個のビット位置を有するレジスタを備え、前記M個のネットワーク接続データチャネルは、Nが2〜Mの範囲である場合にN個のデータチャネルグループを形成するように分離され、前記全ネットワークデータ経路は、N個のデータチャネルグループを備え、選択された低下したネットワークデータ経路は、少なくとも1つであるがN個未満であるデータチャネルグループを備える、請求項7記載の受信ノード。
- 前記ステージングモジュールレジスタは、N個のサブレジスタを形成するように分離され、各サブレジスタは、対応するデータチャネルグループに連結され、
前記マルチプレクサモジュールはN個のマルチプレクサを備え、各マルチプレクサは、N対1の割合を有し、前記ステージングモジュールレジスタの各サブレジスタに連結された入力を有し、出力を有する、請求項10記載の受信ノード。 - 前記出力モジュールレジスタは、N個のサブレジスタを形成するように分離され、各サブレジスタは、対応するマルチプレクサ出力に連結される、請求項11記載の受信ノード。
- マルチプレクサ入力選択はサブレジスタによりなされ、マルチプレクサは、1〜Nの連続するサイクルにわたり前記N個のステージングモジュールサブレジスタから前記少なくとも1つのデータブロックのM個までのビットを受取る、請求項12記載の受信ノード。
- ネットワークシステムであって、
少なくともM個のデータチャネルを有するネットワーク接続と、
該ネットワーク接続に連結されることによりM個の機能しているデータチャネルを有する全ネットワークデータ経路を形成する送信ノードであって、
M個のデータビットを有する少なくとも1つのデータブロックを、元のビット順に受取るように構成されたバッファと、
前記少なくとも1つのデータブロックと、機能しているデータチャネルおよび機能していないデータチャネルを示すステータス信号を受取り、前記少なくとも1つのデータブロックを、全ネットワークデータ経路を介して完全データブロック伝送レートかつ完全伝送ビット順で供給し、およびM個未満の機能しているデータチャネルを備える選択された低下したネットワークデータ経路を介して、低下したデータブロック伝送レートかつ低下した伝送ビット順で、供給するマルチプレクサモジュールと、
を備える送信ノードと、
前記ネットワーク接続に連結される受信ノードであって、
前記送信ノードから前記少なくとも1つのデータブロックを受取るように構成されたステージングモジュールと、
前記ステータス信号を受取り、前記少なくとも1つのデータブロックを前記元のビット順で供給するマルチプレクサモジュールと、
を備える受信ノードと、
前記受信ノードマルチプレクサモジュールに連結され、前記少なくとも1つのデータブロックを前記元のビット順で受取りかつ保持する出力モジュールと、
を具備するネットワークシステム。 - 機能しているデータチャネルおよび機能していないデータチャネルを示す前記ステータス信号を受取るように構成されたコントローラを備え、
該コントローラは、前記送信ノードマルチプレクサモジュールにセレクタ信号を供給し、該セレクタ信号は、前記少なくとも1つのデータブロックを、前記全ネットワークデータ経路を介して前記完全伝送ビット順で供給するか、または前記少なくとも1つのデータブロックを、選択された低下したネットワークデータ経路を介して選択された低下した伝送ビット順で供給するように、該マルチプレクサモジュールに対して命令し、
前記コントローラは、前記受信ノードマルチプレクサモジュールにセレクタ信号を供給し、該セレクタ信号は、前記少なくとも1つのデータブロックを、前記完全データブロック伝送レートで前記完全伝送ビット順で受取るか、または前記少なくとも1つのデータブロックを、前記低下したデータブロック伝送レートで前記選択された低下した伝送ビット順で受取るように、該マルチプレクサモジュールに対して命令する、
請求項14記載のネットワークシステム。 - 前記コントローラはルックアップテーブルを含み、該ルックアップテーブルは、
前記少なくともM個のデータチャネルが機能している場合に前記全ネットワークデータ経路として利用するための、前記完全伝送ビット順と前記少なくともM個のデータチャネルとの所定の組合せと、
M個未満の機能しているデータチャネルが利用可能である場合に、前記機能していないデータチャネルの関数である低下したネットワークデータ経路として利用するための、低下した伝送ビット順とM個未満のデータチャネルとの複数の所定の組合せと、
を備える、請求項15記載のネットワークシステム。 - 少なくともM個のデータチャネルを有するネットワーク接続を介して、元のデータビット順でM個のデータビットを有する少なくとも1つのデータブロックを、M個の機能しているデータチャネルを備える全ネットワークデータ経路を介して、完全データブロック伝送レートかつ完全伝送ビット順で送信すること、
1つ以上M個未満である機能しているデータチャネルを備える選択された低下したネットワークデータ経路を介して、低下したデータブロック伝送レートかつ低下した伝送ビット順で前記少なくとも1つのデータブロックを送信することと、を含むデータ通信方法。 - 前記ネットワーク接続データチャネルを分離してN個のデータチャネルグループを形成することを含み、Nは2〜Mまでの範囲であり、前記完全データ経路はN個のデータチャネルグループを備え、選択された低下したデータ経路は少なくとも1つであるがN個未満であるデータチャネルグループを備える、請求項17記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/300,444 | 2002-11-19 | ||
US10/300,444 US7505486B2 (en) | 2002-11-19 | 2002-11-19 | Degradable network data path transmission scheme |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004173278A true JP2004173278A (ja) | 2004-06-17 |
JP4925559B2 JP4925559B2 (ja) | 2012-04-25 |
Family
ID=32297919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003386822A Expired - Lifetime JP4925559B2 (ja) | 2002-11-19 | 2003-11-17 | 送信ノード、受信ノードおよびネットワ−クシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7505486B2 (ja) |
JP (1) | JP4925559B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009147735A1 (ja) * | 2008-06-04 | 2011-10-20 | 富士通株式会社 | 情報処理装置、データ送信装置およびデータ送信装置のデータ転送方法 |
JP2017513307A (ja) * | 2014-03-14 | 2017-05-25 | クアルコム,インコーポレイテッド | N階乗またはcci拡張を用いた誤り訂正符号を使用するための方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7957428B2 (en) | 2004-05-21 | 2011-06-07 | Intel Corporation | Methods and apparatuses to effect a variable-width link |
CN101299201B (zh) * | 2008-05-08 | 2010-06-02 | 成都市华为赛门铁克科技有限公司 | 存储系统数据备份方法及装置 |
KR101191673B1 (ko) * | 2012-04-12 | 2012-10-17 | 서울과학기술대학교 산학협력단 | 네트워크 온 칩 기반 적응적 에러 정정 장치 |
DE112013004105T5 (de) | 2012-10-22 | 2015-04-30 | Intel Corp. | Kohärenzprotokolltabellen |
US9280507B2 (en) | 2012-10-22 | 2016-03-08 | Intel Corporation | High performance interconnect physical layer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63284950A (ja) * | 1987-05-15 | 1988-11-22 | Mitsubishi Electric Corp | パケット交換網中継回線迂回方式 |
JPH03283735A (ja) * | 1990-03-30 | 1991-12-13 | Hitachi Ltd | 多重化方式 |
JPH10233762A (ja) * | 1997-02-19 | 1998-09-02 | Hitachi Ltd | データ送受信システム |
JP2001297040A (ja) * | 2000-04-13 | 2001-10-26 | Mitsubishi Electric Corp | 通信バス制御方法及び通信バス制御装置 |
JP2002027025A (ja) * | 2000-07-04 | 2002-01-25 | Nec Corp | データ伝送システム |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US33900A (en) * | 1861-12-10 | Improvement in military hats | ||
US4361869A (en) | 1980-01-08 | 1982-11-30 | Honeywell Information Systems Inc. | Multimode memory system using a multiword common bus for double word and single word transfer |
US4412281A (en) | 1980-07-11 | 1983-10-25 | Raytheon Company | Distributed signal processing system |
USRE33900E (en) | 1980-09-11 | 1992-04-28 | At&T Bell Laboratories | Error monitoring in digital transmission systems |
US4701756A (en) | 1985-09-10 | 1987-10-20 | Burr William E | Fault-tolerant hierarchical network |
US5065396A (en) * | 1990-01-02 | 1991-11-12 | At&T Bell Laboratories | Inverse multiplexer and demultiplexer techniques |
JPH04100429A (ja) * | 1990-08-20 | 1992-04-02 | Toshiba Corp | 時分割多重化装置 |
US5262991A (en) | 1991-11-22 | 1993-11-16 | Zilog, Inc. | Device with multiplexed and non-multiplexed address and data I/O capability |
WO1994028484A1 (en) | 1993-06-02 | 1994-12-08 | International Business Machines Corporation | Multiplexing device for a redundant channel bus |
US5617417A (en) * | 1994-09-07 | 1997-04-01 | Stratacom, Inc. | Asynchronous transfer mode communication in inverse multiplexing over multiple communication links |
DE19646016C2 (de) * | 1996-11-07 | 1999-10-14 | Siemens Ag | Verfahren zum Ersatzschalten von Übertragungseinrichtungen zur bidirektionalen Übertragung von ATM-Zellen |
US6021124A (en) * | 1997-08-19 | 2000-02-01 | Telefonaktiebolaget Lm Ericsson | Multi-channel automatic retransmission query (ARQ) method |
US6081527A (en) * | 1997-10-30 | 2000-06-27 | Lsi Logic Corporation | Asynchronous transfer scheme using multiple channels |
JP3052940B2 (ja) * | 1998-09-08 | 2000-06-19 | 日本電気株式会社 | 伝送経路切換装置 |
US6598229B2 (en) * | 1998-11-20 | 2003-07-22 | Diva Systems Corp. | System and method for detecting and correcting a defective transmission channel in an interactive information distribution system |
US6788686B1 (en) * | 1999-11-30 | 2004-09-07 | Lucent Technologies Inc. | Method of maintaining packet order in multipath transmission systems having non-uniform traffic splitting |
US6646991B1 (en) * | 1999-12-22 | 2003-11-11 | Intel Corporation | Multi-link extensions and bundle skew management |
US6891794B1 (en) * | 1999-12-23 | 2005-05-10 | Cisco Technology, Inc. | System and method for bandwidth protection in a packet network |
KR20020011288A (ko) * | 2000-08-01 | 2002-02-08 | 이상엽 | 다중 채널 데이터 통신 시스템 및 그 방법과 이를 이용한영상데이터 전송 시스템 |
JP4427196B2 (ja) * | 2001-02-07 | 2010-03-03 | 株式会社日立製作所 | Ipパケット通信装置及び冗長構成切替え方法 |
JP4134637B2 (ja) * | 2002-08-27 | 2008-08-20 | 株式会社日立製作所 | 半導体装置 |
-
2002
- 2002-11-19 US US10/300,444 patent/US7505486B2/en active Active - Reinstated
-
2003
- 2003-11-17 JP JP2003386822A patent/JP4925559B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63284950A (ja) * | 1987-05-15 | 1988-11-22 | Mitsubishi Electric Corp | パケット交換網中継回線迂回方式 |
JPH03283735A (ja) * | 1990-03-30 | 1991-12-13 | Hitachi Ltd | 多重化方式 |
JPH10233762A (ja) * | 1997-02-19 | 1998-09-02 | Hitachi Ltd | データ送受信システム |
JP2001297040A (ja) * | 2000-04-13 | 2001-10-26 | Mitsubishi Electric Corp | 通信バス制御方法及び通信バス制御装置 |
JP2002027025A (ja) * | 2000-07-04 | 2002-01-25 | Nec Corp | データ伝送システム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009147735A1 (ja) * | 2008-06-04 | 2011-10-20 | 富士通株式会社 | 情報処理装置、データ送信装置およびデータ送信装置のデータ転送方法 |
JP5056947B2 (ja) * | 2008-06-04 | 2012-10-24 | 富士通株式会社 | 情報処理装置、データ送信装置およびデータ送信装置のデータ転送方法 |
JP2017513307A (ja) * | 2014-03-14 | 2017-05-25 | クアルコム,インコーポレイテッド | N階乗またはcci拡張を用いた誤り訂正符号を使用するための方法 |
Also Published As
Publication number | Publication date |
---|---|
US7505486B2 (en) | 2009-03-17 |
JP4925559B2 (ja) | 2012-04-25 |
US20040095967A1 (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7047475B2 (en) | CRC encoding scheme for conveying status information | |
US5958064A (en) | Multiple node dual level error recovery system and method | |
JP3709795B2 (ja) | コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法 | |
WO2006096879A1 (en) | System and method for tolerating communication lane failures | |
JP5163298B2 (ja) | 情報処理装置、データ伝送装置及びデータ伝送方法 | |
JP6069897B2 (ja) | データ伝送装置、およびデータ伝送方法 | |
US7389469B2 (en) | Bus systems, apparatuses, and methods of operating a bus | |
US8949983B2 (en) | System and method for integrity reconstitution | |
JP4925559B2 (ja) | 送信ノード、受信ノードおよびネットワ−クシステム | |
US4710935A (en) | Parity detection system for wide bus circuitry | |
JP4079940B2 (ja) | データ伝送方式及び方法 | |
US7328368B2 (en) | Dynamic interconnect width reduction to improve interconnect availability | |
CN111698016B (zh) | 用于数据传输的设备和方法 | |
US7672305B2 (en) | Crossbar switch, information processor, and transfer method | |
CN111263250A (zh) | 业务数据处理方法及设备 | |
US20100208581A1 (en) | Data transfer system, data transmitting device, data receiving device and data transfer method | |
JP2002027025A (ja) | データ伝送システム | |
WO2007096987A1 (ja) | エラー制御装置 | |
JP2000222294A (ja) | 計算機システム及びバス障害回復方法 | |
JP7052386B2 (ja) | 転送装置及び転送方法 | |
JP3561853B2 (ja) | 二重リングネットワークシステム | |
JP2023101200A (ja) | プロセッサおよびシステム | |
JP2002300138A (ja) | パラレル信号エラー監視方法及びその装置 | |
JP3823891B2 (ja) | マルチノードコンピュータシステムおよびリンク処理方法 | |
JPH10254842A (ja) | 並列プロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4925559 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |