JPH10254842A

JPH10254842A - 並列プロセッサ

Info

Publication number: JPH10254842A
Application number: JP6049297A
Authority: JP
Inventors: Takeshi Tanaka; 剛田中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-03-14
Filing date: 1997-03-14
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】ビットスライス型スイッチで構成されるネット
ワーク１０２で、あるスライス１０３−１，１０３−ｋ
へ送付するルーティング情報２０１−１，201−ｎに誤
りが発生すると、誤りの発生したスライス１０３−１，
１０３−ｋに転送されたデータは宛先プロセッサノード
１０１−１，１０１−ｎに到着しなくなる。【解決手段】スライス１０３−１，１０３−ｋの転送デ
ータが欠落しても、これを回復する能力を持つ誤り訂正
符号を選択し、これにより生成される冗長ビットを転送
データとともに転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は並列プロセッサに係
り、特にプロセッサ間のデータ転送の信頼性を高めた並
列プロセッサに関する。

【０００２】

【従来の技術】従来、並列プロセッサのデータ転送路の
誤り制御については、特開平4− 280352号公報に示
されているように、データの送り先を特定するルーティ
ング情報と転送すべきデータを、それぞれ誤り制御符号
化してデータ転送を行い、データ受信側でルーティング
情報の誤り検出および転送データの誤りの訂正を行う。
また特開平5−81224号公報に示されているように、ルー
ティング情報にパリティを付加し、ネットワーク上で行
うパリティチェックによりルーティング情報の誤りを検
出する。

【０００３】

【発明が解決しようとする課題】特開平4−280352 号公
報に示されている技術を並列プロセッサのネットワーク
について適用すると、ネットワークの故障により発生す
る転送データおよびルーティング情報の誤りにおいて、
転送データの誤りは訂正可能であるが、ルーティング情
報の誤りは誤転送が発生し、誤りを訂正しても受信デー
タは本来受け取るデータではなく送信すべき場所に送信
不能となる。また故障箇所の検出には診断用のデータを
パリティ検査符号化したデータをネットワークに送信
し、ネットワーク上でパリティ検査を実行する必要があ
る。また、特開平5−81224号公報に示されている技術を
並列プロセッサのネットワークについて適用すると、ネ
ットワークの故障により発生したルーティング情報の誤
りによる誤転送はネットワーク上でのパリティ検査によ
り検出できるが誤りの回復手段が無いためシステムの停
止が起こる。

【０００４】本発明の第一の目的は、ネットワークの故
障によるルーティング情報の誤りに対して訂正機能を持
つ並列プロセッサを提案する。第二の目的はネットワー
クの故障が発生して誤りの訂正が起きている部分をシス
テムの動作中に交換可能にし、システムのアベイラビリ
ティを向上させることにある。

【０００５】

【課題を解決するための手段】複数のプロセッサをビッ
トスライス構成のスイッチにより結合した並列プロセッ
サにおいて、ネットワークの故障による転送データおよ
び転送制御情報の誤り訂正をするための誤り制御符号の
符号化回路をプロセッサの送信インタフェースに設け、
復号回路をプロセッサの受信インタフェースに設ける。
誤り制御符号にはスイッチのビットスライス幅のバース
ト誤りを訂正可能な符号（ＳｂＥＣ−ＤｂＥＤ符号：単
一バイト誤り訂正・二重バイト誤り検出符号）を使用す
ることにより、スイッチの故障による転送データのビッ
トスライス幅の単一バースト誤りの訂正およびスイッチ
の故障による誤転送が引き起こしたビットスライス幅の
単一バースト誤りの訂正ができ、第一の目的が達成でき
る。

【０００６】さらに、プロセッサのネットワークからの
データを受信する受信インタフェースに、受信データの
信号線を電気的に切り離す回路、およびその制御手段、
そして誤りの発生した箇所を記憶するログ、およびその
ログを読み出す手段を設ける。ログで誤りの発生してい
るスライスを特定し、そのスライスを交換するために、
受信データの信号線を電気的に切り離す回路で切り離
し、スライスのデータをすべて０にマスクする。ネット
ワークからプロセッサが受信する転送データにおいて、
スライスの部分がすべて０であればスライスをすべて０
にしても誤りのないデータが転送される。しかし、スラ
イスの転送データがすべて０以外の場合ではスライス幅
のバースト誤りが転送データに生じていることと等価に
なり、第一の目的を達成する誤り訂正機能によりスライ
スのデータは回復される。したがって、転送データの誤
りを発生しているスライスを交換するのと同時に、デー
タ転送を交換中も継続できる。このことにより、第二の
目的が達成できる。

【０００７】

【発明の実施の形態】

（実施例１）以下、図面を用いて本発明の実施例を説明
する。図１は、本発明の全体構成を表す並列プロセッサ
である。この並列プロセッサは複数のプロセッサノード
101−１，１０１−ｎ，プロセッサノード間の任意のデ
ータ転送を可能にするネットワーク１０２，ネットワー
クを使って転送されたデータの誤りの検出通知やネット
ワークの保守を行うコンソール１６０により構成され
る。ただし、図１では表現を簡単にするためプロセッサ
ノードが１０１−１，１０１−ｎの２個のみ示してある
が、本発明の並列プロセッサでは、任意の個数ｎのプロ
セッサノードにより構成される。

【０００８】プロセッサノード１０１−１は、計算など
の操作を実行するプロセッサ１５０−１、そのプロセッ
サからネットワーク１０２へ送信するデータを誤り制御
符号に変換し、ネットワーク１０２に符号化されたデー
タの送信を行う送信インタフェースユニット１０４−
１，ネットワーク１０２からのデータを受信し、データ
の誤り訂正を行い、プロセッサ１５０−１に転送する受
信インタフェースユニット１０５−１から構成される。
プロセッサノード１０１−ｎに関しても同様にプロセッ
サ１５０−ｎと送信インタフェースユニット１０４−
ｎ，受信インタフェースユニット１０５−ｎから構成さ
れる。図１では表現を簡単にするためプロセッサ，送信
インタフェースユニット，受信インタフェースユニット
を２個のプロセッサノード分しか示していないが、本発
明の並列プロセッサでは、それぞれプロセッサノードの
数だけ存在する。以下では、説明を簡単にするために送
信インタフェースは１０４−１、受信インタフェースは
１０５−ｎを使って説明する。

【０００９】送信インタフェースユニット１０４−１
は、Ｓ８ＥＣ−Ｄ８ＥＤ符号化回路１１４から構成され
る。Ｓ８ＥＣ−Ｄ８ＥＤ符号化回路はプロセッサ１５０
−１からネットワーク１０２へ転送するデータを誤り訂
正符号に符号化する。送信インタフェース１０４−ｎも
同じ構成である。

【００１０】Ｓ８ＥＣ−Ｄ８ＥＤ符号は、『エラーコ
ントロールコーディングフォーコンピュータシス
テムズ（ERROR-CONTROL CODING FOR COMPUTER SYSTEM
S』,T.R.N.RAO,E.FUJIWARA著，Prentice-Hall Internat
ional ，第２４６ページから第２６１ページで述べられ
ているＳｂＥＣ−ＤｂＥＤ符号（単一バイト誤り訂正・
二重バイト誤り検出符号）でｂ＝８の場合である。Ｓｂ
ＥＣ−ＤｂＥＤ符号に関しては後で説明する。

【００１１】受信インタフェースユニット１０５−ｎに
は、マスク回路１２２，Ｓ８ＥＣ−Ｄ８ＥＤ復号回路１
２１，誤りログ回路１２４から構成される。マスク回路
122は図２で示すように、デコーダ１３１とＡＮＤゲー
ト２７０−ｋ（ｋ＝１，２，・・，１２）から構成され
る。本実施例ではマスク回路１２２は信号線２０３−ｎ
のデータを信号線２６０に通過させるだけに使用するた
め、次の実施例で詳細に説明する。Ｓ８ＥＣ−Ｄ８ＥＤ
復号回路１２１はマスク回路１２２から出力されたデー
タの誤りを検出・訂正する。誤りログ回路１２４は、S8
EC−D8ED復号回路１２１から通知された誤りの発生箇所
の記憶、およびその記憶内容の読み出しを行う。受信イ
ンタフェース１０５−１も同じ構成である。

【００１２】次にネットワーク１０２の構成を説明す
る。ネットワーク１０２は転送データを決まったビット
幅で分割した各ビットスライスでデータの転送を行うた
め、スライス１０３−１，１０３−ｋに分割している。
９６ビットの転送データを８ビット幅のビットスライス
にして１２面のスライス構成となっている。図１では説
明を簡単にするためにスライス１０３−１とスライス１
０３−ｋの２面だけ示している。ｋはスライスの個数で
ある。スライスはすべて同じ構成なので、ここではスラ
イス１０３−１を使って説明する。

【００１３】スライス１０３−１はスイッチ１２５とス
ライスマスク回路１２６−１，126−ｎから構成され
る。図１では説明を簡単にするために、スライスマスク
回路はスライス１０３−１と１２６−ｎのみ示されてい
るが、本発明の並列プロセッサではデータを転送するプ
ロセッサノードの個数ｎだけ存在する。スライスマスク
回路はマルチプレクサ１７０から構成される。各スライ
スマスク回路はすべて同一構成である。また、スイッチ
１２５はクロスバスイッチ，多段スイッチなど、いかな
る構成であってもよい。

【００１４】最後にコンソール１６０を説明する。コン
ソール１６０はすべてのプロセッサノードの受信インタ
フェースユニットから誤り検出・訂正の通知を受ける。
また、受信インタフェースのマスク回路の制御を行う。

【００１５】次に本発明の並列プロセッサの動作を図を
使って説明する。図１で、プロセッサ１５０−１，１５
０−ｎは各々並列に計算を行っている。他のプロセッサ
ノードと通信する場合、ネットワーク１０２を介して通
信を行う。いま、プロセッサノード１０１−１からネッ
トワーク１０２を介してプロセッサノード１０１−ｎに
通信を行う場合を説明する。

【００１６】プロセッサノード１０１−１のプロセッサ
１５０−１は転送すべきデータを信号線２５２で送信イ
ンタフェースユニット１０４−１に転送し、そのデータ
の転送先を指定するルーティング情報を信号線２５０で
送信インタフェースユニット１０４−１に転送する。送
信インタフェースユニット１０４−１は、その転送デー
タを信号線２５２を通してレジスタ１１０に格納し、ル
ーティング情報は信号線２５０を通してレジスタ１０６
に格納する。レジスタ１１０のＤＡＴＡフィールドには
プロセッサ１５０−１から転送されるデータ本体が格納
される。ＶフィールドにはＤＡＴＡフィールドのデータ
が有効または無効であるかを表すvalidビットが格納さ
れている。

【００１７】送信インタフェースユニット１０４−１
は、レジスタ１１０のデータをS8EC−Ｄ８ＥＤ符号化回
路１１４で誤り制御符号であるＳ８ＥＣ−Ｄ８ＥＤ符号
に符号化する。

【００１８】レジスタ１１２には符号化するデータの幅
を補正するＲＳＶフィールドを設ける。なお、ＲＳＶフ
ィールドにはＶフィールドに格納されるデータ以外の制
御情報が格納されてもよい。Ｓ８ＥＣ−Ｄ８ＥＤ符号化
回路１１４では、レジスタ１１０に格納され信号線２５
３を通して入力されたデータとレジスタ１１２のＲＳＶ
フィールドに格納するデータを一つのデータにまとめて
S8EC−D8ED符号の検査ビットを生成する。その検査ビッ
トは信号線２５４を通してレジスタ１１２のＣＫフィー
ルドに格納される。レジスタ１１２に格納されるデータ
はＳ８ＥＣ−Ｄ８ＥＤ符号となっている。

【００１９】また、レジスタ１０６のルーティング情報
は信号線２５１を通してレジスタ１０８に格納される。
送信インタフェース１０４−１のレジスタ１０８，１１
２から各々出力される信号線２０１−１，２０２−１は
ネットワーク１０２に転送され、信号線２０１−１を通
して伝えられるルーティング情報で指定された転送先の
プロセッサノードに信号線２０２−１のデータが転送さ
れる。

【００２０】ネットワーク１０２ではレジスタ１１２の
データは信号線２０２−１を通してビットスライスに分
割して各々スライス１０３−１，１０３−ｋに入力され
る。また、レジスタ１０８から信号線２０１−１でルー
ティング情報は、すべてのスライスに入力される。

【００２１】各スライスはすべて同じ動作をするのでス
ライス１０３−１の動作のみを説明する。スライス１０
３−１には、プロセッサノードから信号線２０２−１，
202−ｎを通して転送すべきデータが入力される。その
信号はすべてのプロセッサノードから入力されるが、こ
こでは記述を簡単にするために２０２−１，２０２−ｎ
のみ示されている。また、スライス１０３−１にはデー
タの転送先を指定するルーティング情報が信号線２０１
−１，２０１−ｎを通して入力される。

【００２２】これらのデータとルーティング情報はスラ
イス１０３−１を構成するスイッチ１２５に入力され
る。このスイッチはクロスバスイッチ，多段スイッチな
ど、いかなる構成でもよい。スイッチ１２５は各データ
のルーティング情報でデータの転送先を決め、信号線２
１３−１，２１３−ｎを通してそれぞれスライスマスク
回路１２６−１，１２６−ｎに入力される。スライスマ
スク回路はネットワーク１０２がデータを転送するプロ
セッサノードの個数だけ存在し、各スライスマスク回路
はすべて同じ構成になっている。スライスマスク回路１
２６−ｎに、信号線２１３−ｎを通して転送すべきデー
タが入力され、マルチプレクサ１７０を通して信号線２
０３−ｎからプロセッサノード１０１−ｎにデータを転
送する。

【００２３】スライスマスク回路が出力しているデータ
を受け取るプロセッサノードがデータの転送先ではない
場合、信号線２１５−１，２１５−ｎを通して信号線２
１３−１，２１３−ｎのデータをすべて０にさせる信号
が、スイッチ１２５からスライスマスク回路１２６−
１，１２６−ｎに入力される。スライスマスク回路126
−ｎに入力される信号線２１５−ｎによって信号線２１
３−ｎのデータをマルチプレクサ１７０の出力とする
か、すべて０のデータをマルチプレクサ１７０の出力と
するか決定される。マルチプレクサ１７０の出力は信号
線２０３−ｎを通して受信インタフェースユニット１０
５−ｎに入力される。

【００２４】受信インタフェースユニット１０１−ｎで
は、信号線２０３−ｎを通してデータがマスク回路１２
２に入力される。本実施例では、マスク回路１２２はデ
ータの転送のみにしか使用しない。マスク回路１２２を
通過したデータは信号線260を通してレジスタ１１７に
格納される。レジスタ１１７はレジスタ１１２と同じデ
ータ形式になっている。

【００２５】レジスタ１１７のデータは信号線２６１を
通してＳ８ＥＣ−Ｄ８ＥＤ復号回路１２１に入力され
る。Ｓ８ＥＣ−Ｄ８ＥＤ復号回路１２１では信号線２６
１を通して入力されたデータの誤りを訂正して信号線２
６２を通してレジスタ１１５にデータを転送し、格納さ
れる。レジスタ１１５のデータ形式はレジスタ１１０と
同じである。レジスタ１１５の格納データは信号線２６
３を通してプロセッサ１５０−ｎに伝えられる。プロセ
ッサ１５０−ｎは信号線２６３からの入力データを使用
して計算を実行する。

【００２６】以上の動作は本提案の並列プロセッサを構
成する任意のプロセッサノード間の通信で成立する。

【００２７】本発明の特徴は誤り制御符号の適用方法に
ある。まず、使用する誤り制御符号について説明する。
本発明で使用する符号は、前記『ERROR-CONTROL CODING
FORCOMPUTER SYSTEMS』第２４６ページから第２６１ペ
ージで述べられているSbEC−ＤｂＥＤ符号（単一バイト
誤り訂正・二重バイト誤り検出符号）である。

【００２８】ＳｂＥＣ−ＤｂＥＤ符号について図９を用
いて説明する。図９はＳｂＥＣ−ＤｂＥＤ符号の符号語
を表す。符号語はｂ×ｍビットの情報ビットとｂ×ｋビ
ットの検査ビットから構成される。情報ビットが転送す
べきデータに相当し、符号化回路で情報ビットから検査
ビットを生成して符号語を作る。SbEC−DbED符号は、符
号語を図９のようにｂビット幅で分割されたサブフィー
ルド１００１−ｉ（ｉ＝１，２，・・・ｍ，１，２，・
・・ｋ）のうち任意の１箇所のサブフィールド内のｂビ
ット以下の任意の誤りを訂正可能である。また、任意の
２箇所のサブフィールドのｂビット以下の誤りを検出可
能である。つまり、SbEC−DbED符号はサブフィールド１
００１−ｉ（ｉ＝１，２，・・・ｍ，１，２，・・・
ｋ）のうち１箇所に誤りがある場合はデータの訂正を行
い、２箇所にあるときは誤りの検出のみが可能である符
号である。

【００２９】本発明では符号の選び方が特徴となってい
て、ＳｂＥＣ−ＤｂＥＤ符号が訂正可能なｂビットのサ
ブフィールドと図１のネットワーク１０２のビットスラ
イス幅を一致させることである。以降はｂ＝８の場合に
ついて説明する。

【００３０】ｂ＝８の場合、つまりネットワーク１０２
に転送するデータのビットスライス幅が８ビットである
場合のデータ形式は図４で示される。ネットワークに転
送するデータは、プロセッサの入出力データである６４
ビットのＤＡＴＡフィールド、データの有効性を示す１
ビットのＶフィールド、７ビットのＲＳＶフィールド、
検査ビットである２４ビットのＣＫフィールドから構成
される形式となっている。ネットワークは８ビットごと
のスライスに分割される。転送データの第０ビットから
第７ビットはスライス０にて転送され、他のスライスは
図に示す通りである。

【００３１】図３に転送するデータ形式を示す。（Ａ）
は図１のプロセッサ１５０−１から送信インタフェース
ユニット１０４−１に、または受信インタフェースユニ
ット１０５−ｎからプロセッサ１５０−ｎに転送するデ
ータ形式である。６４ビットのＤＡＴＡフィールドとＤ
ＡＴＡフィールドが有効か無効かを表す１ビットのＶフ
ィールドから構成される。（Ａ）のデータがＳ８ＥＣ−
Ｄ８ＥＤ符号化回路１１４に入力されるが、このまま符
号にはせず、（Ｂ）で示す形式にしてから符号化し、
（Ｃ）で示す形式のデータに変換する。（Ｂ）ではデー
タ長をスライスの幅である８の倍数にするために７ビッ
トのＲＳＶフィールドを（Ａ）のデータ形式に付加し
た。ＲＳＶフィールドにはＶフィールド以外の制御情報
を入れてもよい。（Ｃ）の形式は２４ビットの検査ビッ
トの入るＣＫフィールドを（Ｂ）のデータ形式に付加し
た構成となっている。（Ｃ）の形式のデータが図１のレ
ジスタ１１２，１１７に格納される。図４では図３
（Ｃ）の形式のデータを８ビットずつ１２組に分割して
図１のスライス１０３−１，１０３−ｋに転送する。

【００３２】次にネットワークに故障があった場合の誤
りの発生形態と誤り検出・訂正について図を用いて説明
する。

【００３３】まず、単一のスライス故障について説明す
る。図５に示す斜線部分のスライス１においてデータパ
スの故障が発生したとする。この場合、スライス１を通
ったデータにｂビットのバースト誤りが発生する。いま
ノードＡからノードＣにデータを転送したとすると、サ
ブフィールドにビットスライス幅分、つまり８ビットの
バースト誤りＥ１が生じる。この誤りは、Ｓ８ＥＣ−Ｄ
８ＥＤ符号の機能によりデータの訂正が行われ、サブフ
ィールド５０１はＥ１からＡ１に回復する。スライス故
障が２箇所に及んだ場合は誤りの発生するサブフィール
ドの数も２箇所となる。この誤りはＳ８ＥＣ−Ｄ８ＥＤ
符号の機能により、検出は可能だが回復不能となるた
め、図１の誤りログ回路１２４からコンソールに通知し
てシステムダウンさせる。

【００３４】図５でノードＤはすべて０のデータを受け
取っている。これはスライス１０３−１の誤りマスク回
路１２６−ｎで転送先でないノードプロセッサにはオー
ルゼロを送っている。すべて０であるデータは線形符号
では符号語となっている。したがって、転送先ではない
ノードプロセッサも常に符号語を受け取り、誤り復号ま
で行うことでデータの有効，無効が確認できる。

【００３５】スライス故障がルーティング故障を引き起
こした場合を説明する。図６に示す斜線部分のスライス
１でルーティング故障が発生したとする。いまノードＡ
からノードＣに、ノードＢからノードＤにデータを送っ
たとする。スライス１のルーティング故障によりサブフ
ィールドがＢ１に、サブフィールド６０２にＡ１が誤っ
て伝わったとする。この場合、誤転送されたデータ自体
は誤ってはいないが転送データ全体からみてサブフィー
ルド６０１のデータＢ１は誤りが発生しているのと等価
になる。サブフィールド６０２についても同様である。
この場合、データパス故障と同様にＳ８ＥＣ−Ｄ８ＥＤ
の機能によりそれぞれノードＣのＢ１はＡ１に、ノード
ＤのＡ１はＢ１に回復される。

【００３６】図７ではスライス１にルーティング故障が
発生しているとする。いまノードＡからＣに送ったとき
サブフィールド７０１にＥ１、サブフィールド７０２に
Ａ１が伝えられたとする。Ｅ１は他のノードへ行くデー
タであるか、またはすべて０のデータである場合があ
る。すべて０のデータの場合はデータを送る対象のノー
ドではないと誤ったためである。この場合もＳ８ＥＣ−
Ｄ８ＥＣ符号の誤り訂正機能によりサブフィールド７０
１のデータはＥ１からＡ１に、サブフィールド７０２は
Ａ１から０に回復される。

【００３７】２箇所ルーティング故障が発生した場合、
２箇所のスライスのデータ誤りが発生したのと等価にな
り、Ｓ８ＥＣ−Ｄ８ＥＤ符号では誤りの検出のみ可能と
なる。誤りの検出をしたことは誤りログ回路１２４に伝
えられ、誤りログ回路１２４はコンソールに通知して、
システムダウンを起こす。

【００３８】スライスのデータパス故障，ルーティング
故障が別のスライスで同時に発生した場合、２箇所にサ
ブフィールドに誤りが発生した場合と同じで、データの
回復は不可能で、検出のみ可能である。この場合も同様
にシステムダウンを起こす。

【００３９】転送データの誤り訂正・検出時の流れを説
明する。図１のプロセッサ１５０−１からデータを信号
線２５２を通して送信インタフェースユニット１０４−
１に送る。Ｓ８ＥＣ−Ｄ８ＥＤ符号化回路１１４で転送
データを符号語にする。プロセッサノード１０１−１か
ら符号語に変換した送信データを信号線２０２−１を通
してネットワーク１０２に送信する。ネットワーク１０
２を通過し、信号線２０３−ｎを通してプロセッサノー
ド１０１−ｎで受信する。受信インタフェースユニット
１０５−ｎのＳ８ＥＣ−Ｄ８ＥＤ復号回路１２１で誤り
検出・訂正を実行する。誤りの検出、および訂正箇所を
信号線２６４を通して誤りログ回路１２４に通知する。
誤りログ回路１２４は誤りの検出、および訂正箇所を記
録する。二重スライス分の誤りを検出した場合は、誤り
ログ回路１２４はコンソール１６０に信号線２０４−ｎ
を通して通知してシステムダウンを起こす。Ｓ８ＥＣ−
Ｄ８ＥＤ復号回路１２１で訂正されたデータはプロセッ
サ１５０−ｎに信号線２６３を通して転送される。

【００４０】なお、プロセッサの部分はＣＰＵのみでも
メモリのみでも可能である、図８に示したように符号の
種類を変えても本発明は実施できる。

【００４１】（実施例２）本実施例における図１のネッ
トワーク１０２の構成を図１０に示す。このネットワー
クはｋ枚のスイッチボード２００１−ｉ(ｉ＝１，２，
３，・・・，ｋ)，ｋ個のコネクタ２００４−ｉ（ｉ＝
１，２，３，・・・，ｋ）とバックプレーンボード２０
０３から構成される。各スイッチボード２００１−ｉに
はスイッチLSI2002−ｉ(ｉ＝１，２，３，・・・，ｋ）
が搭載されている。なお、図１０ではスイッチボード２
００１−ｉ，スイッチLSI2002−ｉ，コネクタ２００４
−ｉは４個しか描かれていないが、実際はｋ個存在す
る。図１のスライス１０３−１，１０３−ｋは、それぞ
れ図１０のスイッチボード２００１−１，２００１−ｋ
に対応し、スイッチLSI2002−１はスライス１０３−１
のスイッチ１２５、及びスライスマスク回路１２６−ｉ
（ｉ＝１，・・・，ｎ）の機能を実現するＬＳＩであ
る。各スイッチボード２００１−ｉはコネクタ２００４
−ｉを介してバックプレーンボード２００３に抜き差し
可能となっている。このような構成のネットワークにお
いて、第１の実施例で示したような誤り訂正の機能を使
ってシステムを動作しながらネットワーク１０２を構成
する１枚のスイッチボード、言い換えれば１個のスライ
スを活栓交換できる。図１と図２を用い以下にその手順
を示す。

【００４２】並列プロセッサの動作は第１の実施例とほ
ぼ同様であるので第２の実施例で特有の部分のみを説明
する。図５のような単一スライスの故障による誤りが発
生したとする。このときＳ８ＥＣ−Ｄ８ＥＤ復号回路は
信号線２６４を通して、誤り訂正箇所を誤りログ回路１
２４に通知し、誤りログ回路１２４は誤り訂正箇所を記
憶する。誤りログ回路１２４がコンソール２０４−ｎに
誤り訂正が行われたことを信号線２０４−ｎを通して通
知する。オペレータ（図示せず）はコンソール１６０か
ら誤りの訂正を行っているスライス位置を取得する。デ
ータ転送動作を継続しながら以下の手順でスライスの挿
抜を行う。

【００４３】コンソール１６０が信号線２０４−ｎを通
してマスク回路１２２に、挿抜対象のスライスをマスク
する指示を与える。図２はマスク回路１２２の詳細図で
ある。コンソール１６０からの信号線２０４−ｎはデコ
ーダ１３１に入力する。デコーダの出力線２７０−ｉ
（ｉ＝１，２，・・・，１２）と信号線２０３−ｎはＡ
ＮＤゲート１３０−ｉ（ｉ＝１，２，・・・，１２）に
入力し、信号線２６０に出力する。いま、図５の故障が
発生しているのでデコーダは信号線２７０−２を０に
し、残りのデコーダ出力信号は１にする。ＡＮＤゲート
１３０−２の出力は０になるので、故障したスライスの
出力信号は０にマスクされる。

【００４４】次に、コンソール１６０はオペレータにマ
スクしたことと交換すべきスライスを通知する。そし
て、オペレータがスライスを交換する。オペレータは交
換したことをコンソール１６０に通知する。コンソール
１６０はスライスの誤りログを消去することを信号線２
０４−ｎを通して誤りログ回路１２４に伝える。また、
コンソール１６０は、信号線２０４−ｎを通してマスク
回路１２２にマスク解除の指示を伝える。そして、マス
ク回路１２２がマスクを解除する。マスクしている間は
一スライス故障による誤りと同じなので、実施例１で示
したようにデータの誤り訂正をしながら、ネットワーク
１０２を介したプロセッサノード間のデータ転送が継続
される。

【００４５】交換対象のスライス以外の１個のスライス
故障による誤りが発生した場合、第１の実施例の２個の
スライス故障と同様のケースとなり、同様にシステムダ
ウンを起こす。

【００４６】

【発明の効果】本発明では、ネットワークの故障による
ルーティング情報の誤りに対して訂正機能を実現でき
る。

【００４７】ネットワークの故障が発生して誤りの訂正
が起きている部分をシステムの動作中に交換可能にし、
システムのアベイラビリティを向上させることが可能と
なる。

【００４８】さらに、通常動作中、および故障スライス
の交換時に発生した二重スライス故障により発生した転
送データの誤りを検出し、誤動作を起こすのを防ぐこと
が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の並列プロセッサの全体構成
を表すブロック図。

【図２】図１のプロセッサノードに用いるマスク回路の
説明図。

【図３】プロセッサの入出力データ形式、およびネット
ワークの入出力データ形式の一実施例の説明図。

【図４】ネットワークの入出力データをビットスライス
したときのビット位置とスライスの関係の一実施例の説
明図。

【図５】単一スライスでデータパス故障が発生したとき
の誤りパタンの一例の説明図。

【図６】単一スライスでルーティング故障が発生したと
きの誤りパタンの一例の説明図。

【図７】単一スライスでルーティング故障が発生したと
きの図６とは別の誤りパタンの一例の説明図。

【図８】データ幅，スライス幅を変えたときのＳｂＥＣ
−ＤｂＥＤ符号の検査ビット数とスライス数を示す説明
図。

【図９】ＳｂＥＣ−ＤｂＥＤ符号の説明図。

【図１０】本発明の一実施例のネットワークの構成を示
す説明図。

【符号の説明】

１０１−１，１０１−ｎ…プロセッサノード、１０２…
ネットワーク、１０３−１，１０３−ｋ…スライス、１
０４−１，１０４−ｎ…送信インタフェースユニット、
１０５−１，１０５−ｎ…受信インタフェースユニッ
ト、１１４…S8EC−Ｄ８ＥＤ符号化回路、１２１…Ｓ８
ＥＣ−Ｄ８ＥＤ復号回路、１２２…マスク回路、１２４
…誤りログ回路、１２５…スイッチ、１２６−１，１２
６−ｎ…スライスマスク回路、１５０−１，１５０−ｎ
…プロセッサ、１６０…コンソール、１７０…マルチプ
レクサ。

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサと、上記プロセッサを接
続し、送信元のプロセッサから転送されたルーティング
情報を用いて転送経路を決定し、上記送信元のプロセッ
サから転送されたデータを送信先のプロセッサに転送す
るビットスライス構成のデータ通信路からなる並列プロ
セッサにおいて、上記プロセッサ内に送信データを誤り
制御符号に符号化して送信する手段と、受信データを復
号して誤りの訂正を行う手段を設け、スライス故障によ
る転送先の誤りを訂正し、上記受信データを回復するこ
とを特徴とする並列プロセッサ。
【請求項２】上記ビットスライス構成のデータ通信路か
ら、上記送信データの送信先ではない上記プロセッサ
へ、上記送信データでは使用しない符号語のパタンを入
力することで、上記プロセッサがデータを受け取る対象
ではないことを保証する請求項１に記載の並列プロセッ
サ。
【請求項３】上記ビットスライス構成のデータ通信路
で、二つのスライス故障による誤りを検出することが可
能な誤り制御符号の符号化回路と復号回路を設けた上記
プロセッサと、検出した誤りの通知で上記並列プロセッ
サを誤動作させない請求項２に記載の並列プロセッサ。
【請求項４】上記誤りを訂正する手段から故障スライス
をオペレータに通知する手段と、上記プロセッサ内に上
記故障スライスからの受信データをマスクする手段を設
け、上記故障スライスをシステムの動作中に交換可能に
する請求項２の並列プロセッサ。
【請求項５】上記ビットスライス構成のデータ通信路
で、二つのスライス故障による誤りを検出することが可
能な誤り制御符号の符号化回路と復号回路を設けた上記
プロセッサと、検出した誤りの通知で上記並列プロセッ
サを誤動作させない請求項４に記載の並列プロセッサ。